CN114333688B - 具有像素驱动电路的电致发光显示面板 - Google Patents

具有像素驱动电路的电致发光显示面板 Download PDF

Info

Publication number
CN114333688B
CN114333688B CN202110924136.1A CN202110924136A CN114333688B CN 114333688 B CN114333688 B CN 114333688B CN 202110924136 A CN202110924136 A CN 202110924136A CN 114333688 B CN114333688 B CN 114333688B
Authority
CN
China
Prior art keywords
node
voltage
switching circuit
pixel
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110924136.1A
Other languages
English (en)
Other versions
CN114333688A (zh
Inventor
金珍永
孙眩镐
朱星焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114333688A publication Critical patent/CN114333688A/zh
Application granted granted Critical
Publication of CN114333688B publication Critical patent/CN114333688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供了一种显示面板。该显示面板包括具有子像素的像素。像素包括设置子像素的子像素区域和公共区域，像素包括发光二极管，该发光二极管包括阳极电极和阴极电极，并且阳极电极电连接至被提供高电位电压的第一电源线。子像素中的每一个包括：驱动元件，其源极连接至第一节点、栅极连接至第二节点以及漏极连接至第三节点；连接至第二节点和第四节点的电容器；连接至第一节点的第一开关电路；连接至第二节点的第二开关电路；连接至第三节点的第三开关电路；以及连接至第四节点的第四开关电路。

Description

具有像素驱动电路的电致发光显示面板
相关申请的交叉引用
本申请要求于2020年9月29日提交给韩国知识产权局的韩国专利申请第10-2020-0127490号的优先权，该申请的公开内容通过引用并入本文。
技术领域
本公开内容涉及包括像素驱动电路的电致发光显示面板，并且更具体地，涉及改善有缺陷的图像质量的电致发光显示面板。
背景技术
随着信息技术的发展，作为用户与信息之间的连接媒介的显示装置的市场日益增长。除了用户之间的以文本为中心的信息传输之外，还积极地执行各种形式的通信。随着信息类型的改变，正在开发显示信息的显示装置的性能。相应地，诸如电致发光显示装置、液晶显示装置和量子点显示装置的各种类型显示装置的使用也在增加。其中，根据发光二极管的类型，电致发光显示装置可以分为有机发光显示装置和无机发光显示装置。此外，无机发光显示装置包括LED显示装置。
有机发光显示装置包括作为自发光器件的有机发光二极管，并且LED显示装置包括作为自发光器件的发光二极管(LED)。在有机发光显示装置或LED显示装置中，以特定图案设置包括发光二极管的像素，并且根据图像数据的灰度级来调节像素的亮度。像素中的每一个包括根据栅极-源极电压控制流经发光二极管的驱动电流的驱动元件(或驱动晶体管)以及对驱动元件的栅极-源极电压进行规划的一个或更多个开关元件(或开关晶体管)。此外，像素根据驱动电流利用发光二极管的发射量来调节显示灰度(或亮度)。
近来，对使用作为包括无机层的发光二极管的LED的LED显示装置的关注和开发正在增加。LED可以输出具有比有机发光二极管的亮度更高亮度的灰度级并且对于热、湿气、氧气等具有优异的可靠性。
为了实现像素之间没有亮度差异和颜色差异的均匀图像质量，像素之间的驱动特性需要相等。然而，由于诸如工艺变化的各种原因，像素之间的驱动特性可能存在变化。此外，由于像素之间的退化速度可能根据显示装置的驱动时间而变化，因此可能引起像素的驱动特性的变化。因此，在发光二极管中流动的驱动电流的量根据像素之间的驱动特性偏差而变化，这可能导致图像质量的不均匀。
为了补偿驱动特性变化，像素应用内部补偿型像素驱动电路或外部补偿型像素驱动电路。这样的像素驱动电路由上面描述的诸如驱动元件、开关元件和电容器的元件来实现。诸如像素驱动电路的可靠性和驱动电流的偏差的驱动特性可以根据配置像素驱动电路的元件的连接关系和驱动方法而变化。
发明内容
上面描述的驱动元件或开关元件可以由薄膜晶体管(在下文中，简称为晶体管)实现。由半导体层、电极层和多个绝缘层实现晶体管。然而，在形成晶体管的过程中，绝缘层由于静电而可能被损坏，从而可能产生有缺陷的晶体管。这会导致电致发光显示装置的图像质量不佳，特别是存在亮点缺陷。具体地，由于LED显示装置需要高亮度的驱动电流以允许LED发射光，亮点可能导致图像质量不佳。虽然可以直接对工艺设备采取直接措施来抑制静电，也不会100％抑制静电的产生。因此，即使产生静电，也需要实现像素驱动电路以不将静电识别为缺陷。换言之，需要可以减少在显示面板中产生亮点的像素驱动电路。
通过本公开内容的示例性实施方式实现的目的是提供一种包括像素驱动电路的电致发光显示面板，该像素驱动电路可以减少由于静电引起的亮点的产生。
通过本公开内容的示例性实施方式实现的目的是通过更简单地配置由多个晶体管构成的像素驱动电路来提供具有改进的集成度的电致发光显示面板。
本公开内容的目的不限于上述目的，并且本领域技术人员根据以下描述可以清楚地理解上面未提到的其他目的。
根据本公开内容的一方面，电致发光显示面板包括具有子像素的像素。像素包括设置子像素的子像素区域和公共区域，像素包括发光二极管，该发光二极管包括阳极电极和阴极电极。阳极电极电连接至被提供高电位电压的第一电源线。子像素中的每一个包括：驱动元件，其源极连接至N1节点、栅极连接至N2节点以及漏极连接至N3节点；连接至N2节点和N4节点的电容器；连接至N1节点的N1开关电路；连接至N2节点的N2开关电路；连接至N3节点的N3开关电路；以及连接至N4节点的N4开关电路。发光二极管电连接在第一电源线与驱动元件之间。在这种情况下，可以减少由于静电而在显示面板中产生的亮点。
根据本公开内容的另一方面，电致发光显示面板包括：发光二极管，该发光二极管包括阳极和阴极；以及向发光二极管提供驱动电流的像素驱动电路。阳极连接至被提供高电位电压的第一电源线。包括发光二极管和像素驱动电路的子像素还包括：驱动元件，其源极连接至N1节点、栅极连接至N2节点以及漏极连接至N3节点；连接至阳极和阴极的发射控制电路；连接至N2节点和N4节点的电容器；连接至N2节点的N2开关电路；连接至N3节点的N3开关电路；以及连接至N1节点的N1开关电路或连接至N4节点的N4开关电路。N3节点电连接至被提供低电位电压的第二电源线。因此，可以减少由于静电而在显示面板中产生的亮点。
示例性实施方式的其他细节内容包括在详细描述和附图中。
根据本公开内容的示例性实施方式，向发光二极管的阳极提供恒定电压，并且通过像素驱动电路向阴极提供驱动电流，以抑制在电致发光显示面板中产生亮点的缺陷。
此外，根据本公开内容的示例性实施方式，配备连接至发光二极管的阳极和阴极的晶体管，使得抑制发光二极管在除发射时段之外的时段期间发射光，并且不降低显示面板的对比度。
此外，根据本公开内容的示例性实施方式，单位像素中包括的子像素共享单位像素中设置的像素驱动电路的一部分，使得单位像素中的非发射面积的尺寸减小以增加显示面板的分辨率。
根据本公开内容的效果不限于以上例示的内容，并且更多的各种效果包括在本说明书中。
附图说明
根据以下结合附图的详细描述将更清楚地理解本公开内容的以上和其他方面、特征及其他优点，在附图中：
图1是根据本公开内容的示例性实施方式的电致发光显示装置的框图；
图2是示出在电致发光显示面板的每个像素中包括的发光二极管的实施方式的图；
图3是示出在电致发光显示面板中包括的像素的配置的图；
图4A是根据本公开内容的示例性实施方式的像素驱动电路的图，并且图4B图示根据本公开内容的示例性实施方式的输入到像素驱动电路的信号波形；
图5A是根据本公开内容的另一示例性实施方式的像素驱动电路的图，并且图5B图示根据本公开内容的另一示例性实施方式的输入到像素驱动电路的信号波形；
图6A是根据本公开内容的又一示例性实施方式的像素驱动电路的图，并且图6B图示根据本公开内容的又一示例性实施方式的输入到像素驱动电路的信号波形；以及
图7A是根据本公开内容的又一示例性实施方式的像素驱动电路的图，并且图7B图示根据本公开内容的又一示例性实施方式的输入到像素驱动电路的信号波形。
具体实施方式
通过参考下面详细描述的示例性实施方式以及附图，本公开内容的优点和特性以及实现该优点和特性的方法将变得清楚。然而，本公开内容不限于本文中公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员能够充分理解本公开内容的公开内容和本公开内容的范围。因此，本公开内容将仅由所附权利要求书的范围限定。
附图中所示的用于描述本公开内容的示例性实施方式的形状、尺寸、比率、角度、数量等仅是示例，并且本公开内容不限于此。遍及说明书，相似的附图标记通常表示相似的元件。此外，在本公开内容的以下描述中，可以省略对已知的相关技术的详细说明，以避免不必要地模糊本公开内容的主题。除非与术语“仅”一起使用，否则本文中使用的术语诸如“包括”、“具有”和“由……组成”通常旨在允许添加其他部件。除非另外明确说明，否则对单数的任何提及可以包括复数。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“在……上”、“上方”、“下方”和“下一个”的术语来描述两个部件之间的位置关系时，除非与术语“紧接”或“直接”一起使用，否则在两个部件之间可以定位有一个或更多个部件。
当元件或层设置“在”另外的元件或层“上”时，另外的层或另外的元件可以直接置于另一个元件上或其间。
尽管术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语限制。这些术语仅用于将一个部件与另一个部件区分开。因此，在本公开内容的技术方案中，下面要提到的第一部件可以是第二部件。
遍及说明书，相似的附图标记通常表示相似的元件。
附图中所示的每个部件的尺寸和厚度是为了便于描述而示出，并且本公开不限于所示的部件的尺寸和厚度。
本公开内容的各种实施方式的特征可以部分地或全部地彼此粘附或组合，并且可以在技术上以各种方式互锁和操作，并且这些实施方式可以独立地或彼此关联地执行。
在本公开内容中，可以通过N型或P型晶体管来实现显示面板的基板上形成的驱动电路和栅极驱动电路。例如，可以通过金属氧化物半导体场效应晶体管(MOSFET)来实现晶体管。晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在晶体管中，载流子从源极流至漏极。在N型晶体管的情况下，载流子是电子，使得电子从源极移动到漏极，并且源极电压低于漏极电压。在N型晶体管中，电子从源极移动到漏极，使得电流从漏极被引导到源极。在P型晶体管的情况下，由于载流子是空穴，源极电压高于漏极电压，使得空穴从源极移动到漏极。P型晶体管的空穴从源极移动到漏极，使得电流从源极被引导到漏极。晶体管的源极和漏极不是固定的，而是可以通过施加的电压来改变。
在下文中，栅极导通信号是使晶体管导通的栅极信号，而栅极截止信号是使晶体管截止的栅极信号。在P型晶体管中，栅极导通信号可以是逻辑低电压，而栅极截止信号可以是逻辑高电压。在N型晶体管中，栅极导通信号可以是逻辑高电压，而栅极截止信号可以是逻辑低电压。
在下文中，将参照附图描述根据本公开内容的示例性实施方式的像素驱动电路和包括该像素驱动电路的电致发光显示面板。
图1是根据本公开内容的示例性实施方式的电致发光显示装置的框图。图2是示出在电致发光显示面板的每个像素中包括的发光二极管的实施方式的图。
参照图1和图2，根据本公开内容的电致发光显示装置包括：配备有多个像素PXL的显示面板10、向连接至像素PXL的信号线提供信号的显示面板驱动电路12和13、以及控制显示面板驱动电路12和13的定时控制器11。
显示面板驱动电路12和显示面板驱动电路13向显示面板10的多个像素PXL中的每个像素PXL提供输入图像数据DATA。显示面板驱动电路12和13包括向多个数据线14中的每个相应数据线提供数据信号的源极驱动器12和向多个栅极线15中的每个相应栅极线提供栅极信号的栅极驱动器13，其中每个数据线连接到多个像素PXL中的每个像素，每个栅极线连接到多个像素PXL中的每个像素。
在显示面板10中，设置有多条数据线14和多条栅极线15。每个像素PXL被提供有从数据线14和栅极线15提供的信号以被驱动，使得像素PXL的区域可以被数据线14和栅极线15划分。像素PXL包括发光二极管130，例如图2所示的LED。
发光二极管130可以包括发射层EL、第一电极E1(阳极电极)和第二电极E2(阴极电极)。发射层EL通过重新耦合在第一电极E1中以及在第一电极E1与第二电极E2之间移动的电子和空穴来发射光。发射层EL可以包括第一半导体层131、有源层133和第二半导体层135。
第一半导体层131向有源层133提供电子。例如，第一半导体层131可以由基于n-GaN的半导体材料形成，并且基于n-GaN的半导体材料可以包括GaN、AlGaN、InGaN、AlInGaN等。Si、Ge、Se、Te、C等可以被用作用于掺杂第一半导体层131的杂质。
有源层133设置在第一半导体层131的一侧。有源层133具有多量子阱(MQW)结构，该多量子阱(MQW)结构包括阱层以及势垒层，势垒层的带隙比阱层的带隙更高。有源层133可以具有多量子阱结构，例如InGaN/GaN。
第二半导体层135设置在有源层133上以向有源层133提供空穴。第二半导体层135可以由基于p-GaN的半导体材料形成，并且基于p-GaN的半导体材料可以包括GaN、AlGaN、InGaN、AlInGaN等。Mg、Zn、Be等可以被用作用于掺杂第二半导体层135的杂质。
第一半导体层131、有源层133和第二半导体层135被依次层叠在半导体基板上。半导体基板包括半导体材料，例如蓝宝石基板或硅(Si)基板。半导体基板用作用于使第一半导体层131、有源层133和第二半导体层135生长的生长基板，并且然后通过基板分离工艺与第一半导体层131分离。基板分离工艺可以是激光剥离工艺或化学剥离工艺。将与半导体基板分离的发光二极管130移动到像素PXL中的每一个以被连接至像素驱动电路。
第一电极E1设置在第二半导体层135上。第二电极E2可以设置在第一半导体层131的另一侧，以便与有源层133和第二半导体层135电隔离。例如，第一电极E1和第二电极E2可以是透明导电材料，并且透明导电材料可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)等，但不限于此。可替选地，第一电极E1和第二电极E2中的每一个可以是包括诸如Au、W、Pt、Si、Ir、Ag、Cu、Ni、Ti或Cr的金属材料中的一种或更多种及其合金的材料。
从发光二极管130产生的光穿过第一电极E1和第二电极E2被发射到外部以显示图像。发光二极管130的第一电极E1可以被称为阳极电极，而第二电极E2可以被称为阴极电极。
图3是示出在图1的电致发光显示面板10中包括的多个像素PXL中的像素PXL的配置的图。
设置有像素PXL的区域可以被称为像素区域。多个像素PXL中的一个像素PXL可以被布置在一个像素区域中，多个子像素SPXL中的每个像素PXL可包括多个子像素SPXL。设置一个或多个像素PXL中的子像素SPXL的区域也可以被称为子像素区域。一个像素PXL中的多个子像素SPXL中的一个子像素SPXL可以被布置在一个子像素区域中。一个像素PXL中的多个子像素SPXL中的每个子像素SPXL可以被布置在一个相应的子像素区域中。一个像素PXL中的多个子像素SPXL中的多于一个子像素SPXL可以被布置在一个像素区域中。优选地，一个像素PXL中的所有子像素SPXL被设置在一个像素区域中。子像素SPXL中的每一个可以是红色子像素、绿色子像素、蓝色子像素和白色子像素中的任何一个以实现各种颜色。可以通过红色子像素、绿色子像素、蓝色子像素和白色子像素的发射比来确定在像素PXL中实现的颜色。每个子像素SPXL包括发光二极管130和像素驱动电路，以发射子像素SPXL的彩色光。此外，为了使像素驱动电路占据的面积最小化，像素驱动电路的一部分可以由子像素SPXL共享。由子像素SPXL共享的像素驱动电路可以被设置在像素区域的公共区域CA中。一个像素PXL的像素区域包括多个子像素区域(优选地，包括多个子像素区域)和公共区域CA。下面将详细描述公共区域CA中设置的像素驱动电路。
再次参照图1，通过电源线以及数据线14和栅极线15向子像素SPXL提供电源电压。通过电源产生单元提供电源电压，并且电源电压包括(经由第一电源线提供的)高电位电压VDD、(经由第二电源线提供的)低电位电压VSS、(经由初始电压线提供的)初始化电压Vini和(经由参考电压线提供的)参考电压Vref。通过第一电源线向子像素SPXL提供高电位电压VDD，并且通过第二电源线向子像素SPXL提供低电位电压VSS。通过第三电源线(也称为初始电压线)向子像素SPXL提供初始化电压Vini，并且通过第四电源线(也称为参考电压线)向子像素SPXL提供参考电压Vref。例如，高电位电压VDD可以高于参考电压Vref，参考电压Vref可以高于低电位电压VSS，并且低电位电压VSS可以高于初始化电压Vini。连接至子像素SPXL的电源线的结构形状可以包括形成在两个或更多个子像素SPXL上的线性形状以及平面形状。
源极驱动器12在每一帧将从定时控制器11接收的输入图像数据DATA转换成数据电压Vdata，并然后将数据电压Vdata提供给数据线14。源极驱动器12使用将输入图像数据DATA转换成伽马补偿电压的数字到模拟转换器来输出数据电压Vdata。例如，数据电压Vdata可以是在低电位电压VSS与高电位电压VDD之间的电压。
栅极驱动器13可以通过面板内栅极驱动工艺与像素PXL一起直接形成在显示面板10的基板上，但栅极驱动器的形成不限于此。栅极驱动器13可以被制造为集成电路(IC)类型，并然后通过导电膜接合到显示面板10上。
定时控制器11基于从未示出的主机系统接收的定时控制信号，生成用于控制源极驱动器12的操作定时的数据定时控制信号DDC和用于控制栅极驱动器13的操作定时的栅极定时控制信号GDC。例如，定时控制信号包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE等。
图4A是根据本公开内容的示例性实施方式的像素驱动电路的图，并且图4B图示根据本公开的示例实施方式的输入到像素驱动电路的信号波形。图4A的像素驱动电路可以操作图1中示出的像素PXL或子像素SPXL。
参照图4A，根据本公开内容的示例性实施方式的像素驱动电路包括驱动元件、N1开关电路、N2开关电路、N3开关电路、N4开关电路和电容器。在图4A中，位于第n行的像素PXL中包括的像素驱动电路和/或位于第n行的子像素SPXL中包括的像素驱动电路作为示例被描述。向位于第n行的像素驱动电路提供第n扫描信号S(n)、第n-1扫描信号S(n-1)和第n发射信号EM(n)。通过第n扫描线15a(n)提供第n扫描信号S(n)，通过第n-1扫描线15a(n-1)提供第n-1扫描信号S(n-1)，并且通过第n发射线15b(n)提供第n发射信号EM(n)。第n扫描线15a(n)、第n-1扫描线15a(n-1)和第n发射线15b(n)是栅极线15。
驱动元件(例如，晶体管T1)根据经由数据线14提供的数据电压产生驱动电流并将驱动电流提供给发光二极管130的阴极电极。发光二极管130的阳极电极连接至高电位电压VDD所流经的第一电源线16，并且阴极电极电连接至驱动元件。设置在显示面板10上的所有发光二极管130的阳极电极连接至第一电源线16，使得高电位电压VDD流经的第一电源线16可以由显示面板10上的所有像素PXL中包括的发光二极管130共享。在这种情况下，可以通过带有孔的平面形状或网状板来实现第一电源线16。此外，发光二极管130的阴极电极可以设置成针对每个子像素SPXL彼此间隔开，以为像素PXL的每个子像素SPXL提供不同的驱动电流。
当发光二极管130发射光时，阴极电极的电压相对低于阳极电极的电压。在像素驱动电路中，除发光二极管130之外的驱动元件和开关电路产生驱动电流，使得发光二极管130的阴极电极的电压相对低于高电位电压VDD，从而使发光二极管130发射光。
根据本公开内容的所有示例性实施方式的像素驱动电路由P型晶体管(具体地，为PMOS TFT(P沟道金属氧化物半导体薄膜晶体管))实现。当P型晶体管截止时，栅极的电压是逻辑高电压。例如，当提供低电位电压VSS的第二电源线17连接至发光二极管130的阴极电极并且从驱动元件产生的驱动电流施加到阳极电极时，驱动元件和开关电路中的任何一个或更多个晶体管受到静电的影响。因此，当驱动元件和开关电路中的任何一个或更多个晶体管因静电而产生缺陷时，截止晶体管的栅极电压是逻辑高电压，其影响发光二极管130的阳极电极，使得可以容易地产生亮点。更具体地，上述缺陷可以意指晶体管的栅极绝缘层由于静电而被击穿，从而在栅极与有源层之间产生短路。通过短路的栅极和有源层传输的逻辑高电压被传输到发光二极管130的阳极电极并使发光二极管130发射光。因此，为了抑制发光二极管130不必要地发射光而被识别为亮点，第一电源线16连接至发光二极管130的阳极电极以被施加高电位电压VDD。此外，像素驱动电路电连接至阴极电极。由此，可以抑制在显示面板中产生亮点。
驱动元件由T1晶体管实现，并且T1晶体管的栅电极、源电极和漏电极分别连接至N2节点、N1节点和N3节点。驱动元件由栅极电压导通，以向N1节点提供恒定的驱动电流。
N1开关电路包括T6晶体管和T8晶体管。T6晶体管由第n扫描信号S(n)控制，以向N1节点提供流经数据线14的数据电压Vdata。数据电压Vdata被提供给N1节点，使得驱动元件根据数据电压Vdata产生驱动电流。T8晶体管由第n发射信号EM(n)控制，以导通N1节点和发光二极管130的阴极电极。T8晶体管可以控制发光二极管130的发射定时。
N2开关电路包括T2晶体管和T4晶体管。T2晶体管由第n-1扫描信号S(n-1)控制，以向N2节点提供流经第三电源线18的初始化电压Vini。提供给N2节点的初始化电压Vini将T1晶体管的栅极放电至初始化电压Vini，以在产生驱动电流时补偿驱动元件的阈值电压，并向驱动元件的栅极施加精确电压。T4晶体管由第n扫描信号S(n)控制，以导通N2节点和N3节点。T4晶体管通过导通驱动元件的栅极和漏极来提取驱动元件的阈值电压。提取的阈值电压被反映到驱动元件的栅极电压，并最终与驱动元件产生的驱动电流抵消，从而补偿驱动元件的阈值电压。
N3开关电路包括T9晶体管。T9晶体管由第n发射信号EM(n)控制，以向N3节点提供低电位电压VSS。T9晶体管向驱动元件的漏极提供低电位电压VSS，以产生驱动电流。
N4开关电路包括T3晶体管、T5晶体管和T7晶体管。T3晶体管由第n-1扫描信号S(n-1)控制，以向N4节点提供高电位电压VDD。T3晶体管向发光二极管130发射光之后浮动的N4节点提供恒定电压，并且在补偿时段期间耦合要施加到驱动元件的栅极的精确电压。T5晶体管由第n扫描信号S(n)控制，以向N4节点提供参考电压Vref。紧接着高电位电压VDD，T5晶体管向N4节点提供参考电压Vref，以通过电容器Cs调节N2节点的电压。T7晶体管由第n发射信号EM(n)控制，以向N4节点提供高电位电压VDD。T7晶体管将N4节点保持在恒定电压，同时发光二极管130发射光以使驱动电流恒定。N4开关电路不直接连接至驱动元件，并且向N4节点提供高电位电压VDD或参考电压Vref的恒定电压，使得N4开关电路可以由一个像素PXL中包括的多个子像素SPXL共享。根据配置N4开关电路的晶体管的尺寸，N4开关电路可以由多个像素PXL共享。可以通过对电容器Cs充电的时间来确定晶体管的尺寸。
还参照图3，图4A的N4开关电路被设置在要由子像素SPXL共享的像素PXL的公共区域CA中。在这种情况下，N4节点可以由子像素SPXL共享。因此，可以减小子像素SPXL占据的面积，并因此减小像素PXL的面积，使得可以实现具有高分辨率的显示面板。
由分别连接至N4节点和N2节点的两个电极实现电容器Cs。电容器Cs利用电容器Cs元件的耦合特性调节N2节点的电压，并在发射期间固定施加到驱动元件的栅极的电压，以使驱动电流和发射亮度恒定。
参照图4A和图4B，像素驱动电路的驱动可以被划分为初始化时段(1)、采样时段(2)、保持时段(3)和发射时段(4)。在图4B的波形中，用虚线表示的部分是节点浮动并随着用虚线所示的电压以外的电压波动的部分。
第n-1扫描信号S(n-1)和第n扫描信号S(n)包括在一个水平时段1H期间为逻辑低电压的脉冲，并且第n发射信号EM(n)包括在至少两个水平时段2H期间为逻辑高电压的脉冲。将第n-1扫描信号S(n-1)为逻辑低电压的一个水平时段1H称为像素驱动电路的初始化时段(1)。将第n扫描信号S(n)为逻辑低电压的一个水平时段1H称为像素驱动电路的采样时段(2)。尽管在图4B中，示出第n发射信号EM(n)在四个水平时段4H期间具有逻辑高电压，但不限于此。第n发射信号EM(n)至少在像素驱动电路的初始化时段(1)和采样时段(2)期间具有逻辑高电压，以抑制发光二极管130发射光。第n发射信号EM(n)可以在除初始化时段(1)和采样时段(2)以外的时段期间或者除四个水平时段4H以外的时段期间为逻辑低电压。第n发射信号EM(n)为逻辑低电压的时段被称为像素驱动电路的发射时段(4)。
在初始化时段(1)期间，像素驱动电路使T3晶体管导通以向N4节点施加高电位电压VDD，并且使T2晶体管导通以向N2节点施加初始化电压Vini。因此，与高电位电压VDD和初始化电压Vini之间的差对应的电容被存储在电容器Cs中。
在采样时段(2)期间，像素驱动电路使T5晶体管导通以向N4节点施加参考电压Vref。N4节点的电压从高电位电压VDD改变为参考电压Vref，使得由于电容器Cs的耦合，N2节点在采样时段(2)的开始定时处下降到(Vini+Vref-VDD)的电压。
在采样时段(2)期间，像素驱动电路使T6晶体管导通以向N1节点施加数据电压Vdata，并且使T4晶体管导通以导通N2节点和N3节点。因此，驱动元件的栅极和漏极被短路，使得N2节点的电压上升，直到N2节点的电压与N1节点的电压之间的差对应于驱动元件的阈值电压Vth。因此，在采样时段(2)的结束定时处，N2节点的电压为(Vdata+Vth)。提高N2节点的电压需要时间。为了准确地对驱动元件的阈值电压进行采样，需要给出足够的采样时间。此外，还需要时间将第n扫描信号S(n)完全切换到逻辑高电压，使得可以在采样时段(2)之后提供保持时段(3)。保持时段(3)被示为一个水平时段(1H)，但不限于此。此外，在保持时段(3)期间，为了抑制发光二极管130发射光，第n发射信号EM(n)保持逻辑高电压。此外，当第n发射信号EM(n)被切换到逻辑低电压时，发光二极管130的发射开始。
在发射时段(4)期间，像素驱动电路使T7晶体管导通以向N4节点施加高电位电压VDD。当N4节点的电压从参考电压Vref改变为高电位电压VDD时，由于电容器Cs的耦合，N2节点的电压为(Vdata+Vth+VDD-Vref)。
在发射时段(4)期间，像素驱动电路使T9晶体管导通以向N3节点施加低电位电压VSS以导通驱动元件，并且使T8晶体管导通以导通发光二极管130的阴极电极和N1节点。因此，驱动电流被提供给发光二极管130以发射光。在这种情况下，N1节点的电压具有高电位电压VDD与发光二极管130的阈值电压之间的差。驱动元件的驱动电流ID由等式1表示。
[等式1]
ID＝k(Vdata-Vref)2/2
在等式1中，k是驱动元件的特性的常数值。参照等式1，在驱动电流ID中，消除了驱动元件的阈值电压Vth，使得驱动电流ID不依赖于驱动元件的阈值电压Vth，并且不受阈值电压Vth的变化的影响。
此外，驱动电流ID不受由于电流的作用而使电压下降的高电位电压VDD的影响，而是受参考电压Vref的影响，通过施加恒定电压参考电压Vref几乎不受电压下降的影响。因此，可以抑制取决于像素PXL在显示面板上的位置的亮度变化。
图5A是根据本公开内容的其他示例性实施方式的像素驱动电路的图，图5B图示根据本公开内容的其他示例性实施方式的输入到像素驱动电路的信号波形的图。图5A的像素驱动电路可以操作图1中所示的像素PXL(或者像素PXL的子像素SPXL)。
参照图5A，根据本公开内容的其他示例性实施方式的像素驱动电路包括驱动元件、N1开关电路、N2开关电路、N3开关电路、N4开关电路和电容器。在图5A的像素驱动电路中，仅N1开关电路与发光二极管130之间的连接关系不同于图4A的像素驱动电路，并且以相同方式应用其他部件，因此将省略对重复部件的描述。此外，图5B的信号波形图与图4B的信号波形图相同，因此将简要地执行或省略描述。
依据根据本公开内容的示例性实施方式的像素驱动电路与发光二极管130之间的连接关系，发光二极管130的阳极电极电连接至高电位电压VDD所流经的第一电源线16。此外，阴极电极连接至驱动元件。设置在显示面板上的所有发光二极管130的阳极电极被提供有高电位电压VDD，使得高电位电压VDD所流经的第一电源线16可以由所有像素中的发光二极管130共享。在这种情况下，可以通过带有孔的平面形状或网状板实现第一电源线16。此外，发光二极管130的阴极电极可以被设置成针对每个子像素SPXL彼此间隔开，以为每个子像素SPXL提供不同的驱动电流。发光二极管130的阴极电极连接至每个子像素SPXL中设置的像素驱动电路的N1节点。
当发光二极管130发射光时，阴极电极的电位相对低于阳极电极的电位。在像素驱动电路中，除发光二极管130之外的驱动元件和开关电路被驱动，使得发光二极管130的阴极电极的电压相对低于高电位电压VDD，从而使发光二极管130发射光。
根据本公开内容的示例性实施方式的像素驱动电路由p型晶体管(具体地，由PMOSTFT(P沟道金属氧化物半导体薄膜晶体管))实现。当P型晶体管截止时，栅极的电压是逻辑高电压。以第一电源线16连接至发光二极管130的阳极电极从而提供高电位电压VDD并且驱动元件的源极连接至阴极电极的结构来实现像素驱动电路。因此，即使晶体管的栅极绝缘层由于静电而被击穿，从而在栅极与有源层之间产生短路，也可以抑制在显示面板中产生亮点。
像素驱动电路的驱动元件、N2开关电路、N3开关电路、N4开关电路和电容器的连接关系与图4A所示的像素驱动电路的部件的连接关系相同。因此，省略对其的描述，并且在下文中，将描述N1开关电路。
N1开关电路包括T6晶体管和T8'晶体管。T6晶体管由第n扫描信号S(n)控制，以向N1节点提供经过数据线14的数据电压Vdata。T8'晶体管由第n发射信号EM(n)控制以导通第一电源线16和发光二极管130的阴极电极。T8'晶体管可以控制发光二极管130的发射定时。
参照图5A和图5B，像素驱动电路的驱动可以被划分为初始化时段(1)、采样时段(2)、保持时段(3)和发射时段(4)。
在初始化时段(1)期间，像素驱动电路使T3晶体管导通以向N4节点施加高电位电压VDD，并且使T2晶体管导通以向N2节点施加初始化电压Vini以使T1晶体管的栅极放电。
在采样时段(2)期间，像素驱动电路使T5晶体管导通以向N4节点施加参考电压Vref。N4节点的电压从高电位电压VDD改变为参考电压Vref，使得由于电容器Cs的耦合，N2节点在采样时段(2)的开始定时处下降到Vini+Vref-VDD的电压。
在采样时段(2)期间，像素驱动电路使T6晶体管导通以向N1节点施加数据电压Vdata，并且使T4晶体管导通以导通N2节点和N3节点。因此，N2节点的电压上升。因此，在采样时段(2)的结束定时处，N2节点的电压为Vdata+Vth。紧接着采样时段(2)，保持时段(3)被示为一个水平时段(1H)，但不限于此。可以省略保持时段(3)。
在发射时段(4)期间，像素驱动电路使T7晶体管导通以向N4节点施加高电位电压VDD。当N4节点的电压从参考电压Vref改变为高电位电压VDD时，由于电容器Cs的耦合，N2节点的电压为Vdata+Vth+VDD-Vref。
在发射时段(4)期间，像素驱动电路使T9晶体管导通以向N3节点施加低电位电压VSS以导通驱动元件，并且使T8'晶体管导通以导通发光二极管130的阳极电极和第一电源线16。因此，发光二极管130发射光。在这种情况下，驱动元件的驱动电流ID由以上等式1表示。
如上所述，驱动电流ID不受由于电流的作用而下降的高电位电压VDD的影响，而是受参考电压Vref的影响，通过施加恒定电压该参考电压Vref几乎不受电压下降的影响。因此，可以抑制取决于像素PXL在显示面板上的位置的亮度变化。
图6A是根据本公开内容的又一示例性实施方式的像素驱动电路的图，并且图6B图示根据本公开内容的又一示例性实施方式的输入到像素驱动电路的信号波形。图6A的像素驱动电路可以操作如图1所示的像素PXL(或像素PXL的子像素SPXL)。
参照图6A，根据本公开内容的示例性实施方式的像素驱动电路包括驱动元件、N1开关电路、N2开关电路、N3开关电路、发射控制电路和电容器。将省略对在图6A中的与图4A或图5A的像素驱动电路中包括的部件重复的部件的描述。
发光二极管130的阳极电极连接至高电位电压VDD所流经的第一电源线16，并且阴极电极电连接至驱动元件。设置在显示面板上的所有发光二极管130的阳极电极连接至高电位电压VDD，使得高电位电压VDD流经的第一电源线16可以由所有像素中的发光二极管130共享。在这种情况下，可以通过带有孔的平面形状或网状板来实现第一电源线16。此外，发光二极管130的阴极电极可以被设置成针对每个子像素SPXL彼此间隔开，以为每个子像素SPXL提供不同的驱动电流。
利用第一电源线16连接至发光二极管130的阳极电极以提供高电位电压VDD并且驱动元件的源极电连接至阴极电极的结构来实现像素驱动电路。因此，即使晶体管的栅极绝缘层由于静电而被击穿，使得在栅极与有源层之间产生短路，也可以抑制在显示面板中产生亮点。
驱动元件由T1晶体管实现，并且T1晶体管的栅极、源极和漏极分别连接至N2节点、N1节点和N3节点。驱动元件由栅极电压导通，以向N1节点提供恒定的驱动电流。
N1开关电路包括T6晶体管和T10晶体管。T6晶体管由第n扫描信号S(n)控制，以向N1节点提供流经数据线14的数据电压Vdata。数据电压Vdata被提供给N1节点，使得驱动元件将数据电压Vdata反映到驱动电流。T10晶体管由第n发射信号EM(n)控制以导通N1节点和N4节点。T10晶体管将发光二极管130的阴极电极与N1节点分离，使得发光二极管130在除发射时段以外的时段期间不发射光。
N2开关电路包括T2晶体管和T4晶体管。T2晶体管由第n-1扫描信号S(n-1)控制，以向N2节点提供流经第三电源线18的初始化电压Vini。提供给N2节点的初始化电压Vini将T1晶体管的栅极放电至初始化电压Vini，以在产生驱动电流时补偿驱动元件的阈值电压，并向驱动元件的栅极施加精确电压。T4晶体管由第n扫描信号S(n)控制，以导通N2节点和N3节点。T4晶体管通过导通驱动元件的栅极和漏极来提取驱动元件的阈值电压。提取的阈值电压被反映到驱动元件的栅极电压，并最终与驱动元件产生的驱动电流抵消，从而补偿驱动元件的阈值电压。
N3开关电路包括T9晶体管。T9晶体管由第n发射信号EM(n)控制，以向N3节点提供低电位电压VSS。T9晶体管向驱动元件的漏极提供低电位电压VSS，以产生驱动电流。
发射控制电路包括T3晶体管。T3晶体管由第n-1扫描信号S(n-1)控制，以向N4节点提供高电位电压VDD，并由于在初始化时段期间通过电容器Cs的耦合效应改变N4节点电压而抑制发光二极管130发射光。此外，T3晶体管抑制显示面板的对比度的降低。
由分别连接至N4节点和N2节点的两个电极实现电容器Cs。电容器Cs利用电容器Cs元件的耦合特性调节N2节点的电压，并在发射期间固定施加到驱动元件的栅极的电压，以使驱动电流和发射亮度恒定。
参照图6A和图6B，像素驱动电路的驱动可以被划分为初始化时段(1)、采样时段(2)和发射时段(4)。
第n-1扫描信号S(n-1)和第n扫描信号S(n)包括在一个水平时段1H期间为逻辑低电压的脉冲，并且第n发射信号EM(n)包括在至少两个水平时段2H期间为逻辑高电压的脉冲。将第n-1扫描信号S(n-1)为逻辑低电压的一个水平时段1H称为像素驱动电路的初始化时段(1)。将第n扫描信号S(n)为逻辑低电压的一个水平时段1H称为像素驱动电路的采样时段(2)。此外，尽管示出第n发射信号EM(n)在约两个水平时段2H期间具有逻辑高电压，但不限于此。第n发射信号EM(n)至少在像素驱动电路的初始化时段(1)和采样时段(2)期间具有逻辑高电压，以抑制发光二极管130发射光。第n发射信号EM(n)可以在除初始化时段(1)和采样时段(2)以外的时段期间为逻辑低电压。
在初始化时段(1)期间，像素驱动电路使T3晶体管导通以向N4节点施加高电位电压VDD，并且使T2晶体管导通以向N2节点施加初始化电压Vini。因此，与高电位电压VDD和初始化电压Vini之间的差对应的电容被存储在电容器Cs中。此外，T3晶体管使发光二极管130的阳极和阴极的电位相等，使得可以在初始化时段(1)期间抑制发光二极管130的发射。
在采样时段(2)期间，像素驱动电路使T6晶体管导通以向N1节点施加数据电压Vdata，并且使T4晶体管导通以导通N2节点和N3节点。因此，驱动元件的栅极和漏极被短路，使得N2节点的电压上升，直到N2节点的电压与N1节点的电压之间的差对应于驱动元件的阈值电压Vth。因此，在采样时段(2)的结束定时处，通过电容器Cs的耦合，N2节点的电压为Vdata+Vth，并且N4节点的电压为VDD+Vdata+Vth-Vini。
在发射时段(4)期间，像素驱动电路使T9晶体管导通以向N3节点施加低电位电压VSS以导通驱动元件，并且使T10晶体管导通以导通发光二极管130的阴极电极和N1节点。因此，驱动电流被提供给发光二极管130以发射光。在这种情况下，驱动元件的驱动电流ID由等式2表示。
[等式2]
ID＝k(Vdata-Vini)2/2
在等式2中，k是驱动元件的特性的常数值。参照等式2，在驱动电流ID中，消除了驱动元件的阈值电压Vth，使得驱动电流ID不依赖于驱动元件的阈值电压Vth，并且不受阈值电压Vth的变化的影响。
此外，驱动电流ID不受由于电流的作用而下降的高电位电压VDD的影响，而是受参考电压Vref的影响，通过施加恒定电压，参考电压Vref几乎不受任何电压下降的影响。因此，可以抑制取决于像素PXL在显示面板上的位置的亮度变化。
图7A是根据本公开内容的又一示例性实施方式的像素驱动电路的图。图7B图示根据本公开内容的又一示例性实施方式的输入到像素驱动电路的信号波形。图7A的像素驱动电路可以操作如图1中所示的像素PXL(或者像素PXL的子像素SPXL)。
参照图7A，根据本公开内容的示例性实施方式的像素驱动电路包括驱动元件、N2开关电路、N3开关电路、N4开关电路、发射控制电路和电容器。将省略对图7A中的与包括在图4A、图5A或图6A的像素驱动电路中的部件重复的部件的描述。
发光二极管130的阳极电极连接至高电位电压VDD流经的第一电源线16，并且阴极电极电连接至驱动元件。设置在显示面板上的所有发光二极管130的阳极电极连接至高电位电压VDD，使得高电位电压VDD流经的第一电源线16可以由所有像素中的发光二极管130共享。在这种情况下，可以通过带有孔的平面形状或网状板来实现第一电源线16。此外，发光二极管130的阴极电极可以设置成针对每个子像素SPXL彼此间隔开，以为每个子像素SPXL提供不同的驱动电流。
利用第一电源线16连接至发光二极管130的阳极电极以提供高电位电压VDD并且驱动元件的源极电连接至阴极电极的结构来实现像素驱动电路。因此，即使晶体管的栅极绝缘层由于静电而被击穿，使得在栅极与有源层之间产生短路，也可以抑制在显示面板中产生亮点。
驱动元件由T1晶体管实现，并且T1晶体管的栅极、源极和漏极分别连接至N2节点、N1节点和N3节点。驱动元件由栅极电压导通，以向N1节点提供恒定的驱动电流。
N2开关电路包括T4晶体管。T4晶体管由第n扫描信号S(n)控制，以导通N2节点和N3节点。T4晶体管通过导通驱动元件的栅极和漏极来提取驱动元件的阈值电压。提取的阈值电压被反映到驱动元件的栅极电压，并最终与驱动元件产生的驱动电流抵消，从而补偿驱动元件的阈值电压。
N3开关电路包括T9晶体管和T11晶体管。T9晶体管由第n发射信号EM(n)控制，以向N3节点提供低电位电压VSS。T9晶体管向驱动元件的漏极提供低电位电压VSS，以产生驱动电流。T11晶体管由第n-1扫描信号S(n-1)控制，以向N3节点提供参考电压Vref。因此，驱动元件的漏极被重置为参考电压Vref。
N4开关电路包括T6'晶体管和T5'晶体管。T6'晶体管由第n扫描信号S(n)控制，以向N4节点提供数据电压Vdata。因此，数据电压Vdata被施加到驱动元件的栅极。T5'晶体管由第n发射信号EM(n)控制，以向N4节点提供参考电压Vref。T5'晶体管向N4节点提供恒定电压，使得在发射时段期间，N2节点可以保持恒定电压而不会出现波动。
发射控制电路包括T3'晶体管。T3'晶体管由第n扫描信号S(n)控制以向N1节点提供高电位电压VDD，并且在向N1节点提供数据电压Vdata的时段期间抑制发光二极管130发射光。
由连接至N4节点和N2节点的两个电极实现电容器Cs。电容器Cs利用电容器Cs元件的耦合特性来调节N2节点的电压，并且在发射期间固定施加到驱动元件的栅极的电压，以使驱动电流和发射亮度恒定。
参照图7A和图7B，像素驱动电路的驱动可以被划分为初始化时段(1)、采样时段(2)和发射时段(4)。
第n-1扫描信号S(n-1)和第n扫描信号S(n)包括在至少一个水平时段1H期间为逻辑低电压的脉冲，并且第n发射信号EM(n)包括在至少两个水平时段2H期间为逻辑高电压的脉冲。将第n-1扫描信号S(n-1)为逻辑低电压的时段称为像素驱动电路的初始化时段(1)。将第n扫描信号S(n)为逻辑低电压的时段称为像素驱动电路的采样时段(2)。初始化时段(1)和采样时段(2)交叠α时段。具体地，第n-1扫描信号S(n-1)和第n扫描信号S(n)在通过将一个水平时段1H和α相加而获得的时段期间具有逻辑低电压的脉冲。在这种情况下，α是比一个水平时段1H短的时段。此外，尽管示出第n发射信号EM(n)在约两个水平时段2H期间具有逻辑高电压，但不限于此。第n发射信号EM(n)至少在像素驱动电路的初始化时段(1)和采样时段(2)期间具有逻辑高电压，以抑制发光二极管130发射光。第n发射信号EM(n)可以在除初始化时段(1)和采样时段(2)以外的时段期间为逻辑低电压。
像素驱动电路在初始化时段(1)期间使T11晶体管导通，以向N3节点施加参考电压Vref，以将驱动元件的漏极重置为参考电压Vref。此外，当初始化时段(1)基本上结束时，像素驱动电路使T4晶体管导通，以同样向N2节点施加参考电压Vref，以将驱动元件的栅极重置为参考电压Vref。
在采样时段(2)期间，像素驱动电路使T6'晶体管导通以向N4节点施加数据电压Vdata，使T3'晶体管导通以向N1节点施加高电位电压VDD，并且使T4晶体管导通以导通N2节点和N3节点。因此，驱动元件的栅极和漏极被短路，使得N2节点的电压上升，直到N2节点的电压与N1节点的电压之间的差对应于驱动元件的阈值电压Vth。因此，在采样时段(2)的结束定时处，N2节点的电压为VDD+Vth。此外，N2节点与N4节点的电压差被存储在电容器Cs中。
在发射时段(4)期间，像素驱动电路使T5'晶体管导通以向N4节点提供参考电压Vref。当N4节点的电压改变时，通过电容器Cs的耦合，N2节点的电压为VDD+Vth+Vdata-Vref。此外，像素驱动电路使T9晶体管导通以向N3节点施加低电位电压VSS，并且发光二极管130通过驱动电流发射光。在这种情况下，驱动元件的驱动电流ID由以上等式1表示。
如上所述，驱动电流ID不受由于电流的作用而使电压下降的高电位电压VDD的影响，而是受的参考电压Vref的影响，通过施加恒定电压参考电压Vref几乎不受电压下降的影响。因此，可以抑制取决于像素PXL在显示面板上的位置的亮度变化。
此外，驱动电流ID不受高电位电压VDD的影响，而是受参考电压Vref的影响，因此驱动电流ID不受高电位电压VDD的电压下降的影响。因此，可以抑制根据像素PXL在显示面板上的位置的亮度变化。
本公开内容的示例性实施方式还可以描述为如下：
根据本公开内容的一方面，提供了显示面板。显示面板包括具有子像素的像素。像素还包括设置子像素的子像素区域和公共区域。像素包括发光二极管，该发光二极管包括阳极电极和阴极电极。阳极电极电连接至被提供高电位电压的第一电源线。子像素中的每一个包括：驱动元件，其源极连接至N1节点，栅极连接至N2节点以及漏极连接至N3节点；连接至N2节点和N4节点的电容器；连接至N1节点的N1开关电路；连接至N2节点的N2开关电路；连接至N3节点的N3开关电路；以及连接至N4节点的N4开关电路。发光二极管电连接在第一电源线与驱动元件之间。
N4开关电路可以设置在公共区域中，以电连接至至少两个子像素。
两个或更多个子像素可以通过N4节点被彼此连接。
N4开关电路可以位于公共区域中。
可以通过由第n-1扫描信号、第n扫描信号和第n发射信号控制的晶体管来实现N4开关电路。
N4开关电路可以连接至提供参考电压的第四电源线，并且可以基于参考电压来确定在发光二极管发射光时由驱动元件产生的驱动电流值。
可以由第n扫描信号控制N1开关电路，以向N1节点提供数据电压。
N2开关电路可以由第n-1扫描信号和第n扫描信号控制，并且可以连接至被提供初始化电压的第三电源线以向N2节点提供初始化电压。
N3开关电路可以由第n发射信号控制，使得N3节点连接至被提供低电位电压的第二电源线。
根据本公开内容的另一方面，提供了显示面板。显示面板包括发光二极管，该发光二极管包括阳极和阴极。显示面板还包括向发光二极管提供驱动电流的像素驱动电路。阳极连接至被提供高电位电压的第一电源线。包括发光二极管和像素驱动电路的子像素还包括：驱动元件，其源极连接至N1节点、栅极连接至N2节点以及漏极连接至N3节点；连接至阳极和阴极的发射控制电路；连接至N2节点和N4节点的电容器；连接至N2节点的N2开关电路；连接至N3节点的N3开关电路；以及连接至N1节点的N1开关电路或连接至N4节点的N4开关电路，并且N3节点电连接至被提供低电位电压的第二电源线。
可以由第n-1扫描信号或第n扫描信号控制发射控制电路。
可以由第n扫描信号控制N2开关电路，以导通N2节点和N3节点。
N2开关电路还可以包括开关电路，该开关电路由第n-1扫描信号控制并且连接至被提供初始化电压的第三电源线。
可以由第n发射信号控制N3开关电路，以向N3节点提供低电位电压。
N3开关电路还可以包括开关电路，该开关电路由第n-1扫描信号控制并且连接至被提供参考电压的第四电源线。
可以由第n扫描信号控制N1开关电路，以向N1节点提供数据电压。
可以由第n扫描信号控制N4开关电路，以向N4节点提供数据电压。
N4开关电路还可以包括开关电路，该开关电路由第n发射信号控制并且连接至被提供参考电压的第四电源线。
尽管已经参照附图详细描述本公开内容的示例性实施方式，但是本公开内容不限于此，并且在不脱离本公开内容的技术方案的情况下，可以按照许多不同的形式来实施本公开内容的示例性实施方式。因此，提供本公开内容的示例性实施方式仅出于说明性的目的，而不旨在限制本公开内容的技术方案。本公开内容的技术方案的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面中是说明性的，而不限制本公开内容。本公开内容的保护范围应当基于所附权利要求书来解释，并且其等同范围内的所有技术方案应当被理解为落入本公开内容的范围内。

Claims (16)

1.一种显示面板，包括：
包括子像素的像素，
其中，所述像素包括设置有所述子像素的子像素区域和公共区域，所述像素包括发光二极管，所述发光二极管包括阳极电极和阴极电极，所述阳极电极电连接至被提供高电位电压的第一电源线，
所述子像素中的每一个包括：
源极连接至第一节点、栅极连接至第二节点以及漏极连接至第三节点的驱动元件，
连接至所述第二节点和第四节点的电容器；
连接至所述第一节点的第一开关电路；
连接至所述第二节点的第二开关电路；
连接至所述第三节点的第三开关电路；以及
连接至所述第四节点的第四开关电路，并且
所述发光二极管电连接在所述第一电源线与所述驱动元件之间，
其中，通过由第n-1扫描信号、第n扫描信号和第n发射信号控制的晶体管来实现所述第四开关电路，以及
其中，所述第四开关电路连接至提供参考电压的第四电源线。
2.根据权利要求1所述的显示面板，其中，所述第四开关电路设置在所述公共区域中，以电连接至所述子像素中的至少两个。
3.根据权利要求2所述的显示面板，其中，所述子像素中的两个或更多个通过所述第四节点彼此连接。
4.根据权利要求1所述的显示面板，其中，所述第四开关电路位于所述公共区域中。
5.根据权利要求1所述的显示面板，其中，基于所述参考电压来确定在所述发光二极管发射光时由所述驱动元件产生的驱动电流值。
6.根据权利要求1所述的显示面板，其中，所述第一开关电路由第n扫描信号控制，以向所述第一节点提供数据电压。
7.根据权利要求1所述的显示面板，其中，所述第二开关电路由第n-1扫描信号和第n扫描信号控制，并且连接至被提供初始化电压的第三电源线以向所述第二节点提供所述初始化电压。
8.根据权利要求1所述的显示面板，其中，所述第三开关电路由第n发射信号控制，使得所述第三节点连接至被提供低电位电压的第二电源线。
9.一种显示面板，包括：
包括阳极和阴极的发光二极管；以及
向所述发光二极管提供驱动电流的像素驱动电路，
其中，所述阳极连接至被提供高电位电压的第一电源线，
包括所述发光二极管和所述像素驱动电路的子像素，所述子像素还包括：
源极连接至第一节点、栅极连接至第二节点以及漏极连接至第三节点的驱动元件，
连接至所述阳极和所述阴极的发射控制电路；
连接至所述第二节点和第四节点的电容器；
连接至所述第二节点的第二开关电路；
连接至所述第三节点的第三开关电路；以及
连接至所述第一节点的第一开关电路或连接至所述第四节点的第四开关电路，并且
所述第三节点电连接至被提供低电位电压的第二电源线，
其中，所述第三开关电路由第n发射信号控制，以向所述第三节点提供低电位电压，以及
其中，所述第三开关电路还包括开关电路，所述开关电路由第n-1扫描信号控制并且连接至被提供参考电压的第四电源线。
10.根据权利要求9所述的显示面板，其中，所述发射控制电路由第n-1扫描信号或第n扫描信号控制。
11.根据权利要求9所述的显示面板，其中，所述第二开关电路由第n扫描信号控制，以导通所述第二节点和所述第三节点。
12.根据权利要求11所述的显示面板，其中，所述第二开关电路还包括开关电路，所述开关电路由第n-1扫描信号控制并且连接至被提供初始化电压的第三电源线。
13.根据权利要求9所述的显示面板，其中，所述第一开关电路由第n扫描信号控制，以向所述第一节点提供数据电压。
14.根据权利要求9所述的显示面板，其中，所述第四开关电路由第n扫描信号控制，以向所述第四节点提供数据电压。
15.根据权利要求14所述的显示面板，其中，所述第四开关电路还包括开关电路，所述开关电路由第n发射信号控制并且连接至被提供参考电压的第四电源线。
16.根据权利要求9所述的显示面板，其中所述子像素中的每一个可以是红色子像素、绿色子像素、蓝色子像素和白色子像素中的任何一个。
CN202110924136.1A 2020-09-29 2021-08-12 具有像素驱动电路的电致发光显示面板 Active CN114333688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200127490A KR20220043743A (ko) 2020-09-29 2020-09-29 화소 구동 회로를 포함한 전계발광 표시패널
KR10-2020-0127490 2020-09-29

Publications (2)

Publication Number Publication Date
CN114333688A CN114333688A (zh) 2022-04-12
CN114333688B true CN114333688B (zh) 2024-05-17

Family

ID=77126634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110924136.1A Active CN114333688B (zh) 2020-09-29 2021-08-12 具有像素驱动电路的电致发光显示面板

Country Status (4)

Country Link
US (3) US11468828B2 (zh)
EP (1) EP3975162A1 (zh)
KR (1) KR20220043743A (zh)
CN (1) CN114333688B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100220038A1 (en) * 2009-02-27 2010-09-02 Bo-Yong Chung Pixel and Organic Light Emitting Display Device Including the Same
CN103544917A (zh) * 2013-07-08 2014-01-29 京东方科技集团股份有限公司 发光二极管像素单元电路、其驱动方法及显示面板
CN109493807A (zh) * 2017-09-13 2019-03-19 乐金显示有限公司 有机发光显示器
CN111326100A (zh) * 2018-11-29 2020-06-23 乐金显示有限公司 电致发光显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685818B1 (ko) * 2005-02-18 2007-02-22 삼성에스디아이 주식회사 시분할제어 유기전계발광장치
KR101058110B1 (ko) * 2009-09-16 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
US10651352B2 (en) * 2017-10-12 2020-05-12 Innolux Corporation Display device and electronic device
KR102571661B1 (ko) 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100220038A1 (en) * 2009-02-27 2010-09-02 Bo-Yong Chung Pixel and Organic Light Emitting Display Device Including the Same
CN103544917A (zh) * 2013-07-08 2014-01-29 京东方科技集团股份有限公司 发光二极管像素单元电路、其驱动方法及显示面板
CN109493807A (zh) * 2017-09-13 2019-03-19 乐金显示有限公司 有机发光显示器
CN111326100A (zh) * 2018-11-29 2020-06-23 乐金显示有限公司 电致发光显示装置

Also Published As

Publication number Publication date
US20220101778A1 (en) 2022-03-31
CN114333688A (zh) 2022-04-12
US11468828B2 (en) 2022-10-11
KR20220043743A (ko) 2022-04-05
US20220415249A1 (en) 2022-12-29
US11837158B2 (en) 2023-12-05
EP3975162A1 (en) 2022-03-30
US20240062712A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US20220005403A1 (en) Pixel circuit, driving method thereof, and display panel
US9082344B2 (en) Pixel circuit in flat panel display device and method for driving the same
KR101476961B1 (ko) 표시장치 및 표시장치의 구동방법
JP4909041B2 (ja) 電界発光表示装置とその駆動方法
KR20170132016A (ko) Oled 표시 장치 및 그의 구동 방법
US11189235B2 (en) Display device and method for driving same
EP2940682B1 (en) Pixel circuit, display device, and drive method therefor
US11328659B2 (en) Display device
KR20170122432A (ko) Oled 표시 장치 및 그의 구동 방법
GB2620507A (en) Pixel circuit and driving method therefor and display panel
US20110310137A1 (en) Image Display Device
CN114333688B (zh) 具有像素驱动电路的电致发光显示面板
KR102045346B1 (ko) 표시패널 및 이를 포함하는 유기전계 발광표시장치
JP7362889B2 (ja) 表示装置
US20230146875A1 (en) Electroluminescent display device having pixel driving circuit
KR102478679B1 (ko) 전계발광 표시장치
CN112419983A (zh) 一种新型amoled像素驱动电路及驱动方法
JP4049190B2 (ja) 画像表示装置及びその駆動方法
KR20190064267A (ko) 전계발광 표시장치
WO2022162941A1 (ja) 画素回路および表示装置
KR20190064265A (ko) 전계발광 표시장치
KR102614073B1 (ko) 전계발광 표시장치
JP2017090485A (ja) 表示装置
KR20200121437A (ko) 화소 및 이를 포함하는 표시 장치
KR20190057549A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant