JP2013076811A - 画素回路、画素回路の駆動方法、表示装置、および、電子機器 - Google Patents

画素回路、画素回路の駆動方法、表示装置、および、電子機器 Download PDF

Info

Publication number
JP2013076811A
JP2013076811A JP2011216114A JP2011216114A JP2013076811A JP 2013076811 A JP2013076811 A JP 2013076811A JP 2011216114 A JP2011216114 A JP 2011216114A JP 2011216114 A JP2011216114 A JP 2011216114A JP 2013076811 A JP2013076811 A JP 2013076811A
Authority
JP
Japan
Prior art keywords
transistor
circuit
light emitting
emitting element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011216114A
Other languages
English (en)
Inventor
Tadashi Toyomura
直史 豊村
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011216114A priority Critical patent/JP2013076811A/ja
Priority to US13/611,234 priority patent/US20130083000A1/en
Priority to CN201210356934XA priority patent/CN103035188A/zh
Publication of JP2013076811A publication Critical patent/JP2013076811A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させる。
【解決手段】画素回路は、発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、第１のトランジスタと発光素子との間の電気的な接続を開閉する第２のトランジスタと、第２のトランジスタのゲート電圧を制御し、第２のトランジスタのオン／オフを切り換える切り換え回路とを含む。本技術は、例えば、表示装置に適用できる。
【選択図】図５

Description

本技術は、画素回路、画素回路の駆動方法、表示装置、および、電子機器に関し、特に、発光素子の定電流PWM（Pulse Width Modulation）駆動を行う場合に用いて好適な画素回路、画素回路の駆動方法、表示装置、および、電子機器に関する。
有機エレクトロルミネッセンス素子（以下、単に有機EL素子と称する）や発光ダイオードなどの自発光型の発光素子を用いたディスプレイにおいては、バックプレーンとなる駆動回路を発光素子の特性に応じて選択する必要がある。例えば、発光素子の発光波長が電流密度依存性を有している場合に電流駆動の駆動回路を用いてしまうと、階調により色度が変化してしまう。
このような場合、例えば、階調によらず発光素子に一定の電流を供給し、電流の供給時間を制御して、発光素子の発光期間を制御することにより階調を制御する定電流PWM（Pulse Width Modulation）駆動が有効である（例えば、特許文献１参照）。
特開２００６−２１５２７４号公報
しかしながら、特許文献１に記載の定電流PWM駆動回路では、発光素子への電流の供給を停止する際に、電流が瞬時に切断されずに、ある程度の時間かけて漸減する。その結果、発光素子に供給される電流が一定にならない期間が存在し、画質の劣化の要因となっていた。
そこで、本技術は、定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させるようにするものである。
本技術の第１の側面の画素回路は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路とを含む。
前記切り換え回路は、前記第２のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第３のトランジスタを含み、前記第２のトランジスタのゲートを前記第３のトランジスタを介して前記電位に接続することにより、前記第２のトランジスタをオフさせることができる。
前記第３のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路をさらに設けることができる。
前記信号入力回路には、前記第３のトランジスタの閾値電圧を基準にして前記初期電圧を設定させることができる。
前記信号入力回路には、前記第３のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第３のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定させることができる。
前記定電流駆動回路には、前記第１のトランジスタの閾値電圧に所定のバイアス電圧を加算した第１の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給させることができる。
前記定電流駆動回路には、前記第１の値からさらに前記第１のトランジスタの移動度に応じた電圧を引いた第２の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給させることができる。
本技術の第２の側面の画素回路の駆動方法は、定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタをオフすることにより、前記発光素子の発光を停止するステップを含む。
本技術の第３の側面の表示装置は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路とを含む画素回路をマトリクス状に配置した画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む。
本技術の第４の側面の電子機器は、発光素子と、前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路とを含む画素回路をマトリクス状に配置した画素アレイと、前記画素回路の駆動を制御する駆動制御部とを含む。
本技術の第１の側面においては、第１のトランジスタと発光素子との間の電気的な接続を開閉する第２のトランジスタのゲート電圧が制御され、前記第２のトランジスタのオン／オフが切り換えられ、前記発光素子への電流の供給が制御される。
本技術の第２の側面においては、定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流が供給され、前記発光素子が発光し、前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタのゲート電圧が制御され、前記第２のトランジスタがオフされることにより、前記発光素子の発光が停止する。
本技術の第３の側面または第４の側面においては、第１のトランジスタと発光素子との間の電気的な接続を開閉する第２のトランジスタのゲート電圧が制御され、前記第２のトランジスタのオン／オフが切り換えられ、前記発光素子への電流の供給が制御される。
本技術の第１乃至第４の側面によれば、定電流PWM駆動により発光素子を駆動する表示装置の画質を向上させることができる。
従来の定電流PWM駆動回路の構成例を示す回路図である。 従来の定電流PWM駆動回路の駆動方法を説明するためのタイミングチャートである。 本技術を適用した表示装置の一実施の形態を示すブロック図である。 画素回路の基本構成例を示すブロック図である。 画素回路の第１の実施の形態を示す回路図である。 画素回路の第１の実施の形態の駆動方法を説明するためのタイミングチャートである。 画素回路の第２の実施の形態を示す回路図である。 画素回路の第２の実施の形態の駆動方法を説明するためのタイミングチャートである。 画素回路の第３の実施の形態を示す回路図である。 画素回路の第３の実施の形態の駆動方法を説明するためのタイミングチャートである。 画素回路の第３の実施の形態の第１の変形例を示す回路図である。 画素回路の第３の実施の形態の第１の変形例の駆動方法を説明するためのタイミングチャートである。 画素回路の第３の実施の形態の第２の変形例を示す回路図である。 画素回路の第３の実施の形態の第２の変形例の駆動方法を説明するためのタイミングチャートである。 画素回路の第４の実施の形態を示す回路図である。 画素回路の第４の実施の形態の駆動方法を説明するためのタイミングチャートである。 画素回路の第４の実施の形態の第１の変形例を示す回路図である。 画素回路の第４の実施の形態の第１の変形例の駆動方法を説明するためのタイミングチャートである。 画素回路の第４の実施の形態の第２の変形例を示す回路図である。 画素回路の第４の実施の形態の第２の変形例の駆動方法を説明するためのタイミングチャートである。 画素回路の第５の実施の形態を示す回路図である。 画素回路の第５の実施の形態の駆動方法を説明するためのタイミングチャートである。 画素回路の第６の実施の形態を示す回路図である。 画素回路の第６の実施の形態の駆動方法を説明するためのタイミングチャートである。 電子機器の機能構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．従来の定電流PWM駆動回路
２．表示装置の実施の形態
３．画素回路の基本構成例
４．画素回路の第１の実施の形態
５．画素回路の第２の実施の形態（スイッチングトランジスタの閾値電圧補正を行う例）
６．画素回路の第３の実施の形態（駆動トランジスタの閾値電圧補正を行う例）
７．画素回路の第３の実施の形態の第１の変形例
８．画素回路の第３の実施の形態の第２の変形例
９．画素回路の第４の実施の形態（駆動トランジスタとスイッチングトランジスタの閾値電圧の補正を行う例）
１０．画素回路の第４の実施の形態の第１の変形例
１１．画素回路の第４の実施の形態の第２の変形例
１２．画素回路の第５の実施の形態（駆動トランジスタの閾値電圧と移動度の補正を行う例）
１３．画素回路の第６の実施の形態（駆動トランジスタの閾値電圧と移動度およびスイッチングトランジスタの閾値電圧の補正を行う例）
１４．本技術を適用した製品例（電子機器）
１５．変形例
＜１．従来の定電流PWM駆動回路＞
［回路構成］
図１は、従来の定電流PWM駆動回路の構成例を示している。
定電流PWM駆動回路１は、電流源用の駆動トランジスタＤｒｖ、スイッチング用のスイッチングトランジスタＳＷ、信号書込み用の書込みトランジスタＴｗｓ、および、容量部Ｃｓを含むように構成される。駆動トランジスタＤｒｖ、スイッチングトランジスタＳＷは、Ｐチャネル型のトランジスタにより構成され、書込みトランジスタＴｗｓは、Ｎチャネル型のトランジスタにより構成される。
駆動トランジスタＤｒｖのドレインは電源ＶＤＤに接続され、固定の電圧ＶＤＤが印加される。駆動トランジスタＤｒｖのゲートは、バイアス電源に接続され、バイアス電圧Ｖｂが印加される。駆動トランジスタＤｒｖのソースは、スイッチングトランジスタＳＷのドレインに接続されている。そして、駆動トランジスタＤｒｖは、バイアス電圧Ｖｂを所定の値に固定することにより、定電流源として動作する。
スイッチングトランジスタＳＷのゲートはＡ点に接続され、ソースは発光素子１１のアノードに接続されている。
書込みトランジスタＴｗｓのドレインには映像信号ＳＩＧが印加され、ゲートにはゲート信号ＷＳが印加され、ソースはＡ点に接続されている。
容量部Ｃｓの一端はＡ点に接続され、他の一端にはランプ信号Ｒａｍｐが印加される。
発光素子１１のアノードには、電圧Ｖｃａｔｈが印加される。
［駆動方法］
次に、図２のタイミングチャートを参照して、定電流PWM駆動回路１の駆動方法について説明する。
時刻ｔ１において、映像信号ＳＩＧが、定電流PWM駆動回路１により駆動される画素の輝度に応じた信号電圧Ｖｓｉｇに設定される。
時刻ｔ２において、ゲート信号ＷＳがＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓがオンする。これにより、Ａ点の電位が信号電圧Ｖｓｉｇまで低下する。そして、スイッチングトランジスタＳＷのゲート−ソース間のゲート電圧Ｖｇｓの絶対値が閾値電圧Ｖｔｈを超え、スイッチングトランジスタＳＷがオンする。これにより、発光素子１１に電流Ｉｌｅｄが流れ始め、発光素子１１の発光が開始される。
時刻ｔ３において、ゲート信号ＷＳがＬｏｗレベルに設定され、書込みトランジスタＴｗｓがオフし、Ａ点が高インピーダンスになった後、ランプ信号Ｒａｍｐの入力が開始される。ランプ信号Ｒａｍｐは、所定の傾きで電圧が傾斜状に増加する信号であり、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓを介して、Ａ点の電位が上昇する。
時刻ｔ４において、映像信号ＳＩＧが、リセットレベルに設定される。
その後、ランプ信号Ｒａｍｐの電圧の上昇に伴いＡ点の電位が上昇し、時刻ｔ６において、スイッチングトランジスタＳＷのゲート電圧Ｖｇｓの絶対値が閾値電圧Ｖｔｈに達したとき、スイッチングトランジスタＳＷがオフする。これにより、発光素子１１への電流Ｉｌｅｄの供給が停止し、発光素子１１の発光が停止する。
しかしながら、発光停止時の定電流PWM駆動回路１の状態を厳密に見ると、Ａ点の電位が上昇し、スイッチングトランジスタＳＷがカットオフする直前の時刻ｔ５において、スイッチングトランジスタＳＷの動作領域が線形領域から飽和領域に遷移する。このため、時刻ｔ５と時刻ｔ６の間において、スイッチングトランジスタＳＷが、電流源として振るまう。
従って、図２内の点線で囲まれる領域に示されるように、Ａ点の電位（スイッチングトランジスタＳＷのゲート電圧Ｖｇｓ）の上昇に伴い、電流Ｉｌｅｄが時間をかけて漸減し、最終的に時刻ｔ６において０になる。このように、定電流PWM駆動回路１では、電流Ｉｌｅｄが瞬時に切断されずに一定にならない期間が存在し、理想的な定電流PWM駆動が実現されていない。そして、これが画質の劣化の要因となっていた。
これに対して、本技術では、発光素子の電流を瞬時に切断し、理想的な定電流PWM駆動を実現する。
＜２．表示装置の実施の形態＞
図３は、本技術を適用した表示装置の一実施の形態を示すブロック図である。
図３の表示装置１０１は、画素アレイ１１１、映像信号供給部１１２、走査制御部１１３、トランジスタ制御部１１４、および、電源制御部１１５を含むように構成される。
画素アレイ１１１には、画素ユニット１２１（１，１）乃至１２１（ｍ，ｎ）が、ｍ行×ｎ列のマトリクス状に配列されている。
画素ユニット１２１（ｉ，ｊ）（１≦ｉ≦ｍ,１≦ｊ≦ｎ）は、Ｒ（赤）用の画素回路１３１ｒ（ｉ，ｊ）、Ｇ（緑）用の画素回路１３１ｇ（ｉ，ｊ）、および、Ｂ（青）用の画素回路１３１ｂ（ｉ，ｊ）をそれぞれ含むように構成される。
なお、以下、画素ユニット１２１（１，１）乃至１２１（ｍ，ｎ）を個々に区別する必要がない場合、単に画素ユニット１２１と称する。また、以下、画素回路１３１ｒ（１，１）乃至１３１ｂ（ｍ,ｎ）を個々に区別する必要がない場合、単に画素回路１３１と称する。
映像信号供給部１１２は、映像信号線を介して、各画素の輝度に応じた信号電圧Ｖｓｉｇの映像信号ＳＩＧを各画素回路１３１に供給する。
走査制御部１１３は、走査線を介して、各画素回路１３１に所定の制御信号を供給し、画素アレイ１１１の各行の走査を制御する。
トランジスタ制御部１１４は、制御線を介して、各画素回路１３１に所定の制御信号を供給し、各画素回路１３１に含まれるトランジスタの動作を制御する。
電源制御部１１５は、電源線を介して、各画素回路１３１の動作に必要な電力や、動作の基準となる電圧を供給する。
以上の映像信号供給部１１２、走査制御部１１３、トランジスタ制御部１１４、および、電源制御部１１５により、画素アレイ１１１の各画素回路１３１の駆動が制御される。
なお、各画素回路１３１に対する映像信号線、走査線、制御線、電源線の数は、必ずしもそれぞれ１本ずつとは限らず、必要に応じて複数本設けられる。
＜３．画素回路の基本構成例＞
図４は、表示装置１０１の画素回路１３１の基本構成例を示している。
画素回路１３１は、定電流駆動回路１５１、初期化回路１５２、信号入力回路１５３、切り換え回路１５４、発光素子１５５、および、スイッチングトランジスタＳＷ１を含むように構成される。そして、定電流駆動回路１５１、初期化回路１５２、信号入力回路１５３、切り換え回路１５４、および、スイッチングトランジスタＳＷ１により、発光素子１５５の定電流PWM駆動が行われる。
定電流駆動回路１５１は、スイッチングトランジスタＳＷ１を介して、発光素子１５５に一定の電流Ｉｌｅｄを流すための回路である。定電流駆動回路１５１には、電源制御部１１５に設けられている電源から、電圧が固定または可変の動作用の電力が供給される。また、定電流駆動回路１５１には、電源制御部１１５に設けられているバイアス電源から、電流Ｉｌｅｄの値を規定するためのバイアス電圧Ｖｂが印加される。
なお、後述するように、定電流駆動回路１５１には、電流Ｉｌｅｄを供給する定電流源として動作する駆動トランジスタの閾値電圧や移動度の補正を行うものと、行わないものがある。
初期化回路１５２は、Ａ点の電位、すなわち、スイッチングトランジスタＳＷ１のゲート電圧をリセット電圧Ｖｒｅｓｅｔに初期化するための回路である。
信号入力回路１５３は、映像信号供給部１１２から供給される映像信号ＳＩＧ、および、走査制御部１１３から供給されるランプ信号Ｒａｍｐを切り換え回路１５４に入力するための回路である。
切り換え回路１５４は、スイッチングトランジスタＳＷ１のゲート電圧を制御し、スイッチングトランジスタＳＷ１のオン／オフを切り替えるための回路である。
なお、後述するように、切り換え回路１５４は、スイッチングトランジスタＳＷ１のオン／オフを切り換えるためのスイッチングトランジスタの閾値電圧の補正を行うものと、行わないものがある。
スイッチングトランジスタＳＷ１は、Ｎチャネル型のトランジスタにより構成される。スイッチングトランジスタＳＷ１は、切り換え回路１５４の制御の下に、オンまたはオフし、定電流駆動回路１５１に設けられている駆動トランジスタと発光素子１５５との間の電気的な接続を開閉し、発光素子１５５への電流Ｉｌｅｄの供給を制御する。
発光素子１５５は、例えば、有機EL素子、発光ダイオード、無機EL素子等の自発光型の発光素子により構成される。
＜４．画素回路の第１の実施の形態＞
［回路構成］
図５は、画素回路１３１の第１の実施の形態である画素回路１３１Ａの構成例を示している。
画素回路１３１Ａは、定電流駆動回路１５１Ａ、初期化回路１５２Ａ、信号入力回路１５３Ａ、切り換え回路１５４Ａ、スイッチングトランジスタＳＷ１、および、発光素子１５５を含むように構成される。
定電流駆動回路１５１Ａは、Ｐチャネル型の駆動トランジスタＤｒｖにより構成される。
駆動トランジスタＤｒｖのドレインは、電源制御部１１５に含まれる電源ＶＤＤに接続され、固定の電圧ＶＤＤが印加される。駆動トランジスタＤｒｖのゲートは、電源制御部１１５に含まれるバイアス電源に接続され、バイアス電圧Ｖｂ（Ｈｉｇｈ）またはＶｂ（Ｌｏｗ）が印加される。駆動トランジスタＤｒｖのソースは、スイッチングトランジスタＳＷ１のドレインに接続されている。
初期化回路１５２Ａは、Ｎチャネル型の初期化トランジスタＴａｚにより構成される。
初期化トランジスタＴａｚのドレインは、電源制御部１１５に含まれるリセット電源に接続され、リセット電圧Ｖｒｅｓｅｔが印加される。初期化トランジスタＴａｚのゲートには、トランジスタ制御部１１４からゲート信号ＡＺが印加される。初期化トランジスタＴａｚのソースは、Ａ点に接続されている。
信号入力回路１５３Ａは、Ｎチャネル型の書込みトランジスタＴｗｓおよび容量部Ｃｓにより構成される。
書込みトランジスタＴｗｓのドレインには、映像信号供給部１１２から映像信号ＳＩＧが印加される。書込みトランジスタＴｗｓのゲートには、トランジスタ制御部１１４からゲート信号ＷＳが印加される。書込みトランジスタＴｗｓのソースは、Ｂ点に接続されている。
容量部Ｃｓの一端はＢ点に接続され、他の一端には、走査制御部１１３からランプ信号Ｒａｍｐが印加される。
切り換え回路１５４Ａは、Ｎチャネル型のスイッチングトランジスタＳＷ２により構成される。
スイッチングトランジスタＳＷ２のドレインはＡ点（スイッチングトランジスタＳＷ１のゲート）に接続され、ゲートはＢ点に接続されている。また、スイッチングトランジスタＳＷ２のソースは発光素子１５５のカソードに接続されるとともに、電源制御部１１５から固定の電圧Ｖｃａｔｈが印加される。
そして、スイッチングトランジスタＳＷ２は、信号入力回路１５３から入力される映像信号ＳＩＧおよびランプ信号Ｒａｍｐにより、スイッチングトランジスタＳＷ１のゲートと、スイッチングトランジスタＳＷ１をオフする所定の電位（電圧Ｖｃａｔｈ）との間の電気的な接続を開閉する。
スイッチングトランジスタＳＷ１のゲートはＡ点に接続され、ソースは発光素子１５５のアノードに接続されている。
以上により、画素回路１３１Ａは、５つのトランジスタと１つの容量部を含むように構成される。
なお、以下、駆動トランジスタＤｒｖのゲート−ソース間のゲート電圧をＶｇｓ（Ｄｒｖ）とし、閾値電圧をＶｔｈ（Ｄｒｖ）とする。また、以下、スイッチングトランジスタＳＷ１のゲート−ソース間のゲート電圧をＶｇｓ（ＳＷ１）とし、閾値電圧をＶｔｈ（ＳＷ１）とする。さらに、以下、スイッチングトランジスタＳＷ２のゲートソース間のゲート電圧をＶｇｓ（ＳＷ２）とし、閾値電圧をＶｔｈ（ＳＷ２）とする。また、以下、発光素子の閾値電圧をＶｔｈ（ｌｅｄ）とする。
［駆動方法］
次に、図６のタイミングチャートを参照して、画素回路１３１Ａの駆動方法について説明する。
なお、時刻ｔａ１の直前の画素回路１３１Ａの状態は、以下のとおりである。
バイアス電圧がＶｂ（Ｈｉｇｈ）に設定されており、駆動トランジスタＤｒｖはオフされている。従って、発光素子１５５に電流Ｉｌｅｄが流れないため、発光素子１５５は非発光状態となる。
初期化トランジスタＴａｚ、書込みトランジスタＴｗｓ、および、スイッチングトランジスタＳＷ２はオフされている。
スイッチングトランジスタＳＷ１は、駆動トランジスタＤｒｖがオフされているため、オフされていてもよいし、オンされていてもよい。
時刻ｔａ１において、ゲート信号ＡＺがＨｉｇｈレベルに設定され、初期化トランジスタＴａｚがオンする。これにより、Ａ点の電位が、リセット電圧Ｖｒｅｓｅｔに設定される。
なお、Ａ点の電位がリセット電圧Ｖｒｅｓｅｔに設定されたときに、スイッチングトランジスタＳＷ１がオンするようにしてもよいし、オンしないようにしてもよい。
時刻ｔａ２において、ゲート信号ＡＺがＬｏｗレベルに設定され、初期化トランジスタＴａｚがオフする。
時刻ｔａ３において、ゲート信号ＷＳがＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓがオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｂ点の電位が信号電圧Ｖｓｉｇに設定される。
時刻ｔａ４において、ゲート信号ＷＳがＬｏｗレベルに設定され、書込みトランジスタＴｗｓがオフする。
時刻ｔａ５において、バイアス電圧がＶｂ（Ｌｏｗ）に設定され、駆動トランジスタＤｒｖがオンする。これにより、駆動トランジスタＤｒｖのソース（スイッチングトランジスタＳＷ１のドレイン）の電位が、ほぼ電圧ＶＤＤまで上昇する。また、スイッチングトランジスタＳＷ１のドレイン−ゲート間の容量を介して、Ａ点の電位が上昇する。これにより、スイッチングトランジスタＳＷ１のゲート電圧Ｖｇｓ（ＳＷ１）が閾値電圧Ｖｔｈ（ＳＷ１）を超え、スイッチングトランジスタＳＷ１が少なくともこの時点でオンする。
そして、駆動トランジスタＤｒｖを定電流源として、バイアス電圧Ｖｂ（Ｌｏｗ）により規定される一定の電流Ｉｌｅｄが発光素子１５５に流れ始め、発光素子１５５が発光を開始する。
また、容量部Ｃｓへのランプ信号Ｒａｍｐの入力が開始される。ランプ信号Ｒａｍｐは、所定の傾きで電圧が傾斜状に増加する信号であり、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓを介して、Ｂ点の電位が初期電圧（信号電圧Ｖｓｉｇ）から傾斜状に上昇する。
そして、時刻ｔａ６において、Ｂ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈを超え、スイッチングトランジスタのゲート電圧Ｖｇｓ（ＳＷ２）が閾値電圧Ｖｔｈ（ＳＷ２）を超えたとき、スイッチングトランジスタＳＷ２がオンする。
そして、スイッチングトランジスタＳＷ２がオンすると、Ａ点と電圧Ｖｃａｔｈの電位線とが電気的に接続され、Ａ点の電位が電圧Ｖｃａｔｈに設定され、スイッチングトランジスタＳＷ１のゲート電圧Ｖｇｓ（ＳＷ１）がほぼ０になる。従って、スイッチングトランジスタＳＷ１は、飽和領域でほとんど動作することなく、瞬時にカットオフする。
これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。従って、発光素子１５５が発光する時刻ｔａ５から時刻ｔａ６の間において、電流Ｉｌｅｄがほぼ一定に保たれ、理想的な定電流PWM駆動を行うことができる。その結果、表示装置１０１の画質が向上する。
なお、ランプ信号Ｒａｍｐの傾きが一定であるため、ランプ信号Ｒａｍｐの入力が開始されてから、Ｂ点の電位がＶｔｈ（ＳＷ）＋Ｖｃａｔｈに達するまでの期間は、ランプ信号Ｒａｍｐの入力開始時のＢ点の電位（初期電圧）により決定される。初期電圧は、信号電圧Ｖｓｉｇにより決まるため、発光素子１５５の発光期間は、信号電圧Ｖｓｉｇにより決定される。
その後、時刻ｔａ７において、ランプ信号Ｒａｍｐの入力が停止され、Ｂ点の電位が、ランプ信号入力前の時刻ｔａ５とほぼ同じ電位に変化する。これにより、スイッチングトランジスタＳＷ２がオフする。
＜５．画素回路１３１の第２の実施の形態＞
［回路構成］
図７は、画素回路１３１の第２の実施の形態である画素回路１３１Ｂの構成例を示している。
スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）は、素子ごとにバラツキが生じる。この閾値電圧Ｖｔｈ（ＳＷ２）のバラツキにより、同じ信号電圧Ｖｓｉｇに対して、スイッチングトランジスタＳＷ２がオンするタイミングがばらつき、画素間で発光素子１５５の発光期間にバラツキが生じる。その結果、画素間で輝度特性がばらつき、画質の劣化の要因となる。
これに対して、画素回路１３１Ｂは、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）のバラツキを補正し、同じ信号電圧Ｖｓｉｇに対する画素間の発光期間のバラツキを解消するようにしたものである。
画素回路１３１Ｂは、図５の画素回路１３１Ａと比較して、定電流駆動回路１５１Ａ、初期化回路１５２Ａ、信号入力回路１５３Ａ、および、切り換え回路１５４Ａの代わりに、定電流駆動回路１５１Ｂ、初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂが設けられている点が異なる。
そのうち、定電流駆動回路１５１Ｂおよび初期化回路１５２Ｂは、画素回路１３１Ａの定電流駆動回路１５１Ａおよび初期化回路１５２Ａと同様の構成を有している。
ただし、初期化回路１５２Ｂの各部の符号は、初期化回路１５２Ａから変更されている。具体的には、初期化トランジスタＴａｚが初期化トランジスタＴａｚ１に変更され、ゲート信号ＡＺがゲート信号ＡＺ１に変更されている。
信号入力回路１５３Ｂは、Ｎチャネル型の書込みトランジスタＴｗｓ、Ｎチャネル型の初期化トランジスタＴａｚ２、および、容量部Ｃｓ１，Ｃｓ２により構成される。
書込みトランジスタＴｗｓのドレインには、映像信号供給部１１２から映像信号ＳＩＧが印加される。書込みトランジスタＴｗｓのゲートには、トランジスタ制御部１１４からゲート信号ＷＳが印加される。書込みトランジスタＴｗｓのソースは、Ｘ点に接続されている。
初期化トランジスタＴａｚ２のドレインは、電源制御部１１５に含まれるオフセット電源に接続され、オフセット電圧Ｖｏｆｓが印加される。初期化トランジスタＴａｚ２のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ２が印加される。初期化トランジスタＴａｚ２のソースは、Ｘ点に接続されている。
容量部Ｃｓ１は、Ｘ点とＢ点の間に接続されている。
容量部Ｃｓ２の一端はＢ点に接続され、他の一端には、走査制御部１１３からランプ信号Ｒａｍｐが印加される。
切り換え回路１５４Ｂは、Ｎチャネル型のスイッチングトランジスタＳＷ２、および、Ｎチャネル型の初期化トランジスタＴａｚ３により構成される。
スイッチングトランジスタＳＷ２のドレインはＡ点に接続され、ゲートはＢ点に接続され、ソースは発光素子１５５のカソードに接続されるとともに、電源制御部１１５から電圧Ｖｃａｔｈが印加される。
初期化トランジスタＴａｚ３のドレインはＡ点に接続され、ソースはＢ点に接続されている。初期化トランジスタＴａｚ３のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ２が印加される。
以上により、画素回路１３１Ｂは、７つのトランジスタと２つの容量部を含むように構成される。
［駆動方法］
次に、図８のタイミングチャートを参照して、画素回路１３１Ｂの駆動方法について説明する。
なお、時刻ｔｂ１の直前の画素回路１３１Ｂの状態は、以下のとおりである。
バイアス電圧がＶｂ（Ｈｉｇｈ）に設定されており、駆動トランジスタＤｒｖはオフされている。従って、発光素子１５５に電流Ｉｌｅｄが流れないため、発光素子１５５は非発光状態となる。
初期化トランジスタＴａｚ１乃至Ｔａｚ３、および、書込みトランジスタＴｗｓはオフされている。
スイッチングトランジスタＳＷ１は、駆動トランジスタＤｒｖがオフされているため、オフされていてもよいし、オンされていてもよい。また、スイッチングトランジスタＳＷ２もオンされていてもよいし、オフされていてもよい。
時刻ｔｂ１において、ゲート信号ＡＺ１がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ１がオンする。これにより、Ａ点の電位が、リセット電圧Ｖｒｅｓｅｔに設定される。
なお、Ａ点の電位がリセット電圧Ｖｒｅｓｅｔに設定されたときに、スイッチングトランジスタＳＷ１がオンするようにしてもよいし、オンしないようにしてもよい。
また、ゲート信号ＡＺ２がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ２，Ｔａｚ３がオンする。初期化トランジスタＴａｚ２がオンすることにより、Ｘ点の電位がオフセット電圧Ｖｏｆｓに設定され、容量部Ｃｓ２を介して、Ｂ点の電位が上昇する。そして、この時点で少なくともスイッチングトランジスタＳＷ２がオンする。また、初期化トランジスタＴａｚ３がオンすることにより、Ａ点とＢ点の間が低インピーダンスとなる。
なお、Ｂ点の電位がＡ点の電位より高くなるように、リセット電圧Ｖｒｅｓｅｔおよびオフセット電圧Ｖｏｆｓが設定される。
時刻ｔｂ２において、ゲート信号ＡＺ１がＬｏｗレベルに設定され、初期化トランジスタＴａｚ１がオフする。これにより、Ａ点が浮遊状態となる。また、初期化トランジスタＴａｚ３を介して、Ｂ点からスイッチングトランジスタＳＷ２のドレイン（Ａ点）に電流が流れ始める。また、スイッチングトランジスタＳＷ２がオンしていて、ドレイン電流が流れるため、Ａ点とＢ点の電位が下がり始める。
そして、Ａ点とＢ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈに達し、スイッチングトランジスタＳＷ２のゲート電圧Ｖｇｓ（ＳＷ２）が閾値電圧Ｖｔｈ（ＳＷ２）になった時点で、スイッチングトランジスタＳＷ２がオフする。
時刻ｔｂ３において、ゲート信号ＡＺ２がＬｏｗレベルに設定され、初期化トランジスタＴａｚ２，Ｔａｚ３がオフする。
なお、時刻ｔｂ２と時刻ｔｂ３の間の期間は、Ａ点とＢ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈに達するのに十分な時間が確保される。
時刻ｔｂ４において、ゲート信号ＷＳがＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓがオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｘ点の電位がオフセット電圧Ｖｏｆｓから信号電圧Ｖｓｉｇに低下する。
そして、スイッチングトランジスタＳＷ２のゲート電圧Ｖｇｓ（ＳＷ２）が閾値電圧Ｖｔｈ（ＳＷ２）に設定された状態で、信号電圧Ｖｓｉｇが容量部Ｃｓ１を介してスイッチングトランジスタＳＷ２のゲート（Ｂ点）に印加される。従って、発光素子１５５の発光期間の開始時のＢ点の電位（初期電圧）は、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）を基準にして、信号電圧Ｖｓｉｇに基づく電位に設定される。より正確には、初期電圧は、Ｖｔｈ（ＳＷ２）＋Ｖｃａｔｈから、信号電圧Ｖｓｉｇに対応した電圧を引いた値に設定される。
その後、時刻ｔｂ５以降において、図６の時刻ｔａ４以降と同様の動作が行われる。そして、図６の時刻ｔａ５に対応する時刻ｔｂ６において、発光素子１５５の発光が開始され、図６の時刻ｔａ６に対応する時刻ｔｂ７において、Ｂ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈに達した時点で、発光素子１５５の発光が終了する。
従って、発光素子１５５の発光期間は、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）に依存せずに、信号電圧Ｖｓｉｇのみにより決定される。これにより、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）のバラツキにより、同じ信号電圧Ｖｓｉｇに対して画素間で発光素子１５５の発光期間にバラツキが生じるのが防止される。その結果、画素間の輝度特性のバラツキが抑制され、表示装置１０１の画質が向上する。
＜６．画素回路１３１の第３の実施の形態＞
［回路構成］
図９は、画素回路１３１の第３の実施の形態である画素回路１３１Ｃの構成例を示している。
発光素子１５５を流れる電流Ｉｌｅｄは、駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（ｄｒｖ）とほぼ等しくなるが、ドレイン電流Ｉｄｓ（ｄｒｖ）は、次式（１）乃至（３）により求められる。
Ｉｄｓ（Ｄｒｖ）＝ｋ・μ（Ｄｒｖ）・（Ｖｇｓ（Ｄｒｖ）−Ｖｔｈ（Ｄｒｖ））２
・・・（１）
ｋ＝（１／２）・（Ｗ／Ｌ）・Ｃｏｘ ・・・（２）
Ｃｏｘ＝ゲート絶縁層の比誘電率×真空の誘電率／ゲート絶縁層の厚さ ・・・（３）
なお、式（１）のμ（Ｄｒｖ）は駆動トランジスタＤｒｖの移動度を示している。また、式（２）のＷは駆動トランジスタＤｒｖのチャネル幅、Ｌは駆動トランジスタＤｒｖのチャネル長を示している。
一方、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）は、素子ごとにバラツキが生じる。そして、式（１）に示されるように、駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（ｄｒｖ）は閾値電圧Ｖｔｈ（Ｄｒｖ）に依存するため、閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキにより、発光素子１５５を流れる電流Ｉｌｅｄにバラツキが生じる。その結果、画素間の輝度特性がばらつき、画質の劣化の要因となる。
これに対して、画素回路１３１Ｃは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキを補正し、発光素子１５５を流れる電流Ｉｌｅｄの画素間のバラツキを解消するようにしたものである。
画素回路１３１Ｃは、図５の画素回路１３１Ａと比較して、定電流駆動回路１５１Ａ、初期化回路１５２Ａ、信号入力回路１５３Ａ、および、切り換え回路１５４Ａの代わりに、定電流駆動回路１５１Ｃ、初期化回路１５２Ｃ、信号入力回路１５３Ｃ、および、切り換え回路１５４Ｃが設けられている点が異なる。また、容量部Ｃｓｕｂが追加されている点が異なる。
そのうち、初期化回路１５２Ｃ、信号入力回路１５３Ｃ、および、切り換え回路１５４Ｃは、画素回路１３１Ａの初期化回路１５２Ａ、信号入力回路１５３Ａ、および、切り換え回路１５４Ａと同様の構成を有している。
ただし、初期化回路１５２Ｃの各部の符号は、初期化回路１５２Ａから変更されている。具体的には、初期化トランジスタＴａｚが初期化トランジスタＴａｚ１に変更され、ゲート信号ＡＺがゲート信号ＡＺ１に変更されている。
また、信号入力回路１５３Ｃの各部の符号は、信号入力回路１５３Ａから変更されている。具体的には、書込みトランジスタＴｗｓが書込みトランジスタＴｗｓ２に変更され、ゲート信号ＷＳがゲート信号ＷＳ２に変更され、容量部Ｃｓが容量部Ｃｓ２に変更されている。
定電流駆動回路１５１Ｃは、Ｎチャネル型の電源制御トランジスタＴｄｓ、Ｎチャネル型の駆動トランジスタＤｒｖ、Ｎチャネル型の書込みトランジスタＴｗｓ１、および、容量部Ｃｓ１を含むように構成される。
電源制御トランジスタＴｄｓのドレインは、電源制御部１１５に含まれる電源ＶＤＳに接続され、電圧ＶＤＤまたは電圧ＶＳＳが印加される。電源制御トランジスタＴｄｓのゲートには、トランジスタ制御部１１４からゲート信号ＤＳが印加される。電源制御トランジスタＴｄｓのソースは、駆動トランジスタＤｒｖのドレインに接続されている。
駆動トランジスタＤｒｖのゲートはＣ点に接続され、ソースはＤ点に接続されている。
書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、バイアス電圧Ｖｂ（Ｈｉｇｈ）またはＶｂ（Ｌｏｗ）が印加される。書込みトランジスタＴｗｓ１のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ１が印加される。書込みトランジスタＴｗｓ１のソースは、Ｃ点に接続されている。
容量部Ｃｓ１は、Ｃ点とＤ点の間に接続されている。
容量部Ｃｓｕｂは、Ｄ点と発光素子１５５のカソードの間に接続されている。
以上により、画素回路１３１Ｃは、７つのトランジスタと３つの容量部を含むように構成される。
［駆動方法］
次に、図１０のタイミングチャートを参照して、画素回路１３１Ｃの駆動方法について説明する。
なお、時刻ｔｃ１の直前の画素回路１３１Ｃの状態は、以下のとおりである。
駆動トランジスタＤｒｖ、電源制御トランジスタＴｄｓはオンされており、電源ＶＤＳの電圧は電圧ＶＳＳに設定されている。従って、Ｄ点の電位は電圧ＶＳＳに設定されている。
書込みトランジスタＴｗｓ１,Ｔｗｓ２、初期化トランジスタＴａｚ１、および、スイッチングトランジスタＳＷ２はオフされている。
スイッチングトランジスタＳＷ１は、オフされていてもよいし、オンされていてもよい。スイッチングトランジスタＳＷ１がオフされている場合、発光素子１５５に電流Ｉｌｅｄが流れないため、発光素子１５５は非発光状態となる。
一方、スイッチングトランジスタＳＷ１がオンされている場合、発光素子１５５が発光しないように、電圧ＶＳＳは、次式（４）を満たすように設定される。
ＶＳＳ＜Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈ ・・・（４）
時刻ｔｃ１において、ゲート信号ＡＺ１がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ１がオンする。これにより、Ａ点の電位が、リセット電圧Ｖｒｅｓｅｔに設定される。
なお、Ａ点の電位がリセット電圧Ｖｒｅｓｅｔに設定されたときに、スイッチングトランジスタＳＷ１がオンするようにしてもよいし、オンしないようにしてもよい。ただし、スイッチングトランジスタＳＷ１がオンする場合には、電圧ＶＳＳは、上述した式（４）を満たすように設定される。
時刻ｔｃ２において、ゲート信号ＡＺ１がＬｏｗレベルに設定され、初期化トランジスタＴａｚ１がオフする。
時刻ｔｃ３において、バイアス電圧がＶｂ（Ｌｏｗ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ｃ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
なお、バイアス電圧Ｖｂ（Ｌｏｗ）は、駆動トランジスタＤｒｖがオフしない値に設定される。
また、電源ＶＤＳの電圧が電圧ＶＳＳから電圧ＶＤＤに切り換わる。これにより、Ｃ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｄ点の電位が上昇する。そして、Ｄ点の電位が、Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
なお、この時点でスイッチングトランジスタＳＷ１がオンしている場合には、発光素子１５５が発光しないように、バイアス電圧Ｖｂ（Ｌｏｗ）は、次式（５）を満たすように設定される。
Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＜Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈ ・・・（５）
さらに、ゲート信号ＷＳ２がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ２がオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｂ点の電位が信号電圧Ｖｓｉｇに設定される。
時刻ｔｃ４において、ゲート信号ＷＳ１,ＷＳ２，ＤＳがＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１,Ｔｗｓ２、電源制御トランジスタＴｄｓがオフする。
なお、時刻ｔｃ３と時刻ｔｃ４の間の期間は、Ｄ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達するのに十分な時間が確保される。
時刻ｔｃ５において、バイアス電圧がＶｂ（Ｈｉｇｈ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ｃ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が、次式（６）に示される値となる。
Ｖｇｓ（Ｄｒｖ）＝Ｖｂ（Ｈｉｇｈ）−（Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ））
＝Ｖｔｈ（Ｄｒｖ）＋（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））
・・・（６）
すなわち、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が、閾値電圧Ｖｔｈ（Ｄｒｖ）に所定のバイアス電圧（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））を加算した値に設定される。そして、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）を超え、駆動トランジスタＤｒｖがオンする。
時刻ｔｃ６において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。これにより、駆動トランジスタＤｒｖのゲート（Ｃ点）が浮遊状態となる。
また、ゲート信号ＤＳがＨｉｇｈレベルに設定され、電源制御トランジスタＴｄｓがオンする。これにより、駆動トランジスタＤｒｖがオン状態を維持したまま、駆動トランジスタＤｒｖのドレインに電圧ＶＤＤが印加されるため、Ｄ点の電位が上昇し、Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈを超える。
また、駆動トランジスタＤｒｖのゲート（Ｃ点）が浮遊状態なので、容量部Ｃｓ１を介して、所謂ブートストラップ回路と同様の現象によりＣ点の電位が上昇する。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）は、式（６）の値を保持する。
さらに、Ｄ点の電位が上昇することにより、スイッチングトランジスタＳＷ１のドレイン−ゲート間の容量を介して、Ａ点の電位が上昇する。これにより、スイッチングトランジスタＳＷ１のゲート電圧Ｖｇｓ（ＳＷ１）が閾値電圧Ｖｔｈ（ＳＷ１）を超え、スイッチングトランジスタＳＷ１が少なくともこの時点でオンする。
そして、駆動トランジスタＤｒｖを定電流源として、発光素子１５５に電流Ｉｌｅｄが流れ始め、発光素子１５５が発光を開始する。
なお、このときの駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（Ｄｒｖ）の値は、上述した式（１）に式（６）のゲート電圧Ｖｇｓ（Ｄｒｖ）を代入することにより、次式（７）で表される。
Ｉｄｓ（Ｄｒｖ）＝ｋ・μ（Ｄｒｖ）・（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））２
・・・（７）
このように、ゲート電圧Ｖｇｓ（Ｄｒｖ）を式（６）に示される値に設定することにより、式（７）に示されるように、ドレイン電流Ｉｄｓ（Ｄｒｖ）は、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）に依存しなくなる。
その結果、発光素子１５５を流れる電流Ｉｌｅｄが、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）によりばらつかなくなり、画素間の輝度特性のバラツキが抑制され、表示装置１０１の画質が向上する。
また、このとき、容量部Ｃｓ２へのランプ信号Ｒａｍｐの入力が開始され、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓ２を介して、Ｂ点の電位が傾斜状に上昇する。
そして、時刻ｔｃ７において、図６の時刻ｔａ６の場合と同様に、Ｂ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈを超えたとき、スイッチングトランジスタＳＷ２がオンし、スイッチングトランジスタＳＷ１が瞬時にオフする。これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。
＜７．画素回路１３１の第３の実施の形態の第１の変形例＞
［回路構成］
図１１は、図９の画素回路１３１Ｃの第１の変形例である画素回路１３１Ｄの構成例を示している。
画素回路１３１Ｄは、図９の画素回路１３１Ｃと比較して、定電流駆動回路１５１Ｃの代わりに、定電流駆動回路１５１Ｄが設けられている点が異なる。
定電流駆動回路１５１Ｄは、図９の定電流駆動回路１５１Ｃに、Ｎチャネル型の初期化トランジスタＴａｚ２を追加した構成を有している。
初期化トランジスタＴａｚ２のドレインは、電源制御部１１５に含まれる電源ＶＳＳに接続され、固定の電圧ＶＳＳが印加される。初期化トランジスタＴａｚ２のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ２が印加される。初期化トランジスタＴａｚ２のソースはＤ点に接続されている。
また、電源制御トランジスタＴｄｓのドレインは、電源ＶＤＳの代わりに、電源制御部１１５に含まれる電源ＶＤＤに接続され、固定の電圧ＶＤＤが印加される。
以上により、画素回路１３１Ｄは、８つのトランジスタと３つの容量部を含むように構成される。
［駆動方法］
次に、図１２のタイミングチャートを参照して、画素回路１３１Ｄの駆動方法について説明する。
図１２のタイミングチャートを図１０のタイミングチャートと比較して異なっている点は、時刻ｔｄ１乃至ｔｄ３におけるＤ点の電位の設定動作のみである。
すなわち、画素回路１３１Ｃでは、電源ＶＤＳの電圧およびゲート信号ＤＳを制御することにより、Ｄ点の電位が設定されるのに対して、画素回路１３１Ｄでは、ゲート信号ＤＳおよびゲート信号ＡＺ２を制御することにより、Ｄ点の電位が設定される。
具体的には、時刻ｔｄ１において、ゲート信号ＡＺ２がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ２がオンする。これにより、Ｄ点の電位が電圧ＶＳＳに設定される。また、Ｃ点が浮遊状態なので、Ｄ点の電位が電圧ＶＳＳに設定されることにより、容量部Ｃｓ１を介して、Ｃ点の電位も変動する。
その後、時刻ｔｄ２において、ゲート信号ＡＺ２がＬｏｗレベルに設定され、初期化トランジスタＴａｚ２がオフする。
また、時刻ｔｄ３において、ゲート信号ＤＳがＨｉｇｈレベルに設定され、電源制御トランジスタＴｄｓがオンする。これにより、図１０の時刻ｔｃ３の場合と同様に、Ｃ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｄ点の電位が上昇する。そして、Ｄ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
それ以外の動作は、画素回路１３１Ｃの動作と同様である。
＜８．画素回路１３１の第３の実施の形態の第２の変形例＞
［回路構成］
図１３は、画素回路１３１Ｃの第２の変形例である画素回路１３１Ｅの構成例を示している。
画素回路１３１Ｅは、図１１の画素回路１３１Ｄと比較して、定電流駆動回路１５１Ｄの代わりに、定電流駆動回路１５１Ｅが設けられている点が異なる。
定電流駆動回路１５１Ｅは、図１１の定電流駆動回路１５１Ｄに、Ｎチャネル型の初期化トランジスタＴａｚ３を追加した構成を有している。
初期化トランジスタＴａｚ３のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、固定のバイアス電圧Ｖｂ（Ｌｏｗ）が印加される。初期化トランジスタＴａｚ３のゲートには、トランジスタ制御部１１４からゲート信号ＡＺ３が印加される。初期化トランジスタＴａｚ２のソースはＣ点に接続されている。
また、書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、固定のバイス電圧Ｖｂ（Ｈｉｇｈ）が印加される。
以上により、画素回路１３１Ｅは、９つのトランジスタと３つの容量部を含むように構成される。
［駆動方法］
次に、図１４のタイミングチャートを参照して、画素回路１３１Ｅの駆動方法について説明する。
図１４のタイミングチャートを図１２のタイミングチャートと比較して異なっている点は、時刻ｔｅ１乃至時刻ｔｅ６におけるＣ点の電位の設定動作のみである。
すなわち、画素回路１３１Ｄでは、バイアス電源の電圧およびゲート信号ＷＳ１を制御することにより、Ｃ点の電位が設定されるのに対して、画素回路１３１Ｅでは、ゲート信号ＷＳ１およびゲート信号ＡＺ３を制御することにより、Ｃ点の電位が設定される。
具体的には、時刻ｔｅ１において、ゲート信号ＡＺ３がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ３がオンする。これにより、Ｃ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
その後、時刻ｔｅ４において、ゲート信号ＡＺ３がＬｏｗレベルに設定され、初期化トランジスタＴａｚ３がオフする。
また、時刻ｔｅ５において、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ｃ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。
その後、時刻ｔｅ６において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。これにより、駆動トランジスタＤｒｖのゲート（Ｃ点）が浮遊状態となる。
それ以外の動作は、画素回路１３１Ｄの動作と同様である。
＜９．画素回路１３１の第４の実施の形態＞
［回路構成］
図１５は、画像回路１３１の第４の実施の形態である画素回路１３１Ｆの構成例を示している。
画素回路１３１Ｆは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキとスイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）のバラツキの両方を補正できるようにしたものである。
画素回路１３１Ｆは、図７の画素回路１３１Ｂと図９の画素回路１３１Ｃを組み合わせた構成を有している。
具体的には、画素回路１３１Ｆは、定電流駆動回路１５１Ｆ、初期化回路１５２Ｆ、信号入力回路１５３Ｆ、切り換え回路１５４Ｆ、発光素子１５５、スイッチングトランジスタＳＷ１、および、容量部Ｃｓｕｂを含むように構成される。
そのうち、定電流駆動回路１５１Ｆは、図９の画素回路１３１Ｃの定電流駆動回路１５１Ｃと同様の構成を有している。初期化回路１５２Ｆ、信号入力回路１５３Ｆ、および、切り換え回路１５４Ｆは、図７の画素回路１３１Ｂの初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の構成を有している。
ただし、信号入力回路１５３Ｆの各部の符号は、信号入力回路１５３Ｂから一部変更されている。具体的には、書込みトランジスタＴｗｓが書込みトランジスタＴｗｓ２に変更され、ゲート信号ＷＳがゲート信号ＷＳ２に変更され、容量部Ｃｓ１，Ｃｓ２が、それぞれ容量部Ｃｓ２，Ｃｓ３に変更されている。
以上により、画素回路１３１Ｆは、９つのトランジスタと４つの容量部を含むように構成される。
［駆動方法］
次に、図１６のタイミングチャートを参照して、画素回路１３１Ｆの駆動方法について説明する。
なお、図１６のタイミングチャートは、基本的に図８のタイミングチャートと図１０のタイミングチャートを組み合わせたものである。
すなわち、時刻ｔｆ１からｔｆ３までの期間において、初期化回路１５２Ｆ、信号入力回路１５３Ｆ、および、切り換え回路１５４Ｆにより、図８の時刻ｔｂ1からｔｂ３までの期間における、図７の初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の動作が行われる。すなわち、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）のバラツキの補正が行われる。
また、時刻ｔｆ４からｔｆ５までの期間において、定電流駆動回路１５１Ｆにより、図１０の時刻ｔｃ３からｔｃ４までの期間における、図９の定電流駆動回路１５１Ｃと同様の動作が行われる。すなわち、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキの補正が行われる。
そして、時刻ｔｆ６以降において、図１０の時刻ｔｃ５以降と同様の動作が行われる。
＜１０．画素回路１３１の第４の実施の形態の第１の変形例＞
［回路構成］
図１７は、画素回路１３１Ｆの第１の変形例である画素回路１３１Ｇの構成例を示している。
画素回路１３１Ｇは、図１５の画素回路１３１Ｆと比較して、定電流駆動回路１５１Ｆの代わりに、定電流駆動回路１５１Ｇが設けられている点が異なる。
定電流駆動回路１５１Ｇは、図１１の画素回路１３１Ｄの定電流駆動回路１５１Ｄと同様の構成を有している。
ただし、定電流駆動回路１５１Ｇの各部の符号は、定電流駆動回路１５１Ｄから一部変更されている。具体的には、初期化トランジスタＴａｚ２が初期化トランジスタＴａｚ４に変更され、ゲート信号ＡＺ２がゲート信号ＡＺ３に変更されている。
以上により、画素回路１３１Ｇは、１０のトランジスタと４つの容量部を含むように構成される。
［駆動方法］
次に、図１８のタイミングチャートを参照して、画素回路１３１Ｇの駆動方法について説明する。
図１８のタイミングチャートを図１６のタイミングチャートと比較して異なっている点は、時刻ｔｇ１乃至ｔｇ４におけるＤ点の電位の設定動作のみである。
すなわち、画素回路１３１Ｆでは、電源ＶＤＳの電圧およびゲート信号ＤＳを制御することにより、Ｄ点の電位が設定されるのに対して、画素回路１３１Ｇでは、ゲート信号ＤＳおよびゲート信号ＡＺ３を制御することにより、Ｄ点の電位が設定される。
具体的には、時刻ｔｇ１において、ゲート信号ＡＺ３がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ４がオンする。これにより、Ｄ点の電位が電圧ＶＳＳに設定される。また、Ｃ点が浮遊状態なので、Ｄ点の電位が電圧ＶＳＳに設定されることにより、容量部Ｃｓ１を介して、Ｃ点の電位も変動する。
その後、時刻ｔｇ２において、ゲート信号ＡＺ３がＬｏｗレベルに設定され、初期化トランジスタＴａｚ４がオフする。
また、時刻ｔｇ４において、ゲート信号ＤＳがＨｉｇｈレベルに設定され、電源制御トランジスタＴｄｓがオンする。これにより、図１０の時刻ｔｃ３の場合と同様に、Ｃ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｄ点の電位が上昇する。そして、Ｄ点の電位が、Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
それ以外の動作は、画素回路１３１Ｆの動作と同様である。
＜１１．画素回路１３１の第４の実施の形態の第２の変形例＞
［回路構成］
図１９は、画素回路１３１Ｆの第２の変形例である画素回路１３１Ｈの構成例を示している。
画素回路１３１Ｈは、図１７の画素回路１３１Ｇと比較して、定電流駆動回路１５１Ｇの代わりに、定電流駆動回路１５１Ｈが設けられている点が異なる。
定電流駆動回路１５１Ｈは、図１３の画素回路１３１Ｅの定電流駆動回路１５１Ｅと同様の構成を有している。
ただし、定電流駆動回路１５１Ｈの各部の符号は、定電流駆動回路１５１Ｅから一部変更されている。具体的には、初期化トランジスタＴａｚ２,Ｔａｚ３が初期化トランジスタＴａｚ４,Ｔａｚ５に変更され、ゲート信号ＡＺ２，ＡＺ３がゲート信号ＡＺ３，ＡＺ４に変更されている。
以上により、画素回路１３１Ｈは、１０のトランジスタと４つの容量部を含むように構成される。
［駆動方法］
次に、図２０のタイミングチャートを参照して、画素回路１３１Ｈの駆動方法について説明する。
図２０のタイミングチャートを図１８のタイミングチャートと比較して異なっている点は、時刻ｔｈ１乃至時刻ｔｈ７におけるＣ点の電位の設定動作のみである。
すなわち、画素回路１３１Ｇでは、バイアス電源の電圧およびゲート信号ＷＳ１を制御することにより、Ｃ点の電位が設定されるのに対して、画素回路１３１Ｈでは、ゲート信号ＷＳ１およびゲート信号ＡＺ４を制御することにより、Ｃ点の電位が設定される。
具体的には、時刻ｔｈ１において、ゲート信号ＡＺ４がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ５がオンする。これにより、Ｃ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
その後、時刻ｔｈ５において、ゲート信号ＡＺ４がＬｏｗレベルに設定され、初期化トランジスタＴａｚ５がオフする。
また、時刻ｔｈ６において、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ｃ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。
その後、時刻ｔｈ７において、ゲート信号ＷＳ１がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１がオフする。これにより、駆動トランジスタＤｒｖのゲート（Ｃ点）が浮遊状態となる。
それ以外の動作は、画素回路１３１Ｇの動作と同様である。
＜１２．駆動回路の第５の実施の形態＞
［回路構成］
図２１は、画素回路１３１の第５の実施の形態である画素回路１３１Ｉの構成例を示している。
上述した式（１）によれば、駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（Ｄｒｖ）は、閾値電圧Ｖｔｈ（Ｄｒｖ）だけでなく、移動度μ（Ｄｒｖ）にも依存する。
一方、駆動トランジスタＤｒｖの移動度μ（Ｄｒｖ）は、素子ごとにバラツキが生じる。この移動度μ（Ｄｒｖ）のバラツキにより、発光素子１５５を流れる電流Ｉｌｅｄにバラツキが生じる。その結果、画素間の輝度特性がばらつき、画質の劣化の要因となる。
これに対して、画素回路１３１Ｉは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）のバラツキに加えて、移動度μ（Ｄｒｖ）のバラツキも補正できるようにしたものである。
画素回路１３１Ｉは、図９の画素回路１３１Ｃと比較して、定電流駆動回路１５１Ｃ、初期化回路１５２Ｃ、信号入力回路１５３Ｃ、および、切り換え回路１５４Ｃの代わりに、定電流駆動回路１５１Ｉ、初期化回路１５２Ｉ、信号入力回路１５３Ｉ、および、切り換え回路１５４Ｉが設けられている点が異なる。
そのうち、初期化回路１５２Ｉ、信号入力回路１５３Ｉ、および、切り換え回路１５４Ｉは、画素回路１３１Ｃの初期化回路１５２Ｃ、信号入力回路１５３Ｃおよび切り換え回路１５４Ｃと同様の構成を有している。
定電流駆動回路１５１Ｉは、Ｎチャネル型の駆動トランジスタＤｒｖ、Ｎチャネル型の書込みトランジスタＴｗｓ１、および、容量部Ｃｓ１を含むように構成される。
駆動トランジスタＤｒｖのドレインは、電源制御部１１５に含まれる電源ＶＤＳに接続され、電圧ＶＤＤまたは電圧ＶＳＳが印加される。駆動トランジスタＤｒｖのゲートはＣ点に接続され、ソースはＤ点に接続されている。
書込みトランジスタＴｗｓ１のドレインは、電源制御部１１５に含まれるバイアス電源に接続され、バイアス電圧Ｖｂ（Ｈｉｇｈ）またはＶｂ（Ｌｏｗ）が印加される。書込みトランジスタＴｗｓ１のゲートには、トランジスタ制御部１１４からゲート信号ＷＳ１が印加される。書込みトランジスタＴｗｓ１のソースは、Ｃ点に接続されている。
容量部Ｃｓ１は、Ｃ点とＤ点の間に接続されている。
以上により、画素回路１３１Ｉは、６つのトランジスタと３つの容量部を含むように構成される。
［駆動方法］
次に、図２２のタイミングチャートを参照して、画素回路１３１Ｉの駆動方法について説明する。
なお、時刻ｔｉ１の直前の画素回路１３１Ｉの状態は、以下のとおりである。
駆動トランジスタＤｒｖはオンされており、電源ＶＤＳの電圧は電圧ＶＳＳに設定されている。従って、Ｄ点の電位は電圧ＶＳＳに設定されている。
書込みトランジスタＴｗｓ１，Ｔｗｓ２、初期化トランジスタＴａｚ１、および、スイッチングトランジスタＳＷ２は、オフされている。
スイッチングトランジスタＳＷ１はオフされていてもよいし、オンされていてもよい。スイッチングトランジスタＳＷ１がオフされている場合、発光素子１５５に電流Ｉｌｅｄが流れないため、発光素子１５５は非発光状態となる。
一方、スイッチングトランジスタＳＷ１がオンされている場合、発光素子１５５が発光しないように、電圧ＶＳＳは、上述した式（４）を満たすように設定される。
時刻ｔｉ１において、ゲート信号ＡＺ１がＨｉｇｈレベルに設定され、初期化トランジスタＴａｚ１がオンする。これにより、Ａ点の電位が、リセット電圧Ｖｒｅｓｅｔに設定される。
なお、Ａ点の電位がリセット電圧Ｖｒｅｓｅｔに設定されたときに、スイッチングトランジスタＳＷ１がオンするようにしてもよいし、オンしないようにしてもよい。ただし、スイッチングトランジスタＳＷ１がオンする場合には、電圧ＶＳＳは、上述した式（４）を満たすように設定される。
時刻ｔｉ２において、ゲート信号ＡＺ１がＬｏｗレベルに設定され、初期化トランジスタＴａｚ１がオフする。
時刻ｔｉ３において、バイアス電圧がＶｂ（Ｌｏｗ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ｃ点の電位が、バイアス電圧Ｖｂ（Ｌｏｗ）に設定される。
なお、バイアス電圧Ｖｂ（Ｌｏｗ）は、駆動トランジスタＤｒｖがオフしない値に設定される。
また、電源ＶＤＳの電圧が電圧ＶＳＳから電圧ＶＤＤに切り換わる。これにより、Ｃ点の電位がバイアス電圧Ｖｂ（Ｌｏｗ）に維持されたまま、Ｄ点の電位が上昇する。そして、Ｄ点の電位が、Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達し、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が閾値電圧Ｖｔｈ（Ｄｒｖ）になった時点で、駆動トランジスタＤｒｖがオフする。
なお、この時点でスイッチングトランジスタＳＷ１がオンしている場合には、発光素子１５５が発光しないように、バイアス電圧Ｖｂ（Ｌｏｗ）は、上述した式（５）を満たすように設定される。
さらに、ゲート信号ＷＳ２がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ２がオンする。このとき、映像信号ＳＩＧは画素の輝度に応じた信号電圧Ｖｓｉｇに設定されており、Ｂ点の電位が信号電圧Ｖｓｉｇに設定される。
時刻ｔｉ４において、ゲート信号ＷＳ１,ＷＳ２がＬｏｗレベルに設定され、書込みトランジスタＴｗｓ１,Ｔｗｓ２がオフする。
なお、時刻ｔｉ３と時刻ｔｉ４の間の期間は、Ｄ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）に達するのに十分な時間が確保される。
時刻ｔｉ５において、バイアス電圧がＶｂ（Ｈｉｇｈ）に設定されているときに、ゲート信号ＷＳ１がＨｉｇｈレベルに設定され、書込みトランジスタＴｗｓ１がオンする。これにより、Ｃ点の電位がバイアス電圧Ｖｂ（Ｈｉｇｈ）に設定される。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）が、閾値電圧Ｖｔｈ（Ｄｒｖ）を超え、駆動トランジスタＤｒｖがオンする。
そして、時刻ｔｉ５から所定の時間Δｔが経過したときに、Ｄ点の電位がＶｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＋ΔＶまで上昇する。この電圧補正値ΔＶは、駆動トランジスタＤｒｖの移動度μ（Ｄｒｖ）に依存する。すなわち、移動度μ（Ｄｒｖ）が大きいほど、電圧補正値ΔＶは大きくなり、移動度μ（Ｄｒｖ）が小さいほど、電圧補正値ΔＶは小さくなる。
そして、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）は、次式（８）となる。
Ｖｇｓ（Ｄｒｖ）＝Ｖｂ（Ｈｉｇｈ）−（Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＋ΔＶ）
＝Ｖｔｈ（Ｄｒｖ）＋（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ）−ΔＶ）
・・・（８）
すなわち、ゲート電圧Ｖｇｓ（Ｄｒｖ）は、閾値電圧Ｖｔｈ（Ｄｒｖ）に所定のバイアス電圧（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ））を加算した値から、さらに電圧補正値ΔＶを引いた値に設定される。
なお、このとき、次式（９）を満たすように時間Δｔを設定することにより、発光素子１５５は、非発光状態を維持する。
Ｖｂ（Ｌｏｗ）−Ｖｔｈ（Ｄｒｖ）＋ΔＶ＜Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈ
・・・（９）
そして、時刻ｔｉ５から所定の時間Δｔが経過した時刻ｔｉ６において、ゲート信号ＷＳ１がＬｏｗレベルに設定される。これにより、書込みトランジスタＴｗｓ１がオフし、駆動トランジスタＤｒｖのゲート（Ｃ点）が浮遊状態となる。
一方、駆動トランジスタＤｒｖはオン状態を維持し、駆動トランジスタＤｒｖのドレインに電圧ＶＤＤが印加されているため、Ｄ点の電位が上昇し、Ｖｔｈ（ｌｅｄ）＋Ｖｃａｔｈを超える。
また、駆動トランジスタＤｒｖのゲート（Ｃ点）が浮遊状態なので、容量部Ｃｓ１を介して、所謂ブートストラップ回路と同様の現象によりＣ点の電位が上昇する。その結果、駆動トランジスタＤｒｖのゲート電圧Ｖｇｓ（Ｄｒｖ）は、式（８）の値を保持する。
さらに、Ｄ点の電位が上昇することにより、スイッチングトランジスタＳＷ１のドレイン−ゲート間の容量を介して、Ａ点の電位が上昇する。これにより、スイッチングトランジスタＳＷ１のゲート電圧Ｖｇｓ（ＳＷ１）が閾値電圧Ｖｔｈ（ＳＷ１）を超え、スイッチングトランジスタＳＷ１が少なくともこの時点でオンする。
そして、駆動トランジスタＤｒｖを定電流源として、発光素子１５５に電流Ｉｌｅｄが流れ始め、発光素子１５５が発光を開始する。
なお、このときの駆動トランジスタＤｒｖのドレイン電流Ｉｄｓ（Ｄｒｖ）の値は、上述した式（１）に式（８）のゲート電圧Ｖｇｓ（Ｄｒｖ）を代入することにより、次式（１０）で表される。
Ｉｄｓ（Ｄｒｖ）＝ｋ・μ（Ｄｒｖ）・（Ｖｂ（Ｈｉｇｈ）−Ｖｂ（Ｌｏｗ）−ΔＶ）２
・・・（１０）
このように、ゲート電圧Ｖｇｓ（Ｄｒｖ）を式（８）に示される値に設定することにより、式（１０）に示されるように、ドレイン電流Ｉｄｓ（Ｄｒｖ）は、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）に依存しなくなる。
また、上述したように、移動度μ（Ｄｒｖ）が大きくなるほど、電圧補正値ΔＶが大きくなるので、その分ドレイン電流Ｉｄｓ（Ｄｒｖ）が小さくなる。逆に、移動度μ（Ｄｒｖ）が小さくなるほど、電圧補正値ΔＶが小さくなるので、その分ドレイン電流Ｉｄｓ（Ｄｒｖ）が大きくなる。従って、電圧補正値ΔＶにより移動度μ（Ｄｒｖ）のバラツキが相殺され、ドレイン電流Ｉｄｓ（Ｄｒｖ）は、移動度μ（Ｄｒｖ）にほぼ依存しなくなる。
その結果、発光素子１５５を流れる電流Ｉｌｅｄが、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）および移動度μ（Ｄｒｖ）によりばらつかなくなり、画素間の輝度特性のバラツキが抑制され、表示装置１０１の画質が向上する。
また、このとき、容量部Ｃｓ２へのランプ信号Ｒａｍｐの入力が開始され、ランプ信号Ｒａｍｐの電圧の上昇に伴い、容量部Ｃｓ２を介して、Ｂ点の電位が傾斜状に上昇する。
そして、時刻ｔｉ７において、図６の時刻ｔａ６の場合と同様に、Ｂ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈを超えたとき、スイッチングトランジスタＳＷ２がオンし、スイッチングトランジスタＳＷ１が瞬時にオフする。これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。
＜１３．駆動回路の第６の実施の形態＞
［回路構成］
図２３は、画素回路１３１の第６の実施の形態である画素回路１３１Ｊの構成例を示している。
画素回路１３１Ｊは、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）および移動度μ（Ｄｒｖ）のバラツキ、並びに、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）のバラツキを補正できるようにしたものである。
画素回路１３１Ｊは、図７の画素回路１３１Ｂと図２１の画素回路１３１Ｉを組み合わせた構成を有している。
具体的には、画素回路１３１Ｊは、定電流駆動回路１５１Ｊ、初期化回路１５２Ｊ、信号入力回路１５３Ｊ、切り換え回路１５４Ｊ、発光素子１５５、スイッチングトランジスタＳＷ１、および、容量部Ｃｓｕｂを含むように構成される。
そのうち、定電流駆動回路１５１Ｊは、図２１の画素回路１３１Ｉの定電流駆動回路１５１Ｉと同様の構成を有している。初期化回路１５２Ｊ、信号入力回路１５３Ｊ、および、切り換え回路１５４Ｊは、図７の画素回路１３１Ｂの初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の構成を有している。
ただし、信号入力回路１５３Ｊの各部の符号は、信号入力回路１５３Ｂから一部変更されている。具体的には、書込みトランジスタＴｗｓが書込みトランジスタＴｗｓ２に変更され、ゲート信号ＷＳがゲート信号ＷＳ２に変更され、容量部Ｃｓ１，Ｃｓ２が、それぞれ容量部Ｃｓ２，Ｃｓ３に変更されている。
以上により、画素回路１３１Ｊは、８つのトランジスタと４つの容量部を含むように構成される。
［駆動方法］
次に、図２４のタイミングチャートを参照して、画素回路１３１Ｊの駆動方法について説明する。
なお、図２４のタイミングチャートは、基本的に図８のタイミングチャートと図２２のタイミングチャートを組み合わせたものである。
すなわち、時刻ｔｊ１からｔｊ３までの期間において、初期化回路１５２Ｊ、信号入力回路１５３Ｊ、および、切り換え回路１５４Ｊにより、図８の時刻ｔｂ1からｔｂ３までの期間における、図７の初期化回路１５２Ｂ、信号入力回路１５３Ｂ、および、切り換え回路１５４Ｂと同様の動作が行われる。すなわち、スイッチングトランジスタＳＷ２の閾値電圧Ｖｔｈ（ＳＷ２）のバラツキの補正が行われる。
また、時刻ｔｊ４からｔｊ７までの期間において、定電流駆動回路１５１Ｊにより、図２２の時刻ｔｉ３からｔｉ６までの期間における、図２１の定電流駆動回路１５１Ｉと同様の動作が行われる。すなわち、駆動トランジスタＤｒｖの閾値電圧Ｖｔｈ（Ｄｒｖ）および移動度μ（Ｄｒｖ）のバラツキの補正が行われる。
そして、時刻ｔｊ８において、図６の時刻ｔａ６の場合と同様に、Ｂ点の電位がＶｔｈ（ＳＷ２）＋Ｖｃａｔｈを超えたとき、スイッチングトランジスタＳＷ２がオンし、スイッチングトランジスタＳＷ１が瞬時にオフする。これにより、発光素子１５５への電流Ｉｌｅｄの供給が瞬時に停止され、発光素子１５５が発光状態から消灯状態に瞬時に移行する。
＜１４．本技術を適用した製品例（電子機器）＞
本技術を適用した表示装置１０１は、各種の電子機器に実装することが可能である。
図２５に、電子機器２０１の概念構成例を示す。電子機器２０１は、前述した表示装置１０１、システム制御部２１１、および、操作入力部２１２で構成される。システム制御部２１１で実行される処理内容は、電子機器２０１の商品形態により異なる。また、操作入力部２１２は、システム制御部２１１に対する操作入力を受け付けるデバイスである。操作入力部２１２には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
なお、電子機器２０１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図２６に、電子機器２０１がテレビジョン受像機の場合の外観例を示す。
テレビジョン受像機２２１の筐体正面には、フロントパネル２３１およびフィルターガラス２３２等で構成される表示画面２３３が配置される。表示画面２３３の部分が表示装置１０１に対応する。
また、この種の電子機器２０１には、例えばデジタルカメラが想定される。図２７に、デジタルカメラ２４１の外観例を示す。図２７（Ａ）が正面側（被写体側）の外観例であり、図２７（Ｂ）が背面側（撮影者側）の外観例である。
デジタルカメラ２４１は、保護カバー２５１、撮像レンズ部２５２、表示画面２５３、コントロールスイッチ２５４、および、シャッターボタン２５５などで構成される。このうち、表示画面２５３の部分が表示装置１０１に対応する。
また、この種の電子機器２０１には、例えばビデオカメラが想定される。図２８に、ビデオカメラ２６１の外観例を示す。
ビデオカメラ２６１は、本体２７１、本体２７１の前方に設けられている被写体を撮像する撮像レンズ２７２、撮影のスタート／ストップスイッチ２７３、および、表示画面２７４などで構成される。このうち、表示画面２７４の部分が表示装置１０１に対応する。
また、この種の電子機器２０１には、例えば携帯端末装置が想定される。図２９に、携帯端末装置としての携帯電話機２８１の外観例を示す。図２９に示す携帯電話機２８１は折りたたみ式であり、図２９（Ａ）が筐体を開いた状態の外観例であり、図２９（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機２８１は、上側筐体２９１、下側筐体２９２、連結部（この例ではヒンジ部）２９３、表示画面２９４、補助表示画面２９５、ピクチャーライト２９６及び撮像レンズ２９７などで構成される。このうち、表示画面２９４及び補助表示画面２９５の部分が表示装置１０１に対応する。
また、この種の電子機器２０１には、例えばコンピュータが想定される。図３０に、ノート型コンピュータ３０１の外観例を示す。
ノート型コンピュータ３０１は、下側筐体３１１、上側筐体３１２、キーボード３１３及び表示画面３１４で構成される。このうち、表示画面３１４の部分が表示装置１０１に対応する。
これらの他、電子機器２０１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
＜１５．変形例＞
以下、本技術の実施の形態の変形例について説明する。
画素回路１３１を構成するトランジスタの構造（Pチャネル型とNチャネル型）は、上述した例に限定されるものではなく、適宜置き換えることが可能である。また、トランジスタの構造を置き換えた場合、必要に応じて、電源（バイアス電圧等）や制御信号（ゲート信号等）の極性を変更したり、ランプ信号Ｒａｍｐを傾斜状に減少する波形にしたりするなどの変更が加えられる。
また、以上の説明では、スイッチングトランジスタＳＷ２のソースと、発光素子１５５のカソードの電位を同じ電圧Ｖｃａｔｈに設定する例を示したが、必ずしも同じ電位に設定する必要はない。
さらに、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本技術は以下のような構成も取ることができる。
（１）
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、
前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路と
を含む画素回路。
（２）
前記切り換え回路は、前記第２のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第３のトランジスタを含み、前記第２のトランジスタのゲートを前記第３のトランジスタを介して前記電位に接続することにより、前記第２のトランジスタをオフする
前記（１）に記載の画素回路。
（３）
前記第３のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路を
さらに含む前記（２）に記載の画素回路。
（４）
前記信号入力回路は、前記第３のトランジスタの閾値電圧を基準にして前記初期電圧を設定する
前記（３）に記載の画素回路。
（５）
前記信号入力回路は、前記第３のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第３のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定する
前記（４）に記載の画素回路。
（６）
前記定電流駆動回路は、前記第１のトランジスタの閾値電圧に所定のバイアス電圧を加算した第１の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
前記（１）乃至（５）のいずれかに記載の画素回路。
（７）
前記定電流駆動回路は、前記第１の値からさらに前記第１のトランジスタの移動度に応じた電圧を引いた第２の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
前記（６）に記載の画素回路。
（８）
定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、
前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタをオフすることにより、前記発光素子の発光を停止する
ステップを含む画素回路の駆動方法。
（９）
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、
前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路と
を含む画素回路をマトリクス状に配置した画素アレイと、
前記画素回路の駆動を制御する駆動制御部と
を含む表示装置。
（１０）
発光素子と、
前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、
前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路と
を含む画素回路をマトリクス状に配置した画素アレイと、
前記画素回路の駆動を制御する駆動制御部と
を含む電子機器。
１０１ 表示装置， １１１ 画素アレイ， １１２ 映像信号供給部， １１３ 走査制御部， １１４ トランジスタ制御部， １１５ 電源制御部， １２１（１，１）乃至１２１（ｍ，ｎ） 画素ユニット， １３１ｒ（１，１）乃至１３１ｂ（ｍ，ｎ），１３１Ａ乃至１３１Ｊ 画素回路， １５１，１５１Ａ乃至１５１Ｊ 定電流駆動回路， １５２，１５２Ａ乃至１５２Ｊ 初期化回路， １５３，１５３Ａ乃至１５３Ｊ 信号入力回路， １５４，１５４Ａ乃至１５４Ｊ 切り換え回路， １５５ 発光素子， ２０１ 電子機器， ２２１ テレビジョン受像機， ２４１ デジタルカメラ， ２６１ ビデオカメラ， ２８１ 携帯電話機， ３０１ ノート型コンピュータ， ＳＷ１，ＳＷ２ スイッチングトランジスタ， Ｄｒｖ 駆動トランジスタ， Ｔａｚ，Ｔａｚ１乃至Ｔａｚ５ 初期化トランジスタ， Ｔｗｓ，Ｔｗｓ１，Ｔｗｓ２ 書込みトランジスタ， Ｔｄｓ 電源制御トランジスタ， Ｃｓ，Ｃｓ１乃至Ｃｓ３，Ｃｓｕｂ 容量部

Claims (10)

  1. 発光素子と、
    前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
    前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、
    前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路と
    を含む画素回路。
  2. 前記切り換え回路は、前記第２のトランジスタのゲートと所定の電位との間の電気的な接続を開閉する第３のトランジスタを含み、前記第２のトランジスタのゲートを前記第３のトランジスタを介して前記電位に接続することにより、前記第２のトランジスタをオフする
    請求項１に記載の画素回路。
  3. 前記第３のトランジスタのゲートに、画素の輝度に対応した初期電圧から所定の傾きで増加または減少するランプ信号を入力する信号入力回路を
    さらに含む請求項２に記載の画素回路。
  4. 前記信号入力回路は、前記第３のトランジスタの閾値電圧を基準にして前記初期電圧を設定する
    請求項３に記載の画素回路。
  5. 前記信号入力回路は、前記第３のトランジスタのゲート電圧が閾値電圧に設定された状態のときに、前記画素の輝度に対応した電圧を前記第３のトランジスタのゲートに容量部を介して印加することにより前記初期電圧を設定する
    請求項４に記載の画素回路。
  6. 前記定電流駆動回路は、前記第１のトランジスタの閾値電圧に所定のバイアス電圧を加算した第１の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
    請求項１に記載の画素回路。
  7. 前記定電流駆動回路は、前記第１の値からさらに前記第１のトランジスタの移動度に応じた電圧を引いた第２の値に前記第１のトランジスタのゲート電圧を設定し、前記発光素子に電流を供給する
    請求項６に記載の画素回路。
  8. 定電流源としての第１のトランジスタを含む定電流駆動回路から発光素子に所定の電流を供給し、前記発光素子を発光させ、
    前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタをオフすることにより、前記発光素子の発光を停止する
    ステップを含む画素回路の駆動方法。
  9. 発光素子と、
    前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
    前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、
    前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路と
    を含む画素回路をマトリクス状に配置した画素アレイと、
    前記画素回路の駆動を制御する駆動制御部と
    を含む表示装置。
  10. 発光素子と、
    前記発光素子に所定の電流を供給する定電流源としての第１のトランジスタを含む定電流駆動回路と、
    前記第１のトランジスタと前記発光素子との間の電気的な接続を開閉する第２のトランジスタと、
    前記第２のトランジスタのゲート電圧を制御し、前記第２のトランジスタのオン／オフを切り換える切り換え回路と
    を含む画素回路をマトリクス状に配置した画素アレイと、
    前記画素回路の駆動を制御する駆動制御部と
    を含む電子機器。
JP2011216114A 2011-09-30 2011-09-30 画素回路、画素回路の駆動方法、表示装置、および、電子機器 Withdrawn JP2013076811A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011216114A JP2013076811A (ja) 2011-09-30 2011-09-30 画素回路、画素回路の駆動方法、表示装置、および、電子機器
US13/611,234 US20130083000A1 (en) 2011-09-30 2012-09-12 Pixel circuit, pixel circuit driving method, display apparatus, and electronic device
CN201210356934XA CN103035188A (zh) 2011-09-30 2012-09-21 像素电路、像素电路驱动方法、显示装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011216114A JP2013076811A (ja) 2011-09-30 2011-09-30 画素回路、画素回路の駆動方法、表示装置、および、電子機器

Publications (1)

Publication Number Publication Date
JP2013076811A true JP2013076811A (ja) 2013-04-25

Family

ID=47992115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011216114A Withdrawn JP2013076811A (ja) 2011-09-30 2011-09-30 画素回路、画素回路の駆動方法、表示装置、および、電子機器

Country Status (3)

Country Link
US (1) US20130083000A1 (ja)
JP (1) JP2013076811A (ja)
CN (1) CN103035188A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020056968A (ja) * 2018-10-04 2020-04-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 表示装置、駆動回路、及び、表示装置の駆動方法
WO2020071826A1 (ko) * 2018-10-04 2020-04-09 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법
CN112927651A (zh) * 2021-02-05 2021-06-08 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
JP2022549034A (ja) * 2019-07-31 2022-11-24 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
WO2023275676A1 (ja) * 2021-06-30 2023-01-05 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の駆動方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115339B2 (en) * 2015-03-27 2018-10-30 Apple Inc. Organic light-emitting diode display with gate pulse modulation
CN107731160B (zh) * 2017-10-11 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种应用于显示面板的温度补偿电路、方法及显示面板
US10388226B2 (en) 2017-10-11 2019-08-20 Shenzhen China Optoelectronics Semiconductor Display Technology Co., Ltd. Temperature compensation circuit and method for a display panel and display panel
CN111968569B (zh) 2018-06-28 2021-11-16 京东方科技集团股份有限公司 一种像素电路、阵列基板及其驱动方法、显示面板
CN110021263B (zh) * 2018-07-05 2020-12-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN108848600B (zh) * 2018-09-25 2020-12-04 开源集成电路(苏州)有限公司 应用于led矩阵的pwm输出方法、系统、装置及存储介质
CN110728956B (zh) * 2019-10-21 2021-03-05 京东方科技集团股份有限公司 调光电路及控制方法、显示装置
CN111968585B (zh) * 2020-08-27 2021-12-07 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN114641817B (zh) 2020-09-30 2024-04-05 京东方科技集团股份有限公司 像素电路及其控制方法、显示装置
KR20220045501A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치
KR20220151078A (ko) * 2021-05-04 2022-11-14 삼성디스플레이 주식회사 표시 장치
KR20230090402A (ko) * 2021-12-14 2023-06-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212787A1 (en) * 2004-03-24 2005-09-29 Sanyo Electric Co., Ltd. Display apparatus that controls luminance irregularity and gradation irregularity, and method for controlling said display apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020056968A (ja) * 2018-10-04 2020-04-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 表示装置、駆動回路、及び、表示装置の駆動方法
WO2020071826A1 (ko) * 2018-10-04 2020-04-09 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법
US11545074B2 (en) 2018-10-04 2023-01-03 Samsung Electronics Co., Ltd. Display device having configuration for constant current setting to improve contrast and driving method therefor
JP2022549034A (ja) * 2019-07-31 2022-11-24 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
JP7343534B2 (ja) 2019-07-31 2023-09-12 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
CN112927651A (zh) * 2021-02-05 2021-06-08 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
CN112927651B (zh) * 2021-02-05 2022-05-24 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
WO2023275676A1 (ja) * 2021-06-30 2023-01-05 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の駆動方法

Also Published As

Publication number Publication date
US20130083000A1 (en) 2013-04-04
CN103035188A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
JP2013076812A (ja) 画素回路、画素回路の駆動方法、表示装置、および、電子機器
JP2013076811A (ja) 画素回路、画素回路の駆動方法、表示装置、および、電子機器
US11100843B2 (en) Display device having a plurality of display areas
CN111354316B (zh) 包括栅极驱动器的电致发光显示装置
US10679562B2 (en) Electroluminescence display
JP5804732B2 (ja) 駆動方法、表示装置および電子機器
JP5493733B2 (ja) 表示装置および電子機器
US8284178B2 (en) Display panel module and electronic apparatus
US8284187B2 (en) Display panel module and electronic apparatus
KR20180058282A (ko) 표시장치와 그의 열화 보상 방법
KR101920492B1 (ko) 유기발광다이오드 표시장치
KR101816891B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US10049621B2 (en) Organic light emitting display device with increased luminance uniformity
JP2010250267A (ja) 表示装置および電子機器
TWI514350B (zh) A driving circuit, a driving method, a display device and an electronic device
KR101685203B1 (ko) 표시 장치 및 전자 기기
US10586490B2 (en) Display device, Electronic device, and method of driving display device with selecting of signal lines in order from one end to another and vice versa
KR101671520B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법
US9852684B2 (en) Drive circuit, display unit, and electronic apparatus
US10818242B2 (en) Pixel circuit including plurality of switching transistors and capacitors, and display unit
JP5212002B2 (ja) 表示パネルモジュール、半導体集積回路及び電子機器
KR20190062127A (ko) 전계 발광 표시장치
KR20190002949A (ko) 전계 발광 표시장치
JP2010048899A (ja) 表示パネルモジュール及び電子機器
JP2009069292A (ja) アクティブマトリックス型表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202