CN114641817B - 像素电路及其控制方法、显示装置 - Google Patents

像素电路及其控制方法、显示装置 Download PDF

Info

Publication number
CN114641817B
CN114641817B CN202080002224.XA CN202080002224A CN114641817B CN 114641817 B CN114641817 B CN 114641817B CN 202080002224 A CN202080002224 A CN 202080002224A CN 114641817 B CN114641817 B CN 114641817B
Authority
CN
China
Prior art keywords
transistor
coupled
control signal
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002224.XA
Other languages
English (en)
Other versions
CN114641817A (zh
Inventor
玄明花
董学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114641817A publication Critical patent/CN114641817A/zh
Application granted granted Critical
Publication of CN114641817B publication Critical patent/CN114641817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种像素电路及其控制方法、显示装置。该像素电路包括输入电路和时间控制电路。输入电路被配置为向待驱动元件输出驱动信号，以使待驱动元件发光。时间控制电路与输入电路耦接，被配置为响应于第一控制信号端提供的第一控制信号，通过控制输入电路控制待驱动元件的发光时长为第一时长；以及响应于第二控制信号端提供的第二控制信号和第三控制信号端提供的第三控制信号，通过控制输入电路控制待驱动元件的发光时长为第二时长，第二时长小于第一时长，且第二时长包括多个间隔的时间段。

Description

像素电路及其控制方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路及其控制方法、显示装置。
背景技术
Micro LED(微型发光二极管)显示装置和Mini LED(迷你发光二极管)显示装置相对于OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置具有更高的发光效率和信赖性，更低的功耗，有可能成为未来显示产品的主流。在Micro LED显示装置和MiniLED显示装置中，采用像素电路来驱动LED发光，以实现显示。因此，像素电路的结构对于保障Micro LED显示装置和Mini LED显示装置的显示效果至关重要。
发明内容
一方面，提供一种像素电路。像素电路包括输入电路和时间控制电路。所述输入电路被配置为向待驱动元件输出驱动信号，以使待驱动元件发光。所述时间控制电路与所述输入电路耦接，被配置为响应于第一控制信号端提供的第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第一时长；以及响应于第二控制信号端提供的第二控制信号和第三控制信号端提供的第三控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长，所述第二时长小于所述第一时长，且所述第二时长包括多个间隔的时间段。
在一些实施例中，所述时间控制电路还被配置为响应于所述第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
在一些实施例中，所述时间控制电路还被配置为响应于第四控制信号端提供的第四控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
在一些实施例中，所述第四控制信号端为所述栅极信号端。
在一些实施例中，所述时间控制电路包括：第一时间控制子电路和第二时间控制子电路，所述第一时间控制子电路与所述第一控制信号端和第二节点耦接，所述第二节点与所述输入电路耦接；所述第一时间控制子电路被配置为在所述第一控制信号端的控制下，通过所述第二节点控制所述输入电路，以使待驱动元件的发光时长为第一时长。
所述第二时间控制子电路与所述第二控制信号端、所述第三控制信号端和所述第二节点耦接，被配置为在所述第二控制信号端的控制下，将所述第三控制信号端提供的第三控制信号传输至第二节点，通过第二节点控制所述输入电路以使待驱动元件的发光时长为第二时长。
在一些实施例中，所述第一时间控制子电路包括第七晶体管，所述第七晶体管的栅极和第一极与所述第一控制信号端耦接，所述第七晶体管的第二极与所述第二节点耦接。
在另一些实施例中，所述第二时间控制子电路包括第八晶体管，所述第八晶体管的栅极与所述第二控制信号端耦接，所述第八晶体管的第一极与所述第三控制信号端耦接，所述第八晶体管的第二极与所述第二节点耦接。
在一些实施例中，所述第二时间控制子电路与所述第一控制信号端耦接，所述第二时间控制子电路还包括第十晶体管，所述第十晶体管的栅极与所述第一控制信号端耦接，所述第十晶体管的第一极与所述第八晶体管的第二极耦接，所述第十晶体管的第二极与第二节点耦接，且所述第十晶体管的宽长比大于所述第七晶体管的宽长比。
在一些实施例中，所述第十晶体管的宽长比为所述第七晶体管的宽长比的至少2倍。
在一些实施例中，所述第二时间控制子电路还包括第九晶体管；所述第九晶体管的栅极与所第四控制信号端耦接，所述第九晶体管的第一极与所述第二控制信号端耦接，所述第九晶体管的第二极与所述第三节点耦接。
在一些实施例中，所述第二时间控制子电路还包括第二电容，所述第二电容的一端与所述第三节点耦接，另一端与接地端耦接。
在一些实施例中，所述时间控制电路包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管和第二电容。
所述第七晶体管的栅极和第一极与所述第一控制信号端耦接，所述第七晶体管的第二极与第二节点耦接，所述第二节点与所述输入电路耦接。
所述第八晶体管的栅极与第三节点耦接，所述第八晶体管的第一极与所述第三控制信号端耦接，所述第八晶体管的第二极与所述第十晶体管的第一极耦接。
所述第九晶体管的栅极与第四控制信号端耦接，所述第九晶体管的第一极与所述第二控制信号端耦接，所述第九晶体管的第二极与所述第三节点耦接。
所述第十晶体管的栅极与所述第一控制信号端耦接，所述第十晶体管的第二极与所述第二节点耦接。
所述第二电容的一端与所述第三节点耦接，另一端与接地端耦接。
在一些实施例中，所述输入电路包括：数据写入子电路，与栅极信号端、数据信号端和第一电源电压信号端耦接，包括驱动晶体管；所述数据写入子电路被配置为，在所述栅极信号端的控制下，将所述数据信号端提供的数据信号写入所述驱动晶体管的栅极，以使所述驱动晶体管在其栅极电压和其源极电压的控制下输出驱动信号。
发光控制子电路，与数据写入子电路和时间控制电路耦接，被配置为根据所述时间控制电路所传输的信号控制所述数据写入子电路中的所述驱动晶体管驱动待驱动元件的发光时长。
在一些实施例中，所述数据写入子电路包括：第三晶体管、第五晶体管和第一电容，所述第三晶体管为驱动晶体管；所述第三晶体管的栅极与第一节点耦接，所述第三晶体管的第一极与所述第一电源电压信号端耦接，所述第五晶体管的栅极与所述栅极信号端耦接，所述第五晶体管的第一极与所述数据信号端耦接，所述第五晶体管的第二极与所述第一节点耦接；所述第一电容的一端与所述第一节点耦接，另一端与所述第一电源电压信号端耦接。
所述发光控制子电路包括第六晶体管，所述第六晶体管的栅极与所述时间控制电路耦接，所述第六晶体管的第一极与所述第三晶体管的第二极耦接，所述第六晶体管的第二极与所述待驱动元件的阳极耦接。
在一些实施例中，所述数据写入子电路包括：第二晶体管、第三晶体管、第五晶体管和第一电容，所述第三晶体管为驱动晶体管；所述第二晶体管的栅极与所述栅极信号端耦接，所述第二晶体管的第一极与所述第三晶体管的第二极耦接，所述第二晶体管的第二极与第一节点耦接；所述第三晶体管的栅极与所述第一节点耦接，所述第三晶体管的第一极与所述第一电源电压信号端耦接；所述第五晶体管的栅极与所述栅极信号端耦接，所述第五晶体管的第一极与所述数据信号端耦接，所述第五晶体管的第二极与所述第三晶体管的第一极耦接；所述第一电容的一端与所述第一节点耦接，另一端与所述第一电源电压信号端耦接。
所述发光控制子电路包括第六晶体管，所述第六晶体管的栅极与所述时间控制电路耦接，所述第六晶体管的第一极与所述第三晶体管的第二极耦接，所述第六晶体管的第二极与所述待驱动元件的阳极耦接。
在一些实施例中，所述发光控制子电路还包括第四晶体管，所述第四晶体管的栅极与发光控制信号端耦接，所述第四晶体管的第一极与所述第一电源电压信号端耦接，所述第四晶体管的第二极与所述第三晶体管的第一极耦接。
在一些实施例中，所述输入电路还包括：复位子电路，所述复位子电路与所述复位信号端和初始化信号端耦接，被配置为在所述复位信号端的控制下，通过所述初始化信号端提供的初始化信号对所述驱动晶体管复位，或者对所述驱动晶体管和待驱动元件复位。
在另一些实施例中，所述复位子电路与复位信号端、所述栅极信号端和初始化信号端耦接，被配置为在所述复位信号端的控制下，对所述驱动晶体管复位，以及在所述栅极信号端的控制下，对待驱动元件复位。
在一些实施例中，所述复位子电路包括第一晶体管，所述第一晶体管的栅极与所述复位信号端耦接，所述第一晶体管的第一极与所述初始化信号端耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接。
在另一些实施例中，所述复位子电路包括第一晶体管和第十一晶体管，所述第一晶体管的栅极与所述复位信号端耦接，所述第一晶体管的第一极与所述初始化信号端耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接；所述第十一晶体管的栅极与所述复位信号端或所述栅极信号端耦接，所述第十一晶体管的第一极与所述初始化信号端耦接，所述第十一晶体管的第二极与待驱动元件的阳极耦接。
另一方面，提供一种显示装置。所述显示装置包括：如上述任一实施例所述的像素电路。
又一方面，提供一种像素电路的控制方法，至少包括：数据写入阶段和发光阶段。
在所述数据写入阶段，输入电路被写入驱动信号，该驱动信号被配置为驱动待驱动元件发光。
在发光阶段，时间控制电路响应于第一控制信号端提供的第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第一时长。
或者响应于第二控制信号端提供的第二控制信号和第三控制信号端提供的第三控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长；其中所述第三控制信号为方波信号，所述第二时长小于所述第一时长，且所述第二时长包括多个间隔的时间段。
在一些实施例中，所述时间控制电路还响应于所述第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
在一些实施例中，所述时间控制电路还响应于第四控制信号端提供的第四控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据本公开的一些实施例的一种显示面板的结构图；
图2A为根据本公开一些实施例的一种像素电路的结构图；
图2B为根据本公开一些实施例的另一种像素电路的结构图；
图2C为根据本公开一些实施例的另一种像素电路的结构图；
图3A为相关技术中的像素电路的结构图；
图3B为相关技术中的像素电路在显示中灰阶、高灰阶时的时序图；
图3C为相关技术中的像素电路在显示低灰阶时的时序图；
图4A～图4D为根据本公开一些实施例的另一种像素电路的结构图；
图5A～图5D为根据本公开一些实施例的另一种像素电路的结构图；
图6A～图6C为根据本公开一些实施例的一种像素电路的控制方法的流程图；
图7A为根据本公开一些实施例的一种像素电路在显示高灰阶或者显示中灰阶和高灰阶时的时序图；
图7B为根据本公开一些实施例的一种像素电路在显示低灰阶时的时序图；
图7C为根据本公开一些实施例的另一种像素电路在显示低灰阶时的时序图；
图7D为根据本公开一些实施例的另一种像素电路在显示中灰阶时的时序图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
如本文所使用的那样，相同的附图标记既表示对应的信号端，也表示对应的信号。
在显示技术领域，Micro LED显示装置和Mini LED显示装置具有亮度高，色域广的优点，因此在未来显示领域中的应用将会越来越广泛。
参考图1，上述Micro LED显示装置、Mini LED显示装置例如均包括显示面板1，该显示面板1包括多个亚像素P和多条信号线，在每个亚像素P中均设置有像素电路2和与该像素电路2耦接的待驱动元件D。多条信号线被配置为向像素电路2提供各种信号，以供像素电路2使用。待驱动元件D例如为电流型待驱动元件D，进一步地，可以为电流型发光二极管，例如，微型发光二极管(Micro Light Emitting Diode，Micro LED)、次毫米发光二极管(MiniLight Emitting Diode，Mini LED)、有机电致发光二极管(Organic Light EmittingDiode，OLED)、或者量子点电致发光二极管(Quantum Dot Light Emitting Diodes，QLED)等。在这种情况下，下文中所述的待驱动元件D的发光时长可以被理解为待驱动元件D的工作时长；待驱动元件D工作可以被理解为待驱动元件D发光，处于亮态；待驱动元件D未工作，可以理解为待驱动元件D未发光，处于暗态；待驱动元件D的第一极和第二极可以被理解为发光二极管的阳极和阴极，向待驱动元件D输出驱动信号可以被理解为向待驱动元件D输出驱动电流Id。
示例的，参考图1，多条信号线例如包括栅线Gate、第一控制信号线S1、复位信号线Reset、数据信号线Data-A，第二控制信号线Data-D、第三控制信号线HF、第四控制信号线S4、初始化信号线Vinit、第一电源电压信号线VDD和接地线GND；其中，栅线还可以复用为第四控制信号线S4，发光控制信号线EM还可以复用为第一控制信号线S1；该些信号线与像素电路2中对应的信号端耦接，通过信号端向像素电路2提供各种信号。
参考图1，位于同一行的像素电路2与相同的栅线Gate(第四控制信号线S4)、第一控制信号线S1(发光控制信号线EM)、复位信号线Reset耦接。
位于同一列的像素电路2与相同的数据信号线Data-A、第二控制信号线Data-D、第三控制信号线HF、初始化信号线Vinit、第一电源电压信号线VDD和接地线GND耦接。
基于此，参考图2A～图2C，本公开的一些实施例提供了一种像素电路2，该像素电路2包括：输入电路21和时间控制电路22。
输入电路21被配置为向待驱动元件D输出驱动信号，以使待驱动元件D发光。
示例的，输入电路21例如包括驱动晶体管DTFT(Drive Thin Film Transistor，驱动薄膜晶体管)，该输入电路21例如被配置为响应于栅极信号端Gate提供的栅极信号Gate，将数据信号端Data-A提供的数据信号Data-A写入驱动晶体管DTFT的栅极，以使驱动晶体管DTFT根据其栅极电压和其源极电压输出用于驱动待驱动元件D发光的驱动信号。
在一些实施例中，驱动晶体管DTFT例如为P型或N型的MOS管(Metal-Oxide-Semiconductor，金属-氧化物-半导体场效应晶体管)，或者为P型或N型的薄膜晶体管。驱动晶体管DTFT包括例如栅极、第一极和第二极，其中的第一极和第二极例如为源极和漏极，反之亦然。驱动晶体管DTFT输出的驱动信号例如为驱动电流Id，Id＝K(Vgs-Vth)2，其中K为常数，Vgs为驱动晶体管DTFT的栅极电压和源极电压之差，即Vgs＝Vg-Vs，Vg为驱动晶体管DTFT的栅极电压，Vs为驱动晶体管DTFT的源极电压，Vth为驱动晶体管DTFT的阈值电压。
由于待驱动元件D在发光时所呈现的亮度与其发光时长和驱动电流Id相关，因此控制待驱动元件D的亮度可通过调整其发光时长和/或驱动电流Id来实现。示例的，若两个待驱动元件D的驱动电流Id相同，发光时长不同，则该两个待驱动元件D所显示的亮度不同；若两个待驱动元件D的驱动电流Id不同，发光时长相同，则该两个待驱动元件D所显示的亮度也不同；若两个待驱动元件D的驱动电流Id和发光时长均不相同，则该两个待驱动元件D所显示的亮度是否相同，需要具体分析。
上述的时间控制电路22与输入电路21耦接，被配置为响应于第一控制信号端S1提供的第一控制信号S1，通过控制输入电路21控制待驱动元件D的发光时长为第一时长T1；以及响应于第二控制信号端Data-D提供的第二控制信号Data-D和第三控制信号端HF提供的第三控制信号HF，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2，第二时长T2小于第一时长T1，且第二时长T2等于多个间隔的时间段t′的总和。其中，时间段t′的长度可以通过调节第三控制信号HF的占空比来实现。
示例的，第一控制信号S1例如为扫描信号，例如可以使用发光控制信号EM作为第一控制信号S1。
由于能够使得待驱动元件D发光的驱动信号是输入电路21输出的，因此时间控制电路22可通过控制输入电路21向待驱动元件D输出驱动信号的时间，来控制待驱动元件D的发光时长，该过程可以理解时间控制电路22通过间接控制的方式实现了对待驱动元件D的发光时长的控制。
示例的，第一时长T1例如为连续的，即只包括一个时间段；第二时长T2例如为不连续的，即包括多个间隔的时间段t′，而相邻两个时间段t′之间的时间为待驱动元件D的非工作时长，即待驱动元件D并未发光。
示例的，参考图2A为像素电路2与待驱动元件D的结构图，在输入电路21输出驱动信号的过程中，若时间控制电路22接收到的为第一控制信号S1，则通过控制输入电路21控制待驱动元件D的发光时长为第一时长T1，若时间控制电路22接收到的为第二控制信号Data-D和第三控制信号HF，则通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2，且第二时长T2包括多个时间段t′。这样，时间控制电路22便可以根据第一控制信号S1、第二控制信号Data-D和第三控制信号HF来通过控制输入电路21向待驱动元件D输出驱动信号的时间，来控制待驱动元件D的发光时长了。
基于上述，结合显示装置在显示画面之前，驱动芯片会先对待显示的画面进行解析，以预先获得待显示画面中各个亚像素P中待驱动元件D的灰阶，从而在显示该画面时，驱动芯片会根据待驱动元件D对应的灰阶向像素电路2提供对应的数据信号Data-A、第一控制信号S1、第二控制信号Data-D和第三控制信号HF，以控制待驱动元件D的亮度。其中，灰阶是将最大亮度与最低亮度分为若干份，即灰阶的大小与亮度一一对应，灰阶越高，亮度越亮，因此可用灰阶来衡量亮度。
示例的，当待驱动元件D需要显示中灰阶和高灰阶时，驱动芯片例如向该待驱动元件D提供第一控制信号S1，以通过输入电路21控制待驱动元件D的发光时长为第一时长T1；当待驱动元件D需要显示低灰阶时，驱动芯片例如向待驱动元件D提供第二控制信号Data-D和第三控制信号HF，以控制待驱动元件D的发光时长为第二时长T2。
由于第一时长T1大于第二时长T2，从而在显示中灰阶、高灰阶时，本公开采用的是，较大的发光时长和较小的驱动电流Id，以降低显示面板1的功耗，以及保护驱动晶体管DTFT的性能；而在显示低灰阶时，本公开采用的是较大的驱动电流Id和较小的发光时长，以保证待驱动元件D工作稳定。
需要说明的是，在显示中灰阶、高灰阶时所采用的驱动电流Id必然是大于在显示低灰阶时所采用的驱动电流Id的，上述描述较大的驱动电流Id和较小的驱动电流Id是在低灰阶与低灰阶的前提下进行比较；在中灰阶、高灰阶与中灰阶、高灰阶的前提下进行比较，并不是以低灰阶去和中灰阶、高灰阶进行比较。上述的低灰阶、中灰阶、高灰阶可以通过预先在驱动芯片中设置预设值，并通过将任一灰阶与该预设值进行对比的方式来判断任一灰阶所属的范围，以保证驱动芯片能够判断出任一灰阶是属于低灰阶、中灰阶和高灰阶中的哪个，然后驱动芯片会再根据判断结果选择向待驱动元件D提供第一控制信号S1，还是提供第二控制信号Data-D和第三控制信号HF。
示例的，待驱动元件D可以显示的灰阶范围例如为0～255，当某一灰阶例如属于0～30时，其为低灰阶；当某一灰阶例如属于30～170时，其为中灰阶；当某一灰阶例如属于171～255时，其为高灰阶。可以理解的是，数据信号端Data-A提供的数据信号Data-A的取值范围，应该能够使的待驱动元件D工作在发光效率高，色坐标均一度好且出光主波长稳定的范围内；因此，待驱动元件D显示中高灰阶时数据信号端Data-A所提供的数据信号Data-A，可以与待驱动元件D显示低灰阶时数据信号端Data-A所提供的数据信号Data-A取值范围相同。
在此基础上，又示例的，当待驱动元件D待显示的灰阶属于中灰阶或者高灰阶时，时间控制电路22例如响应于第一控制信号S1，从而控制输入电路21向待驱动元件D输出驱动信号的时间为第一时长T1；当待驱动元件D待显示的灰阶属于低灰阶时，时间控制电路22例如响应于第二控制信号Data-D和第三控制信号HF，从而控制输入电路21向待驱动元件D输出驱动信号的时间为第二时长T2。在该过程中，时间控制电路22的直接作用对象为输入电路21，但是最终目的是控制待驱动元件D在不同灰阶下，具有不同的发光时长，所以时间控制电路22对待驱动元件D的控制是间接的。
在相关技术中，参考图3A，该像素电路2包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7和电容C，其中的晶体管M3为驱动晶体管DTFT。
晶体管M1的栅极与复位信号端Reset耦接，第一极与初始化信号端Vinit耦接，第二极与节点N耦接。
晶体管M2的栅极与栅极信号端Gate耦接，第一极与晶体管M3的第二极耦接，第二极与节点N耦接。
晶体管M3的栅极与节点N耦接，第一极与晶体管M4的第二极耦接，第二极与晶体管M6的第一极耦接。
晶体管M4的栅极与栅极信号端Gate耦接，第一极与数据信号端Data耦接。
晶体管M5的栅极与发光控制信号端EM耦接，第一极与第一电源电压信号端VDD耦接，第二极与晶体管M3的第一极耦接。
晶体管M6的栅极与发光控制信号端EM耦接，第二极与待驱动元件D的阳极耦接。
晶体管M7的栅极与复位信号端Reset耦接，第一极与初始化信号端Vinit耦接，第二极与待驱动元件D的阳极耦接。
电容C的一端与节点N耦接，另一端与第一电源电压信号端VDD耦接。待驱动元件D的阴极与第二电源电压信号端VSS耦接。
显示面板1显示一帧画面的时间(帧周期)和其刷新频率相关，例如，当显示面板1的刷新频率为60Hz时，显示一帧画面的时间则为1/60s，而显示面板1采用的是行扫描技术，所以在显示时，从显示面板1第一行的像素电路2驱动待驱动元件D发光到最后一行的像素电路2驱动待驱动元件D发光结束总耗时为1/60s，因此分配到每行像素电路2的时间和显示面板1的行数相关。为了描述方便，在下文中，将像素电路2驱动待驱动元件D在一帧画面中发光的全过程称为一个驱动时段，显示面板1采用逐行扫描的方式驱动时，可以理解的是，驱动时段的时长小于一帧画面的时间长度；当然，本申请不限于此。
针对图3A中的结构，结合图3B和图3C，该像素电路2在一个驱动时段中的工作过程例如包括以下阶段：
复位阶段t1：在复位信号端Reset提供的复位信号Reset的控制下，晶体管M1和晶体管M7开启，将初始化信号端Vinit提供的初始化信号Vinit传输至驱动晶体管M3的栅极和待驱动元件D的阳极进行复位。
数据写入阶段t2：在栅极信号端Gate提供的栅极信号Gate的控制下，晶体管M2和晶体管M6开启，将数据信号端Data提供的数据信号Data通过晶体管M4、晶体管M3和晶体管M2传输至晶体管M3的栅极，以及对电容C进行充电，此时晶体管M3处于自饱和状态，即晶体管M3的栅极电压Vg与其源极(例如为第一极)电压Vs之差等于其阈值电压Vth。
发光阶段t3：在发光控制信号端EM提供的发光控制信号的控制下，晶体管M5和晶体管M6开启，电容C开始放电，使得晶体管M3的栅极电压进一步抬升，晶体管M3开启，从而向待驱动元件D输出驱动信号，待驱动元件D开始发光。其中的驱动信号例如为驱动电流Id，该驱动电流Id的大小例如与晶体管M3的栅极电压vg和第一电源电压信号端VDD提供的第一电源电压VDD相关。
参考图3B，为该相关技术中的像素电路2在显示中灰阶和高灰阶时的时序图，在该图中，在发光阶段t3，发光控制信号均为有效信号(低电平)，因此待驱动元件D的发光时长与发光阶段t3的时长相等，例如为1000微秒(μs)。在该过程中，由于待驱动元件D需要显示的是中灰阶和高灰阶，其亮度较大，所以像素电路2采用的是较小的驱动电流Id搭配较长的发光时长来进行显示的。
参考图3C，为该相关技术中的像素电路2在显示低灰阶时的时序图，在该图中，在发光阶段t3，发光控制信号EM既包括有效信号(低电平)，也包括无效信号(高电平)，因此待驱动元件D的发光时长小于发光阶段t3的时长，发光时长等于发光控制信号EM的有效信号的时长t3′，例如为10微秒，而发光阶段t3的时长例如为1000微秒。在该过程中，由于驱动元件D需要显示的是低灰阶，其亮度较小，所以像素电路2采用的是较大的驱动电流Id搭配较短的发光时长来进行显示的。
本领域技术人员可以理解的是，显示面板1在显示时，分配给每帧画面的显示时间是显示面板1刷新率的倒数，而在一帧画面中，每个待驱动元件D仅在发光阶段t3的时间段内发光，在复位阶段t1和数据写入阶段t2，待驱动元件D并不发光，即其处于暗态。但是发光阶段t3的时长不一定是等于发光时长的，在图3C中，发光时长(即t3′)仅占发光阶段t3中的一段时间，在发光阶段t3中的剩余时间，待驱动元件D是处于暗态的，从而导致在显示低灰阶时，待驱动元件D整体处于连续暗态的时间(复位阶段t1、数据写入阶段t2、发光阶段t3中未发光的时间)相对于在显示中灰阶、高灰阶时处于连续暗态的时间(复位阶段t1、数据写入阶段t2)较长。
基于上述的相关技术，首先，从该像素电路2的工作过程中可以得到，只要发光控制信号EM为有效信号，晶体管M3便会持续向待驱动元件D输出驱动信号，但是在图3C中，在发光阶段t3，发光控制信号EM既包括有效信号(低电平)，还包括无效信号(高电平)，所以发光时长t3′是较小的。由于发光阶段t3在驱动时段中所占的时长是最大的，因此当位于发光阶段t3中的发光时长t3′越小时，待驱动元件D连续发光(也可称为集中发光)的时间越短，从而在整个驱动时段中，待驱动元件D整体处于暗态的时间越长。基于在相邻的两帧画面中，若待驱动元件D处于暗态的时间较短，由于人眼的视觉延迟效应，则人眼是不能感知到处于相邻两帧画面中待驱动元件D不发光的时间段，从而会认为在相邻的两帧画面中待驱动元件D在持续发光；若待驱动元件D处于暗态的时间较长，则人眼是能够感知到处于相邻两帧画面中待驱动元件D不发光的时间段，从而会感知到相邻两帧画面之间存在闪烁的问题的原理。所以在该相关技术中，由于待驱动元件D在显示低灰阶时，其发光时长t3′较短，因此在该相关技术中是存在人眼可见的闪烁现象的，而闪烁现象会影响显示面板1的显示效果和用户的观看体验。
其次，结合图3A、图3B和图3C，在该像素电路2中，发光阶段t3的时长仅由发光控制信号EM中的有效信号持续的时间决定，也就是说在该像素电路2中，无论待驱动元件D需要显示低灰阶、中灰阶还是高灰阶，其发光时长均由发光控制信号EM决定，且在图3C中，在发光阶段t3，发光控制信号EM的有效信号时长仅为t3′，从而使得待驱动元件D在显示低灰阶时，仅在t3′的时间段内连续发光。
最后，由于在显示装置中，发光控制信号线EM与同一行像素电路2耦接，而在同一行中相邻的像素电路2所显示的亮度不一定是相同的，例如当其中一个需要显示中灰阶和高灰阶，另一个需要显示低灰阶时，由于同一根发光控制信号线EM不能同时提供有效电平长度不同的发光控制信号EM，因此，在该相关技术中，每个像素电路2均需与一根发光控制信号线EM耦接，从而导致采用该像素电路2的显示装置的线路布局较为复杂。
而在本公开的实施例中，像素电路2包括时间控制电路22，该时间控制电路22与输入电路21耦接，被配置为响应于第一控制信号端S1提供的第一控制信号S1，控制待驱动元件D的发光时长为第一时长T1；以及响应于第二控制信号端Data-D提供的第二控制信号Data-D和第三控制信号端HF提供的第三控制信号HF，控制待驱动元件D的发光时长为第二时长T2，第二时长T2小于第一时长T1，且第二时长T2等于多个间隔的时间段t′的总和。从而本公开实施例中的像素电路2相对于相关技术中的像素电路2而言，一方面，新增了时间控制电路22，该时间控制电路22可以响应于第二控制信号Data-D和第三控制信号HF，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2，且第二时长T2等于多个间隔的时间段t′的总和。由于第二时长T2被分割为多个时间段t′，而待驱动元件D会在每个时间段t′中发光，因此待驱动元件D在显示低灰阶时，由相关技术中的短时间连续发光变为在长时间内间断性的发光，在长时间内间断性发光的过程中，由于视觉暂留效应且第三控制信号HF的频率很高，人眼是感知不到待驱动元件D变暗的过程的，从而在视觉上待驱动元件D在发光时长内一直在发光，同时缩短了待驱动元件D处于连续暗态的时间，以及在两帧画面切换的过程中，避免显示面板1出现人眼可见的闪烁现象。另一方面，在本公开实施例中的像素电路2，待驱动元件D在发光阶段的发光时长受到了时间控制电路22的间接控制，时间控制电路22可以根据待驱动元件D待显示灰阶所属的灰阶范围，通过控制输入电路21向待驱动元件D输出的驱动电流Id的时间，精确控制待驱动元件D的发光时长，从而使得待驱动元件D在不同灰阶下具有不同发光时长，改善了待驱动元件D在显示低灰阶时所出现的闪烁问题，最终提高显示面板1的显示效果和用户的体验效果。
在一些实施例中，参考图2A～图2C，时间控制电路22还被配置为响应于第一控制信号S1，通过输入电路21控制待驱动元件D的发光时长为第二时长T2。
示例的，时间控制电路22响应于第一控制信号S1、第二控制信号Data-D和第三控制信号HF控制待驱动元件D的发光时长为第二时长T2。
由于时间控制电路22可以响应于第一控制信号S1，控制待驱动元件D的发光时长为第一时长T1，因此当时间控制电路22还可以响应于第一控制信号S1、第二控制信号Data-D和第三控制信号HF控制待驱动元件D的发光时长为第二时长T2时，可以使得时间控制电路22根据其它信号和第一控制信号S1的搭配组合，分别对待驱动元件D的发光时长的进行控制，且控制更为准确。
在一些实施例中，参考图2B和图2C，时间控制电路22还被配置为响应于第四控制信号端S4提供的第四控制信号S4，控制待驱动元件D的发光时长为第二时长T2。
基于上述，在一些实施例中，时间控制电路22响应于第二控制信号Data-D、第三控制信号HF和第四控制信号S4，控制待驱动元件D的发光时长为第二时长T2。
或者在另一些实施例中，时间控制电路22响应于第一控制信号S1、第二控制信号Data-D、第三控制信号HF和第四控制信号S4，控制待驱动元件D的发光时长为第二时长T2。
示例的，第四控制信号端S4提供的第四控制信号S4为扫描信号。
在一些实施例中，参考图2B和图2C，第四控制信号端S4为栅极信号端Gate，此时第四控制信号端S4提供的第四控制信号S4为扫描信号中的栅极信号Gate。
由于显示装置是采用行扫描的方式进行显示的，因此当时间控制电路22可以响应于栅极信号Gate时，从而同一行像素电路2中的时间控制电路22可以同时被控制，同时使得显示面板1中的布线更为简洁。
在一些实施例中，参考图4A和图4B，输入电路21包括：耦接的数据写入子电路211和发光控制子电路212。
其中的数据写入子电路211与栅极信号端Gate、数据信号端Data-A和第一电源电压信号端VDD耦接。该数据写入子电路211包括驱动晶体管DTFT，驱动晶体管DTFT的尺寸例如大于数据写入子电路211中其它晶体管的尺寸。数据写入子电路211被配置为，在栅极信号端Gate的控制下，将数据信号端Data-A提供的数据信号Data-A写入驱动晶体管DTFT的栅极，以使驱动晶体管DTFT在其栅极电压Vg和其源极电压Vs的控制下输出驱动电流Id。前文中已对输入电路21中的驱动晶体管DTFT如何根据其栅极电压Vg和其源极电压Vs输出驱动电流Id进行了介绍，因此在此不再赘述。
其中的发光控制子电路212与时间控制电路22耦接，被配置为根据时间控制电路22所传输的信号控制数据写入子电路211中的驱动晶体管DTFT驱动待驱动元件D的发光时长。
示例的，当时间控制电路22向发光控制子电路212传输第一控制信号S1时，发光控制子电路212控制待驱动元件D的发光时长为第一时长T1。当时间控制电路22向发光控制子电路212传输第三控制信号HF时，发光控制子电路212控制待驱动元件D的发光时长为第二时长T2。
因此，时间控制电路22是通过控制输入电路21中的发光控制子电路212来实现对待驱动元件D发光时长的控制的。
在一些实施例中，参考图5A，数据写入子电路211包括：第三晶体管T3、第五晶体管T5和第一电容C1，第三晶体管T3为驱动晶体管DTFT。第三晶体管T3的栅极与第一节点N1耦接，第三晶体管T3的第一极与第一电源电压信号端VDD耦接；第五晶体管T5的栅极与栅极信号端Gate耦接，第五晶体管T5的第一极与数据信号端Data-A耦接，第五晶体管T5的第二极与第一节点N1耦接；第一电容C1的一端与第一节点N1耦接，另一端与第一电源电压信号端VDD耦接。
发光控制子电路212包括第六晶体管T6，第六晶体管T6的栅极与时间控制电路22耦接，第六晶体管T6的第一极与第三晶体管T3的第二极耦接，第六晶体管T6的第二极与待驱动元件D的阳极耦接。
参加图5A，在该像素电路2中，输入电路21的工作过程例如包括：在数据写入阶段，当栅极信号端Gate提供的栅极信号Gate为有效信号(低电平)时，第五晶体管T5开启，将数据信号端Data-A提供的数据信号Data-A写入第一节点N1，以及对第一电容C1充电。
在发光阶段，第一电容C1开始放电，第三晶体管T3开启，在其栅极电压Vg和源极电压Vs的作用下，可以输出驱动信号，此时当第六晶体管T6也为开启状态时，第三晶体管T3输出的驱动信号则可以传输至待驱动元件D中，驱动待驱动元件D发光。
在一些实施例中，参考图5B，发光控制子电路212还包括第四晶体管T4，第四晶体管T4的栅极与发光控制信号端EM耦接，第四晶体管T4的第一极与第一电源电压信号端VDD耦接，第四晶体管T4的第二极与第三晶体管T3的第一极耦接。
在上述的发光阶段，当发光控制信号端EM提供的发光控制信号EM为有效信号(低电平)时，因此第四晶体管T4开启，从而使得第一电源电压信号端VDD提供的第一电源电压信号VDD可以传输至第三晶体管T3的第一极，以供第三晶体管T3输出驱动信号时使用。
由于第四晶体管T4可以在发光控制信号EM的作用下控制第一电源电压信号端VDD与驱动晶体管DTFT的耦接，从而可以使得像素电路2对输入电路21的控制更为精准。
在一些实施例中，参考图5C和图5D，数据写入子电路211包括：第二晶体管T2、第三晶体管T3、第五晶体管T5和第一电容C1，第三晶体管T3为驱动晶体管DTFT。第二晶体管T2的栅极与栅极信号端Gate耦接，第二晶体管T2的第一极与第三晶体管T3的第二极耦接，第二晶体管T2的第二极与第一节点N1耦接；第三晶体管T3的栅极与第一节点N1耦接，第三晶体管T3的第一极与第一电源电压信号端VDD耦接；第五晶体管T5的栅极与栅极信号端Gate耦接，第五晶体管T5的第一极与数据信号端Data-A耦接，第五晶体管T5的第二极与第三晶体管T3的第一极耦接；第一电容C1的一端与第一节点N1耦接，另一端与第一电源电压信号端VDD耦接。
在一些实施例中，发光控制子电路212包括第六晶体管T6，第六晶体管T6的栅极与时间控制电路22耦接，第六晶体管T6的第一极与第三晶体管T3的第二极耦接，第六晶体管T6的第二极与待驱动元件D的阳极耦接。
在数据写入阶段，当栅极信号Gate为有效信号时，第二晶体管T2和第五晶体管T5开启，可以将数据信号Data-A和第三晶体管T3的阈值电压Vth写入至第一节点N1中，以及对第一电容C1进行充电。该种结构的数据写入子电路211可以实现对驱动晶体管DTFT的阈值电压Vth的补偿，从而使得驱动晶体管DTFT在输出驱动信号时，驱动信号的大小与驱动晶体管DTFT的阈值电压Vth无关，避免不同的亚像素P在显示相同灰阶时，因驱动晶体管DTFT的阈值电压Vth不同而导致的显示亮度不同，从而可以改善显示效果。
示例的，驱动晶体管DTFT输出的驱动信号为驱动电流Id。
参考图5D，若第三晶体管T3为P型晶体管，则其栅极电压Vg(即第一节点N1的电位)等于VData-A，此时源极与第一电源电压信号端VDD耦接，则源极电压Vs等于VDD，从而Vgs＝VData-A-VDD。若第三晶体管T3为N型晶体管，则其栅极电压Vg等于VData-A，此时源极与第四节点N4耦接，则源极电压Vs等于第四节点N4的电压VN4，从而Vgs＝VData-A-VN4。
基于上述的数据写入子电路211，在另一些实施例中，发光控制子电路212包括第四晶体管T4和第六晶体管T6，第四晶体管T4的栅极与发光控制信号端EM耦接，第一极与第一电源电压信号端VDD耦接，第二极与第五晶体管T5的第二极耦接；第六晶体管T6的栅极与时间控制电路22耦接，第六晶体管T6的第一极与第三晶体管T3的第二极耦接，第六晶体管T6的第二极与待驱动元件D的阳极耦接。
发光控制子电路212的工作过程与上述所描述的发光控制子电路212的工作过程相同，因此不再赘述。
在一些实施例中，参考图4C，输入电路21还包括：复位子电路213，复位子电路213与复位信号端Reset和初始化信号端Vinit耦接，被配置为在复位信号端Reset的控制下，通过初始化信号端Vinit提供的初始化信号Vinit对驱动晶体管DTFT复位，或者对驱动晶体管DTFT和待驱动元件D复位。
在另一些实施中，参考图4D，复位子电路213与复位信号端Reset、栅极信号端Gate和初始化信号端Vinit耦接，被配置为在复位信号端Reset的控制下，对驱动晶体管DTFT复位，以及在栅极信号端Gate的控制下对待驱动元件D复位。
复位子电路213可以保证驱动晶体管DTFT的栅极电位，在数据写入阶段开始时，处于正确的电位，以保证数据信号Data-A写入驱动晶体管DTFT的栅极之后，驱动晶体管DTFT可以输出与该数据信号Data-A相应的驱动信号。
在一些实施例中，参考图5C，复位子电路213包括第一晶体管T1，第一晶体管T1的栅极与复位信号端Reset耦接，第一晶体管T1的第一极与初始化信号端Vinit耦接，第一晶体管T1的第二极与驱动晶体管DTFT的栅极(或第一节点N1)耦接。
示例的，在复位阶段，复位信号端Reset提供的复位信号Reset为有效信号，第一晶体管T1开启，将初始化信号端Vinit提供的初始化信号Vinit传输至第一节点N1，对第一节点N1进行复位。
在另一些实施例中，参考图5D，复位子电路213包括第一晶体管T1和第十一晶体管T11，第一晶体管T1的栅极与复位信号端Reset耦接，第一晶体管T1的第一极与初始化信号端Vinit耦接，第一晶体管T1的第二极与驱动晶体管DTFT的栅极耦接；第十一晶体管T11的栅极与复位信号端Reset或栅极信号端Gate耦接，第十一晶体管T11的第一极与初始化信号端Vinit耦接，第十一晶体管T11的第二极与待驱动元件D的阳极耦接。
示例的，当第十一晶体管T11的栅极与复位信号端Reset耦接时，在复位阶段，复位信号端Reset提供的复位信号Reset为有效信号，第一晶体管T1开启，将初始化信号端Vinit提供的初始信号Vinit传输至第一节点N1，对第一节点N1进行复位，也即对驱动晶体管DTFT(第三晶体管T3)的栅极进行复位；第十一晶体管T11开启，将初始化信号端Vinit提供的初始化信号Vinit传输至待驱动元件D的阳极，对待驱动元件D的阳极复位。
当第十一晶体管T11的栅极与栅极信号端Gate耦接时，在复位阶段，第一晶体管T1开启对第一节点N1复位；在数据写入阶段，栅极信号端Gate提供的栅极信号Gate为有效电平，第十一晶体管T11开启，将初始化信号端Vinit提供的初始化信号Vinit传输至待驱动元件D的阳极，对待驱动元件D进行复位。
上述的复位子电路213，对待驱动元件D进行复位后，可以避免待驱动元件D在上一次显示时，其阳极所残留的电位对本次显示的影响。
上述对输入电路21的结构做了详细的描述，但仅以上述的结构为例对输入电路21进行示意，并不因此而限定了输入电路21的结构，本领域技术人员可以理解的是，其它类型的输入电路21也可能适用于本公开中。
进而，在一些实施例中，参考图4A，上述的时间控制电路22包括：第一时间控制子电路221和第二时间控制子电路222，第一时间控制子电路221与第一控制信号端S1和第二节点N2耦接，第二节点N2与输入电路21耦接；第一时间控制子电路221被配置为在第一控制信号端S1的控制下，通过第二节点N2控制输入电路21，以使待驱动元件D的发光时长为第一时长T1。
第二时间控制子电路222与第二控制信号端Data-D、第三控制信号端HF和第二节点N2耦接，被配置为在第二控制信号端Data-D的控制下，将第三控制信号端HF提供的第三控制信号HF传输至第二节点N2，通过第二节点N2控制输入电路21以使待驱动元件D的发光时长为第二时长T2。
在此基础上，在一些实施例中，参考图5A，第一时间控制子电路221包括第七晶体管T7，第七晶体管T7的栅极和第一极与第一控制信号端S1耦接，第七晶体管T7的第二极与第二节点N2耦接。
由于第七晶体管T7的栅极和第一极耦接，因此可以将第七晶体管T7理解为一个二极管，此时，无论第一控制信号端S1提供的第一控制信号S1为高电平还是低电平，第七晶体管T7均可能处于开启状态，确定第七晶体管T7是否开启，还与第七晶体管T7的第二极的电位有关，示例的，当第一控制信号S1的电位大于第七晶体管T7的第二极的电位时，第七晶体管T7开启，当第一控制信号S1的电位小于等于第七晶体管T7的第二极的电位时，第七晶体管T7关闭。
第二时间控制子电路222包括第八晶体管T8，第八晶体管T8的栅极与第二控制信号端Data-D耦接，第八晶体管T8的第一极与第三控制信号端HF耦接，第八晶体管T8的第二极与第二节点N2耦接。
在像素电路2的发光阶段，当第一控制信号S1为有效信号时，例如为低电平时，第七晶体管T7开启，将第一控制信号S1传输至第二节点N2，此时第二节点N2的电位为低电平，从而使得第六晶体管T6开启，控制待驱动元件D的发光时长为第一时长T1。
当第二控制信号Data-D为有效电平时，第八晶体管T8开启，将第三控制信号端HF提供的第三控制信号HF传输至第二节点N2，通过第二节点N2控制第六晶体管T6处于循环开启和关闭的状态，使得待驱动元件D的发光时长为第二时长T2，且使得第二时长T2等于多个间隔的时间段t′的总和。
在一些实施例中，参考图5B，第二时间控制子电路222与第一控制信号端S1耦接，第二时间控制子电路222还包括第十晶体管T10，第十晶体管T10的栅极与第一控制信号端S1耦接，第十晶体管T10的第一极与第八晶体管T8的第二极耦接，第十晶体管T10的第二极与第二节点N2耦接。
在一些实施例中，第一控制信号端S1为发光控制信号端EM。
由于第七晶体管T7和第十晶体管T10均与第一控制信号端S1耦接，因此当第一控制信号端S1提供的第一控制信号S1为有效信号时，由于第七晶体管T7的工作状态还与其第二极(与第二节点N2等电位)的电位相关，因此第七晶体管T7可能开启，也可能关闭，但是当第一控制信号S1为有效信号时第十晶体管T10均会开启。基于上述，当第八晶体管T8开启，需要使得第二节点N2的电位随第十晶体管T10所输出的信号而变化，以控制待驱动元件D的发光时长为第二时长T2。当第八晶体管T8开启，第三控制信号HF将会传输至第十晶体管T10，此时，第十晶体管T10向第二节点N2输出第三控制信号HF，若第七晶体管T7关闭时，其不会影响第二节点N2的电位，若第七晶体管T7开启时，第二节点N2的电位为第一控制信号S1和第三控制信号HF的之和。
当第三控制信号HF为低电平时，第二节点N2为低电平，此时第七晶体管T7的第一极和第二极均为低电平，因此其会开启，当第三控制信号HF为高电平时，第二节点N2为高电平，此时第七晶体管T7的第一极为低电平，而第二极为高电平，因此其可能会关闭。
在此基础上，在一些实施例中，当第七晶体管T7的宽长比和第十晶体管T10的宽长比大致相同时，可以设置第三控制信号HF的幅值大于第一控制信号S1的幅值，以使第二节点N2的电位随第三控制信号HF而变化。
在另一些实施例中，第十晶体管T10的宽长比大于第七晶体管T7的宽长比，此时第十晶体管T10的驱动能力大于第七晶体管T7的驱动能力，因此第三控制信号HF的幅值可以大于等于第一控制信号S1的幅值，以使第二节点N2的电位随第三控制信号HF而变化。
在一些实施例中，第十晶体管T10的宽长比为第七晶体管T7的宽长比的至少2倍。
示例的，第十晶体管T10的宽长比例如为第七晶体管T7的2倍、5倍、10倍等。第十晶体管T10的宽度长与第七晶体管T7的宽长比的差距越大，越有利于使得第二节点N2的电位随第三控制信号HF的变化而变化。
在增加第十晶体管T10后，可以使得被第二控制信号Data-D的控制第八晶体管T8开启的时间设置的较长，以保证当第十晶体管T10开启后，第八晶体管T8所输出的第三控制信号HF较为稳定。
在一些实施例中，参考图5C，第二时间控制子电路222还包括第九晶体管T9；第九晶体管T9的栅极与所第四控制信号端S4耦接，第九晶体管T9的第一极与第二控制信号端Data-D耦接，第九晶体管T9的第二极与第三节点N3耦接。
由于第二控制信号Data-D与第九晶体管T9的第一极耦接，所以可以通过同一根第四控制信号线S4控制同一行的像素电路2中第九晶体管T9的开启，通过同一根第二控制信号线Data-D控制同一列的像素电路2中第九晶体管T9，该过程与数据信号Data-A的写入过程相同，从而更容易实现，且可以使得显示装置的布线较为简单。
在一些实施例中，第四控制信号端S4为栅极信号端Gate，此时不仅可以减少显示装置中信号线的数量，提高显示装置的PPI(Pixels Per Inch，像素密度)，还可以在控制输入电路21的同时控制第二时间控制子电路222，信号设置和控制过程将更为简单。
在一些实施例中，参考图5D，第二时间控制子电路222还包括第二电容C2，第二电容C2的一端与第三节点N3耦接，另一端与接地端GND耦接。
示例的，当第九晶体管T9在数据写入阶段开启后，将第二控制信号Data-D传输至第三节点N3，并对第二电容C2充电，以便第二电容C2保持第三节点N3的电位至发光阶段中。当第三节点N3为高电平时，第八晶体管T8关闭；当第三节点N3为低电平时，第八晶体管T8开启，可以将第三控制信号HF传输至第二节点N2中。由于第二电容C2可以保持第三节点N3的电位至发光阶段中，因此在发光阶段中，当需要第八晶体管T8处于关闭状态时，无需第二控制信号Data-D持续保持高电平，所以可以减短第二控制信号Data-D为高电平的时间，有利于降低显示装置的功耗。
在一些实施例中，参考图5D，时间控制电路22包括：第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10和第二电容C2。
第七晶体管T7的栅极和第一极与第一控制信号端S1(发光控制信号端EM)耦接，第七晶体管T7的第二极与第二节点N2耦接，第二节点N2与输入电路21耦接。
第八晶体管T8的栅极与第三节点N3耦接，第八晶体管T8的第一极与第三控制信号端HF耦接，第八晶体管T8的第二极与第十晶体管T10的第一极耦接。
第九晶体管T9的栅极与第四控制信号端S4(栅极信号端Gate)耦接，第九晶体管T9的第一极与第二控制信号端Data-D耦接，第九晶体管T9的第二极与第三节点N3耦接。
第十晶体管T10的栅极与第一控制信号端S1(发光控制信号端EM)耦接，第十晶体管T10的第二极与第二节点N2耦接。
第二电容C2的一端与第三节点N3耦接，另一端与接地端GND耦接。
示例的，第一控制信号S1与发光控制信号EM相同，第四控制信号S4与栅极信号Gate相同，第三控制信号HF例如为方波信号。
参考图5D，时间控制电路22的工作过程为：
当仅第一控制信号S1为有效信号时，第七晶体管T7和第十晶体管T10开启，但是由于第四控制信号S4为无效信号，因此第九晶体管T9关闭，从而无法为第三节点N3写入低电平，第八晶体管T8关闭，所以第十晶体管T10不会向第二节点N2输出信号，第二节点N2的电位大小由第七晶体管T7的输出信号决定，即由第一控制信号S1决定，从而此时第二节点N2为持续的低电平，第六晶体管T6持续开启。当输入电路21有驱动信号输出时，该驱动信号可以使得待驱动元件D的发光时长为第一时长T1，第一时长T1仅包括一个时间段，但是当待驱动元件D所显示的亮度不同时，该第一时长T1的大小可能相同也可能不同。示例的，待驱动元件D显示中灰阶和显示高灰阶时，发光时长相等，即第一时长T1相等；又示例的，待驱动元件D显示中灰阶时的发光时长小于其显示高灰阶时的发光时长，即待驱动元件D显示不同灰阶时的第一时长T1不同，本申请对此不作限定。
当第一控制信号S1和第四控制信号S4为有效信号时，第七晶体管T7、第九晶体管T9、第十晶体管T10开启。第九晶体管T9将低电平的第二控制信号Data-D传输至第三节点N3，以及对第二电容C2充电，此时第八晶体管T8将被开启，将第三控制信号端HF提供的第三控制信号HF传输至第十晶体管T10的第一极，经第十晶体管T10传输至第二节点N2中。由于第十晶体管T10和第三控制信号HF的控制，从而此时第二节点N2的电位会随第三控制信号HF而变化。示例的，当第三控制信号HF为方波信号时，第二节点N2的电位在高电平和低电平之间循环变化，所以第六晶体管T6将在开启和关闭之间循环。当输入电路21输出驱动信号时，由于第六晶体管T6在开启和关闭之间循环，因此待驱动元件D在亮态(发光)和暗态(未发光)之间循环切换，从而待驱动元件D的发光时长为包括多个时间段t′的第二时长T2。
上述的像素电路2中的薄膜晶体管例如均为P型薄膜晶体管或者均为N型薄膜基体管，在本公开的实施例中，以像素电路2中的薄膜晶体管均为P型薄膜晶体管，在低电平时开启为例，对像素电路2的工作过程进行解释。
参考图6A，本公开的一些实施例还提供一种基于上述的像素电路2的控制方法，该控制方法至少包括：数据写入阶段和发光阶段。
S1、在数据写入阶段，输入电路21被写入驱动信号，该驱动信号被配置为驱动待驱动元件D发光。
示例的，输入电路21中的数据写入子电路211在该数据写入阶段，将数据信号Data-A写入驱动晶体管DTFT的栅极。
S2、在发光阶段，时间控制电路22响应于第一控制信号端S1提供的第一控制信号S1，通过控制输入电路21控制待驱动元件D的发光时长为第一时长T1；或者，响应于第二控制信号端Data-D提供的第二控制信号Data-D和第三控制信号端HF提供的第三控制信号HF，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2；其中，第三控制信号HF为方波信号，第二时长T2小于第一时长T1，且第二时长T2等于多个间隔的时间段t′的总和。
示例的，当待驱动元件D需要显示中灰阶和高灰阶时，时间控制电路22通过控制输入电路21控制待驱动元件D的发光时长为第一时长T1。
当待驱动元件D需要显示低灰阶时，时间控制电路22通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2。
时间控制电路22通过控制输入电路21控制待驱动元件D的发光时长，即时间控制电路22通过控制输入电路21向待驱动元件D输出驱动信号的时间来控制待驱动元件D的发光时长。对于时间控制电路22如何通过控制输入电路21来控制待驱动元件D的发光时长，在前文中以介绍，因此不再赘述。
本领域技术人员可以理解的是，当待驱动元件D接收到驱动信号时，待驱动元件D才能发光，因此待驱动元件D的发光时长与其接收到驱动信号的时长是相同的。
该像素电路2的控制方法与上述的像素电路2具有相同的有益效果，因此不再赘述。
在一些实施例中，参考图6B，时间控制电路22还响应于第一控制信号S1，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2。
示例的，S2′、在发光阶段，时间控制电路22响应于第一控制信号S1、第二控制信号Data-D和第三控制信号HF，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2。
示例的，第一控制信号S1例如为发光控制信号EM。由于在发光阶段，当输入电路21也与发光控制信号端EM耦接时，此时通过发光控制信号EM来对时间控制电路22进行控制较为方便，同时通过发光控制信号EM还可以控制同一行像素电路2中的时间控制电路22。
在一些实施例中，参考图6C，时间控制电路22还响应于第四控制信号端S4提供的第四控制信号S4，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2。
示例的，S2″、在发光阶段，时间控制电路22响应于第一控制信号S1、第二控制信号Data-D、第三控制信号HF和第四控制信号S4，通过控制输入电路21控制待驱动元件D的发光时长为第二时长T2。
示例的，第四控制信号S4例如为栅极信号Gate。此时，通过栅极信号Gate，可以控制同一行的像素电路2中时间控制电路22，从而可以降低显示装置中信号线的数量，以使得线路的布局更加简单，控制更为方便。
结合上述，由于输入电路21中也会使用到发光控制信号EM和栅极信号Gate，所以当第一控制信号S1为发光控制信号EM、第四控制信号S4为栅极信号Gate时，可以减少像素电路2中信号的数量，控制更为方便，也可以使得显示面板1的布线更加简洁，像素密度更高。
下面结合像素电路2的结构和时序图对像素电路2在一帧画面中的驱动时段的工作过程进行详细介绍。
当待驱动元件D需要显示中灰阶和高灰阶时，待驱动元件D的发光效率高，色坐标均一度好且出光主波长稳定，从而不同的待驱动元件D显示同一灰阶时，实际所显示的亮度差异很小，直接向不同的待驱动元件D提供相同幅值的驱动信号以及相同的发光时长即可实现相同灰阶的显示；在不同的待驱动元件D显示不同的灰阶时，可以通过固定发光时长，改变驱动信号的幅值大小，例如改变驱动电流Id的幅值大小即可。
示例的，针对图5D所示的像素电路2的结构结合图7A，在复位阶段t1：复位信号端Reset提供的复位信号Reset例如为低电平，像素电路2中的其它信号均为高电平，此时第一晶体管T1开启，或者，在第十一晶体管T11的栅极与复位信号端Reset耦接的情况下，第一晶体管T1和第十一晶体管T11开启；第一晶体管T1将初始化信号端Vinit提供的初始化信号Vinit传输至第一节点N1，对第一节点N1进行复位，以保证在本帧显示画面的过程中，第一节点N1的起始电位为正确的电位；第十一晶体管T11将初始化信号传输至待驱动元件D的阳极，对待驱动元件D的阳极进行复位，消除待驱动元件D阳极残留的电位。在该过程中，待驱动元件D中无驱动电流Id流入，待驱动元件D处于暗态。
示例的，初始化信号Vinit例如与第二电源电压信号VSS的大小相同，例如为0V。
在数据写入阶段t2：栅极信号Gate为低电平，第二晶体管T2、第五晶体管T5和第九晶体管T9开启，其中，第二晶体管T2和第五晶体管T5开启后，通过第三晶体管T3可以将数据信号端Data-A提供的数据信号Data-A和第三晶体管T3的阈值电压Vth写入第一节点N1；第九晶体管T9开启后，可以将第二控制信号端Data-D提供的第二控制信号Data-D写入第三节点N3，并对电容C2进行充电，此时由于第二控制信号Data-D被设置为高电平，因此第三节点N3的电位为高电平，第八晶体管T8处于关闭状态。
在一些实施例中，当第十一晶体管T11的栅极与栅极信号端Gate耦接时，第十一晶体管T11也在数据写入阶段t2开启，对待驱动元件D的阳极进行复位。
当待驱动元件D需要显示中灰阶和高灰阶时，需要使得第六晶体管T6开启的时间为第一时长T1，因此第二控制信号Data-D被设置为高电平，以使得第八晶体管T8关闭。
在上述数据写入阶段t2中，复位信号Reset和发光控制信号EM均为高电平，此时第一晶体管T1、第四晶体管T4关闭，输入电路21并无驱动电流Id输出。
在发光阶段t3：复位信号Reset和栅极信号Gate为高电平，第一晶体管T1、第二晶体管T2、第五晶体管T5、第九晶体管T9和第十一晶体管T11关闭。由于第一电容C1的存在，在发光阶段t3，第一电容C1开始放电，抬升第一节点N1的电位，从而使得第三晶体管T3开启。由于第二电容C2的存在，可以保持第三节点N3的高电位，从而使得第八晶体管T8保持关闭。
在发光阶段t3，发光控制信号EM(第一控制信号S1)为低电平，第四晶体管T4、第七晶体管T7和第十晶体管T10开启。其中第四晶体管T4开启后，第一电源电压信号端VDD提供的第一电源电压信号VDD将传输至第三晶体管T3的第一极；在第一节点N1的控制下，第三晶体管T3开启并输出驱动电流Id。虽然第十晶体管T10是开启的，但是由于第八晶体管T8是关闭的，因此第十晶体管T10无信号输入与输出，所以第七晶体管T7将低电平的发光控制信号EM(第一控制信号S1)传输至了第二节点N2，以使第六晶体管T6持续开启，将驱动电流Id传输至待驱动元件D，驱动待驱动元件D发光，此时待驱动元件D的发光时长为第一时长T1，在该过程中，待驱动元件D是持续发光第一时长T1的。
由于第七晶体管T7是开启的，而第八晶体管T8是关闭的，因此在显示中灰阶和高灰阶的过程中，第一时间控制子电路221可以正常工作，第二节点N2的电位与发光控制信号EM(第一控制信号S1)的电位相同，第二时间控制子电路222则处于关闭状态。
本领域技术人员可以理解的是，第一节点N1的电位决定了第三晶体管T3所产生的驱动电流Id的大小，而第一节点N1的电位是通过数据信号Data-A写入的，因此是数据信号Data-A决定了驱动电流Id的大小，而不同的数据信号Data-A可以控制待驱动元件D显示不同的亮度。
当待驱动元件D需要显示低灰阶时，待驱动元件D的稳定性较差，从而使得不同的待驱动元件D在显示同一灰阶时，实际所显示的亮度差异较大，因此需要在待驱动元件D能够稳定工作的驱动电流Id下，通过控制每个待驱动元件D的发光时长去控制不同的待驱动元件D所显示的亮度。
示例的，针对图5D所示的像素结构结合图7B或图7C，在复位阶段t1：复位信号端Reset提供的复位信号Reset例如为低电平，像素电路2中的其它信号均为高电平，此时第一晶体管T1开启，或者，在第十一晶体管T11的栅极与复位信号端Reset耦接的情况下，第一晶体管T1和第十一晶体管T11开启；第一晶体管T1将初始化信号端Vinit提供的初始化信号Vinit传输至第一节点N1，对第一节点N1进行复位，以保证在本帧显示画面的过程中，第一节点N1的起始电位为正确的电位；第十一晶体管T11将初始化信号传输至待驱动元件D的阳极，对待驱动元件D的阳极进行复位，以消除待驱动元件D阳极所残留的电位。在该过程中，待驱动元件D中无驱动电流Id流入，待驱动元件D处于暗态。
示例的，初始化信号Vinit例如与第二电源电压信号VSS的大小相同，例如为0V。
在数据写入阶段t2：栅极信号Gate为低电平，第二晶体管T2、第五晶体管T5和第九晶体管T9开启，其中，第二晶体管T2和第五晶体管T5开启后，通过第三晶体管T3可以将数据信号端Data-A提供的数据信号Data-A和第三晶体管T3的阈值电压Vth写入第一节点N1；第九晶体管T9开启后，可以将第二控制信号端Data-D提供的第二控制信号Data-D写入第三节点N3，并对电容C2进行充电；在该过程中，第二控制信号Data-D被设置为了低电平，所以第三节点N3被写入了低电平，从而第八晶体管T8将会被开启。
在一些实施例中，当第十一晶体管T11的栅极与栅极信号端Gate耦接时，第十一晶体管T11也在数据写入阶段t2开启，对待驱动元件D的阳极进行复位。
当待驱动元件D需要显示低灰阶时，需要通过第三控制信号HF来控制第二节点N2的电位，因此需要开启第八晶体管T8，所以第二控制信号Data-D被设置低高电平。
在上述数据写入阶段t2中，复位信号Reset和发光控制信号EM均为高电平，此时第一晶体管T1、第四晶体管T4关闭，输入电路21并无驱动电流Id输出。
在发光阶段t3：复位信号Reset和栅极信号Gate为高电平，第一晶体管T1、第二晶体管T2、第五晶体管T5、第九晶体管T9和第十一晶体管T11关闭。由于第一电容C1的存在，在发光阶段t3，第一电容C1开始放电，抬升第一节点N1的电位，从而使得第三晶体管T3开启。由于第二电容C2的存在，可以保持第三节点N3的低电位，从而使得第八晶体管T8保持开启。
在发光阶段t3，发光控制信号EM(第一控制信号S1)为低电平，第四晶体管T4和第十晶体管T10开启。其中第四晶体管T4开启后，第一电源电压信号端VDD提供的第一电源电压信号VDD将传输至第三晶体管T3的第一极；在第一节点N1的控制下，第三晶体管T3开启并输出驱动电流Id。当第十晶体管T10开启时，第三控制信号HF经过第八晶体管T8和第十晶体管T10也传输至了第二节点N2，当第三控制信号HF为低电平时，由于发光控制信号EM也为低电平，因此第七晶体管T7处于开启状态，第一控制信号S1经过第七晶体管T7传输至了第二节点N2；当第三控制信号HF为高电平时，由于发光控制信号EM为低电平，此时第七晶体管T7的第一极和栅极电压是小于第二极电压的，因此第七晶体管T7会被关闭。总之，第二节点N2的电位随第三控制信号HF的变化而变化。由于第六晶体管T6在第三控制信号HF的控制下在开启和关闭之间循环，当第六晶体管T6开启时，驱动电流Id可以传输至待驱动元件D中，驱动待驱动元件D发光，当第六晶体管T6关闭时，驱动电流Id停止传输至待驱动元件D中，待驱动元件D停止发光。在第六晶体管T6开启和关闭的过程中，发光控制信号EM均为有效信号，第三晶体管T3在持续输出驱动电流Id，因此第六晶体管T6的工作状态决定了驱动电流Id能否传输至待驱动元件D中。所以，当第六晶体管T6随第三控制信号HF的变化在开启和关闭之间循环时，第二时长T2等于多个间隔的时间段t′的总和，例如参考图7B和图7C中所示的第三控制信号HF，该第三控制信号HF为方波信号，包括连续且间隔分布的低电平和高电平，在每个低电平持续的时间段t′待驱动元件D发光，在每个高电平持续的时间段待驱动元件D处于暗态，所以待驱动元件D是在亮态和暗态之间切换，但由于位于相邻两个亮态之间的暗态所持续的时间较短，因此人眼是感知不到待驱动元件D处于暗态的过程的，从而会认为待驱动元件D一直在发光，所以用户认为的待驱动元件D的发光时长是大于待驱动元件D实际的发光时长的，进而在观看时并不会感知到待驱动元件D的发光过程是存在闪烁的。
基于上述可知，在显示低灰阶的过程中，至少第二时间控制子电路222可以正常工作，以使输入电路21向待驱动元件D输出驱动信号的时间是随第三控制信号HF的变化而变化；其中，当第三控制信号HF为低电平时，第一时间控制子电路221和第二时间控制子电路22均可以正常工作。
需要说明的是，在上述待驱动元件D显示过程中，在复位阶段t1和发光控制阶段t2，发光控制信号EM为高电平时，虽然第七晶体管T7也是开启的，但在该些阶段的开启并无意义，因此并未在复位阶段t1和发光控制阶段t2对第七晶体管T7的工作状态进行介绍。
需要说明的是，第一时长T1和第二时长T2均为待驱动元件D的发光时长，由于第二时长T2等于多个间隔的时间段t′的总和，因此第二时长T2并不包括那些位于相邻两个时间段t′之间使得待驱动元件D处于暗态的时间。
在此基础上，示例的，参考图7A和图7B，待驱动元件D在显示中灰阶和高灰阶时的发光控制信号EM为有效信号的时长等于显示低灰阶时的发光控制信号EM为有效信号的时长，通常，考虑高分辨率显示面板1的设计空间，位于同一行的像素电路2可以接收相同的发光控制信号EM，且对于同一行像素电路2而言，发光控制信号EM在一帧中只包括一个有效信号时段。
可以理解的是，如图7C所示，发光控制信号线EM与第一控制信号线S1为独立的信号端，且第一控制信号线S1的有效信号时段t3′位于发光控制信号线EM的有效信号时段t3之内。对于一个像素电路，在一帧中，发光控制信号EM虽然只有一个有效信号时段，但可以通过第一控制信号线S1在发光阶段是否输出有效电平信号以及输出有效信号的时间长短，以及第二控制信号Data-D，决定待驱动元件D的发光时长。如此，相比于发光控制信号线EM复用为第一控制信号线S1，可以实现更加精细的灰阶控制。当待驱动元件D在显示低灰阶时，第一控制信号线S1输出的第一控制信号S1为有效信号的时长越短，第二时长T2所包括的多个时间段t′的个数越少，能更加准确的实现的灰阶显示。
在另一些实施例中，待驱动元件D在显示高灰阶时的发光控制信号EM为有效信号的时长，依次大于待驱动元件D在显示中灰阶时的发光控制信号EM为有效信号的时长和待驱动元件D在显示低灰阶时的发光控制信号EM为有效信号的时长。在该种时序中，可以针对待驱动元件D所显示的灰阶的特点，设置与该灰阶符合度较高的驱动电流Id和发光时长，从而最大程度的改善显示面板1的显示效果。
在一些实施例中，在一个驱动时段中，发光控制信号包括一个有效信号时段，其中，当显示装置采用图7A和图7B所示的时序图时，位于同一行的像素电路2共用同一根发光控制信号线EM，且发光控制信号线EM复用为第一控制信号线S1；从而可以简化显示面板1中信号线的数量，提高显示面板1的设计空间和有效显示面积。
在本公开的实施例中，在显示低灰阶时，在发光阶段t3中，当发光控制信号EM为有效电平时，虽然驱动晶体管DTFT在持续输出驱动电流Id，但是由于第三控制信号HF的作用，第六晶体管T6并非一直处于开启状态，而是循环开启和关闭，因此待驱动元件D随着第六晶体管T6的开启而发光，随着第六晶体管T6的关闭而停止发光，即待驱动元件D在亮态和暗态之间循环切换，呈现间断性的发光，以此来在视觉上延长待驱动元件D的发光时长，避免因待驱动元件D处于连续暗态的时间较长，所造成的显示效果不佳的问题。
示例的，显示面板1的帧频率例如为60HZ，即在1S的时间内，显示面板1可以显示60帧画面，且每帧画面的显示时长相等。在此基础上，第三控制信号HF的频率例如为3000Hz的高频信号，从而在一帧画面中，每个待驱动元件D可以发光50次，即第二时长T2例如包括50个时间段t′。
需要说明的是，第三控制信号HF的占空比是可以设计和调整的，从而可以让时间段t′具有相同或者不同的长度，本申请对此不作限定。
示例的，在相关技术和本公开中，在显示低灰阶时，待驱动元件D的发光时长例如均为10微秒，在相关技术中，待驱动元件D是连续发光10微秒；而在本申请中，10微秒的发光时长被分为了50个时间段t′，则每个时间段t′为0.2微秒，待驱动元件D在1000微秒的时间段内高频间断性的发光50次。
在相关技术中，当显示面板1显示低灰阶时，采用的也是较大的驱动电流Id，以保证待驱动元件D的工作较为稳定，此时由于驱动电流Id较大，导致待驱动元件D持续的发光时长很小，从而在两帧画面切换时使得用户可以感受到闪烁，影响显示面板1的显示效果和用户体验。而在本公开的实施例中，当显示面板1显示低灰阶时，第二时长T2被分为了多个间隔的时间段t′，待驱动元件D从相关技术中的较短时间连续发光，变为本公开中的长时间内间断性的发光，从而在视觉上延长了待驱动元件D的发光时长，同时使得待驱动元件D处于连续暗态的时间缩短，从而在两帧画面切换时，用户感受不到闪烁，以此该善了显示面板1的显示效果。
本领域技术人员可以理解的是，虽然本公开中的第二时长T2与相关技术中在显示低灰阶时的发光时长可能是相等的，但是本公开中的第二时长T2由多个时间段t′组成，且相邻两个时间段t′之间存在间隔，从而本公开使得待驱动元件在发光时长为第二时长T2的时间内，在亮态和暗态之间变化时整体所持续的时间(第二时长T2与相邻的时间段t′之间间隔时间之和)是大于相关技术中的在显示低灰阶时的发光时长的，所以可以在视觉上延长待驱动元件D的发光时长。
基于上述，在本公开的实施例中，在对图7A～图7D的分析过程中可知，在一帧画面中，位于不同行的像素电路2的驱动时段的时长可以相同，本公开对各个像素电路2的驱动时长是否相同在此不作限定。
需要说明的是，在图7A～图7D中，虽然示意连续的两个驱动时段所示的各个信号为有效信号的阶段是相同的，但此仅为示意，本领域技术人员可以理解的是，针对同一个像素电路2，其在当前帧画面中所显示的亮度和下一帧画面中所显示的亮度可能相同，也可能不同，当为不同时，该像素电路2中的两个连续的驱动时段中各个信号为有效信号的阶段可能是不同的，例如某个像素电路2在当前帧需要显示高灰阶，而在下一帧需要显示低灰阶，此时该像素电路2所对应连续的两个驱动时段中的信号为有效信号的阶段便是不同，所以并不能因为图7A～图7D中所示意的连续两个阶段的信号是相同的，而以此对本公开造成限定。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种像素电路，包括：
输入电路，被配置为向待驱动元件输出驱动信号，以使待驱动元件发光；
时间控制电路，与所述输入电路耦接，被配置为响应于第一控制信号端提供的第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第一时长；以及响应于第二控制信号端提供的第二控制信号和第三控制信号端提供的第三控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长，所述第二时长小于所述第一时长，且所述第二时长包括多个间隔的时间段；
所述时间控制电路包括：第一时间控制子电路和第二时间控制子电路，所述第一时间控制子电路与所述第一控制信号端和第二节点耦接，所述第二节点与所述输入电路耦接；所述第一时间控制子电路被配置为在所述第一控制信号端的控制下，通过所述第二节点控制所述输入电路，以使待驱动元件的发光时长为第一时长；
所述第二时间控制子电路被配置为在所述第二控制信号端的控制下，将所述第三控制信号端提供的第三控制信号传输至第二节点，通过第二节点控制所述输入电路以使待驱动元件的发光时长为第二时长；
所述第二时间控制子电路包括第八晶体管，所述第八晶体管的栅极与所述第二控制信号端耦接，所述第八晶体管的第一极与所述第三控制信号端耦接，所述第八晶体管的第二极与所述第二节点耦接；
所述第二时间控制子电路与所述第一控制信号端耦接，所述第二时间控制子电路还包括第十晶体管，所述第十晶体管的栅极与所述第一控制信号端耦接，所述第十晶体管的第一极与所述第八晶体管的第二极耦接，所述第十晶体管的第二极与第二节点耦接。
2.根据权利要求1所述的像素电路，其中，所述时间控制电路还被配置为响应于所述第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
3.根据权利要求1或2所述的像素电路，其中，所述时间控制电路还被配置为响应于第四控制信号端提供的第四控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
4.根据权利要求3所述的像素电路，其中，所述第四控制信号端为栅极信号端。
5.根据权利要求1所述的像素电路，其中，所述第一时间控制子电路包括第七晶体管，所述第七晶体管的栅极和第一极与所述第一控制信号端耦接，所述第七晶体管的第二极与所述第二节点耦接。
6.根据权利要求5所述的像素电路，其中，所述第十晶体管的宽长比大于所述第七晶体管的宽长比。
7.根据权利要求6所述的像素电路，其中，所述第十晶体管的宽长比为所述第七晶体管的宽长比的至少2倍。
8.根据权利要求5或6所述的像素电路，其中，所述第二时间控制子电路还包括第九晶体管；所述第九晶体管的栅极与所第四控制信号端耦接，所述第九晶体管的第一极与所述第二控制信号端耦接，所述第九晶体管的第二极与第三节点耦接。
9.根据权利要求8所述的像素电路，其中，所述第二时间控制子电路还包括第二电容，所述第二电容的一端与所述第三节点耦接，另一端与接地端耦接。
10.根据权利要求1～9任一项所述的像素电路，其中，所述时间控制电路包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管和第二电容；
所述第七晶体管的栅极和第一极与所述第一控制信号端耦接，所述第七晶体管的第二极与第二节点耦接，所述第二节点与所述输入电路耦接；
所述第八晶体管的栅极与第三节点耦接，所述第八晶体管的第一极与所述第三控制信号端耦接，所述第八晶体管的第二极与所述第十晶体管的第一极耦接；
所述第九晶体管的栅极与第四控制信号端耦接，所述第九晶体管的第一极与所述第二控制信号端耦接，所述第九晶体管的第二极与所述第三节点耦接；
所述第十晶体管的栅极与所述第一控制信号端耦接，所述第十晶体管的第二极与所述第二节点耦接；
所述第二电容的一端与所述第三节点耦接，另一端与接地端耦接。
11.根据权利要求1～10任一项所述的像素电路，其中，所述输入电路包括：
数据写入子电路，与栅极信号端、数据信号端和第一电源电压信号端耦接，包括驱动晶体管；所述数据写入子电路被配置为，在所述栅极信号端的控制下，将所述数据信号端提供的数据信号写入所述驱动晶体管的栅极，以使所述驱动晶体管在其栅极电压和其源极电压的控制下输出驱动信号；
发光控制子电路，与数据写入子电路和时间控制电路耦接，被配置为根据所述时间控制电路所传输的信号控制所述数据写入子电路中的所述驱动晶体管驱动待驱动元件的发光时长。
12.根据权利要求11所述的像素电路，其中，所述数据写入子电路包括：第三晶体管、第五晶体管和第一电容，所述第三晶体管为驱动晶体管；所述第三晶体管的栅极与第一节点耦接，所述第三晶体管的第一极与所述第一电源电压信号端耦接，所述第五晶体管的栅极与所述栅极信号端耦接，所述第五晶体管的第一极与所述数据信号端耦接，所述第五晶体管的第二极与所述第一节点耦接；所述第一电容的一端与所述第一节点耦接，另一端与所述第一电源电压信号端耦接；
所述发光控制子电路包括第六晶体管，所述第六晶体管的栅极与所述时间控制电路耦接，所述第六晶体管的第一极与所述第三晶体管的第二极耦接，所述第六晶体管的第二极与所述待驱动元件的阳极耦接。
13.根据权利要求11所述的像素电路，其中，所述数据写入子电路包括：第二晶体管、第三晶体管、第五晶体管和第一电容，所述第三晶体管为驱动晶体管；所述第二晶体管的栅极与所述栅极信号端耦接，所述第二晶体管的第一极与所述第三晶体管的第二极耦接，所述第二晶体管的第二极与第一节点耦接；所述第三晶体管的栅极与所述第一节点耦接，所述第三晶体管的第一极与所述第一电源电压信号端耦接；所述第五晶体管的栅极与所述栅极信号端耦接，所述第五晶体管的第一极与所述数据信号端耦接，所述第五晶体管的第二极与所述第三晶体管的第一极耦接；所述第一电容的一端与所述第一节点耦接，另一端与所述第一电源电压信号端耦接；
所述发光控制子电路包括第六晶体管，所述第六晶体管的栅极与所述时间控制电路耦接，所述第六晶体管的第一极与所述第三晶体管的第二极耦接，所述第六晶体管的第二极与所述待驱动元件的阳极耦接。
14.根据权利要求12或13所述的像素电路，其中，所述发光控制子电路还包括第四晶体管，所述第四晶体管的栅极与发光控制信号端耦接，所述第四晶体管的第一极与所述第一电源电压信号端耦接，所述第四晶体管的第二极与所述第三晶体管的第一极耦接。
15.根据权利要求11～14任一项所述的像素电路，其中，所述输入电路还包括：复位子电路，所述复位子电路与复位信号端和初始化信号端耦接，被配置为在所述复位信号端的控制下，通过所述初始化信号端提供的初始化信号对所述驱动晶体管复位，或者对所述驱动晶体管和待驱动元件复位；
或者，所述复位子电路与复位信号端、所述栅极信号端和初始化信号端耦接，被配置为在所述复位信号端的控制下，对所述驱动晶体管复位，以及在所述栅极信号端的控制下，对待驱动元件复位。
16.一种显示装置，包括如权利要求1～15任一项所述的像素电路。
17.一种像素电路的控制方法，至少包括：数据写入阶段和发光阶段；
在所述数据写入阶段，输入电路被写入驱动信号，该驱动信号被配置为驱动待驱动元件发光；
在发光阶段，时间控制电路响应于第一控制信号端提供的第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第一时长；
或者响应于第二控制信号端提供的第二控制信号和第三控制信号端提供的第三控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长；其中所述第三控制信号为方波信号，所述第二时长小于所述第一时长，且所述第二时长包括多个间隔的时间段；
其中，所述时间控制电路包括：第一时间控制子电路和第二时间控制子电路，所述第一时间控制子电路与所述第一控制信号端和第二节点耦接，所述第二节点与所述输入电路耦接；所述第一时间控制子电路被配置为在所述第一控制信号端的控制下，通过所述第二节点控制所述输入电路，以使待驱动元件的发光时长为第一时长；
所述第二时间控制子电路被配置为在所述第二控制信号端的控制下，将所述第三控制信号端提供的第三控制信号传输至第二节点，通过第二节点控制所述输入电路以使待驱动元件的发光时长为第二时长；
所述第二时间控制子电路包括第八晶体管，所述第八晶体管的栅极与所述第二控制信号端耦接，所述第八晶体管的第一极与所述第三控制信号端耦接，所述第八晶体管的第二极与所述第二节点耦接；
所述第二时间控制子电路与所述第一控制信号端耦接，所述第二时间控制子电路还包括第十晶体管，所述第十晶体管的栅极与所述第一控制信号端耦接，所述第十晶体管的第一极与所述第八晶体管的第二极耦接，所述第十晶体管的第二极与第二节点耦接。
18.根据权利要求17所述的像素电路的控制方法，其中，所述时间控制电路还响应于所述第一控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
19.根据权利要求17或18所述的像素电路的控制方法，其中，所述时间控制电路还响应于第四控制信号端提供的第四控制信号，通过控制所述输入电路控制待驱动元件的发光时长为第二时长。
CN202080002224.XA 2020-09-30 2020-09-30 像素电路及其控制方法、显示装置 Active CN114641817B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/119501 WO2022067705A1 (zh) 2020-09-30 2020-09-30 像素电路及其控制方法、显示装置

Publications (2)

Publication Number Publication Date
CN114641817A CN114641817A (zh) 2022-06-17
CN114641817B true CN114641817B (zh) 2024-04-05

Family

ID=80949345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002224.XA Active CN114641817B (zh) 2020-09-30 2020-09-30 像素电路及其控制方法、显示装置

Country Status (3)

Country Link
US (2) US11557246B2 (zh)
CN (1) CN114641817B (zh)
WO (1) WO2022067705A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053301B (zh) * 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
CN117897759A (zh) * 2022-07-21 2024-04-16 京东方科技集团股份有限公司 像素驱动电路及驱动方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110782831A (zh) * 2019-11-05 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、显示设备和像素驱动电路驱动方法
CN111477162A (zh) * 2020-04-17 2020-07-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008233129A (ja) * 2007-03-16 2008-10-02 Sony Corp 画素回路および表示装置とその駆動方法
US20100060557A1 (en) * 2008-09-10 2010-03-11 Himax Technologies Limited Data de-skew block device and method of de-skewing transmitted data
JP2010281914A (ja) 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2012058351A (ja) 2010-09-06 2012-03-22 Hitachi Displays Ltd 画像表示装置
US8352642B2 (en) * 2010-11-02 2013-01-08 Himax Technologies Limited Method and apparatus of controlling an operational status of an electronic device
JP2013076811A (ja) 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
US9514695B2 (en) * 2014-10-31 2016-12-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit and liquid crystal display device
KR102286944B1 (ko) * 2015-03-24 2021-08-09 삼성디스플레이 주식회사 표시 패널 구동 장치 및 이를 포함하는 표시 장치
US9583070B2 (en) * 2015-03-26 2017-02-28 Himax Technologies Limited Signal transmitting and receiving system and associated timing controller of display
CN106782395B (zh) * 2016-12-30 2019-02-26 深圳市华星光电技术有限公司 Goa电路的驱动方法和驱动装置
CN108958518B (zh) * 2017-05-18 2021-08-06 群创光电股份有限公司 触控系统及其控制方法
CN110021263B (zh) 2018-07-05 2020-12-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110706652B (zh) 2019-10-09 2021-03-30 南京国兆光电科技有限公司 一种公共阳极微显示像素驱动电路及驱动方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110782831A (zh) * 2019-11-05 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、显示设备和像素驱动电路驱动方法
CN111477162A (zh) * 2020-04-17 2020-07-31 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20220148493A1 (en) 2022-05-12
CN114641817A (zh) 2022-06-17
US20230120064A1 (en) 2023-04-20
US11694600B2 (en) 2023-07-04
WO2022067705A1 (zh) 2022-04-07
US11557246B2 (en) 2023-01-17

Similar Documents

Publication Publication Date Title
US11450280B2 (en) Organic light emitting display device
US10056034B2 (en) Organic light-emitting pixel driving circuit, driving method and organic light-emitting display device
EP3816978A1 (en) Drive circuit and driving method therefor, and display apparatus
US10089932B2 (en) Method for powering off display apparatus, and display apparatus
KR101411621B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
JP5792156B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法
KR101848506B1 (ko) 유기발광 표시장치
CN106782304B (zh) 一种像素驱动电路、像素阵列、驱动方法及有机发光显示面板
WO2019218954A1 (zh) 像素电路及其驱动方法、装置、阵列基板及显示装置
US11694600B2 (en) Pixel circuit and method for controlling the same, and display device
CN114038420B (zh) 一种显示面板和显示装置
CN112216244B (zh) 显示面板及其驱动方法和显示模组
CN112313732A (zh) 显示设备
CN111899688B (zh) 一种显示面板及其亮度补偿方法、显示装置
CN112908246A (zh) 像素电路及其驱动方法、显示面板
CN112750392B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR20150064545A (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
CN111883035A (zh) 显示设备及其驱动方法
KR20150035073A (ko) 유기발광소자표시장치 및 그 구동방법
CN112820236A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
KR101929037B1 (ko) 유기발광다이오드 표시장치
KR102569729B1 (ko) 표시 장치 및 표시 장치의 제어 방법
CN114600184B (zh) 像素电路及其控制方法、显示装置
JP2016009135A (ja) 表示装置及びその駆動方法
WO2022094738A1 (zh) 像素电路及驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant