CN112750392B - 像素驱动电路及其驱动方法、显示面板、显示装置 - Google Patents
像素驱动电路及其驱动方法、显示面板、显示装置 Download PDFInfo
- Publication number
- CN112750392B CN112750392B CN201911046461.1A CN201911046461A CN112750392B CN 112750392 B CN112750392 B CN 112750392B CN 201911046461 A CN201911046461 A CN 201911046461A CN 112750392 B CN112750392 B CN 112750392B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- sub
- signal terminal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置,涉及显示技术领域,可提高显示面板的显示效果。一种像素驱动电路,包括:驱动子电路在第一扫描信号端和使能信号端的控制下,向待驱动元件提供驱动电流以驱动其工作,驱动电流与第一数据信号端的第一数据信号有关;在待驱动元件工作时,驱动晶体管与第一电源电压信号端电连接;时间控制子电路在第二扫描信号端和使能信号端的控制下,将第三电压信号端的第三电压信号传输至第一节点,使驱动晶体管截止以控制待驱动元件的工作时长;待驱动元件的工作时长与第二数据信号端的第二数据信号、第一电压信号端的第一电压信号和第二电压信号端的第二电压信号有关。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。
背景技术
自发光器件,因其亮度高,色域广的特点,受到广泛关注。然而,由于制作工艺均一性的问题,会导致自发光器件的开启电压不一致,并且自发光器件的光电转换特性(包括光电转换效率、均一性和色坐标等),会随着流过该自发光器件的电流的变化而发生改变,例如,在低电流密度下,自发光器件的发光效率会随着电流密度降低而降低,导致发光功耗较高,当其应用在显示面板上时,会对显示面板的显示效果造成一定的影响。
发明内容
本发明的实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置,可提高显示面板的显示效果。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种像素驱动电路,包括:驱动子电路和时间控制子电路;所述驱动子电路至少与第一扫描信号端、第一数据信号端、第一电源电压信号端、使能信号端、以及待驱动元件电连接;所述驱动子电路包括驱动晶体管,所述驱动晶体管的栅极与第一节点电连接;所述驱动子电路被配置为在来自所述第一扫描信号端的第一扫描信号和所述使能信号端的使能信号的控制下,向所述待驱动元件提供驱动电流;所述驱动电流与所述第一数据信号端提供的第一数据信号有关;其中,在向所述待驱动元件提供驱动电流时,所述驱动晶体管与所述第一电源电压信号端电连接;所述时间控制子电路至少与第一电压信号端、第二电压信号端、第三电压信号端、第二扫描信号端、第二数据信号端、所述使能信号端、以及所述第一节点电连接;所述时间控制子电路被配置为在来自所述第二扫描信号端的第二扫描信号和所述使能信号端的使能信号的控制下,将来自所述第三电压信号端的第三电压信号传输至所述第一节点,使所述驱动晶体管截止,以控制所述待驱动元件的工作时长;其中,所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号、所述第一电压信号端提供的第一电压信号和所述第二电压信号端提供的第二电压信号有关。
可选的,所述驱动子电路与第一扫描信号端、第一数据信号端、第一电源电压信号端、第四电压信号端、使能信号端、以及待驱动元件电连接;所述驱动电流与所述第一数据信号端提供的第一数据信号、所述第四电压信号端提供的第四电压信号有关,与所述第一电源电压信号端提供的第一电源电压信号和所述驱动晶体管的阈值电压无关。
可选的,所述驱动子电路还包括第一驱动子电路、第一数据写入子电路、以及第一控制子电路;所述第一驱动子电路包括所述驱动晶体管和第一电容,所述第一电容的第二极与所述第一节点电连接,所述第一电容的第一极与第二节点电连接;所述驱动晶体管的第一极与所述第一电源电压信号端电连接;所述第一数据写入子电路与所述第一扫描信号端、所述第一数据信号端、以及所述第一驱动子电路电连接;所述第一数据写入子电路被配置为在来自所述第一扫描信号端的第一扫描信号的控制下,将来自所述第一数据信号端的第一数据信号写入所述第二节点,并将来自所述第一电源电压信号端的第一电源电压信号和所述驱动晶体管的阈值电压写入所述第一节点,对所述驱动晶体管进行阈值电压补偿;所述第一控制子电路与所述使能信号端、所述第四电压信号端、所述第一驱动子电路、以及所述待驱动元件电连接;所述第一控制子电路被配置为在来自所述使能信号端的使能信号的控制下,将来自所述第四电压信号端的第四电压信号写入所述第二节点,并使所述驱动晶体管与所述待驱动元件连接。
可选的,所述驱动子电路还包括第一复位子电路;所述第一复位子电路与第一初始信号端、第一复位信号端以及所述第一节点电连接;所述第一复位子电路被配置为在来自所述第一复位信号端的第一复位信号的控制下,将来自所述第一初始信号端的第一初始信号传输至所述第一节点,对所述第一节点进行复位。
在此基础上,可选的,所述时间控制子电路包括第二数据写入子电路、第二控制子电路、以及第二驱动子电路;
所述第二驱动子电路包括第一晶体管和第二电容,所述第二电容的第一极与第三节点电连接,所述第二电容的第二极与第四节点电连接;所述第一晶体管的栅极与所述第四节点电连接;
所述第二数据写入子电路与所述第二扫描信号端、所述第二数据信号端、所述第二电压信号端、以及所述第二驱动子电路电连接;所述第二数据写入子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下,将来自所述第二数据信号端的第二数据信号写入所述第三节点,并将来自所述第二电压信号端的第二电压信号与所述第一晶体管的阈值电压写入所述第四节点;
所述第二控制子电路与所述使能信号端、所述第一电压信号端、第三电压信号端、所述第二驱动子电路、以及所述第一节点电连接;所述第二控制子电路被配置为在来自所述使能信号端的使能信号的控制下,将来自所述第一电压信号端的第一电压信号写入所述第三节点,并使所述第一晶体管与所述第一节点和所述第三电压信号端电连接,以控制所述待驱动元件的工作时长。
可选的,所述时间控制子电路还包括第二复位子电路;所述第二复位子电路与第二初始信号端、第二复位信号端以及所述第四节点电连接;所述第二复位子电路被配置为在来自所述第二复位信号端的第二复位信号的控制下,将来自所述第二初始信号端的第二初始信号传输至所述第四节点,对所述第四节点进行复位。
可选的,所述第一数据写入子电路包括第二晶体管和第三晶体管;所述第二晶体管的栅极与所述第一扫描信号端电连接,所述第二晶体管的第一极与所述第一数据信号端电连接,所述第二晶体管的第二极与所述第二节点电连接;所述第三晶体管的栅极与所述第一扫描信号端电连接,所述第三晶体管的第一极与所述驱动晶体管的栅极电连接,所述第三晶体管的第二极与所述驱动晶体管的第二极电连接。
可选的,所述第一控制子电路包括第四晶体管和第五晶体管;所述第四晶体管的栅极与所述使能信号端电连接,所述第四晶体管的第一极与所述第四电压信号端电连接,所述第四晶体管的第二极与所述第二节点电连接;所述第五晶体管的栅极与所述使能信号端电连接,所述第五晶体管的第一极与所述驱动晶体管的第二极电连接,所述第五晶体管的第二极与所述待驱动元件电连接。
可选的,所述第一复位子电路包括第六晶体管;所述第六晶体管的栅极与所述第一复位信号端电连接,所述第六晶体管的第一极与所述第一初始信号端电连接,所述第六晶体管的第二极与所述第一节点电连接。
可选的,所述第二数据写入子电路包括第七晶体管、第八晶体管和第九晶体管;所述第七晶体管的栅极与所述第二扫描信号端电连接,所述第七晶体管的第一极与所述第二数据信号端电连接,所述第七晶体管的第二极与所述第三节点电连接;所述第八晶体管的栅极与所述第二扫描信号端电连接,所述第八晶体管的第一极与所述第四节点电连接,所述第八晶体管的第二极与所述第一晶体管的第二极电连接;所述第九晶体管的栅极与所述第二扫描信号端电连接,所述第九晶体管的第一极与所述第一晶体管的第一极电连接,所述第九晶体管的第二极与所述第二电压信号端电连接。
可选的,所述第二控制子电路包括第十晶体管、第十一晶体管和第十二晶体管;所述第十晶体管的栅极与所述使能信号端电连接,所述第十晶体管的第一极与所述第一电压信号端电连接,所述第十晶体管的第二极与所述第三节点电连接;所述第十一晶体管的栅极与所述使能信号端电连接,所述第十一晶体管的第一极与所述第一晶体管的第二极电连接,所述第十一晶体管的第二极与所述第三电压信号端电连接;所述第十二晶体管的栅极与所述使能信号端电连接,所述第十二晶体管的第一极与所述第一节点电连接,所述第十二晶体管的第二极与所述第一晶体管的第一极电连接。
可选的,所述第二复位子电路包括第十三晶体管;所述第十三晶体管的栅极与所述第二复位信号端电连接,所述第十三晶体管的第一极与所述第四节点电连接,所述第十三晶体管的第二极与所述第二初始信号端电连接。
第二方面,提供一种显示面板,包括如上述的像素驱动电路、以及待驱动元件。
可选的,所述显示面板包括多个亚像素,每个所述亚像素对应设置一个所述像素驱动电路;所述显示面板还包括:多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、及多条第二数据信号线;同一行所述亚像素对应的各所述像素驱动电路与同一条所述第一扫描信号线及同一条所述第二扫描信号线电连接;同一列所述亚像素对应的各所述像素驱动电路与同一条所述第一数据信号线及同一条所述第二数据信号线电连接。
可选的,所述待驱动元件为微型发光二极管或者迷你发光二极管。
第三方面,提供一种显示装置,包括如上述的显示面板。
第四方面,提供一种如上述的像素驱动电路的驱动方法,所述像素驱动电路的驱动方法包括:一个帧周期包括扫描阶段和工作阶段,所述扫描阶段包括多个行扫描时段;在所述多个行扫描时段中的每个行扫描时段:驱动子电路在第一扫描信号端的控制下,至少写入来自第一数据信号端的第一数据信号;时间控制子电路在第二扫描信号端的控制下,至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号;在所述工作阶段:所述驱动子电路在来自使能信号端的使能信号的控制下,向待驱动元件提供驱动电流;所述驱动电流与所述第一数据信号端提供的第一数据信号有关;所述时间控制子电路在来自所述使能信号端的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点,使所述驱动子电路中的驱动晶体管截止,以控制所述待驱动元件的工作时长;所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号、第一电压信号端提供的电位在设定电压范围内变化的第一电压信号和第二电压信号端提供的第二电压信号有关。
可选的,在所述驱动子电路包括第一驱动子电路、第一数据写入子电路、以及第一控制子电路的情况下,在所述多个行扫描时段中的每个行扫描时段,驱动子电路在第一扫描信号端的控制下,至少写入来自第一数据信号端的第一数据信号,在所述工作阶段,所述驱动子电路在来自使能信号端的信号的控制下,向待驱动元件提供驱动电流,包括:在所述多个行扫描时段中的每个行扫描时段:所述第一数据写入子电路在来自所述第一扫描信号端的信号的控制下,将来自所述第一数据信号端的第一数据信号写入第二节点,并将来自所述第一电源电压信号端的第一电源电压信号和所述驱动晶体管的阈值电压写入所述第一节点,对所述驱动晶体管进行阈值电压补偿;在所述工作阶段:所述第一控制子电路在来自所述使能信号端的使能信号的控制下,将来自第四电压信号端的第四电压信号写入所述第二节点,并使所述驱动晶体管与所述待驱动元件连接。
可选的,在所述时间控制子电路包括第二数据写入子电路、第二控制子电路、以及第二驱动子电路的情况下,在所述多个行扫描时段中的每个行扫描时段,时间控制子电路在第二扫描信号端的控制下,至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号,在所述工作阶段,所述时间控制子电路在来自所述使能信号端的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点,使所述驱动子电路中的驱动晶体管截止,以控制所述待驱动元件的工作时长,包括:在所述多个行扫描时段中的每个行扫描时段:所述第二数据写入子电路在来自第二扫描信号端的第二扫描信号的控制下,将来自所述第二数据信号端的第二数据信号传输至第三节点,并将来自所述第二电压信号端的第二电压信号与第一晶体管的阈值电压写入第四节点;在所述工作阶段:所述第二控制子电路在来自所述使能信号端的使能信号的控制下,将来自所述第一电压信号端的第一电压信号传输至所述第三节点,并使所述第一晶体管与所述第三电压信号端和所述第一节点电连接,以控制所述待驱动元件的工作时长。
综上所述,本发明实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置,该像素驱动电路包括驱动子电路和时间控制子电路,驱动子电路至少与第一扫描信号端、第一数据信号端、第一电源电压信号端、使能信号端、以及待驱动元件电连接。驱动子电路包括驱动晶体管,驱动晶体管的栅极与第一节点电连接。时间控制子电路至少与第一电压信号端、第二电压信号端、第三电压信号端、第二扫描信号端、第二数据信号端、使能信号端、以及第一节点电连接。驱动子电路用于在来自第一扫描信号端的第一扫描信号和使能信号端的使能信号的控制下,向待驱动元件提供驱动电流。并且,该驱动电流与第一数据信号端提供的第一数据信号有关。在向待驱动元件提供驱动电流时,驱动晶体管与第一电源电压信号端电连接。时间控制子电路用于在来自第二扫描信号端的第二扫描信号和使能信号端的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点,使驱动晶体管截止,以控制待驱动元件的工作时长。其中,待驱动元件的工作时长与第二数据信号端提供的第二数据信号、第一电压信号端提供的第一电压信号和第二电压信号端提供的第二电压信号有关。在此基础上,可以通过驱动子电路控制驱动电流的幅值,并通过时间控制子电路控制该驱动电流传输至待驱动元件的时长,实现对待驱动元件的驱动电流的幅值以及工作时长的控制,进而实现对待驱动元件的控制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图;
图2为本发明实施例提供的一种亚像素的结构示意图;
图3为本发明实施例提供的一种像素驱动电路的结构示意图;
图4为本发明实施例提供的另一种像素驱动电路的结构示意图;
图5为本发明实施例提供的又一种像素驱动电路的结构示意图;
图6为图5中的像素驱动电路的具体结构示意图;
图7为一种用于驱动如图6所示的像素驱动电路的信号时序图;
图8为另一种用于驱动如图6所示的像素驱动电路的信号时序图;
图9为本发明实施例提供的另一种像素驱动电路的具体结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种显示装置,包括显示面板。如图1所示,显示面板上包括多个亚像素P。
需要说明的是,图1中以上述多个亚像素P呈n行m列的阵列形式排列为例进行示意,但本发明实施例不限于此,上述多个亚像素P还可以以其他方式进行排布。
该显示面板还包括像素驱动电路和待驱动元件L。如图2所示,在显示面板的每个亚像素P中,对应设置一个待驱动元件L和与其电连接的一个像素驱动电路,该像素驱动电路用于驱动待驱动元件L发光。
其中,该待驱动元件L还与第二电源电压信号端VSS电连接。
可选的,待驱动元件L为电流型驱动器件,进一步地,可以为电流型发光二极管,如微型发光二极管(Micro Light Emitting Diode,Micro LED)或者迷你发光二极管(MiniLight Emitting Diode,Mini LED)或者有机电致发光二极管(Organic Light EmittingDiode,OLED)。在这种情况下,文中所述的工作时长可以被理解为发光器件的发光时长;待驱动元件L的第一极和第二极分别为发光二极管的阳极和阴极。
在此基础上,显示面板还包括:多条第一扫描信号线G1(1)~G1(n)、多条第一数据信号线D1(1)~D1(m)、多条第二扫描信号线G2(1)~G2(n)、多条第二数据信号线D2(1)~D2(m)、以及多条使能信号线E1(1)~E1(n)。
可以理解的是,同一行亚像素P对应的各像素驱动电路与同一条第一扫描信号线、同一条第二扫描信号线、以及同一条使能信号线电连接。同一列亚像素对应的各像素驱动电路与同一条第一数据信号线、同一条第二数据信号线电连接。示例的,如图1所示,第一行亚像素对应的像素驱动电路与第一扫描信号线G1(1)、第二扫描信号线G2(1),以及使能信号线E(1)电连接,第一列亚像素对应的像素驱动电路与第一数据信号线D1(1)、以及第二数据信号线D2(1)电连接。
并且,显示面板还包括多条第一电源电压信号线LVDD。
需要说明的是,本领域技术人员可以根据显示面板的空间结构,设置第一电源电压信号线LVDD与亚像素对应的各像素驱动电路的连接方式。例如,如图1所示,同一列亚像素对应的各像素驱动电路可以与同一条第一电源电压信号线电连接。
在此情况下,多条第一扫描信号线为第一扫描信号端Gate1提供第一扫描信号,多条第二扫描信号线为第二扫描信号端Gate2提供第二扫描信号,多条使能信号线为使能信号端EM提供使能信号,多条第一数据信号线为第一数据信号端Data1提供第一数据信号,多条第二数据信号线为第二数据信号端Data2提供第二数据信号,多条第一电源电压信号线为第一电源电压信号端VDD提供第一电源电压信号,从而为像素驱动电路提供第一扫描信号、第二扫描信号、使能信号、第一数据信号、第二数据信号、以及第一电源电压信号。
需要说明的是,以上所述的显示面板所包括的多条信号线的排布,以及图1示出的显示面板的布线图仅是一种示例,并不构成对显示面板的结构的限制。
此外,显示面板还可以包括多条第二电源电压信号线,同一列亚像素P对应的各待驱动元件L与同一条第二电源电压信号线电连接(图1中未示出),多条第二电源电压信号线为第二电源电压信号端VSS提供第二电源电压信号,从而为与第二电源电压信号端VSS电连接的待驱动元件L提供第二电源电压信号。
在上述的基础上,本发明实施例提供一种像素驱动电路,如图3所示,包括:驱动子电路10和时间控制子电路20。
驱动子电路10至少与第一扫描信号端Gate1、第一数据信号端Data1、第一电源电压信号端VDD、使能信号端EM、以及待驱动元件L电连接。驱动子电路10包括驱动晶体管Td,驱动晶体管Td的栅极与第一节点A电连接。
时间控制子电路20至少与第一电压信号端V1、第二电压信号端V2、第三电压信号端V3、第二扫描信号端Gate2、第二数据信号端Data2、使能信号端EM、以及第一节点A电连接。
其中,驱动子电路10用于在来自第一扫描信号端Gate1的第一扫描信号和使能信号端EM的使能信号的控制下,向待驱动元件L提供驱动电流,以驱动待驱动元件L发光。并且,该驱动电流与第一数据信号端Data1提供的第一数据信号有关。
在待驱动元件L发光时,驱动晶体管Td与第一电源电压信号端VDD电连接。
需要说明的是,第一数据信号端Data1提供的第一数据信号可以为使待驱动元件L能够具有较高的发光效率的固定高电平信号,在此情况下,像素驱动电路主要通过时间控制子电路20来控制灰阶。或者,第一数据信号的电位可以在一定的电压区间范围内变化,在该电压区间范围内的第一数据信号能够保证待驱动元件L具有较高的发光效率,在此情况下,像素驱动电路通过驱动子电路10和时间控制子电路20的共同控制灰阶。
时间控制子电路20用于在来自第二扫描信号端Gate2的第二扫描信号和使能信号端EM的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点A,使驱动晶体管Td截止,以控制待驱动元件L的发光时长。
其中,待驱动元件L的发光时长与第二数据信号端Data2提供的第二数据信号、第一电压信号端V1提供的第一电压信号和第二电压信号端V2提供的第二电压信号有关。
在此情况下,显示面板还包括多条第一电压信号线LV1、多条第二电压信号线LV2、以及多条第三电压信号线LV3。
需要说明的是,本领域技术人员可以根据显示面板的空间结构,设置第一电压信号线LV1、第二电压信号线LV2、以及第三电压信号线LV3与亚像素对应的各像素驱动电路的连接方式。
例如,如图1所示,同一列亚像素P对应的各像素驱动电路可以与同一条第一电压信号线LV1、同一条第二电压信号线LV2、以及同一条第三电压信号线LV3电连接。在此情况下,多条第一电压信号线LV1为第一电压信号端V1提供第一电压信号,多条第二电压信号线LV2为第一电压信号端V2提供第二电压信号,多条第三电压信号线LV3为第三电压信号端V3提供第三电压信号。
需要说明的是,第二电压信号、第三电压信号和第四电压信号在一帧时间内均为固定电平信号。本领域技术人员可以在保证像素驱动电路正常工作的情况下,对第二电压信号、第三电压信号和第四电压信号的电压大小进行设定。
可以理解的是,驱动子电路10可以通过控制第一数据信号端Data1提供的第一数据信号的大小,从而控制传输至待驱动元件L的驱动电流的幅值。时间控制子电路20通过控制第二数据信号端Data2提供的第二数据信号、第一电压信号端V1提供的第一电压信号和第二电压信号端V2提供的第二电压信号,控制驱动电流传输至待驱动元件L的时长,将来自第三电压信号端的第三电压信号传输至第一节点A,使驱动晶体管Td截止,使得驱动子电路10无法向待驱动元件L提供驱动电流,从而不会驱动待驱动元件L发光,实现了对待驱动元件L的工作时长的控制。
当待驱动元件L为微型无机发光二极管时,在待驱动元件L可以进行不同灰阶的显示,即通过控制待驱动元件L的驱动电流幅值以及发光时长,实现改变待驱动元件L的发光强度,进而实现对应的灰阶显示,并且,通过缩短待驱动元件L的发光时长实现低灰阶显示,可以使驱动电流的幅值维持在较高值范围内,提高待驱动元件L的发光效率,避免使用小电流幅值实现低灰阶显示的情况下待驱动元件L发光效率较低、功耗较高的问题,从而提高显示面板的显示效果。
综上,本发明实施例提供一种像素驱动电路,该像素驱动电路包括驱动子电路10和时间控制子电路20,驱动子电路10至少与第一扫描信号端Gate1、第一数据信号端Data1、第一电源电压信号端VDD、使能信号端EM、以及待驱动元件L电连接。驱动子电路10包括驱动晶体管Td,驱动晶体管Td的栅极与第一节点A电连接。时间控制子电路20至少与第一电压信号端V1、第二电压信号端V2、第三电压信号端V3、第二扫描信号端Gate2、第二数据信号端Data2、使能信号端EM、以及第一节点A电连接。驱动子电路10用于在来自第一扫描信号端Gate1的第一扫描信号和使能信号端EM的使能信号的控制下,向待驱动元件L提供驱动电流,以驱动待驱动元件L发光。并且,该驱动电流与第一数据信号端Data1提供的第一数据信号有关。在待驱动元件L发光时,驱动晶体管Td与第一电源电压信号端VDD电连接。时间控制子电路20用于在来自第二扫描信号端Gate2的第二扫描信号和使能信号端EM的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点A,使驱动晶体管Td截止,以控制待驱动元件L的发光时长。其中,待驱动元件L的发光时长与第二数据信号端Data2提供的第二数据信号、第一电压信号端V1提供的第一电压信号和第二电压信号端V2提供的第二电压信号有关。在此基础上,可以通过驱动子电路10控制驱动电流的幅值,并通过时间控制子电路20控制该驱动电流传输至待驱动元件L的时长,实现对待驱动元件L的驱动电流的幅值以及工作时长的控制,进而实现对待驱动元件L的控制。这样,在待驱动元件L进行不同灰阶的显示时,通过控制待驱动元件L的驱动电流幅值以及发光时长,实现改变待驱动元件L的发光强度,进而实现对应的灰阶显示。并且,通过缩短待驱动元件L的发光时长实现低灰阶显示,可以使驱动电流的幅值维持在较高值范围内,提高待驱动元件L的发光效率,避免小电流幅值实现低灰阶显示的情况下待驱动元件L发光效率较低、功耗较高的问题,从而提高显示面板的显示效果。
在本发明的一些实施例中,如图4所示,驱动子电路10与第一扫描信号端Gate1、第一数据信号端Data1、第一电源电压信号端VDD、第四电压信号端V4、使能信号端EM、以及待驱动元件L电连接。
其中,驱动子电路10用于在来自第一扫描信号端Gate1的第一扫描信号和来自使能信号端EM的使能信号的控制下,向待驱动元件L提供驱动电流,以驱动待驱动元件L发光。该驱动电流与第一数据信号端Data1提供的第一数据信号、第四电压信号端V4提供的第四电压信号有关,而与第一电源电压信号端VDD提供的第一电源电压信号和驱动晶体管Td的阈值电压无关。
在此情况下,显示面板还包括多条第四电压信号线LV4。
需要说明的是,本领域技术人员可以根据显示面板的空间结构,设置第四电压信号线LV4与亚像素对应的各像素驱动电路的连接方式。例如,如图1所示,同一列亚像素P对应的各像素驱动电路与同一条第四电压信号线LV4电连接。多条第四电压信号线LV4为第四电压信号端V4提供第四电压信号。
可以理解的是,驱动子电路10可以通过控制第一数据信号端Data1提供的第一数据信号和第四电压信号端V4提供的第四电压信号的大小,从而控制传输至待驱动元件L的驱动电流的幅值。并且,由于流过待驱动元件L的驱动电流,与第一数据信号端Data1提供的第一数据信号、第四电压信号端V4提供的第四电压信号有关,与第一电源电压信号端VDD提供的第一电源电压信号和驱动晶体管Td的阈值电压无关,从而可以避免驱动晶体管Td的阈值电压和IR压降对发光亮度的影响,提高了显示面板亮度的均匀性。
在此基础上,本发明的一些实施例中,如图5所示,驱动子电路10还包括第一驱动子电路101、第一数据写入子电路102、以及第一控制子电路103。
第一驱动子电路101包括驱动晶体管Td和第一电容C1。
其中,第一电容C1的第二极与第一节点A电连接,第一电容C1的第一极与第二节点B电连接。驱动晶体管Td的第一极与第一电源电压信号端VDD电连接。
第一数据写入子电路102与第一扫描信号端Gate1、第一数据信号端Data1、以及第一驱动子电路101电连接。
第一控制子电路103与使能信号端EM、第四电压信号端V4、第一驱动子电路101、以及待驱动元件L电连接。
其中,第一数据写入子电路102用于在来自第一扫描信号端Gate1的信号的控制下,将来自第一数据信号端Data1的第一数据信号写入第二节点B,并将来自第一电源电压信号端VDD的第一电源电压信号和驱动晶体管Td的阈值电压写入第一节点A,对驱动晶体管Td进行阈值电压补偿。
第一控制子电路103用于在来自使能信号端EM的信号的控制下,将来自第四电压信号端V4的第四电压信号写入第二节点B,并使驱动晶体管Td与待驱动元件L连接,以通过驱动晶体管Td驱动待驱动元件L发光。
因此,通过第一数据写入子电路102来自第一数据信号端Data1的第一数据信号写入第二节点B,并将来自第一电源电压信号端VDD的第一电源电压信号和驱动晶体管Td的阈值电压写入第一节点A,对驱动晶体管Td进行阈值电压补偿,并通过将来自第四电压信号端V4的第四电压信号写入第二节点B,使得驱动晶体管Td驱动待驱动元件L时,流过待驱动元件L的电流与第一电源电压信号端VDD提供的第一电源电压信号和驱动晶体管Td的阈值电压无关,从而实现了对第一驱动子电路101中的驱动晶体管Td的阈值电压补偿和IR压降补偿,消除了驱动晶体管Td的阈值电压和IR压降对发光亮度的影响,提高了显示面板亮度的均匀性。
在此基础上,在本发明的一些实施例中,如图5所示,驱动子电路还包括第一复位子电路104。
第一复位子电路104与第一初始信号端Init1、第一复位信号端Reset1以及第一节点A电连接。
其中,第一复位子电路104用于在来自第一复位信号端Reset1的信号的控制下,将来自第一初始信号端Init1的信号传输至第一节点A,对第一节点A进行复位。
在此情况下,如图1所示,显示面板还包括多条第一复位信号线R1(1)~R1(n)、以及多条第一初始信号线(图1中未示出)。其中,同一行亚像素P对应的各像素驱动电路与同一条第一复位信号线电连接,同一列亚像素P对应的各像素驱动电路与同一条第一初始信号线电连接。多条第一复位信号线为第一复位信号端Reset1提供第一复位信号,多条第一初始信号线为第一初始信号端Init1提供第一初始信号。
可以理解的是,由于第一电容C1的第二极和驱动晶体管Td的栅极均与第一节点A电连接,因此,在第一复位子电路104对第一节点A进行复位的同时,第一电容C1的第二极和驱动晶体管Td的栅极也均被复位,从而实现了对第一驱动子电路101的降噪。
在本发明的一些实施例中,如图5所示,时间控制子电路20包括第二驱动子电路201、第二数据写入子电路202、以及第二控制子电路203。
第二驱动子电路201包括第一晶体管T1和第二电容C2。
其中,第二电容C2的第一极与第三节点M电连接,第二电容C2的第二极与第四节点N电连接。第一晶体管T1的栅极与第四节点N电连接。
第二数据写入子电路202与第二扫描信号端Gate2、第二数据信号端Data2、第二电压信号端V2、以及第二驱动子电路201电连接。
第二控制子电路203与使能信号端EM、第一电压信号端V1、第三电压信号端V3、第二驱动子电路201、以及第一节点A电连接。
其中,第二数据写入子电路202用于在来自第二扫描信号端Gate2的信号的控制下,将来自第二数据信号端Data2的第二数据信号写入第三节点M,并将来自第二电压信号端V2的第二电压信号与第一晶体管T1的阈值电压写入第四节点N。
第二控制子电路203用于在来自使能信号端EM的信号的控制下,将来自第一电压信号端V1的电位在设定电压范围内变化的第一电压信号写入第三节点M,并使第一晶体管T1与第一节点A和第三电压信号端V3电连接,以控制待驱动元件L的发光时长。
其中,第一电压信号的电位在设定电压范围内随时间发生变化,且该设定电压范围与相应的待驱动元件L的发光时长相关。每个像素驱动电路被写入的第一电压信号端V1所具有的在设定电压范围内变化的第一电压信号的电位与该像素驱动电路所驱动的待驱动元件L需要发光的发光时长相关。通过改变在设定电压范围内变化的第一电压信号的电位,也可以实现对待驱动元件L的发光时长的控制,从而实现对亚像素的灰阶的控制。
可以理解的是,第二数据写入子电路202将来自第二数据信号端Data2的第二数据信号写入第三节点M,并将来自第二电压信号端V2的第二电压信号与第一晶体管T1的阈值电压写入第四节点N,使得第二电容C2的第一极的电位与第二数据信号的电位相同,第二极的电位为第三电压信号的电位与第一晶体管T1的阈值电压的电位之和。并且,第二控制子电路203将来自第一电压信号端V1的电位在设定电压范围内变化的第一电压信号写入第三节点M时,第二电容C2的第一极的电位与第一电压信号的电位相同,由于第一电压信号的电位在设定电压范围内变化,且第二电容C2的两极的电位差不会突变,因此,第四节点N的电位会随着第三节点M的电位变化,即,第四节点N的电位随着第一电压信号的电位同步变化。
在此基础上,当第四节点N的电位变化到某一特定值时,可以使得第一晶体管T1开启,此时,第一晶体管T1与第一节点A和第三电压信号端V3电连接,将来自第三电压信号端V3的第三电压信号传输至第一节点A,使得驱动晶体管Td截止,从而控制驱动晶体管Td的开启时间,以控制待驱动元件L的发光时长。
在此基础上,可选的,如图5所示,时间控制子电路20还包括第二复位子电路204。
第二复位子电路204与第二初始信号端Init2、第二复位信号端Reset2以及第四节点N电连接。
第二复位子电路204用于在来自第二复位信号端Reset2的信号的控制下,将来自第二初始信号端Init2的信号传输至第四节点N,对第四节点N进行复位。
在此情况下,如图1所示,显示面板还包括多条第二复位信号线R2(1)~R2(n)、以及多条第二初始信号线(图1未示出)。其中,同一行亚像素P对应的各像素驱动电路与同一条第二复位信号线电连接,同一列亚像素P对应的各像素驱动电路与同一条第二初始信号线电连接。多条第二复位信号线为第二复位信号端Reset2提供第一复位信号,多条第二初始信号线为第二初始信号端Init2提供第二初始信号。
可以理解的是,由于第二电容C2的第二极和第一晶体管T1的栅极均与第四节点N电连接,因此,在第二复位子电路204对第四节点N进行复位的同时,第二电容C2的第二极和第一晶体管T1的栅极也均被复位,从而实现了对第二驱动子电路201的降噪。
具体地,在本发明的一些实施例中,如图6所示,第一数据写入子电路102包括第二晶体管T2和第三晶体管T3。
第二晶体管T2的栅极与第一扫描信号端Gate1电连接,第二晶体管T2的第一极与第一数据信号端Data1电连接,第二晶体管T2的第二极与第二节点B电连接。
第三晶体管T3的栅极与第一扫描信号端Gate1电连接,第三晶体管T3的第一极与驱动晶体管Td的栅极电连接,第三晶体管T3的第二极与驱动晶体管Td的第二极电连接。
在本发明的一些实施例中,如图6所示,第一控制子电路103包括第四晶体管T4和第五晶体管T5。
第四晶体管T4的栅极与使能信号端EM电连接,第四晶体管T4的第一极与第四电压信号端V4电连接,第四晶体管T4的第二极与第二节点B电连接。
第五晶体管T5的栅极与使能信号端EM电连接,第五晶体管T5的第一极与驱动晶体管Td的第二极电连接,第五晶体管T5的第二极与待驱动元件L电连接。
在本发明的一些实施例中,如图6所示,第一复位子电路104包括第六晶体管T6。
第六晶体管T6的栅极与第一复位信号端Reset1电连接,第六晶体管T6的第一极与第一初始信号端Init1电连接,第六晶体管T6的第二极与第一节点A电连接。
在本发明的一些实施例中,如图6所示,第二数据写入子电路202包括第七晶体管T7、第八晶体管T8和第九晶体管T9。
第七晶体管T7的栅极与第二扫描信号端Gate2电连接,第七晶体管T7的第一极与第二数据信号端Data2电连接,第七晶体管T7的第二极与第三节点M电连接。
第八晶体管T8的栅极与第二扫描信号端Gate2电连接,第八晶体管T8的第一极与第四节点N电连接,第八晶体管T8的第二极与第一晶体管T1的第二极电连接。
第九晶体管T9的栅极与第二扫描信号端Gate2电连接,第九晶体管T9的第一极与第一晶体管T1的第一极电连接,第九晶体管T9的第二极与第二电压信号端V2电连接。
在本发明的一些实施例中,如图6所示,第二控制子电路203包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12。
第十晶体管T10的栅极与使能信号端EM电连接,第十晶体管T10的第一极与第一电压信号端V1电连接,第十晶体管T10的第二极与第三节点M电连接。
第十一晶体管T11的栅极与使能信号端EM电连接,第十一晶体管T11的第一极与第一晶体管的第二极电连接,第十一晶体管T11的第二极与第三电压信号端V3电连接。
第十二晶体管T12的栅极与使能信号端EM电连接,第十二晶体管T12的第一极与第一节点A电连接,第十二晶体管T12的第二极与第一晶体管T1的第一极电连接。
在本发明的一些实施例中,如图6所示,第二复位子电路204包括第十三晶体管T13。
第十三晶体管T13的栅极与第二复位信号端Reset2电连接,第十三晶体管T13的第一极与第四节点N电连接,第十三晶体管T13的第二极与第二初始信号端Init2电连接。
需要说明的是,上述的晶体管的第一极可以是漏极、第二极可以是源极;或者,第一极可以是源极、第二极可以是漏极。本发明对此不作限制。当驱动晶体管Td为P型晶体管时,由于P型晶体管的源极电压高于漏极电压,因此,驱动晶体管Td的第一极为源极,第二极为漏极。当驱动晶体管为N型晶体管时,与P型晶体管正好相反。
此外,根据晶体管导电方式的不同,可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明对此不作限制。
在此基础上,结合图7所示的信号时序图,对图6所示的像素驱动电路在不同的阶段的工作情况进行详细的举例说明。其中,图6所示的像素驱动电路中各个子电路中的晶体管均为P型晶体管。
需要说明的是,如图7所示,一个帧周期包括扫描阶段(P1~P6)和工作阶段(P6~P7)。其中,扫描阶段(P1~P6)包括多个行扫描时段,该多个行扫描时段为n行扫描时段,即,n个行扫描时段分别为ts1~tsn,例如,第一行扫描时段为ts1,第n行扫描时段为tsn,且n不小于2。
需要说明的是,在显示面板包括n行m列亚像素,每个亚像素对应一个像素驱动电路的情况下,在扫描阶段(P1~P6),对第一行至第n行的亚像素进行逐行扫描,依次将第二电压信号、第一数据信号和第二数据信号写入每一行亚像素对应的像素驱动电路。在对第一行至第n行的亚像素逐行扫描完毕后,进入工作阶段(P6~P7),在工作阶段(P6~P7),n行m列亚像素对应的像素驱动电路同时接收第一电压信号、第三电压信号、以及第四电压信号。其中,每个亚像素对应的像素驱动电路所写入的第一电压信号的电位均在设定电压范围内变化。
或者,在本发明的另一些实施例中,各像素驱动电路也可以在每一行的亚像素扫描时段结束后直接进入该行的工作阶段,如在第一行扫描完毕后进入第一行工作阶段,在第n行扫描完毕后进入第n行工作阶段。
在每个行扫描时段,同一行的m个亚像素所对应的m个像素驱动电路同时被写入不同的第一数据信号,也就是说第一数据信号为一组信号;同一行的m个亚像素所对应的m个像素驱动电路同时被写入不同的第二数据信号,也就是说第二数据信号为一组信号。同一行的m个亚像素所对应的m个像素驱动电路所写入的第一数据信号和第二数据信号与对应亚像素需要显示的灰阶有关。
以下以第一列亚像素所对应的像素驱动电路为例,进行说明。
如图7所示,在扫描阶段(P1~P6)中的第一行扫描时段ts1,第一行的第一个亚像素对应的像素驱动电路包括如下驱动过程:
在驱动子电路10的复位阶段(P1~P2),由于第一复位信号端Reset1输入低电平信号,因此第六晶体管T6开启,使得来自第一初始信号端Init1的第一初始信号传输至第一节点A,实现对第一节点A的复位。此时,第一节点A的电位为第一初始信号的电位Vinit1。在此情况下,与第一节点A电连接的第一电容C1的第二极、以及驱动晶体管Td的栅极也均被复位,即,对第一驱动子电路101的电压进行复位。
可以理解的是,第一初始信号端Init1提供的第一初始信号能够消除上一帧的信号对第一节点A的影响,该第一初始信号可以为低电平信号,也可以为高电平信号。在一些实施例中,当Td管为P型管时,第一初始信号为高电平,在第一复位子电路104工作时,对第一节点A进行复位,且能够保证Td为关闭的状态。
此时,由于第二复位信号端Reset2、第一扫描信号端Gate1、使能信号端EM、以及第二扫描信号端Gate2均输入高电平信号,因此,除了第六晶体管T6外,其余的晶体管全部处于截止状态,待驱动元件L关闭不发光。
在驱动子电路10的数据写入阶段(P2~P3),第二晶体管T2在第一扫描信号端Gate1的低电平信号的控制下开启,将来自第一数据信号端Data1的第一数据信号写入第二节点B,使得第二节点B的电位为第一数据信号的电位Vdata1。此时,与第二节点B电连接的第一驱动子电路101中的第一电容C1的第一极的电位也为Vdata1。
同时,第三晶体管T3在第一扫描信号端Gate1的低电平信号的控制下开启,将驱动晶体管Td的栅极和第二极相连,使驱动晶体管Td处于自饱和状态,则驱动晶体管Td的栅极的电位为其第一极的电位与其阈值电压Vthd之和。由于驱动晶体管Td的第一极与第一电源电压信号端VDD电连接,因此驱动晶体管Td的第一极的电位为来自第一电源电压信号端VDD的第一电源电压信号的电位Vdd。在此情况下,驱动晶体管Td的栅极的电位为第一电源电压信号端VDD的电位Vdd与驱动晶体管Td的阈值电压Vthd之和,即为Vdd+Vthd。此时,与驱动晶体管Td的栅极电连接的第一节点A的电位也为Vdd+Vthd。
在此情况下,与第一节点A电连接第一电容C1的第二极的电位为Vdd+Vthd。而第一电容C1的第一极的电位为Vdata1,即第一电容C1的两极分别被充电,且存在电位差Vdata1-Vdd-Vthd。
在此基础上,由于使能信号端EM输入高电平信号,使得第五晶体管T5截止,因此待驱动元件L与驱动晶体管Td未连接,待驱动元件L关闭不发光。
此外,由于第一复位信号端Reset1、第二复位信号端Reset2、使能信号端EM、以及第二扫描信号端Gate2均输入高电平信号,因此,第四晶体管T4、第六晶体管T6、以及时间控制子电路20中的所有晶体管均截止。
在时间控制子电路20的复位阶段(P3~P4),由于第二复位信号端Reset2输入低电平信号,因此第十三晶体管T13开启,使得来自第二初始信号端Init2的第二初始信号传输至第四节点N,实现对第四节点N的复位。此时,第四节点N的电位为第二初始信号的电位Vinit2。在此情况下,与第四节点N电连接的第二电容C2的第二极、以及第一晶体管T1的栅极也均被复位,即,对第二驱动子电路201的电压进行复位。
可以理解的是,第二初始信号端Init2提供的第二初始信号能够消除上一帧的信号对第四节点N的影响,该第二始信号可以为低电平信号,也可以为高电平信号。在一些实施例中,当T1管为P型管时,第一初始信号为高电平,在第一复位子电路104工作时,对第一节点A进行复位,且能够保证T1为关闭的状态。
此时,由于第一复位信号端Reset1、第一扫描信号端Gate1、使能信号端EM、以及第二扫描信号端Gate2均输入高电平信号,因此,第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截止状态。在此情况下,待驱动元件L关闭不发光。
在时间控制子电路20的数据写入阶段(P4~P5),第七晶体管T7在第二扫描信号端Gate2的低电平信号的控制下开启,将来自第二数据信号端Data2的第二数据信号传输至第三节点M,使得第三节点M的电位为第二数据信号的电位Vdata2。由于第二电容C2的第一极与第三节点M电连接,因此第二电容C2的第一极的电位与来自第二数据信号端Data2的第二数据信号的电位相同,即,第二电容C2的第一极的电位为Vdata2。
同时,第八晶体管T8在第二扫描信号端Gate2的低电平信号的控制下开启,将第一晶体管T1的栅极和第二极相连,使第一晶体管T1处于自饱和状态,则第一晶体管T1的栅极的电位为其第一极的电位与其阈值电压Vth1之和。
并且,由于第一晶体管T1的第一极与第九晶体管T9的第二极电连接,因此当第九晶体管T9在第二扫描信号端Gate2的控制下开启时,会将来自第二电压信号端V2的第二电压信号传输至第一晶体管T1的第一极。此时,第一晶体管T1的第一极的电位为来自第二电压信号端V2的第二电压信号的电位V2。在此情况下,第一晶体管T1的栅极的电位为第二电压信号端V2的第二电压信号的电位V2与第一晶体管T1的阈值电压Vth1之和,即为V2+Vth1。那么,与第一晶体管T1的栅极电连接的第四节点N的电位也为V2+Vth1。
在此情况下,与第四节点N电连接的第二电容C2的第二极的电位为V2+Vth1。即第一电容C1的两极分别被充电,且存在电位差Vdata2-V2-Vth1,因此实现了对第二电容C2的充电。
在此基础上,由于第一复位信号端Reset1、第二复位信号端Reset2、使能信号端EM、以及第一扫描信号端Gate1均输入高电平信号,因此,第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第十晶体管T10、第十一晶体管T11、第十二晶体管T12和第十三晶体管T13均处于截止状态。在此情况下,待驱动元件L关闭不发光。
需要说明的是,在不考虑各信号之间可能会存在信号干扰的情况下,本发明也可以在驱动子电路10进行复位的同时,对时间控制子电路20进行复位,在驱动子电路10数据写入的同时,对时间控制子电路20进行数据写入。
需要说明的是,第二行至第n行的亚像素对应的像素驱动电路的驱动过程与第一行的亚像素对应的像素驱动电路的驱动过程一致,对于在扫描阶段(P1~P6)的第二行扫描时段至第n行扫描时段的说明均参见对第一行扫描时段的说明。
需要说明的是,在整个扫描阶段(P1~P6),n个行扫描时段中的每个行扫描时段均包括上述的驱动子电路10的扫描时间段和时间控制子电路20的扫描时间段,这样就实现了对n行亚像素进行扫描,对n行亚像素,实现了将来自第一数据信号端Data1的第一数据信号和来自第二数据信号端Data2的第二数据信号均写入像素驱动电路,并进行了存储,为工作阶段(P6~P7)向待驱动元件L提供驱动电流做准备。
示例的,可以在对第一行亚像素进行扫描的时段结束之后,依次对第二行亚像素至第n行亚像素进行扫描。例如,如图7所示,从第一行亚像素的扫描时段的结束时刻(P5)开始,在P5~P6时间段内,对第二行亚像素至第n行亚像素逐行扫描,直至第n行亚像素的扫描时段的结束时刻(P6)。
可以理解的是,在对第一行至第n行的亚像素逐行扫描完毕后,显示面板的各行亚像素进入工作阶段(P6~P7)。
在此基础上,第一行的第一个亚像素的工作阶段包括如下过程:
对于驱动子电路10,第四晶体管T4在使能信号端EM的低电平信号的控制下开启,将来自第四电压信号端V4的第四电压信号传输至第二节点B,此时,第一电容C1的第一极的电位与来自第四电压信号端V4的第四电压信号的电位V4相同。
根据电容的电荷保持定律,第一电容C1的第一极和第二极的电位差保持不变。由于在来自第四电压信号端V4的第四电压信号还未传输至第一电容C1的第一极时,第一电容C1的第一极和第二极的电位差为Vdata1-Vdd-Vthd,因此,当第一电容C1的第一极的电位由第一数据信号的电位Vdata1变为第四电压信号的电位V4时,第一电容C1的第二极的电位为V4-Vdata1+Vdd+Vthd。此时,第一节点A的电位与驱动晶体管Td的栅极的电位均为V4-Vdata1+Vdd+Vthd。
在此情况下,当驱动晶体管Td的栅源电压差大于或等于其阈值电压Vthd时,驱动晶体管Td开启,并产生驱动电流,该驱动电流从驱动晶体管Td的第二极输出。由于第五晶体管T5在使能信号端EM的控制下开启,将驱动晶体管Td的第二极与待驱动元件L相连,因此驱动电流经过第五晶体管T5传输至待驱动元件L,驱动待驱动元件L发光。
在此情况下,由于驱动晶体管Td的栅极的电位为V4-Vdata1+Vdd+Vthd,且驱动晶体管Td的第一极为源极,驱动晶体管Td的源极的电位为Vdd,此时,驱动晶体管Td的栅源电压Vgs=V4-Vdata1+Vdd+Vthd-Vdd=V4-Vdata1+Vthd。因此,流过驱动晶体管Td的驱动电流I=1/2×K×(Vgs-Vthd)2=1/2×K×(V4-Vdata1+Vthd-Vthd)2=1/2×K×(V4-Vdata1)2,即为流过待驱动元件L的驱动电流。
其中,K=W/L×C×u,W/L为驱动晶体管Td的宽长比,C为沟道绝缘层电容,u为沟道载流子迁移率。
由此可知,上述参数只与驱动晶体管Td结构有关,因此,流过驱动晶体管Td的电流只与第一数据信号端Data1的第一数据信号的电位Vdata1和第四电压信号端V4的第四电压信号的电位V4有关,与驱动晶体管Td的阈值电压Vthd无关,也与来自第一电源电压信号端VDD的第一电源电压信号无关,从而对驱动晶体管Td进行了阈值补偿,并可以消除了IR压降,改善了驱动晶体管Td的阈值电压Vthd和第一电源电压信号端VDD的第一电源电压信号对待驱动元件L发光亮度的影响,提高了待驱动元件L亮度的均一性。
在此基础上,当亚像素显示不同灰阶时,由于第四电压信号端V4提供的第四电压信号的电位V4相同,因此,可以通过控制第一数据信号端Data1提供的第一数据信号的电位Vdata1,来控制流过待驱动元件L的驱动电流的幅值。
同时,对于时间控制子电路20,在使能信号端EM的低电平信号的控制下,第十晶体管T10开启,将来自第一电压信号端V1的电位在设定电压范围内变化的第一电压信号传输至第三节点M,使得第三节点M的电位为第一电压信号的电位V1。由于第二电容C2的第一极与第三节点M电连接,因此,第二电容C2的第一极的电位为来自第一电压信号端V1的第一电压信号的电位V1,且第二电容C2的第一极的电位在设定电压范围内变化。根据电容的电荷保持定律,第二电容C2的第一极和第二极的电位差保持不变。由于在来自第一电压信号端V1的第一电压信号还未传输至第二电容C2的第一极时,第二电容C2的第一极和第二极的电位差为Vdata2-V2-Vth1,因此,当第二电容C2的第一极的电位由第二数据信号的电位Vdata2变为第一电压信号的电位V1时,第二电容C2的第二极的电位为V1-Vdata2+V2+Vth1。
由于第一电压信号端V1提供的第一电压信号的电位V1在设定电压范围内变化,第四节点M的电位和第一晶体管T1的栅极的电位均随第一电压信号的电位V1变化,因此,在t时刻第一电压信号的电位为V1(t),此时第四节点N的电位VN(t)=V1(t)-Vdata2+V2+Vth1=V1(t)-ΔVN,即,第四节点N的电位为VN随着第一电压信号的电位V1按变化量ΔVN变化,且变化速度由第一电压信号决定。其中,ΔVN=Vdata2-V2-Vth1保持不变。
在此基础上,由于第一晶体管T1的第一极的电位与第一节点A的电位VA相等,因此,在第一晶体管T1的栅源电压差(即第一晶体管T1的栅极和第一极的电位差)大于或者等于其阈值电压Vth1时,第一晶体管T1开启,当第一晶体管T1的栅源电压差Vgs1与其阈值电压Vth1相等时,第一晶体管T1刚好开启,此时Vgs1=V1(t)-Vdata2+V2+Vth1-VA=Vth1,即,V1(t)=Vdata2-V2+VA。可以知晓,第一晶体管T1的开启与其阈值电压Vth1无关。
因此,可以理解是,(Vdata2-V2+VA)一定位于第一电压信号端V1的第一电压信号的设定电压范围内。
在此情况下,由于第一晶体管T1的第二极与第十一晶体管T11的第一极电连接,且在使能信号端EM的控制下第十一晶体管T11开启,因此,第十一晶体管T11可以将来自第三电压信号端V3的第三电压信号,可以通过第一晶体管T1传输至第一节点A。此时,与第一节点A电连接的驱动晶体管Td的栅极的电位与第三电压信号的电位V3相等,驱动子电路10中的驱动晶体管Td可以在第三电压信号端V3的控制下截止,使得驱动电流无法传输至待驱动元件L,使得待驱动元件L关闭不发光,从而控制待驱动元件L的发光时长。
并且,对待驱动元件L的发光时长的控制,与待驱动元件L自身的开启电压无关,从而可以避免因显示面板各待驱动元件L的开启电压不同导致显示亮度不均一而出现Mura现象。
在此基础上,当亚像素显示不同灰阶,可以通过第二数据信号端Data2提供的第二数据信号的电位Vdata2不同,使得第四节点N的电位为VN随着第一电压信号的电位V1变化的变化量ΔVN=Vdata2-V2-Vth1的大小也不同,因此,第四节点N的电位变化至VA+Vth1以使第一晶体管T1开启的时间也不同,驱动晶体管Td截止的时间也不同,从而使得驱动电流流过待驱动元件L的时长不同。因此,在较高密度驱动电流的情况下,通过控制驱动电流流过待驱动元件L的时长,使得亚像素可以显示对应的灰阶,从而避免在较低电流密度下待驱动元件L发光效率较低,功耗较高的问题。
示例的,如图7和图8所示,对于同一亚像素在显示不同灰阶的过程中,图7中的N(1)表示一图像帧的第四节点N的信号时序,第四节点N的电位为VN1随着第一电压信号的电位V1按变化量ΔVN1变化,第四节点N的电位为VN1=V1-ΔVN1,图8中的N(2)表示另一图像帧的第四节点N的信号时序,第四节点N的电位为VN2随着第一电压信号的电位V1按变化量ΔVN2变化,第四节点N的电位为VN2=V1-ΔVN2时,第四节点N与第一电压信号的电位V1的电位差为ΔVN2=V1-VN2。由于第二数据信号端Data2提供的第二数据信号的电位Vdata2不同,使得ΔVN2的值与ΔVN1的值也不同。在此情况下,当ΔVN2的值大于ΔVN1的值,第四节点N的电位VN2变化至以使第一晶体管T1开启的时间小于第四节点N的电位VN1变化至以使第一晶体管T1开启的时间,使得图7所示的一帧图像下的待驱动元件L(1)中驱动电流流过的时间t1,大于图8所示的另一帧图像下的待驱动元件L(2)中驱动电流流过的时间t2,即,待驱动元件L(1)的发光时长大于待驱动元件L(2)的发光时长。相应的,也可以通过调节第一数据信号端Data1提供的第一数据信号的电位Vdata1,控制流过待驱动元件L的驱动电流的幅值,使得图7所示的一帧图像下的待驱动元件L(1)流过驱动电流的幅值h1,图8所示的另一帧图像下的待驱动元件L(2)流过驱动电流的幅值h2。此时,图7所示的一帧图像下的待驱动元件L(1)实现高灰阶显示,图8所示的另一帧图像下的待驱动元件L(2)实现低灰阶显示。
需要说明的是,对于不同的亚像素在同一图像帧下,或者不同的亚像素在不同图像帧下,第四节点N的信号时序和待驱动元件L的发光情况也可以参考图7和图8,在此不再赘述。
因此,可以在驱动子电路10和时间控制子电路20的共同作用下,即,通过驱动子电路10控制流过待驱动元件L的驱动电流的幅值,通过时间控制子电路20控制该驱动电流流过待驱动元件L的时长,实现亚像素对应的灰阶显示。并且,通过缩短待驱动元件L的发光时长,可以使驱动电流的幅值维持在较高值范围内,提高待驱动元件L的发光效率,避免在较低电流下待驱动元件L发光效率较低、功耗较高的问题,从而提高显示面板的显示效果。
需要说明的是,对于第二行至第n行的亚像素对应的像素驱动电路在工作阶段(P6~P7)的驱动过程,可参见上面对第一行的亚像素对应的像素驱动电路在工作阶段(P6~P7)的驱动过程的驱动过程的描述。
在此基础上,由于流过待驱动元件L的驱动电流I=1/2×K×(V4-Vdata1)2,只与来自第四电压信号端V4的第四电压信号的电位V4和来自第一数据信号端Data1的第一数据信号的电位Vdata1有关,因此,可以通过控制在第一行扫描时段至第n行扫描时段对每行亚像素多对应的像素驱动电路所写入的第一数据信号的电位、以及第四电压信号的电位,控制每一行的像素驱动电路所产生的驱动电流的幅值,从而实现控制待驱动元件L的发光强度。
综上所述,在一个帧周期内,在扫描阶段(P1~P6)实现了各行亚像素的第一数据信号和第二数据信号的写入,在工作阶段(P6~P7)产生驱动电流,并控制驱动电流传输至待驱动元件L的时长,这样,通过控制驱动电流的幅值,以及该驱动电流流过待驱动元件L的时间,实现对待驱动元件L的发光亮度的控制。在此基础上,通过控制待驱动元件L的驱动电流的幅值以及发光时长,改变待驱动元件L的发光强度,实现了灰阶显示。在显示较高灰阶时,可以通过增大流过待驱动元件L的驱动电流,提高待驱动元件L的发光强度,在显示较低灰阶时,通过缩短待驱动元件L的工作时长,即,通过缩短较大的驱动电流流过待驱动元件L的时长,实现低灰阶显示,从而使得待驱动元件L可以在较稳定的电流密度范围下工作,避免待驱动元件L在低电流密度下发光不稳定的问题,提高了发光效率,降低了显示面板的功耗。
此外,在本发明的一些实施例中,在驱动子电路10与第一扫描信号端Gate1、第一数据信号端Data1、第一电源电压信号端VDD、使能信号端EM、以及待驱动元件L电连接的情况下,如图9所示,在驱动子电路10包括第一驱动子电路101、第一数据写入子电路102、以及第一控制子电路103,此时,第一控制子电路103中的第十晶体管T10的第一极可以与第一电源电压信号端VDD电连接。
在此基础上,在驱动子电路10的数据写入阶段,在第一数据信号端Gate1的控制下,第三晶体管T3和第二晶体管T2开启,将第一数据信号端Data1的第一数据信号写入第二节点B,将第一电源电压信号端VDD的第一电源电压信号和驱动晶体管Td的阈值电压写入第一节点A,使得第一节点A的电位和驱动晶体管Td的栅极电位均为驱动晶体管Td的栅极的电位为第一电源电压信号端VDD的电位Vdd与驱动晶体管Td的阈值电压Vthd之和,即为Vdd+Vthd。此后,在工作阶段,在使能信号端EM的控制下,第四晶体管T4开启,将第一电源电压信号传输至第二节点B,使得第二节点B的电位从第一数据信号的电位Vdata1变化为第一电源电压信号的电位Vdd,此时,驱动晶体管Td的栅极电位为Vdd-Vdata1+Vdd+Vthd,且源极的电位为第一电源电压信号的电位Vdd,因此,流过驱动晶体管Td的驱动电流I=1/2×K×(Vdd-Vdata1)2,从而也可以消除驱动晶体管Td的阈值电压Vthd对于驱动电流的影响,实现了对驱动晶体管Td进行了阈值补偿。
基于此,本发明实施例还提供一种像素驱动电路的驱动方法,包括:如图7所示,一个帧周期包括扫描阶段(P1~P6)和工作阶段(P6~P7),扫描阶段(P1~P6)包括多个行扫描时段(ts1~tsn)。在多个行扫描时段(ts1~tsn)中的每个行扫描时段:
驱动子电路10在第一扫描信号端Gate1的控制下,至少写入来自第一数据信号端Data1的第一数据信号。
时间控制子电路20在第二扫描信号端Gate2的控制下,至少写入来自第二数据信号端Data2的第二数据信号和来自第二电压信号端V2的第二电压信号。
在工作阶段(P6~P7):
驱动子电路10在来自使能信号端EM的使能信号的控制下,向待驱动元件L提供驱动电流,驱动电流与第一数据信号端Data1提供的第一数据信号有关。
时间控制子电路20在来自使能信号端EM的使能信号的控制下,将来自第三电压信号端V3的第三电压信号传输至第一节点A,使驱动子电路10中的驱动晶体管Td截止,以控制待驱动元件L的发光时长。待驱动元件L的发光时长与第二数据信号端Data2提供的第二数据信号、第一电压信号端V1提供的电位在设定电压范围内变化的第一电压信号和第二电压信号端V2提供的第二电压信号有关。
在本发明的一些实施例中,参考图5,在驱动子电路10包括第一驱动子电路101、第一数据写入子电路102、以及第一控制子电路103的情况下,在多个行扫描时段中的每个行扫描时段,驱动子电路10在第一扫描信号端Gate1的控制下,至少写入来自第一数据信号端Data1的第一数据信号,在工作阶段,驱动子电路10在来自使能信号端EM的信号的控制下,向待驱动元件L提供驱动电流,包括:
在多个行扫描时段中的每个行扫描时段:
第一数据写入子电路102在来自第一扫描信号端Gate1的信号的控制下,将来自所述第一数据信号端Data1的第一数据信号写入第二节点B,并将来自第一电源电压信号端VDD的第一电源电压信号和驱动晶体管Td的阈值电压写入第一节点A,对驱动晶体管Td进行阈值电压补偿。
在工作阶段:
第一控制子电路103在来自使能信号端EM的使能信号的控制下,将来自第四电压信号端V4的第四电压信号写入第二节点B,并使驱动晶体管Td与待驱动元件L连接,以通过驱动晶体管Td驱动待驱动元件L发光。
在此基础上,在本发明的一些实施例中,在时间控制子电路20包括第二数据写入子电路202、第二控制子电路203、以及第二驱动子电路201的情况下,在多个行扫描时段中的每个行扫描时段,时间控制子电路20在第二扫描信号端Gate2的控制下,至少写入来自第二数据信号端Data2的第二数据信号和来自第二电压信号端V2的第二电压信号,在工作阶段,时间控制子电路20在来自使能信号端EM的使能信号的控制下,将来自第三电压信号端V3的第三电压信号传输至第一节点A,使驱动子电路10中的驱动晶体管Td截止,以控制待驱动元件L的发光时长,包括:
在多个行扫描时段中的每个行扫描时段:
第二数据写入子电路202在来自第二扫描信号端Gate2的第二扫描信号的控制下,将来自第二数据信号端Data2的第二数据信号传输至第三节点M,并将来自第二电压信号端V2的第二电压信号与第一晶体管T1的阈值电压写入第四节点N。
在工作阶段:
第二控制子电路203在来自使能信号端EM的使能信号的控制下,将来自第一电压信号端V1的第一电压信号传输至第三节点M,并使第一晶体管T1与第三电压信号端V3和第一节点A电连接,以控制待驱动元件L的发光时长。
上述的像素驱动电路的驱动方法具有与上述的像素驱动电路相同的有益效果,因此不再赘述。
在此基础上,在本发明的一些实施例中,参考图5,在驱动子电路10还包括第一复位子电路104的情况下,在多个行扫描时段中的每个行扫描时段:
在如图7所示的驱动子电路10的复位阶段(P1~P2),第一复位子电路104在第一复位信号端Reset1的控制下,将来自第一初始信号端Init1的第一初始信号传输至第一节点A,对第一节点A进行复位。
如图6所示,在第一复位信号端Reset1的控制下,第一复位子电路104中的第六晶体管T6开启,将来自第一初始信号端Init1的第一初始信号传输至第一节点A,对第一节点A进行复位。此时,第一节点A的电位为第一初始信号的电位Vinit1。在此情况下,与第一节点A电连接的第一电容C1的第二极、以及驱动晶体管Td的栅极也均被复位,即,对第一驱动子电路101的电压进行复位。
在此基础上,在本发明的一些实施例中,参考图5,在时间控制子电路20还包括第二复位子电路204的情况下,在多个行扫描时段中的每个行扫描时段:
在如图7所示的时间控制子电路20的复位阶段(P3~P4)第二复位子电路204在第二复位信号端Reset2的控制下,将来自第二初始信号端Init2的第二初始信号传输至第四节点N,对第四节点N进行复位。
如图6所示,在第二复位信号端Reset2的控制下,第二复位子电路204中的第十三晶体管T13开启,将来自第二初始信号端Init2的第二初始信号传输至第四节点N,对第四节点N进行复位。此时,第四节点N的电位为第二初始信号的电位Vinit2。在此情况下,与第四节点N电连接的第二电容C2的第二极、以及第一晶体管T1的栅极也均被复位,即,对第二驱动子电路201的电压进行复位。
在此基础上,在每个行扫描时段,通过第一复位子电路104对第一驱动子电路101的电压进行复位,通过第二复位子电路204对第二驱动子电路201的电压进行复位,实现了对第一驱动子电路101和第二驱动子电路201的降噪,从而避免对后续写入的第一数据信号和第二数据信号造成影响。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (18)
1.一种像素驱动电路,其特征在于,包括:驱动子电路和时间控制子电路;
所述驱动子电路至少与第一扫描信号端、第一数据信号端、第一电源电压信号端、使能信号端、以及待驱动元件电连接;所述驱动子电路包括驱动晶体管,所述驱动晶体管的栅极与第一节点电连接;
所述驱动子电路被配置为在来自所述第一扫描信号端的第一扫描信号和所述使能信号端的使能信号的控制下,向所述待驱动元件提供驱动电流;所述驱动电流与所述第一数据信号端提供的第一数据信号有关;其中,在向所述待驱动元件提供驱动电流时,所述驱动晶体管与所述第一电源电压信号端电连接;
所述时间控制子电路至少与第一电压信号端、第二电压信号端、第三电压信号端、第二扫描信号端、第二数据信号端、所述使能信号端、以及所述第一节点电连接;所述时间控制子电路被配置为在来自所述第二扫描信号端的第二扫描信号和所述使能信号端的使能信号的控制下,将来自所述第三电压信号端的第三电压信号传输至所述第一节点,使所述驱动晶体管截止,以控制所述待驱动元件的工作时长;
其中,所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号、所述第一电压信号端提供的第一电压信号和所述第二电压信号端提供的第二电压信号有关;
所述时间控制子电路包括第二数据写入子电路、第二控制子电路、以及第二驱动子电路;
所述第二驱动子电路包括第一晶体管和第二电容,所述第二电容的第一极与第三节点电连接,所述第二电容的第二极与第四节点电连接;所述第一晶体管的栅极与所述第四节点电连接;
所述第二数据写入子电路与所述第二扫描信号端、所述第二数据信号端、所述第二电压信号端、以及所述第二驱动子电路电连接;所述第二数据写入子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下,将来自所述第二数据信号端的第二数据信号写入所述第三节点,并将来自所述第二电压信号端的第二电压信号与所述第一晶体管的阈值电压写入所述第四节点;
所述第二控制子电路与所述使能信号端、所述第一电压信号端、第三电压信号端、所述第二驱动子电路、以及所述第一节点电连接;所述第二控制子电路被配置为在来自所述使能信号端的使能信号的控制下,将来自所述第一电压信号端的第一电压信号写入所述第三节点,并使所述第一晶体管与所述第一节点和所述第三电压信号端电连接,以控制所述待驱动元件的发光时长。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述驱动子电路与第一扫描信号端、第一数据信号端、第一电源电压信号端、第四电压信号端、使能信号端、以及待驱动元件电连接;
所述驱动电流与所述第一数据信号端提供的第一数据信号、所述第四电压信号端提供的第四电压信号有关,与所述第一电源电压信号端提供的第一电源电压信号和所述驱动晶体管的阈值电压无关。
3.根据权利要求2所述的像素驱动电路,其特征在于,所述驱动子电路还包括第一驱动子电路、第一数据写入子电路、以及第一控制子电路;
所述第一驱动子电路包括所述驱动晶体管和第一电容,所述第一电容的第二极与所述第一节点电连接,所述第一电容的第一极与第二节点电连接;所述驱动晶体管的第一极与所述第一电源电压信号端电连接;
所述第一数据写入子电路与所述第一扫描信号端、所述第一数据信号端、以及所述第一驱动子电路电连接;所述第一数据写入子电路被配置为在来自所述第一扫描信号端的第一扫描信号的控制下,将来自所述第一数据信号端的第一数据信号写入所述第二节点,并将来自所述第一电源电压信号端的第一电源电压信号和所述驱动晶体管的阈值电压写入所述第一节点,对所述驱动晶体管进行阈值电压补偿;
所述第一控制子电路与所述使能信号端、所述第四电压信号端、所述第一驱动子电路、以及所述待驱动元件电连接;所述第一控制子电路被配置为在来自所述使能信号端的使能信号的控制下,将来自所述第四电压信号端的第四电压信号写入所述第二节点,并使所述驱动晶体管与所述待驱动元件连接。
4.根据权利要求3所述的像素驱动电路,其特征在于,所述驱动子电路还包括第一复位子电路;
所述第一复位子电路与第一初始信号端、第一复位信号端以及所述第一节点电连接;所述第一复位子电路被配置为在来自所述第一复位信号端的第一复位信号的控制下,将来自所述第一初始信号端的第一初始信号传输至所述第一节点,对所述第一节点进行复位。
5.根据权利要求1所述的像素驱动电路,其特征在于,所述时间控制子电路还包括第二复位子电路;
所述第二复位子电路与第二初始信号端、第二复位信号端以及所述第四节点电连接;所述第二复位子电路被配置为在来自所述第二复位信号端的第二复位信号的控制下,将来自所述第二初始信号端的第二初始信号传输至所述第四节点,对所述第四节点进行复位。
6.根据权利要求3所述的像素驱动电路,其特征在于,所述第一数据写入子电路包括第二晶体管和第三晶体管;
所述第二晶体管的栅极与所述第一扫描信号端电连接,所述第二晶体管的第一极与所述第一数据信号端电连接,所述第二晶体管的第二极与所述第二节点电连接;
所述第三晶体管的栅极与所述第一扫描信号端电连接,所述第三晶体管的第一极与所述驱动晶体管的栅极电连接,所述第三晶体管的第二极与所述驱动晶体管的第二极电连接。
7.根据权利要求3所述的像素驱动电路,其特征在于,所述第一控制子电路包括第四晶体管和第五晶体管;
所述第四晶体管的栅极与所述使能信号端电连接,所述第四晶体管的第一极与所述第四电压信号端电连接,所述第四晶体管的第二极与所述第二节点电连接;
所述第五晶体管的栅极与所述使能信号端电连接,所述第五晶体管的第一极与所述驱动晶体管的第二极电连接,所述第五晶体管的第二极与所述待驱动元件电连接。
8.根据权利要求4所述的像素驱动电路,其特征在于,所述第一复位子电路包括第六晶体管;
所述第六晶体管的栅极与所述第一复位信号端电连接,所述第六晶体管的第一极与所述第一初始信号端电连接,所述第六晶体管的第二极与所述第一节点电连接。
9.根据权利要求1所述的像素驱动电路,其特征在于,所述第二数据写入子电路包括第七晶体管、第八晶体管和第九晶体管;
所述第七晶体管的栅极与所述第二扫描信号端电连接,所述第七晶体管的第一极与所述第二数据信号端电连接,所述第七晶体管的第二极与所述第三节点电连接;
所述第八晶体管的栅极与所述第二扫描信号端电连接,所述第八晶体管的第一极与所述第四节点电连接,所述第八晶体管的第二极与所述第一晶体管的第二极电连接;
所述第九晶体管的栅极与所述第二扫描信号端电连接,所述第九晶体管的第一极与所述第一晶体管的第一极电连接,所述第九晶体管的第二极与所述第二电压信号端电连接。
10.根据权利要求1所述的像素驱动电路,其特征在于,所述第二控制子电路包括第十晶体管、第十一晶体管和第十二晶体管;
所述第十晶体管的栅极与所述使能信号端电连接,所述第十晶体管的第一极与所述第一电压信号端电连接,所述第十晶体管的第二极与所述第三节点电连接;
所述第十一晶体管的栅极与所述使能信号端电连接,所述第十一晶体管的第一极与所述第一晶体管的第二极电连接,所述第十一晶体管的第二极与所述第三电压信号端电连接;
所述第十二晶体管的栅极与所述使能信号端电连接,所述第十二晶体管的第一极与所述第一节点电连接,所述第十二晶体管的第二极与所述第一晶体管的第一极电连接。
11.根据权利要求5所述的像素驱动电路,其特征在于,所述第二复位子电路包括第十三晶体管;
所述第十三晶体管的栅极与所述第二复位信号端电连接,所述第十三晶体管的第一极与所述第四节点电连接,所述第十三晶体管的第二极与所述第二初始信号端电连接。
12.一种显示面板,其特征在于,包括如权利要求1-11任一项所述的像素驱动电路、以及待驱动元件。
13.根据权利要求12所述的显示面板,其特征在于,所述显示面板包括多个亚像素,每个所述亚像素对应设置一个所述像素驱动电路;
所述显示面板还包括:多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、及多条第二数据信号线;
同一行所述亚像素对应的各所述像素驱动电路与同一条所述第一扫描信号线及同一条所述第二扫描信号线电连接;
同一列所述亚像素对应的各所述像素驱动电路与同一条所述第一数据信号线及同一条所述第二数据信号线电连接。
14.根据权利要求12所述的显示面板,其特征在于,所述待驱动元件为电流型驱动器件。
15.一种显示装置,其特征在于,包括如权利要求12-14任一项所述的显示面板。
16.一种如权利要求1-11任一项所述的像素驱动电路的驱动方法,其特征在于,所述像素驱动电路的驱动方法包括:一个帧周期包括扫描阶段和工作阶段,所述扫描阶段包括多个行扫描时段;
在所述多个行扫描时段中的每个行扫描时段:
驱动子电路在第一扫描信号端的控制下,至少写入来自第一数据信号端的第一数据信号;
时间控制子电路在第二扫描信号端的控制下,至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号;
在所述工作阶段:
所述驱动子电路在来自使能信号端的使能信号的控制下,向待驱动元件提供驱动电流;所述驱动电流与所述第一数据信号端提供的第一数据信号有关;
所述时间控制子电路在来自所述使能信号端的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点,使所述驱动子电路中的驱动晶体管截止,以控制所述待驱动元件的工作时长;所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号、第一电压信号端提供的电位在设定电压范围内变化的第一电压信号和第二电压信号端提供的第二电压信号有关。
17.根据权利要求16所述的像素驱动电路的驱动方法,其特征在于,在所述驱动子电路包括第一驱动子电路、第一数据写入子电路、以及第一控制子电路的情况下,在所述多个行扫描时段中的每个行扫描时段,驱动子电路在第一扫描信号端的控制下,至少写入来自第一数据信号端的第一数据信号,在所述工作阶段,所述驱动子电路在来自使能信号端的信号的控制下,向待驱动元件提供驱动电流,包括:
在所述多个行扫描时段中的每个行扫描时段:
所述第一数据写入子电路在来自所述第一扫描信号端的信号的控制下,将来自所述第一数据信号端的第一数据信号写入第二节点,并将来自所述第一电源电压信号端的第一电源电压信号和所述驱动晶体管的阈值电压写入所述第一节点,对所述驱动晶体管进行阈值电压补偿;
在所述工作阶段:
所述第一控制子电路在来自所述使能信号端的使能信号的控制下,将来自第四电压信号端的第四电压信号写入所述第二节点,并使所述驱动晶体管与所述待驱动元件连接。
18.根据权利要求16或17所述的像素驱动电路的驱动方法,其特征在于,
在所述多个行扫描时段中的每个行扫描时段,时间控制子电路在第二扫描信号端的控制下,至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号,在所述工作阶段,所述时间控制子电路在来自所述使能信号端的使能信号的控制下,将来自第三电压信号端的第三电压信号传输至第一节点,使所述驱动子电路中的驱动晶体管截止,以控制所述待驱动元件的工作时长,包括:
在所述多个行扫描时段中的每个行扫描时段:
所述第二数据写入子电路在来自第二扫描信号端的第二扫描信号的控制下,将来自所述第二数据信号端的第二数据信号传输至第三节点,并将来自所述第二电压信号端的第二电压信号与第一晶体管的阈值电压写入第四节点;
在所述工作阶段:
所述第二控制子电路在来自所述使能信号端的使能信号的控制下,将来自所述第一电压信号端的第一电压信号传输至所述第三节点,并使所述第一晶体管与所述第三电压信号端和所述第一节点电连接,以控制所述待驱动元件的工作时长。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911046461.1A CN112750392B (zh) | 2019-10-30 | 2019-10-30 | 像素驱动电路及其驱动方法、显示面板、显示装置 |
US17/615,523 US11615738B2 (en) | 2019-10-30 | 2020-10-22 | Pixel driving circuit and driving method therefor, display panel, and display apparatus |
PCT/CN2020/122628 WO2021083014A1 (zh) | 2019-10-30 | 2020-10-22 | 像素驱动电路及其驱动方法、显示面板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911046461.1A CN112750392B (zh) | 2019-10-30 | 2019-10-30 | 像素驱动电路及其驱动方法、显示面板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112750392A CN112750392A (zh) | 2021-05-04 |
CN112750392B true CN112750392B (zh) | 2022-04-15 |
Family
ID=75640750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911046461.1A Active CN112750392B (zh) | 2019-10-30 | 2019-10-30 | 像素驱动电路及其驱动方法、显示面板、显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11615738B2 (zh) |
CN (1) | CN112750392B (zh) |
WO (1) | WO2021083014A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112837649B (zh) * | 2019-11-01 | 2022-10-11 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板、显示装置 |
CN113077751B (zh) * | 2020-01-03 | 2022-08-09 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板 |
TWI786853B (zh) * | 2021-09-28 | 2022-12-11 | 友達光電股份有限公司 | 顯示面板及其操作方法 |
CN113990243B (zh) * | 2021-11-04 | 2023-01-24 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置及显示驱动方法 |
CN114360433A (zh) * | 2022-01-05 | 2022-04-15 | 深圳市华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
WO2024187446A1 (zh) * | 2023-03-16 | 2024-09-19 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW574529B (en) * | 2001-09-28 | 2004-02-01 | Tokyo Shibaura Electric Co | Organic electro-luminescence display device |
KR100515299B1 (ko) * | 2003-04-30 | 2005-09-15 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 및 구동 방법 |
KR101407302B1 (ko) * | 2007-12-27 | 2014-06-13 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
KR101404549B1 (ko) * | 2008-02-15 | 2014-06-10 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR101674153B1 (ko) * | 2010-07-27 | 2016-11-10 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
KR102093664B1 (ko) * | 2012-11-20 | 2020-04-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR102072795B1 (ko) * | 2013-08-12 | 2020-02-04 | 삼성디스플레이 주식회사 | 유기 전계 발광 표시 장치 및 이의 구동 방법 |
CN106097964B (zh) * | 2016-08-22 | 2018-09-18 | 京东方科技集团股份有限公司 | 像素电路、显示面板、显示设备及驱动方法 |
EP3389037B1 (en) * | 2017-04-11 | 2020-12-09 | Samsung Electronics Co., Ltd. | Pixel circuit of display panel |
CN107038997A (zh) * | 2017-05-26 | 2017-08-11 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
CN110033730B (zh) * | 2018-04-18 | 2020-08-04 | 友达光电股份有限公司 | 复合式驱动显示面板 |
US10614741B2 (en) * | 2018-04-19 | 2020-04-07 | Innolux Corporation | Display device driven with voltage to time converters |
CN108470537B (zh) * | 2018-06-14 | 2020-04-17 | 京东方科技集团股份有限公司 | 子像素电路、像素电路及其驱动方法和显示装置 |
CN108538241A (zh) * | 2018-06-29 | 2018-09-14 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN110021263B (zh) * | 2018-07-05 | 2020-12-22 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
CN110021264B (zh) * | 2018-09-07 | 2022-08-19 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
CN109872680B (zh) * | 2019-03-20 | 2020-11-24 | 京东方科技集团股份有限公司 | 像素电路及驱动方法、显示面板及驱动方法、显示装置 |
KR20210124573A (ko) * | 2020-04-03 | 2021-10-15 | 삼성디스플레이 주식회사 | 화소 회로 및 표시 패널 |
-
2019
- 2019-10-30 CN CN201911046461.1A patent/CN112750392B/zh active Active
-
2020
- 2020-10-22 US US17/615,523 patent/US11615738B2/en active Active
- 2020-10-22 WO PCT/CN2020/122628 patent/WO2021083014A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20220319401A1 (en) | 2022-10-06 |
WO2021083014A1 (zh) | 2021-05-06 |
US11615738B2 (en) | 2023-03-28 |
CN112750392A (zh) | 2021-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112750392B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
CN113838421B (zh) | 像素电路及其驱动方法、显示面板 | |
WO2020001635A1 (zh) | 驱动电路及其驱动方法、显示装置 | |
CN110021264B (zh) | 像素电路及其驱动方法、显示面板 | |
CN110223636B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN104715723B (zh) | 显示装置及其像素电路和驱动方法 | |
CN113077751B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN112820236B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
CN104751777B (zh) | 像素电路、像素及包括该像素的amoled显示装置及其驱动方法 | |
CN112837649B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
CN109166528B (zh) | 像素电路及其驱动方法 | |
CN104064148B (zh) | 一种像素电路、有机电致发光显示面板及显示装置 | |
CN111696473B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
US11551606B2 (en) | LED driving circuit, display panel, and pixel driving device | |
JP5414808B2 (ja) | 表示装置およびその駆動方法 | |
CN110164378B (zh) | Amoled像素电路及其驱动方法 | |
CN104637446B (zh) | 像素电路及其驱动方法和一种显示装置 | |
CN105575327A (zh) | 一种像素电路、其驱动方法及有机电致发光显示面板 | |
WO2021047562A1 (zh) | 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置 | |
CN104680968B (zh) | 像素电路及其显示装置和一种像素电路驱动方法 | |
KR20230001618A (ko) | 화소 및 표시 장치 | |
EP4027327B1 (en) | Pixel driving circuit, pixel driving method, display panel, and display device | |
CN109036288B (zh) | 像素电路及其控制方法 | |
CN116645922A (zh) | 像素驱动电路及驱动方法、显示基板、显示装置 | |
CN117116211A (zh) | 像素电路、驱动方法及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |