CN113077751B - 像素驱动电路及其驱动方法、显示面板 - Google Patents

像素驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN113077751B
CN113077751B CN202010003826.9A CN202010003826A CN113077751B CN 113077751 B CN113077751 B CN 113077751B CN 202010003826 A CN202010003826 A CN 202010003826A CN 113077751 B CN113077751 B CN 113077751B
Authority
CN
China
Prior art keywords
circuit
sub
transistor
driving
signal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010003826.9A
Other languages
English (en)
Other versions
CN113077751A (zh
Inventor
玄明花
刘冬妮
齐琪
刘静
岳晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010003826.9A priority Critical patent/CN113077751B/zh
Priority to US17/426,594 priority patent/US11804169B2/en
Priority to PCT/CN2020/137141 priority patent/WO2021135971A1/zh
Publication of CN113077751A publication Critical patent/CN113077751A/zh
Application granted granted Critical
Publication of CN113077751B publication Critical patent/CN113077751B/zh
Priority to US18/469,557 priority patent/US20240005854A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例提供一种像素驱动电路及其驱动方法、显示面板，涉及显示技术领域，可提高显示面板的显示效果。一种像素驱动电路，包括：驱动子电路在来自第一扫描信号端和使能信号端的控制下，向待驱动元件提供驱动信号；驱动信号与第一数据信号端和第一电源电压信号端的信号有关；时间控制子电路在第二扫描信号端的控制下，写入第二数据信号端和第二电压信号端的信号，并在使能信号端的控制下，写入第一电压信号端的信号，将第二电压信号端的信号传输至第一节点，使驱动晶体管截止，控制待驱动元件的工作时长；待驱动元件的工作时长与第二数据信号端和第一电压信号端的信号有关。

Description

像素驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板。
背景技术
自发光器件因其亮度高，色域广的特点，受到广泛关注。但其转移绑定技术不成熟，且无对应的玻璃基驱动背板，在推向消费者市场时受到限制。
由微型发光器件组成的像素驱动电路的尺寸相对较小，可适用于玻璃基驱动背板。但由于制作工艺均一性的问题，会导致微型发光器件的开启电压不一致，且微型发光器件的光电转换特性(包括光电转换效率、均一性和色坐标等)，会随着流过的电流的变化而发生改变，例如，在低电流密度下，微型发光器件的发光效率会随着电流密度降低而降低，导致发光功耗较高，当其应用在显示面板上时，会对显示面板的显示效果造成一定的影响。
发明内容
本发明的实施例提供一种像素驱动电路及其驱动方法、显示面板，可提高显示面板的显示效果。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种像素驱动电路，包括：驱动子电路和时间控制子电路；所述驱动子电路至少与第一扫描信号端、第一数据信号端、第一电源电压信号端、使能信号端、以及待驱动元件电连接；所述驱动子电路包括驱动晶体管，所述驱动晶体管的栅极与第一节点电连接；所述驱动子电路被配置为在来自所述第一扫描信号端的第一扫描信号和所述使能信号端的使能信号的控制下，向所述待驱动元件提供驱动信号；所述驱动信号与所述第一数据信号端提供的第一数据信号和所述第一电源电压信号端提供的第一电源电压信号有关；所述时间控制子电路至少与第一电压信号端、第二电压信号端、第二扫描信号端、第二数据信号端、所述使能信号端、以及所述第一节点电连接；所述时间控制子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下，写入所述第二数据信号端提供的第二数据信号、以及所述第二电压信号端提供的第二电压信号，并在来自所述使能信号端的使能信号的控制下，写入所述第一电压信号端提供的第一电压信号，并将来自所述第二电压信号端的第二电压信号传输至所述第一节点，使所述驱动晶体管截止，以控制所述待驱动元件的工作时长；其中，所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号和所述第一电压信号端提供的第一电压信号有关。
可选的，所述驱动子电路还包括第一驱动子电路、第一数据写入子电路、第一阈值电压补偿子电路以及第一控制子电路；所述第一驱动子电路包括所述驱动晶体管和第一电容，所述第一电容的第二极与所述第一节点电连接，所述第一电容的第一极与所述第一电源电压信号端电连接；所述驱动晶体管的第一极与所述第一电源电压信号端电连接；所述第一数据写入子电路与所述第一扫描信号端、所述第一数据信号端、以及所述第一驱动子电路电连接；所述第一数据写入子电路被配置为在来自所述第一扫描信号端的第一扫描信号的控制下，将来自所述第一数据信号端的第一数据信号写入所述第一驱动子电路；所述第一阈值电压补偿子电路与所述第一扫描信号端、第一驱动子电路以及所述第一节点电连接；所述第一阈值电压补偿子电路被配置为在来自所述第一扫描信号端的第一扫描信号的控制下，将所述第一数据信号和所述第一驱动子电路中的驱动晶体管的阈值电压写入所述第一节点，对所述驱动晶体管进行阈值电压补偿；所述第一控制子电路与所述使能信号端、所述第一电源电压信号端、所述第一驱动子电路、以及所述待驱动元件电连接；所述第一控制子电路被配置为在来自所述使能信号端的使能信号的控制下，使所述第一电源电压信号端与所述驱动晶体管连接，并使所述驱动晶体管与所述待驱动元件电连接。
在此基础上，可选的，所述驱动子电路还包括复位子电路；所述复位子电路与初始信号端、复位信号端以及所述第一节点电连接；所述复位子电路被配置为在来自所述复位信号端的复位信号的控制下，将来自所述初始信号端的第一初始信号传输至所述第一节点，对所述第一节点进行复位。
可选的，所述时间控制子电路包括第二驱动子电路、第二数据写入子电路、第二阈值电压补偿子电路以及第二控制子电路；所述第二驱动子电路包括第一晶体管和第二电容，所述第二电容的第一极与第二节点电连接，所述第二电容的第二极与第三节点电连接；所述第一晶体管的栅极与所述第三节点电连接；所述第二数据写入子电路与所述第二扫描信号端、第二电压信号端、所述第二数据信号端、以及所述第二驱动子电路电连接；所述第二数据写入子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下，将来自所述第二数据信号端的第二数据信号写入所述第二节点，并将来自所述第二电压信号端的第二电压信号写入所述第二驱动子电路；所述第二阈值电压补偿子电路与所述第二扫描信号端、所述第二驱动子电路以及所述第三节点电连接；所述第二阈值电压补偿子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下，将所述第二电压信号和所述第二驱动子电路中的第一晶体管的阈值电压写入所述第三节点；所述第二控制子电路与所述使能信号端、所述第一电压信号端、所述第二电压信号端、所述第一节点、所述第二节点、以及所述第二驱动子电路电连接；所述第二控制子电路被配置为在来自所述使能信号端的使能信号的控制下，将来自所述第一电压信号端的第一电压信号写入所述第三节点，并使所述第一晶体管与所述第二电压信号端和所述第一节点电连接，以在所述第一晶体管开启时将所述第二电压信号传输至所述第一节点，控制所述待驱动元件的发光时长。
具体地，可选的，所述第一数据写入子电路包括第二晶体管；所述第二晶体管的栅极与所述第一扫描信号端电连接，所述第二晶体管的第一极与所述第一数据信号端电连接，所述第二晶体管的第二极与所述驱动晶体管电连接。
可选的，所述第一阈值电压补偿子电路包括第三晶体管；所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与所述驱动晶体管电连接。
可选的，所述第一控制子电路包括第四晶体管和第五晶体管；所述第四晶体管的栅极与所述使能信号端电连接，所述第四晶体管的第一极与所述第一电源电压信号端电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；所述第五晶体管的栅极与所述使能信号端电连接，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述待驱动元件电连接。
可选的，所述复位子电路包括第六晶体管；所述第六晶体管的栅极与所述复位信号端电连接，所述第六晶体管的第一极与所述初始信号端电连接，所述第六晶体管的第二极与所述第一节点电连接。
可选的，所述第二数据写入子电路包括第七晶体管和第八晶体管；所述第七晶体管的栅极与所述第二扫描信号端电连接，所述第七晶体管的第一极与所述第二数据信号端电连接，所述第七晶体管的第二极与所述第二节点电连接；所述第八晶体管的栅极与所述第二扫描信号端电连接，所述第八晶体管的第一极与所述第二电压信号端电连接，所述第八晶体管的第二极与所述第一晶体管电连接。
可选的，所述第二阈值电压补偿子电路包括第九晶体管；所述第九晶体管的栅极与所述第二扫描信号端电连接，所述第九晶体管的第一极与所述第三节点电连接，所述第九晶体管的第二极与所述第一晶体管电连接。
可选的，所述第二控制子电路包括第十晶体管、第十一晶体管和第十二晶体管；所述第十晶体管的栅极与所述使能信号端电连接，所述第十晶体管的第一极与所述第一电压信号端电连接，所述第十晶体管的第二极与所述第二节点电连接；所述第十一晶体管的栅极与所述使能信号端电连接，所述第十一晶体管的第一极与所述第二电压信号端电连接，所述第十一晶体管的第二极与所述第一晶体管的第一极电连接；所述第十二晶体管的栅极与所述使能信号端电连接，所述第十二晶体管的第一极与所述第一晶体管的第一极电连接，所述第十二晶体管的第二极与所述第一节点电连接。
第二方面，提供一种显示面板，包括如上述的像素驱动电路、以及待驱动元件。
可选的，所述显示面板包括多个亚像素，每个所述亚像素对应设置一个所述像素驱动电路；所述显示面板还包括：多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、以及多条第二数据信号线；同一行所述亚像素对应的各所述像素驱动电路与同一条所述第一扫描信号线及同一条所述第二扫描信号线电连接；同一列所述亚像素对应的各所述像素驱动电路与同一条所述第一数据信号线及同一条所述第二数据信号线电连接。
可选的，所述待驱动元件为电流驱动型器件。
第三方面，提供一种如上述的像素驱动电路的驱动方法，所述像素驱动电路的驱动方法包括：在第一扫描信号端向驱动子电路提供的第一扫面信号有效时，所述驱动子电路至少写入来自第一数据信号端的第一数据信号；在第二扫描信号端向时间控制子电路提供的第二扫描信号有效时，所述时间控制子电路至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号；在使能信号端向所述驱动子电路提供的使能信号有效时，所述驱动子电路向待驱动元件提供驱动信号；所述驱动信号与所述第一数据信号端提供的第一数据信号和第一电源电压信号端提供的第一电源电压信号有关；在所述使能信号端向所述时间控制子电路提供的使能信号有效时，所述时间控制子电路写入来自第一电压信号端的第一电压信号，使第一晶体管开启，将来自所述第二电压信号端的第二电压信号传输至第一节点，使所述驱动子电路中的驱动晶体管截止，以控制所述待驱动元件的工作时长；所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号、第一电压信号端提供的电位在设定电压范围内变化的第一电压信号和第二电压信号端提供的第二电压信号有关。
可选的，在所述驱动子电路包括第一驱动子电路、第一数据写入子电路、第一阈值电压补偿子电路以及第一控制子电路的情况下，在第一扫描信号端向驱动子电路提供的第一扫描信号有效时，所述驱动子电路至少写入来自第一数据信号端的第一数据信号，包括：在所述第一扫描信号端向所述驱动子电路提供的第一扫描信号有效时，所述第一数据写入子电路将来自所述第一数据信号端的第一数据信号写入所述第一驱动子电路；所述第一阈值电压补偿子电路将所述第一数据信号和所述驱动晶体管的阈值电压写入所述第一节点，对所述驱动晶体管进行阈值电压补偿；在使能信号端向所述驱动子电路提供的使能信号有效时，所述驱动子电路向待驱动元件提供驱动信号，包括：在所述使能信号端向所述驱动子电路提供的使能信号有效时，所述第一控制子电路使所述驱动晶体管与所述第一电源电压信号端和所述待驱动元件连接。
可选的，在所述时间控制子电路包括第二驱动子电路、第二数据写入子电路、第二阈值电压补偿子电路以及第二控制子电路的情况下，在第二扫描信号端向时间控制子电路提供的第二扫描信号有效时，所述时间控制子电路至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号，包括：在所述第二扫描信号端向时间控制子电路提供的第二扫描信号有效时，所述第二数据写入子电路将来自所述第二数据信号端的第二数据信号写入第二节点，并将来自所述第二电压信号端的第二电压信号写入所述第二驱动子电路；所述第二阈值电压补偿子电路将所述第二电压信号和所述第二驱动子电路中的第一晶体管的阈值电压写入第三节点；在所述使能信号端向所述时间控制子电路提供的使能信号有效时，所述时间控制子电路写入来自第一电压信号端的第一电压信号，使第一晶体管开启，将来自所述第二电压信号端的第二电压信号传输至第一节点，使所述驱动子电路中的驱动晶体管截止，以控制所述待驱动元件的工作时长，包括：在所述使能信号端向所述时间控制子电路提供的使能信号有效时，所述第二控制子电路将来自所述第一电压信号端的第一电压信号传输至所述第二节点，并使所述第一晶体管与所述第二电压信号端和所述第一节点电连接，以在所述第一晶体管开启时将所述第二电压信号传输至所述第一节点，控制所述待驱动元件的工作时长。
综上所述，本发明实施例提供一种像素驱动电路及其驱动方法、显示面板，该像素驱动电路包括驱动子电路和时间控制子电路。驱动子电路至少与第一扫描信号端、第一数据信号端、第一电源电压信号端、使能信号端、以及待驱动元件电连接。驱动子电路包括驱动晶体管，驱动晶体管的栅极与第一节点电连接。时间控制子电路至少与第一电压信号端、第二电压信号端、第二扫描信号端、第二数据信号端、使能信号端、以及第一节点电连接。驱动子电路用于在来自第一扫描信号端的第一扫描信号和使能信号端的使能信号的控制下，向待驱动元件提供驱动信号。驱动信号与第一数据信号端提供的第一数据信号和第一电源电压信号端提供的第一电源电压信号有关。时间控制子电路用于在来自第二扫描信号端的第二扫描信号的控制下，写入第二数据信号端提供的第二数据信号、以及第二电压信号端提供的第二电压信号，并在来自使能信号端的使能信号的控制下，写入第一电压信号端提供的第一电压信号，并将来自第二电压信号端的第二电压信号传输至第一节点，使驱动晶体管截止，以控制待驱动元件的工作时长。其中，待驱动元件的工作时长与第二数据信号端提供给的第二数据信号和第一电压信号端提供的第一电压信号有关。在此基础上，可以通过驱动子电路控制驱动信号的幅值，并通过时间控制子电路控制来自第二电压信号端提供的第二电压信号传输至待驱动元件的时间，实现对待驱动元件的驱动信号的幅值以及工作时长的控制，进而实现对待驱动元件的控制。当待驱动元件为微型发光二极管时，在待驱动元件进行不同灰阶的显示的过程中，通过控制待驱动元件的驱动电流幅值以及发光时长，实现改变待驱动元件的发光强度，进而实现对应的灰阶显示，实现较大的对比度。并且，通过缩短待驱动元件的发光时长实现低灰阶显示，可以使驱动电流的幅值维持在较高且稳定的数值范围内，提高待驱动元件的发光效率，提高显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的一种亚像素的结构示意图；
图3为本发明实施例提供的一种像素驱动电路的结构示意图；
图4为本发明实施例提供的另一种像素驱动电路的结构示意图；
图5为图4中的像素驱动电路的具体结构示意图；
图6为一种用于驱动如图5所示的像素驱动电路的信号时序图；
图7为图5中的像素驱动电路的一种驱动过程示意图；
图8为图5中的像素驱动电路的另一种驱动过程示意图；
图9为图5中的像素驱动电路的又一种驱动过程示意图；
图10为图5中的像素驱动电路的又一种驱动过程示意图；
图11为本发明实施例提供的另一种像素驱动电路的具体结构示意图；
图12为一种用于驱动如图11所示的像素驱动电路的信号时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种显示装置，包括显示面板。如图1所示，显示面板上包括多个亚像素P。
需要说明的是，图1中以上述多个亚像素P呈n行m列的阵列形式排列为例进行示意，但本发明实施例不限于此，上述多个亚像素P还可以以其他方式进行排布。
该显示面板还包括像素驱动电路和待驱动元件L。如图2所示，在显示面板的每个亚像素P中，对应设置一个待驱动元件L和与其电连接的一个像素驱动电路，该像素驱动电路用于驱动待驱动元件L发光。
其中，该待驱动元件L还与第二电源电压信号端VSS电连接。
可选的，待驱动元件L为电流驱动型器件，进一步地，可以为电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，Micro LED)或者迷你发光二极管(MiniLight Emitting Diode，Mini LED)或者有机电致发光二极管(Organic Light EmittingDiode，OLED)。在这种情况下，文中所述的工作时长可以被理解为待驱动元件L的发光时长；待驱动元件L的第一极和第二极分别为发光二极管的阳极和阴极。
其中，显示面板还包括玻璃基板，像素驱动电路和待驱动元件L均位于玻璃基板上。
在此基础上，显示面板还包括：多条第一扫描信号线G1(1)～G1(n)、多条第一数据信号线D1(1)～D1(m)、多条第二扫描信号线G2(1)～G2(n)、多条第二数据信号线D2(1)～D2(m)、以及多条使能信号线E1(1)～E1(n)。
可以理解的是，同一行亚像素P对应的各像素驱动电路与同一条第一扫描信号线、同一条第二扫描信号线、以及同一条使能信号线电连接。同一列亚像素对应的各像素驱动电路与同一条第一数据信号线、同一条第二数据信号线电连接。示例的，如图1所示，第一行亚像素对应的像素驱动电路与第一扫描信号线G1(1)、第二扫描信号线G2(1)，以及使能信号线E(1)电连接，第一列亚像素对应的像素驱动电路与第一数据信号线D1(1)、以及第二数据信号线D2(1)电连接。
并且，显示面板还包括多条第一电源电压信号线LS1。
需要说明的是，本领域技术人员可以根据显示面板的空间结构，设置第一电源电压信号线LS1与亚像素对应的各像素驱动电路的连接方式。例如，如图1所示，同一列亚像素对应的各像素驱动电路可以与同一条第一电源电压信号线电连接。
在此情况下，多条第一扫描信号线为第一扫描信号端Gate1提供第一扫描信号，多条第二扫描信号线为第二扫描信号端Gate2提供第二扫描信号，多条使能信号线为使能信号端EM提供使能信号，多条第一数据信号线为第一数据信号端Data1提供第一数据信号，多条第二数据信号线为第二数据信号端Data2提供第二数据信号，多条第一电源电压信号线为第一电源电压信号端S1提供第一电源电压信号，从而为像素驱动电路提供第一扫描信号、第二扫描信号、使能信号、第一数据信号、第二数据信号、以及第一电源电压信号。
需要说明的是，以上所述的显示面板所包括的多条信号线的排布，以及图1示出的显示面板的布线图仅是一种示例，并不构成对显示面板的结构的限制。
此外，显示面板还可以包括多条第二电源电压信号线，同一列亚像素P对应的各待驱动元件L与同一条第二电源电压信号线电连接(图1中未示出)，多条第二电源电压信号线为第二电源电压信号端S2提供第二电源电压信号，从而为与第二电源电压信号端S2电连接的待驱动元件L提供第二电源电压信号。
其中，第二电源电压信号的电位低于第一电源电压信号的电位。
在上述的基础上，本发明实施例提供一种像素驱动电路，如图3所示，包括：驱动子电路10和时间控制子电路20。
驱动子电路10至少与第一扫描信号端Gate1、第一数据信号端Data1、第一电源电压信号端S1、使能信号端EM、以及待驱动元件L电连接。
驱动子电路10包括驱动晶体管DT，驱动晶体管DT的栅极与第一节点N1电连接。
时间控制子电路20至少与第一电压信号端V1、第二电压信号端V2、第二扫描信号端Gate2、第二数据信号端Data2、使能信号端EM、以及第一节点N1电连接。
其中，驱动子电路10用于在来自第一扫描信号端Gate1的第一扫描信号和使能信号端EM的使能信号的控制下，向待驱动元件L提供驱动信号。驱动信号与第一数据信号端Data1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号有关。
时间控制子电路20用于在来自第二扫描信号端Gate2的第二扫描信号的控制下，写入第二数据信号端Data2提供的第二数据信号、以及第二电压信号端V2提供的第二电压信号，并在来自使能信号端EM的使能信号的控制下，写入第一电压信号端V1提供的第一电压信号，并将来自第二电压信号端V2的第二电压信号传输至第一节点N1，使驱动晶体管DT截止，以控制待驱动元件L的工作时长。
其中，待驱动元件L的工作时长与第二数据信号端Data2提供给的第二数据信号和第一电压信号端V1提供的第一电压信号有关。
需要说明的是，当待驱动元件L发光时，第一数据信号端Data1提供的第一数据信号可以使待驱动元件L能够具有较高的发光效率，即，驱动子电路10中的驱动晶体管DT根据第一数据信号产生的驱动电流通过待驱动元件L时，待驱动元件L的发光效率较高，此时，像素驱动电路主要通过时间控制子电路20来控制灰阶。
或者，第一数据信号的电位可以在一定的电压区间范围内变化。在此情况下，在该电压区间范围内的第一数据信号能够保证待驱动元件L具有较高的发光效率，像素驱动电路通过驱动子电路10和时间控制子电路20的共同控制灰阶。
在此情况下，如图1所示，显示面板还包括多条第一电压信号线LV1和多条第二电压信号线LV2。
需要说明的是，本领域技术人员可以根据显示面板的空间结构，设置第一电压信号线LV1和第二电压信号线LV2与亚像素对应的各像素驱动电路的连接方式。例如，如图1所示，同一列亚像素P对应的各像素驱动电路可以与同一条第一电压信号线LV1和同一条第二电压信号线LV2电连接。在此情况下，多条第一电压信号线LV1为第一电压信号端V1提供第一电压信号，多条第二电压信号线LV2为第一电压信号端V2提供第二电压信号。
需要说明的是，第二电压信号在一帧时间内均为固定电平信号。本领域技术人员可以在保证像素驱动电路正常工作的情况下，对第二电压信号的电压大小进行设定。
可以理解的是，驱动子电路10可以通过控制第一数据信号端Data1提供的第一数据信号的大小，从而控制传输至待驱动元件L的驱动信号的幅值。时间控制子电路20根据第二数据信号端Data2提供的第二数据信号和第一电压信号端V1提供的第一电压信号，控制第二电压信号端V2提供的第二电压信号传输至第一节点N1的时长，使得驱动晶体管DT在第二电压信号的控制下截止，驱动子电路10无法向待驱动元件L提供驱动信号，从而使得驱动待驱动元件L工作结束，实现了对待驱动元件L的工作时长的控制。
可以理解的是，在驱动晶体管DT为P型晶体管的情况下，第二电压信号为高电平信号，在驱动晶体管DT为N型晶体管的情况下，第二电压信号为低电平信号。
当待驱动元件L为微型无机发光二极管时，在待驱动元件L可以进行不同灰阶的显示，即通过控制待驱动元件L的驱动电流幅值以及发光时长，实现改变待驱动元件L的发光强度，进而实现对应的灰阶显示，并且，通过缩短待驱动元件L的发光时长实现低灰阶显示，可以使驱动电流的幅值维持在较高值范围内，提高待驱动元件L的发光效率，避免使用小电流幅值实现低灰阶显示的情况下待驱动元件L发光效率较低、功耗较高的问题，从而提高显示面板的显示效果。
综上所述，本发明实施例提供一种像素驱动电路，该像素驱动电路包括驱动子电路10和时间控制子电路20。驱动子电路10至少与第一扫描信号端Gate1、第一数据信号端Data1、第一电源电压信号端S1、使能信号端EM、以及待驱动元件L电连接。驱动子电路10包括驱动晶体管DT，驱动晶体管DT的栅极与第一节点N1电连接。时间控制子电路20至少与第一电压信号端V1、第二电压信号端V2、第二扫描信号端Gate2、第二数据信号端Data2、使能信号端EM、以及第一节点N1电连接。驱动子电路10用于在来自第一扫描信号端Gate1的第一扫描信号和使能信号端EM的使能信号的控制下，向待驱动元件L提供驱动信号。驱动信号与第一数据信号端Data1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号有关。时间控制子电路20用于在来自第二扫描信号端Gate2的第二扫描信号的控制下，写入第二数据信号端Data2提供的第二数据信号、以及第二电压信号端V2提供的第二电压信号，并在来自使能信号端EM的使能信号的控制下，写入第一电压信号端V1提供的第一电压信号，并将来自第二电压信号端V2的第二电压信号传输至第一节点N1，使驱动晶体管DT截止，以控制待驱动元件L的工作时长。其中，待驱动元件L的工作时长与第二数据信号端Data2提供给的第二数据信号和第一电压信号端V1提供的第一电压信号有关。在此基础上，可以通过驱动子电路10控制驱动信号的幅值，并通过时间控制子电路20控制来自第二电压信号端V2提供的第二电压信号传输至待驱动元件L的时间，实现对待驱动元件L的驱动信号的幅值以及工作时长的控制，进而实现对待驱动元件L的控制。
并且，当待驱动元件L为微型发光二极管时，在待驱动元件L进行不同灰阶的显示的过程中，通过控制待驱动元件L的驱动电流幅值以及发光时长，实现改变待驱动元件L的发光强度，进而实现对应的灰阶显示，实现较大的对比度。并且，通过缩短待驱动元件的发光时长实现低灰阶显示，可以使驱动电流的幅值维持在较高且稳定的数值范围内，提高待驱动元件的发光效率，避免使用小电流幅值实现低灰阶显示的情况下待驱动元件发光效率较低、功耗较高的问题，从而提高显示面板的显示效果。
在本发明的一些实施例中，如图4所示，驱动子电路10还包括第一驱动子电路101、第一数据写入子电路102、第一阈值电压补偿子电路104以及第一控制子电路103。
第一驱动子电路101包括驱动晶体管DT和第一电容C1，第一电容C1的第二极与第一节点N1电连接，第一电容C1的第一极与第一电源电压信号端S1电连。驱动晶体管DT的第一极与第一电源电压信号端S1电连接。
第一数据写入子电路102与第一扫描信号端Gate1、第一数据信号端Data1、以及第一驱动子电路101电连接。
第一控制子电路103与使能信号端EM、第一电源电压信号端S1、第一驱动子电路101、以及待驱动元件L电连接。
第一阈值电压补偿子电路104与第一扫描信号端Gate1、第一驱动子电路101以及第一节点N1电连接。
第一数据写入子电路102用于在来自第一扫描信号端Gate1的第一扫描信号的控制下，将来自第一数据信号端Data1的第一数据信号写入第一驱动子电路101。
第一阈值电压补偿子电路104用于在来自第一扫描信号端Gate1的第一扫描信号的控制下，将第一数据信号和第一驱动子电路101中的驱动晶体管DT的阈值电压写入第一节点N1，对驱动晶体管DT进行阈值电压补偿。
第一控制子电路103用于在来自使能信号端EM的使能信号的控制下，使第一电源电压信号端S1与驱动晶体管DT连接，并使驱动晶体管DT与待驱动元件L电连接。
因此，通过第一阈值电压补偿子电路104第一数据信号和驱动晶体管DT的阈值电压写入第一节点N1，对驱动晶体管DT进行阈值电压补偿，并通过驱动晶体管DT使得第一电源电压信号端S1和待驱动元件L电连接，使得驱动晶体管DT可以根据第一数据信号和第一电源电压信号，向待驱动元件L提供驱动信号。在此情况下，传输至待驱动元件L的第一极的驱动信号与第一电源电压信号端S1提供的第一电源电压信号和第一数据信号端Data1的第一数据信号有关，与驱动晶体管DT的阈值电压无关，从而实现了对第一驱动子电路101中的驱动晶体管DT的阈值电压补偿，消除了驱动晶体管DT的阈值电压对待驱动元件L的影响。在待驱动元件L发光时，使得显示面板亮度的均匀性得到提升。并且，可以避免因采用低温多晶硅(Low Temperature Poly Silicon，简称LTPS)引起驱动晶体管DT的阈值电压偏移，而影响待驱动元件的发光效果。
在此基础上，在本发明的一些实施例中，如图4所示，驱动子电路10还包括复位子电路105。
复位子电路105与初始信号端Init、复位信号端Reset以及第一节点N1电连接。
复位子电路105用于在来自复位信号端Reset的复位信号的控制下，将来自初始信号端Init的第一初始信号传输至第一节点N1，对第一节点N1进行复位。
在此情况下，如图1所示，显示面板还包括多条复位信号线R(1)～R(n)、以及多条第一初始信号线(图1中未示出)。其中，同一行亚像素P对应的各像素驱动电路与同一条复位信号线电连接，同一列亚像素P对应的各像素驱动电路与同一条第一初始信号线电连接。多条复位信号线为复位信号端Reset提供复位信号，多条第一初始信号线为初始信号端Init提供第一初始信号。
可以理解的是，由于第一电容C1的第二极和驱动晶体管DT的栅极均与第一节点N1电连接，因此，在复位子电路105对第一节点N1进行复位的同时，第一电容C1的第二极和驱动晶体管DT的栅极也均被复位，从而实现了对第一驱动子电路101的降噪。
在本发明的一些实施例中，如图4所示，时间控制子电路20包括第二驱动子电路201、第二数据写入子电路202、第二阈值电压补偿子电路204以及第二控制子电路203。
第二驱动子电路201包括第一晶体管T1和第二电容C2。第二电容C2的第一极与第二节点N2电连接，第二电容C2的第二极与第三节点N3电连接。第一晶体管T1的栅极与第三节点N3电连接。
第二数据写入子电路202与第二扫描信号端Gate2、第二电压信号端V2、第二数据信号端Data2、以及第二驱动子电路201电连接。
第二阈值电压补偿子电路204与第二扫描信号端Gate2、第二驱动子电路201以及第三节点N3电连接。
第二控制子电路203与使能信号端EM、第一电压信号端V1、第二电压信号端V2、第二节点N2、第一节点N1、以及第二驱动子电路201电连接。
其中，第二数据写入子电路202用于在来自第二扫描信号端Gate2的第二扫描信号的控制下，将来自第二数据信号端Data2的第二数据信号写入第二节点N2，并将来自第二电压信号端V2的第二电压信号写入第二驱动子电路201。
第二阈值电压补偿子电路204用于在来自第二扫描信号端Gate2的第二扫描信号的控制下，将第二电压信号和第二驱动子电路201中的第一晶体管T1的阈值电压写入第三节点N3。
第二控制子电路203用于在来自使能信号端EM的使能信号的控制下，将来自第一电压信号端V1的第一电压信号写入第三节点N3，并使第一晶体管T1与第二电压信号端V2和第一节点N1电连接，以在第一晶体管T1开启时将第二电压信号传输至第一节点N1，控制待驱动元件L的发光时长。
其中，第一电压信号的电位在设定电压范围内随时间发生变化，且该设定电压范围与相应的待驱动元件L的工作时长相关。在待驱动元件L发光的情况下，每个像素驱动电路被写入的第一电压信号端V1所具有的在设定电压范围内变化的第一电压信号的电位与该像素驱动电路所驱动的待驱动元件L需要发光的发光时长相关。通过改变在设定电压范围内变化的第一电压信号的电位，也可以实现对待驱动元件L的发光时长的控制，从而实现对亚像素的灰阶的控制。
可以理解的是，第二数据写入子电路202将来自第二数据信号端Data2的第二数据信号写入第二节点N2，第二阈值电压补偿子电路204将第二电压信号和第一晶体管T1的阈值电压写入第三节点N3，使得第二电容C2的第一极的电位与第二数据信号的电位相同，第二极的电位为第二电压信号的电位与第一晶体管T1的阈值电压的电位之和。并且，第二控制子电路203将来自第一电压信号端V1的电位在设定电压范围内变化的第一电压信号写入第二节点N2时，第二电容C2的第一极的电位与第一电压信号的电位相同，由于第一电压信号的电位在设定电压范围内变化，且第二电容C2的两极的电位差不会突变，因此，第三节点N3的电位会随着第二节点N2的电位变化，即，第三节点N3的电位随着第一电压信号的电位同步变化。
在此基础上，当第三节点N3的电位变化到某一特定值时，可以使得第一晶体管T1开启，此时，第一节点N1和第二电压信号端V2电连接，将来自第二电压信号端V2的第二电压信号传输至第一节点N1，使得驱动晶体管DT截止，从而控制驱动晶体管DT的开启时间，以控制待驱动元件L的工作时长。
具体地，在本发明的一些实施例中，如图5所示，第一数据写入子电路102包括第二晶体管T2。
第二晶体管T2的栅极与第一扫描信号端Gate1电连接，第二晶体管T2的第一极与第一数据信号端Data1电连接，第二晶体管T2的第二极与驱动晶体管DT电连接。
在本发明的一些实施例中，如图5所示，第一阈值电压补偿子电路104包括第三晶体管T3。
第三晶体管T3的栅极与第一扫描信号端Gate1电连接，第三晶体管T3的第一极与第一节点N1电连接，第三晶体管T3的第二极与驱动晶体管DT电连接。
需要说明的是，在驱动晶体管DT为P型晶体管的情况下，驱动晶体管DT的第一极为源极，第二极为漏极，第二晶体管T2的第二极与驱动晶体管DT的第一极电连接，第三晶体管T3的第二极与驱动晶体管DT的第二极电连接。在驱动晶体管DT为N型晶体管的情况下，驱动晶体管DT的第二极为源极，第一极为漏极，第二晶体管T2的第二极与驱动晶体管DT的第二极电连接，第三晶体管T3的第二极与驱动晶体管DT的第一极电连接。
在本发明的一些实施例中，如图5所示，第一控制子电路103包括第四晶体管T4和第五晶体管T5。
第四晶体管T4的栅极与使能信号端EM电连接，第四晶体管T4的第一极与第一电源电压信号端S1电连接，第四晶体管T4的第二极与驱动晶体管DT的第一极电连接。
第五晶体管T5的栅极与使能信号端EM电连接，第五晶体管T5的第一极与驱动晶体管DT的第二极电连接，第五晶体管T5的第二极与待驱动元件L电连接。
在本发明的一些实施例中，如图5所示，复位子电路105包括第六晶体管T6。
第六晶体管T6的栅极与复位信号端Reset电连接，第六晶体管T6的第一极与初始信号端Init电连接，第六晶体管T6的第二极与第一节点N1电连接。
在本发明的一些实施例中，如图5所示，第二数据写入子电路202包括第七晶体管T7和第八晶体管T8。
第七晶体管T7的栅极与第二扫描信号端Gate2电连接，第七晶体管T7的第一极与第二数据信号端Data2电连接，第七晶体管T7的第二极与第二节点N2电连接。
第八晶体管T8的栅极与第二扫描信号端Gate2电连接，第八晶体管T8的第一极与第二电压信号端V2电连接，第八晶体管T8的第二极与第一晶体管T1电连接。
在本发明的一些实施例中，如图5所示，第二阈值电压补偿子电路204包括第九晶体管T9。
第九晶体管T9的栅极与第二扫描信号端Gate2电连接，第九晶体管T9的第一极与第三节点N3电连接，第九晶体管T9的第二极与第一晶体管T1电连接。
需要说明的是，在第一晶体管T1为P型晶体管的情况下，第一晶体管T1的第一极为源极，第二极为漏极，第九晶体管T9的第二极与第一晶体管T1的第一极电连接，第八晶体管T8的第二极与第一晶体管T1的第二极电连接。在第一晶体管T1为N型晶体管的情况下，第一晶体管T1的二极为源极，第一极为漏极，第九晶体管T9的第二极与第一晶体管T1的第二极电连接，第八晶体管T8的第二极与第一晶体管T1的第一极电连接。
在本发明的一些实施例中，如图5所示，第二控制子电路203包括第十晶体管T10、第十一晶体管T11和第十二晶体管T12。
第十晶体管T10的栅极与使能信号端EM电连接，第十晶体管T10的第一极与第一电压信号端V1电连接，第十晶体管T10的第二极与第二节点N2电连接。
第十一晶体管T11的栅极与使能信号端EM电连接，第十一晶体管T11的第一极与第二电压信号端V2电连接，第十一晶体管T11的第二极与第一晶体管T1的第一极电连接。
第十二晶体管T12的栅极与使能信号端EM电连接，第十二晶体管T12的第一极与第一晶体管T1的第一极电连接，第十二晶体管T12的第二极与第一节点N1电连接。
需要说明的是，上述的晶体管的第一极可以是漏极、第二极可以是源极；或者，第一极可以是源极、第二极可以是漏极。并且，根据晶体管导电方式的不同，可以将上述像素电路中的晶体管分为增强型晶体管和耗尽型晶体管。本发明对此不作限制。
在此基础上，结合图6所示的信号时序图，对图5所示的像素驱动电路在不同的阶段的工作情况进行详细的举例说明。其中，图5所示的像素驱动电路中各个子电路中的晶体管均为P型晶体管。
需要说明的是，如图6所示，一个帧周期包括扫描阶段(P1～P4)和工作阶段(P4～P5)。其中，扫描阶段(P1～P4)包括多个行扫描时段，该多个行扫描时段为n行扫描时段，即，n个行扫描时段分别为ts1～tsn，例如，第一行扫描时段为ts1，第二行扫描时段为ts2，第n行扫描时段为tsn，且n不小于2。
需要说明的是，在显示面板包括n行m列亚像素，每个亚像素对应一个像素驱动电路的情况下，在扫描阶段(P1～P4)，对第一行至第n行的亚像素进行逐行扫描，依次将第二电压信号、第一数据信号和第二数据信号写入每一行亚像素对应的像素驱动电路。在对第一行至第n行的亚像素逐行扫描完毕后，进入工作阶段(P4～P5)，在工作阶段(P4～P5)，n行m列亚像素对应的像素驱动电路同时接收第一电压信号和第二电压信号。其中，每个亚像素对应的像素驱动电路所写入的第一电压信号的电位均在设定电压范围内变化。
或者，在本发明的另一些实施例中，各像素驱动电路也可以在每一行的亚像素扫描时段结束后直接进入该行的工作阶段，如在第一行扫描完毕后进入第一行工作阶段，在第n行扫描完毕后进入第n行工作阶段。
在每个行扫描时段，同一行的m个亚像素所对应的m个像素驱动电路同时被写入不完全相同的第一数据信号，同一行的m个亚像素所对应的m个像素驱动电路同时被写入不完全相同的第二数据信号。同一行的m个亚像素所对应的m个像素驱动电路所写入的第一数据信号和第二数据信号与对应亚像素需要显示的灰阶有关。
以下以第一列亚像素所对应的像素驱动电路为例，进行说明。
如图6所示，在扫描阶段(P1～P4)中的第一行扫描时段ts1，第一行的第一个亚像素对应的像素驱动电路包括如下驱动过程：
在第一阶段(P1～P2)，驱动子电路10进行复位，如图7所示，由于复位信号端Reset输入低电平信号，因此第六晶体管T6开启，使得来自初始信号端Init的初始信号传输至第一节点N1，实现对第一节点N1的复位。此时，第一节点N1的电位为初始信号的电位Vinit。在此情况下，与第一节点N1电连接的第一电容C1的第二极、以及驱动晶体管DT的栅极也均被复位，即，对第一驱动子电路101的电压进行复位。
可以理解的是，初始信号端Init提供的初始信号能够消除上一帧的信号对第一节点N1的影响，该初始信号可以为低电平信号，也可以为高电平信号。例如，当驱动晶体管DT管为P型晶体管时，初始信号为低电平，在复位子电路105工作时，对第一节点N1进行复位，且使得驱动晶体管DT为似开非开的状态，便于下一阶段写入信号。
在第一阶段(P1～P2)，驱动子电路10进行数据写入，如图7所示，第七晶体管T7在第二扫描信号端Gate2的低电平信号的控制下开启，将来自第二数据信号端Data2的第二数据信号传输至第二节点N2，使得第二节点N2的电位为第二数据信号的电位Vdata2。由于第二电容C2的第一极与第二节点N2电连接，因此第二电容C2的第一极的电位与来自第二数据信号端Data2的第二数据信号的电位相同，即，第二电容C2的第一极的电位为Vdata2。
第九晶体管T9在第二扫描信号端Gate2的低电平信号的控制下开启，将第一晶体管T1的栅极和第二极相连，使第一晶体管T1处于自饱和状态，则第一晶体管T1的栅极的电位为其第一极的电位与其阈值电压Vth1之和。
并且，由于在第一晶体管T1为P型晶体管的情况下，第一晶体管T1的第一极与第八晶体管T8的第二极电连接，因此当第二扫描信号端Gate2提供的第二扫描信号为低电平信号时，第八晶体管T8开启并将来自第二电压信号端V2的第二电压信号传输至第一晶体管T1的第一极。此时，第一晶体管T1的第一极的电位为来自第二电压信号端V2的第二电压信号的电位V2。在此情况下，第一晶体管T1的栅极的电位为第二电压信号端V2的第二电压信号的电位V2与第一晶体管T1的阈值电压Vth1之和，即为V2+Vth1。那么，与第一晶体管T1的栅极电连接的第三节点N3的电位也为V2+Vth1。
在此情况下，与第三节点N3电连接的第二电容C2的第二极的电位为V2+Vth1。即第二电容C2的两极分别被充电，且存在电位差Vdata2-V2-Vth1，因此实现了对第二电容C2的充电。
此外，由于第一扫描信号端Gate1和使能信号端EM均输入高电平信号，因此，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截止状态。在此情况下，待驱动元件L关闭不工作。
在第二阶段(P2～P3)，驱动子电路10进行数据写入，如图8所示，第二晶体管T2在第一扫描信号端Gate1的低电平信号的控制下开启，在驱动晶体管DT为P型晶体管的情况下，将来自第一数据信号端Data1的第一数据信号写入驱动晶体管DT的第一极，使得驱动晶体管DT的第一极的电位为第一数据信号的电位Vdata1。
在此情况下，由于第三晶体管T3在第一扫描信号端Gate1的低电平信号的控制下开启，将驱动晶体管DT的栅极和第二极相连，使驱动晶体管DT处于自饱和状态，则驱动晶体管DT的栅极的电位为其第一极的电位与其阈值电压Vthd之和，因此，驱动晶体管DT的栅极的电位为第一数据信号的电位Vdata1与驱动晶体管DT的阈值电压Vthd之和，即为Vdata1+Vthd。此时，与驱动晶体管DT的栅极电连接的第一节点N1的电位也为Vdata1+Vthd。
在此情况下，与第一节点N1电连接第一电容C1的第二极的电位为Vdata1+Vthd。而第一电容C1的第一极的电位为来自第一电源电压信号端S1的第一电源电压信号的电位VS1，即第一电容C1的两极分别被充电，且存在电位差VS1-Vdata1-Vthd。
在第二阶段(P2～P3)，驱动子电路10仍进行数据写入，可参见上面在第一阶段(P1～P2)中驱动子电路10的数据写入过程的描述。
此外，由于使能信号端EM和复位信号端Reset均输入高电平信号，因此第四晶体管T4、第五晶体管T5、第六晶体管T6、第十晶体管T10、第十一晶体管T11和第十二晶体管T12均处于截止状态。在此情况下，待驱动元件L不工作。
需要说明的是，除了上述的时间控制子电路20在第一阶段(P1～P2)和第二阶段(P2～P3)均进行数据写入之外，本发明也可以在驱动子电路10进行复位的同时，时间控制子电路20不进行数据写入，而在驱动子电路10数据写入的同时，时间控制子电路20进行数据写入，即，时间控制子电路20只在第二阶段(P2～P3)进行数据写入。或者，在驱动子电路10进行复位的同时，时间控制子电路20进行数据写入，在驱动子电路10数据写入的同时，时间控制子电路20不进行数据写入，即，时间控制子电路20只在第一阶段(P1～P2)进行数据写入。
需要说明的是，第二行至第n行的亚像素对应的像素驱动电路的驱动过程与第一行的亚像素对应的像素驱动电路的驱动过程一致，对于在扫描阶段(P1～P4)的第二行扫描时段ts2至第n行扫描时段tsn的说明均参见对第一行扫描时段ts1的说明。
其中，在整个扫描阶段(P1～P4)，n个行扫描时段中的每个行扫描时段均包括上述的驱动子电路10的扫描时间段和时间控制子电路20的扫描时间段，这样就实现了对n行亚像素进行扫描，对n行亚像素，实现了将来自第一数据信号端Data1的第一数据信号和来自第二数据信号端Data2的第二数据信号均写入像素驱动电路，并进行了存储，为工作阶段(P4～P5)向待驱动元件L提供驱动信号做准备。
示例的，可以在对第一行亚像素进行扫描的时段结束之后，依次对第二行亚像素至第n行亚像素进行扫描。例如，如图6所示，从第一行亚像素的扫描时段的结束时刻(P3)开始，在P3～P4时间段内，对第二行亚像素至第n行亚像素逐行扫描，直至第n行亚像素的扫描时段的结束时刻(P4)。
可以理解的是，在对第一行至第n行的亚像素逐行扫描完毕后，显示面板的各行亚像素进入工作阶段(P4～P5)。
在此基础上，第一行的第一个亚像素的工作阶段包括如下过程：
如图9所示，对于驱动子电路10，第四晶体管T4在使能信号端EM的低电平信号的控制下开启，将来自第一电源电压信号端S1的第一电源电压信号传输至驱动晶体管DT的第一极，此时，驱动晶体管DT的第一极的电位为第一电源电压信号的电位VS1，且驱动晶体管DT为P型晶体管时，驱动晶体管DT的第一极为源极，即，驱动晶体管DT的源极的电位为第一电源电压信号的电位VS1。
由于驱动晶体管DT的栅极的电位为Vdata1+Vthd，驱动晶体管DT的源极的电位为VS1，因此，驱动晶体管DT的栅源电压Vgs＝Vdata1+Vthd-VS1，且驱动晶体管DT的阈值电压为Vthd。当|Vgs|≥|Vthd|时，驱动晶体管DT开启，并产生驱动信号，该驱动信号为驱动电流，从驱动晶体管DT的第二极输出。并且，第五晶体管T5在使能信号端EM的控制下开启，将驱动晶体管DT的第二极与待驱动元件L相连，因此驱动电流经过第五晶体管T5传输至待驱动元件L，驱动待驱动元件L发光。
在此情况下，由于驱动晶体管DT的栅源电压Vgs＝Vdata1+Vthd-VS1，因此，流过驱动晶体管DT的驱动电流I＝1/2×K×(Vgs-Vthd)2＝1/2×K×(Vdata1+Vthd-VS1-Vthd)2＝1/2×K×(Vdata1-VS1)2，即为流过待驱动元件L的驱动电流。
其中，K＝W/L×C×u，W/L为驱动晶体管DT的宽长比，C为沟道绝缘层电容，u为沟道载流子迁移率。
由此可知，上述参数只与驱动晶体管DT结构有关，因此，流过驱动晶体管DT的电流只与第一数据信号端Data1的第一数据信号的电位Vdata1和第一电源电压信号端S1的第一电源电压信号的电位VS1有关，与驱动晶体管DT的阈值电压Vthd无关，从而对驱动晶体管DT进行了阈值补偿，改善了驱动晶体管DT的阈值电压Vthd对待驱动元件L发光亮度的影响，提高了待驱动元件L亮度的均一性。
在此基础上，当亚像素显示不同灰阶时，由于第一电源电压信号端S1的第一电源电压信号的电位VS1相同，因此，可以通过控制第一数据信号端Data1提供的第一数据信号的电位Vdata1，来控制流过待驱动元件L的驱动电流的幅值。
同时，对于时间控制子电路20，在使能信号端EM的低电平信号的控制下，第十晶体管T10开启，将来自第一电压信号端V1的电位在设定电压范围内变化的第一电压信号传输至第二节点N2，使得第二节点N2的电位为第一电压信号的电位V1。由于第二电容C2的第一极与第二节点N2电连接，因此，第二电容C2的第一极的电位为来自第一电压信号端V1的第一电压信号的电位V1，且第二电容C2的第一极的电位在设定电压范围内变化。根据电容的电荷保持定律，第二电容C2的第一极和第二极的电位差保持不变。由于在来自第一电压信号端V1的第一电压信号还未传输至第二电容C2的第一极时，第二电容C2的第一极和第二极的电位差为Vdata2-V2-Vth1，因此，当第二电容C2的第一极的电位由第二数据信号的电位Vdata2变为第一电压信号的电位V1时，第二电容C2的第二极的电位为V1-Vdata2+V2+Vth1。
由于第一电压信号端V1提供的第一电压信号的电位V1在设定电压范围内变化，第三节点N3的电位和第一晶体管T1的栅极的电位均随第一电压信号的电位V1变化，因此，在t时刻第一电压信号的电位为V1(t)，此时第三节点N3的电位VN3(t)＝V1(t)-Vdata2+V2+Vth1＝V1(t)-ΔVN3，即，第三节点N3的电位为VN3随着第一电压信号的电位V1按变化量ΔVN3变化，且变化速度由第一电压信号决定。其中，ΔVN3＝Vdata2-V2-Vth1保持不变。
在此基础上，由于第十一晶体管T11在使能信号端EM的控制下开启，将来自第二电压信号端V2的第二电压信号传输至第一晶体管T1的第一极，使得第一晶体管T1的第一极的电位为第二电压信号端V2的第二电压信号的电位V2，即，第一晶体管T1的源极的电位为V2，因此，在第一晶体管T1的栅源电压Vgs1＝V1(t)-Vdata2+V2+Vth1-V2＝V1(t)-Vdata2+Vth1。在此情况下，当第一晶体管T1的栅源电压|Vgs1|≥|Vth1|时，第一晶体管T1开启，当|Vgs1|＝|Vth1|时，第一晶体管T1刚好开启，Vgs1＝V1(t)-Vdata2+Vth1＝Vth1，此时，V1(t)＝Vdata2。可以知晓，第一晶体管T1的开启与其阈值电压Vth1无关。
因此，可以理解是，第二数据信号的电位Vdata2一定位于第一电压信号端V1的第一电压信号的设定电压范围内。
在此情况下，如图10所示，第十二晶体管T12在使能信号端EM的控制下开启，第二电压信号端V2通过第十一晶体管T11、第一晶体管T1和第十二晶体管T12与第一节点N1电连接，第二电压信号端V2提供的第二电压信号传输至第一节点N1，使得第一节点N1的电位为第二电压信号的电位V2。此时，驱动晶体管DT的栅极的电位也为第二电压信号的电位V2。在此情况下，驱动子电路10中的驱动晶体管DT可以在第二电压信号的控制下截止，使得驱动信号无法传输至待驱动元件L，使得待驱动元件L关闭不工作，从而控制待驱动元件L的工作时长。
在此基础上，当亚像素显示不同灰阶，可以通过第二数据信号端Data2提供的第二数据信号的电位Vdata2不同，使得第一电压信号的电位V1变化至第二数据信号的电位Vdata2的时间不同，因此，第一晶体管T1开启的时间也不同，驱动晶体管DT截止的时间也不同，从而使得驱动信号通过待驱动元件L的时长不同。因此，当驱动信号为驱动电流时，在较高密度驱动电流的情况下，通过控制驱动电流流过待驱动元件L的时长，使得亚像素可以显示对应的灰阶，从而避免在较低电流密度下待驱动元件L发光效率较低，功耗较高的问题。
示例的，如图6所示，工作阶段(P4～P5)中，第一电压信号端V1提供的第一电压信号的电位V1按一定斜率逐渐下降，即，在开始时刻(P4)第一电压信号的电位V1高于在结束时刻(P5)第一电压信号的电位V1。第一晶体管T1的栅极的电位也随着第一电压信号的电位V1按一定斜率逐渐下降。对于在图5中的像素驱动电路，第一晶体管T1为P型晶体管的情况下，第一晶体管T1的栅源电压Vgs1≤Vth1时，第一晶体管T1开启，因此，在工作阶段开始时刻(P4)，第一晶体管T1处于截止状态(如图9所示)，当第一电压信号的电位V1变化至与第二数据信号的电位Vdata2相等时，第一晶体管T1恰好开启，并且当第一电压信号的电位V1逐渐下降为小于第二数据信号的电位Vdata2时，第一晶体管T1开启(如图10所示)，第二电压信号端V2的第二电压信号传输至第一节点N1和驱动晶体管DT的栅极，使得驱动晶体管DT截止，待驱动元件L不工作。
或者，如图12所示，工作阶段(P4～P5)中，第一电压信号端V1提供的第一电压信号的电位V1按一定斜率逐渐上升，即，在开始时刻(P4)第一电压信号的电位V1低于在结束时刻(P5)第一电压信号的电位V1。第一晶体管T1的栅极的电位也随着第一电压信号的电位V1按一定斜率逐渐上升。对于在图11中的像素驱动电路，第一晶体管T1为N型晶体管的情况下，第一晶体管T1的栅源电压Vgs1≥Vth1时，第一晶体管T1开启，因此，在工作阶段开始时刻(P4)，第一晶体管T1处于截止状态，当第一电压信号的电位V1变化至与第二数据信号的电位Vdata2相等时，第一晶体管T1恰好开启，并且当第一电压信号的电位V1逐渐上升为大于第二数据信号的电位Vdata2时，第一晶体管T1开启，第二电压信号端V2的第二电压信号传输至第一节点N1和驱动晶体管DT的栅极，使得驱动晶体管DT截止，待驱动元件L不工作。
在上述的基础上，可以在驱动子电路10和时间控制子电路20的共同作用下，即，通过驱动子电路10控制流过待驱动元件L的驱动电流的幅值，通过时间控制子电路20控制该驱动电流流过待驱动元件L的时长，实现亚像素对应的灰阶显示。并且，通过缩短待驱动元件L的发光时长，可以使驱动电流的幅值维持在较高值范围内，提高待驱动元件L的发光效率，避免在较低电流下待驱动元件L发光效率较低、功耗较高的问题，从而提高显示面板的显示效果。
需要说明的是，对于第二行至第n行的亚像素对应的像素驱动电路在工作阶段(P4～P5)的驱动过程，可参见上面对第一行的亚像素对应的像素驱动电路在工作阶段(P4～P5)的驱动过程的驱动过程的描述。
在此基础上，由于流过待驱动元件L的驱动电流I＝1/2×K×(Vdata1-VS1)2，只与来自第一电源电压信号端S1的第一电源电压信号的电位VS1和来自第一数据信号端Data1的第一数据信号的电位Vdata1有关，且第一电源电压信号的电位VS1均相同，因此，可以通过控制在第一行扫描时段至第n行扫描时段对每行亚像素多对应的像素驱动电路所写入的第一数据信号的电位，控制每一行的像素驱动电路所产生的驱动电流的幅值，从而实现控制待驱动元件L的发光强度。
综上所述，在一个帧周期内，在扫描阶段(P1～P4)实现了各行亚像素的第一数据信号和第二数据信号的写入，在工作阶段(P4～P5)产生驱动信号，并控制驱动信号传输至待驱动元件L的时长，这样，该驱动信号为驱动电流时，通过控制驱动电流的幅值及其流过待驱动元件L的时间，实现对待驱动元件L的发光亮度的控制。在此基础上，通过控制待驱动元件L的驱动电流的幅值以及发光时长，改变待驱动元件L的发光强度，实现了灰阶显示。在显示较高灰阶时，可以通过增大流过待驱动元件L的驱动电流，提高待驱动元件L的发光强度，在显示较低灰阶时，通过缩短待驱动元件L的工作时长，即，通过缩短较大的驱动电流流过待驱动元件L的时长，实现低灰阶显示，从而使得待驱动元件L可以在较稳定的电流密度范围下工作，避免待驱动元件L在低电流密度下发光不稳定的问题，提高了发光效率，降低了显示面板的功耗。
基于此，本发明实施例还提供一种像素驱动电路的驱动方法，包括：
在第一扫描信号端Gate1向驱动子电路10提供的第一扫描信号有效时，驱动子电路10至少写入来自第一数据信号端Data1的第一数据信号。
在第二扫描信号端Gate2向时间控制子电路20提供的第二扫描信号有效时，时间控制子电路20至少写入来自第二数据信号端Data2和来自第二电压信号端V2的第二电压信号。
在使能信号端EM向驱动子电路10提供的使能信号有效时，驱动子电路10向待驱动元件L提供驱动信号。驱动信号与第一数据信号端Data1提供的第一数据信号和第一电源电压信号端S1提供的第一电源电压信号有关。
在使能信号端EM向时间控制子电路20提供的使能信号有效时，时间控制子电路20写入来自第一电压信号端V1的第一电压信号，使第一晶体管T1开启，将来自第二电压信号端V2的第二电压信号传输至第一节点N1，使驱动子电路10中的驱动晶体管DT截止，以控制待驱动元件L的工作时长。
其中，待驱动元件L的工作时长与第二数据信号端Data2提供的第二数据信号、第一电压信号端V1提供的电位在设定电压范围内变化的第一电压信号和第二电压信号端V2提供的第二电压信号有关。
可以理解的是，第一扫描信号端Gate1向驱动子电路10提供的第一扫描信号有效，使得驱动子电路10中与第一扫描信号端Gate1电连接的晶体管开启。例如，在驱动子电路10中与第一扫描信号端Gate1电连接的晶体管为P型晶体管的情况下，当第一扫描信号端Gate1向驱动子电路10提供的第一扫描信号为低电平信号时，该第一扫描信号有效，使得驱动子电路10中与第一扫描信号端Gate1电连接的晶体管开启；在驱动子电路10中与第一扫描信号端Gate1电连接的晶体管为N型晶体管的情况下，当第一扫描信号端Gate1向驱动子电路10提供的第一扫描信号为高电平信号时，该第一扫描信号有效，使得驱动子电路10中与第一扫描信号端Gate1电连接的晶体管开启。
第二扫描信号端Gate2向时间控制子电路20提供的第二扫描信号有效，使得时间控制子电路20中与第二扫描信号端Gate2电连接的晶体管开启。例如，在时间控制子电路20中与第二扫描信号端Gate2电连接的晶体管为P型晶体管的情况下，当第二扫描信号端Gate2向时间控制子电路20提供的第二扫描信号为低电平信号时，该第二扫描信号有效，使得时间控制子电路20中与第二扫描信号端Gate2电连接的晶体管开启；在时间控制子电路20中与第二扫描信号端Gate2电连接的晶体管为N型晶体管的情况下，当第二扫描信号端Gate2向时间控制子电路20提供的第二扫描信号为高电平信号时，该第二扫描信号有效，使得时间控制子电路20中与第二扫描信号端Gate2电连接的晶体管开启。
使能信号端EM分别向驱动子电路10和时间控制子电路20提供的使能信号有效，使得驱动子电路10和时间控制子电路20中与使能信号端EM电连接的晶体管。例如，在驱动子电路10和时间控制子电路20中与使能信号端EM电连接的晶体管均为P型晶体管的情况下，当使能信号端EM向驱动子电路10和时间控制子电路20提供的使能信号为低电平信号时，该使能信号有效，使得时间驱动子电路10和时间控制子电路20中与使能信号端EM电连接的晶体管开启；在驱动子电路10和时间控制子电路20中与使能信号端EM电连接的晶体管为N型晶体管的情况下，当使能信号端EM向驱动子电路10和时间控制子电路20提供的使能信号为高电平信号时，该使能信号有效，使得驱动子电路10和时间控制子电路20中与使能信号端EM电连接的晶体管开启。
在此基础上，在本发明的一些实施例中，如图4所示，在驱动子电路10包括第一驱动子电路101、第一数据写入子电路102、第一阈值电压补偿子电路104以及第一控制子电路103的情况下，在第一扫描信号端Gate1向驱动子电路10提供的第一扫描信号有效时，驱动子电路101至少写入来自第一数据信号端Date1的第一数据信号，包括：
在第一扫描信号端Gate1向驱动子电路10提供的第一扫描信号有效时，第一数据写入子电路102将来自第一数据信号端Data1的第一数据信号写入第一驱动子电路101。第一阈值电压补偿子电路104将第一数据信号和驱动晶体管DT的阈值电压写入第一节点N1，对驱动晶体管DT进行阈值电压补偿。
在使能信号端EM向驱动子电路10提供的使能信号有效时，驱动子电路10向待驱动元件L提供驱动信号，包括：
在使能信号端EM向驱动子电路10提供的使能信号有效时，第一控制子电路103使驱动晶体管DT与第一电源电压信号端S1和待驱动元件L连接。
在此基础上，在本发明的一些实施例中，如图4所示，在时间控制子电路20包括第二驱动子电路201、第二数据写入子电路202、第二阈值电压补偿子电路204以及第二控制子电路203的情况下，在第二扫描信号端Gate2向时间控制子电路20提供的第二扫描信号有效时，时间控制子电路20至少写入来自第二数据信号端Data2的第二数据信号和来自第二电压信号端V2的第二电压信号，包括：
在第二扫描信号端Gate2向时间控制子电路20提供的第二扫描信号有效时，第二数据写入子电路202将来自第二数据信号端Data2的第二数据信号写入第二节点N2，并将来自第二电压信号端V2的第二电压信号写入第二驱动子电路201。
第二阈值电压补偿子电路204将第二电压信号和第二驱动子电路201中的第一晶体管T1的阈值电压写入第三节点N3。
在使能信号端EM向时间控制子电路20提供的使能信号有效时，时间控制子电路20写入来自第一电压信号端V1的第一电压信号，使第一晶体管T1开启，将来自第二电压信号端V2的第二电压信号传输至第一节点N1，使驱动子电路10中的驱动晶体管DT截止，以控制待驱动元件L的工作时长，包括：
在使能信号端EM向时间控制子电路20提供的使能信号有效时，第二控制子电路203将来自第一电压信号端V1的第一电压信号传输至第二节点N2，并使第一晶体管T1与第二电压信号端V2和第一节点N1电连接，以在第一晶体管T1开启时将第二电压信号传输至第一节点N1，控制待驱动元件L的工作时长。
上述的像素驱动电路的驱动方法具有与上述的像素驱动电路相同的有益效果，因此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种像素驱动电路，其特征在于，包括：驱动子电路和时间控制子电路；
所述驱动子电路至少与第一扫描信号端、第一数据信号端、第一电源电压信号端、使能信号端、以及待驱动元件电连接；所述驱动子电路包括驱动晶体管，所述驱动晶体管的栅极与第一节点电连接；
所述驱动子电路被配置为在来自所述第一扫描信号端的第一扫描信号和所述使能信号端的使能信号的控制下，向所述待驱动元件提供驱动信号；所述驱动信号与所述第一数据信号端提供的第一数据信号和所述第一电源电压信号端提供的第一电源电压信号有关；
所述时间控制子电路至少与第一电压信号端、第二电压信号端、第二扫描信号端、第二数据信号端、所述使能信号端、以及所述第一节点电连接；
所述时间控制子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下，写入所述第二数据信号端提供的第二数据信号、以及所述第二电压信号端提供的第二电压信号，并在来自所述使能信号端的使能信号的控制下，写入所述第一电压信号端提供的第一电压信号，并将来自所述第二电压信号端的第二电压信号传输至所述第一节点，使所述驱动晶体管截止，以控制所述待驱动元件的工作时长；
其中，所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号和所述第一电压信号端提供的第一电压信号有关；
所述时间控制子电路包括第二驱动子电路、第二数据写入子电路、第二阈值电压补偿子电路以及第二控制子电路；
所述第二驱动子电路包括第一晶体管和第二电容，所述第二电容的第一极与第二节点电连接，所述第二电容的第二极与第三节点电连接；所述第一晶体管的栅极与所述第三节点电连接；
所述第二数据写入子电路与所述第二扫描信号端、第二电压信号端、所述第二数据信号端、以及所述第二驱动子电路电连接；所述第二数据写入子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下，将来自所述第二数据信号端的第二数据信号写入所述第二节点，并将来自所述第二电压信号端的第二电压信号写入所述第二驱动子电路；
所述第二阈值电压补偿子电路与所述第二扫描信号端、所述第二驱动子电路以及所述第三节点电连接；所述第二阈值电压补偿子电路被配置为在来自所述第二扫描信号端的第二扫描信号的控制下，将所述第二电压信号和所述第二驱动子电路中的第一晶体管的阈值电压写入所述第三节点；
所述第二控制子电路与所述使能信号端、所述第一电压信号端、所述第二电压信号端、所述第一节点、所述第二节点、以及所述第二驱动子电路电连接；所述第二控制子电路被配置为在来自所述使能信号端的使能信号的控制下，将来自所述第一电压信号端的第一电压信号写入所述第三节点，并使所述第一晶体管与所述第二电压信号端和所述第一节点电连接，以在所述第一晶体管开启时将所述第二电压信号传输至所述第一节点，控制所述待驱动元件的发光时长。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路还包括第一驱动子电路、第一数据写入子电路、第一阈值电压补偿子电路以及第一控制子电路；
所述第一驱动子电路包括所述驱动晶体管和第一电容，所述第一电容的第二极与所述第一节点电连接，所述第一电容的第一极与所述第一电源电压信号端电连接；所述驱动晶体管的第一极与所述第一电源电压信号端电连接；
所述第一数据写入子电路与所述第一扫描信号端、所述第一数据信号端、以及所述第一驱动子电路电连接；所述第一数据写入子电路被配置为在来自所述第一扫描信号端的第一扫描信号的控制下，将来自所述第一数据信号端的第一数据信号写入所述第一驱动子电路；
所述第一阈值电压补偿子电路与所述第一扫描信号端、第一驱动子电路以及所述第一节点电连接；所述第一阈值电压补偿子电路被配置为在来自所述第一扫描信号端的第一扫描信号的控制下，将所述第一数据信号和所述第一驱动子电路中的驱动晶体管的阈值电压写入所述第一节点，对所述驱动晶体管进行阈值电压补偿；
所述第一控制子电路与所述使能信号端、所述第一电源电压信号端、所述第一驱动子电路、以及所述待驱动元件电连接；所述第一控制子电路被配置为在来自所述使能信号端的使能信号的控制下，使所述第一电源电压信号端与所述驱动晶体管连接，并使所述驱动晶体管与所述待驱动元件电连接。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述驱动子电路还包括复位子电路；
所述复位子电路与初始信号端、复位信号端以及所述第一节点电连接；所述复位子电路被配置为在来自所述复位信号端的复位信号的控制下，将来自所述初始信号端的第一初始信号传输至所述第一节点，对所述第一节点进行复位。
4.根据权利要求2所述的像素驱动电路，其特征在于，所述第一数据写入子电路包括第二晶体管；
所述第二晶体管的栅极与所述第一扫描信号端电连接，所述第二晶体管的第一极与所述第一数据信号端电连接，所述第二晶体管的第二极与所述驱动晶体管电连接；
和/或，
所述第一阈值电压补偿子电路包括第三晶体管；
所述第三晶体管的栅极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述第一节点电连接，所述第三晶体管的第二极与所述驱动晶体管电连接。
5.根据权利要求2所述的像素驱动电路，其特征在于，所述第一控制子电路包括第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述使能信号端电连接，所述第四晶体管的第一极与所述第一电源电压信号端电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第五晶体管的栅极与所述使能信号端电连接，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述待驱动元件电连接。
6.根据权利要求3所述的像素驱动电路，其特征在于，所述复位子电路包括第六晶体管；
所述第六晶体管的栅极与所述复位信号端电连接，所述第六晶体管的第一极与所述初始信号端电连接，所述第六晶体管的第二极与所述第一节点电连接。
7.根据权利要求1所述的像素驱动电路，其特征在于，所述第二数据写入子电路包括第七晶体管和第八晶体管；
所述第七晶体管的栅极与所述第二扫描信号端电连接，所述第七晶体管的第一极与所述第二数据信号端电连接，所述第七晶体管的第二极与所述第二节点电连接；
所述第八晶体管的栅极与所述第二扫描信号端电连接，所述第八晶体管的第一极与所述第二电压信号端电连接，所述第八晶体管的第二极与所述第一晶体管电连接；
和/或，
所述第二阈值电压补偿子电路包括第九晶体管；
所述第九晶体管的栅极与所述第二扫描信号端电连接，所述第九晶体管的第一极与所述第三节点电连接，所述第九晶体管的第二极与所述第一晶体管电连接。
8.根据权利要求1所述的像素驱动电路，其特征在于，所述第二控制子电路包括第十晶体管、第十一晶体管和第十二晶体管；
所述第十晶体管的栅极与所述使能信号端电连接，所述第十晶体管的第一极与所述第一电压信号端电连接，所述第十晶体管的第二极与所述第二节点电连接；
所述第十一晶体管的栅极与所述使能信号端电连接，所述第十一晶体管的第一极与所述第二电压信号端电连接，所述第十一晶体管的第二极与所述第一晶体管的第一极电连接；
所述第十二晶体管的栅极与所述使能信号端电连接，所述第十二晶体管的第一极与所述第一晶体管的第一极电连接，所述第十二晶体管的第二极与所述第一节点电连接。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的像素驱动电路、以及待驱动元件。
10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括多个亚像素，每个所述亚像素对应设置一个所述像素驱动电路；
所述显示面板还包括：多条第一扫描信号线、多条第一数据信号线、多条第二扫描信号线、以及多条第二数据信号线；
同一行所述亚像素对应的各所述像素驱动电路与同一条所述第一扫描信号线及同一条所述第二扫描信号线电连接；
同一列所述亚像素对应的各所述像素驱动电路与同一条所述第一数据信号线及同一条所述第二数据信号线电连接。
11.根据权利要求9所述的显示面板，其特征在于，所述待驱动元件为电流驱动型器件。
12.一种如权利要求1-8任一项所述的像素驱动电路的驱动方法，其特征在于，所述像素驱动电路的驱动方法包括：
在第一扫描信号端向驱动子电路提供的第一扫描信号有效时，所述驱动子电路至少写入来自第一数据信号端的第一数据信号；
在第二扫描信号端向时间控制子电路提供的第二扫描信号有效时，所述时间控制子电路至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号；
在使能信号端向所述驱动子电路提供的使能信号有效时，所述驱动子电路向待驱动元件提供驱动信号；所述驱动信号与所述第一数据信号端提供的第一数据信号和第一电源电压信号端提供的第一电源电压信号有关；
在所述使能信号端向所述时间控制子电路提供的使能信号有效时，所述时间控制子电路写入来自第一电压信号端的第一电压信号，使第一晶体管开启，将来自所述第二电压信号端的第二电压信号传输至第一节点，使所述驱动子电路中的驱动晶体管截止，以控制所述待驱动元件的工作时长；所述待驱动元件的工作时长与所述第二数据信号端提供的第二数据信号、第一电压信号端提供的电位在设定电压范围内变化的第一电压信号和第二电压信号端提供的第二电压信号有关；其中，
在所述时间控制子电路包括第二驱动子电路、第二数据写入子电路、第二阈值电压补偿子电路以及第二控制子电路的情况下，
所述在第二扫描信号端向时间控制子电路提供的第二扫描信号有效时，所述时间控制子电路至少写入来自第二数据信号端的第二数据信号和来自第二电压信号端的第二电压信号，包括：
在所述第二扫描信号端向所述时间控制子电路提供的第二扫描信号有效时，所述第二数据写入子电路将来自所述第二数据信号端的第二数据信号写入第二节点，并将来自所述第二电压信号端的第二电压信号写入所述第二驱动子电路；
所述第二阈值电压补偿子电路将所述第二电压信号和所述第二驱动子电路中的第一晶体管的阈值电压写入第三节点；
在所述使能信号端向所述时间控制子电路提供的使能信号有效时，所述时间控制子电路写入来自第一电压信号端的第一电压信号，使第一晶体管开启，将来自所述第二电压信号端的第二电压信号传输至第一节点，使所述驱动子电路中的驱动晶体管截止，以控制所述待驱动元件的工作时长，包括：
在所述使能信号端向所述时间控制子电路提供的使能信号有效时，所述第二控制子电路将来自所述第一电压信号端的第一电压信号传输至所述第二节点，并使所述第一晶体管与所述第二电压信号端和所述第一节点电连接，以在所述第一晶体管开启时将所述第二电压信号传输至所述第一节点，控制所述待驱动元件的工作时长。
13.根据权利要求12所述的像素驱动电路的驱动方法，其特征在于，在所述驱动子电路包括第一驱动子电路、第一数据写入子电路、第一阈值电压补偿子电路以及第一控制子电路的情况下，在第一扫描信号端向驱动子电路提供的第一扫描信号有效时，所述驱动子电路至少写入来自第一数据信号端的第一数据信号，包括：
在所述第一扫描信号端向所述驱动子电路提供的第一扫描信号有效时，所述第一数据写入子电路将来自所述第一数据信号端的第一数据信号写入所述第一驱动子电路；所述第一阈值电压补偿子电路将所述第一数据信号和所述驱动晶体管的阈值电压写入所述第一节点，对所述驱动晶体管进行阈值电压补偿；
在使能信号端向所述驱动子电路提供的使能信号有效时，所述驱动子电路向待驱动元件提供驱动信号，包括：
在所述使能信号端向所述驱动子电路提供的使能信号有效时，所述第一控制子电路使所述驱动晶体管与所述第一电源电压信号端和所述待驱动元件连接。
CN202010003826.9A 2020-01-03 2020-01-03 像素驱动电路及其驱动方法、显示面板 Active CN113077751B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010003826.9A CN113077751B (zh) 2020-01-03 2020-01-03 像素驱动电路及其驱动方法、显示面板
US17/426,594 US11804169B2 (en) 2020-01-03 2020-12-17 Pixel driving circuit having time control sub-circuit and driving method therefor, and display panel
PCT/CN2020/137141 WO2021135971A1 (zh) 2020-01-03 2020-12-17 像素驱动电路及其驱动方法、显示面板
US18/469,557 US20240005854A1 (en) 2020-01-03 2023-09-19 Pixel driving circuit and driving method therefor, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010003826.9A CN113077751B (zh) 2020-01-03 2020-01-03 像素驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN113077751A CN113077751A (zh) 2021-07-06
CN113077751B true CN113077751B (zh) 2022-08-09

Family

ID=76608317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010003826.9A Active CN113077751B (zh) 2020-01-03 2020-01-03 像素驱动电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (2) US11804169B2 (zh)
CN (1) CN113077751B (zh)
WO (1) WO2021135971A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053301B (zh) * 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
CN114038393B (zh) * 2021-07-16 2022-10-21 重庆康佳光电技术研究院有限公司 一种像素电路和显示面板
TWI786853B (zh) * 2021-09-28 2022-12-11 友達光電股份有限公司 顯示面板及其操作方法
CN114299864A (zh) * 2021-12-31 2022-04-08 合肥视涯技术有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
WO2023245432A1 (zh) * 2022-06-21 2023-12-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819001A (zh) * 2005-02-03 2006-08-16 索尼株式会社 显示器及驱动像素的方法
CN101546517A (zh) * 2008-03-27 2009-09-30 奇景光电股份有限公司 有机发光显示器以及有机发光显示器面板的驱动方法
CN110021263A (zh) * 2018-07-05 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072795B1 (ko) * 2013-08-12 2020-02-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102427082B1 (ko) * 2017-12-15 2022-07-29 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법
CN109782959B (zh) * 2019-02-02 2022-11-25 京东方科技集团股份有限公司 触摸显示屏、驱动方法及显示装置
CN109872680B (zh) * 2019-03-20 2020-11-24 京东方科技集团股份有限公司 像素电路及驱动方法、显示面板及驱动方法、显示装置
CN110010057B (zh) * 2019-04-25 2021-01-22 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN109920371B (zh) * 2019-04-26 2021-01-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN112750392B (zh) * 2019-10-30 2022-04-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板、显示装置
CN112767874B (zh) * 2019-11-01 2022-05-27 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819001A (zh) * 2005-02-03 2006-08-16 索尼株式会社 显示器及驱动像素的方法
CN101546517A (zh) * 2008-03-27 2009-09-30 奇景光电股份有限公司 有机发光显示器以及有机发光显示器面板的驱动方法
CN110021263A (zh) * 2018-07-05 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110021264A (zh) * 2018-09-07 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
WO2021135971A1 (zh) 2021-07-08
CN113077751A (zh) 2021-07-06
US20220059021A1 (en) 2022-02-24
US11804169B2 (en) 2023-10-31
US20240005854A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
CN113077751B (zh) 像素驱动电路及其驱动方法、显示面板
CN109872680B (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
CN110021264B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN110223636B (zh) 像素驱动电路及其驱动方法、显示装置
CN112750392B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN101630479B (zh) 显示设备
US11551606B2 (en) LED driving circuit, display panel, and pixel driving device
CN112837649B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN111048044B (zh) 电压编程型amoled像素驱动电路及其驱动方法
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN112820236B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN112259041B (zh) 像素电路及其驱动方法、显示装置
WO2021047562A1 (zh) 像素驱动电路、像素单元及驱动方法、阵列基板、显示装置
CN110060638B (zh) Amoled电压编程像素电路及其驱动方法
KR20230001618A (ko) 화소 및 표시 장치
KR20090070370A (ko) 발광 표시 장치
WO2023044816A1 (zh) 一种像素电路及其驱动方法、显示装置
TWI841347B (zh) 像素電路及其驅動方法和顯示裝置
US20230196982A1 (en) Display panel and display apparatus including the same
CN116206546A (zh) 一种像素电路及显示面板
TW202347297A (zh) 像素電路及其驅動方法和顯示裝置
CN117037699A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant