CN103035188A - 像素电路、像素电路驱动方法、显示装置和电子设备 - Google Patents

像素电路、像素电路驱动方法、显示装置和电子设备 Download PDF

Info

Publication number
CN103035188A
CN103035188A CN201210356934XA CN201210356934A CN103035188A CN 103035188 A CN103035188 A CN 103035188A CN 201210356934X A CN201210356934X A CN 201210356934XA CN 201210356934 A CN201210356934 A CN 201210356934A CN 103035188 A CN103035188 A CN 103035188A
Authority
CN
China
Prior art keywords
transistor
circuit
image element
voltage
element circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210356934XA
Other languages
English (en)
Inventor
丰村直史
内野胜秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103035188A publication Critical patent/CN103035188A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了像素电路、像素电路驱动方法、显示装置和电子设备。所述像素电路包括：发光器件；恒电流驱动电路，其被设置成包括第一晶体管，所述第一晶体管作为用于向所述发光器件供给预定电流的恒电流源；第二晶体管，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接；以及切换电路，所述切换电路被设置用于通过控制所述第二晶体管的栅极电压而实现所述第二晶体管的导通状态与关闭状态之间的切换。根据本发明，能够提高基于恒电流PWM驱动方式来驱动发光器件的显示装置的图像质量。

Description

像素电路、像素电路驱动方法、显示装置和电子设备
相关申请的交叉参考
本申请包含与2011年9月30日向日本专利局提交的日本优先权专利申请JP 2011-216114所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及像素电路、像素电路驱动方法、显示装置和电子设备，更加特别地，涉及被设置成以恒电流脉冲宽度调制（Pulse WidthModulation；PWM）驱动方式来驱动发光器件的像素电路、像素电路驱动方法、显示装置和电子设备。
背景技术
针对基于诸如有机电致发光器件（下文中简称为有机EL器件）或发光二极管（LED）器件等自发光型发光器件的显示器，必须要根据所使用的发光器件的特性来选择作为背板（back plane）的驱动电路。例如，在发光器件的发光波长具有电流密度依赖性的情况下使用被电流驱动的驱动电路时，该被电流驱动的驱动电路的使用会导致色度（chromaticity）根据灰度（gray level）而变化。
为了解决上述问题，恒电流PWM（脉冲宽度调制）驱动是有效的，在这样的驱动中，与灰度无关地向发光器件供给恒电流，并且控制电流供给时间，从而通过控制发光器件的发光期间来控制灰度（例如，参照日本专利特开第2006-215274号公报，下文中称为专利文献1）。
然而，关于专利文献1中所披露的恒电流PWM驱动电路，在停止向发光器件供给电流时，电流未被瞬间切断而是在一定的时间段内逐渐减小。因此，存在着被供给至发光器件的电流并不恒定的时间段，从而降低了图像质量。
发明内容
因此，本发明是针对与相关技术的方法及装置相关联的上述问题和其它问题而做出的，并且为了解决这些问题，本发明提供了被设置成以恒电流PWM驱动方式来驱动发光器件从而提高显示装置的图像质量的像素电路、像素电路驱动方法、显示装置和电子设备。
在实现本发明时，根据本发明的第一实施方案，提供了一种像素电路。该像素电路包括：发光器件；恒电流驱动电路，所述恒电流驱动电路被设置成包括第一晶体管，所述第一晶体管作为用于向所述发光器件供给预定电流的恒电流源；第二晶体管，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接；以及切换电路，所述切换电路被设置用于通过控制所述第二晶体管的栅极电压来实现所述第二晶体管的导通状态与关闭状态之间的切换。
上述切换电路可以包括第三晶体管，所述第三晶体管用于接通或关断所述第二晶体管的栅极与预定电位之间的电连接，并且所述切换电路借助于所述第三晶体管将所述第二晶体管的栅极连接至所述预定电位，由此关闭所述第二晶体管。
上述像素电路还可以具有信号输入电路，所述信号输入电路被设置用于把斜坡信号输入至所述第三晶体管的栅极，所述斜坡信号从与像素的亮度对应的初始电压以预定坡度增大或减小。
上述信号输入电路可以以所述第三晶体管的阈值电压为基准来设定所述初始电压。
上述信号输入电路可以在所述第三晶体管的栅极电压被设定为阈值电压的状态下，通过将与所述像素的亮度对应的电压经由电容器施加至所述第三晶体管的栅极来设定所述初始电压。
上述恒电流驱动电路可以将所述第一晶体管的栅极电压设定为第一值，并且向所述发光器件供给电流，所述第一值是通过将所述第一晶体管的阈值电压加上预定的偏压而获得的。
上述恒电流驱动电路可以将所述第一晶体管的栅极电压设定为第二值，并且向所述发光器件供给电流，所述第二值是通过从所述第一值再减去与所述第一晶体管的迁移率对应的电压而获得的。
在实现本发明时，根据本发明的第二实施方案，提供了一种像素电路驱动方法。该方法包括以下步骤：从包括作为恒电流源的第一晶体管的恒电流驱动电路向发光器件供给预定电流，由此使所述发光器件发光；以及控制第二晶体管的栅极电压来关闭所述第二晶体管，由此停止所述发光器件的发光，所述第二晶体管的栅极电压被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接。
在实现本发明时，根据本发明的第三实施方案，提供了一种显示装置。该显示装置包括像素阵列和驱动控制部，在所述像素阵列中以矩阵的形式布置有像素电路，所述驱动控制部被设置用于控制所述像素电路的驱动。各所述像素电路包括：发光器件；恒电流驱动电路，所述恒电流驱动电路被设置成包括第一晶体管，所述第一晶体管作为用于向所述发光器件供给预定电流的恒电流源；第二晶体管，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接；以及切换电路，所述切换电路被设置用于通过控制所述第二晶体管的栅极电压来实现所述第二晶体管的导通状态与关闭状态之间的切换。
在实现本发明时，根据本发明的第四实施方案，提供了一种电子设备。该电子设备包括像素阵列和驱动控制部，在所述像素阵列中以矩阵的形式布置有像素电路，所述驱动控制部被设置用于控制所述像素电路的驱动。各所述像素电路包括：发光器件；恒电流驱动电路，所述恒电流驱动电路被设置成包括第一晶体管，所述第一晶体管作为用于向所述发光器件供给预定电流的恒电流源；第二晶体管，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接；以及切换电路，所述切换电路被设置用于通过控制所述第二晶体管的栅极电压来实现所述第二晶体管的导通状态与关闭状态之间的切换。
在本发明的第一实施方案中，对用于接通或关断所述第一晶体管与所述发光器件之间的电连接的所述第二晶体管的栅极电压进行控制，以便在所述第二晶体管的导通状态与关闭状态之间切换，从而控制对所述发光器件的电流供给。
在本发明的第二实施方案中，从包括作为恒电流源的第一晶体管的恒电流驱动电路供给预定电流，从而使得所述发光器件发光；对用于接通或关断所述第一晶体管与所述发光器件之间的电连接的所述第二晶体管的栅极电压进行控制以关闭所述第二晶体管，从而停止所述发光器件的发光。
在本发明的第三实施方案或第四实施方案中，对用于接通或关断所述第一晶体管与所述发光器件之间的电连接的所述第二晶体管的栅极电压进行控制，以便在所述第二晶体管的导通状态与关闭状态之间切换，从而控制对所述发光器件的电流供给。
根据本发明的第一实施方案至第四实施方案，提高了基于恒电流PWM驱动方式来驱动发光器件的显示装置的图像质量。
附图说明
图1是图示了相关技术的恒电流PWM驱动电路的示例性结构的电路图；
图2是示出了相关技术的恒电流PWM驱动电路的驱动方法的时序图；
图3是图示了本发明一个实施方案的显示装置的示例性结构的框图；
图4是图示了像素电路的示例性基本结构的电路图；
图5是图示了本发明第一实施例的像素电路的电路图；
图6是示出了本发明第一实施例的像素电路的驱动方法的时序图；
图7是图示了本发明第二实施例的像素电路的电路图；
图8是示出了本发明第二实施例的像素电路的驱动方法的时序图；
图9是图示了本发明第三实施例的像素电路的电路图；
图10是示出了本发明第三实施例的像素电路的驱动方法的时序图；
图11是图示了本发明第三实施例的像素电路的第一变形例的电路图；
图12是示出了本发明第三实施例的像素电路的第一变形例的驱动方法的时序图；
图13是图示了本发明第三实施例的像素电路的第二变形例的电路图；
图14是示出了本发明第三实施例的像素电路的第二变形例的驱动方法的时序图；
图15是图示了本发明第四实施例的像素电路的电路图；
图16是示出了本发明第四实施例的像素电路的驱动方法的时序图；
图17是图示了本发明第四实施例的像素电路的第一变形例的电路图；
图18是示出了本发明第四实施例的像素电路的第一变形例的驱动方法的时序图；
图19是图示了本发明第四实施例的像素电路的第二变形例的电路图；
图20是示出了本发明第四实施例的像素电路的第二变形例的驱动方法的时序图；
图21是图示了本发明第五实施例的像素电路的电路图；
图22是示出了本发明第五实施例的像素电路的驱动方法的时序图；
图23是图示了本发明第六实施例的像素电路的电路图；
图24是示出了本发明第六实施例的像素电路的驱动方法的时序图；
图25是图示了电子设备的示例性功能结构的示意图；
图26是电子设备的一种示例性商品的立体图；
图27A和图27B是电子设备的另一种示例性商品的立体图；
图28是电子设备的又一种示例性商品的立体图；
图29A和图29B是电子设备的再一种示例性商品的俯视图；以及
图30是电子设备的另外一种示例性商品的立体图。
具体实施方式
下面将参照附图以实施例的方式进一步详细说明本发明。应当注意，将按照如下顺序进行说明：
1、相关技术的恒电流PWM驱动电路；
2、显示装置的实施方案；
3、像素电路的示例性基本结构；
4、像素电路的第一实施例；
5、像素电路的第二实施例（修正开关晶体管的阈值电压的示例）；
6、像素电路的第三实施例（修正驱动晶体管的阈值电压的示例）；
7、第三实施例的像素电路的第一变形例；
8、第三实施例的像素电路的第二变形例；
9、像素电路的第四实施例（修正驱动晶体管和开关晶体管的阈值电压的示例）
10、第四实施例的像素电路的第一变形例；
11、第四实施例的像素电路的第二变形例；
12、像素电路的第五实施例（修正驱动晶体管的阈值电压和迁移率的示例）；
13、像素电路的第六实施例（修正驱动晶体管的阈值电压和迁移率以及开关晶体管的阈值电压的示例）；
14、应用了本文中所说明的技术的产品（电子设备）的示例；以及
15、其他变形方案
1、相关技术的恒电流PWM驱动电路
电路结构
现在，参照图1，示出了相关技术的恒电流PWM驱动电路的示例性结构。
恒电流PWM驱动电路1具有用于电流源的驱动晶体管Drv、用于开关的开关晶体管SW、用于写入信号的写入晶体管Tws和电容器Cs。驱动晶体管Drv和开关晶体管SW均由P沟道型晶体管构成，而写入晶体管Tws由N沟道型晶体管构成。
驱动晶体管Drv的漏极与电源VDD连接，从而把固定的电压VDD供给至该驱动晶体管Drv的漏极。驱动晶体管Drv的栅极与偏压电源连接，从而把偏压Vb供给至该驱动晶体管Drv的栅极。驱动晶体管Drv的源极连接至开关晶体管SW的漏极。通过将偏压Vb固定为预定值，驱动晶体管Drv作为恒流源进行操作。
开关晶体管SW的栅极与点A相连接，并且开关晶体管SW的源极与发光器件11的阳极相连接。
写入晶体管Tws的漏极被施加有视频信号SIG，其栅极被施加有栅极信号WS，并且其源极与点A连接。
电容器Cs的一端与点A相连，其另一端被施加有斜坡信号（rampsignal）Ramp。
发光器件11的阴极被施加有电压Vcath。
驱动方法
下面将参照图2中所示的时序图来说明恒电流PWM驱动电路1的驱动方法。
在t1时刻，视频信号SIG被设定为与将要被恒电流PWM驱动电路1驱动的像素的亮度对应的信号电压Vsig。
在t2时刻，栅极信号WS上升为高（High）从而使得写入晶体管Tws导通。因此，点A处的电位下降至信号电压Vsig。然后，开关晶体管SW的栅极与源极之间的栅极电压Vgs的绝对值超过阈值电压Vth，从而使得开关晶体管SW导通。因此，电流Iled开始流向发光器件11，这使得发光器件11开始发光。
在t3时刻，栅极信号WS下降为低（Low），使得写入晶体管Tws关闭，点A变为高阻抗，此时斜坡信号Ramp开始输入。斜坡信号Ramp是电压以预定坡度增大的信号。随着斜坡信号Ramp的电压上升，点A处的电位通过电容器Cs而上升。
在t4时刻，视频信号SIG被设定为复位电平。
接着，随着斜坡信号Ramp的电压上升，点A处的电位上升。当在t6时刻开关晶体管SW的栅极电压Vgs的绝对值到达阈值电压Vth时，开关晶体管SW关闭。于是，停止向发光器件11供给电流Iled，从而停止发光器件11的发光。
然而，当仔细观察停止发光时恒电流PWM驱动电路1的状态时，在点A处的电位即将上升从而使开关晶体管SW关闭之前的t5时刻，开关晶体管SW的操作区域从线性区域向饱和区域过渡。因此，在t5时刻与t6时刻之间，开关晶体管SW表现为电流源。
于是，如图2中示出的虚线圈围住的区域所示，随着点A处的电位（开关晶体管SW的栅极电压Vgs）上升，电流Iled随着时间的推移而逐渐减小，在t6时刻最终减为0。因此，对于恒电流PWM驱动电路1，存在着电流Iled未被瞬间切断并且变得不恒定的时间段，从而阻碍了理想的恒电流PWM驱动操作的实现。该问题导致了图像质量的降低。
为了解决上述问题，本文中所公开的技术通过瞬间切断发光器件的电流来实现理想的恒电流PWM驱动操作。
2、显示装置的实施方案
参照图3，示出了采用了本文中所公开的技术的实施方案的显示装置的框图。
图3中示出的显示装置101具有像素阵列111、视频信号供给部112、扫描控制部113、晶体管控制部114和电源控制部115。
在像素阵列111中，以m行×n列的矩阵形式布置有像素单元121(1,1)至121(m,n)。
像素单元121(i,j)（1≤i≤m,1≤j≤n）具有用于R（红色）的像素电路131r(i,j)、用于G（绿色）的像素电路131g(i,j)和用于B（蓝色）的像素电路131b(i,j)。
应当注意的是，如果不需要单独区分像素单元121(1,1)至121(m,n)，那么可以将像素单元笼统地简称为像素单元121。如果不需要单独区分像素电路131r(1,1)至131b(m,n)，那么可以将像素电路笼统地简称为像素电路131。
视频信号供给部112经由视频信号线向像素电路131提供与各像素的亮度对应的信号电压Vsig的视频信号SIG。
扫描控制部113经由扫描线向像素电路131提供预定的控制信号，从而控制对像素阵列111的各行的扫描。
晶体管控制部114经由控制线向各像素电路131提供预定的控制信号，从而控制各像素电路131中所含的晶体管的操作。
电源控制部115经由电源线提供各像素电路131进行操作时所必需的电力，并且提供规定了该操作的基准的电压。
像素阵列111的各像素电路131的驱动是由视频信号供给部112、扫描控制部113、晶体管控制部114和电源控制部115来控制的。
应当注意的是，各像素电路131的视频信号线的数量、扫描线的数量、控制线的数量和电源线的数量不一定是一条；在需要时可以布置两条以上。
3、像素电路的示例性基本结构
参照图4，示出了显示装置101的像素电路131的示例性基本结构。
像素电路131具有恒电流驱动电路151、初始化电路152、信号输入电路153、切换电路154、发光器件155和开关晶体管SW1。发光器件155的恒电流PWM驱动是由恒电流驱动电路151、初始化电路152、信号输入电路153、切换电路154和开关晶体管SW1来执行的。
恒电流驱动电路151是被设置用于使恒电流Iled经由开关晶体管SW1流向发光器件155的电路。从布置于电源控制部115中的电源向恒电流驱动电路151供给具有固定的或可变的电压的操作电力。另外，从布置于电源控制部115中的偏压电源向恒电流驱动电路151施加用于规定电流Iled的值的偏压Vb。
应当注意的是，如稍后所述，某些恒电流驱动电路151执行对作为用于供给电流Iled的恒电流源而进行操作的驱动晶体管的阈值电压和迁移率的修正，而其它恒电流驱动电路151不执行该修正操作。
初始化电路152是被设置用于将点A处的电位（即开关晶体管SW1的栅极电压）初始化为复位电压Vreset的电路。
信号输入电路153是被设置用于将从视频信号供给部112提供的视频信号SIG和从扫描控制部113提供的斜坡信号Ramp输入至切换电路154中的电路。
切换电路154是被设置用于控制开关晶体管SW1的栅极电压从而实现开关晶体管SW1的导通状态与关闭状态之间的切换的电路。
应当注意的是，如稍后所述，某些切换电路154执行对开关晶体管SW1的阈值电压的修正从而在开关晶体管SW1的导通状态与关闭状态之间进行切换，而其它的切换电路154不执行该修正操作。
开关晶体管SW1是由N沟道型晶体管构成的。开关晶体管SW1在切换电路154的控制下导通或关闭，以便接通或关断布置于恒电流驱动电路151中的驱动晶体管与发光器件155之间的电连接，从而控制向发光器件155供给的电流Iled。
发光器件155例如是由诸如有机EL器件、发光二极管或无机EL器件等自发光型发光器件构成的。
4、像素电路的第一实施例
电路结构
参照图5，示出了作为像素电路131的第一实施例的像素电路131A的示例性结构。
像素电路131A具有恒电流驱动电路151A、初始化电路152A、信号输入电路153A、切换电路154A、开关晶体管SW1和发光器件155。
恒电流驱动电路151A是由P沟道型驱动晶体管Drv构成的。
驱动晶体管Drv的漏极与电源控制部115中所含有的电源VDD连接从而被供给有固定的电压VDD。驱动晶体管Drv的栅极与电源控制部115中所含有的偏压电源连接从而被供给有偏压Vb（高）或Vb（低）。驱动晶体管Drv的源极与开关晶体管SW1的漏极连接。
初始化电路152A是由N沟道型初始化晶体管Taz构成的。
初始化晶体管Taz的漏极与电源控制部115中所含有的复位电源相连接从而被供给有复位电压Vreset。初始化晶体管Taz的栅极被供给有来自晶体管控制部114的栅极信号AZ。初始化晶体管Taz的源极与点A相连。
信号输入电路153A是由N沟道型写入晶体管Tws和电容器Cs构成的。
写入晶体管Tws的漏极被供给有来自视频信号供给部112的视频信号SIG。写入晶体管Tws的栅极被供给有来自晶体管控制部114的栅极信号WS。写入晶体管Tws的源极与点B连接。
电容器Cs的一端与点B连接，其另一端被供给有来自扫描控制部113的斜坡信号Ramp。
切换电路154A是由N沟道型开关晶体管SW2构成的。
开关晶体管SW2的漏极与点A（相当于开关晶体管SW1的栅极）连接，而开关晶体管SW2的栅极与点B连接。开关晶体管SW2的源极与发光器件155的阴极连接从而被供给有来自电源控制部115的固定的电压Vcath。
开关晶体管SW2利用斜坡信号Ramp和从信号输入电路153A输入的视频信号SIG，接通或关断开关晶体管SW1的栅极与使开关晶体管SW1关闭的预定电位（电压Vcath）之间的电连接。
开关晶体管SW1的栅极与点A连接，开关晶体管SW1的源极与发光器件155的阳极连接。
如上所述，像素电路131A被设置成包括五个晶体管和一个电容器。
需要注意的是，在下文中，将驱动晶体管Drv的栅极与源极之间的栅极电压标记为Vgs(Drv)，且将阈值电压标记为Vth(Drv)。此外，在下文中，将开关晶体管SW1的栅极与源极之间的栅极电压标记为Vgs(SW1)，且将阈值电压标记为Vth(SW1)。另外，在下文中，将开关晶体管SW2的栅极与源极之间的栅极电压标记为Vgs(SW2)，且将阈值电压标记为Vth(SW2)。另外，在下文中，将发光器件的阈值电压标记为Vth(led)。
驱动方法
下面参照图6中所示的流程图来说明像素电路131A的驱动方法。
应当注意的是，在即将到达ta1时刻之前像素电路131A的状态如下所述。
偏压被设定为Vb(高)并且驱动晶体管Drv处于关闭状态。因此，电流Iled不流向发光器件155，使得发光器件155处于不发光状态。
初始化晶体管Taz、写入晶体管Tws和开关晶体管SW2都关闭。
由于驱动晶体管Drv是关闭的，所以开关晶体管SW1可以是关闭的或者是导通的。
在ta1时刻时，栅极信号AZ上升为高，使得初始化晶体管Taz导通。因此，点A处的电位被设定至复位电压Vreset。
应当注意的是，当点A处的电位被设定至复位电压Vreset时，开关晶体管SW1可以是导通的或可以是关闭的。
在ta2时刻，栅极信号AZ下降为低，使得初始化晶体管Taz关闭。
在ta3时刻，栅极信号WS上升为高，使得写入晶体管Tws导通。在此时，视频信号SIG处于与像素的亮度对应的信号电压Vsig，并且点B处的电位被设定为信号电压Vsig。
在ta4时刻，栅极信号WS下降为低，使得写入晶体管Tws关闭。
在ta5时刻，偏压变为Vb(低)，使得驱动晶体管Drv导通。因此，驱动晶体管Drv的源极（开关晶体管SW1的漏极）处的电位大约上升至电压VDD。在此时，点A处的电位通过开关晶体管SW1的漏极与栅极之间的电容而上升。因此，开关晶体管SW1的栅极电压Vgs(SW1)超过阈值电压Vth(SW1)，使得开关晶体管SW1至少在这一时刻导通。
然后，在驱动晶体管Drv作为恒流源的状态下，由偏压Vb(低)规定的恒电流Iled开始流向发光器件155，从而使得发光器件155发光。
同时，开始向电容器Cs输入斜坡信号Ramp。斜坡信号Ramp是电压以预定坡度上升的信号。随着斜坡信号Ramp的电压上升，点B处的电位通过电容器Cs从初始电压（信号电压Vsig）以坡度的方式上升。
接着，在ta6时刻，当点B处的电位超过Vth(SW2)+Vcath并且开关晶体管SW2的栅极电压Vgs(SW2)超过阈值电压Vth(SW2)时，开关晶体管SW2导通。
然后，当开关晶体管SW2导通时，点A和电压Vcath的电位线相互电连接从而将点A处的电位设定为电压Vcath，由此将开关晶体管SW1的栅极电压Vgs(SW1)大致设定为0。因此，开关晶体管SW1没有在饱和区域中进行操作而是被瞬间关闭。
于是，瞬间停止了向发光器件155供给的电流Iled，这使得发光器件155瞬间从发光状态变为不发光状态。因而，在发光器件155发光的ta5时刻与ta6时刻之间的期间内，能够将电流Iled大致保持在恒定水平，从而执行了理想的恒电流PWM驱动操作。因此，提高了显示装置101的图像质量。
需要注意的是，由于斜坡信号Ramp的坡度是恒定的，所以从开始输入斜坡信号Ramp到点B处的电位达到Vth(SW)+Vcath的期间是由开始输入斜坡信号Ramp时点B处的电位（初始电压）来确定的。由于该初始电压是由信号电压Vsig确定的，所以发光器件155的发光期间是由信号电压Vsig确定的。
接着，在ta7时刻，停止输入斜坡信号Ramp，并且点B处的电位改变了与在即将输入斜坡信号Ramp之前的ta5时刻处的电位实质上相同的电位。因此，开关晶体管SW2被关闭。
5、像素电路的第二实施例（修正开关晶体管的阈值电压的示例）
电路结构
参照图7，示出了作为像素电路131的第二实施例的像素电路131B的示例性结构。
开关晶体管SW2的阈值电压Vth(SW2)根据器件的不同而有所差异。该阈值电压Vth(SW2)的这种差异改变了对于同一信号电压Vsig而言开关晶体管SW2导通的时刻，从而导致了不同像素间发光器件155的发光期间的差异。因此，在不同像素间出现了亮度特性差异，这导致了图像质量的降低。
另一方面，像素电路131B修正了开关晶体管SW2的阈值电压Vth(SW2)的差异，从而消除了对于同一信号电压Vsig而言不同像素间的发光期间差异。
像素电路131B与图5中所示的像素电路131A的不同之处在于：布置有恒电流驱动电路151B、初始化电路152B、信号输入电路153B和切换电路154B来替代恒电流驱动电路151A、初始化电路152A、信号输入电路153A和切换电路154A。
恒电流驱动电路151B和初始化电路152B具有与像素电路131A的恒电流驱动电路151A和初始化电路152A的功能实质上相同的功能。
应当注意的是，初始化电路152B的各组成部件的附图标记与初始化电路152A中的附图标记有所不同。具体地，初始化晶体管Taz变为初始化晶体管Taz1并且栅极信号AZ变为栅极信号AZ1。
信号输入电路153B具有N沟道型写入晶体管Tws、N沟道型初始化晶体管Taz2以及电容器Cs1和电容器Cs2。
写入晶体管Tws的漏极被施加有来自视频信号供给部112的视频信号SIG。写入晶体管Tws的栅极被施加有来自晶体管控制部114的栅极信号WS。写入晶体管Tws的源极与点X相连。
初始化晶体管Taz2的漏极与电源控制部115中所含有的补偿电源连接从而被施加有补偿电压Vofs。初始化晶体管Taz2的栅极被施加有来自晶体管控制部114的栅极信号AZ2。初始化晶体管Taz2的源极与点X相连。
电容器Cs1连接于点X与点B之间。
电容器Cs2的一端与点B相连，而另一端被供给有来自扫描控制部113的斜坡信号Ramp。
切换电路154B是由N沟道型开关晶体管SW2和N沟道型初始化晶体管Taz3构成的。
开关晶体管SW2的漏极与点A相连，其栅极与点B相连，其源极与发光器件155的阴极连接从而被供给有来自电源控制部115的电压Vcath。
初始化晶体管Taz3的漏极与点A相连，并且其源极与点B相连。初始化晶体管Taz3的栅极被施加有来自晶体管控制部114的栅极信号AZ2。
如上所述，像素电路131B被设置成包括七个晶体管和两个电容器。
驱动方法
下面参照图8中所示的时序图来说明像素电路131B的驱动方法。
应当注意的是，在即将到达tb1时刻之前像素电路131B的状态如下所述。
偏压被设定为Vb(高)并且驱动晶体管Drv处于关闭状态。因此，由于电流Iled不流向发光器件155，所以发光器件155处于不发光状态。
初始化晶体管Taz1至Taz3和写入晶体管Tws都关闭。
由于驱动晶体管Drv是关闭的，所以开关晶体管SW1可以导通的或者是关闭的。开关晶体管SW2可以是导通的或者是关闭的。
在tb1时刻，栅极信号AZ1上升为高，从而使得初始化晶体管Taz1导通。因此，点A处的电位被设定至复位电压Vreset。
应当注意的是，当点A处的电位被设定至复位电压Vreset时，开关晶体管SW1可以是导通的或者可以是不导通的。
栅极信号AZ2上升为高，从而使得初始化晶体管Taz2和初始化晶体管Taz3导通。当初始化晶体管Taz2被导通时，点X处的电位被设定为补偿电压Vofs，从而通过电容器Cs2使点B处的电位上升。在此时，至少开关晶体管SW2导通。当初始化晶体管Taz3被导通时，在点A与点B之间导致了低阻抗。
应当注意的是，将复位电压Vreset和补偿电压Vofs设定成使得点B处的电位变得高于点A处的电位。
在tb2时刻，栅极信号Az1下降为低，使得初始化晶体管Taz1关闭。因此，点A处于浮动状态。同时，电流开始从点B经由初始化晶体管Taz3流向开关晶体管SW2的漏极（点A）。另外，由于开关晶体管SW2处于导通状态从而致使漏极电流流动，所以点A处的电位和点B处的电位都开始降低。
接着，当点A处的电位和点B处的电位均到达Vth(SW2)+Vcath从而使开关晶体管SW2的栅极电压Vgs(SW2)等于阈值电压Vth(SW2)时，开关晶体管SW2被关闭。
在tb3时刻，栅极信号AZ2下降为低，从而使得初始化晶体管Taz2及初始化晶体管Taz3关闭。
应当注意的是，对于tb2时刻与tb3时刻之间的间隔，分配有足够让点A处的电位和点B处的电位达到Vth(SW2)+Vcath的时间。
在tb4时刻，栅极信号WS上升为高，使得写入晶体管Tws导通。在此刻，视频信号SIG被设定为与像素的亮度对应的信号电压Vsig，点X处的电位从补偿电压Vofs下降为信号电压Vsig。
然后，在开关晶体管SW2的栅极电压Vgs(SW2)被设定为阈值电压Vth(SW2)的状态下，将信号电压Vsig经由电容器Cs1施加至开关晶体管SW2的栅极（点B）。因此，以开关晶体管SW2的阈值电压Vth(SW2)为基准，在发光器件155的发光期间的开始时刻点B处的电位（或初始电压）被设定为基于信号电压Vsig的电位。更加准确地说，该初始电压被设定为通过从Vth(SW2)+Vcath减去与信号电压Vsig对应的电压而获得的值。
接着，在tb5时刻及其后，执行与在图6中示出的ta4时刻及其后的操作实质上相同的操作。然后，在与图6中所示的ta5时刻对应的tb6时刻，发光器件155开始发光。当点B处的电位在与图6中所示的ta6时刻对应的tb7时刻到达Vth(SW2)+Vcath时，发光器件155的发光终止。
因此，发光器件155的发光期间不依赖于开关晶体管SW2的阈值电压Vth(SW2)，而是仅由信号电压Vsig来确定。这样的安排防止了因开关晶体管SW2的阈值电压Vth(SW2)的差异而导致不同像素间对于同一信号电压Vsig而言发光器件155的发光期间存在差异。这样，使不同像素间的亮度特性差异最小化，从而提高了显示装置101的图像质量。
6、像素电路的第三实施例（修正驱动晶体管的阈值电压的示例）电路结构
参照图9，示出了作为像素电路131的第三实施例的像素电路131C的示例性结构。
流过发光器件155的电流Iled大致等于驱动晶体管Drv的漏极电流Ids(Drv)，漏极电流Ids(Drv)是通过下面的公式(1)至公式(3)而得到的。
Ids(Drv)=k·μ(Drv)·(Vgs(Drv)-Vth(Drv))2...(1)
k=(1/2)·(W/L)·Cox  ...(2)
Cox=栅极绝缘层的具体介电常数×真空的介电常数/栅极绝缘层的厚度...(3)
应当注意的是，上面公式(1)中的μ(Drv)表示的是驱动晶体管Drv的迁移率。上面公式(2)中的W表示的是驱动晶体管Drv的沟道宽度而L表示的是驱动晶体管Drv的沟道长度。
一方面，驱动晶体管Drv的阈值电压Vth(Drv)导致了各器件的差异。如上面公式(1)中所示，驱动晶体管Drv的漏极电流Ids(Drv)依赖于阈值电压Vth(Drv)，因而阈值电压Vth(Drv)的差异导致了流过发光器件155的电流Iled的差异。因此，导致了不同像素间的亮度特性差异，从而导致了图像质量的降低。
另一方面，像素电路131C被设置成对驱动晶体管Drv的阈值电压Vth(Drv)的差异进行修正从而消除不同像素间在流过发光器件155的电流Iled方面的差异。
像素电路131C与图5中所示的像素电路131A的不同之处在于：布置有恒电流驱动电路151C、初始化电路152C、信号输入电路153C和切换电路154C来替代恒电流驱动电路151A、初始化电路152A、信号输入电路153A和切换电路154A。还有一个不同之处是：在像素电路131C中添加了电容器Csub。
在这些组成部件之中，初始化电路152C、信号输入电路153C和切换电路154C具有与像素电路131A的初始化电路152A、信号输入电路153A、切换电路154A的功能实质上相同的功能。
应当注意的是，初始化电路152C的各组成部件的附图标记与初始化电路152A中的附图标记不同。具体地，初始化晶体管Taz变为初始化晶体管Taz1并且栅极信号AZ变为栅极信号AZ1。
另外，信号输入电路153C的各组成部件的附图标记与信号输入电路153A中的附图标记不同。更具体地，写入晶体管Tws变为写入晶体管Tws2，栅极信号WS变为栅极信号WS2，并且电容器Cs变为电容器Cs2。
恒电流驱动电路151C具有N沟道型电源控制晶体管Tds、N沟道型驱动晶体管Drv、N沟道型写入晶体管Tws1和电容器Cs1。
电源控制晶体管Tds的漏极与电源控制部115中所含有的电源VDS连接从而被施加有电压VDD或电压VSS。电源控制晶体管Tds的栅极被施加有来自晶体管控制部114的栅极信号DS。电源控制晶体管Tds的源极与驱动晶体管Drv的漏极连接。
驱动晶体管Drv的栅极与点C连接并且其源极与点D连接。
写入晶体管Tws1的漏极与电源控制部115中所含有的偏压电源连接从而被施加有偏压Vb(高)或Vb(低)。写入晶体管Tws1的栅极被施加有来自晶体管控制部114的栅极信号WS1。写入晶体管Tws1的源极与点C连接。
电容器Cs1连接于点C与点D之间。
电容器Csub连接于点D与发光器件155的阴极之间。
如上所述，像素电路131C被设置成包括七个晶体管和三个电容器。
驱动方法
下面参照图10中所示的时序图来说明像素电路131C的驱动方法。
应当注意的是，在即将到达tc1时刻之前像素电路131C的状态如下所述。
驱动晶体管Drv和电源控制晶体管Tds处于导通状态并且电源VDS的电压被设定为电压VSS。因此，点D处的电位被设定为电压VSS。
写入晶体管Tws1和写入晶体管Tws2、初始化晶体管Taz1和开关晶体管SW2处于关闭状态。
开关晶体管SW1可以是关闭的或者可以是导通的。如果开关晶体管SW1是关闭的，那么电流Iled不流过发光器件155，因而发光器件155处于不发光状态。
另一方面，如果开关晶体管SW1是导通的，那么电压VSS被设定为满足下面的关系式(4)从而防止发光器件155发光。
VSS<Vth(led)+Vcath  ...(4)
在tc1时刻，栅极信号AZ1上升为高，使得初始化晶体管Taz1导通。因此，点A处的电位被设定至复位电压Vreset。
应当注意的是，当点A处的电位被设定至复位电压Vreset时，开关晶体管SW1可以是导通的或者可以是不导通的。如果开关晶体管SW1是导通的，那么电压VSS被设定为满足上面的关系式(4)。
在tc2时刻，栅极信号AZ1下降为低，使得初始化晶体管Taz1关闭。
在tc3时刻，当偏压被设定为Vb(低)时，栅极信号WS1上升为高，从而使得写入晶体管Tws1导通。因此，点C处的电位被设定为偏压Vb(低)。
应当注意的是，偏压Vb(低)被设定为不会使驱动晶体管Drv关闭的值。
同时，电源VDS的电压从电压VSS被切换至电压VDD。因此，点D处的电位上升，而点C处的电位被保持在偏压Vb(低)。然后，当点D处的电位达到Vb(低)-Vth(Drv)从而致使驱动晶体管Drv的栅极电压Vgs(Drv)到达阈值电压Vth(Drv)时，驱动晶体管Drv被关闭。
应当注意的是，如果在此时间点开关晶体管SW1是导通的，那么偏压Vb(低)被设定为满足下面的关系式(5)以防止发光器件155发光。
Vb(低)-Vth(Drv)<Vth(led)+Vcath  ...(5)
此外，栅极信号WS2上升为高，使得写入晶体管Tws2导通。在此刻，视频信号SIG被设定为与像素的亮度对应的信号电压Vsig并且点B处的电位被设定为信号电压Vsig。
在tc4时刻，栅极信号WS1、栅极信号WS2和栅极信号DS下降为低，使得写入晶体管Tws1和写入晶体管Tws2以及电源控制晶体管Tds关闭。
应当注意的是，对于tc3时刻与tc4时刻之间的间隔，分配有足够让点D处的电位达到Vb(低)-Vth(Drv)的时间。
在tc5时刻，当偏压已被设定为Vb(高)时，栅极信号WS 1上升为高，从而使得写入晶体管Tws1导通。因此，点C处的电位被设定为偏压Vb(高)。于是，驱动晶体管Drv的栅极电压Vgs(Drv)被设定为由下面的公式(6)表示的值。
Vgs(Drv)=Vb(高)-(Vb(低)-Vth(Drv))
=Vth(Drv)+(Vb(高)-Vb(低))...(6)
更加具体地，驱动晶体管Drv的栅极电压Vgs(Drv)被设定为通过将阈值电压Vth(Drv)加上预定的偏压(Vb(高)-Vb(低))而得到的值。于是，驱动晶体管Drv的栅极电压Vgs(Drv)超过阈值电压Vth(Drv)从而使驱动晶体管Drv导通。
在tc6时刻，栅极信号WS 1下降为低，使得写入晶体管Tws1关闭。因此，驱动晶体管Drv的栅极（点C）处于浮动状态。
同时，栅极信号DS上升为高，使得电源控制晶体管Tds导通。因此，在驱动晶体管Drv被保持为导通状态的状态下将电压VDD施加至驱动晶体管Drv的漏极，因而点D处的电位上升而超过Vth(led)+Vcath。
由于驱动晶体管Drv的栅极（点C）处于浮动状态，所以按照与所谓的自举电路（bootstrap circuit）实质上相同的现象，点C处的电位通过电容器Cs1而上升。于是，驱动晶体管Drv的栅极电压Vgs(Drv)保持着由上面的公式(6)表示的值。
另外，点D处的电位的上升致使点A处的电位通过开关晶体管SW1的漏极与栅极之间的电容而上升。因此，开关晶体管SW1的栅极电压Vgs(SW1)超过阈值电压Vth(SW1)，这使得开关晶体管SW1至少在此时间点处是导通的。
然后，在驱动晶体管Drv作为恒流源的状态下，电流Iled开始流过发光器件155，这使得发光器件155开始发光。
应当注意的是，在此时间点处驱动晶体管Drv的漏极电流Ids(Drv)的值是由下面的公式(7)表示的，公式(7)是通过将公式(6)中的栅极电压Vgs(Drv)代入到上面的公式(1)中而得到的。
Ids(Drv)=k·μ(Drv)·(Vb(高)-Vb(低))2...(7)
如上所述，在将栅极电压Vgs(Drv)设定至由公式(6)表示的值时，这使得漏极电流Ids(Drv)如上面的公式(7)中所示那样与驱动晶体管Drv的阈值电压Vth(Drv)无关。
因此，流过发光器件155的电流Iled不会被驱动晶体管Drv的阈值电压Vth(Drv)改变，从而将不同像素间的亮度特性差异最小化，这提高了显示装置101的图像质量。
同时，开始向电容器Cs2输入斜坡信号Ramp，并且随着斜坡信号Ramp的电压上升，点B处的电位通过电容器Cs2以坡度的方式上升。
然后，在tc7时刻处，与图6中所示的ta6时刻一样，当点B处的电位超过Vth(SW2)+Vcath时，开关晶体管SW2被导通，使得开关晶体管SW1瞬间关闭。因此，瞬间停止了向发光器件155供给的电流Iled，这使得发光器件155从发光状态变为不发光状态。
7、第三实施例的像素电路的第一变形例
电路结构
参照图11，示出了像素电路131D的示例性结构，像素电路131D是图9中所示的像素电路131C的第一变形例。
像素电路131D与图9中所示的像素电路131C的不同之处在于：布置有恒电流驱动电路151D来替代恒电流驱动电路151C。
恒电流驱动电路151D具有这样的结构：其中，在图9中所示的恒电流驱动电路151C中加入了N沟道型初始化晶体管Taz2。
初始化晶体管Taz2的漏极与电源控制部115中所包含的电源VSS连接从而被施加有固定的电压VSS。初始化晶体管Taz2的栅极被施加有来自晶体管控制部114的栅极信号AZ2。初始化晶体管Taz2的源极与点D连接。
电源控制晶体管Tds的漏极与电源控制部115中所含有的电源VDD连接从而被施加有固定的电压VDD，而不是被施加有电源VDS。
如上所述，像素电路131D被设置成包括八个晶体管和三个电容器。
驱动方法
下面参照图12中所示的时序图来说明像素电路131D的驱动方法。
图12中示出的时序图与图10中示出的时序图的不同之处仅在于：在td1时刻与td3时刻之间对点D处的电位进行设定的操作。
更加具体地，在像素电路131C中，点D处的电位是通过控制电源VDS的电压和栅极信号DS来设定的，而在像素电路131D中，点D处的电位是通过控制栅极信号DS和栅极信号AZ2来设定的。
更具体地，在td1时刻，栅极信号AZ2上升为高，使得初始化晶体管Taz2导通。因此，点D处的电位被设定为电压VSS。由于点C处于浮动状态，所以当点D处的电位被设定为电压VSS时，点C处的电位也通过电容器Cs1而改变。
然后，在td2时刻，栅极信号AZ2下降为低，使得初始化晶体管Taz2关闭。
在td3时刻，栅极信号DS上升为高，使得电源控制晶体管Tds导通。因此，与图10中的tc3时刻的情况一样，在点C处的电位被保持在偏压Vb(低)的状态下，点D处的电位上升。然后，当点D处的电位达到Vb(低)-Vth(Drv)并且驱动晶体管Drv的栅极电压Vgs(Drv)变得等于阈值电压Vth(Drv)时，驱动晶体管Drv被关闭。
其它的操作与像素电路131C的操作实质上相同。
8、第三实施例的像素电路的第二变形例
电路结构
参照图13，示出了像素电路131E的示例性结构，像素电路131E是像素电路131C的第二变形例。
像素电路131E与图11中所示的像素电路131D的不同之处在于：布置有恒电流驱动电路151E来替代恒电流驱动电路151D。
恒电流驱动电路151E具有这样的结构：其中，在图11中所示的恒电流驱动电路151D中加入了N沟道型初始化晶体管Taz3。
初始化晶体管Taz3的漏极与电源控制部115中所含有的偏压电源连接从而被施加有固定的偏压Vb(低)。初始化晶体管Taz3的栅极被施加有来自晶体管控制部114的栅极信号AZ3。初始化晶体管Taz3的源极与点C连接。
写入晶体管Tws1的漏极与电源控制部115中所含有的偏压电源连接从而被施加有固定的偏压Vb(高)。
如上所述，像素电路131E被设置成包括九个晶体管和三个电容器。
驱动方法
下面参照图14中所示的时序图来说明像素电路131E的驱动方法。
图14中示出的时序图与图12中示出的时序图的不同之处仅在于：在te1时刻至te6时刻对点C处的电位进行设定的操作。
更加具体地，在像素电路131D中，点C处的电位是通过控制偏压电源的电压和栅极信号WS 1来设定的，而在像素电路131E中，点C处的电位是通过控制栅极信号WS1和栅极信号AZ3来设定的。
更具体地，在te1时刻，栅极信号AZ3上升为高，使得初始化晶体管Taz3导通。因此，点C处的电位被设定至偏压Vb(低)。
然后，在te4时刻，栅极信号AZ3下降为低，使得初始化晶体管Taz3关闭。
在te5时刻，栅极信号WS1上升为高，使得写入晶体管Tws1导通。因此，点C处的电位被设定为偏压Vb(高)。
然后，在te6时刻，栅极信号WS1下降为低，使得写入晶体管Tws1关闭。因此，驱动晶体管Drv的栅极（点C）变为处于浮动状态。
其它的操作与像素电路131D的操作实质上相同。
9、像素电路的第四实施例（修正驱动晶体管和开关晶体管的阈值电压的示例）
电路结构
参照图15，示出了作为像素电路131的第四实施例的像素电路131F的示例性结构。
像素电路131F被设置成修正了驱动晶体管Drv的阈值电压Vth(Drv)的差异和开关晶体管SW2的阈值电压Vth(SW2)的差异。
像素电路131F具有将图7中所示的像素电路131B与图9中所示的像素电路131C组合在一起的结构。
更加具体地，像素电路131F具有恒电流驱动电路151F、初始化电路152F、信号输入电路153F、切换电路154F、发光器件155、开关晶体管SW1和电容器Csub。
在上述这些组成部件之中，恒电流驱动电路151F具有与图9中所示的像素电路131C的恒电流驱动电路151C的结构实质上相同的结构。初始化电路152F、信号输入电路153F和切换电路154F分别具有与图7中所示的像素电路131B的初始化电路152B、信号输入电路153B和切换电路154B的结构实质上相同的结构。
应当注意的是，信号输入电路153F的各组成部件的一些附图标记与信号输入电路153B中的附图标记是不同的。更加具体地，写入晶体管Tws变为写入晶体管Tws2，栅极信号WS变为栅极信号WS2，并且电容器Cs1和电容器Cs2分别变为电容器Cs2和Cs3。
如上所述，像素电路131F被设置成包括九个晶体管和四个电容器。
驱动方法
下面参照图16中所示的时序图来说明像素电路131F的驱动方法。
应当注意的是，图16中所示的时序图基本上是图8中所示的时序图与图10中所示的时序图的组合。
更加具体地，在tf1时刻与tf3时刻之间的间隔中，初始化电路152F、信号输入电路153F和切换电路154F执行与在图8所示的tb1时刻与tb3时刻之间的间隔中由图7中所示的初始化电路152B、信号输入电路153B和切换电路154B执行的操作实质上相同的操作。也就是说，修正了开关晶体管SW2的阈值电压Vth(SW2)的差异。
另外，在tf4时刻与tf5时刻之间的间隔中，恒电流驱动电路151F执行与在图10所示的tc3时刻与tc4时刻之间的间隔中由图9中所示的恒电流驱动电路151C执行的操作实质上相同的操作。也就是说，修正了驱动晶体管Drv的阈值电压Vth(Drv)的差异。
然后，在tf6时刻及其后，执行与在图10中所示的tc5时刻及其后的操作实质上相同的操作。
10、第四实施例的像素电路的第一变形例
电路结构
参照图17，示出了像素电路131G的示例性结构，像素电路131G是像素电路131F的第一变形例。
像素电路131G与像素电路131F的不同之处在于：布置有恒电流驱动电路151G来代替恒电流驱动电路151F。
恒电流驱动电路151G具有与图11中所示的像素电路131D的恒电流驱动电路151D的结构实质上相同的结构。
应当注意的是，恒电流驱动电路151G的各组成部件的一些附图标记与恒电流驱动电路151D中的附图标记不同。更加具体地，初始化晶体管Taz2变为初始化晶体管Taz4而栅极信号AZ2变为栅极信号AZ3。
如上所述，像素电路131G被设置成包括十个晶体管和四个电容器。
驱动方法
下面参照图18中所示的时序图来说明像素电路131G的驱动方法。
图18中示出的时序图与图16中示出的时序图的不同之处仅在于：在tg1时刻与tg4时刻之间的间隔中对点D处的电位进行设定的操作。
更加具体地，在像素电路131F中，点D处的电位是通过控制电源VDS的电压和栅极信号DS来设定的，而在像素电路131G中，点D处的电位是通过控制栅极信号DS和栅极信号AZ3来设定的。
更具体地，在tg1时刻，栅极信号AZ3上升为高，使得初始化晶体管Taz4导通。因此，点D处的电位被设定为电压VSS。由于点C处于浮动状态，所以当点D处的电位被设定为电压VSS时，点C处的电位也通过电容器Cs1而改变。
然后，在tg2时刻，栅极信号AZ3下降为低，使得初始化晶体管Taz4关闭。
在tg4时刻，栅极信号DS上升为高，使得电源控制晶体管Tds导通。因此，与图10中所示的tc3时刻的情况一样，在点C处的电位被保持为偏压Vb(低)的状态下点D处的电位上升。然后，当点D处的电位达到Vb(低)-Vth(Drv)并且驱动晶体管Drv的栅极电压Vgs(Drv)变得等于阈值电压Vth(Drv)时，驱动晶体管Drv被关闭。
其它的操作与像素电路131F的操作实质上相同。
11、第四实施例的像素电路的第二变形例
电路结构
参照图19，示出了像素电路131H的示例性结构，像素电路131H是像素电路131F的第二变形例。
像素电路131H与图17中所示的像素电路131G的不同之处在于：布置有恒电流驱动电路151H来替代恒电流驱动电路151G。
恒电流驱动电路151H具有与图13中所示的像素电路131E的恒电流驱动电路151E的结构实质上相同的结构。
应当注意的是，恒电流驱动电路151H的各组成部件的一些附图标记与恒电流驱动电路151E中的附图标记不同。更加具体地，初始化晶体管Taz2和初始化晶体管Taz3分别变为初始化晶体管Taz4和初始化晶体管Taz5，并且栅极信号AZ2和栅极信号AZ3分别变为栅极信号AZ3和栅极信号AZ4。
如上所述，像素电路131H被设置成包括十个晶体管和四个电容器。
驱动方法
下面参照图20中所示的时序图来说明像素电路131H的驱动方法。
图20中示出的时序图与图18中示出的时序图的不同之处仅在于：在从th1时刻到th7时刻的间隔中对点C处的电位进行设定的操作。
也就是说，在像素电路131G中，点C处的电位是通过控制偏压电源的电压和栅极信号WS1来设定的，而在像素电路131H中，点C处的电位是通过控制栅极信号WS1和栅极信号AZ4来设定的。
更加具体地，在th1时刻，栅极信号AZ4上升为高，使得初始化晶体管Taz5导通。因此，点C处的电位被设定至偏压Vb(低)。
然后，在th5时刻，栅极信号AZ4下降为低，使得初始化晶体管Taz5关闭。
在th6时刻，栅极信号WS1上升为高，使得写入晶体管Tws1导通。因此，点C处的电位被设定为偏压Vb(高)。
然后，在th7时刻，栅极信号WS1下降为低，使得写入晶体管Tws1关闭。因此，驱动晶体管Drv的栅极（点C）变为处于浮动状态。
其它的操作与像素电路131G的操作实质上相同。
12、像素电路的第五实施例（修正驱动晶体管的阈值电压和迁移率的示例）
电路结构
参照图21，示出了作为像素电路131的第五实施例的像素电路131I的示例性结构。
根据上述公式(1)，驱动晶体管Drv的漏极电流Ids(Drv)不仅依赖于阈值电压Vth(Drv)还依赖于迁移率μ(Drv)。
另一方面，驱动晶体管Drv的迁移率μ(Drv)随着器件的不同而有所差异。迁移率μ(Drv)的这种差异导致了流过发光器件155的电流Iled的差异。因此，不同像素间出现了亮度特性差异，从而导致了图像质量的降低。
相比之下，像素电路131I被设置成在修正了驱动晶体管Drv的阈值电压Vth(Drv)的差异之外还修正了驱动晶体管Drv的迁移率μ(Drv)的差异。
像素电路131I与图9中所示的像素电路131C的不同之处在于：布置有恒电流驱动电路151I、初始化电路152I、信号输入电路153I和切换电路154I来替代恒电流驱动电路151C、初始化电路152C、信号输入电路153C和切换电路154C。
在这些组成部件之中，初始化电路152I、信号输入电路153I和切换电路154I具有与像素电路131C的初始化电路152C、信号输入电路153C和切换电路154C的结构实质上相同的结构。
恒电流驱动电路151I被设置成包括N沟道型驱动晶体管Drv、N沟道型写入晶体管Tws1和电容器Cs1。
驱动晶体管Drv的漏极与电源控制部115中所含有的电源VDS连接从而被供给有电压VDD或电压VSS。驱动晶体管Drv的栅极与点C连接并且其源极与点D连接。
写入晶体管Tws1的漏极与电源控制部115中所含有的偏压电源连接从而被施加有偏压Vb(高)或Vb(低)。写入晶体管Tws1的栅极被施加有来自晶体管控制部114的栅极信号WS1。写入晶体管Tws1的源极与点C连接。
电容器Cs1连接于点C与点D之间。
如上所述，像素电路131I被设置成包括六个晶体管和三个电容器。
驱动方法
下面参照图22中所示的时序图来说明像素电路131I的驱动方法。
应当注意的是，在即将到达ti1时刻之前像素电路131I的状态如下所述。
驱动晶体管Drv处于导通状态并且电源VDS的电压被设定为电压VSS。因此，点D处的电位被设定为电压VSS。
写入晶体管Tws1和写入晶体管Tws2、初始化晶体管Taz1和开关晶体管SW2都处于关闭状态。
开关晶体管SW1可以是关闭的或者可以是导通的。如果开关晶体管SW1是关闭的，那么电流Iled不流过发光器件155，因而发光器件155处于不发光状态。
另一方面，如果开关晶体管SW1是导通的，那么电压VSS被设定为满足上面提到的关系式(4)从而防止发光器件155发光。
在ti1时刻，栅极信号AZ1上升为高，使得初始化晶体管Taz1导通。因此，点A处的电位被设定为复位电压Vreset。
应当注意的是，当点A处的电位被设定至复位电压Vreset时，开关晶体管SW1可以是导通的或可以是不导通的。如果开关晶体管SW1是导通的，那么电压VSS被设定为满足上面提到的关系式(4)。
在ti2时刻，栅极信号AZ1下降为低，使得初始化晶体管Taz1关闭。
在ti3时刻，当偏压被设定为Vb(低)时，栅极信号WS1上升为高，从而使得写入晶体管Tws1导通。因此，点C处的电位被设定为偏压Vb(低)。
应当注意的是，偏压Vb(低)被设定为不会使驱动晶体管Drv关闭的值。
同时，电源VDS的电压从电压VSS被切换至电压VDD。因此，在点C处的电位被保持为偏压Vb(低)的状态下，点D处的电位上升。然后，当点D处的电位达到Vb(低)-Vth(Drv)并且驱动晶体管Drv的栅极电压Vgs(Drv)变得等于阈值电压Vth(Drv)时，驱动晶体管Drv被关闭。
应当注意的是，如果在此时间点处开关晶体管SW1是导通的，那么偏压Vb(低)被设定为满足上面提到的关系式(5)，从而防止发光器件155发光。
此外，栅极信号WS2上升为高，使得写入晶体管Tws2导通。在此刻，视频信号SIG被设定为与像素的亮度对应的信号电压Vsig并且点B处的电位被设定为信号电压Vsig。
在ti4时刻，栅极信号WS 1和栅极信号WS2下降为低，使得写入晶体管Tws1和写入晶体管Tws2关闭。
应当注意的是，在ti3时刻与ti4时刻之间的间隔中，分配有足够让点D处的电位达到Vb(低)-Vth(Drv)的时间段。
在ti5时刻，当偏压被设定为Vb(高)时，栅极信号WS1上升为高，从而使得写入晶体管Tws1导通。因此，点C处的电位被设定为偏压Vb(高)。于是，驱动晶体管Drv的栅极电压Vgs(Drv)超过阈值电压Vth(Drv)，从而使驱动晶体管Drv导通。
然后，当从ti5时刻经过了预定时间Δt时，点D处的电位上升至Vb(低)-Vth(Drv)+ΔV。该电压修正值ΔV依赖于驱动晶体管Drv的迁移率μ(Drv)。也就是说，随着迁移率μ(Drv)增大，电压修正值ΔV增大；随着迁移率μ(Drv)减小，电压修正值ΔV减小。
然后，驱动晶体管Drv的栅极电压Vgs(Drv)变成由下面的公式(8)所示。
Vgs(Drv)=Vb(高)-(Vb(低)-Vth(Drv)+ΔV)
=Vth(Drv)+(Vb(高)-Vb(低)-ΔV)...(8)
更加具体地，栅极电压Vgs(Drv)被设定为通过如下方式而获得的值：将阈值电压Vth(Drv)加上预定的偏压(Vb(高)-Vb(低))，再从由此得到的值中减去电压修正值ΔV。
应当注意的是，在此时，通过设定满足下面的关系式(9)的时间Δt，来使发光器件155保持不发光状态。
Vb(低)-Vth(Drv)+ΔV<Vth(led)+Vcath  ...(9)
然后，在从ti5时刻已经经过了预定时间Δt的ti6时刻，栅极信号WS1下降为低。因此，写入晶体管Tws1被关闭，并且驱动晶体管Drv的栅极（点C）变为处于浮动状态。
另一方面，因为驱动晶体管Drv被保持为导通状态并且驱动晶体管Drv的漏极被施加有电压VDD，所以点D处的电位上升而超过Vth(led)+Vcath。
同时，由于驱动晶体管Drv的栅极（点C）处于浮动状态，所以按照与所谓的自举电路的现象一样的现象，点C处的电位通过电容器Cs1而上升。于是，驱动晶体管Drv的栅极电压Vgs(Drv)保持着由上面提及的公式(8)表示的值。
此外，当点D处的电位的上升时，点A处的电位通过开关晶体管SW1的漏极与栅极之间的电容而上升。因此，开关晶体管SW1的栅极电压Vgs(SW1)超过阈值电压Vth(SW1)，使得开关晶体管SW1至少在此时间点处导通。
然后，在驱动晶体管Drv作为恒流源的状态下，电流Iled开始流过发光器件155，这使得发光器件155开始发光。
应当注意的是，在此刻驱动晶体管Drv的漏极电流Ids(Drv)的值是由下面的公式(10)表示的，公式(10)是通过将公式(8)中的栅极电压Vgs(Drv)代入到上面提及的公式(1)中而得到的。
Ids(Drv)=k·μ(Drv)·(Vb(高)-Vb(低)-ΔV)2...(10)
如上所述，在将栅极电压Vgs(Drv)设定至由公式(8)表示的值时，这使得漏极电流Ids(Drv)如公式(10)中所示的那样与驱动晶体管Drv的阈值电压Vth(Drv)无关。
另外，如上所述，随着迁移率μ(Drv)增大，电压修正值ΔV增大，因而漏极电流Ids(Drv)相应地减小。反之，随着迁移率μ(Drv)减小，电压修正值ΔV减小，因而漏极电流Ids(Drv)相应地增大。因此，通过电压修正值ΔV消除了迁移率μ(Drv)的差异，从而使得漏极电流Ids(Drv)变得几乎与迁移率μ(Drv)无关。
结果，流过发光器件155的电流Iled不因为驱动晶体管Drv的阈值电压Vth(Drv)和迁移率μ(Drv)而变化，从而使得像素间的亮度特性的差异最小化，由此提高了显示装置101的图像质量。
此外，在此刻，开始向电容器Cs2输入斜坡信号Ramp。随着斜坡信号Ramp的电压上升，点B处的电位通过电容器Cs2以坡度的方式上升。
然后，在ti7时刻处，当点B处的电位超过Vth(SW2)+Vcath时，开关晶体管SW2以与图6中所示的ta6时刻相同的方式导通，从而瞬间关闭开关晶体管SW1。因此，瞬间停止了向发光器件155供给的电流Iled，这使得发光器件155从发光状态变为不发光状态。
13、像素电路的第六实施例（修正驱动晶体管的阈值电压和迁移率以及开关晶体管的阈值电压的示例）
电路结构
参照图23，示出了作为像素电路131的第六实施例的像素电路131J的示例性结构。
像素电路131J被设置成修正了驱动晶体管Drv的阈值电压(Drv)和迁移率μ(Drv)的差异以及开关晶体管SW2的阈值电压Vth(SW2)的差异。
更加具体地，像素电路131J具有将图7中所示的像素电路131B与图21中所示的像素电路131I组合在一起的结构。
像素电路131J被设置成包括恒电流驱动电路151J、初始化电路152J、信号输入电路153J、切换电路154J、发光器件155、开关晶体管SW1和电容器Csub。
在这些组成部件之中，恒电流驱动电路151J具有与图21中所示的像素电路131I的恒电流驱动电路151I的结构实质上相同的结构。初始化电路152J、信号输入电路153J和切换电路154J具有与图7中所示的像素电路131B的初始化电路152B、信号输入电路153B和切换电路154B的结构实质上相同的结构。
应当注意的是，信号输入电路153J的各组成部件的一些附图标记与信号输入电路153B中的附图标记是不同的。更加具体地，写入晶体管Tws变为写入晶体管Tws2，栅极信号WS变为栅极信号WS2，并且电容器Cs1和电容器Cs2分别变为电容器Cs2和Cs3。
如上所述，像素电路131J被设置成包括八个晶体管和四个电容器。
驱动方法
下面参照图24中所示的时序图来说明像素电路131J的驱动方法。
应当注意的是，图24中所示的时序图基本上是图8中所示的时序图与图22中所示的时序图的组合。
更加具体地，在tj1时刻与tj3时刻之间的间隔中，初始化电路152J、信号输入电路153J和切换电路154J执行与在图8所示的tb1时刻与tb3时刻之间的间隔中由图7中所示的初始化电路152B、信号输入电路153B和切换电路154B执行的操作实质上相同的操作。也就是说，修正了开关晶体管SW2的阈值电压Vth(SW2)的差异。
在tj4时刻与tj7时刻之间的间隔中，恒电流驱动电路151J执行与在图22所示的ti3时刻与ti6时刻之间的间隔中由图21中所示的恒电流驱动电路151I执行的操作实质上相同的操作。也就是说，修正了驱动晶体管Drv的阈值电压Vth(Drv)的差异和迁移率μ(Drv)的差异。
然后，在ti8时刻，与图6中所示的ta6时刻一样，当点B处的电位超过Vth(SW2)+Vcath时，开关晶体管SW2被导通，这使得开关晶体管SW1瞬间关闭。因此，瞬间停止了向发光器件155供给的电流Iled，这使得发光器件155从发光状态变为不发光状态。
14、应用了本文中所说明的技术的产品（电子设备）的示例
应用了本文中所说明的技术的显示装置101可以安装在各种各样的电子设备中。
参照图25，示出了电子设备201的示例性概念结构。电子设备201是由上面说明的显示装置101、系统控制部211和操作输入部212构成的。系统控制部211所执行的处理根据电子设备201的模式的不同而不同。操作输入部212是接收由用户输入的操作输入信号从而控制系统控制部211的部件。操作输入部212例如具有图形界面以及基于诸如开关和按钮等的机械界面。
应当注意的是，只要电子设备201具有对在该设备内部生成的或者从外部提供的图像或视频信号进行显示的功能，电子设备201不限于特定领域中的那些电子设备。
参照图26，示出了例如是电视接收机的电子设备201的外观视图。
在电视接收机221的外壳的前侧，布置有例如由前面板231和滤色玻璃232构成的显示屏233。显示屏233相当于显示装置101。
此外，此类型的电子设备201例如可以是数码相机。参照图27A和图27B，示出了数码相机241的立体图。图27A示出了正视图（被拍摄对象侧），图27B示出了后视图（摄像者侧）。
数码相机241例如是由保护盖251、摄像镜头部252、显示屏253、控制开关254和快门按钮255构成的。在这些组成部件之中，显示屏253相当于显示装置101。
另外，还可以假设此类型的电子设备201例如是摄像机。图28示出了摄像机261的示例性外观视图。
摄像机261例如是由主体271、布置在主体271前面的用于拍摄被拍摄对象的摄像镜头部272、摄像开始/停止开关273和显示屏274构成的。在这些组成部件之中，显示屏274相当于显示装置101。
此外，还可以假设此类型的电子设备201例如是便携式终端设备。图29A和图29B示出了作为便携式终端设备的手机281的示例性外观视图。图29A和图29B中所示的手机281是翻盖型的。图29A示出了手机281的当其壳体翻开时的示例性外观视图。图29B示出了手机281的当其壳体未翻开时的示例性外观视图。
手机281例如是由上部壳体监视装置291、下部壳体292、连接部（在本例中为铰链部）293、显示屏294、副显示屏295、图片灯296和摄像镜头297构成的。在这些组成部件之中，显示屏294和副显示屏295相当于显示装置101。
另外，还可以假设此类型的电子设备201例如是电脑。图30示出了笔记本电脑301的示例性外观视图。
笔记本电脑301例如是由下部壳体311、上部壳体312、键盘313和显示屏314构成的。在这些组成部件之中，显示屏314相当于显示装置101。
另外，电子设备201例如可以是语音复制机、游戏机、电子书和电子词典等。
15、其他变形方案
下面说明本文中所描述的技术的各实施例的其他变形方案。
用于构成像素电路131的各晶体管的结构（P沟道型和N沟道型）不限于上面提到的那些结构，可以根据需要替换这些结构。如果晶体管的这些结构被替换，那么还要增加如下的改变：例如根据需要，改变电源（偏压等）和控制信号（栅极信号等）的极性并且斜坡信号Ramp的波形以坡度的方式减小。
在上面的说明中，开关晶体管SW2的源极的电位和发光器件155的阴极的电位被设定为相同的电压Vcath；然而，这两个电位不一定必须被设定为相同的电平。
此外，虽然已经用具体的实例说明了本发明的各优选实施例，但是这样的说明仅是为了解释的目的，需要理解的是，在不脱离随附权利要求的精神或范围的前提下可以进行各种改变和变化。
例如，这里所公开的本发明可以采用如下的实施方案。
（1）一种像素电路，所述像素电路包括：
发光器件；
恒电流驱动电路，所述恒电流驱动电路被设置成包括第一晶体管，所述第一晶体管作为用于向所述发光器件供给预定电流的恒电流源；
第二晶体管，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接；以及
切换电路，所述切换电路被设置用于通过控制所述第二晶体管的栅极电压来实现所述第二晶体管的导通状态与关闭状态之间的切换。
（2）根据上面（1）所述的像素电路，其中，所述切换电路包括第三晶体管，所述第三晶体管用于接通或关断所述第二晶体管的栅极与预定电位之间的电连接，并且所述切换电路借助于所述第三晶体管将所述第二晶体管的栅极连接至所述预定电位，由此关闭所述第二晶体管。
（3）根据上面（2）所述的像素电路，还包括：信号输入电路，所述信号输入电路被设置用于把斜坡信号输入至所述第三晶体管的栅极，所述斜坡信号从与像素的亮度对应的初始电压以预定坡度增大或减小。
（4）根据上面（3）所述的像素电路，其中，所述信号输入电路以所述第三晶体管的阈值电压为基准来设定所述初始电压。
（5）根据上面（4）所述的像素电路，其中，在所述第三晶体管的栅极电压被设定为阈值电压的状态下，所述信号输入电路通过将与所述像素的亮度对应的电压经由电容器施加至所述第三晶体管的栅极来设定所述初始电压。
（6）根据上面（1）至（5）中任一者所述的像素电路，其中，所述恒电流驱动电路将所述第一晶体管的栅极电压设定为第一值，并且向所述发光器件供给电流，所述第一值是通过将所述第一晶体管的阈值电压加上预定的偏压而获得的。
（7）根据（6）所述的像素电路，其中，所述恒电流驱动电路将所述第一晶体管的栅极电压设定为第二值，并且向所述发光器件供给电流，所述第二值是通过从所述第一值再减去与所述第一晶体管的迁移率对应的电压而获得的。
（8）一种像素电路驱动方法，所述方法包括以下步骤：
从包括作为恒电流源的第一晶体管的恒电流驱动电路向发光器件供给预定电流，由此使所述发光器件发光；以及
控制第二晶体管的栅极电压来关闭所述第二晶体管，由此停止所述发光器件的发光，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接。
（9）一种显示装置，所述显示装置包括像素阵列和驱动控制部，在所述像素阵列中以矩阵的形式布置有像素电路，各所述像素电路是如上述（1）至（7）中任一者所述的像素电路，并且所述驱动控制部被设置用于控制所述像素电路的驱动。
（10）一种电子设备，所述电子设备包括如上面（9）所述的显示装置。

Claims (10)

1.一种像素电路，所述像素电路包括：
发光器件；
恒电流驱动电路，所述恒电流驱动电路被设置成包括第一晶体管，所述第一晶体管作为用于向所述发光器件供给预定电流的恒电流源；
第二晶体管，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接；以及
切换电路，所述切换电路被设置用于通过控制所述第二晶体管的栅极电压来实现所述第二晶体管的导通状态与关闭状态之间的切换。
2.根据权利要求1所述的像素电路，其中，所述切换电路包括第三晶体管，所述第三晶体管用于接通或关断所述第二晶体管的栅极与预定电位之间的电连接，并且所述切换电路借助于所述第三晶体管将所述第二晶体管的栅极连接至所述预定电位，由此关闭所述第二晶体管。
3.根据权利要求2所述的像素电路，还包括：信号输入电路，所述信号输入电路被设置用于把斜坡信号输入至所述第三晶体管的栅极，所述斜坡信号从与像素的亮度对应的初始电压以预定坡度增大或减小。
4.根据权利要求3所述的像素电路，其中，所述信号输入电路以所述第三晶体管的阈值电压为基准来设定所述初始电压。
5.根据权利要求4所述的像素电路，其中，在所述第三晶体管的栅极电压被设定为阈值电压的状态下，所述信号输入电路通过将与所述像素的亮度对应的电压经由电容器施加至所述第三晶体管的栅极来设定所述初始电压。
6.根据权利要求1至5中任一项所述的像素电路，其中，所述恒电流驱动电路将所述第一晶体管的栅极电压设定为第一值，并且向所述发光器件供给电流，所述第一值是通过将所述第一晶体管的阈值电压加上预定的偏压而获得的。
7.根据权利要求6所述的像素电路，其中，所述恒电流驱动电路将所述第一晶体管的栅极电压设定为第二值，并且向所述发光器件供给电流，所述第二值是通过从所述第一值再减去与所述第一晶体管的迁移率对应的电压而获得的。
8.一种像素电路驱动方法，所述方法包括以下步骤：
从包括作为恒电流源的第一晶体管的恒电流驱动电路向发光器件供给预定电流，由此使所述发光器件发光；以及
控制第二晶体管的栅极电压来关闭所述第二晶体管，由此停止所述发光器件的发光，所述第二晶体管被设置用于接通或关断所述第一晶体管与所述发光器件之间的电连接。
9.一种显示装置，所述显示装置包括像素阵列和驱动控制部，
在所述像素阵列中以矩阵的形式布置有像素电路，各所述像素电路是如权利要求1至7中任一项所述的像素电路，
并且所述驱动控制部被设置用于控制所述像素电路的驱动。
10.一种电子设备，所述电子设备包括如权利要求9所述的显示装置。
CN201210356934XA 2011-09-30 2012-09-21 像素电路、像素电路驱动方法、显示装置和电子设备 Pending CN103035188A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-216114 2011-09-30
JP2011216114A JP2013076811A (ja) 2011-09-30 2011-09-30 画素回路、画素回路の駆動方法、表示装置、および、電子機器

Publications (1)

Publication Number Publication Date
CN103035188A true CN103035188A (zh) 2013-04-10

Family

ID=47992115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210356934XA Pending CN103035188A (zh) 2011-09-30 2012-09-21 像素电路、像素电路驱动方法、显示装置和电子设备

Country Status (3)

Country Link
US (1) US20130083000A1 (zh)
JP (1) JP2013076811A (zh)
CN (1) CN103035188A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731160A (zh) * 2017-10-11 2018-02-23 深圳市华星光电半导体显示技术有限公司 一种应用于显示面板的温度补偿电路、方法及显示面板
CN108848600A (zh) * 2018-09-25 2018-11-20 开源集成电路(苏州)有限公司 应用于led矩阵的pwm输出方法、系统、装置及存储介质
CN110021263A (zh) * 2018-07-05 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110728956A (zh) * 2019-10-21 2020-01-24 京东方科技集团股份有限公司 调光电路及控制方法、显示装置
CN111968569A (zh) * 2018-06-28 2020-11-20 京东方科技集团股份有限公司 一种像素电路、阵列基板及其驱动方法、显示面板
WO2022067705A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 像素电路及其控制方法、显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115339B2 (en) * 2015-03-27 2018-10-30 Apple Inc. Organic light-emitting diode display with gate pulse modulation
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
US10388226B2 (en) 2017-10-11 2019-08-20 Shenzhen China Optoelectronics Semiconductor Display Technology Co., Ltd. Temperature compensation circuit and method for a display panel and display panel
KR20210055028A (ko) 2018-10-04 2021-05-14 삼성전자주식회사 정전류 설정 구성을 갖는 표시 장치 및 그 구동 방법
JP7154928B2 (ja) * 2018-10-04 2022-10-18 三星電子株式会社 表示装置、駆動回路、及び、表示装置の駆動方法
JP7343534B2 (ja) * 2019-07-31 2023-09-12 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
CN111968585B (zh) * 2020-08-27 2021-12-07 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
KR20220045501A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치
CN112927651B (zh) * 2021-02-05 2022-05-24 华南理工大学 一种像素驱动电路、有源电致发光显示器及驱动方法
KR20220151078A (ko) * 2021-05-04 2022-11-14 삼성디스플레이 주식회사 표시 장치
KR20240027016A (ko) * 2021-06-30 2024-02-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR20230090402A (ko) * 2021-12-14 2023-06-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212787A1 (en) * 2004-03-24 2005-09-29 Sanyo Electric Co., Ltd. Display apparatus that controls luminance irregularity and gradation irregularity, and method for controlling said display apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731160B (zh) * 2017-10-11 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种应用于显示面板的温度补偿电路、方法及显示面板
CN107731160A (zh) * 2017-10-11 2018-02-23 深圳市华星光电半导体显示技术有限公司 一种应用于显示面板的温度补偿电路、方法及显示面板
CN111968569B (zh) * 2018-06-28 2021-11-16 京东方科技集团股份有限公司 一种像素电路、阵列基板及其驱动方法、显示面板
CN111968569A (zh) * 2018-06-28 2020-11-20 京东方科技集团股份有限公司 一种像素电路、阵列基板及其驱动方法、显示面板
US11315479B2 (en) 2018-06-28 2022-04-26 Boe Technology Group Co., Ltd. Array substrate and method for driving the same, display panel
US11869413B2 (en) 2018-06-28 2024-01-09 Boe Technology Group Co., Ltd. Pixel circuit, array substrate comprising the same and display panel
CN110021263A (zh) * 2018-07-05 2019-07-16 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
US12039913B2 (en) 2018-07-05 2024-07-16 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof, and display panel
CN108848600A (zh) * 2018-09-25 2018-11-20 开源集成电路(苏州)有限公司 应用于led矩阵的pwm输出方法、系统、装置及存储介质
CN110728956A (zh) * 2019-10-21 2020-01-24 京东方科技集团股份有限公司 调光电路及控制方法、显示装置
WO2022067705A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 像素电路及其控制方法、显示装置
US11557246B2 (en) 2020-09-30 2023-01-17 Boe Technology Group Co., Ltd. Pixel circuit and method for controlling the same, and display device
US11694600B2 (en) 2020-09-30 2023-07-04 Boe Technology Group Co., Ltd. Pixel circuit and method for controlling the same, and display device

Also Published As

Publication number Publication date
US20130083000A1 (en) 2013-04-04
JP2013076811A (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103035188A (zh) 像素电路、像素电路驱动方法、显示装置和电子设备
CN103035189A (zh) 像素电路、像素电路驱动方法、显示装置和电子设备
US11100843B2 (en) Display device having a plurality of display areas
US10885838B2 (en) Organic light emitting diode display and driving method thereof
KR102597608B1 (ko) 유기발광표시장치와 그의 구동방법
KR102435096B1 (ko) 전계 발광 표시장치와 그 불량 픽셀 관리 방법
US9514677B2 (en) Display device and driving method thereof
US11211008B2 (en) Display device and driving method thereof
CN108877674A (zh) 一种像素电路及其驱动方法、显示装置
US20070118781A1 (en) Organic electroluminescent display device
KR20180104790A (ko) 유기전계발광 표시장치 및 그의 구동방법
US9685118B2 (en) Organic light-emitting display device and method of driving the same
CN101266749B (zh) 显示装置和电子设备
US9336715B2 (en) Pixel, display device and driving method with simultaneous writing and emisson
CN108231004A (zh) 电致发光显示器及其驱动方法
KR102679784B1 (ko) 유기 발광 표시장치와 그 구동 장치 및 방법
KR20180014387A (ko) 유기발광 표시장치와 그 구동방법
US20160012780A1 (en) Pixel and organic light emitting display device using the same
KR102203383B1 (ko) 전기 광학 장치
KR20180049370A (ko) 데이터 구동부 및 이를 이용한 표시장치
JP2019101098A (ja) 表示装置
KR20220059776A (ko) 표시장치 및 이의 구동방법
CN108682387A (zh) 一种像素电路、像素电路的衰退补偿方法及显示屏
KR101685203B1 (ko) 표시 장치 및 전자 기기
US10366652B2 (en) Organic light-emitting display apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410