JP7154928B2 - 表示装置、駆動回路、及び、表示装置の駆動方法 - Google Patents

Description

本発明は表示装置、駆動回路、及び、表示装置の駆動方法に関する。

自発光デバイスであるアクティブマトリックス型の有機ＥＬディスプレイやＬＥＤディスプレイなどの表示装置が知られている。
例えば、特許文献１には、このような表示装置において、ＰＷＭ（Pulse Width Modulation：パルス幅変調）発光制御及び定電流駆動、すなわち、定電流ＰＷＭ駆動を行い、時間分割でパネル階調制御を行うことが記載されている。

特開２０１４－１０９７０３号公報

特許文献１記載の表示装置は、定電流ＰＷＭ駆動により発光デバイスのＩ‐Ｖ特性ばらつき、Ｉ－Ｌ特性の非線形性、そして、色温度の電流依存の非線形性を補正して高い発光均一性を実現することができ、更に、デジタル信号入力により発光期間を制御してパネル発光時間を長くし、高輝度化を実現することができる。
また、特許文献１記載の表示装置は、画素回路を構成する定電流制御部及びＰＷＭ制御部をそれぞれ２つのトランジスタ及び１つの容量の最少素子数で構成している。

しかしながら、特許文献１記載の表示装置では、コントラスト向上のために第１の電源線及び第２の電源線の電圧を制御して定電流設定期間に発光デバイスを非発光状態にしつつ、ＲＧＢの画素回路毎に分離した第１の電源線から定電流設定のための信号成分をそれぞれ入力する必要があって、定電流設定期間に発光デバイスを非発光状態にするための複雑な構成が必要であった。

本発明は、このような問題を解決するためになされたもので、簡素な回路構成を備えて定電流設定期間に発光デバイスを非発光状態にすることができる表示装置、駆動回路、及び、表示装置の駆動方法を提供することを目的とする。

本発明に係る表示装置は、発光素子と、発光素子への電流供給の有無を切り替えるＰＷＭ制御部と、発光素子に所定の電流を供給するソースフォロワ型の定電流制御部とを有し、第１電源線と第２電源線との間に定電流制御部、ＰＷＭ制御部及び発光素子を直列に接続して発光素子に電流を供給する画素回路を備え、第１電源線と定電流制御部との間に、定電流設定期間に発光素子を消灯するためのトランジスタを有するものである。

また、本発明に係る駆動回路は、発光素子と、発光素子への電流供給の有無を切り替えるＰＷＭ制御部と、発光素子に所定の電流を供給するソースフォロワ型の定電流制御部とを有し、第１電源線と第２電源線との間にＰＷＭ制御部、定電流制御部及び発光素子を直列に接続して発光素子に電流を供給する画素回路を備え、第１電源線と定電流制御部との間に、定電流設定期間に発光素子を消灯するためのトランジスタを有するものである。

また、本発明に係る表示装置の駆動方法は、発光素子と、トランジスタを含み発光素子への電流供給の有無を切り替えるＰＷＭ制御部と、トランジスタを含み発光素子に所定の電流を供給するソースフォロワ型の定電流制御部とを有し、第１電源線と第２電源線との間にＰＷＭ制御部のトランジスタ、定電流制御部のトランジスタ及び発光素子を直列に接続して発光素子に電流を供給する画素回路を備え、第１電源線と定電流制御部との間に、定電流設定期間に発光素子を消灯するためのトランジスタを有する表示装置の駆動方法であって、定電流設定期間開始後にＰＷＭ制御部のトランジスタを初期化し、サブフレーム期間開始前にＰＷＭ制御部のトランジスタを定電流設定期間前の状態に戻すものである。

本発明により、簡素な回路構成を備えて定電流設定期間に発光デバイスを非発光状態にして表示画像のコントラストを向上させる表示装置、駆動回路、及び、表示装置の駆動方法を提供することができる。

実施の形態１に係る表示装置１の概略構成を示す図である。 実施の形態１に係る水平制御回路３０の概略構成を示す図である。 実施の形態１に係る画素回路１０及び発光制御部１３の構成を示す回路図である。 実施の形態１に係る発光制御部１３と複数の画素回路１０との接続関係を示す回路図である。 実施形態１に係る表示装置１の駆動方法を説明するためのタイミングチャートである。 実施の形態１に係る移動度μの補正方法を説明するためのタイミングチャートである。 実施の形態１に係るタイミング制御部１４の構成を示す図である。 実施の形態１に係るタイミング制御部１５の構成を示す図である。 実施の形態２に係る画素回路１１０の構成を示す回路図である。 実施形態２に係る表示装置の駆動方法を説明するためのタイミングチャートである。 実施の形態２に係る移動度μの補正方法を説明するためのタイミングチャートである。 実施の形態２に係るタイミング制御部１１４の構成を示す図である。 実施の形態２に係るタイミング制御部１１５の構成を示す図である。

（実施の形態１）
本実施の形態１に係る表示装置は、例えば、自発光型アクティブマトリックスディスプレイであって、発光素子の定電流駆動及びパルス幅変調による階調表現を行うために、電源間に発光制御部、定電流制御部（定電流源）、ＰＷＭ制御部、発光素子をこの順番で直列に接続したものである。

ここでは、発光素子、ＰＷＭ制御部、定電流制御部が１つの画素回路を構成する。また、ＰＷＭ制御部及び定電流制御部はそれぞれ２つのトランジスタ及び１つの容量で構成される。すなわち、１つの画素回路は発光素子、４つのトランジスタ及び２つの容量（４Ｔｒ２Ｃ）の最少素子数で構成される。また、発光制御部は複数の画素回路に接続された（スイッチング）トランジスタを有する。

そして、定電流制御部が定電流設定を行い、ＰＷＭ制御部が発光素子の発光／非発光の２つの状態遷移を制御し、発光制御部が定電流設定時の発光素子の非発光を制御する。また、各制御部に入力する制御パルスと、電源パルスとにより定電流設定及びＰＷＭ発光制御を可能にする。
以下、図面を参照して本実施の形態１に係る表示装置及び表示装置の駆動方法について説明する。

まずは、本実施の形態１に係る表示装置の構成について説明する。
図１は、本実施の形態１に係る表示装置１の概略構成を示す図である。
表示装置１は、例えば、ＬＥＤディスプレイ、有機ＥＬディスプレイなどであって、パネル６、制御ＩＣを搭載したプリント配線板（ＰＣＢ）７、パネル６とプリント配線板７とを接続するフレキシブルプリント配線板（ＦＰＣ）８などを備える。
また、パネル６は、行列状に配置された画素回路１０、発光制御部１３、垂直制御回路２０、水平制御回路３０などの駆動回路を備える。駆動回路を構成する各トランジスタは、例えば、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）である。

パネル６では、１つの画素回路１０が１つの副画素（サブピクセル）を構成し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応する３つの画素回路１０が１つの画素（ピクセル）を構成する。また、パネル６では、各列に異なる色に対応する画素回路１０が配置されており、例えば、１列目から順に、Ｒに対応する画素回路１０の列、Ｇに対応する画素回路１０の列、Ｂに対応する画素回路１０の列というように、異なる色に対応する画素回路１０の列が繰り返し並んでいる。

垂直制御回路２０は、第１制御線ＣＬ１を選択してＰＷＭ制御のための信号を画素行毎に供給する。また、水平制御回路３０は、デジタル信号（映像信号）又はアナログ信号を選択して信号線ＤＬ１に供給するとともに、セレクタ制御、デマルチプレクサ制御などを行う。

図２は、本実施の形態１に係る水平制御回路３０の概略構成を示す図である。
水平制御回路３０は、ビデオサンプリング回路３６、定電流制御信号スイッチング回路３７などを備える。ビデオサンプリング回路３６は、入力した映像信号（ビデオ信号）のセレクタ制御、デマルチプレクサ制御などを行う。

また、定電流制御信号スイッチング回路３７は、サブフレーム期間に各画素回路１０にデジタル信号（映像信号）を供給し、定電流設定期間に各画素回路１０にオフセット電圧（基準電圧）Ｖｏｆｓ又は参照電圧Ｖｒｅｆを有するアナログ信号を供給する。サブフレーム期間、定電流設定期間、オフセット電圧Ｖｏｆｓ、参照電圧Ｖｒｅｆについては後述する。

図３は、本実施の形態１に係る画素回路１０及び発光制御部１３の構成を示す回路図である。
画素回路１０は、発光素子ＥＬ１、ＰＷＭ制御部１１及び定電流制御部１２を備える。また、ＰＷＭ制御部１１は第１トランジスタＴｒ１、第２トランジスタＴｒ２及び第１容量素子Ｃ１を含み、定電流制御部１２は第３トランジスタＴｒ３、第４トランジスタＴｒ４及び第２容量素子Ｃ２を含む。発光制御部１３は第５トランジスタＴｒ５を含む。

発光素子ＥＬ１は、ここでは、発光ダイオードＥＬ１であって、一般的な容量特性（容量成分Ｃ３）を有しており、容量デバイスとしても用いる。画素回路１０は、発光ダイオードＥＬ１が容量成分を有していないときは、発光ダイオードＥＬ１とは別に、ＴＦＴデバイスの相応する容量素子を備えることが好ましい。また、発光ダイオードＥＬ１のカソードは第２電源線Ｖｓｓに電気的に接続され、発光ダイオードＥＬ１のアノードは第１トランジスタＴｒ１のソース端子に電気的に接続される。

第１トランジスタＴｒ１は、発光ダイオードＥＬ１への電流供給の有無を切り替えるトランジスタであり、そのゲート端子は第２トランジスタＴｒ２のソース端子及び第１容量素子Ｃ１の一方の端子に電気的に接続され、ソース端子は発光ダイオードＥＬ１のアノード及び第１容量素子Ｃ１の他方の端子に電気的に接続され、ドレイン端子は第３トランジスタＴｒ３のソース端子及び第２容量素子Ｃ２の他方の端子に電気的に接続される。

第２トランジスタＴｒ２は、信号線ＤＬ１からＰＷＭ制御に係る信号を取り込むタイミングを制御するトランジスタであり、そのゲート端子は第１接続線ＣＬ１に電気的に接続され、ドレイン端子は信号線ＤＬ１に電気的に接続され、ソース端子は第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子に電気的に接続される。

第１容量素子Ｃ１は第１トランジスタＴｒ１のゲート電圧Ｖｇを保持する、すなわち、ＰＷＭ制御部１１のデータを保持する素子であり、その一方の端子は第１トランジスタＴｒ１のゲート端子及び第２トランジスタＴｒ２のソース端子に電気的に接続される。また、第１容量素子Ｃ１の他方の端子は第１トランジスタＴｒ１のソース端子に電気的に接続されても良いし、例えば、０Ｖ（接地）などの固定電源に電気的に接続されても良い。

また、第３トランジスタＴｒ３は、発光ダイオードＥＬ１への供給電流を制御するトランジスタであり、そのゲート端子は第４トランジスタＴｒ４のソース端子及び第２容量素子Ｃ２の一方の端子に電気的に接続され、ソース端子は第１トランジスタＴｒ１のドレイン端子及び第２容量素子Ｃ２の他方の端子に電気的に接続され、ドレイン端子は第５トランジスタＴｒ５のソース端子に電気的に接続される。

第４トランジスタＴｒ４は、信号線ＤＬ１から定電流設定に係る信号を取り込むタイミングを制御するトランジスタであり、そのゲート端子は第２接続線ＣＬ２に電気的に接続され、ドレイン端子は信号線ＤＬ１に電気的に接続され、ソース端子は第３トランジスタＴｒ３のゲート端子及び第２容量素子Ｃ２の一方の端子に電気的に接続される。

第２容量素子Ｃ２は第３トランジスタＴｒ３のゲート電圧Ｖｇを保持する素子であり、一方の端子は、第３トランジスタＴｒ３のゲート端子及び第４トランジスタＴｒ４のソース端子に電気的に接続され、他方の端子は第３トランジスタＴｒ３のソース端子及び第１トランジスタＴｒ１のドレイン端子に電気的に接続される。

ここでは、定電流制御部１２はゲート接地型のソースフォロワ型回路であり、第３トランジスタＴｒ３のカップリング制御が不要であることから、画素回路１０及び発光制御部１３はその制御線ＣＬの数を３本にまで減らすことができる。また、第３トランジスタＴｒ３のゲートで定電流制御を行えるため、第２電源線Ｖｓｓを固定電位とし、更に、Ｒ、Ｇ、Ｂの画素回路１０が第２電源線Ｖｓｓを共用することができる。なお、第２電源線Ｖｓｓを固定電位とする代わりに、第２電源線Ｖｓｓにパルスを供給することもできる。

第５トランジスタＴｒ５は、定電流設定期間に発光ダイオードＥＬ１の発光を停止する電源制御のためのトランジスタであり、そのゲート端子は第３制御線ＣＬ３に電気的に接続され、ドレイン端子は第１電源線Ｖｄｄに電気的に接続され、ソース端子は複数の第３トランジスタＴｒ３のドレイン端子に電気的に接続される。すなわち、第５トランジスタＴｒ５に対して複数の画素回路１０が並列に接続される。なお、１つの第５トランジスタＴｒ５に対して１つの画素回路１０を接続させること、すなわち、１つの画素回路１０に対して１つの第５トランジスタＴｒ５を設けることももちろん可能である。

図４は、本実施の形態１に係る発光制御部１３と複数の画素回路１０との接続関係を示す回路図である。
第５トランジスタＴｒ５は、Ｒ、Ｇ、Ｂの画素回路１０で共通化ができ、その場合に１つの画素回路１０に対して１/３個分の第５トランジスタＴｒ５が対応することになる。すなわち、１つの画素回路１０について、画素回路１０及び発光制御部１３を実質的に４．３Ｔｒ２Ｃで構成することができる。

また、第５トランジスタＴｒ５は、ｎ個の画素でも共通化することができ、その場合は１つの画素に対して１／ｎ個の第５トランジスタＴｒ５が対応することになる。このｎを大きくすることで、１つの画素回路１０について、画素回路１０及び発光制御部１３を実質的に４Ｔｒ２Ｃで構成することができるようになる。

そして、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に第５トランジスタＴｒ５、第３トランジスタＴｒ３、第１トランジスタＴｒ１、発光ダイオードＥＬ１をこの順番で直列に電気的に接続して、発光ダイオードＥＬ１に電流を供給する。また、ここでは、第１電源線Ｖｄｄにもパルスを供給することにより、定電流制御部１２による定電流の制御を補助することができる。

なお、表示装置１は、３本の制御線ＣＬ１～ＣＬ３を備えているが、画素行毎に信号を入力するのは、すなわち、順次走査するのは第１制御線ＣＬ１だけであり、第２制御線ＣＬ２、第３制御線ＣＬ３（及び、第１電源線Ｖｄｄ）は、パネル全体に対して一括して信号を入力することができる。これにより、順次走査に必要な回路は１つで良く、上記の垂直制御回路２０などのパネル６における周辺回路の狭額縁化することができる。

また、次に説明するように、定電流設定は全画素同時タイミングで行い、その後のＰＷＭ制御は画素行毎に行って定電流制御とＰＷＭ発光制御とを時間的に分離し、定電流設定のためのアナログ信号の信号線とＰＷＭ発光制御のためのデジタル信号の信号線とを共通化して１本の信号線ＤＬ１とすることができ、配線数を更に削減することができる。

次に、本実施の形態１に係る表示装置１の動作、すなわち、表示装置１の駆動方法について、ここでは定電流設定方法を中心に説明する。
本実施の形態１に係る表示装置１の定電流設定は、１フレームを定電流設定期間とサブフレーム期間とに分けたときの定電流設定期間に行う。定電流設定期間、サブフレーム期間については特許文献１記載のものと同様で良く、詳細については特許文献１の段落［００４５］、図４等を参照されたい。また、定電流設定期間は、一般に、各フレームの水平ブランキング期間内に設けられるが、複数フレームの各水平ブランキング期間のうちの１つの期間にだけ設けられるようにしても良い。

図５は、本実施形態１に係る表示装置１の駆動方法を説明するためのタイミングチャートである。図の上部に示したＰＷＭリセット及び定電流セットを合せた期間（時刻ｔ１～ｔ８）が上記の定電流設定期間に相当する。定電流制御部１２が定電流を供給できるように、この定電流設定期間内に各定電流制御部１２を設定する。

なお、本実施形態１に係る表示装置１の駆動方法では、発光制御部１３と定電流制御部１２とを直接接続することにより、信号線ＤＬ１を介して供給するデジタル信号の振幅を、発光ダイオードＥＬ１のしきい値電圧Ｖｔｈ程度にまで大幅に低減することができる。
定電流設定期間が始まると、第３制御線ＣＬ３の電位を低レベル（以下、「Ｌ」という。）にして第５トランジスタＴｒ５を非導通状態（オフ状態）とし、発光ダイオードＥＬ１への給電を停止して、各発光ダイオードＥＬ１を同時に非発光状態とする（時刻ｔ１）。

また、信号線ＤＬ１の電位を高レベル（以下、「Ｈ」という。）とし、第１制御線ＣＬ１の電位もＨとして第２トランジスタＴｒ２を導通状態（オン状態）にし、ＰＷＭ制御のための第１トランジスタＴｒ１を導通状態にし、第１トランジスタＴｒ１をリセット（初期化）して、定電流設定期間に第１トランジスタＴｒ１をスイッチング素子として用いることができるようにする（時刻ｔ２）。

定電流設定期間開始時（非発光開始時、時刻ｔ１）には、第１トランジスタＴｒ１のゲートにはＰＷＭ信号が書き込まれており、第１トランジスタＴｒ１の導通状態、非導通状態が画素回路１０毎に異なる。この状態のままでこの後の定電流設定を行うと画素回路１０毎の定電流設定動作に差異が生じてしまう。そこで、第１トランジスタＴｒ１に上記のリセットを行うことで、第１トランジスタＴｒ１を定電流設定期間にスイッチング素子として用いつつ、サブフレーム期間に表示装置１のより高い発光均一性を実現することができる。

次に、定電流制御部１２の定電流設定（時刻ｔ３～ｔ８）を行う。画素回路１０の各トランジスタＴｒ１～Ｔｒ５は、ｎ型ＴＦＴで形成されて、しきい値電圧Ｖｔｈにばらつきを有するので、これを補正しながら、定電流設定を行う。

まず、第１電源線Ｖｄｄの電位を第２電源線Ｖｓｓの電位以下のＬに変化させ、第３制御線ＣＬ３に接続された第５トランジスタＴｒ５を導通状態にする（時刻ｔ３）。このとき、第１トランジスタＴｒ１、第３トランジスタＴｒ３も導通状態にあり、第１電源線Ｖｄｄの電位Ｌが発光ダイオードＥＬ１のアノード電位として書き込まれて、発光ダイオードＥＬ１の電位もリセットされる。

また、第１電源線ＶｄｄのＬ電位が第２電源線Ｖｓｓの電位以下であるため、第５トランジスタＴｒ５を導通状態にしても発光ダイオードＥＬ１は非発光状態のままとすることができる。なお、第１電源線Ｖｄｄの電位を第２電源線Ｖｓｓの電位以下のＬに変化させるのは、定電流設定期間の前、すなわち、時刻ｔ１よりも前であっても良く、これによっても各発光ダイオードＥＬ１を同時に非発光状態とすることもできる。

そして、信号線ＤＬ１にデジタル信号に替えてオフセット電圧Ｖｏｆｓを有するアナログ信号を供給し、また、第２制御線ＣＬ２の電位をＨにして第２制御線ＣＬ２に接続された第４トランジスタＴｒ４を導通状態にすることで定電流制御のための第３トランジスタＴｒ３のゲート・ソース間電圧Ｖｇｓを初期化する（時刻ｔ４）。このとき、オフセット電圧Ｖｏｆｓと第１電源線Ｖｄｄの電位Ｌとの差は、第３トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上の大きさとなるようにする。

次に、第１電源線Ｖｄｄの電位をＨに変化させる（時刻ｔ５）。これにより、第３トランジスタＴｒ３に電流が流れ、第３トランジスタＴｒ３のソース電圧Ｖｓが上昇する。このとき、第３トランジスタＴｒ３のゲートはオフセット電圧Ｖｏｆｓに固定されており、第３トランジスタＴｒ３のソース電圧Ｖｓの上昇は第３トランジスタＴｒ３がカットオフすることで停止する。そして、第３トランジスタＴｒ３のゲート・ソース間電圧Ｖｇｓは第３トランジスタＴｒ３のしきい値電圧Ｖｔｈと等しくなり、第３トランジスタＴｒ３のしきい値電圧補正（Ｖｔ補償）が完了する。このとき、第３トランジスタＴｒ３のソース電圧Ｖｓは発光ダイオードＥＬ１の発光しきい値電圧よりも大きくならないようにする。

次に、第２制御線ＣＬ２の電位をＬとして第２制御線ＣＬ２に接続された第４トランジスタＴｒ４を非導通状態にし、続いて、第３制御線ＣＬ３の電位をＬとして第３制御線ＣＬ３に接続された第５トランジスタＴｒ５も非導通状態にする（時刻ｔ６）。
次に、信号線ＤＬ１の電位をオフセット電圧Ｖｏｆｓから参照電圧Ｖｒｅｆへと書き換え、その後、第２制御線ＣＬ２の電位をＨとして第２制御線ＣＬ２に接続された第４トランジスタＴｒ４を導通状態にする（時刻ｔ７）。これにより、参照電圧Ｖｒｅｆを有するアナログ信号を用いて、各定電流制御部１２の第３トランジスタＴｒ３に定電流値に対応するゲート・ソース間電圧Ｖｇｓを設定することができる。このとき、参照電圧Ｖｒｅｆは容量素子Ｃ２と発光ダイオードＥＬ１の容量Ｃ３とに容量分割して書き込まれる。

なお、参照電圧ＶｒｅｆはＲＧＢの信号線ＤＬ１Ｒ、ＤＬ１Ｇ、ＤＬ１Ｂで異なる値を有していても良い。また、第３制御線ＣＬ３に接続された第５トランジスタＴｒ５は非導通状態になっていて、第１電源線Ｖｄｄから第２電源線Ｖｓｓに向かって電流は流れないため、発光ダイオードＥＬ１の非発光状態は維持される。

次に、各画素行の第１制御線ＣＬ１の電位を順番にＨとして、当該第１制御線ＣＬ１に接続された第２トランジスタＴｒ２を画素行毎に導通状態にし、第１トランジスタＴｒ１にＰＷＭのデジタル信号を書き込んで、第１トランジスタＴｒ１をリセット前の状態、すなわち、定電流設定期間前の状態に戻すことにより、発光ダイオードＥＬ１の発光の準備を行う（時刻ｔ８）。

次に、第３制御線ＣＬ３の電位をＨとして第３制御線ＣＬ３に接続された第５トランジスタＴｒ５を導通状態にし、ＰＷＭの発光を各画素回路１０において同時に開始する（時刻ｔ９）。
そして、サブフレーム毎に第１制御線ＣＬ１の電位をＨとしてＰＷＭ信号を第１トランジスタＴｒ１のゲートに書き込み、定電流制御部１２の電流値を時間分割で制御して発光ダイオードＥＬ１の発光階調を制御する（時刻ｔ１０）。

このように、本実施の形態１に係る表示装置１は、第１電源線Ｖｄｄと定電流制御部１２との間に発光制御部１３の第５トランジスタＴｒ５を設けることにより、定電流設定期間に発光デバイスを非発光状態にして、表示画像のコントラストを向上させることができる。

なお、本実施の形態１に係る表示装置１の駆動方法では、定電流制御のための第３トランジスタＴｒ３のしきい値ばらつき補正（Ｖｔｈ補償、時刻ｔ５）に加えて、第３トランジスタＴｒ３の移動度μのばらつきも補正することもできる。

図６は、本実施の形態１に係る移動度μの補正方法を説明するためのタイミングチャートである。図５に示したタイミングチャートとは、時刻ｔ７において第２制御線ＣＬ２の電位をＨとした後に、第３制御線ＣＬ３の電位をＨとする点で異なっている。
すなわち、第３トランジスタＴｒ３のゲート・ソース間電圧Ｖｇｓを設定して定電流設定をしているときに、第３制御線ＣＬ３の電位をＨとして第５トランジスタＴｒ５を導通状態にすることで、第３トランジスタＴｒ３の移動度μのばらつきも補正することができる。

また、時刻ｔ１０以降の第１制御線ＣＬ１によるＰＷＭ信号書き込み時間は、フィールド周期をパネル段数と階調数とで割った時間（例えば、μｓレベル）となり、従来のＰＷＭ信号書き込み時間のフィールド周期をパネル段数で割った時間と比べて１／１０、１／２０程度にまで短くなる。そこで、パネル６内部において、第１制御線ＣＬ１に、例えば、複数のインバータ回路又はスイッチ素子を含むタイミング制御部を接続することにより、サブフレーム期間において第１制御線ＣＬ１に供給されるパルスの鈍りを整形してそれらのタイミングを揃えることができる。

図７は本実施の形態１に係るタイミング制御部１４の構成を示す図であり、図８は本実施の形態１に係るタイミング制御部１５の構成を示す図である。
タイミング制御部１４、１５のインバータ回路ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４は、図７、図８に示すように第１制御線ＣＬ１に直列に接続されても良いし、第１制御線ＣＬ１とその他の制御線との間に直列に接続されても良い。また、タイミング制御部１４、１５は、画素回路１０毎に設けられても良いし、複数の画素回路１０に対し１つ設けられても良い。

また、本実施の形態１の表示装置１では、駆動回路を構成するトランジスタは全てｎ型であったが、これらのトランジスタは全てｐ型であっても良いし、ｎ型及びｐ型の両方であっても良い。例えば、第５トランジスタＴｒ５だけをｐ型（又は、ｎ型）とし、残りのトランジスタをｎ型（又は、ｐ型）とすること、すなわち、第５トランジスタＴｒ５と他のトランジスタとを逆導電型にすることもでき、これにより、第５トランジスタＴｒ５のゲート電位を容易に設定することができる。

以上説明したように、本実施の形態１に係る表示装置１は、発光素子ＥＬ１と、発光素子ＥＬ１への電流供給の有無を切り替えるＰＷＭ制御部１１と、発光素子ＥＬ１に所定の電流を供給するソースフォロワ型の定電流制御部１２とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に定電流制御部１２、ＰＷＭ制御部１１及び発光素子ＥＬ１を直列に接続して発光素子ＥＬ１に電流を供給する画素回路１０を備え、第１電源線Ｖｄｄと定電流制御部１２との間に、定電流設定期間に発光素子ＥＬ１を消灯するためのトランジスタＴｒ５を有するものである。
このような構成により、簡素な回路構成を備えて定電流設定期間に発光デバイスを非発光状態にすることができる。

また、本実施の形態１に係る表示装置１は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１トランジスタＴｒ１のゲート端子に一方の端子が接続された第１容量素子Ｃ１、及び、第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子にソース端子が接続され、第１制御線ＣＬ１にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第２トランジスタＴｒ２を含み、発光素子ＥＬ１への電流供給の有無を切り替えるＰＷＭ制御部１１と、第３トランジスタＴｒ３、第３トランジスタＴｒ３のゲート端子に一方の端子が接続され、第３トランジスタＴｒ３のソース端子に他方の端子が接続された第２容量素子Ｃ２、及び、第３トランジスタＴｒ３のゲート端子及び第２容量素子Ｃ２の一方の端子にソース端子が接続され、第２制御線ＣＬ２にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第４トランジスタＴｒ４を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部１２とを有する画素回路１０と、第３制御線ＣＬ３にゲート端子が接続された第５トランジスタＴｒ５を含み、複数の発光素子ＥＬ１を定電流設定期間（時刻ｔ１～ｔ８）に消灯する発光制御部１３とを備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第５トランジスタＴｒ５、第３トランジスタＴｒ３、第１トランジスタＴｒ１、発光素子ＥＬ１をこの順番で直列に接続して発光素子ＥＬ１に電流を供給することが好ましい。
このような構成により、更に、各画素回路１０を最少素子数、最少制御線数で構成して、画像の高精細化を実現することもできる。

また、本実施の形態１に係る表示装置１は、インバータ回路ＩＮＶ又はスイッチング素子を含み、第１制御線ＣＬ１に接続されたタイミング制御部１４を更に備えることが好ましい。
このような構成により、更に、サブフレーム期間に第１制御線ＣＬ１に供給されるパルスの鈍りを整形してそれらのタイミングを揃えることもできる。

また、本実施の形態１に係る表示装置１は、第１トランジスタＴｒ１、第２トランジスタＴｒ２、第３トランジスタＴｒ３及び第４トランジスタＴｒ４と、第５トランジスタＴｒ５とは、異なる導電型を有することが好ましい。
このような構成により、更に、第５トランジスタＴｒ５のゲート電位を容易に設定することもできる。

また、本実施の形態１に係る表示装置１は、信号線ＤＬ１に、ＰＷＭ制御部１１に供給されるデジタル信号と、定電流制御部１２に供給されるアナログ信号とを供給することが好ましい。
このような構成により、更に、デジタル信号を供給する信号線とアナログ信号を供給する信号線とを１本の信号線にまとめて配線数を減らすこともできる。

また、本実施の形態１に係る表示装置１は、定電流制御部１２による定電流設定は全ての画素回路１０で同時に行い、ＰＷＭ制御部１１によるＰＷＭ制御は画素回路の行毎に行うことが好ましい。
このような構成により、更に、パネル６の周辺回路、例えば、垂直制御回路２０、水平制御回路３０などを狭額縁化して、表示装置１を小さくすることもできる。

また、本実施の形態１に係る駆動回路は、発光素子ＥＬ１と、発光素子ＥＬ１への電流供給の有無を切り替えるＰＷＭ制御部１１と、発光素子ＥＬ１に所定の電流を供給するソースフォロワ型の定電流制御部１２とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、定電流制御部１２、ＰＷＭ制御部１１及び発光素子ＥＬ１を直列に接続して発光素子ＥＬ１に電流を供給する画素回路１０を備え、第１電源線Ｖｄｄと定電流制御部１２との間に、定電流設定期間に発光素子ＥＬ１を消灯するためのトランジスタＴｒ５を有するものである。
このような構成により、簡素な回路構成を備えて定電流設定期間に発光デバイスを非発光状態にすることができる。

また、本実施の形態１に係る駆動回路は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１トランジスタＴｒ１のゲート端子に一方の端子が接続された第１容量素子Ｃ１、及び、第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子にソース端子が接続され、第１制御線ＣＬ１にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第２トランジスタＴｒ２を含み、発光素子ＥＬ１への電流供給の有無を切り替えるＰＷＭ制御部１１と、第３トランジスタＴｒ３、第３トランジスタＴｒ３のゲート端子に一方の端子が接続され、第３トランジスタＴｒ３のソース端子に他方の端子が接続された第２容量素子Ｃ２、及び、第３トランジスタＴｒ３のゲート端子及び第２容量素子Ｃ２の一方の端子にソース端子が接続され、第２制御線ＣＬ２にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第４トランジスタＴｒ４を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部１２とを有する画素回路１０と、第３制御線ＣＬ３にゲート端子が接続された第５トランジスタＴｒ５を含み、複数の発光素子ＥＬ１を定電流設定期間（時刻ｔ１～ｔ８）に消灯する発光制御部１３とを備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第５トランジスタＴｒ５、第３トランジスタＴｒ３、第１トランジスタＴｒ１、発光素子ＥＬ１をこの順番で直列に接続して発光素子ＥＬ１に電流を供給することが好ましい。
このような構成により、更に、各画素回路１０を最少素子数、最少制御線数で構成して、画像の高精細化を実現することもできる。

また、本実施の形態１に係る表示装置１の駆動方法は、発光素子ＥＬ１と、トランジスタＴｒ１を含み発光素子ＥＬ１への電流供給の有無を切り替えるＰＷＭ制御部１１と、トランジスタＴｒ３を含み発光素子ＥＬ１に所定の電流を供給するソースフォロワ型の定電流制御部１２とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に定電流制御部１２のトランジスタＴｒ３、ＰＷＭ制御部１１のトランジスタＴｒ１及び発光素子ＥＬ１を直列に接続して発光素子ＥＬ１に電流を供給する画素回路１０を備え、第１電源線Ｖｄｄと定電流制御部１２との間に、定電流設定期間に発光素子ＥＬ１を消灯するためのトランジスタＴＲ５を有する表示装置１の駆動方法であって、定電流設定期間開始後（時刻ｔ２）にＰＷＭ制御部１１のトランジスタＴｒ１を初期化し、サブフレーム期間開始前（時刻ｔ８）にＰＷＭ制御部１１のトランジスタＴｒ１を定電流設定期間前の状態に戻すものである。

このような構成により、簡素な回路構成を備えて定電流設定期間に発光デバイスを非発光状態にしつつ、トランジスタＴｒ１を定電流設定期間にスイッチング素子として用いて、表示装置１のより高い発光均一性を実現することができる。

また、本実施の形態１に係る表示装置１の駆動方法は、発光素子ＥＬ１と、第１トランジスタＴｒ１、第１トランジスタＴｒ１のゲート端子に一方の端子が接続された第１容量素子Ｃ１、及び、第１トランジスタＴｒ１のゲート端子及び第１容量素子Ｃ１の一方の端子にソース端子が接続され、第１制御線ＣＬ１にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第２トランジスタＴｒ２を含み、発光素子ＥＬ１への電流供給の有無を切り替えるＰＷＭ制御部１１と、第３トランジスタＴｒ３、第３トランジスタＴｒ３のゲート端子に一方の端子が接続され、第３トランジスタＴｒ３のソース端子に他方の端子が接続された第２容量素子Ｃ２、及び、第３トランジスタＴｒ３のゲート端子及び第２容量素子Ｃ２の一方の端子にソース端子が接続され、第２制御線ＣＬ２にゲート端子が接続され、信号線ＤＬ１にドレイン端子が接続された第４トランジスタＴｒ４を含み、発光素子ＥＬ１に所定の電流を供給する定電流制御部１２とを有する画素回路１０と、第３制御線ＣＬ３にゲート端子が接続された第５トランジスタＴｒ５を含み、複数の発光素子ＥＬ１を定電流設定期間（時刻ｔ１～ｔ８）に消灯する発光制御部１３とを備え、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第５トランジスタＴｒ５、第３トランジスタＴｒ３、第１トランジスタＴｒ１、発光素子ＥＬ１をこの順番で直列に接続して発光素子ＥＬ１に電流を供給する表示装置の駆動方法であって、定電流設定期間開始後（時刻ｔ２）に第１トランジスタＴｒ１を初期化し、サブフレーム期間開始前（時刻ｔ８）に第１トランジスタＴｒ１を定電流設定期間前の状態に戻すことが好ましい。

このような構成により、更に、各画素回路１０を最少素子数、最少制御線数で構成して、画像の高精細化を実現することもできる。

また、本実施の形態１に係る表示装置１の駆動方法は、第３トランジスタＴｒ３のゲート・ソース間電圧を設定しているときに、第５トランジスタＴｒ５を導通状態にすることが好ましい。
このような構成により、更に、定電流駆動のための第３トランジスタＴｒ３について、しきい値補償及び移動度補正の両方を行って、表示装置１のより高い発光均一性を実現することもできる。

（実施の形態２）
本実施の形態２に係る表示装置も、例えば、自発光型アクティブマトリックスディスプレイであって、発光素子の定電流駆動及びパルス幅変調による階調表示を行うために、電源間にＰＷＭ制御部、定電流制御部、発光素子をこの順番で直列に接続したものである。

ここでも、定電流制御部、ＰＷＭ制御部、発光素子が１つの画素回路を構成する。また、定電流制御部及びＰＷＭ制御部はそれぞれ２つのトランジスタと１つの容量とで構成され、１つの画素回路は４つのトランジスタ及び２つの容量（４Ｔｒ２Ｃ）の最少素子数で構成される。
そして、定電流制御部が定電流設定を行い、ＰＷＭ制御部が発光素子の発光／非発光の２つの状態遷移と定電流設定時の発光素子の非発光とを制御する。そして、各制御部に入力する制御パルスと、電源パルスとにより定電流設定及びＰＷＭ発光制御を可能にする。

本実施の形態２に係る表示装置は、ＰＷＭ制御部が実施の形態１に係るＰＷＭ制御部１１及び発光制御部１３の両方の役割を果たし、実施の形態１に係る第３制御線ＣＬ３と第５トランジスタＴｒ５を含む発光制御部１３とを省略することができる。
以下、図面を参照して本実施の形態２に係る表示装置及び表示装置の駆動方法について説明する。

まずは、本実施の形態２に係る表示装置の構成について説明する。
本実施の形態２に係る表示装置及び水平制御回路の概略構成は、第３制御線ＣＬ３及び発光制御部１３が省略されたことなどを除いて、図１、図２に示した実施の形態１に係るものと同様で良く、ここでは、図示及び説明を省略する。

図９は、本実施の形態２に係る画素回路１１０の構成を示す回路図である。
画素回路１１０は、発光素子（発光ダイオード）ＥＬ１１、定電流制御部１１２及びＰＷＭ制御部１１１を備える。また、定電流制御部１１２は第１トランジスタＴｒ１１、第２トランジスタＴｒ１２及び第１容量素子Ｃ１１を備え、ＰＷＭ制御部１１１は第３トランジスタＴｒ１３、第４トランジスタＴｒ１４及び第２容量素子Ｃ１２を備える。

画素回路１１０の構成は、図３に示した実施の形態１に係る画素回路１０の構成と比較したときに、実施の形態１に係る第５トランジスタＴｒ５及び第３制御線ＣＬ３が省略され、定電流制御部１１２及びＰＷＭ制御部１１１の配置が、実施の形態１に係るＰＷＭ制御部１１及び定電流制御部１２の配置と逆になっていることなどを除いて画素回路１０の構成と同様で良く、ここでは詳細な説明を省略する。

なお、本実施の形態２に係る第２容量素子Ｃ１２も、その他方の端子は第３トランジスタＴｒ１３のソース端子に接続されても良いし、例えば、０Ｖ（接地）などの固定電源に接続されても良い。

次に、本実施の形態２に係る表示装置の動作、すなわち、表示装置の駆動方法について、ここでも定電流設定方法を中心に説明する。
図１０は、本実施形態２に係る表示装置の駆動方法を説明するためのタイミングチャートである。図の上部に示したＰＷＭリセット及び定電流セットを合せた期間（時刻ｔ１１～ｔ１７）が定電流設定期間に相当する。

定電流設定期間が始まると、まず、第１電源線Ｖｄｄの電位を第２電源線Ｖｓｓの電位以下のＬに変化させて、発光ダイオードＥＬ１１を非発光状態とする（時刻ｔ１１）。
また、信号線ＤＬ１１の電位をＨとし、第２制御線ＣＬ１２の電位もＨとして第４トランジスタＴｒ１４を導通状態にし、ＰＷＭ制御のための第３トランジスタＴｒ１３を導通状態にし、第３トランジスタＴｒ１３をリセットして、定電流設定期間に第３トランジスタＴｒ１３をスイッチング素子として用いることができるようにする（時刻ｔ１２）。

次に、信号線ＤＬ１１にデジタル信号に替えてオフセット電圧Ｖｏｆｓを有するアナログ信号を供給し、また、第１制御線ＣＬ１１の電位をＨにして第１制御線ＣＬ１１に接続された第２トランジスタＴｒ１２を導通状態にすることで定電流制御のための第１トランジスタＴｒ１１のゲート・ソース間電圧Ｖｇｓを初期化する（時刻ｔ１３）。

次に、第１電源線Ｖｄｄの電位をＨに変化させる（時刻ｔ１４）。これにより、第１トランジスタＴｒ１１に電流が流れ、第１トランジスタＴｒ１１のソース電圧Ｖｓが上昇する。このとき、第１トランジスタＴｒ１１のゲートはオフセット電圧Ｖｏｆｓに固定されており、第１トランジスタＴｒ１１のソース電圧Ｖｓの上昇は第１トランジスタＴｒ１１がカットオフすることで停止する。そして、第１トランジスタＴｒ１１のゲート・ソース間電圧Ｖｇｓは第１トランジスタＴｒ１１のしきい値電圧Ｖｔｈと等しくなり、第１トランジスタＴｒ１１のしきい値電圧補正（Ｖｔ補償）が完了する。

次に、第２制御線ＣＬ１２の電位をＨにして、第２制御線ＣＬ１２に接続された第４トランジスタＴｒ１４を導通状態とし、信号線ＤＬ１１のオフセット電圧ＶｏｆｓによりＰＷＭ制御のための第３トランジスタＴｒ１３を非導通状態にする（時刻ｔ１５）。これにより、第１電源線Ｖｄｄと、定電流制御のための第１トランジスタＴｒ１１とは電気的に分離される。

次に、信号線ＤＬ１１に参照電圧Ｖｒｅｆを有するアナログ信号を供給し、また、第１制御線ＣＬ１１の電位をＨとして第２トランジスタＴｒ１２を導通状態にして、各定電流制御部１１２の第１トランジスタＴｒ１１に、定電流値に対応するゲート・ソース間電圧Ｖｇｓを設定する（時刻ｔ１６）。このとき、第３トランジスタＴｒ１３は非導通状態であり、第１電源線Ｖｄｄから第２電源線Ｖｓｓへと電流は流れないので、発光ダイオードＥＬ１１の非発光状態は維持される。

その後の発光ダイオードＥＬ１１の発光準備（時刻ｔ１７）から発光ダイオードＥＬ１１の発光階調制御（時刻ｔ１９）までの動作は、実施の形態１に係る駆動方法の動作（時刻ｔ８～ｔ１０）と同様であるので、ここでは、説明を省略する。
このように、本実施の形態２に係る表示装置も、第１電源線Ｖｄｄと定電流制御部１１２との間のＰＷＭ制御部１１１の第３トランジスタＴｒ１３を用いて、定電流設定期間に発光デバイスを非発光状態にして、表示画像のコントラストを向上させることができる。

なお、本実施の形態２に係る駆動方法においても、定電流制御のための第１トランジスタＴｒ１１のしきい値ばらつき補正（Ｖｔｈ補償）に加えて、第１トランジスタＴｒ１１の移動度μのばらつきも補正することもできる。

図１１は、本実施の形態２に係る移動度μの補正方法を説明するためのタイミングチャートである。図１０に示したタイミングチャートとは、時刻ｔ１６において第１制御線ＣＬ１の電位をＨとした後に、第２制御線ＣＬ１２の電位をＨとしている点が異なっている。

すなわち、第１トランジスタＴｒ１１のゲート・ソース間電圧Ｖｇｓを設定して定電流設定をしているときに、第２制御線ＣＬ１２の電位をＨとして第３トランジスタＴｒ１３を導通状態にすることにより、第１トランジスタＴｒ１１の移動度μのばらつきも補正することができる。

また、本実施の形態２に係る表示装置においても、パネル６内部にタイミング制御部を設けることにより、サブフレーム期間において第２制御線ＣＬ１２に供給されるパルスの鈍りを整形してそれらのタイミングを揃えることができる。
図１２は本実施の形態２に係るタイミング制御部１１４の構成を示す図であり、図１３は本実施の形態２に係るタイミング制御部１１５の構成を示す図である。

図７、図８に示すタイミング制御部１４、１５のインバータ回路インバータ回路ＩＮＶ１～ＩＮＶ４と同様に、タイミング制御部１１４、１１５のインバータ回路ＩＮＶ１１、ＩＮＶ１２、ＩＮＶ１３、ＩＮＶ１４も第２制御線ＣＬ１２に直列に接続されても良いし、第２制御線ＣＬ１２とその他の制御線との間に直列に接続されても良い。

以上説明したように、本実施の形態２に係る表示装置は、発光素子ＥＬ１１と、発光素子ＥＬ１１への電流供給の有無を切り替えるＰＷＭ制御部１１１と、発光素子ＥＬ１１に所定の電流を供給するソースフォロワ型の定電流制御部１１２とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に定電流制御部１１２、ＰＷＭ制御部１１１及び発光素子ＥＬ１１を直列に接続して発光素子ＥＬ１１に電流を供給する画素回路１１０を備え、第１電源線Ｖｄｄと定電流制御部１１２との間に、定電流設定期間に発光素子ＥＬ１１を消灯するためのトランジスタＴｒ１３を有するものである。
このような構成により、簡素な回路構成を備えて定電流設定期間に発光デバイスを非発光状態にすることができる。

また、本実施の形態２に係る表示装置は、発光素子ＥＬ１１と、第１トランジスタＴｒ１１、第１トランジスタＴｒ１１のゲート端子に一方の端子が接続され、第１トランジスタＴｒ１１のソース端子に他方の端子が接続されたた第１容量素子Ｃ１１、及び、第１トランジスタＴｒ１１のゲート端子及び第１容量素子Ｃ１１の一方の端子にソース端子が接続され、第１制御線ＣＬ１１にゲート端子が接続され、信号線ＤＬ１１にドレイン端子が接続された第２トランジスタＴｒ１２を含み、発光素子ＥＬ１１に所定の電流を供給する定電流制御部１１２と、第３トランジスタＴｒ１３、第３トランジスタＴｒ１３のゲート端子に一方の端子が接続された第２容量素子Ｃ１２、及び、第３トランジスタＴｒ１３のゲート端子及び第２容量素子Ｃ１２の一方の端子にソース端子が接続され、第２制御線ＣＬ１２にゲート端子が接続され、信号線ＤＬ１１にドレイン端子が接続された第４トランジスタＴｒ１４を含み、発光素子ＥＬ１１への電流供給の有無を切り替えるとともに、発光素子ＥＬ１１を定電流設定期間（時刻ｔ１１～ｔ１７）に消灯するＰＷＭ制御部１１１とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に第３トランジスタＴｒ１３、第１トランジスタＴｒ１１、発光素子ＥＬ１１をこの順番で直列に接続して発光素子ＥＬ１１に電流を供給する画素回路１１０を備えることが好ましい。
このような構成により、更に、各画素回路を最少素子数、最少制御線数で構成して、画像の高精細化を実現することもできる。

また、本実施の形態２に係る表示装置は、インバータ回路ＩＮＶ又はスイッチング素子を含み、第２制御線ＣＬ１２に接続されたタイミング制御部１１４を更に備えることが好ましい。
このような構成により、更に、サブフレーム期間に第２制御線ＣＬ２に供給されるパルスの鈍りを整形してそれらのタイミングを揃えることもできる。

また、本実施の形態２に係る駆動回路は、発光素子ＥＬ１１と、第１トランジスタＴｒ１１、第１トランジスタＴｒ１１のゲート端子に一方の端子が接続され、第１トランジスタＴｒ１１のソース端子に他方の端子が接続されたた第１容量素子Ｃ１１、及び、第１トランジスタＴｒ１１のゲート端子及び第１容量素子Ｃ１１の一方の端子にソース端子が接続され、第１制御線ＣＬ１１にゲート端子が接続され、信号線ＤＬ１１にドレイン端子が接続された第２トランジスタＴｒ１２を含み、発光素子ＥＬ１１に所定の電流を供給する定電流制御部１１２と、第３トランジスタＴｒ１３、第３トランジスタＴｒ１３のゲート端子に一方の端子が接続された第２容量素子Ｃ１２、及び、第３トランジスタＴｒ１３のゲート端子及び第２容量素子Ｃ１２の一方の端子にソース端子が接続され、第２制御線ＣＬ１２にゲート端子が接続され、信号線ＤＬ１１にドレイン端子が接続された第４トランジスタＴｒ１４を含み、発光素子ＥＬ１１への電流供給の有無を切り替えるとともに、発光素子ＥＬ１１を定電流設定期間（時刻ｔ１１～ｔ１７）に消灯するＰＷＭ制御部１１１とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第３トランジスタＴｒ１３、第１トランジスタＴｒ１１、発光素子ＥＬ１１をこの順番で直列に接続して発光素子ＥＬ１１に電流を供給する画素回路１１０を備えることが好ましい。
このような構成により、更に、各画素回路を最少素子数、最少制御線数で構成して、画像の高精細化を実現することもできる。

また、本実施の形態２に係る表示装置の駆動方法は、発光素子ＥＬ１１と、第１トランジスタＴｒ１１、第１トランジスタＴｒ１１のゲート端子に一方の端子が接続され、第１トランジスタＴｒ１１のソース端子に他方の端子が接続されたた第１容量素子Ｃ１１、及び、第１トランジスタＴｒ１１のゲート端子及び第１容量素子Ｃ１１の一方の端子にソース端子が接続され、第１制御線ＣＬ１１にゲート端子が接続され、信号線ＤＬ１１にドレイン端子が接続された第２トランジスタＴｒ１２を含み、発光素子ＥＬ１１に所定の電流を供給する定電流制御部１１２と、第３トランジスタＴｒ１３、第３トランジスタＴｒ１３のゲート端子に一方の端子が接続された第２容量素子Ｃ１２、及び、第３トランジスタＴｒ１３のゲート端子及び第２容量素子Ｃ１２の一方の端子にソース端子が接続され、第２制御線ＣＬ１２にゲート端子が接続され、信号線ＤＬ１１にドレイン端子が接続された第４トランジスタＴｒ１４を含み、発光素子ＥＬ１１への電流供給の有無を切り替えるとともに、発光素子ＥＬ１１を定電流設定期間（時刻ｔ１１～ｔ１７）に消灯するＰＷＭ制御部１１１とを有し、第１電源線Ｖｄｄと第２電源線Ｖｓｓとの間に、第３トランジスタＴｒ１３、第１トランジスタＴｒ１１、発光素子ＥＬ１１をこの順番で直列に接続して発光素子ＥＬ１１に電流を供給する画素回路１１０を備えた表示装置の駆動方法であって、定電流設定期間開始後（時刻ｔ１２）に第３トランジスタＴｒ１３を初期化し、サブフレーム期間開始前（時刻ｔ１７）に第３トランジスタＴｒ１３を定電流設定期間前の状態に戻すことが好ましい。

このような構成により、更に、各画素回路を最少素子数、最少制御線数で構成して、画像の高精細化を実現することもできる。

また、本実施の形態２に係る表示装置の駆動方法は、第１トランジスタＴｒ１１のゲート・ソース間電圧を設定しているときに、第３トランジスタＴｒ１３を導通状態にすることが好ましい。
このような構成により、更に、定電流駆動のための第１トランジスタＴｒ１について、しきい値補償及び移動度補正の両方を行って、表示装置のより高い発光均一性を実現することもできる。

１ 表示装置
６ パネル
１０、１１０ 画素回路
１１、１１１ ＰＷＭ制御部
１２、１１２ 定電流制御部
１３ 発光制御部
１４、１５、１１４、１１５ タイミング制御部
２０ 垂直制御回路
３０ 水平制御回路
３６ ビデオサンプリング回路
３７ 定電流制御信号スイッチング回路
ＣＬ１、ＣＬ１１ 第１制御線
ＣＬ２、ＣＬ１２ 第２制御線
ＣＬ３ 第３制御線
ＤＬ１、ＤＬ１１ 信号線
Ｖｄｄ 第１電源線
Ｖｓｓ 第２電源線
ＥＬ１、ＥＬ１１ 発光素子（発光ダイオード）
Ｔｒ トランジスタ
Ｃ 容量素子
ＩＮＶ インバータ回路

Claims (8)

1. 発光素子と、
   前記発光素子への電流供給の有無を切り替えるＰＷＭ制御部と、
   前記発光素子に所定の前記電流を供給するソースフォロワ型の定電流制御部とを有し、
   第１電源線と第２電源線との間に前記定電流制御部、前記ＰＷＭ制御部及び前記発光素子を直列に接続して前記発光素子に前記電流を供給する画素回路を備え、
   前記第１電源線と前記定電流制御部との間に、定電流設定期間に前記発光素子を消灯するためのトランジスタを有する表示装置であって、
   前記表示装置は、第３制御線にゲート端子が接続された第５トランジスタを含む発光制御部を更に備え、
   前記ＰＷＭ制御部は、第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続された第１容量素子、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の前記一方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタを含み、
   前記定電流制御部は、第３トランジスタ、前記第３トランジスタのゲート端子に一方の端子が接続され、前記第３トランジスタのソース端子に他方の端子が接続された第２容量素子、及び、前記第３トランジスタのゲート端子及び前記第２容量素子の前記一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第４トランジスタを含み、
   前記第１電源線と前記第２電源線との間に前記第５トランジスタ、前記第３トランジスタ、前記第１トランジスタ、前記発光素子をこの順番で直列に接続して前記発光素子に前記電流を供給し、
   前記発光素子を消灯するための前記トランジスタが、前記第５トランジスタであり、
   前記定電流設定期間は、ＰＷＭリセット及び定電流セットを合わせた期間であり、
   前記ＰＷＭリセットでは、
   前記第５トランジスタをオフ状態とし、前記発光素子への前記電流供給を停止し、
   前記第２トランジスタをオン状態にし、
   前記第１トランジスタをオン状態にして、前記第１トランジスタを初期化し、
   前記定電流セットでは、
   前記第１電源線の電位を前記第２電源線の電位以下にし、
   前記第５トランジスタをオン状態にし、前記発光素子を初期化し、
   前記第４トランジスタをオン状態にし、前記第３トランジスタの前記ゲート端子及び前記ソース端子間を初期化し、
   前記第１電源線の電位を前記第２電源線の電位よりも大きくし、前記第３トランジスタに前記電流を流し、前記第３トランジスタの前記ゲート端子及び前記ソース端子間の電圧を前記第３トランジスタの閾値電圧と等しくし、
   前記第４トランジスタをオフ状態にし、
   前記第５トランジスタをオフ状態にした後で、
   前記第４トランジスタをオン状態にし、前記信号線からの参照電圧を有する信号を用いて、前記第３トランジスタに定電流値に対応する前記ゲート端子及び前記ソース端子間の電圧を設定する
   表示装置。
2. インバータ回路又はスイッチング素子を含み、前記第１制御線に接続されたタイミング制御部を更に備える
   請求項１記載の表示装置。
3. 前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ及び前記第４トランジスタと、前記第５トランジスタとは、異なる導電型を有する
   請求項１又は請求項２記載の表示装置。
4. 前記信号線に、前記ＰＷＭ制御部に供給されるデジタル信号と、前記定電流制御部に供給されるアナログ信号とを供給する
   請求項１乃至請求項３のいずれか１項記載の表示装置。
5. 前記定電流制御部による定電流設定は全ての前記画素回路で同時に行い、前記ＰＷＭ制御部によるＰＷＭ制御は前記画素回路の行毎に行う
   請求項１乃至請求項４のいずれか１項記載の表示装置。
6. 発光素子と、
   前記発光素子への電流供給の有無を切り替えるＰＷＭ制御部と、
   前記発光素子に所定の前記電流を供給するソースフォロワ型の定電流制御部とを有し、
   第１電源線と第２電源線との間に前記ＰＷＭ制御部、前記定電流制御部及び前記発光素子を直列に接続して前記発光素子に前記電流を供給する画素回路を備え、
   前記第１電源線と前記定電流制御部との間に、定電流設定期間に前記発光素子を消灯するためのトランジスタを有する駆動回路であって、
   前記駆動回路は、第３制御線にゲート端子が接続された第５トランジスタを含む発光制御部を更に備え、
   前記ＰＷＭ制御部は、第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続された第１容量素子、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の前記一方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタを含み、
   前記定電流制御部は、第３トランジスタ、前記第３トランジスタのゲート端子に一方の端子が接続され、前記第３トランジスタのソース端子に他方の端子が接続された第２容量素子、及び、前記第３トランジスタのゲート端子及び前記第２容量素子の前記一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第４トランジスタを含み、
   前記第１電源線と前記第２電源線との間に前記第５トランジスタ、前記第３トランジスタ、前記第１トランジスタ、前記発光素子をこの順番で直列に接続して前記発光素子に前記電流を供給し、
   前記発光素子を消灯するための前記トランジスタが、前記第５トランジスタであり、
   前記定電流設定期間は、ＰＷＭリセット及び定電流セットを合わせた期間であり、
   前記ＰＷＭリセットでは、
   前記第５トランジスタをオフ状態とし、前記発光素子への前記電流供給を停止し、
   前記第２トランジスタをオン状態にし、
   前記第１トランジスタをオン状態にして、前記第１トランジスタを初期化し、
   前記定電流セットでは、
   前記第１電源線の電位を前記第２電源線の電位以下にし、
   前記第５トランジスタをオン状態にし、前記発光素子を初期化し、
   前記第４トランジスタをオン状態にし、前記第３トランジスタの前記ゲート端子及び前記ソース端子間を初期化し、
   前記第１電源線の電位を前記第２電源線の電位よりも大きくし、前記第３トランジスタに前記電流を流し、前記第３トランジスタの前記ゲート端子及び前記ソース端子間の電圧を前記第３トランジスタの閾値電圧と等しくし、
   前記第４トランジスタをオフ状態にし、
   前記第５トランジスタをオフ状態にした後で、
   前記第４トランジスタをオン状態にし、前記信号線からの参照電圧を有する信号を用いて、前記第３トランジスタに定電流値に対応する前記ゲート端子及び前記ソース端子間の電圧を設定する
   駆動回路。
7. 発光素子と、
   トランジスタを含み前記発光素子への電流供給の有無を切り替えるＰＷＭ制御部と、
   トランジスタを含み前記発光素子に所定の前記電流を供給するソースフォロワ型の定電流制御部とを有し、
   第１電源線と第２電源線との間に、前記定電流制御部の前記トランジスタ、前記ＰＷＭ制御部の前記トランジスタ及び前記発光素子を直列に接続して前記発光素子に前記電流を供給する画素回路を備え、
   前記第１電源線と前記定電流制御部との間に、定電流設定期間に前記発光素子を消灯するためのトランジスタを有する表示装置の駆動方法であって、
   前記表示装置は、第３制御線にゲート端子が接続された第５トランジスタを含む発光制御部を更に備え、
   前記ＰＷＭ制御部は、第１トランジスタ、前記第１トランジスタのゲート端子に一方の端子が接続された第１容量素子、及び、前記第１トランジスタのゲート端子及び前記第１容量素子の前記一方の端子にソース端子が接続され、第１制御線にゲート端子が接続され、信号線にドレイン端子が接続された第２トランジスタを含み、
   前記定電流制御部は、第３トランジスタ、前記第３トランジスタのゲート端子に一方の端子が接続され、前記第３トランジスタのソース端子に他方の端子が接続された第２容量素子、及び、前記第３トランジスタのゲート端子及び前記第２容量素子の前記一方の端子にソース端子が接続され、第２制御線にゲート端子が接続され、前記信号線にドレイン端子が接続された第４トランジスタを含み、
   前記第１電源線と前記第２電源線との間に前記第５トランジスタ、前記第３トランジスタ、前記第１トランジスタ、前記発光素子をこの順番で直列に接続して前記発光素子に前記電流を供給し、
   前記発光素子を消灯するための前記トランジスタが、前記第５トランジスタである前記表示装置の駆動方法であって、
   前記定電流設定期間開始後に前記ＰＷＭ制御部の前記第１トランジスタを初期化し、
   サブフレーム期間開始前に前記ＰＷＭ制御部の前記第１トランジスタを前記定電流設定期間前の状態に戻す表示装置の駆動方法であり、
   前記定電流設定期間は、ＰＷＭリセット及び定電流セットを合わせた期間であり、
   前記ＰＷＭリセットでは、
   前記第５トランジスタをオフ状態とし、前記発光素子への前記電流供給を停止し、
   前記第２トランジスタをオン状態にし、
   前記第１トランジスタをオン状態にして、前記第１トランジスタを初期化し、
   前記定電流セットでは、
   前記第１電源線の電位を前記第２電源線の電位以下にし、
   前記第５トランジスタをオン状態にし、前記発光素子を初期化し、
   前記第４トランジスタをオン状態にし、前記第３トランジスタの前記ゲート端子及び前記ソース端子間を初期化し、
   前記第１電源線の電位を前記第２電源線の電位よりも大きくし、前記第３トランジスタに前記電流を流し、前記第３トランジスタの前記ゲート端子及び前記ソース端子間の電圧を前記第３トランジスタの閾値電圧と等しくし、
   前記第４トランジスタをオフ状態にし、
   前記第５トランジスタをオフ状態にした後で、
   前記第４トランジスタをオン状態にし、前記信号線からの参照電圧を有する信号を用いて、前記第３トランジスタに定電流値に対応する前記ゲート端子及び前記ソース端子間の電圧を設定する
   表示装置の駆動方法。
8. 前記定電流制御部の前記第３トランジスタのゲート・ソース間電圧を設定しているときに、前記ＰＷＭ制御部の前記第１トランジスタを導通状態にする
   請求項７記載の表示装置の駆動方法。

Images