KR102538488B1 - 디스플레이 패널 및 디스플레이 패널의 구동 방법 - Google Patents

디스플레이 패널 및 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR102538488B1
KR102538488B1 KR1020180118310A KR20180118310A KR102538488B1 KR 102538488 B1 KR102538488 B1 KR 102538488B1 KR 1020180118310 A KR1020180118310 A KR 1020180118310A KR 20180118310 A KR20180118310 A KR 20180118310A KR 102538488 B1 KR102538488 B1 KR 102538488B1
Authority
KR
South Korea
Prior art keywords
driving
transistor
voltage
terminal
light emitting
Prior art date
Application number
KR1020180118310A
Other languages
English (en)
Other versions
KR20200038735A (ko
Inventor
김진호
김용상
신상민
강기선
오종수
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020180118310A priority Critical patent/KR102538488B1/ko
Priority to CN201910089563.5A priority patent/CN111009210B/zh
Priority to TW108103943A priority patent/TWI809038B/zh
Priority to US16/263,271 priority patent/US10706766B2/en
Priority to PCT/KR2019/001343 priority patent/WO2020071594A1/en
Publication of KR20200038735A publication Critical patent/KR20200038735A/ko
Application granted granted Critical
Publication of KR102538488B1 publication Critical patent/KR102538488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 패널이 개시된다. 본 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 글래스 상에 매트릭스 형태로 배치되고, 복수의 서브 픽셀 각각은, 글래스 상에 형성되며 PAM 데이터 전압 및 PWM 데이터 전압을 인가받는 구동 회로 및 구동 회로와 전기적으로 연결되도록 구동 회로 상에 실장되고 구동 회로로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 무기 발광 소자를 포함하며, PAM 데이터 전압은, 디스플레이 패널에 포함된 복수의 픽셀에 일괄적으로(at once) 인가되고, 구동 회로는, 무기 발광 소자가 발광하는 빛의 계조를 제어하기 위해, 인가된 PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류의 펄스 폭을, 인가된 PWM 데이터 전압에 기초하여 제어한다.

Description

디스플레이 패널 및 디스플레이 패널의 구동 방법{DISPLAY PANEL AND DRIVING METHOD OF THE DISPLAY PANEL}
본 개시는 디스플레이 패널 및 디스플레이 패널의 구동 방법에 관한 것으로, 보다 상세하게는, 발광 소자가 픽셀을 구성하는 디스플레이 패널 및 디스플레이 패널의 구동 방법에 관한 것이다.
종래, 적색 LED, 녹색 LED, 청색 LED와 같은 무기 발광 소자(이하 LED라 칭함.)를 서브 픽셀로 구동하는 디스플레이 패널에서는, PAM(Pulse Amplitude Modulatio) 구동 방식을 통해 서브 픽셀의 계조를 표현하였다.
이 경우, 구동 전류의 진폭에 따라, 발광하는 빛의 계조뿐 아니라 파장도 함께 변화하게 되어 영상의 색 재현성이 감소된다. 도 1은 청색 LED, 녹색LED 및 적색 LED를 흐르는 구동 전류의 크기(또는 진폭)에 따른 파장 변화를 도시하고 있다.
본 개시의 다른 목적은, 입력되는 영상 신호에 대해, 글래스(Glass) 기판 상에 실장되는 무기 발광 소자인 LED를 통해, 향상된 색재현성을 제공하는 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.
본 개시의 다른 목적은, 글래스 기판 상에 실장되는 무기 발광 소자인 LED를, 보다 효율적으로 구동할 수 있는 구동 회로를 포함하여 이루어진 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 글래스 기판 상에 실장되는 무기 발광 소자인 LED를 구동하는 구동 회로의 설계를 최적화하여, 고밀도 집적에 적합한 구동 회로를 포함하는 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.
본 개시의 또 다른 목적은, 글래스 기판 상에 실장되는 무기 발광 소자인 LED가 안정적으로 동작되도록 하는 구동 회로를 포함하여 이루어진 디스플레이 패널 및 이의 구동 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 글래스(Glass) 상에 매트릭스 형태로 배치되고, 상기 복수의 서브 픽셀 각각은, 상기 글래스 상에 형성되며, PAM(Pulse Amplitude Modulation) 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 인가받는 구동 회로 및 상기 구동 회로와 전기적으로 연결되도록 상기 구동 회로 상에 실장되고, 상기 구동 회로로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 무기 발광 소자를 포함하며, 상기 PAM 데이터 전압은, 상기 디스플레이 패널에 포함된 상기 복수의 픽셀에 일괄적으로(at once) 인가되고, 상기 구동 회로는, 상기 무기 발광 소자가 발광하는 빛의 계조를 제어하기 위해, 상기 인가된 PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류의 펄스 폭을, 상기 인가된 PWM 데이터 전압에 기초하여 제어한다.
또한, 상기 구동 회로는, 제 1 구동 트랜지스터를 포함하고, 상기 인가된 PAM 데이터 전압에 기초하여 상기 구동 전류의 진폭을 제어하기 위한 PAM 구동 회로 및 제 2 구동 트랜지스터를 포함하고, 상기 인가된 PWM 데이터 전압에 기초하여 상기 구동 전류의 펄스 폭을 제어하기 위한 PWM 구동 회로를 포함할 수 있다.
또한, 상기 PAM 구동 회로는, 상기 PAM 데이터 전압이 인가되면, 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 구동 트랜지스터의 문턱 전압 및 상기 인가된 PAM 데이터 전압에 기초한 제 1 전압을 인가하고, 상기 PWM 구동 회로는, 상기 PWM 데이터 전압이 인가되면, 상기 제 2 구동 트랜지스터의 문턱 전압 및 상기 인가된 PWM 데이터 전압에 기초한 제 2 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가할 수 있다.
또한, 상기 구동 회로는, 상기 구동 회로를 구동하는 구동 전압이 상기 제 1 구동 트랜지스터를 통해 상기 무기 발광 소자에 인가되고 상기 PWM 구동 회로에 선형적으로 변화하는 스위프 전압이 인가되면, 상기 구동 전압이 상기 무기 발광 소자에 인가된 때부터, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 상기 제 2 전압이 상기 스위프 전압에 따라 변화하여 상기 제 2 구동 트랜지스터의 문턱 전압이 될 때까지, 상기 인가된 PAM 데이터 전압에 대응되는 진폭의 구동 전류를 상기 무기 발광 소자로 제공할 수 있다.
또한, 상기 PWM 데이터 전압은, 상기 매트릭스 형태로 배치된 복수의 픽셀의 라인 별로, 상기 복수의 픽셀에 순차적으로 인가될 수 있다.
또한, 상기 복수의 서브 픽셀에 일괄적으로 인가되는 PAM 데이터 전압은, 동일한 크기의 전압일 수 있다.
또한, 상기 디스플레이 패널은, 복수의 영역으로 구분되고, 상기 PAM 구동 회로는, 상기 복수의 영역 별로, 상기 PAM 데이터 전압을 인가받을 수 있다.
또한, 상기 복수의 영역 중 HDR(High Dynamic Range) 구동을 위한 적어도 하나의 영역에 인가되는 PAM 데이터 전압은, 나머지 영역에 인가되는 PAM 데이터 전압과는 상이할 수 있다.
또한, 상기 복수의 서브 픽셀은, 적색(R) 빛을 발광하는 무기 발광 소자를 포함하는 R 서브 픽셀, 녹색(G) 빛을 발광하는 무기 발광 소자를 포함하는 G 서브 픽셀 및 청색(B) 빛을 발광하는 무기 발광 소자를 포함하는 B 서브 픽셀을 포함할 수 있다.
또한, 상기 무기 발광 소자는, 100 마이크로미터 이하의 크기를 갖는 마이크로 LED일 수 있다.
또한, 상기 PAM 구동 회로는, 상기 제 1 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 1 트랜지스터 및 드레인 단자가 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 1 트랜지스터의 게이트 단자에 연결된 제 2 트랜지스터를 포함할 수 있다.
또한, 상기 제 PAM 구동 회로는, 상기 제 1 및 제 2 트랜지스터가 온된 동안 상기 제 2 트랜지스터의 소스 단자를 통해 상기 PAM 데이터 전압이 인가되면, 온된 상기 제 1 구동 트랜지스터를 통해 상기 인가된 PAM 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압을 합한 값만큼의 상기 제 1 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가할 수 있다.
또한, 상기 PWM 구동 회로는, 상기 제 2 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 3 트랜지스터 및 드레인 단자가 상기 제 2 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 3 트랜지스터의 게이트 단자에 연결된 제 4 트랜지스터를 포함할 수 있다.
또한, 상기 PWM 구동 회로는, 상기 제 3 및 제 4 트랜지스터가 온된 동안 상기 제 4 트랜지스터의 소스 단자를 통해 상기 PWM 데이터 전압이 인가되면, 온된 상기 제 2 구동 트랜지스터를 통해 상기 인가된 PWM 데이터 전압 및 상기 제 2 구동 트랜지스터의 문턱 전압을 합한 값만큼의 상기 제 2 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가할 수 있다.
또한, 상기 구동 회로는,소스 단자가 상기 구동 회로의 구동 전압 단자에 연결되고, 드레인 단자가 상기 제 4 트랜지스터의 드레인 단자와 상기 제 2 구동 트랜지스터의 소스 단자에 공통 연결된 제 5 트랜지스터, 소스 단자가 상기 제 2 구동 트랜지스터의 드레인 단자에 연결되고, 드레인 단자가 상기 제 1 구동 트랜지스터의 게이트 단자에 연결된 제 6 트랜지스터, 소스 단자가 상기 제 2 구동 트랜지스터의 소스 단자, 상기 제 4 트랜지스터의 드레인 단자 및 상기 제 5 트랜지스터의 드레인 단자에 공통 연결되고, 드레인 단자가 상기 제 1 구동 트랜지스터의 소스 단자 및 상기 제 2 트랜지스터의 드레인 단자에 공통 연결된 제 7 트랜지스터, 소스 단자가 상기 제 1 구동 트랜지스터의 드레인 단자에 연결되고, 드레인 단자가 상기 무기 발광 소자의 애노드 단자에 연결된 제 8 트랜지스터 및 일 단이 상기 제 2 구동 트랜지스터의 게이트 단자 및 상기 제 3 트랜지스터의 드레인 단자에 공통 연결되고, 타 단이 선형적으로 변화하는 스위프 전압을 인가받는 제 1 캐패시터를 더 포함하고, 상기 무기 발광 소자의 캐소드 단자는, 상기 구동 회로의 그라운드 단자에 연결될 수 있다.
또한, 상기 구동 회로는, 상기 제 5 내지 제 8 트랜지스터가 오프된 동안 상기 PAM 구동 회로와 상기 PWM 구동 회로를 독립적으로 구동하여, 상기 제 1 구동 트랜지스터 및 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 1 전압 및 상기 제 2 전압을 각각 인가하고, 상기 제 5 내지 제 8 트랜지스터가 온되고 상기 제 1 캐패시터를 통해 상기 스위프 전압이 인가되면, 상기 PAM 구동 회로와 상기 PWM 구동 회로를 함께 구동하여, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 상기 제 2 전압이 상기 스위프 전압에 따라 변화하여 상기 제 2 구동 트랜지스터의 문턱 전압이 될 때까지, 상기 인가된 PAM 데이터 전압에 대응되는 진폭의 구동 전류를 상기 무기 발광 소자로 제공할 수 있다.
또한, 상기 구동 회로는, 드레인 단자가 상기 제 1 구동 트랜지스터의 게이트 단자 및 상기 제 1 트랜지스터의 드레인 단자에 공통 연결되고, 소스 단자가 초기 전압을 인가받는 제 9 트랜지스터, 소스 단자가 상기 제 1 캐패시터의 상기 일 단에 연결되고, 드레인 단자가 상기 제 9 트랜지스터의 소스 단자에 연결되는 제 10 트랜지스터 및 일 단이 상기 구동 전압 단자에 연결되고, 타 단이 상기 제 1 구동 트랜지스터의 게이트 단자, 상기 제 1 트랜지스터의 드레인 단자, 상기 제 9 트랜지스터의 드레인 단자 및 상기 제 6 트랜지스터의 드레인 단자와 공통 연결되는 제 2 캐패시터를 더 포함할 수 있다.
또한, 상기 구동 회로는, 상기 제 9 및 제 10 트랜지스터가 온되면, 상기 초기 전압을 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 인가하여 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자 전압을 초기화하고, 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자 전압이 초기화된 이후에 구동 전압이 상기 제 2 커패시터를 통해 상기 제 1 구동 트랜지스터의 게이트 단자에 커플링되는 것을 막기 위해, 상기 구동 전압이 상기 제 2 커패시터의 상기 일 단에 인가된 후에도 온된 상기 제 9 및 제 10 트랜지스터를 통해 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 상기 초기 전압을 인가할 수 있다.
또한, 상기 구동 회로는, 상기 무기 발광 소자의 애노드 단자 및 캐소드 단자 사이에 연결된 제 11 트랜지스터를 더 포함할 수 있다.
또한, 상기 제 11 트랜지스터는, 상기 무기 발광 소자가 상기 구동 회로에 실장되기 전에는, 상기 구동 회로의 이상 여부를 체크하기 위해 온 되고, 상기 무기 발광 소자가 상기 구동 회로에 실장된 이후에는, 상기 무기 발광 소자에 잔류하는 전하를 방전시키기 위해 온될 수 있다.
한편, 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법에 있어서,상기 디스플레이 패널은, 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 글래스(Glass) 상에 매트릭스 형태로 배치되고, 상기 복수의 서브 픽셀 각각은, 상기 글래스 상에 형성되며, PAM(Pulse Amplitude Modulation) 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 인가받는 구동 회로 및 상기 구동 회로와 전기적으로 연결되도록 상기 구동 회로 상에 실장되고, 상기 구동 회로로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 무기 발광 소자를 포함하고, 상기 구동 회로는, 제 1 구동 트랜지스터를 포함하고, 상기 인가된 PAM 데이터 전압에 기초하여 상기 구동 전류의 진폭을 제어하기 위한 PAM 구동 회로 및 제 2 구동 트랜지스터를 포함하고, 상기 인가된 PWM 데이터 전압에 기초하여 상기 구동 전류의 펄스 폭을 제어하기 위한 PWM 구동 회로를 포함하며, 상기 구동 방법은, 상기 PAM 데이터 전압이 상기 PAM 구동 회로로 인가되면, 상기 인가된 PAM 데이터 전압을 상기 제 1 구동 트랜지스터의 문턱 전압만큼 보상하고, 상기 PWM 데이터 전압이 상기 PWM 구동 회로로 인가되면, 상기 인가된 PWM 데이터 전압을 상기 제 2 구동 트랜지스터의 문턱 전압만큼 보상하는 단계 및 상기 보상된 PWM 및 PAM 데이터 전압에 기초하여, 상기 인가된 PAM 데이터 전압에 대응되는 진폭 및 상기 인가된 PWM 데이터 전압에 대응되는 펄스 폭을 갖는 구동 전류를 상기 무기 발광 소자에 제공하는 단계를 포함하고, 상기 PAM 데이터 전압은, 상기 디스플레이 패널에 포함된 상기 복수의 픽셀에 일괄적으로(at once) 인가될 수 있다.
이상 설명한 바와 같이 본 개시의 다양한 실시 예에 따르면, 디스플레이 패널에 포함된 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다.
또한, 디스플레이 패널을 구성하는 무기 발광 소자의 얼룩이나 색상을 보정할 수 있고, 모듈 형태의 디스플레이 패널들을 조합하여 대면적의 디스플레이 패널을 구성할 경우에도 각 디스플레이 패널 모듈 간의 휘도나 색상 차이를 보정할 수 있다.
또한, 보다 최적화된 구동 회로의 설계가 가능하여, 보다 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 되며, 디스플레이 패널의 소형화 및 경량화에 이바지할 수 있다.
도 1 은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 나타내는 그래프,
도 2a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면,
도 2b는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 구조를 도시한 도면,
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널의 구성을 나타내는 블럭도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도,
도 5는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널의 단면도,
도 6은 본 개시의 일 실시 예에 따른 TFT 층의 평면도,
도 7a 및 도 7b는 본 개시의 일 실시 예에 따른 하나의 서브 픽셀 관련 블럭도 및 회로도,
도 8은 본 개시의 일 실시 예에 따른 내부 보상 회로의 회로도,
도 9는 본 개시의 일 실시 예에 따른 구동 회로의 상세 회로도,
도 10은 본 개시의 일 실시 예에 따라 도 9의 구동 회로를 구동하기 위한 각종 신호의 타이밍도,
도 11a 및 도 11b는 본 개시의 일 실시 예에 따른 구동 회로의 A, C 노드에 대한 실험 파형,
도 12a 및 도 12b는 본 개시의 일 실시 예에 따라 디스플레이 패널을 통해 HDR(High Dynamic Ragne)을 구현하는 내용을 설명하기 위한 도면,
도 13은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성도, 및
도 14는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구동 방법을 나타내는 흐름도이다.
본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다.
도 2a는 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)의 픽셀 구조를 설명하기 위한 도면이다. 도 2a에 도시된 바와 같이, 디스플레이 패널(1000)은 매트릭스 형태로 배열된 복수의 픽셀(10)을 포함할 수 있다.
이때, 각 픽셀(10)은 복수의 서브 픽셀(10-1 내지 10-3)을 포함할 수 있다. 예를 들어, 디스플레이 패널(1000)에 포함된 하나의 픽셀(10)은 적색(R) 서브 픽셀(10-1), 녹색(G) 서브 픽셀(10-2) 및 청색(B) 서브 픽셀(10-3)과 같은 3종류의 서브 픽셀을 포함할 수 있다. 즉, R, G, B 서브 픽셀 한 세트가 디스플레이 패널(1000)의 하나의 단위 픽셀을 구성할 수 있다.
한편, 도 2a를 참조하면, 디스플레이 패널(1000)에서 하나의 픽셀 영역(20)은, 픽셀이 차지하는 영역(10)과 주변의 나머지 영역(11)을 포함하는 것을 볼 수 있다.
구체적으로, 픽셀이 차지하는 영역(10)에는 도시된 바와 같이, R, G, B 서브 픽셀들(10-1 내지 10-3)이 포함될 수 있는데, 이때, R 서브 픽셀(10-1)은 R 발광 소자 및 R 발광 소자를 구동하기 위한 구동 회로를, G 서브 픽셀(10-2)은 G 발광 소자 및 G 발광 소자를 구동하기 위한 구동 회로를, 그리고, B 서브 픽셀(10-3)은 B 발광 소자 및 B 발광 소자를 구동하기 위한 구동 회로를 각각 포함할 수 있다. 한편, 픽셀(10) 주변의 나머지 영역(11)에는, 도 5 및 도 6에서 후술할 바와 같이, 구동 회로를 구동하기 위한 각종 회로들이 실시 예에 따라 포함될 수 있다.
도 2b는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 구조를 도시한 도면이다. 도 2a를 참조하면, 하나의 픽셀(10) 내에서 서브 픽셀들(10-1 내지 10-3)은 좌우가 뒤바뀐 L자 모양으로 배열된 것을 볼 수 있다. 그러나, 실시 예가 이에 한정되는 것은 아니며, 도 2b에 도시된 바와 같이, R, G, B 서브 픽셀(10-1 내지 10-3)이 픽셀(10') 내부에서 일렬로 배치될 수도 있다. 다만, 이와 같은 서브 픽셀의 배치 형태는 일 예일 뿐이고, 복수의 서브 픽셀은 각 픽셀 내에서 실시 예에 따라 다양한 형태로 배치될 수 있다.
한편, 상술한 예에서는 픽셀이 3종류의 서브 픽셀로 구성되는 것으로 설명하였으나, 이에 한정되는 것이 아님은 물론이다. 가령, 픽셀은 R, G, B, W(white)와 같이 4종류의 서브 픽셀로 구현될 수도 있고, 실시 예에 따라 얼마든지 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있음은 물론이다. 이하에서는, 설명의 편의를 위해, 픽셀(10)이 R, G, B와 같은 세 종류의 서브 픽셀로 구성된 경우를 예로 들어 설명하기로 한다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널의 구성을 나타내는 블럭도이다. 도 3에 따르면, 디스플레이 패널(1000)은 구동 회로(300) 및 발광 소자(200)를 포함한다. 이때, 디스플레이 패널(1000)은, 후술할 바와 같이, 글래스(100) 상에 구동 회로(300)가 형성되고, 구동 회로(300) 상에 발광 소자(200)가 배치되는 구조를 가질 수 있다.
특히, 발광 소자(200)는 구동 회로(300)와 전기적으로 연결되도록 구동회로(300)상에 실장되고, 구동 회로(300)로부터 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다.
발광 소자(200)는 디스플레이 패널(1000)의 서브 픽셀(10-1 내지 10-3)을 구성하며, 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 발광 소자(200)는 적색 색상의 빛을 발광하는 적색(R) 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 발광 소자가 있을 수 있다.
따라서, 서브 픽셀의 종류는 발광 소자(200)의 종류에 따라 결정될 수 있다. 즉, R 발광 소자는 R 서브 픽셀(10-1)을, G 발광 소자는 G 서브 픽셀(10-2)을, 그리고, B 발광 소자는 B 서브 픽셀(10-3)을 구성할 수 있다.
여기서, 발광 소자(200)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 무기 발광 소자일 수 있다. 이하에서, LED는 OLED와 구별되는 무기 발광 소자를 의미한다.
한편, 본 개시의 일 실시 예에 따르면, 발광 소자(200)는, 마이크로 LED(Light Emitting Diode)(u-LED)일 수 있다. 마이크로 LED는 백라이트나 컬러 필터 없이 스스로 빛을 내는 100 마이크로미터(μm) 이하 크기의 초소형 무기 발광 소자를 말한다.
한편, 발광 소자(200)는 구동 회로(300)가 제공하는 구동 전류에 따라 발광한다. 구체적으로, 발광 소자(200)는 구동 회로(300)가 제공하는 구동 전류의 진폭(Amplitude) 또는 펄스 폭(Pulse Width)에 따라 상이한 휘도로 발광할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)으로 표현될 수도 있다.
예를 들어, 발광 소자(200)는 구동 전류의 진폭이 클수록 높은 휘도로 발광할 수 있고, 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 높은 휘도로 발광할 수 있으나, 이에 한정되는 것은 아니다.
구동 회로(300)는 발광 소자(200)를 구동한다. 특히, 구동 회로(300)는 발광 소자(200)가 발광하는 빛의 계조를 제어하기 위해, 발광 소자(200)를 PAM(Pulse Amplitude Modulation) 및 PWM(Pulse Width Modulation) 구동할 수 있다.
즉, 구동 회로(300)는, 예를 들어, 데이터 드라이버(미도시)로부터 PAM 데이터 전압 및 PWM 데이터 전압을 인가받아 발광 소자(200)를 구동하는 구동 전류의 진폭과 펄스 폭을 함께 제어할 수 있고, 진폭과 펄스 폭이 함께 제어된 구동 전류를 발광 소자(200)로 제공하여 발광 소자(200)를 구동할 수 있다.
여기서, 구동 전류의 진폭과 펄스 폭이 "함께" 제어된다고 함은, 구동 회로(300)가 구동 전류의 진폭과 펄스 폭을 시간적으로 동시에 제어한다는 것을 의미하는 것은 아니며, 계조 표현을 위해 PAM 구동 방식과 PWM 구동 방식이 함께 이용된다는 것을 의미한다.
구체적으로, 구동 회로(300)는 인가된 PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류의 펄스 폭을, 인가된 PWM 데이터 전압에 기초하여 제어할 수 있다. 이때, 본 개시의 일 실시 예에 따르면, PAM 데이터 전압은 디스플레이 패널(1000)에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 일괄적으로 인가될 수 있다. 이에 관한 자세한 내용은 후술하기로 한다.
한편, 본 개시의 일 실시 예에 따르면, 구동 회로(300)는, 발광 소자(200)를 구동하여 서브 픽셀 단위로 계조를 표현할 수 있다. 전술한 바와 같이 디스플레이 패널(1000)은 발광 소자(200) 단위로 서브 픽셀이 구성되므로, 동일한 단일 색으로 발광하는 복수의 LED를 백라이트로 사용하는 LCD(Liquid Crystal Display) 패널과 달리, 구동 회로(300)는 발광 소자(200)를 구동하여 서브 픽셀 단위로 계조를 다르게 표현할 수 있다.
이를 위해, 디스플레이 패널(1000)에 포함된 각 서브 픽셀은, 발광 소자(200) 및 해당 발광 소자(200)를 구동하기 위한 구동 회로(300)를 포함할 수 있다. 즉, 각 발광 소자(200)를 구동하기 위한 구동 회로(300)가 각 서브 픽셀별로 존재할 수 있다.
PWM 구동 방식은 발광 소자(200)의 발광 시간에 따라 계조를 표현하는 방식이다. 따라서, PWM 방식으로 발광 소자(200)를 구동하는 경우 구동 전류의 진폭이 동일하더라도 발광 시간을 달리하여 다양한 계조를 표현할 수 있게 된다. 이에 따라, PAM 방식만으로 LED를 구동하여 LED(특히, 마이크로 LED)가 발광하는 빛의 파장이 계조에 따라 변화하는 문제를 해결할 수 있게 된다.
이를 위해, 구동 회로(300)는, PAM 구동 회로 및 PWM 구동 회로를 각 서브 픽셀 별로 포함할 수 있는데, 이에 관한 자세한 내용 역시 후술하기로 한다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 패널(1000)의 단면도이다. 도 4에서는 설명의 편의를 위해, 디스플레이 패널(1000)에 포함된 하나의 픽셀만을 도시하였다.
도 4에 따르면, 디스플레이 패널(1000)은 글래스(100), TFT 층(3000) 및 발광 소자 R, G, B(200-1 내지 200-3)를 포함한다. 구동 회로(300)(미도시)는 TFT(Thin Film Transistor)로 구현되어 글래스(Glass)(100) 상에 형성된 TFT 층(3000)에 포함될 수 있다. 발광 소자 R, G, B(200-1 내지 200-3) 각각은 TFT 층(3000)상에 배치되어 디스플레이 패널(1000)의 각 서브 픽셀(10-1 내지 10-3)을 구성한다.
이와 같이, 구동 회로(300)를 포함하는 TFT 층(3000) 및 발광 소자(200-1 내지 200-3) 층이 글래스(100) 상에 형성되는 디스플레이 패널(1000)을 COG(Chip On Glass) 타입의 디스플레이 패널이라 칭할 수 있다. COG 타입의 디스플레이 패널은, 합성수지 등과 같은 기판상에 TFT 층 및 발광 소자 층이 형성되는 COB(Chip On Board) 타입의 디스플레이 패널과는 구별된다.
한편, 글래스(100) 상에 형성된 TFT 층(3000)과 글래스(100)를 더하여 TFT 패널 또는 글래스 기판이라 부를 수도 있다. 글래스 기판을 구성하는 글래스(100)의 종류나 특성은 본 개시의 요지와 무관하므로, 이하 자세한 설명은 생략한다.
한편, 도면에 명확히 구분하여 도시하지는 않았지만, TFT 층(3000)에는 발광 소자(200-1 내지 200-3)를 구동하기 위한 구동 회로(300)가 발광 소자(200-1 내지 200-3)별로 존재한다. 발광 소자 R, G, B(200-1 내지 200-3) 각각은 대응되는 구동 회로(300)와 전기적으로 연결되도록 TFT 층(3000) 위에 각각 실장 내지 배치될 수 있다.
예를 들어, 도 4에 도시된 바와 같이, R 발광 소자(200-1)는 R 발광 소자(200-1)의 애노드 전극(3) 및 캐소드 전극(4)이 R 발광 소자(200-1)를 구동하기 위한 구동 회로(300)(미도시)상에 형성된 애노드 전극(1) 및 캐소드 전극(2)에 각각 연결되도록 실장 내지 배치될 수 있으며, 이는 G 발광 소자(200-2) 및 B 발광 소자(200-3)도 마찬가지다. 한편, 실시 예에 따라, 애노드 전극(1)과 캐소드 전극(2) 중 어느 하나가 공통 전극으로 구현될 수도 있다.
도 4에서는 발광 소자(200-1 내지 200-3)가 플립 칩(flip chip) 타입의 마이크로 LED인 것을 예로 들어 도시하였다. 그러나, 이에 한정되는 것은 아니며, 실시 예에 따라 발광 소자(200-1 내지 200-3)는 수평(lateral) 타입이나 수직(vertical) 타입의 마이크로 LED가 될 수도 있다.
한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000)은, 픽셀(10)을 구성하는 복수의 서브 픽셀(10-1 내지 10-3) 중 어느 하나를 선택하기 위한 먹스(MUX) 회로, 디스플레이 패널(1000)에서 발생하는 정전기를 방지하기 위한 ESD(Electro Static Discharge) 회로, 구동 회로(300)에 전원을 공급하기 위한 전원 회로, 구동 회로(300)를 구동하는 클럭을 제공하기 위한 클럭 제공 회로, 매트릭스 형태로 배치된 디스플레이 패널(1000)의 픽셀들을 가로 라인 단위(또는 행 단위)로 구동하기 위한 적어도 하나의 게이트 드라이버, 각각의 픽셀 또는 각각의 서브 픽셀에 데이터 전압(예를 들어, PAM 데이터 전압 또는 PWM 데이터 전압 등)을 제공하기 위한 데이터 드라이버(또는 소스 드라이버) 등을 더 포함할 수 있다.
이하에서 도 5 및 도 6을 참조하여 이러한 각종 회로를 더 포함하는 디스플레이 패널의 예를 보다 구체적으로 설명하기로 한다. 도 5 및 도 6을 설명함에 있어 전술한 것과 중복되는 설명은 생략한다.
도 5는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널(1000')의 단면도이다. 도 5에 도시된 바와 같이, 디스플레이 패널(1000')은, 글래스(100) 상에 형성된 구동 회로(300)(미도시)를 포함하는 TFT 층(3000'), TFT 층(3000') 상에 형성되어 디스플레이 패널(1000')의 서브 픽셀을 각각 구성하는 발광 소자(200-1 내지 200-3), 구동 회로(300)를 구동하기 위한 상술한 각종 회로(400), TFT 층(3000')과 각종 회로(400)를 전기적으로 연결하는 연결 배선(500)을 포함할 수 있다.
TFT 층(300')은 TFT로 구현된 구동 회로(300)를 포함하며, 글래스(100)의 일면 상에 형성된다.
각종 회로(400)는, 구동 회로(300)의 동작을 위한 먹스(MUX) 회로, ESD(Electro Static Discharge) 회로, 전원 회로, 클럭 제공 회로, 게이트 드라이버 및 데이터 드라이버 등을 포함할 수 있으며, 글래스(100)의 타 면에 형성 내지 배치될 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000')은 TFT 기판의 에지 영역에 연결 배선(500)을 형성하여, 글래스(100)의 일 면에 형성된 TFT 층(3000')과 글래스(100)의 타 면에 형성된 각종 회로(400)를 전기적으로 연결할 수 있다.
이와 같이, TFT 기판의 에지 영역에 연결 배선(500)을 형성하는 이유는, 글래스(100)를 관통하는 홀(Hole)을 형성하여 글래스(100) 양면에 배치된 회로들을 서로 연결하는 경우, TFT 기판의 제조 공정과 홀에 전도성 물질을 채우는 공정 간의 온도 차이로 인해 글래스에 크랙이 생기는 등과 같은 문제가 발생할 수 있기 때문이다.
한편, 이상에서는, 구동 회로(300)의 동작을 위한 각종 회로들이 모두, 참조 부호 400과 같이, TFT 층(3000')이 형성되는 글래스(100) 면의 반대 면에 별도로 형성되는 것을 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 즉, 상술한 각종 회로들의 전/일부는 TFT 층(3000')에 형성될 수 있다.
예를 들어, 전술한 각종 회로들이 모두 TFT 층(3000')에 형성될 수도 있는데, 이 경우에는, 글래스(100)의 상기 타 면에 별도로 회로가 배치될 필요가 없으므로, 글래스(100)의 전, 후면을 연결하는 도 5의 연결 배선(500)도 필요가 없게 될 것이다.
또 다른 예로, 먹스 회로, ESD 회로, 전원 회로, 클럭 제공 회로, 게이트 드라이버는 TFT로 구현되어 TFT 층(3000')에 포함되고, 데이터 드라이버 회로는 글래스(100)의 상기 타 면에 별도로 배치되도록 디스플레이 패널이 구현될 수도 있다. 도 6은 이러한 실시 예를 도시하고 있다.
도 6은 본 개시의 일 실시 예에 따른 TFT 층(3000')의 평면도이다. 구체적으로, 도 6은 디스플레이 패널(1000')의 TFT 층(3000')에 포함된 각종 회로의 배치를 도시하고 있다. 도 6을 참조하면, TFT 층(3000')에서 하나의 픽셀이 차지하는(또는 하나의 픽셀에 대응되는) 전체 픽셀 영역(20)은, R, G, B 서브 픽셀을 구동하기 위한 구동 회로(300)가 배치되는 영역(10) 및 주변의 나머지 영역(11)을 포함하는 것을 볼 수 있다. 이때, 본 개시의 일 실시 예에 따르면, R, G, B 서브 픽셀 각각에 대한 구동 회로(300)가 차지하는 영역(10)의 크기는, 예를 들어, 전체 픽셀 영역(20)의 1/4 정도의 크기일 수 있으나, 이에 한정되는 것은 아니다.
이와 같이, 하나의 픽셀 영역(20)에는 각 서브 픽셀을 구동 하기 위한 구동 회로(300)가 차지하는 영역(10)외에 나머지 영역(11)이 존재하며, 이는 다른 픽셀들도 마찬가지이다. 즉, 본 개시의 일 실시 예에 따르면, TFT 층(3000')에는 구동 회로(300)가 차지하는 영역 외에 많은 공간이 존재하므로, TFT 층(3000')의 나머지 영역(11)들에는, 도 6에 도시된 바와 같이, ESD 회로(61), MUX 회로(62), 전원 회로(63), 클럭 제공 회로(64), 게이트 드라이버 회로(65)들이 TFT로 구현되어 포함될 수 있다. 이 경우, 데이터 드라이버 회로는, 글래스(100)의 상기 타 면에 도 5의 참조 부호 400과 같이 배치되게 될 것이다.
한편, 도 6에 도시된 ESD 회로(61), MUX 회로(62), 전원 회로(63), 클럭 제공 회로(64), 게이트 드라이버 회로(65)의 위치나 크기 및 개수는 하나의 예에 불과할 뿐, 도시된 바에 한정되는 것은 아니다.
또한, 각종 회로들이 글래스(100)를 중심으로 양면에 나뉘어 배치되는 실시 예 역시 도 6에 도시된 예에 한정되는 것이 아님은 물론이며, 도 6의 ESD 회로(61), MUX 회로(62), 전원 회로(63), 클럭 제공 회로(64), 게이트 드라이버 회로(65) 중 적어도 하나의 회로가 상기 글래스(100)의 타 면에 참조 부호 400과 같이 배치될 수 있음은 물론이다.
이하에서는, 도 7a 내지 도 11b를 통해 상술한 본 개시의 다양한 실시 예들에 따른 구동 회로(300)의 구성 및 동작을 구체적으로 설명하기로 한다.
도 7a 및 도 7b는 하나의 서브 픽셀 관련 블럭도 및 회로도이다. 즉, 도 7a 및 도 7b는 하나의 발광 소자(200) 및 그 하나의 발광 소자(200)를 구동하기 위한 구동 회로(300)만을 도시하고 있다. 따라서, 디스플레이 패널(1000, 1000')에는 도 7a 및 7b와 같은 발광 소자(200) 및 구동 회로(300)가 서브 픽셀 별로 마련될 수 있다. 한편, 발광 소자(200)는 R, G, B 중 어느 한 색상의 마이크로 LED일 수 있다.
전술한 바와 같이, 구동 회로(300)는 PAM 데이터 전압 및 PWM 데이터 전압을 인가받아 발광 소자(200)를 구동하는 구동 전류의 진폭과 펄스 폭을 함께 제어할 수 있다. 이를 위해, 구동 회로(300)는 도 7a에 도시된 바와 같이, PAM 구동 회로(310) 및 PWM 구동 회로(320)를 포함할 수 있다.
PAM 구동 회로(310)는 인가된 PAM 데이터 전압에 기초하여 발광 소자(200)로 제공되는 구동 전류의 진폭을 제어하고, PWM 구동 회로(320)는 인가된 PWM 데이터 전압에 기초하여 발광 소자(200)로 제공되는 구동 전류의 펄스 폭을 제어할 수 있다.
구체적으로, PAM 구동 회로(310)는 PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류를 발광 소자(200)로 제공한다. 이때, PWM 구동 회로(320)는 PAM 구동 회로(310)가 발광 소자(200)로 제공하는 구동 전류(즉, PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류)의 유지 시간을, PWM 데이터 전압에 기초하여 제어함으로써 구동 전류의 펄스 폭을 제어하게 된다.
발광 소자(200)는 구동 회로(300)가 제공하는 구동 전류에 따라 발광한다. 구체적으로, 발광 소자(200)는 구동 회로(300)가 제공하는 구동 전류의 진폭(Amplitude) 또는 펄스 폭(Pulse Width)에 따라 상이한 휘도로 발광할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)으로 표현될 수도 있다.
예를 들어, 발광 소자(200)는 구동 전류의 진폭이 클수록 높은 휘도로 발광할 수 있고, 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 높은 휘도로 발광할 수 있으나, 이에 한정되는 것은 아니다.
도 7b는 도 7a에 도시된 구동 회로(300)를 보다 자세히 도시한 블럭도이다. 본 개시의 일 실시 예에 따르면, PAM 구동 회로(310) 및 PWM 구동 회로(320)는 구동 트랜지스터 및 구동 트랜지스터의 문턱 전압을 보상하기 위한 내부 보상 회로를 각각 포함한다.
예를 들어, 도 7b에 도시된 바와 같이, PAM 구동 회로(310)는 제 1 구동 트랜지스터(311) 및 제 1 내부 보상 회로(31)를 포함할 수 있다.
제 1 구동 트랜지스터(311)는 게이트 단자(C)에 인가된 전압의 크기에 따라 다른 진폭의 구동 전류를 발광 소자(200)로 제공할 수 있다. 구체적으로, PAM 구동 회로(310)는 인가된 PAM 데이터 전압에 대응되는 진폭을 갖는 구동 전류를 제 1 구동 트랜지스터(311)를 통해 발광 소자(200)로 제공할 수 있다.
이때, 제 1 구동 트랜지스터(311)의 문턱 전압이 문제될 수 있다. 구체적으로, 디스플레이 패널(1000, 1000')에는 복수의 서브 픽셀들이 존재하며, 각 서브 픽셀에는 대응되는 제 1 구동 트랜지스터(311)가 각각 존재한다. 이론적으로, 동일한 조건에서 제작된 트랜지스터는 동일한 문턱 전압을 가져야 하지만, 실제 트랜지스터는 동일한 조건으로 제작되더라도 문턱 전압에 차이가 발생할 수 있으며, 디스플레이 패널(1000, 1000')에 포함된 제 1 구동 트랜지스터들(311) 역시 마찬가지이다.
이와 같이, 각 서브 픽셀에 대응되는 제 1 구동 트랜지스터(311)들의 문턱 전압 간에 차이가 있는 경우, 제 1 구동 트랜지스터들(311)은 동일한 PAM 데이터 전압이 게이트 단자에 인가되더라도 문턱 전압의 차이만큼 서로 다른 진폭의 구동 전류를 각 발광 소자(200)로 제공하게 되며, 이는 영상의 얼룩 등으로 나타날 수 있다.
따라서, 이러한 디스플레이 패널(1000, 1000')에 포함된 제 1 구동 트랜지스터(311)들 간의 문턱 전압 편차를 보상할 필요가 있다.
제 1 내부 보상 회로(31)는 제 1 구동 트랜지스터(311)의 문턱 전압을 보상하기 위한 구성이다. 구체적으로, PAM 구동 회로(310)는 PAM 데이터 전압이 인가되면, 제 1 내부 보상 회로(31)를 통해 제 1 구동 트랜지스터(311)의 문턱 전압 및 인가된 PAM 데이터 전압에 기초한 전압을 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 인가할 수 있다. 이에 따라, 제 1 구동 트랜지스터(311)는, 제 1 구동 트랜지스터(311)의 문턱 전압과 무관하게, 인가된 PAM 데이터 전압의 크기에 대응되는 진폭을 갖는 구동 전류를 발광 소자(200)로 제공할 수 있게 된다.
따라서, 디스플레이 패널(1000, 1000')에 포함된 제 1 구동 트랜지스터(311)들 간의 문턱 전압 편차에 따른 문제점을 극복할 수 있게 된다.
한편, PWM 구동 회로(320) 역시 도 7b에 도시된 바와 같이, 제 2 구동 트랜지스터(321) 및 제 2 내부 보상 회로(32)를 포함할 수 있다.
제 2 구동 트랜지스터(321)는 제 1 구동 트랜지스터(311)의 게이트 단자(C)와 연결되어 제 1 구동 트랜지스터(311)의 게이트 단자 전압을 제어함으로써 구동 전류의 펄스 폭을 제어할 수 있다. 구체적으로, 제 2 구동 트랜지스터(321)는, 제 1 구동 트랜지스터(311)의 구동 전류 제공에 따라 발광 소자(200)가 발광을 시작한 후, PWM 데이터 전압에 대응되는 시간이 경과하면 제 1 구동 트랜지스터(311)를 오프시킴으로써 구동 전류의 펄스 폭을 제어할 수 있다.
한편, 디스플레이 패널(1000, 1000')의 각 서브 픽셀마다 존재하는 제 2 구동 트랜지스터들(321) 역시 문턱 전압의 편차가 존재하며, 이를 보상하지 않는다면, 제 2 구동 트랜지스터들(321)에 동일한 PWM 데이터 전압이 인가되더라도, 문턱 전압의 편차만큼 서로 다른 펄스 폭을 갖는 구동 전류가 각 발광 소자(200)로 제공되게 되므로 문제가 된다.
제 2 내부 보상 회로(32)는 제 2 구동 트랜지스터(321)의 문턱 전압을 보상하기 위한 구성이다. 구체적으로, PWM 구동 회로(320)는 PWM 데이터 전압이 인가되면, 제 2 내부 보상 회로(32)를 통해, 제 2 구동 트랜지스터(321)의 문턱 전압 및 인가된 PWM 데이터 전압에 기초한 전압을, 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 인가할 수 있다. 이에 따라, 제 2 구동 트랜지스터(321)는, 제 2 구동 트랜지스터(321)의 문턱 전압과 무관하게, 인가된 PWM 데이터 전압의 크기에 대응되는 펄스 폭을 갖는 구동 전류를 발광 소자(200)로 제공할 수 있게 된다.
한편, PWM 구동 회로(320)의 동작을 좀 더 자세히 설명하면 다음과 같다. 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 제 1 구동 트랜지스터(311)의 문턱 전압 및 PAM 데이터 전압에 기초한 제 1 전압이 인가되고, 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 제 2 구동 트랜지스터(321)의 문턱 전압 및 PWM 데이터 전압에 기초한 제 2 전압이 인가된 상태에서, 발광 소자(200)에 구동 전압(VDD)이 인가되면, PAM 구동 회로(310)는 PAM 데이터 전압에 대응되는 진폭의 구동 전류를 발광 소자(200)로 제공하고, 발광 소자(200)는 발광을 시작한다.
이때, PWM 구동 회로(320)는 스위프 전압(선형 변화 전압)을 인가받게 되는데, 오프 상태의 제 2 구동 트랜지스터(321)는, 게이트 단자(A) 전압이 스위프 전압에 따라 선형 변화하여 제 2 구동 트랜지스터(321)의 문턱 전압이 될 때까지 오프 상태를 유지하게 된다.
제 2 구동 트랜지스터(321)의 게이트 단자(A) 전압이 제 2 구동 트랜지스터(321)의 문턱 전압에 도달하면, 제 2 구동 트랜지스터(321)는 온되며, 이에 따라, 제 2 구동 트랜지스터(321)의 소스 단자로 인가되는 구동 전압(VDD)이 드레인 단자를 통해 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 인가되게 된다.
제 1 구동 트랜지스터(311)의 소스 단자에는 구동 전압(VDD)이 인가되고 있으므로, 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 구동 전압(VDD)가 인가되면, 제 1 구동 트랜지스터(311)의 게이트 단자와 소스 단자 사이의 전압은 제 1 구동 트랜지스터(311)의 문턱 전압을 초과하게 되어 제 1 구동 트랜지스터(311)는 오프된다.(참고로, PMOSFET의 경우 문턱 전압은 음의 값을 가지며, 게이트 단자와 소스 단자 사이에 문턱 전압 이하의 전압이 인가되면 온되고, 문턱 전압을 초과하는 전압이 전압이 인가되면 오프된다.) 제 1 구동 트랜지스터(311)가 오프되면, 더 이상 구동 전류는 흐르지 못하고, 발광 소자(200)는 발광을 멈춘다.
이와 같이, PWM 구동 회로(320)는 제 1 구동 트랜지스터(311)의 게이트 단자(A) 전압을 제어하여 구동 전류의 펄스 폭을 제어할 수 있다.
이하에서는 도 8을 통해 내부 보상 회로의 동작을 보다 자세히 설명한다.
도 8은 본 개시의 일 실시 예에 따른 내부 보상 회로의 회로도이다. 전술한 바와 같이, PAM 구동 회로(310) 및 PWM 구동 회로(320)는 제 1 구동 트랜지스터(311) 및 제 2 구동 트랜지스터(321)의 문턱 전압을 보상하기 위한 제 1 및 제 2 내부 보상 회로(31, 32)를 각각 포함한다. 제 1 및 제 2 내부 보상 회로(31, 32)의 구성 및 동작은 유사하므로, 이하에서는 제 1 내부 보상 회로(31)를 예로 들어 동작을 설명한다.
제 1 내부 보상 회로(31)는, PAM 데이터 전압이 인가되면, 인가된 PAM 데이터 전압 및 제 1 구동 트랜지스터(311)의 문턱 전압의 합에 해당하는 전압을 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 인가하여 제 1 구동 트랜지스터(311)의 문턱 전압을 보상하게 된다.
이를 위해, 제 1 내부 보상 회로(31)는 도 8에 도시된 바와 같이, 제 1 구동 트랜지스터(311)의 게이트 단자와 드레인 단자 사이에 연결된 제 1 트랜지스터(312) 및 드레인 단자가 제 1 구동 트랜지스터(311)의 소스 단자에 연결되고 게이트 단자가 제 1 트랜지스터(312)의 게이트 단자에 연결된 제 2 트랜지스터(313)을 포함한다.
구체적으로, 제 1 및 제 2 트랜지스터(312, 313)의 게이트 단자에 인가된 제어 신호(SPAM)에 따라 제 1 및 제 2 트랜지스터(312, 313)가 온되면, 제 1 트랜지스터(312)의 소스 단자에 인가된 PAM 데이터 전압이 제 1 내부 보상 회로(31)로 입력된다.
이때, 제 1 구동 트랜지스터(311)의 게이트 단자(C) 전압은 로우(예를 들어, -5V) 상태이므로 제 1 구동 트랜지스터(311)는 완전히 턴-온(fully turn-on)된다. 따라서, 입력된 PAM 데이터 전압이 제 2 트랜지스터(313), 제 1 구동 트랜지스터(311) 및 제 1 트랜지스터(312)를 차례로 지나면서 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 인가되게 되는데, 이때, 제 1 구동 트랜지스터(311)의 게이트 단자(C)의 전압은 입력된 PAM 데이터 전압까지 상승하는 것이 아니라, PAM 데이터 전압 및 제 1 구동 트랜지스터(311)의 문턱 전압의 합에 해당하는 전압까지만 상승하게 된다.
이는 처음 PAM 데이터 전압이 제 1 내부 보상 회로(31)로 인가될 때에는 제 1 구동 트랜지스터(311)의 게이트 단자(C) 전압이 로우(예를 들어, -5V) 상태여서 제 1 구동 트랜지스터(311)가 완전히 턴-온(fully turn-on)되므로, 전류가 충분히 흘러 제 1 구동 트랜지스터(311)의 게이트 단자(C) 전압이 원활히 상승하지만, 제 1 구동 트랜지스터(311)의 게이트 단자(C) 전압이 상승할수록 제 1 구동 트랜지스터(311)의 게이트 단자 및 소스 단자 간의 전압 차이가 줄어들어 전류의 흐름이 줄어들게 되며, 결국 제 1 구동 트랜지스터(311)의 게이트 단자 및 소스 단자 간의 전압 차이가 제 1 구동 트랜지스터(311)의 문턱 전압에 도달하면, 제 1 구동 트랜지스터(311)가 오프되어 전류의 흐름이 멈추게 되기 때문이다.
즉, 제 1 구동 트랜지스터(311)의 소스 단자에는 PAM 데이터 전압이 인가되고 있으므로, PAM 데이터 전압에 제 1 구동 트랜지스터(311)의 문턱 전압을 합한 전압까지만 제 1 구동 트랜지스터(311)의 게이트 단자(C) 전압이 상승하게 되는 것이다. 이와 같이, 제 1 내부 보상 회로(31)에 의해 제 1 구동 트랜지스터(311)의 문턱 전압이 보상될 수 있다.
제 2 내부 보상 회로(32)의 구성 및 동작은 제 1 내부 보상 회로(31)와 유사하므로, 중복되는 설명은 생략한다.
이상과 같이 본 개시의 일 실시 예에 따르면, PAM 구동 회로(310)는 인가된 PAM 데이터 전압을 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 설정(또는 인가)하는 동안 자동으로 제 1 구동 트랜지스터(311)의 문턱 전압을 내부 보상하게 되며, 이는 PWM 구동 회로(320) 역시 마찬가지이다.
한편, "내부 보상"이라는 용어는, 구동 트랜지스터(311, 321)의 문턱 전압이 구동 회로(300)의 동작 중에 구동 회로(300) 내부에서 자체적으로 보상됨을 나타내며, 이와 같은 내부 보상 방식은, 구동 회로(300) 외부에서 구동 회로(300)로 인가할 데이터 전압 자체를 보정하여 구동 트랜지스터(311, 312)의 문턱 전압을 보상하는 외부 보상 방식과는 구별된다.
이상과 같이, 구동 트랜지스터(311, 321)의 문턱 전압이 내부 보상되므로, 본 개시의 일 실시 예에 따르면, 하나의 영상 프레임을 디스플레이 하기 위해 디스플레이 패널(1000, 1000')에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 PAM 데이터 전압을 설정할 때, 디스플레이 패널(1000, 1000')에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 일괄적으로 PAM 데이터 전압을 인가할 수 있게 된다. 이에 따라, 하나의 영상 프레임을 디스플레이하기 위한 전체 시간 구간 중 발광 소자(200)가 발광하는 발광 구간을 충분히 확보할 수 있게 된다.
이는, 디스플레이 패널(1000, 1000')에 포함된 픽셀들을 라인 별로 순차적으로 스캔하여 문턱 전압이 보상된 PAM 데이터 전압을 라인 별로 따로 인가해야 하는 외부 보상 방식과의 차이점이 된다.
한편, 상술한 본 개시의 일 실시 예에서, PWM 데이터 전압은, 픽셀별 계조 표현을 위해, 디스플레이 패널(1000, 1000')에 포함된 픽셀들에 라인별로 순차적으로 인가되게 된다.
이하에서는, 도 9 및 도 10을 통해 본 개시의 일 실시 예에 따른 구동 회로(300)의 구성 및 동작을 보다 자세히 설명한다.
도 9는 본 개시의 일 실시 예에 따른 구동 회로(300)의 상세 회로도이다. 먼저, 도 9를 통해 구동 회로(300)를 구성하는 소자들 및 그 소자들의 연결관계를 설명한다.
도 9는 하나의 서브 픽셀 관련 회로 즉, 하나의 발광 소자(200) 및 그 하나의 발광 소자(200)를 구동하기 위한 구동 회로(300)를 도시하고 있다. 따라서, 디스플레이 패널(1000, 1000')에는 도 9와 같은 발광 소자(200) 및 구동 회로(300)가 서브 픽셀 별로 마련될 수 있다. 한편, 발광 소자(200)는 R, G, B 중 어느 한 색상의 LED일 수 있다.
도 9에 따르면, 구동 회로(300)는, PAM 구동 회로(310), PWM 구동 회로(320), 제 5 내지 제 8 트랜지스터(331, 332, 333, 334), 제 9 트랜지스터(351), 제 10 트랜지스터(352), 제 11 트랜지스터(361), 제 1 커패시터(341) 및 제 2 커패시터(342)를 포함할 수 있다.
PAM 구동 회로(310)는, 제 1 구동 트랜지스터(311), 제 1 구동 트랜지스터(311)의 드레인 단자와 게이트 단자 사이에 연결된 제 1 트랜지스터(312), 드레인 단자가 제 1 구동 트랜지스터(311)의 소스 단자에 연결되고 게이트 단자가 제 1 트랜지스터(312)의 게이트 단자에 연결되며 소스 단자를 통해 데이터 신호(Sig)를 인가받는 제 2 트랜지스터(313)를 포함한다.
PAM 구동 회로(310)는, 제어 신호(SPAM)에 따라 제 1 및 제 2 트랜지스터(312, 313)가 온된 동안 PAM 데이터 전압이 제 2 트랜지스터(313)의 소스 단자를 통해 인가되면, 온된 제 1 구동 트랜지스터(311) 및 제 1 트랜지스터(312)를 통해, 상기 인가된 PAM 데이터 전압 및 제 1 구동 트랜지스터(311)의 문턱 전압을 합한 값만큼의 제 1 전압을 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 인가한다.
PWM 구동 회로(320)는, 제 2 구동 트랜지스터(321), 제 2 구동 트랜지스터(321)의 드레인 단자와 게이트 단자 사이에 연결된 제 3 트랜지스터(322), 드레인 단자가 제 2 구동 트랜지스터(321)의 소스 단자에 연결되고 게이트 단자가 제 3 트랜지스터(322)의 게이트 단자에 연결되며 소스 단자를 통해 데이터 신호(Sig)를 인가받는 제 4 트랜지스터(323)를 포함한다.
PWM 구동 회로(320)는, 제어 신호(SPWM(n))에 따라 제 3 및 제 4 트랜지스터(322, 323)가 온된 동안 PWM 데이터 전압이 제 4 트랜지스터(323)의 소스 단자를 통해 인가되면, 온된 제 2 구동 트랜지스터(321) 및 제 3 트랜지스터(322)를 통해, 상기 인가된 PWM 데이터 전압 및 제 2 구동 트랜지스터(321)의 문턱 전압을 합한 값만큼의 제 2 전압을 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 인가한다.
제 5 트랜지스터(331)는, 소스 단자가 구동 회로(300)의 구동 전압 단자(또는 구동 전압 신호)(VDD)에 연결되고, 드레인 단자가 제 4 트랜지스터(323)의 드레인 단자와 제 2 구동 트랜지스터(321)의 소스 단자에 공통 연결된다.
제 5 트랜지스터(331)는, 제어 신호(Emi)에 따라 온/오프되어 구동 전압 단자(VDD)와 PWM 구동 회로(320)를 전기적으로 연결 또는 분리한다.
제 6 트랜지스터(332)는, 소스 단자가 제 2 구동 트랜지스터(321)의 드레인 단자에 연결되고, 드레인 단자가 제 1 구동 트랜지스터(311)의 게이트 단자에 연결된다.
제 7 트랜지스터(333)는, 소스 단자가 제 2 구동 트랜지스터(321)의 소스 단자, 제 4 트랜지스터(323)의 드레인 단자 및 제 5 트랜지스터(331)의 드레인 단자에 공통 연결되고, 드레인 단자가 제 1 구동 트랜지스터(311)의 소스 단자 및 제 2 트랜지스터(313)의 드레인 단자에 공통 연결된다.
제 6 트랜지스터(332) 및 제 7 트랜지스터(333)는, 제어 신호(Emi)에 따라 온/오프되어 PWM 구동 회로(320)와 PAM 구동 회로(310)를 전기적으로 연결 또는 분리한다.
제 8 트랜지스터(334)는, 소스 단자가 제 1 구동 트랜지스터(311)의 드레인 단자에 연결되고, 드레인 단자가 발광 소자(200)의 애노드 단자에 연결된다. 제 8 트랜지스터(334)는, 제어 신호(Emi)에 따라 온/오프되어 PAM 구동 회로(310)와 발광 소자(200)를 전기적으로 연결 또는 분리한다.
제 1 캐패시터(341)는, 일 단이 제 2 구동 트랜지스터(321)의 게이트 단자 및 제 3 트랜지스터(322)의 드레인 단자에 공통 연결되고, 타 단이 선형적으로 변화하는 전압인 스위프 전압(Vsweep)을 인가받는다.
제 9 트랜지스터(351)는, 드레인 단자가 제 1 구동 트랜지스터(311)의 게이트 단자 및 제 1 트랜지스터(312)의 드레인 단자에 공통 연결되고, 소스 단자가 초기 전압(Vini)을 인가받는다. 제 10 트랜지스터(352)는, 소스 단자가 제 1 캐패시터(341)의 상기 일 단에 연결되고, 드레인 단자가 제 9 트랜지스터(351)의 소스 단자에 연결된다.
한편, 제 2 캐패시터(342)는, 일 단이 구동 전압 단자(VDD)에 연결되고, 타 단이 제 1 구동 트랜지스터(311)의 게이트 단자(C), 제 1 트랜지스터(312)의 드레인 단자, 제 9 트랜지스터(351)의 드레인 단자 및 제 6 트랜지스터(332)의 드레인 단자와 공통 연결된다.
제 9 트랜지스터(351) 및 제 10 트랜지스터(352)는, 제어 신호 VST에 따라 온되어, 초기 전압(Vini)을 제 1 구동 트랜지스터(311)의 게이트 단자(C) 및 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 인가한다.
한편, 제 9 트랜지스터(351) 및 제 10 트랜지스터(352)는, 제 1 및 제 2 구동 트랜지스터(311, 321)의 게이트 단자(C, A) 전압이 초기화된 이후에 구동 전압(VDD)이 제 2 커패시터(342)를 통해 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 커플링되는 것을 막기 위해, 구동 전압(VDD)이 제 2 커패시터(342)의 상기 일 단에 인가된 후에도 일정 시간 동안 제어 신호 VST에 따라 온된 상태를 유지하여 제 1 및 제 2 구동 트랜지스터(311, 321)의 게이트 단자(C, A)에 초기 전압(Vini)을 인가한다.
제 11 트랜지스터(361)는, 발광 소자(200)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 제 11 트랜지스터(361)는, 발광 소자(200)가 TFT 층(3000) 위에 실장되어 구동 회로(300)와 전기적으로 연결되기 전에는, 구동 회로(300)의 이상 여부를 체크하기 위해 제어 신호(Test)에 따라 온 되고, 발광 소자(200)가 TFT 층(3000) 위에 실장되어 구동 회로(300)와 전기적으로 연결된 이후에는, 발광 소자(200)에 잔류하는 전하를 방전시키기 위해 제어 신호(Discharging)에 따라 온된다.
한편, 발광 소자(200)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다.
이하에서는, 도 10을 통해, 구동 회로(300)의 동작을 보다 자세히 설명한다. 도 10은 본 개시의 일 실시 예에 따라 도 9의 구동 회로(300)를 구동하기 위한 각종 신호의 타이밍도이다. 한편, 이하에서 숫자로 예를 들어 설명하는 각종 전압이나 시간은 하나의 예에 불과하며, 해당 값에 한정되는 것은 아니다.
도 10을 참조하면, 구동 회로(300)는 하나의 영상 프레임을 디스플레이하기 위해, 초기화 기간(Initialize), 유지 기간(Hold), 데이터 전압 설정 및 문턱 전압(Vth) 보상 기간, 발광 기간(Emitting), 방전 기간(LED Discharging) 기간 순으로 구동될 수 있다.
이때, 데이터 전압 설정 및 문턱 전압(Vth) 보상 기간은, 도 10에 도시된 예와 같이, PAM 데이터 전압 설정 및 제 2 구동 트랜지스터(321)의 문턱 전압 보상 기간(PWM 데이터 + Vth 보상) 및 PAM 데이터 전압 설정 및 제 1 구동 트랜지스터(311)의 문턱 전압 보상 기간(PAM 데이터 + Vth 보상)을 포함할 수 있다.
초기화 기간은 제 1 및 제 2 구동 트랜지스터(311, 321)의 게이트 단자(C, A) 전압을 초기화하기 위한 기간이다. 구동 회로(300)는 초기화 기간에 C 및 A 단자 전압을 초기 전압(예를 들어, -5V)으로 초기화한다.
구체적으로, 초기화 기간에는, 제어 신호(VST)에 따라 제 9 및 제 10 트랜지스터(351, 352)가 온되므로, 초기 전압(Vini)(예를 들어, -5V)이 제 9 트랜지스터(351)를 통해 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 인가되고, 제 10 트랜지스터(352)를 통해 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 인가된다.
한편, 초기화 기간에는, 제어 신호(Emi)에 따라 제 5 내지 제 8 트랜지스터(331, 332, 333, 334)가 모두 온되므로 발광 소자(200)의 양 단에 구동 전압(VDD) 단자와 그라운드 전압(VSS) 단자가 각각 연결된 상태가 된다. 그러나, 초기화 기간에는, 구동 전압(VDD) 단자를 통해 구동 전압(VDD, 예를 들어, +5V)이 아닌 그라운드 전압(VSS, 예를 들어, -5V)이 구동 회로(300)로 인가되므로, 발광 소자(200)의 양 단에는 -5V가 각각 인가되어 발광 소자(200)는 발광하지 않는다.
유지 기간은 제 1 및 제 2 구동 트랜지스터(311, 321)의 게이트 단자(C, A) 전압을 로우(Low) 상태(즉, 초기화된 상태)로 계속 유지하기 위한 기간이다. 이는 데이터 전압 설정 및 문턱 전압(Vth) 보상 기간이 시작될 때, 제 1 및 제 2 구동 트랜지스터(311, 312)가 온된 상태이어야 하기 때문이다.
구체적으로, 유지 기간에는, 구동 전압 단자의 전압이 그라운드 전압(-5V)에서 구동 전압(+5V)로 상승하게 된다. 이는, 발광 소자(200)가 발광하기 위해서는 구동 전압 단자에 구동 전압(VDD, +5V)이 인가되고 있어야 하기 때문이다.
그러나, 이와 같은 구동 전압 단자의 전압 변화는 구동 회로(300)의 각 단자 에 커플링되어 영향을 주게 된다. 특히, 구동 전압 단자는 제 2 커패시터(342)를 통해 제 1 구동 트랜지스터(311)의 게이트 단자(C)와 연결되어 있으므로, 초기화되어 있던 제 1 구동 트랜지스터(311)의 게이트 단자(C) 전압이 크게 영향을 받을 수 있다.
이와 같은 커플링 전압의 영향을 최소화하기 위해, 본 개시의 일 실시 예에 따르면, 도 10에 도시된 바와 같이, 구동 전압 단자의 전압이 -5V에서 +5V로 상승하기 전에 제어 신호(Emi)에 의해 제 5 내지 제 8 트랜지스터(331 내지 334)가 먼저 오프되는 것을 볼 수 있다. 제 5 내지 제 8 트랜지스터(331 내지 334)가 오프되면, 구동 전압 단자, PAM 구동 회로(310), PWM 구동 회로(320) 및 발광 소자(200)가 모두 전기적으로 분리되므로, 커플링 효과를 줄일 수 있다.
또한, 본 개시의 일 실시 예에 따르면, 유지 기간(Hold)을 두어 C, A 단자에 지속적으로 초기화 전압(Vini, 예를 들어, -5V)를 인가함으로써 커플링 효과를 줄이게 된다. 구체적으로, 구동 전압 단자의 전압이 -5V에서 +5V로 상승하더라도 유지 기간 동안 제 9 및 제 10 트랜지스터(351, 352)의 온 상태를 유지함으로써, 제 1 및 제 2 구동 트랜지스터(311, 321)의 게이트 단자(C, A)에 초기 전압(Vini, 예를 들어, -5V)이 지속적으로 인가되도록 한다.
한편, 구동 전압 단자의 전압을, 데이터 전압 설정/문턱 전압(Vth) 보상 기간이나 발광 기간(Emitting)에 상승시키지 않고, 도 10에 도시된 바와 같이 초기화 기간 후에 바로 상승시키는 것은, 구동 전압 단자의 전압 변화가 구동 회로(300)의 각 노드에 커플링되어 미치는 영향을 안정화시킨 후 데이터 전압을 설정해야 구동 회로(300)가 안정적으로 동작될 수 있기 때문이다.
데이터 전압 설정 및 문턱 전압 보상 기간은 PAM 구동 회로(310) 및 PWM 구동 회로(320)에 각각 데이터 전압을 설정하고, 제 1 및 제 2 구동 트랜지스터(311, 321)의 문턱 전압(Vth)를 보상하기 위한 기간이다.
본 개시의 일 실시 예에 따르면, 도 10에 도시된 바와 같이, PWM 데이터 전압 설정 및 제 2 구동 트랜지스터(321)의 문턱 전압 보상이 먼저 수행되고, 이후에 PAM 데이터 전압 설정 및 제 1 구동 트랜지스터(311)의 문턱 전압 보상이 수행될 수 있다. 그러나, 실시 예에 따라 순서가 바뀔 수도 있음은 물론이다.
한편, 데이터 전압 설정 및 문턱 전압 보상 기간 동안에는 제어 신호(Emi, 예를 들어, +5V)에 따라 제 5 내지 제 8 트랜지스터(331 내지 334)가 모두 오프되며, 따라서, PAM 구동 회로(310)과 PWM 구동 회로(320)는 각각 독립된 상태로 데이터 전압 설정 및 문턱 전압 보상이 이루어지게 된다.
먼저, PWM 데이터 전압 설정 및 제 2 구동 트랜지스터(321)의 문턱 전압 보상 기간(PWM 데이터 + Vth 보상)은, 데이터 라인(Sig 배선)에서 전달된 PWM 데이터 전압이 제 2 구동 트랜지스터(321)의 게이트 단자(A)로 인가되는 구간이다.
구체적으로, 제어 신호(SPWM(n) 예를 들어, -5V)에 따라 제 3 및 제 4 트랜지스터(322, 323)가 온되면, PWM 데이터 전압은 제 4 트랜지스터(323), 제 2 구동 트랜지스터(321) 및 제 3 트랜지스터(322)를 차례로 지나며 A 노드에는 보상된 전압(PWM 데이터 전압 및 제 2 구동 트랜지스터(321)의 문턱 전압을 합한 값만큼의 전압)이 입력된다. 이에 따라, 보상된 전압은 제 1 커패시터(341)에 저장되며 A 노드는 플로팅 상태를 유지한다.
한편, 제어 신호(SPWM(n))은 디스플레이 패널(1000, 1000')의 내부 또는 외부의 게이트 드라이버에서 출력된 신호일 수 있다. SPWM(n)에서 n은 디스플레이 패널(1000, 1000')에 포함된 픽셀 라인의 번호를 의미한다.
예를 들어, 디스플레이 패널(1000,1000')에 매트릭스 형태로 배치된 복수의 픽셀이 270개의 가로 라인(또는 행)을 구성하는 경우라면, 게이트 드라이버는 1번 라인부터 270번 라인까지 각 라인에 포함된 픽셀들(또는 서브 픽셀들)의 제 3 및 제 4 트랜지스터(322, 323)를 라인 별로 순차적으로 온시키는 제어 신호 즉, SPWM 1부터 SPWM 270를 출력할 수 있다.
이에 따라, 디스플레이 패널(1000, 1000')에 포함된 픽셀들(또는 서브 픽셀들)의 제 3 및 제 4 트랜지스터(322, 323)는 라인 별로 순차적으로 온되며, PWM 데이터 전압은 매트릭스 형태로 배치된 복수의 픽셀의 라인 별로, 복수의 픽셀(정확하게는, 복수의 PWM 구동 회로(320))에 순차적으로 인가되게 된다.
한편, PAM 데이터 전압 설정 및 제 1 구동 트랜지스터(311)의 문턱 전압 보상 기간(PAM 데이터 + Vth 보상)은 데이터 라인(Sig 배선)에서 전달된 PAM 데이터 전압이 제 1 구동 트랜지스터(311)의 게이트 단자(C)로 인가되는 구간이다.
구체적으로, PAM 데이터 전압 설정 및 제 1 구동 트랜지스터(311)의 문턱 전압 보상 기간 동안, 제어 신호(SPAM)는 -5V이므로 제 1 트랜지스터(312) 및 제 2 트랜지스터(313)가 온된다.
상술한 PWM 구동 회로(320)의 내부 보상 원리와 마찬가지로, PAM 데이터 전압이 제 2 트랜지스터(313), 제 1 구동 트랜지스터(311) 및 제 1 트랜지스터(312)를 거쳐 C 노드에 입력되므로, C 노드에는 PAM 데이터 전압과 제 1 구동 트랜지스터(311)의 문턱 전압을 합한 값 만큼의 전압이 입력된다. 이와 같이 보상된 전압은 제 2 커패시터(342)에 저장되며, C 노드는 플로팅 상태를 유지한다.
한편, 제어 신호(SPAM)은 디스플레이 패널(1000, 1000')의 내부 또는 외부의 게이트 드라이버에서 출력된 신호일 수 있다. 본 개시의 일 실시 예에 따르면, 제어 신호 SPAM은 제어 신호 SPWM(n)과 달리, 디스플레이 패널(1000, 1000')에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 일괄적으로 인가될 수 있다.
예를 들어, 디스플레이 패널(1000,1000')에 매트릭스 형태로 배치된 복수의 픽셀이 270개의 가로 라인(또는 행)을 구성하는 경우라면, 게이트 드라이버는 디스플레이 패널(1000, 1000')에 포함된 270개의 가로 라인(또는 행)을 구성하는 모든 픽셀들(또는 서브 픽셀들)의 제 1 및 제 2 트랜지스터(312, 313)를 일괄적으로 온시키는 제어 신호 즉, SPAM을 출력할 수 있다.
이에 따라, 디스플레이 패널(1000, 1000')에 포함된 모든 픽셀들(또는 서브 픽셀들)의 제 1 및 제 2 트랜지스터(312, 313)는 일괄적으로 온되며, PAM 데이터 전압은 매트릭스 형태로 배치된 복수의 픽셀(정확하게는, 복수의 PAM 구동 회로(310))에 일괄적으로 인가될 수 있다.
이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀(정확하게는, 모든 PAM 구동 회로(310))에 일괄적으로 인가되는 PAM 데이터 전압은 동일한 크기의 전압일 수 있다.
또는, 본 개시의 다른 일 실시 예에 따르면, 디스플레이 패널(1000, 1000')은 복수의 영역으로 구분될 수 있는데, 이 경우, 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀(정확하게는, 모든 PAM 구동 회로(310))에 일괄적으로 인가되는 PAM 데이터 전압은, 영역에 따라 상이하게 인가될 수도 있다. 이에 관한 내용은 도 12a 및 도 12b를 통해 보다 자세히 설명하기로 한다.
발광 기간(Emitting)은 발광 소자(200)가 발광하는 구간이다. 발광 기간 동안 발광 소자(200)는, 구동 회로(300)가 제공하는 구동 전류의 진폭 및 펄스 폭에 따라 발광함으로써, 인가된 PAM 데이터 전압 및 PWM 데이터 전압에 대응되는 계조를 표현하게 된다.
구체적으로, 발광 기간 동안에는 제어 신호(Emi, 예를 들어 -5V)에 따라 제 5 내지 제 8 트랜지스터(331 내지 334)가 온되므로, PAM 구동 회로(310), PWM 구동 회로(320)는, 서로 전기적으로 연결되고, 구동 전압 단자 및 발광 소자(200)와도 전기적으로 연결된 상태가 된다.
발광 기간이 시작되면, 구동 전압 단자를 통해 구동 전압(VDD, 예를 들어, + 5V)가 제 5 트랜지스터(331), 제 7 트랜지스터(333), 제 1 구동 트랜지스터(311) 및 제 8 트랜지스터(334)를 통해 발광 소자(200)로 전달되므로 발광 소자(200) 양단에는 +10V의 전위차가 발생하여 발광 소자(200)가 발광을 시작한다. 이때, 발광 소자(200)를 발광시키는 구동 전류는 PAM 데이터 전압에 대응되는 진폭을 갖는다.
한편, 발광 기간에는 선형적으로 변화하는 전압인 스위프 전압(Vsweep)이 제 1 커패시터(341)로 인가된다. 예를 들어, 스위프 전압(Vsweep)이 +4V에서 0V로 점점 감소하는 전압인 경우, 제 1 커패시터(341)를 통해, 플로팅 상태에 있는 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 커플링 전압이 발생한다.
따라서, A 노드의 전압은 스위프 전압에 따라 감소하게 되고, 감소하던 A 노드의 전압이 제 2 구동 트랜지스터(321)의 문턱 전압에 도달하면, 제 2 구동 트랜지스터(321)는 오프 상태에서 온 상태가 된다.
제 2 구동 트랜지스터(321)가 온되면, 제 5 트랜지스터(331), 제 2 구동 트랜지스터(321) 및 제 6 트랜지스터(332)를 통해 구동 전압(VDD)(예를 들어, +5V)이 C 노드에 전달된다. 구동 전압(VDD)은 +5V이므로, VDD가 C 노드에 인가되면 제 1 구동 트랜지스터(311)는 오프된다. 제 1 구동 트랜지스터(311)가 오프되면, 구동 전압(VDD)이 발광 소자(200)까지 도달하지 못하게 되므로 발광 소자(200)의 발광은 종료된다.
이와 같이, PWM 구동 회로(320)는 구동 전압(VDD)(예를 들어, +5V)이 발광 소자(200)에 인가된 때부터, 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 인가된 전압이 스위프 전압(Vsweep)에 따라 변화하여 제 2 구동 트랜지스터(321)의 문턱 전압이 될 때까지, 구동 전류를 발광 소자(200)로 제공하게 된다. 즉, 구동 전류는 PWM 데이터에 대응되는 크기의 펄스 폭을 갖게 된다.
한편, 발광 소자(200)의 발광이 종료되었음에도 발광 소자(200)에 잔류하는 전하가 존재할 수가 있다. 이로 인해, 발광 종료 후에 발광 소자(200)가 미세하게 발광하는 문제점이 유발될 수 있으며, 이는, 낮은 계조(예를 들어, 블랙)를 표현할 때 특히 문제가 될 수 있다.
방전 기간(LED Discharging) 기간은, 발광 기간이 종료된 후 발광 소자(200)에 잔류하는 전하를 방전시키기 위한 기간으로, 구동 회로(300)는 제어 신호(Discharging)에 따라 제 11 트랜지스터(361)를 온시킴으로써, 발광 소자(200)에 잔류하는 전하를 그라운드 전압(VSS) 단자로 완전히 방전시키며, 이에 따라, 상술한 문제점이 해결될 수 있다.
한편, 제 11 트랜지스터(361)는, 발광 소자(200)가 TFT 층(3000) 위에 실장되어 구동 회로(300)와 전기적으로 연결되기 전에는, 구동 회로(300)의 이상 여부를 체크하기 위한 용도로 이용될 수 있다. 예를 들어, 제품의 개발자나 제조자는 발광 기간 동안 제어 신호(Test)를 통해 제 11 트랜지스터(361)를 온 시킨 후, 제 11 트랜지스터(361)를 흐르는 전류를 확인함으로써, 구동 회로(300)의 이상 여부(예를 들어, 회로의 쇼트나 오픈 등)를 체크할 수 있다.
도 10에 도시된 각종 데이터 신호(Sig), 전원 신호(VDD, VSS) 및 제어 신호(Vsweep, Emi, SPWM(n), SPAM, Vini, VST, Test/Discharging)는 외부의 TCON(Timing Controller), 프로세서, 각종 드라이버(예를 들어, 데이터 드라이버, 게이트 드라이버)등으로부터 수신될 수 있다. 이에 관한 자세한 내용은 본 개시의 요지와 무관하므로, 더 자세한 설명은 생략한다.
한편, 도 10에 도시된 바와 같이, 본 개시의 일 실시 예에 따르면, PAM 데이터 전압은 디스플레이 패널(1000, 1000')에 포함된 모든 PAM 구동 회로(310)에 일괄적으로 인가되는 것을 볼 수 있다. 이는, PAM 구동 회로의 구동 트랜지스터의 문턱 전압을 외부 보상 방식으로 보상하기 때문에 PAM 데이터 전압을 설정하기 위해 픽셀 라인을 스캔해야 하는, 종래 기술과의 차이점이 된다.
예를 들어, 120 헤르쯔(Hz)로 영상을 디스플레이하는 경우, 하나의 영상 프레임을 디스플레이하기 위해, 8300 마이크로 세컨드(us)가 이용되는데, 디스플레이 패널이 270개의 가로 라인(행)으로 구성된 경우, 전체 라인을 스캔하는데 2470us 정도의 시간이 소요된다.
따라서, 외부 보상 방식을 이용하는 경우, PWM 데이터 전압과 PAM 데이터 전압을 디스플레이 패널에 포함된 전체의 구동 회로에 설정하기 위해서는, 대략 5000us가 필요하므로, 한 프레임당 발광 기간이 차지할 수 있는 시간의 퍼센티지를 계산해 보면, (3300/8300)*100=39.8% 와 같이, 40%를 넘기기 어렵게 된다.
그러나, 본 개시의 일 실시 예에 따르면, PAM 데이터 전압이 일괄적으로 인가되어 구동 회로(300)에 설정되므로, 도 10에 도시된 각 기간들에 할당된 시간을 참조하여 한 프레임당 발광 기간이 차지할 수 있는 시간의 퍼센티지를 계산해 보면, (5760/8300)*100=69.3% 와 같이, 65% 이상이 확보될 수 있는 것을 볼 수 있다.
이와 같이, 발광 구간이 충분히 확보되면, 종래에 PWM 및 PAM 구동 트랜지스터들의 문턱 전압을 모두 외부 보상하기 위해 필요했던 각종 자원들(예를 들어, TCON, 메모리, 데이터 드라이버, PCB 등의 관련 기능)을 삭제할 수 있으므로, 동작의 단순화 및 비용 절감에 도움이 된다.
또한, 발광 구간이 짧으면 각 계조별 발광 제어 시간이 짧아지므로, PWM 방식을 통해 다양한 계조를 표현하는데 어려움이 있게 되는데, 이와 같은 문제를 해결할 수 있게 되며, 발광 소자의 수명 연장에도 도움이 될 수 있다.
도 11a 및 도 11b는 본 개시의 일 실시 예에 따른 구동 회로(300)의 A, C 노드에 대한 실험 파형이다. 특히, 도 11b는 도 11a에 도시된 파형에서 0 내지 500us 구간을 확대하여 도시한 도면이다.
실험에서 PWM 데이터 전압과 PAM 데이터 전압은 각각 +5V, +1V로 설정하였으며, 제 1 및 제 2 구동 트랜지스터(311, 321)의 문턱 전압은 모두 -1.9V로 설정하였다. 한편, 본 개시의 일 실시 예에 따르면, PAM 데이터 전압은 도 10에 도시된 바와 같이, 초기화 기간(20us), 유지 기간(20us), PWM 데이터 전압 설정 및 제 2 구동 트랜지스터(321)의 문턱 전압 보상 기간(2470us) 이후에 인가되는 것이나, 실험의 편의상 PAM 데이터 전압은 200us에 인가하였다.
도 11b를 참조하면, ① 구간(초기화 기간, 20us)에서 A, C 노드는 -5V로 초기화되고 있는 것을 볼 수 있다.
② 구간(유지 기간, 20us~40us)이 시작되면서, 구동 전압 단자의 전압이 -5V 에서 +5V로 상승하므로, 커플링 효과로 인해, 단자들(특히, C 단자)의 전압이 2V 까지 상승하는 것을 볼 수 있다. 그러나, 전술한 바와 같이, 유지 기간에는 A, C 단자에 초기 전압(Vini, 예를 들어, -5V)이 지속적으로 인가되므로, C 노드의 전압은 이내 안정을 찾고, -3.1V 정도로 유지되는 것을 볼 수 있다. 이 전압은 -5V는 아니나, 제 1 구동 트랜지스터(311)을 온시키기에는 충분한 전압니다.
한편, ③ 구간(PWM 데이터 전압 설정 및 제 2 구동 트랜지스터(321)의 문턱 전압 보상 기간)에서 PWM 데이터 전압이 인가됨에 따라 A 노드에는 +3.1V의 전압이 유지되는 것을 볼 수 있다. PWM 데이터 전압은 +5V이고, 제 2 구동 트랜지스터(321)의 문턱 전압은 -1.9V이므로, 두 전압이 더해져 +3.1V의 전압이 A 노드에 저장되어야 하는데, 이는 실험 결과와 일치한다.
한편, ④ 구간(PAM 데이터 전압 설정 및 제 1 구동 트랜지스터(311)의 문턱 전압 보상 기간)에는 PAM 데이터 전압(+1V)이 인가되므로, C 노드에는 PAM 데이터 전압(+1V)과 제 1 구동 트랜지스터(311)의 문턱 전압(-1.9V)가 더해진 전압인 -0.9V가 저장되어야 하며, 이 역시 실험 결과와 일치하는 것을 확인할 수 있다.
위와 같이, 보상된 전압이 A, C 노드에 설정된 후, 발광 소자(200)는 발광 기간에 발광하게 된다. 이때, 발광 소자(200)는 PWM 데이터 전압에 대응되는 시간 동안 발광하게 되는데, 여기서, PWM 데이터 전압에 대응되는 시간은, 발광 기간이 시작되는 시점 즉, 구동 전압(VDD)이 발광 소자(200)에 인가된 때부터, A 노드에 인가된 전압이 스위프 전압(Vsweep)에 따라 변화하여 제 2 구동 트랜지스터(321)의 문턱 전압이 될 때까지가 된다.
도 11a을 참조하면, 발광 기간(80)이 시작되는 시점부터 발광 소자(200)가 발광하는 것을 확인할 수 있다. 또한, A 노드 전압이 스위프 전압(Vsweep)에 따라 선형적으로 감소하는 것을 확인할 수 있으며, 선형적으로 감소하던 A 노드의 전압이 특정 전압에 도달하면, 발광 소자(200)가 발광을 멈추는 것을 확인할 수 있다.(도 11a의 LED emission)
도 12a 및 도 12b는 본 개시의 일 실시 예에 따라 디스플레이 패널(1000, 1000')을 통해 HDR(High Dynamic Ragne)을 구현하는 내용을 설명하기 위한 도면이다.
HDR은 디지털 영상에서 밝은 계조 영역은 더 밝게 표현하고, 어두운 계조의 영역은 더 어둡게 표현하여 사람이 실제 눈으로 보는 것에 가깝게 밝기의 범위(Dynamic Range)를 확장시키는 기술이다. 본 개시의 실시 예들에 따른 디스플레이 패널(1000, 1000')을 이용하여 HDR기능을 구현할 수 있다.
본 개시의 일 실시 예에 따르면, 복수의 디스플레이 패널(1000, 1000')을 조합하여 하나의 대면적의 디스플레이 패널(10000)을 구성할 수 있다. 이때, 대면적 디스플레이 패널(10000)을 구성하는 각 디스플레이 패널(1000, 1000')을 모듈라 패널이라고 하면, 도 12a는 9개의 모듈라 패널이 하나의 대면적 디스플레이 패널(10000)을 이루는 실시 예를 도시하고 있다. 한편, 대면적 디스플레이 패널(10000)을 구성하는 모듈라 패널의 개수가 9개에 한정되지 않음은 물론이다. 가령, 4개, 12개 등과 같이 다양한 개수의 모듈라 패널로 대면적 디스플레이 패널이 구성될 수 있다.
전술한 바와 같이, 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀(정확하게는, 모든 PAM 구동 회로(310))에 일괄적으로 인가되는 PAM 데이터 전압은, 동일한 크기의 전압일 수 있으며, 도 9는 이러한 실시 예에 대응된다. 즉, 도 9의 예에서는, PAM 데이터 전압이 하나의 데이터 라인(Sig 배선)을 통해 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀에 일괄적으로 인가되므로, 동일한 크기의 PAM 데이터 전압이 인가되게 된다. 즉, 하나의 모듈라 패널에는 동일한 PAM데이터 전압이 인가된다.
그러나, 이와 같이 모든 서브 픽셀에 동일한 PAM 데이터 전압이 인가되어야하는 것은 하나의 디스플레이 패널(1000, 1000')에 국한될 뿐, 각 모듈라 패널은 자신의 데이터 라인(Sig 배선)을 별도로 포함하므로, 각 모듈라 패널 별로는 다른 크기의 PAM 데이터 전압이 인가될 수 있다.
따라서, 도 12a와 같은 대면적 디스플레이 패널(10000)에서, HDR 구동이 요구되는 모듈라 패널이 있는 경우, 해당 모듈라 패널에는 다른 모듈라 패널과는 상이한 PAM 데이터 전압을 인가함으로써, HDR 기능을 구현할 수 있다. 가령, 영상의 밝은 부분을 더 밝게 표현하기 위해, 밝은 부분은 포함하는 모듈라 패널에는 다른 모듈라 패널보다 높은 PAM 데이터 전압을 인가할 수 있을 것이다.
한편, HDR 기능의 구현 예가 이에 한정되는 것은 아니다. 구체적으로, 전술한 바와 같이, 디스플레이 패널(1000, 1000') 즉, 모듈라 패널을 복수의 영역으로 구분하고, 나뉘어진 복수의 영역 단위로 HDR을 구현할 수도 있다
도 12b의 우측 도면은, 하나의 모듈라 패널을 9개의 영역 즉, 9개의 HDR 블럭으로 구분한 실시 예를 도시하고 있다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 가령, 실시 예에 따라 하나의 모듈라 패널이 4개, 12개 등과 같이 다양한 개수의 HDR 블록을 포함하도록 구현될 수 있음은 물론이다.
이 경우, 모듈라 패널에 포함된 모든 서브 픽셀에 일괄적으로 PAM 데이터를 인가하면서도 HDR 구동이 필요한 블럭에는 상이한 PAM 데이터 전압을 인가되어야 하는데, 이를 위해, 본 개시의 일 실시 예에 따르면, 나뉘어진 HDR 블록 별로 PAM 데이터 전압을 인가하는 별도의 배선이 마련될 수 있다.
도 12b의 좌측에 도시된 회로도는, HDR 블록 5에 포함된 모든 서브 픽셀 중 하나의 서브 픽셀을 구성하는 구동 회로(300)를 도시하고 있으며, 도시된 바와 같이 별도의 데이터 라인(PAM 데이터(Block 5), 90)를 포함하는 것을 볼 수 있다.
이와 같이, 하나의 디스플레이 패널(1000, 1000')을 복수의 영역으로 나누고, 나뉘어진 영역별로 PAM 데이터 전압을 인가하기 위한 별도의 데이터 라인을 마련하는 경우, 하나의 모듈라 패널 내에서도 나뉘어진 영역 별로 HDR을 구현할 수 있다.
한편, 이상에서는, 구동 회로(300)에 포함된 트랜지스터들(311, 312, 313, 321, 322, 323, 331, 332, 333, 334, 351, 352, 361)이 모두 PMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 일 실시 예에 따르면, 포함된 트랜지스터들이 모두 NMOSFET(N-channel Metal Oxide Semiconductor Field Effect Transistor)으로 구성된 구동 회로도 상술한 구동 회로(300)와 동일한 동작을 하도록 구현될 수 있다.
이때, NMOSFET으로 이루어진 구동 회로의 경우, 트랜지스터의 종류 차이로 인한 차이점(예를 들어, 소자들 간의 연결 관계 차이 및 인가되는 각종 신호의 극성 차이)을 제외하고는, 도 9 또는 도 12b의 구동 회로(300)와 동일한 동작을 수행할 수 있다. 당업자라면 PMOSFET을 기준으로 전술한 설명을 통해 NMOSET으로 구현된 구동 회로의 동작을 용이하게 이해할 수 있으므로, 이하 불필요한 중복 설명은 생략한다.
도 13은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성도이다. 도 13에 따르면, 디스플레이 장치(1300)는 디스플레이 패널(1000, 1000'), 패널 구동부(800) 및 프로세서(900)를 포함한다.
디스플레이 패널(1000, 1000')은 복수의 서브 픽셀을 구성하는 복수의 발광 소자(200) 및 각 발광 소자(200)들을 구동하기 위한 복수의 구동 회로(300)를 포함한다.
구체적으로, 디스플레이 패널(1000, 1000')은 게이트 라인들(G1 내지 Gn)과 데이터 라인들(D1 내지 Dm)이 상호 교차하도록 형성되고, 그 교차로 마련되는 영역에 구동 회로(300)가 형성될 수 있다. 예를 들어, 복수의 구동 회로(300) 각각은 인접한 R, G, B 서브 픽셀이 하나의 픽셀을 이루도록 구성될 수 있으나, 이에 한정되는 것은 아니다.
패널 구동부(800)는 프로세서(900)의 제어에 따라 디스플레이 패널(1000, 1000')(보다 구체적으로는, 복수의 구동 회로(300) 각각)을 구동하며, 타이밍 컨트롤러(810), 데이터 구동부(820) 및 게이트 구동부(830)를 포함할 수 있다.
타이밍 컨트롤러(810)는 외부로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 디스플레이 패널(1000, 1000'), 데이터 구동부(820), 게이트 구동부(830) 등에 제공할 수 있다.
특히, 타이밍 컨트롤러(810)는, 본 개시의 다양한 실시 예들에 따라, 각종 신호(Emi, Vsweep, Vini, VST, Test/Discharging) 중 적어도 하나를 구동 회로(300)에 인가할 수 있다. 또한, 실시 예에 따라, R, G, B 서브 픽셀 중 하나의 서브 픽셀을 선택하기 위한 제어 신호(MUX Sel R, G, B)를 구동 회로(300)에 인가할 수도 있다.
데이터 구동부(820)(또는 소스 드라이버, 데이터 드라이버)는, 데이터 신호를 생성하는 수단으로, 프로세서(900)로부터 R/G/B 성분의 영상 데이터 등 전달받아 데이터 전압(예를 들어, PWM 데이터 전압, PAM 데이터 전압)를 생성한다. 또한, 데이터 구동부(820)는 생성된 데이터 신호를 디스플레이 패널(1000, 1000')에 인가할 수 있다.
게이트 구동부(830)(또는, 게이트 드라이버)는 제어 신호(SPWM(n), 제어 신호(SPAM) 등 각종 제어 신호를 생성하는 수단으로, 생성된 각종 제어 신호를 디스플레이 패널(1000, 1000')의 특정한 행(또는, 특정한 가로 라인)에 전달하거나, 전체 라인에 전달한다.
또한, 게이트 구동부(830)는, 실시 예에 따라 구동 회로(300)의 구동 전압 단자에 구동 전압(VDD)을 인가할 수 있다.
한편, 데이터 구동부(820) 및 게이트 구동부(830)는, 전술한 바와 같이, 그 전/일부가 디스플레이 패널(1000')의 글래스(100) 일면에 형성된 TFT 층(300')에 포함되도록 구현되거나 별도의 반도체 IC로 구현되어 글래스(100)의 타 면에 배치될 수 있다.
프로세서(900)는 디스플레이 장치(1300)의 전반적인 동작을 제어한다. 특히, 프로세서(900)는 패널 구동부(800)를 제어하여 디스플레이 패널(1000, 1000')을 구동함으로써, 구동 회로(300)가 상술한 동작들을 수행하도록 할 수 있다.
이를 위해, 프로세서(900)는 중앙처리장치(central processing unit(CPU)), micro-controller, 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 이상으로 구현될 수 있다.
구체적으로, 본 개시의 일 실시 예에 따르면, 프로세서(900)는, PWM 데이터 전압에 따라 구동 전류의 펄스 폭을 설정하고, PAM 데이터 전압에 따라 구동 전류의 진폭을 설정하도록 패널 구동부(800)를 제어할 수 있다. 이때, 프로세서(900)는 디스플레이 패널(1000, 1000')이 n 개의 행과 m 개의 열로 구성된 경우, 행 단위(가로 라인 단위)로 PWM 데이터 전압이 인가되도록 패널 구동부(800)를 제어할 수 있다. 또한, 프로세서(900)는 디스플레이 패널(1000, 1000')의 전체 서브 픽셀에 일괄적으로 PAM 데이터 전압이 인가되도록 패널 구동부(800)을 제어할 수 있다.
이후, 프로세서(900)는 디스플레이 패널(100)에 포함된 복수의 구동 회로(300)에 일제히 구동 전압(VDD)을 인가하고, 복수의 구동 회로(300) 각각의 PWM 구동 회로(320)에 선형 변화 전압(스위프 전압)이 인가되도록 패널 구동부(800)를 제어함으로써, 영상을 디스플레이할 수 있다.
이때, 프로세서(900)가 패널 구동부(800)를 제어하여 디스플레이 패널(1000, 1000')에 포함된 각 구동 회로(300)의 동작을 제어하는 구체적인 내용은 전술한 바와 같으므로, 중복 설명은 생략하기로 한다.
한편, 도 13에서는 프로세서(900)와 타이밍 컨트롤러(810)를 별도의 구성요소로 설명하였으나, 실시 예에 따라 프로세서(900) 없이, 타이밍 컨트롤러(810)가 프로세서(900)의 기능을 수행할 수도 있다.
도 14는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구동 방법을 나타내는 흐름도이다. 도 14를 설명함에 있어, 전술한 것과 중복되는 내용은 상세한 설명을 생략한다.
본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000, 1000')은 하나의 영상 프레임에 대해, 초기화 기간(Initialize), 유지 기간(Hold), 데이터 전압 설정 및 문턱 전압(Vth) 보상 기간, 발광 기간(Emitting) 순으로 구동될 수 있다.
도 14를 참조하면, 디스플레이 패널(1000, 1000')은, 초기화 기간 동안 PAM 구동 회로(310) 및 PWM 구동 회로(320)의 구동 트랜지스터(311, 321)의 게이트 단자(C, A) 전압을 초기화할 수 있다(S1410).
한편, 초기화 기간이 끝나면, 구동 전압 단자의 전압이 변화되는데, 이러한 변화가 구동 트랜지스터(311, 321)의 게이트 단자(C, A)에 커플링되는 것을 막기 위해, 디스플레이 패널(1000, 1000')은 유지 기간(Hold) 동안 구동 트랜지스터(311, 321)의 게이트 단자(C, A) 전압을 초기화된 상태로 유지한다(S1420).
이후, 디스플레이 패널(1000, 1000')은 데이터 전압을 설정하고, 구동 트랜지스터(311, 321)의 문턱 전압을 보상한다(S1430). 구체적으로, 디스플레이 패널(1000, 1000')은, 제 2 구동 트랜지스터(321)의 게이트 단자(A)에 PWM 데이터 전압 및 제 2 구동 트랜지스터(321)의 문턱 전압을 합한 값 만큼의 전압을 인가하고, 제 1 구동 트랜지스터(311)의 게이트 단자(C)에 PAM 데이터 전압 및 제 1 구동 트랜지스터(311)의 문턱 전압을 합한 값 만큼의 전압을 인가한다.
이때, PWM 데이터 전압은 디스플레이 패널(1000, 1000')에 포함된 픽셀 라인 별로 인가되며, PAM 데이터 전압은 디스플레이 패널(1000, 1000')에 포함된 모든 픽셀(또는 모든 서브 픽셀)에 대해 일괄적으로 인가될 수 있다.
여기서, PAM 데이터 전압이 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀에 "일괄적으로 인가"된다고 함은, PAM 데이터 전압이 반드시 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀에 "시간적으로 동시에 인가"되어야하는 것을 의미하는 것은 아니다.
즉, 예를 들어, 디스플레이 패널(1000, 1000')에 포함된 모든 서브 픽셀에 데이터 라인(Sig 또는 PAM data(Block x))이 직접 연결된 경우에는, "일괄적으로 인가"된다는 것이, 모든 서브 픽셀에 시간적으로 동시에 인가되는 것을 의미할 수도 있다.
그러나, 픽셀로 인가된 PAM 데이터 전압을 먹스를 통해 시분할하여 서브 픽셀에 인가하는 형태로 디스플레이 패널(1000, 1000')이 구현된 경우에는, PAM 데이터 전압이 디스플레이 패널(1000, 1000')의 전체 라인에 대해 일괄적으로 한꺼번에 인가되기는 하나, 모든 서브 픽셀에까지 시간적으로 동시에 인가되는 것은 아니기 때문이다.
즉, 본 개시의 다양한 실시 예들에서 PAM 데이터 전압이 일괄적으로 인가된다고 하는 것은, PAM 데이터 전압이, PWM 데이터 전압과 같이(또는 외부 보상 방식에서 PAM 데이터 전압과 같이) 라인 별로 순차적으로 인가되는 것이 아니라, 전체 라인에 대해 한꺼번에 인가되는 것을 의미할 수 있다.
이에 따라, 디스플레이 패널(1000, 1000')은 PAM 데이터 전압에 대응되는 진폭 및 PWM 데이터 전압에 대응되는 펄스 폭을 갖는 구동 전류를 통해 발광 소자(200)를 발광시킴으로써 계조를 표현할 수 있다(S1440).
한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(1000, 1000')은 발광 기간이 종료된 후 발광 소자(200)에 잔류하는 전하를 방전시킬 수도 있음은 전술한 바와 같다.
이상에서는, 발광 소자(200)가 마이크로 LED인 것을 예로 들어 설명하였으나, 이에 한정되는 것은 아니다. 즉, 실시 예에 따라 발광 소자(200)가 100 마이크로미터이상의 크기를 갖는 LED인 경우에도 상술한 본 개시의 다양한 실시 예들에 따른 구동 회로(300)가 적용될 수 있음은 물론이다.
또한, 이상에서는, 디스플레이 패널(1000, 1000')이 COG 타입인 것을 예로 들어 설명하였으나, 실시 예에 따라 COB 타입의 디스플레이 패널에도 상술한 본 개시의 다양한 실시 예들에 따른 구동 회로(300)가 적용될 수 있을 것이다. COB 타입의 디스플레이 패널의 경우, COG 방식과는 달리 글래스(100) 대신 기판이 이용되는 데, 이 경우 기판을 관통하는 홀을 형성하고, 홀을 통해 기판의 일면과 타면을 전기적으로 연결함으로써, 기판의 일 면에 마련된 구동 회로(300)와 기판의 타 면에 마련된 각종 회로들이 전기적으로 연결될 수 있을 것이다.
이상 설명한 바와 같이 본 개시의 다양한 실시 예에 따르면, 디스플레이 패널에 포함된 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다. 또한, 디스플레이 패널을 구성하는 무기 발광 소자의 얼룩이나 색상을 보정할 수 있고, 모듈 형태의 디스플레이 패널들을 조합하여 대면적의 디스플레이 패널을 구성할 경우에도 각 디스플레이 패널 모듈 간의 휘도나 색상 차이를 보정할 수 있다. 또한, 보다 최적화된 구동 회로의 설계가 가능하여, 보다 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 되며, 디스플레이 패널의 소형화 및 경량화에 이바지할 수 있다. 또한, 개발자가 원하는 크기 단위로 HDR을 구현할 수 있게 된다. 또한, 내부 보상 회로에 커패시터를 사용하지 않아 주변의 기생 캐패시턴스에 의한 커플링 노이즈가 제거되므로, 회로 구동의 성능을 향상 시킬 수 있다.
한편, 본 개시의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 여기서, 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 디스플레이 장치(1200)를 포함할 수 있다.
상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 상기 프로세서의 제어하에 다른 구성요소들을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
일 실시 예에 따르면, 본 개시에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 따른 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 한 것이고, 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
200 : 발광 소자 300 : 구동 회로

Claims (20)

  1. 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치된 디스플레이 패널에 있어서,
    상기 복수의 서브 픽셀 각각은,
    PAM(Pulse Amplitude Modulation) 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 인가받는 구동 회로; 및
    상기 구동 회로와 전기적으로 연결되도록 상기 구동 회로 상에 실장되고, 상기 구동 회로로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 무기 발광 소자;를 포함하며,
    상기 PAM 데이터 전압은,
    상기 디스플레이 패널에 포함된 상기 복수의 픽셀에 일괄적으로(at once) 인가되고,
    상기 구동 회로는,
    상기 인가된 PWM 데이터 전압에 기초하여 상기 구동 전류의 펄스 폭을 제어하기 위한 PWM 구동 회로; 및
    상기 인가된 PAM 데이터 전압에 기초하여 상기 구동 전류의 진폭을 제어하기 위한 PAM 구동 회로;를 포함하고,
    상기 PAM 구동 회로는,
    제 1 구동 트랜지스터;
    상기 제 1 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 1 트랜지스터; 및
    드레인 단자가 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 1 트랜지스터의 게이트 단자에 연결된 제 2 트랜지스터;를 포함하고,
    상기 PWM 구동 회로는,
    제 2 구동 트랜지스터;
    상기 제 2 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 3 트랜지스터; 및
    드레인 단자가 상기 제 2 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 3 트랜지스터의 게이트 단자에 연결된 제 4 트랜지스터;를 포함하고,
    상기 구동 회로는,
    소스 단자가 상기 구동 회로의 구동 전압 단자에 연결되고, 드레인 단자가 상기 제 4 트랜지스터의 드레인 단자와 상기 제 2 구동 트랜지스터의 소스 단자에 공통 연결된 제 5 트랜지스터;
    소스 단자가 상기 제 2 구동 트랜지스터의 드레인 단자에 연결되고, 드레인 단자가 상기 제 1 구동 트랜지스터의 게이트 단자에 연결된 제 6 트랜지스터;
    소스 단자가 상기 제 2 구동 트랜지스터의 소스 단자, 상기 제 4 트랜지스터의 드레인 단자 및 상기 제 5 트랜지스터의 드레인 단자에 공통 연결되고, 드레인 단자가 상기 제 1 구동 트랜지스터의 소스 단자 및 상기 제 2 트랜지스터의 드레인 단자에 공통 연결된 제 7 트랜지스터;
    소스 단자가 상기 제 1 구동 트랜지스터의 드레인 단자에 연결되고, 드레인 단자가 상기 무기 발광 소자의 애노드 단자에 연결된 제 8 트랜지스터; 및
    일 단이 상기 제 2 구동 트랜지스터의 게이트 단자 및 상기 제 3 트랜지스터의 드레인 단자에 공통 연결되고, 타 단이 선형적으로 변화하는 스위프 전압을 인가받는 제 1 캐패시터;를 더 포함하고,
    상기 무기 발광 소자의 캐소드 단자는, 상기 구동 회로의 그라운드 전압 단자에 연결되는 것을 특징으로 하는 디스플레이 패널.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 PAM 구동 회로는,
    상기 PAM 데이터 전압이 인가되면, 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 제 1 구동 트랜지스터의 문턱 전압 및 상기 인가된 PAM 데이터 전압에 기초한 제 1 전압을 인가하고,
    상기 PWM 구동 회로는,
    상기 PWM 데이터 전압이 인가되면, 상기 제 2 구동 트랜지스터의 문턱 전압 및 상기 인가된 PWM 데이터 전압에 기초한 제 2 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가하는 것을 특징으로 하는 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 구동 회로는,
    상기 구동 회로를 구동하는 구동 전압이 상기 제 1 구동 트랜지스터를 통해 상기 무기 발광 소자에 인가되고 상기 PWM 구동 회로에 선형적으로 변화하는 스위프 전압이 인가되면, 상기 구동 전압이 상기 무기 발광 소자에 인가된 때부터, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 상기 제 2 전압이 상기 스위프 전압에 따라 변화하여 상기 제 2 구동 트랜지스터의 문턱 전압이 될 때까지, 상기 인가된 PAM 데이터 전압에 대응되는 진폭의 구동 전류를 상기 무기 발광 소자로 제공하는 것을 특징으로 하는 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 PWM 데이터 전압은,
    상기 매트릭스 형태로 배치된 복수의 픽셀의 라인 별로, 상기 복수의 픽셀에 순차적으로 인가되는 것을 특징으로 하는 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 복수의 서브 픽셀에 일괄적으로 인가되는 PAM 데이터 전압은, 동일한 크기의 전압인 것을 특징으로 하는 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 디스플레이 패널은, 복수의 영역으로 구분되고,
    상기 PAM 구동 회로는,
    상기 복수의 영역 별로, 상기 PAM 데이터 전압을 인가받는 것을 특징으로 하는 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 복수의 영역 중 HDR(High Dynamic Range) 구동을 위한 적어도 하나의 영역에 인가되는 PAM 데이터 전압은, 나머지 영역에 인가되는 PAM 데이터 전압과는 상이한 것을 특징으로 하는 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 복수의 서브 픽셀은, 적색(R) 빛을 발광하는 무기 발광 소자를 포함하는 R 서브 픽셀, 녹색(G) 빛을 발광하는 무기 발광 소자를 포함하는 G 서브 픽셀 및 청색(B) 빛을 발광하는 무기 발광 소자를 포함하는 B 서브 픽셀을 포함하는 것을 특징으로 하는 디스플레이 패널.
  10. 삭제
  11. 제 3 항에 있어서,
    상기 PAM 구동 회로는,
    상기 제 1 및 제 2 트랜지스터가 온된 동안 상기 제 2 트랜지스터의 소스 단자를 통해 상기 PAM 데이터 전압이 인가되면, 온된 상기 제 1 구동 트랜지스터를 통해 상기 인가된 PAM 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압을 합한 값만큼의 상기 제 1 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 인가하는 것을 특징으로 하는 디스플레이 패널.
  12. 삭제
  13. 제 3 항에 있어서,
    상기 PWM 구동 회로는,
    상기 제 3 및 제 4 트랜지스터가 온된 동안 상기 제 4 트랜지스터의 소스 단자를 통해 상기 PWM 데이터 전압이 인가되면, 온된 상기 제 2 구동 트랜지스터를 통해 상기 인가된 PWM 데이터 전압 및 상기 제 2 구동 트랜지스터의 문턱 전압을 합한 값만큼의 상기 제 2 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 인가하는 것을 특징으로 하는 디스플레이 패널.
  14. 삭제
  15. 제 3 항에 있어서,
    상기 구동 회로는,
    상기 제 5 내지 제 8 트랜지스터가 오프된 동안 상기 PAM 구동 회로와 상기 PWM 구동 회로를 독립적으로 구동하여, 상기 제 1 구동 트랜지스터 및 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 제 1 전압 및 상기 제 2 전압을 각각 인가하고,
    상기 제 5 내지 제 8 트랜지스터가 온되고 상기 제 1 캐패시터를 통해 상기 스위프 전압이 인가되면, 상기 PAM 구동 회로와 상기 PWM 구동 회로를 함께 구동하여, 상기 제 2 구동 트랜지스터의 게이트 단자에 인가된 상기 제 2 전압이 상기 스위프 전압에 따라 변화하여 상기 제 2 구동 트랜지스터의 문턱 전압이 될 때까지, 상기 인가된 PAM 데이터 전압에 대응되는 진폭의 구동 전류를 상기 무기 발광 소자로 제공하는 것을 특징으로 하는 디스플레이 패널.
  16. 제 1 항에 있어서,
    상기 구동 회로는,
    드레인 단자가 상기 제 1 구동 트랜지스터의 게이트 단자 및 상기 제 1 트랜지스터의 드레인 단자에 공통 연결되고, 소스 단자가 초기 전압을 인가받는 제 9 트랜지스터;
    소스 단자가 상기 제 1 캐패시터의 상기 일 단에 연결되고, 드레인 단자가 상기 제 9 트랜지스터의 소스 단자에 연결되는 제 10 트랜지스터; 및
    일 단이 상기 구동 전압 단자에 연결되고, 타 단이 상기 제 1 구동 트랜지스터의 게이트 단자, 상기 제 1 트랜지스터의 드레인 단자, 상기 제 9 트랜지스터의 드레인 단자 및 상기 제 6 트랜지스터의 드레인 단자와 공통 연결되는 제 2 캐패시터;를 더 포함하는 것을 특징으로 하는 디스플레이 패널.
  17. 제 16 항에 있어서,
    상기 구동 회로는,
    상기 제 9 및 제 10 트랜지스터가 온되면, 상기 초기 전압을 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 인가하여 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자 전압을 초기화하고,
    상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자 전압이 초기화된 이후에 구동 전압이 상기 제 2 캐패시터를 통해 상기 제 1 구동 트랜지스터의 게이트 단자에 커플링되는 것을 막기 위해, 상기 구동 전압이 상기 제 2 캐패시터의 상기 일 단에 인가된 후에도 온된 상기 제 9 및 제 10 트랜지스터를 통해 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 상기 초기 전압을 인가하는 것을 특징으로 하는 디스플레이 패널.
  18. 제 16 항에 있어서,
    상기 구동 회로는,
    상기 무기 발광 소자의 애노드 단자 및 캐소드 단자 사이에 연결된 제 11 트랜지스터;를 더 포함하는 것을 특징으로 하는 디스플레이 패널.
  19. 제 18 항에 있어서,
    상기 제 11 트랜지스터는,
    상기 무기 발광 소자가 상기 구동 회로에 실장되기 전에는, 상기 구동 회로의 이상 여부를 체크하기 위해 온 되고,
    상기 무기 발광 소자가 상기 구동 회로에 실장된 이후에는, 상기 무기 발광 소자에 잔류하는 전하를 방전시키기 위해 온되는 것을 특징으로 하는 디스플레이 패널.
  20. 복수의 서브 픽셀을 각각 포함하는 복수의 픽셀이 매트릭스 형태로 배치된 디스플레이 패널의 구동 방법에 있어서,
    상기 복수의 서브 픽셀 각각은,
    PAM(Pulse Amplitude Modulation) 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 인가받는 구동 회로; 및
    상기 구동 회로와 전기적으로 연결되도록 상기 구동 회로 상에 실장되고, 상기 구동 회로로부터 제공되는 구동 전류에 기초하여 빛을 발광하는 무기 발광 소자;를 포함하고,
    상기 구동 회로는,
    상기 인가된 PAM 데이터 전압에 기초하여 상기 구동 전류의 진폭을 제어하기 위한 PAM 구동 회로; 및
    상기 인가된 PWM 데이터 전압에 기초하여 상기 구동 전류의 펄스 폭을 제어하기 위한 PWM 구동 회로;를 포함하며,
    상기 PAM 데이터 전압은, 상기 디스플레이 패널에 포함된 상기 복수의 픽셀에 일괄적으로(at once) 인가되며,
    상기 PAM 구동 회로는,
    제 1 구동 트랜지스터;
    상기 제 1 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 1 트랜지스터; 및
    드레인 단자가 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 1 트랜지스터의 게이트 단자에 연결된 제 2 트랜지스터;를 포함하고,
    상기 PWM 구동 회로는,
    제 2 구동 트랜지스터;
    상기 제 2 구동 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 3 트랜지스터; 및
    드레인 단자가 상기 제 2 구동 트랜지스터의 소스 단자에 연결되고, 게이트 단자가 상기 제 3 트랜지스터의 게이트 단자에 연결된 제 4 트랜지스터;를 포함하고,
    상기 구동 회로는,
    소스 단자가 상기 구동 회로의 구동 전압 단자에 연결되고, 드레인 단자가 상기 제 4 트랜지스터의 드레인 단자와 상기 제 2 구동 트랜지스터의 소스 단자에 공통 연결된 제 5 트랜지스터;
    소스 단자가 상기 제 2 구동 트랜지스터의 드레인 단자에 연결되고, 드레인 단자가 상기 제 1 구동 트랜지스터의 게이트 단자에 연결된 제 6 트랜지스터;
    소스 단자가 상기 제 2 구동 트랜지스터의 소스 단자, 상기 제 4 트랜지스터의 드레인 단자 및 상기 제 5 트랜지스터의 드레인 단자에 공통 연결되고, 드레인 단자가 상기 제 1 구동 트랜지스터의 소스 단자 및 상기 제 2 트랜지스터의 드레인 단자에 공통 연결된 제 7 트랜지스터;
    소스 단자가 상기 제 1 구동 트랜지스터의 드레인 단자에 연결되고, 드레인 단자가 상기 무기 발광 소자의 애노드 단자에 연결된 제 8 트랜지스터; 및
    일 단이 상기 제 2 구동 트랜지스터의 게이트 단자 및 상기 제 3 트랜지스터의 드레인 단자에 공통 연결되고, 타 단이 선형적으로 변화하는 스위프 전압을 인가받는 제 1 캐패시터;를 더 포함하고,
    상기 무기 발광 소자의 캐소드 단자는, 상기 구동 회로의 그라운드 전압 단자에 연결되는 것을 특징으로 하는 구동 방법.
KR1020180118310A 2018-10-04 2018-10-04 디스플레이 패널 및 디스플레이 패널의 구동 방법 KR102538488B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180118310A KR102538488B1 (ko) 2018-10-04 2018-10-04 디스플레이 패널 및 디스플레이 패널의 구동 방법
CN201910089563.5A CN111009210B (zh) 2018-10-04 2019-01-30 显示面板以及显示面板的驱动方法
TW108103943A TWI809038B (zh) 2018-10-04 2019-01-31 顯示面板以及顯示面板的驅動方法
US16/263,271 US10706766B2 (en) 2018-10-04 2019-01-31 Display panel and method for driving the display panel
PCT/KR2019/001343 WO2020071594A1 (en) 2018-10-04 2019-01-31 Display panel and method for driving the display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180118310A KR102538488B1 (ko) 2018-10-04 2018-10-04 디스플레이 패널 및 디스플레이 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20200038735A KR20200038735A (ko) 2020-04-14
KR102538488B1 true KR102538488B1 (ko) 2023-06-01

Family

ID=70052272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180118310A KR102538488B1 (ko) 2018-10-04 2018-10-04 디스플레이 패널 및 디스플레이 패널의 구동 방법

Country Status (5)

Country Link
US (1) US10706766B2 (ko)
KR (1) KR102538488B1 (ko)
CN (1) CN111009210B (ko)
TW (1) TWI809038B (ko)
WO (1) WO2020071594A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10885830B2 (en) * 2018-07-24 2021-01-05 Innolux Corporation Electronic device capable of reducing color shift
KR102612390B1 (ko) * 2018-12-19 2023-12-12 엘지디스플레이 주식회사 표시 패널 및 표시 장치
EP3754639B1 (en) 2019-06-17 2023-09-27 Samsung Electronics Co., Ltd. Display module and driving method thereof
US11056081B2 (en) * 2019-08-09 2021-07-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
EP4010895A4 (en) 2020-01-03 2022-12-28 Samsung Electronics Co., Ltd. DISPLAY MODULE
EP4018431A4 (en) * 2020-01-03 2022-10-12 Samsung Electronics Co., Ltd. DISPLAY MODULE AND METHOD OF CONTROLLING IT
US11483182B2 (en) * 2020-01-08 2022-10-25 Avicenatech Corp. Optical transceiver design for short distance communication systems based on microLEDs
CN111145686B (zh) * 2020-02-28 2021-08-17 厦门天马微电子有限公司 一种像素驱动电路、显示面板及驱动方法
US11455947B2 (en) * 2020-03-12 2022-09-27 Beijing Boe Technology Development Co., Ltd. Pixel circuit, driving method thereof and display device
WO2021215817A1 (ko) * 2020-04-24 2021-10-28 삼성전자주식회사 디스플레이 패널
US11100849B1 (en) * 2020-05-13 2021-08-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and driving method thereof
CN111477164B (zh) 2020-05-13 2022-04-05 深圳市华星光电半导体显示技术有限公司 一种显示器的驱动电路
CN111462685B (zh) * 2020-05-29 2021-08-31 上海天马有机发光显示技术有限公司 一种像素驱动电路及其驱动方法、显示面板和显示装置
KR20220020079A (ko) 2020-08-11 2022-02-18 삼성전자주식회사 디스플레이 장치 및 이의 제어 방법
WO2022059933A1 (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 디스플레이 모듈
TWI740653B (zh) * 2020-09-18 2021-09-21 友達光電股份有限公司 閘極驅動電路
CN114333685B (zh) * 2020-09-25 2023-08-08 京东方科技集团股份有限公司 像素驱动结构及显示面板
CN115699152A (zh) 2020-10-08 2023-02-03 三星电子株式会社 电子装置及其控制方法
CN113674678B (zh) 2020-10-12 2023-11-10 友达光电股份有限公司 显示装置及驱动方法
EP4184496A4 (en) * 2020-11-04 2023-12-20 Samsung Electronics Co., Ltd. DISPLAY DEVICE
CN112331135B (zh) 2020-11-05 2021-09-24 Tcl华星光电技术有限公司 显示面板及驱动方法
US20240005861A1 (en) * 2020-11-10 2024-01-04 Sony Group Corporation Light-emitting device, method of driving light-emitting device, and electronic apparatus
CN114566117B (zh) * 2020-11-13 2023-09-12 西安诺瓦星云科技股份有限公司 显示驱动方法及装置和led显示系统
TWI754513B (zh) * 2020-12-31 2022-02-01 友達光電股份有限公司 顯示裝置的像素電路
KR20220103551A (ko) * 2021-01-15 2022-07-22 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220103550A (ko) 2021-01-15 2022-07-22 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
CN113096589B (zh) * 2021-04-08 2022-05-06 中国科学院微电子研究所 一种像素电路、像素电路的驱动方法及显示装置
KR20220146220A (ko) * 2021-04-23 2022-11-01 삼성전자주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
TWI806335B (zh) * 2021-05-11 2023-06-21 瑞鼎科技股份有限公司 發光二極體顯示驅動裝置及其運作方法
US11682341B2 (en) 2021-07-14 2023-06-20 Innolux Corporation Light emitting device and light emitting method
KR20230023482A (ko) * 2021-08-10 2023-02-17 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
US11663960B2 (en) * 2021-08-19 2023-05-30 Innolux Corporation Electronic device
CN113658551B (zh) * 2021-08-19 2022-10-04 深圳市华星光电半导体显示技术有限公司 像素电路驱动方法、像素驱动装置以及显示装置
KR20230029235A (ko) * 2021-08-24 2023-03-03 삼성전자주식회사 전자 장치 및 그 제어 방법
TWI803981B (zh) * 2021-09-17 2023-06-01 友達光電股份有限公司 驅動電路、顯示裝置及其驅動方法
KR20230053781A (ko) 2021-10-14 2023-04-24 삼성디스플레이 주식회사 표시 장치
KR20230056081A (ko) 2021-10-19 2023-04-27 삼성디스플레이 주식회사 표시 장치
CN113990243B (zh) * 2021-11-04 2023-01-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置及显示驱动方法
TWI802078B (zh) * 2021-11-12 2023-05-11 友達光電股份有限公司 畫素電路及驅動方法
US11810512B2 (en) * 2021-12-16 2023-11-07 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel circuit and display panel
KR20230110931A (ko) * 2022-01-17 2023-07-25 한국전자통신연구원 화소 회로 구동 방법과 이를 위한 화소 회로 및 이를 이용하는 디스플레이 모듈
WO2023219310A1 (ko) * 2022-05-11 2023-11-16 삼성전자 주식회사 전자 장치 및 이의 동작 방법
CN115050313A (zh) * 2022-06-22 2022-09-13 上海闻泰信息技术有限公司 子像素电路
TWI811120B (zh) * 2022-07-20 2023-08-01 友達光電股份有限公司 斜波電壓產生器及顯示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022305A1 (en) * 2004-07-30 2006-02-02 Atsuhiro Yamashita Active-matrix-driven display device
US20120313923A1 (en) * 2011-06-08 2012-12-13 Sony Corporation Pixel circuit, display device, electronic device, and pixel circuit driving method

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206633A (en) * 1991-08-19 1993-04-27 International Business Machines Corp. Self calibrating brightness controls for digitally operated liquid crystal display system
US5561441A (en) * 1993-04-08 1996-10-01 Citizen Watch Co., Ltd. Liquid crystal display device
US7167169B2 (en) 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
JP2004302410A (ja) 2003-03-19 2004-10-28 Ricoh Co Ltd 画素駆動回路、空間光変調装置及び画像表示装置
US7663589B2 (en) * 2004-02-03 2010-02-16 Lg Electronics Inc. Electro-luminescence display device and driving method thereof
US7675249B2 (en) 2004-07-12 2010-03-09 Sony Corporation Apparatus and method for driving backlight unit
KR100629179B1 (ko) * 2004-12-31 2006-09-28 엘지전자 주식회사 유기 전계발광 표시소자 및 그 구동방법
JP4501839B2 (ja) * 2005-01-17 2010-07-14 セイコーエプソン株式会社 電気光学装置、駆動回路及び電子機器
KR100638723B1 (ko) 2005-02-04 2006-10-30 삼성전기주식회사 Led 어레이 구동 장치 및 이를 이용한 백라이트 구동 장치
JP4494298B2 (ja) * 2005-06-24 2010-06-30 シャープ株式会社 駆動回路
US8004478B2 (en) * 2006-07-06 2011-08-23 Lg Display Co., Ltd. Display device and method of driving a display device
KR100758987B1 (ko) 2006-09-26 2007-09-17 삼성전자주식회사 Ｌｅｄ 발광 장치 및 그 제어 방법
US7808497B2 (en) 2006-11-14 2010-10-05 Wintek Corporation Driving circuit and method for AMOLED using power pulse feed-through technique
WO2008088892A2 (en) 2007-01-19 2008-07-24 Pixtronix, Inc. Sensor-based feedback for display apparatus
US8482506B2 (en) * 2007-01-25 2013-07-09 The Hong Kong University Of Science And Technology Transient liquid crystal architecture
JP5152714B2 (ja) 2007-09-20 2013-02-27 ハリソン東芝ライティング株式会社 発光装置および灯具
US8120555B2 (en) * 2007-11-02 2012-02-21 Global Oled Technology Llc LED display with control circuit
KR100914929B1 (ko) 2008-03-12 2009-09-01 한국과학기술원 화소회로 및 그 구동방법
US8125472B2 (en) 2009-06-09 2012-02-28 Global Oled Technology Llc Display device with parallel data distribution
JP2011033877A (ja) * 2009-08-03 2011-02-17 Canon Inc 補正値の決定方法
KR101056281B1 (ko) * 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101084236B1 (ko) 2010-05-12 2011-11-16 삼성모바일디스플레이주식회사 표시장치 및 그 구동 방법
US9217862B2 (en) 2010-06-08 2015-12-22 Prysm, Inc. Local dimming on light-emitting screens for improved image uniformity in scanning beam display systems
JP2012083561A (ja) 2010-10-12 2012-04-26 Canon Inc 表示装置
KR101789235B1 (ko) 2010-11-09 2017-10-24 삼성디스플레이 주식회사 표시 장치 구동 방법
GB2477384B (en) 2011-01-04 2011-12-21 Prysm Inc Fine brightness control in panels or screens with pixels
KR101850990B1 (ko) * 2011-07-06 2018-04-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9773443B2 (en) 2013-06-06 2017-09-26 Intel Corporation Thin film transistor display backplane and pixel circuit therefor
WO2014208441A1 (ja) 2013-06-28 2014-12-31 日本精機株式会社 混色装置及び表示装置
KR102148473B1 (ko) 2013-07-31 2020-08-27 엘지디스플레이 주식회사 광원 구동장치 및 이를 이용한 액정표시장치
EP3304537A1 (en) * 2015-06-05 2018-04-11 Apple Inc. Emission control apparatuses and methods for a display panel
US10262586B2 (en) 2016-03-14 2019-04-16 Apple Inc. Light-emitting diode display with threshold voltage compensation
US20180075798A1 (en) * 2016-09-14 2018-03-15 Apple Inc. External Compensation for Display on Mobile Device
KR102592306B1 (ko) * 2016-10-19 2023-10-20 엘지전자 주식회사 디스플레이 장치 및 그 구동 방법
KR102619139B1 (ko) * 2016-11-30 2023-12-27 엘지디스플레이 주식회사 전계 발광 표시 장치
WO2018190503A1 (en) * 2017-04-11 2018-10-18 Samsung Electronics Co., Ltd. Pixel circuit of display panel and display device
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN110310950A (zh) * 2018-03-27 2019-10-08 三星电子株式会社 显示模块和显示面板
CN110556072A (zh) * 2018-05-31 2019-12-10 三星电子株式会社 显示面板以及显示面板的驱动方法
CN110634433A (zh) * 2018-06-01 2019-12-31 三星电子株式会社 显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022305A1 (en) * 2004-07-30 2006-02-02 Atsuhiro Yamashita Active-matrix-driven display device
US20120313923A1 (en) * 2011-06-08 2012-12-13 Sony Corporation Pixel circuit, display device, electronic device, and pixel circuit driving method

Also Published As

Publication number Publication date
US20200111404A1 (en) 2020-04-09
WO2020071594A1 (en) 2020-04-09
TW202015020A (zh) 2020-04-16
TWI809038B (zh) 2023-07-21
CN111009210B (zh) 2024-05-14
CN111009210A (zh) 2020-04-14
US10706766B2 (en) 2020-07-07
KR20200038735A (ko) 2020-04-14

Similar Documents

Publication Publication Date Title
KR102538488B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102538484B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102657371B1 (ko) 디스플레이 패널 및 그의 구동 방법
US11495171B2 (en) Display module and driving method thereof
KR102498084B1 (ko) 디스플레이 패널
US10832615B2 (en) Display panel including inorganic light emitting device and driving circuit
US10825380B2 (en) Display panel including inorganic light emitting device and method for driving the display panel
US11508287B2 (en) Display panel and driving method of the display panel
KR102549315B1 (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR102652718B1 (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
KR20200144050A (ko) 디스플레이 모듈 및 이의 구동 방법
CN111326100A (zh) 电致发光显示装置
KR20200144041A (ko) 디스플레이 모듈 및 이의 구동 방법
KR20210128149A (ko) 디스플레이 모듈 및 디스플레이 모듈의 구동 방법
KR20190064267A (ko) 전계발광 표시장치
KR20230023482A (ko) 디스플레이 패널 및 디스플레이 패널의 구동 방법
KR20240015526A (ko) 디스플레이 장치 및 이의 제어 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right