CN113053299A - 像素驱动电路、像素驱动方法、显示面板及显示装置 - Google Patents

Abstract

本公开提供了一种像素驱动电路、像素驱动方法、显示面板及显示装置，涉及显示技术领域，实现了微型发光二极管的全灰阶显示。所述像素驱动电路包括电流控制电路和选通电路。电流控制电路被配置为，向待驱动元件传输驱动电流信号。选通电路被配置为，在来自扫描信号端的扫描信号、来自复位信号端的复位信号、及来自第二数据信号端的第二数据信号的控制下，将来自第二电压信号端的第二电压信号传输至待驱动元件，以使待驱动元件持续发光；或者，将来自第三电压信号端的第三电压信号传输至待驱动元件，以使待驱动元件间歇性发光。本发明用于制造显示装置。

Description

像素驱动电路、像素驱动方法、显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动方法、显示面板及显示装置。

背景技术

微型发光二极管具有在高电流密度下发光效率高，在低电流密度下发光效率低且主波峰偏移的特性。具体表现为：在输入微型发光二极管的驱动电流达到一定值时，微型发光二极管的发光效率达到最高；在驱动电流没有达到该值时，微型发光二极管的发光效率一直处于爬坡阶段，即随着所提供的驱动电流的增大，微型发光二极管的发光强度逐渐增大，同时发光效率逐渐增大。即，微型发光二极管在低电流密度下的发光效率较低。

因此，如何驱动微型发光二极管显示低灰阶，是目前微型发光二极管的像素驱动电路亟需解决的问题。

发明内容

本公开的实施例提供一种像素驱动电路、像素驱动方法、显示面板及显示装置，能够使微型发光二极管实现全灰阶显示。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，本公开的实施例提供一种像素驱动电路，包括电流控制电路和选通电路。电流控制电路与扫描信号端、第一数据信号端、第一电压信号端、使能信号端、及待驱动元件耦接。电流控制电路被配置为，在来自扫描信号端的扫描信号和来自使能信号端的使能信号的控制下，根据来自第一数据信号端的第一数据信号，向待驱动元件传输驱动电流信号。选通电路与扫描信号端、复位信号端、第二数据信号端、第二电压信号端、第三电压信号端耦接。选通电路被配置为，在来自扫描信号端的扫描信号、来自复位信号端的复位信号、及来自第二数据信号端的第二数据信号的控制下，将来自第二电压信号端的第二电压信号传输至待驱动元件，以使待驱动元件持续发光；或者，将来自第三电压信号端的第三电压信号传输至待驱动元件，以使待驱动元件间歇性发光。

在一些实施例中，选通电路包括第一选通子电路和第二选通子电路。其中，第一选通子电路与扫描信号端、第二数据信号端、及第二电压信号端耦接；第一选通子电路被配置为，在来自扫描信号端的扫描信号、及来自第二数据信号端的第二数据信号的控制下，将来自第二电压端的第二电压信号传输至待驱动元件，以使待驱动元件持续发光。第二选通子电路与复位信号端、第二数据信号端、及第三电压信号端耦接；第二选通子电路被配置为，在来自复位信号端的复位信号、及来自第二数据信号端的第二数据信号的控制下，将来自第三电压端的第三电压信号传输至待驱动元件，以使待驱动元件间歇性发光。

在一些实施例中，第一选通子电路包括第一数据写入单元和第一控制单元。第一数据写入单元与扫描信号端、第二数据信号端、及第一节点耦接；第一数据写入单元被配置为，在来自扫描信号端的扫描信号的控制下，将来自第二数据信号端的第二数据信号传输至第一节点。第一控制单元与第一节点、及第二电压信号端耦接；第一控制单元被配置为，在第一节点的电压的控制下，将来自第二电压端的第二电压信号传输至待驱动元件。

在一些实施例中，第一选通子电路还包括第一储能单元，第一储能单元与复位电压信号端和第一节点耦接，被配置为存储并保持第一节点的电压。

在一些实施例中，第一数据写入单元包括第一晶体管，第一晶体管的控制极与扫描信号端耦接，第一晶体管的第一极与第二数据信号端耦接，第一晶体管的第二极与第一节点耦接，第一储能单元包括第一电容器，第一电容器的第一端与初始化信号端耦接，第一电容器的第二端与第一节点耦接。第一控制单元包括第二晶体管，第二晶体管的控制极与第一节点耦接，第二晶体管的第一极与第二电压信号端耦接，第二晶体管的第二极与待驱动元件或电流控制子电路耦接。

在一些实施例中，第二选通子电路包括第二数据写入单元和第二控制单元。其中，第二数据写入单元，与复位信号端、第二数据信号端、及第二节点耦接；第二数据写入单元被配置为，在来自复位信号端的复位信号的控制下，将来自第二数据信号端的第二数据信号传输至第二节点。第二控制单元与第二节点、及第三电压信号端耦接；第二控制单元被配置为，在第二节点的电压的控制下，将来自第三电压端的第三电压信号传输至待驱动元件。

在一些实施例中，第二选通子电路还包括第二储能单元，第二储能单元与复位电压信号端和第二节点耦接，且第二储能单元被配置为存储并保持第二节点的电压。

在一些实施例中，第二数据写入单元包括第三晶体管，第三晶体管的控制极与复位信号端耦接，第三晶体管的第一极与第二数据信号端耦接，第三晶体管的第二极与第二节点耦接。第二储能单元包括第二电容器，第二电容器的第一端与初始化信号端耦接，第二电容器的第二端与第二节点耦接。第二控制子电路包括第四晶体管，第四晶体管的控制极与第二节点耦接，第四晶体管的第一极与第三电压信号端耦接，第四晶体管的第二极与待驱动元件或电流控制子电路耦接。

在一些实施例中，第二电压信号端为用于传输直流电压信号的信号端；第三电压信号端为用于传输脉冲电压信号的信号端。

在一些实施例中，电流控制电路与待驱动元件的第一极耦接，选通电路与待驱动元件的第二极耦接，第二电压信号端与第一电压信号端所传输的电压信号不同。或，电流控制电路与待驱动元件的第一极耦接，选通电路与电流控制电路耦接，第二电压信号端与第一电压信号端所传输的电压信号相同。

在一些实施例中，电流控制电路包括：数据写入子电路、驱动子电路、补偿子电路、储能子电路、控制子电路、和复位子电路。其中，数据写入子电路，与扫描信号端、第一数据信号端、及第三节点耦接；数据写入子电路被配置为，在来自扫描信号端的扫描信号的控制下，将来自第一数据信号端的第一数据信号传输至第三节点。驱动子电路与第三节点、第四节点、及第五节点耦接；驱动子电路被配置为，在第五节点的电压的控制下，将第三节点的电压传输至第四节点。补偿子电路与扫描信号端、第四节点、及第五节点耦接；补偿子电路被配置为，在来自扫描信号端的扫描信号的控制下，将第四节点的电压传输至第五节点。储能子电路与第五节点、及第一电压信号端耦接；储能子电路被配置为，存储并保持第五节点的电压。控制子电路，与使能信号端、第三节点、第四节点、及待驱动元件耦接，控制子电路还与第一电压信号端或选通电路耦接；控制子电路被配置为，在来自使能信号端的使能信号的控制下，与第三驱动子电路配合，向待驱动元件传输驱动电流信号。复位子电路，与复位信号端、初始化信号端、及第五节点耦接；复位子电路被配置为，在来自复位信号端的复位信号的控制下，将来自初始化信号端的初始化电压信号传输至第五节点。

在一些实施例中，数据写入子电路包括第五晶体管，第五晶体管的控制极与扫描信号端耦接，第五晶体管的第一极与第一数据信号端耦接，第五晶体管的第二极与第三节点耦接。第三驱动子电路包括第六晶体管，第六晶体管的控制极与第五节点耦接，第六晶体管的第一极第三节点耦接，第六晶体管的第二极与第四节点耦接。补偿子电路包括第七晶体管，第七晶体管的控制极与扫描信号端耦接，第七晶体管的第一极第四节点耦接，第七晶体管的第二极与第五节点耦接。储能子电路包括第三电容器，第三电容器的第一端与第一电压信号端耦接，第三电容器的第二端与第五节点耦接。控制子电路包括第八晶体管和第九晶体管，其中，第八晶体管的控制极与使能信号端耦接，第八晶体管的第一极与第一电压信号端或选通电路耦接，第八晶体管的第二极与第三节点耦接；第九晶体管的控制极与使能信号端耦接，第九晶体管的第一极与第四节点耦接，第九晶体管的第二极与待驱动元件耦接。复位子电路包括第十晶体管，第十晶体管的控制极与复位信号端耦接，第十晶体管的第一极与初始化信号端耦接，第十晶体管的第二极与第五节点耦接。

在一些实施例中，电流控制电路包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第三电容器。其中，第五晶体管的控制极与扫描信号端耦接，第五晶体管的第一极与第一数据信号端耦接，第五晶体管的第二极与第三节点耦接。第六晶体管的控制极与第五节点耦接，第六晶体管的第一极第三节点耦接，第六晶体管的第二极与第四节点耦接。第七晶体管的控制极与扫描信号端耦接，第七晶体管的第一极第四节点耦接，第七晶体管的第二极与第五节点耦接。第八晶体管的控制极与使能信号端耦接，第八晶体管的第一极与第一电压信号端耦接，第八晶体管的第二极与第三节点耦接。第九晶体管的控制极与使能信号端耦接，第九晶体管的第一极与第四节点耦接，第九晶体管的第二极与待驱动元件的第一极耦接。第十晶体管的控制极与复位信号端耦接，第十晶体管的第一极与初始化信号端耦接，第十晶体管的第二极与第五节点耦接。第三电容器的第一端与第一电压信号端耦接，第三电容器的第二端与第五节点耦接。

选通电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、和第二电容器。其中，第一晶体管的控制极与扫描信号端耦接，第一晶体管的第一极与第二数据信号端耦接，第一晶体管的第二极与第一节点耦接。第二晶体管的控制极与第一节点耦接，第二晶体管的第一极与第二电压信号端耦接，第二晶体管的第二极与待驱动元件的第二极耦接。第三晶体管的控制极与复位信号端耦接，第三晶体管的第一极与第二数据信号端耦接，第三晶体管的第二极与第二节点耦接。第四晶体管的控制极与第二节点耦接，第四晶体管的第一极与第三电压信号端耦接，第四晶体管的第二极与待驱动元件的第二极耦接。第一电容器的第一端与初始化信号端耦接，第一电容器的第二端与第一节点耦接。第二电容器的第一端与初始化信号端耦接，第二电容器的第二端与第二节点耦接。

在一些实施例中，电流控制电路包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第三电容器。其中，第五晶体管的控制极与扫描信号端耦接，第五晶体管的第一极与第一数据信号端耦接，第五晶体管的第二极与第三节点耦接。第六晶体管的控制极与第五节点耦接，第六晶体管的第一极第三节点耦接，第六晶体管的第二极与第四节点耦接。第七晶体管的控制极与扫描信号端耦接，第七晶体管的第一极第四节点耦接，第七晶体管的第二极与第五节点耦接。第八晶体管的控制极与使能信号端耦接，第八晶体管的第一极与选通电路耦接，第八晶体管的第二极与第三节点耦接。第九晶体管的控制极与使能信号端耦接，第九晶体管的第一极与第四节点耦接，第九晶体管的第二极与待驱动元件的第一极耦接。第十晶体管的控制极与复位信号端耦接，第十晶体管的第一极与初始化信号端耦接，第十晶体管的第二极与第五节点耦接。第三电容器的第一端与第一电压信号端耦接，第三电容器的第二端与第五节点耦接。

选通电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、和第二电容器。其中，第一晶体管的控制极与扫描信号端耦接，第一晶体管的第一极与第二数据信号端耦接，第一晶体管的第二极与第一节点耦接。第二晶体管的控制极与第一节点耦接，第二晶体管的第一极与第二电压信号端耦接，第二晶体管的第二极与第八晶体管的第一极耦接。第三晶体管的控制极与复位信号端耦接，第三晶体管的第一极与第二数据信号端耦接，第三晶体管的第二极与第二节点耦接。第四晶体管，第四晶体管的控制极与第二节点耦接，第四晶体管的第一极与第三电压信号端耦接，第四晶体管的第二极与第八晶体管的第一极耦接。第一电容器的第一端与初始化信号端耦接，第一电容器的第二端与第一节点耦接。第二电容器的第一端与初始化信号端耦接，第二电容器的第二端与第二节点耦接。

本公开的实施例提供的像素驱动电路，可以通过选通电路控制向待驱动元件输入第二电压信号或者第三电压信号；且在选通电路向待驱动元件输入第二电压信号的情况下，待驱动元件持续发光，在选通电路向待驱动元件输入第三电压信号的情况下，待驱动元件间歇性发光。由此，在待驱动元件需要显示高灰阶的情况下，可以通过选通电路向待驱动元件输入第二电压信号，使待驱动元件在一帧内持续发光，并通过控制流经待驱动元件的电流大小，控制待驱动元件显示不同的高灰阶。在待驱动元件需要显示低灰阶的情况下，通过选通电路向待驱动元件输入第三电压信号，使待驱动元件在一帧内间歇性发光，缩短待驱动元件在一帧内的发光时长，进而在不降低待驱动元件的发光强度(即不降低待驱动元件发光时流经的电流)的情况下，降低人眼感受到的亮度(灰阶)，从而使待驱动元件在较高电流下显示低灰阶。这样，可以增大待驱动元件显示低灰阶时的电流大小，使传输至待驱动元件的电流较大，待驱动元件在可以在高电流密度下显示高灰阶和显示低灰阶，进而使待驱动元件实现全灰阶显示。

另一方面，本公开的实施例还提供一种像素驱动方法，应用于上述任一实施例中的像素驱动电路，其中，像素驱动电路的选通电路包括第一选通子电路和第二选通子电路；一个帧周期包括复位阶段、扫描阶段和发光阶段。像素驱动方法包括：

在需要显示亮度为高灰阶的情况下：在复位阶段，第二选通子电路在来自复位信号端的复位信号的控制下，写入来自第二数据信号端的第二数据信号的关断电压；在扫描阶段，第一选通子电路在来自扫描信号端的扫描信号的控制下，写入来自第二数据信号端的第二数据信号的导通电压；在发光阶段，第一选通子电路在第二数据信号的导通电压的控制下，向待驱动元件传输来自第二电压信号端的第二电压信号，配合像素驱动电路的电流控制电路，驱动待发光元件持续发光。

在需要显示亮度为低灰阶的情况下：在复位阶段，第二选通子电路在来自复位信号端的复位信号的控制下，写入来自第二数据信号端的第二数据信号的导通电压；在扫描阶段，第一选通子电路在来自扫描信号端的扫描信号的控制下，写入来自第二数据信号端的第二数据信号的关断电压；在发光阶段，第二选通子电路在第二数据信号的导通电压的控制下，向待驱动元件传输来自第三电压信号端的第三电压信号，配合电流控制电路，驱动待驱动元件间歇性发光。

本公开的实施例提供的像素驱动方法，待驱动元件在可以在高电流密度下显示高灰阶和显示低灰阶，进而使待驱动元件实现全灰阶显示。

又一方面，本公开的实施例还提供一种显示面板，包括待驱动元件以及上述任一实施例中所述的像素驱动电路；待驱动元件与像素驱动电路耦接。

本公开的实施例提供的显示面板，包括上述像素驱动电路，显示面板所包含的待驱动元件在可以在高电流密度下显示高灰阶和显示低灰阶，进而使待驱动元件实现全灰阶显示。

又一方面，本公开的实施例还提供一种显示装置，包括上述显示面板。

本公开的实施例提供的显示装置，包括上述显示面板，显示面板所包含的待驱动元件在可以在高电流密度下显示高灰阶和显示低灰阶，进而使待驱动元件实现全灰阶显示。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为本公开实施例的显示装置的结构图；

图2为本公开实施例的显示面板的结构图；

图3A为本公开实施例的像素驱动电路的一种结构框图；

图3B为本公开实施例的像素驱动电路的另一种结构框图；

图4A为本公开实施例的选通电路的一种结构图；

图4B为本公开实施例的选通电路的另一种结构图；

图5为本公开实施例的像素驱动电路的一种结构图；

图6为图5所示的像素驱动电路在显示高灰阶时的时序图；

图7为图5所示的像素驱动电路在显示低灰阶时的时序图；

图8为本公开实施例的像素驱动电路的另一种结构图；

图9为图8所示的像素驱动电路在显示高灰阶时的时序图；

图10为图8所示的像素驱动电路在显示低灰阶时的时序图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一些实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”等类似表达仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本公开的实施例提供的像素驱动电路中所采用的晶体管可以为薄膜晶体管(英文：Thin Film Transistor；简称TFT)、场效应晶体管(英文：metal oxide semiconductor；简称MOS)或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。

像素驱动电路所采用的各薄膜晶体管的控制极为晶体管的栅极，第一极为薄膜晶体管的源极和漏极中一者，第二极为薄膜晶体管的源极和漏极中另一者。由于薄膜晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的薄膜晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在薄膜晶体管为P型晶体管的情况下，薄膜晶体管的第一极为源极，第二极为漏极；示例性的，在薄膜晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

另外，在本公开的实施例提供的像素驱动电路中，均以薄膜晶体管为P型晶体管为例进行说明。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素驱动电路中的一个或多个薄膜晶体管也可以采用N型晶体管，只需将选定类型的薄膜晶体管的各极参照本公开的实施例中的相应薄膜晶体管的各极相应耦接，并且使相应的电压端提供对应的高电平电压或低电平电压即可。

本公开的实施例提供的像素驱动电路中，电容器可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容器的各个电容电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现。电容器也可以是晶体管之间的寄生电容，或者通过晶体管本身与其他器件、线路来实现，又或者利用电路自身线路之间的寄生电容来实现。

本公开的实施例提供的像素驱动电路中，第一节点、第二节点等并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

随着显示技术的进步，作为显示装置核心的半导体元件技术也随之得到了很大的进步。发光二极管(英文：Light Emitting Diode；简称：LED)作为一种电流型发光器件，因其所具有的自发光、快速响应和宽视角等特点，越来越多地被应用于高性能显示装置当中。

其中，微型发光二极管(英文：Micro Light Emitting Diode；简称：Micro LED)显示装置的亮度高，色域广，能够满足应用高动态范围图像(英文：High-Dynamic Range；简称：HDR)技术对显示装置的亮度和色域的要求，更适合实现HDR的显示。

本公开的一些实施例提供一种显示装置1000，参阅图1，该显示装置1000可以为电视、电脑、笔记本电脑、手机、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。该显示装置1000包括框架、设置于框架内的显示面板1100、电路板、显示驱动集成电路(integrated circuit，简称IC)以及其他电子配件等。

参阅图2，显示面板1100包括多个亚像素1101，每个亚像素1101对应一个像素驱动电路100和一个待驱动元件200，多个亚像素1101呈多行多列的阵列式布置，示例性地，多个亚像素101呈n行m列的阵列式布置。

在一些实施例中，待驱动元件3包括至少一个发光二极管31，所述至少一个发光二极管串联在像素驱动电路100的电流通路中。其中，发光二极管31为微型发光二极管(microLED)、迷你发光二极管(mini LED)或者有机发光二极管，量子点发光二极管其他具有在高电流密度下发光效率高，在低电流密度下发光效率低的特性的发光器件，本公开的实施例对此并不设限。在本公开的实施例的描述中，待驱动元件3的第一极为待驱动元件3的阳极，待驱动元件3的第二极为待驱动元件3的阴极。

显示面板1100还包括：多条扫描信号线G(1)～G(n)、多条第一数据信号线D1(1)～D1(m)、多条第二数据信号线D2(1)～D2(m)。

同一行亚像素1101对应的各像素驱动电路100与同一条扫描信号线G耦接。同一列亚像素1101对应的各像素驱动电路100与同一条第一数据信号线D1及同一条第二数据信号线D2耦接。示例性地，第一行亚像素1101对应的像素驱动电路100与扫描信号线G(1)耦接，第一列亚像素1101对应的像素驱动电路100与第一数据信号线D1(1)及第二数据信号线D2(1)耦接。

这样，多条扫描信号线G为扫描信号端GATE提供扫描信号Gate1；多条第一数据信号线D1为第一数据信号端DATA1提供第一数据信号Data1；多条第二数据信号线D2为第二数据信号端DATA2提供第二数据信号Data2。

显示面板1100还包括：多条复位信号线R(1)～R(n)、多条使能信号线E(1)～E(n)和多条初始化信号线VN。

同一行亚像素1101对应的各像素驱动电路100与同一条复位信号线R及同一条使能信号线E耦接。同一列亚像素1101对应的各像素驱动电路100与同一条初始化信号线VN耦接。

这样，多条复位信号线R为复位信号端RESET提供复位信号Reset，多条使能信号线E为使能信号端EM提供使能信号Em，多条初始化信号线VN为初始化信号端VINIT提供初始化信号Vinit。

显示面板1100还包括：多条第一电压信号线LVDD、多条第二电压信号线LVSS(图中未示出)和多条第三电压信号线LVHf(图中未示出)。

多条第一电压信号线LVDD分别沿行方向且沿列方向呈网格状排布，同一列亚像素1101对应的各像素驱动电路100与同一条沿列方向排布的第一电压信号线LVDD耦接。多条沿行方向排布的第一电压信号线LVDD分别与多条沿列方向排布的第一电压信号线LVDD耦接，多条沿行方向排布的第一电压信号线LVDD被配置为降低多条沿列方向排布的第一电压信号线LVDD的电阻，减少第一电压信号Vdd的RC负载和IR压降(IR Drop)。多条第二电压信号线LVSS和多条第三电压信号线LVHf的布线方式与多条第一电压信号线LVDD的布线方式相似，在此不再赘述。

这样，多条沿列方向排布的第一电压信号线为第一电压信号端VDD提供第一电压信号Vdd；多条第二电压信号线LVSS为像素驱动电路100提供电压信号Vss；多条第三电压信号线LVHf为像素驱动电路100提供第三电压信号Vhf。

需要说明的是，以上所述的显示面板1100所包括的多条信号线的排布，以及图2示出的显示面板1100的布线图仅是一种示例，并不构成对显示面板1100的结构的限制。

参阅图3A或图3B，本公开的实施例提供的显示面板1100所包含的像素驱动电路100，包括：电流控制电路110和选通电路120。

电流控制电路110与扫描信号端GATE、第一数据信号端DATA1、第一电压信号端VDD、使能信号端EM、及待驱动元件200耦接。电流控制电路110被配置为，在来自扫描信号端GATE的扫描信号Gate和来自使能信号端EM的使能信号Em的控制下，根据来自第一数据信号端DATA1的第一数据信号Data1，向待驱动元件200传输驱动电流信号，使待驱动元件200根据电流控制电路110传输的驱动电流信号发光。

扫描信号端GATE与扫描信号线G耦接，被配置为接收扫描信号线G的扫描信号Gate，并向电流控制电路110传输扫描信号Gate。

第一数据信号端DATA1与第一数据信号线D1耦接，被配置为接收第一数据信号线D1的第一数据信号Data1，并向电流控制电路110传输第一数据信号Data1。

第一电压信号端VDD与第一电压信号线LVDD耦接，被配置为接收第一电压信号线LVDD的第一电压信号Vdd，并向电流控制电路110传输第一电压信号Vdd。

使能信号端EM与使能信号线E耦接，被配置为接收使能信号线E的使能信号Em，并向电流控制电路110传输使能信号Em。

参阅图3A和图3B，选通电路120与扫描信号端GATE、复位信号端RESET、第二数据信号端DATA2、第二电压信号端V2、第三电压信号端VHf耦接。选通电路120被配置为，在来自扫描信号端GATE的扫描信号Gate和来自复位信号端RESET的复位信号Reset的控制下，根据来自第二数据信号端DATA2的第二数据信号Data2，将来自第二电压信号端V2的第二电压信号V02传输至待驱动元件200，以使待驱动元件200持续发光；或者，将来自第三电压信号端VHf的第三电压信号Vhf传输至待驱动元件200，以使待驱动元件200间歇性发光。

其中，图3A是第二电压信号端V2为VSS电压信号端时像素驱动电路的结构图，即第二电压信号端V2(VSS)；此时，第二电压信号为Vss信号。图3B是第二电压信号端V2为VDD电压信号端时像素驱动电路的结构图，即第二电压信号端V2(VDD)；此时，第二电压信号为Vdd信号。

复位信号端RESET与复位信号线R耦接，被配置为接收复位信号线R的复位信号Reset，并向选通电路120传输复位信号Reset。

第二数据信号端DATA2与第二数据信号线D2耦接，被配置为第二数据信号线D2的第二数据信号Data2，并向选通电路120传输第二数据信号Data2。

在一些实施例中，如图3A、图4A和图5所示，电流控制电路110与待驱动元件200的第一极耦接，选通电路120与待驱动元件200的第二极耦接，第二电压信号端V2(VSS电压信号端)与第一电压信号端VDD所传输的电压信号不同。这样，第二电压信号端V2与第二电压信号线LVSS耦接，第二电压信号端V2为VSS电压信号端；第二电压信号端V2(VSS)被配置为，接收第二电压信号线LVSS的电压信号Vss，并向选通电路120提供电压信号Vss(选通电路120与待驱动元件200的第二极直接耦接)。

在一些实施例中，如图3B、图4B和图8所示，电流控制电路110与待驱动元件120的第一极耦接，选通电路120与电流控制电路110耦接，第二电压信号端V2与第一电压信号端VDD所传输的电压信号相同。这样，第二电压信号端V2与第一电压信号线LVDD耦接，第二电压信号端V2为VDD电压信号端；第二电压信号端V2(VDD)被配置为，接收第一电压信号线LVDD的第一电压信号Vdd，并向选通电路120提供第一电压信号Vdd(选通电路120通过电流控制电路110与待驱动元件200的第一极间接耦接)。

第三电压信号端VHf与第三电压信号线耦接，被配置为，接收第三电压信号线LVHf的第三电压信号Vhf，并向选通电路120提供第三电压信号Vhf。

其中，第二电压信号端V2为用于传输直流电压信号的信号端(VDD电压信号端或VSS电压信号端)。第三电压信号端VHf为用于传输脉冲电压信号的信号端。

在一些实施例中，脉冲电压信号的频率范围为3000Hz～60000Hz；例如，脉冲电压信号的频率可以为3000Hz、10000Hz、60000Hz等。若脉冲电压信号的频率太低，容易被人眼察觉到闪烁，影响观感；若脉冲电压信号的频率太高，硬件例如IC难以实现。

对显示面板所包括的所有电路，脉冲电压信号的频率相同，且始终保持预设频率，或者在预设频率附近小范围波动。

本公开的实施例提供的像素驱动电路100，可以通过选通电路120控制向待驱动元件200输入第二电压信号V02或者第三电压信号Vhf；且在选通电路120向待驱动元件200输入第二电压信号V02的情况下，待驱动元件200持续发光；在选通电路120向待驱动元件200输入第三电压信号Vhf的情况下，待驱动元件200间歇性发光。

由此，在待驱动元件200需要显示高灰阶的情况下，可以通过选通电路120向待驱动元件200输入第二电压信号V02，使待驱动元件200在一帧内持续发光，并通过来自第一数据信号端DATA1的第一数据信号Data1,控制流经待驱动元件200的电流大小，进而控制待驱动元件200显示不同的高灰阶。

在待驱动元件200需要显示低灰阶的情况下，可以通过选通电路120向待驱动元件200输入第三电压信号Vhf，使待驱动元件200在一帧内间歇性发光，缩短待驱动元件200在一帧内的发光时长；进而在不降低待驱动元件200的发光强度(不降低待驱动元件200发光时流经的电流)的情况下，降低人眼感受到的待驱动元件200的亮度(灰阶)，从而使待驱动元件200在较高电流下显示低灰阶。这样，可以增大待驱动元件200显示低灰阶时的电流大小，使传输至待驱动元件200的电流较大，待驱动元件200在可以在高电流密度下显示高灰阶和低灰阶，进而使待驱动元件200实现全灰阶显示。

在一些实施例中，参阅图4A和图4B，上述选通电路120包括第一选通子电路10和第二选通子电路20。

其中，第一选通子电路10与扫描信号端GATE、第二数据信号端DATA2、及第二电压信号端V2耦接；其中，图4A为第二电压信号端为VSS电压信号端时选通电路120的结构图；图4B为第二电压信号端为VDD电压信号端时选通电路120的结构图。第一选通子电路10被配置为，在来自扫描信号端GATE的扫描信号Gate、及来自第二数据信号端DATA2的第二数据信号Data2的控制下，将来自第二电压端VDD/VSS的第二电压信号V02传输至待驱动元件200，以使待驱动元件200持续发光。

第二选通子电路20与复位信号端RESET、第二数据信号端DATA1、及第三电压信号端VHf耦接。第二选通子电路被配置为，在来自复位信号端RESET的复位信号Reset、及来自第二数据信号端DATA1的第二数据信号Data2的控制下，将来自第三电压端VHf的第三电压信号Vhf传输至待驱动元件200，以使待驱动元件200间歇性发光。

这样，在待驱动元件200需要显示高灰阶的情况下，在复位信号Reset和第二数据信号Data2的控制下，第三电压信号端VHf与待驱动元件200之间关断；同时，在扫描信号Gate和第二数据信号Data2的控制下，第二电压信号端V2与待驱动元件200之间导通，待驱动元件200持续发光。实现在待驱动元件200显示高灰阶时，待驱动元件200持续发光。

在待驱动元件200需要显示低灰阶的情况下，在扫描信号Gate和第二数据信号Data2的控制下，第二电压信号端V2与待驱动元件200之间关断；同时，在复位信号Reset和第二数据信号Data2的控制下，第三电压信号端VHf与待驱动元件200之间导通，待驱动元件200间歇性发光。实现在待驱动元件200显示低灰阶时，待驱动元件200间歇性发光。

参阅图4A和图4B，上述第一选通子电路10包括第一数据写入单元11、第一控制单元12和第一储能单元13。

第一数据写入单元11与扫描信号端GATE、第二数据信号端DATA2、及第一节点N1耦接；第一数据写入单元11被配置为，在来自扫描信号端GATE的扫描信号Gate的控制下，将来自第二数据信号端DATA2的第二数据信号Data2传输至第一节点N1。第一数据写入单元11在扫描阶段T2，将第二数据信号Data2传输至第一节点N1。

第一控制单元12与第一节点N1、第二电压信号端DATA2和待驱动元件200耦接；第一控制单元12被配置为，在第一节点N1的电压的控制下，将来自第二电压信号端V2的第二电压信号V02传输至待驱动元件200。第一控制单元12在发光阶段T3，根据第一节点N1的第二数据信号Data2，控制第二电压信号端V2是否与待驱动元件200导通。第二电压信号端V2与待驱动元件200导通时，待驱动元件200在第二电压信号V02的驱动下持续发光。

第一储能单元13与初始化信号端VINIT、及第一节点N1耦接；第一储能单元13被配置为，存储并保持第一节点N1的电压。在扫描阶段T2，第一储能单元13存储第一节点N1接收到的来自第二数据信号端DATA2的第二数据信号Data2；在发光阶段T3，保持第一节点N1的电压稳定。

参阅图4A或图4B，上述第二选通子电路20包括：第二数据写入单元21、第二控制单元22、及第二储能单元23。

第二数据写入单元21与复位信号端RESET、第二数据信号端DATA2、及第二节点N2耦接；第二数据写入单元21被配置为，在来自复位信号端RESET的复位信号Reset的控制下，将来自第二数据信号端DATA2的第二数据信号Data2传输至第二节点N2。第二数据写入单元21在复位阶段T1，将第二数据信号Data2传输至第二节点N2。

第二控制单元22与第二节点N2、及第三电压信号端VHf耦接；第二控制单元22被配置为，在第二节点N2的电压的控制下，将来自第三电压端VHf的第三电压信号Vhf传输至待驱动元件200。第二控制单元22在发光阶段T3，根据第二节点N2的第二数据信号Data2，控制第三电压信号端VHf是否与待驱动元件200导通。

第二储能单元23与初始化信号端VINIT、及第二节点N2耦接；第二储能单元23被配置为，存储并保持第一节点N2的电压。第一储能单元13在扫描阶段T2，存储第二节点N2接收到的来自第二数据信号端DATA2的第二数据信号Data2；在发光阶段T3，保持第二节点N2的电压稳定。

在复位阶段T1，第二数据信号端DATA2的第二数据信号Data2传输至第二节点N2。在扫描阶段T2，第二数据信号端DATA2的第二数据信号Data2传输至第一节点N1。在发光阶段T3，第一控制单元12根据第一节点N1的电压，控制第二电压信号端V2是否与待驱动元件200导通；第二控制单元22根据第二节点N2的电压，控制第三电压信号端VHf是否与待驱动元件200导通。第三电压信号端VHf与待驱动元件200导通时，待驱动元件200在第三电压信号Vhf的驱动下间歇性发光。

示例性的，以图4A和图5所示像素驱动电路为例；参阅图4A、图5、图6和图7，在待驱动元件200需要显示高灰阶的情况下，在复位阶段T1，第二数据信号端DATA2向第二节点N2输入高电平信号；在扫描阶段T2，第二数据信号端DATA2向第一节点N1输入低电平信号；在发光阶段T3，第二控制单元22在第二节点N2的高电平信号的控制下，将第三电压信号端VHf与待驱动元件200关断，第一控制单元12在第一节点N1的低电平信号的控制下，将第二电压信号端V2与待驱动元件200导通；选通电路120向待驱动元件200传输第二电压信号端V2的第二电压信号V02，待驱动元件200持续发光。在待驱动元件200需要显示低灰阶的情况下，第二数据信号端DATA2在复位阶段T1输入低电平信号，在扫描阶段T2输入高电平信号，选通电路120的工作过程在此不再赘述。

在一些实施例中，参阅图5和图8；第一数据写入单元11包括第一晶体管M1；第一晶体管M1的控制极与扫描信号端GATE耦接，第一晶体管M1的第一极与第二数据信号端DATA2耦接，第一晶体管M1的第二极与第一节点N1耦接。第一控制单元12包括第二晶体管M2；第二晶体管M2的控制极与第一节点N1耦接，第二晶体管M2的第一极与第二电压信号端V2耦接，第二晶体管M2的第二极与待驱动元件200(如图5所示)或电流控制电路110(如图8所示)耦接。第一储能单元13包括第一电容器C1，第一电容器C1的第一端与初始化信号端VINIT耦接，第一电容器C1的第二端与第一节点N1耦接。

在扫描阶段T2，第一晶体管M1在扫描信号端GATE的扫描信号Gate的控制下导通，第二数据信号端DATA2的第二数据信号Data2通过第一晶体管M1传输至第一节点N1；第一电容器C1存储第一节点N1的电压。在发光阶段T3，第一电容器C1保持第一节点N1的电压，第二晶体管M2在第一节点N1的电压的控制下，保持导通或关断。

在一些实施例中，参阅图5和图8；第二数据写入单元21包括第三晶体管M3，第三晶体管M3的控制极与复位信号端RESET耦接，第三晶体管M3的第一极与第二数据信号端DATA2耦接，第三晶体管M3的第二极与第二节点N2耦接。第二控制单元22包括第四晶体管M4，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第三电压信号端VHf耦接，第四晶体管M4的第二极与待驱动元件200(如图5所示)或电流控制电路110(如图8所示)耦接。第二储能单元23包括第二电容器C2，第二电容器C2的第一端与初始化信号端VINIT耦接，第二电容器C2的第二端与第二节点N2耦接。

在复位阶段T1，第三晶体管M3在复位信号端RESET的复位信号Reset的控制下导通，第二数据信号端DATA2的第二数据信号Data2通过第三晶体管M3传输至第二节点N2；第二电容器C2存储第二节点N2的电压。在发光阶段T3，第二电容器C2保持第二节点N2的电压，第二晶体管M2在第一节点N1的电压的控制下，保持导通或关断。

在一些实施例中，参阅图4A、图4B、图5和图8，电流控制电路110包括：数据写入子电路30、驱动子电路40、补偿子电路50、储能子电路60、控制子电路70和复位子电路80。

数据写入子电路30与扫描信号端GATE、第一数据信号端DATA1、及第三节点N3耦接。数据写入子电路30被配置为，在来自扫描信号端GATE的扫描信号Gate的控制下，将来自第一数据信号端DATA1的第一数据信号Data1传输至第三节点N3。数据写入子电路30在扫描阶段T2，将第一数据信号Data1传输至第三节点N3。

驱动子电路40与第三节点N3、第四节点N4、及第五节点N5耦接。驱动子电路40被配置为，在第五节点N5的电压的控制下，将第三节点N3的电压传输至第四节点N4。驱动子电路40在发光阶段T3，在第五节点N5的电压的控制下，将第三节点N3的电压传输至第四节点N4。

补偿子电路50与扫描信号端GATE、第四节点N4、及第五节点N5耦接。补偿子电路50被配置为，在来自扫描信号端GATE的扫描信号Gate的控制下，将第四节点N4的电压传输至第五节点N5。补偿子电路50在扫描阶段T2，将第四节点N4的电压传输至第五节点N5。

储能子电路60与第五节点N5、及第一电压信号端VDD耦接；储能子电路60被配置为，存储并保持第五节点N5的电压。储能子电路60在扫描阶段T2，存储第五节点N5接收到的来自第四节点N4的电压，在发光阶段T3，保持第五节点N5的电压稳定。

控制子电路70与使能信号端EM、第三节点N3、第四节点N4、及待驱动元件200耦接。控制子电路70还与第一电压信号端VDD(如图5所示)或选通电路120(如图8所示)耦接；控制子电路70被配置为，在来自使能信号端EM的使能信号Em的控制下，与驱动子电路40配合，向待驱动元件20传输驱动电流信号。

复位子电路80与复位信号端RESET、初始化信号端VINIT、及第五节点N5耦接。复位子电路80被配置为，在来自复位信号端RESET的复位信号Reset的控制下，将来自初始化信号端VINIT的初始化电压信号Vinit传输至第五节点N5。复位子电路80在复位阶段T1将初始化电压信号Vinit传输至第五节点N5。

示例性的，以图5所示像素驱动电路为例，控制子电路70与第一电压信号端VDD耦接。参阅图5、图6和图7，上述电流控制电路110，在复位阶段T1，复位子电路80将初始化电压信号Vinit传输至第五节点N5，清除第五节点存储的上一帧的第一数据信号Data1；储能子电路60存储第五节点N5的电压；其中，第五节点N5的电压与初始化电压信号Vinit相关，且第五节点N5的电压能够控制驱动子电路40导通。在扫描阶段T2，数据写入子电路30将第一数据信号Data1传输至第三节点N3；第一数据信号Data1经驱动子电路40传输至第四节点N4；补偿子电路50将第四节点N4的电压信号(经驱动子电路40传输至第四节点N4的第一数据信号Data1)传输至第五节点；储能子电路60存储第五节点N5的电压。在发光阶段，控制子电路70配合驱动子电路40向待驱动元件200传输驱动电流；其中，驱动电流的大小与第一电压信号端VDD的第一电压信号Vdd，以及第五节点N5的电压有关。

在一些实施例中，参阅图5和图8，数据写入子电路30包括第五晶体管M5，第五晶体管M5的控制极与扫描信号端GATE耦接，第五晶体管M5的第一极与第一数据信号端DATA1耦接，第五晶体管M5的第二极与第三节点N3耦接。在扫描阶段T2，第五晶体管M5在来自扫描信号端GATE的扫描信号Gate的控制下导通，第一数据信号端DATA1的第一数据信号Data1传输至第三节点N3。

参阅图5和图8，驱动子电路40包括第六晶体管M6，第六晶体管M6的控制极与第五节点N5耦接，第六晶体管M6的第一极第三节点N3耦接，第六晶体管M6的第二极与第四节点N4耦接。在扫描阶段T2以及发光阶段T3，第六晶体管M6在第五节点N5的电压的控制下导通，将第三节点N3的电压传输至第四节点N4。

参阅图5和图8，补偿子电路50包括第七晶体管M7，第七晶体管M7的控制极与扫描信号端GATE耦接，第七晶体管M7的第一极第四节点N4耦接，第七晶体管M7的第二极与第五节点N5耦接。在扫描阶段T2，第七晶体管M7在来自扫描信号端GATE的扫描信号Gate的控制下导通，将第四节点N4的电压传输至第五节点N5。

参阅图5和图8，储能子电路60包括第三电容器Cst，第三电容器Cst的第一端与第一电压信号端VDD耦接，第三电容器Cst的第二端与第五节点N5耦接。在扫描阶段T2，第三电容器Cst存储第五节点N5接收到的来自第四节点N4的电压；在发光阶段T3，第三电容器Cst保持第五节点N5的电压稳定，并使第六晶体管M6处于导通状态。

参阅图5和图8，控制子电路70包括第八晶体管M8和第九晶体管M9；第八晶体管M8的控制极与使能信号端EM耦接，第八晶体管M8的第一极与第一电压信号端VDD或选通电路120耦接，第八晶体管M8的第二极与第三节点N3耦接；第九晶体管M9的控制极与使能信号端EM耦接，第九晶体管M9的第一极与第四节点N4耦接，第九晶体管M9的第二极与待驱动元件200耦接。在发光阶段T3，第八晶体管M8和第九晶体管M9在来自使能信号端EM的使能信号Em的控制下导通，配合第六晶体管M6,向待驱动元件20传输驱动电流信号。

参阅图5和图8，复位子电路包括第十晶体管M10，第十晶体管M10的控制极与复位信号端RESET耦接，第十晶体管M10的第一极与初始化信号端VINIT耦接，第十晶体管M10的第二极与第五节点N5耦接。在复位阶段T1，第十晶体管M10在来自复位信号端RESET的复位信号Reset的控制下导通，将初始化电压信号Vinit传输至第五节点N5。

示例性的，以图5所示像素驱动电路为例，控制子电路70与第一电压信号端VDD耦接。参阅图5、图6和图7，上述电流控制电路110，在复位阶段T1，第十晶体管M10在来自复位信号端RESET的复位信号Reset的控制下导通，将初始化电压信号Vinit传输至第五节点N5，清除第五节点存储的上一帧的第一数据信号Data1；第三电容器Cst存储第五节点N5的电压；其中，初始化电压信号Vinit为低电平信号。在扫描阶段T2，第五晶体管M5在来自扫描信号端GATE的扫描信号Gate的控制下导通，第一数据信号端DATA1的第一数据信号Data1传输至第三节点N3；第六晶体管M6在第五节点N5的电压的控制下导通，将第三节点N3的电压传输至第四节点N4；第七晶体管M7在来自扫描信号端GATE的扫描信号Gate的控制下导通，将第四节点N4的电压传输至第五节点N5。在发光阶段T3，第八晶体管M8和第九晶体管M9在来自使能信号端EM的使能信号Em的控制下导通，第六晶体管M6在第五节点N5的电压的控制下导通，控制子电路70向待驱动元件200传输驱动电流信号。

在一些实施例中，参照图5，电流控制电路110与待驱动元件200的第一极耦接，选通电路120与待驱动元件200的第二极耦接，第二电压信号端V2(VSS)与第一电压信号端VDD所传输的电压信号不同。这样，电流控制电路110包括：

第五晶体管M5，第五晶体管M5的控制极与扫描信号端GATE耦接，第五晶体管M5的第一极与第一数据信号端DATA1耦接，第五晶体管M5的第二极与第三节点N3耦接。

第六晶体管M6，第六晶体管M6的控制极与第五节点N5耦接，第六晶体管M6的第一极第三节点N3耦接，第六晶体管M6的第二极与第四节点N4耦接。

第七晶体管M7，第七晶体管M7的控制极与扫描信号端GATE耦接，第七晶体管M7的第一极第四节点N4耦接，第七晶体管M7的第二极与第五节点N5耦接。

第八晶体管M8，第八晶体管M8的控制极与使能信号端EM耦接，第八晶体管M8的第一极与第一电压信号端VDD耦接，第八晶体管M8的第二极与第三节点N3耦接。

第九晶体管M9的控制极与使能信号端EM耦接，第九晶体管M9的第一极与第四节点N4耦接，第九晶体管M9的第二极与待驱动元件200耦接。

第十晶体管M10，第十晶体管M10的控制极与复位信号端RESET耦接，第十晶体管M10的第一极与初始化信号端VINIT耦接，第十晶体管M10的第二极与第五节点N5耦接。

第三电容器Cst，第三电容器Cst的第一端与第一电压信号端VDD耦接，第三电容器Cst的第二端与第五节点N5耦接。

继续参阅图5，选通电路110包括：

第一晶体管M1，第一晶体管M1的控制极与扫描信号端GATE耦接，第一晶体管M1的第一极与第二数据信号端DATA2耦接，第一晶体管M1的第二极与第一节点N1耦接。

第二晶体管M2；第二晶体管M2的控制极与第一节点N1耦接，第二晶体管M2的第一极与第二电压信号端V2(VSS)耦接，第二晶体管M2的第二极与待驱动元件200耦接。

第一电容器C1，第一电容器C1的第一端与初始化信号端VINIT耦接，第一电容器C1的第二端与第一节点N1耦接。

第三晶体管M3，第三晶体管M3的控制极与复位信号端RESET耦接，第三晶体管M3的第一极与第二数据信号端DATA2耦接，第三晶体管M3的第二极与第二节点N2耦接。

第四晶体管M4，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第三电压信号端VHf耦接，第四晶体管M4的第二极与待驱动元件200耦接。

第二电容器C2，第二电容器C2的第一端与初始化信号端VINIT耦接，第二电容器C2的第二端与第二节点N2耦接。

在一些实施例中，参阅图8，电流控制电路110与待驱动元件120的第一极耦接，选通电路120与电流控制电路110耦接，第二电压信号端V2(VDD)与第一电压信号端VDD所传输的电压信号相同。这样，电流控制电路包括：

第五晶体管M5，第五晶体管M5的控制极与扫描信号端GATE耦接，第五晶体管M5的第一极与第一数据信号端DATA1耦接，第五晶体管M5的第二极与第三节点N3耦接。

第六晶体管M6，第六晶体管M6的控制极与第五节点N5耦接，第六晶体管M6的第一极第三节点N3耦接，第六晶体管M6的第二极与第四节点N4耦接。

第七晶体管M7，第七晶体管M7的控制极与扫描信号端GATE耦接，第七晶体管M7的第一极第四节点N4耦接，第七晶体管M7的第二极与第五节点N5耦接。

第八晶体管M8，第八晶体管M8的控制极与使能信号端EM耦接，第八晶体管M8的第一极与选通电路120耦接，第八晶体管M8的第二极与第三节点N3耦接。

第九晶体管M9的控制极与使能信号端EM耦接，第九晶体管M9的第一极与第四节点N4耦接，第九晶体管M9的第二极与待驱动元件200耦接。

第十晶体管M10，第十晶体管M10的控制极与复位信号端RESET耦接，第十晶体管M10的第一极与初始化信号端VINIT耦接，第十晶体管M10的第二极与第五节点N5耦接。

第三电容器Cst，第三电容器Cst的第一端与第一电压信号端VDD耦接，第三电容器Cst的第二端与第五节点N5耦接。

继续参阅图8，选通电路120包括：

第一晶体管M1，第一晶体管M1的控制极与扫描信号端GATE耦接，第一晶体管M1的第一极与第二数据信号端DATA2耦接，第一晶体管M1的第二极与第一节点N1耦接。

第二晶体管M2；第二晶体管M2的控制极与第一节点N1耦接，第二晶体管M2的第一极与第二电压信号端V2(VSS)耦接，第二晶体管M2的第二极与第八晶体管M8的第一极耦接。

第一电容器C1，第一电容器C1的第一端与初始化信号端VINIT耦接，第一电容器C1的第二端与第一节点N1耦接。

第三晶体管M3，第三晶体管M3的控制极与复位信号端RESET耦接，第三晶体管M3的第一极与第二数据信号端DATA2耦接，第三晶体管M3的第二极与第二节点N2耦接。

第四晶体管M4，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第三电压信号端VHf耦接，第四晶体管M4的第二极与第八晶体管M8的第一极耦接。

第二电容器C2，第二电容器C2的第一端与初始化信号端VINIT耦接，第二电容器C2的第二端与第二节点N2耦接。

本公开的一些实施例还提供一种上述驱动电路的像素驱动方法，像素驱动电路的选通电路包括第一选通子电路和第二选通子电路；一个帧周期包括复位阶段、扫描阶段和发光阶段。

像素驱动方法包括：

在待驱动元件200需要显示亮度为高灰阶的情况下：

在复位阶段T1，第二选通子电路20在来自复位信号端RESET的复位信号Reset的控制下，写入来自第二数据信号端DATA2的第二数据信号Data2的关断电压Vd；第三电压信号端VHf与待驱动元件200之间关断。

在扫描阶段T2，第一选通子电路10在来自扫描信号端GATE的扫描信号Gate的控制下，写入来自第二数据信号端DATA2的第二数据信号Data2的导通电压Vt；第二电压信号端V2与待驱动元件200之间导通。

在发光阶段T3，第一选通子电路10在第二数据信号DATA2的导通电压Vt的控制下，向待驱动元件20传输来自第二电压信号端V2的第二电压信号V02，并配合像素驱动电路100的电流控制电路110，驱动待驱动元件200持续发光。

在待驱动元件200需要显示亮度为低灰阶的情况下：

在复位阶段T1，第二选通子电路20在来自复位信号端RESET的复位信号Reset的控制下，写入来自第二数据信号端DATA2的第二数据信号Data2的导通电压Vt；第三电压信号端VHf与待驱动元件200之间导通。

在扫描阶段T2，第一选通子电路10在来自扫描信号端GATE的扫描信号Gate的控制下，写入来自第二数据信号端DATA2的第二数据信号Data2的关断电压Vd；第二电压信号端V2与待驱动元件200之间关断。

在发光阶段T3，第二选通子电路20在第二数据信号Data2的导通电压Vt的控制下，向待驱动元件20传输来自第三电压信号端VHf的第三电压信号Vhf，并配合配合像素驱动电路100的电流控制电路110，驱动待驱动元件200间歇性发光。

示例性的，以图5所示像素驱动电路为例，在待驱动元件200需要显示亮度为高灰阶的情况下，对于选通电路120，参阅图5和图6。

在复位阶段T1，复位信号端RESET的复位信号Reset为低电平信号，第三晶体管M3导通，第二数据信号端DATA2的第二数据信号Data2的关断电压Vd(高电平信号)传输至第二节点N2。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第二数据信号端DATA2的第二数据信号Data2的关断电压Vd(高电平信号)不能传输至第一节点N1。

在扫描阶段T2，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持关断电压Vd(高电平信号)。扫描信号端GATE的扫描信号Gate为低电平信号，扫描信号端GATE的扫描信号Gate为低电平信号，第一晶体管M1导通，第二数据信号端DATA2的第二数据信号Data2的导通电压Vt(低电平信号)传输至第一节点N1。

在发光阶段T3，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持关断电压Vd(高电平信号)，第四晶体管M4关断，第三电压信号端VHf与待驱动元件200之间关断。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第一节点N1在第一电容器C1的作用下保持导通电压Vt(低电平信号)，第二晶体管M2导通，第二电压信号端V2与待驱动元件200之间导通。待驱动元件200持续发光。

在待驱动元件200需要显示亮度为低灰阶的情况下，对于选通电路120，参阅图5和图7。

在复位阶段T1，复位信号端RESET的复位信号Reset为低电平信号，第三晶体管M3导通，第二数据信号端DATA2的第二数据信号Data2的导通电压Vt(低电平信号)传输至第二节点N2。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第二数据信号端DATA2的第二数据信号Data2的导通电压Vt(低电平信号)不能传输至第一节点N1。

在扫描阶段T2，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持导通电压Vt(低电平信号)。扫描信号端GATE的扫描信号Gate为低电平信号，扫描信号端GATE的扫描信号Gate为低电平信号，第一晶体管M1导通，第二数据信号端DATA2的第二数据信号Data2的关断电压Vd(高电平信号)传输至第一节点N1。

在发光阶段T3，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持导通电压Vt(低电平信号)，第四晶体管M4导通，第三电压信号端VHf与待驱动元件200之间导通。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第一节点N1在第一电容器C1的作用下保持关断电压Vd(高电平信号)，第二晶体管M2关断，第二电压信号端V2与待驱动元件200之间关断。待驱动元件200间歇性发光。且当第三电压信号端VHf为低电平信号时，待驱动元件200发光。

示例性的，以图8所示像素驱动电路为例，在待驱动元件200需要显示亮度为高灰阶的情况下，对于选通电路120，参阅图8和图9。

在复位阶段T1，复位信号端RESET的复位信号Reset为低电平信号，第三晶体管M3导通，第二数据信号端DATA2的第二数据信号Data2的关断电压Vd(高电平信号)传输至第二节点N2。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第二数据信号端DATA2的第二数据信号Data2的关断电压Vd(高电平信号)不能传输至第一节点N1。

在扫描阶段T2，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持关断电压Vd(高电平信号)。扫描信号端GATE的扫描信号Gate为低电平信号，扫描信号端GATE的扫描信号Gate为低电平信号，第一晶体管M1导通，第二数据信号端DATA2的第二数据信号Data2的导通电压Vt(低电平信号)传输至第一节点N1。

在发光阶段T3，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持关断电压Vd(高电平信号)，第四晶体管M4关断，第三电压信号端VHf与待驱动元件200之间关断。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第一节点N1在第一电容器C1的作用下保持导通电压Vt(低电平信号)，第二晶体管M2导通，第二电压信号端V2与待驱动元件200之间导通。待驱动元件200持续发光。

在待驱动元件200需要显示亮度为低灰阶的情况下，对于选通电路120，参阅图8和图10。

在复位阶段T1，复位信号端RESET的复位信号Reset为低电平信号，第三晶体管M3导通，第二数据信号端DATA2的第二数据信号Data2的导通电压Vt(低电平信号)传输至第二节点N2。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第二数据信号端DATA2的第二数据信号Data2的导通电压Vt(低电平信号)不能传输至第一节点N1。

在扫描阶段T2，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持导通电压Vt(低电平信号)。扫描信号端GATE的扫描信号Gate为低电平信号，扫描信号端GATE的扫描信号Gate为低电平信号，第一晶体管M1导通，第二数据信号端DATA2的第二数据信号Data2的关断电压Vd(高电平信号)传输至第一节点N1。

在发光阶段T3，复位信号端RESET的复位信号Reset为高电平信号，第三晶体管M3关断，第二节点N2在第二电容器C2的作用下保持导通电压Vt(低电平信号)，第四晶体管M4导通，第三电压信号端VHf与待驱动元件200之间导通。扫描信号端GATE的扫描信号Gate为高电平信号，第一晶体管M1关断，第一节点N1在第一电容器C1的作用下保持关断电压Vd(高电平信号)，第二晶体管M2关断，第二电压信号端V2与待驱动元件200之间关断。待驱动元件200间歇性发光。且当第三电压信号端VHf为高电平信号时，待驱动元件200发光。

采用上述像素驱动方法，在待驱动元件200需要显示高灰阶的情况下，可以通过选通电路120向待驱动元件200输入第二电压信号V02，使待驱动元件200在一帧内持续发光，并通过来自第一数据信号端DATA1的第一数据信号Data1,控制流经待驱动元件200的电流大小，进而控制待驱动元件200显示不同的高灰阶。

在待驱动元件200需要显示低灰阶的情况下，可以通过选通电路120向待驱动元件200输入第三电压信号Vhf，使待驱动元件200在一帧内间歇性发光，缩短待驱动元件200在一帧内的发光时长；进而在不降低待驱动元件200的发光强度(不降低待驱动元件200发光时流经待驱动元件200的电流)的情况下，降低人眼感受到的待驱动元件200的亮度(灰阶)，从而使待驱动元件200在较高电流下显示低灰阶。这样，可以增大待驱动元件200显示低灰阶时的电流大小，使传输至待驱动元件200的电流较大，待驱动元件200在可以在高电流密度下显示高灰阶和低灰阶，进而使待驱动元件200实现全灰阶显示。

在一些实施例中，像素驱动方法还包括：

在复位阶段T1，复位信号端RESET的复位信号Reset为低电平信号，第十晶体管M10导通，初始化信号端VINIT的初始化信号Vinit(低电平信号)传输至第五节点N2，清除第五节点存储的上一帧的第一数据信号Data1；第三电容器Cst存储第五节点N5的电压。

在扫描阶段T2，来自扫描信号端GATE的扫描信号Gate为低电平信号，第五晶体管M5和第七晶体管M7导通，第一数据信号端DATA1的第一数据信号Data1传输至第三节点N3。第六晶体管M6在第五节点N5的电压(低电平信号)的控制下导通，第三节点N3的第一数据信号端DATA1经第六晶体管M6传输至第四节点N4。第四节点N4的电压信号经第七晶体管M7传输至第五节点N5。

在发光阶段T3，来自能信号端EM的使能信号Em为低电平信号，第八晶体管M8和第九晶体管M9导通，第六晶体管M6在第五节点N5的电压的控制下导通，控制子电路70向待驱动元件20传输驱动电流信号。

本公开的一些实施例还提供一种显示面板1100，包括待驱动元件200，以及上述任一实施例所述的像素驱动电路100。本公开所提供的显示面板1100采用上述像素驱动电路100，在待驱动元件200为Micro LED的情况下，根据Micro LED具有在高电流密度下发光效率高，在低电流密度下发光效率低的特性，通过降低Micro LED在显示低灰阶时的发光时长，提升Micro LED在显示低灰阶时流经待驱动元件200的电流密度，从而使微型发光二极管始终处于高电流密度下，发光效率较高，进而降低功耗，节约成本。

在一些实施例中，显示面板1200还包括衬底基板，像素驱动电路100设置于衬底基板上，该衬底基板为玻璃基板。

在一些实施例中，上述显示面板为Micro LED显示面板，显示面板所包括的多个亚像素1101中的每个亚像素1101均对应至少一个Micro LED。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求所述的保护范围为准。

Claims (17)

1.一种像素驱动电路，其特征在于，包括：

电流控制电路，与扫描信号端、第一数据信号端、第一电压信号端、使能信号端、及待驱动元件耦接；所述电流控制电路被配置为，在来自所述扫描信号端的扫描信号和来自所述使能信号端的使能信号的控制下，根据来自所述第一数据信号端的第一数据信号，向所述待驱动元件传输驱动电流信号；

选通电路，与所述扫描信号端、复位信号端、第二数据信号端、第二电压信号端、及第三电压信号端耦接；所述选通电路被配置为，在来自所述扫描信号端的扫描信号、来自所述复位信号端的复位信号、及来自所述第二数据信号端的第二数据信号的控制下，将来自所述第二电压信号端的第二电压信号传输至所述待驱动元件，以使所述待驱动元件持续发光，或者，将来自所述第三电压信号端的第三电压信号传输至所述待驱动元件，以使所述待驱动元件间歇性发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述选通电路包括：

第一选通子电路，与所述扫描信号端、所述第二数据信号端、及所述第二电压信号端耦接；所述第一选通子电路被配置为，在来自所述扫描信号端的扫描信号、及来自所述第二数据信号端的第二数据信号的控制下，将来自所述第二电压端的第二电压信号传输至所述待驱动元件，以使所述待驱动元件持续发光；

第二选通子电路，与所述复位信号端、所述第二数据信号端、及所述第三电压信号端耦接；所述第二选通子电路被配置为，在来自所述复位信号端的复位信号、及来自所述第二数据信号端的第二数据信号的控制下，将来自所述第三电压端的第三电压信号传输至所述待驱动元件，以使所述待驱动元件间歇性发光。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一选通子电路包括：

第一数据写入单元，与所述扫描信号端、所述第二数据信号端、及第一节点耦接；所述第一数据写入单元被配置为，在来自所述扫描信号端的扫描信号的控制下，将来自所述第二数据信号端的第二数据信号传输至所述第一节点；

第一控制单元，与所述第一节点、及所述第二电压信号端耦接；所述第一控制单元被配置为，在所述第一节点的电压的控制下，将来自所述第二电压端的第二电压信号传输至所述待驱动元件。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述第一选通子电路还包括：

第一储能单元，与初始化信号端、及所述第一节点耦接；所述第一储能单元被配置为，存储并保持所述第一节点的电压。

5.根据权利要求4所述的像素驱动电路，其特征在于，

所述第一数据写入单元包括：

第一晶体管，所述第一晶体管的控制极与所述扫描信号端耦接，所述第一晶体管的第一极与所述第二数据信号端耦接，所述第一晶体管的第二极与所述第一节点耦接；

所述第一储能单元包括：

第一电容器，所述第一电容器的第一端与所述初始化信号端耦接，所述第一电容器的第二端与所述第一节点耦接；

所述第一控制单元包括：

第二晶体管，所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第二电压信号端耦接，所述第二晶体管的第二极与所述待驱动元件或所述电流控制电路耦接。

6.根据权利要求2所述的像素驱动电路，其特征在于，所述第二选通子电路包括：

第二数据写入单元，与所述复位信号端、所述第二数据信号端、及第二节点耦接；所述第二数据写入单元被配置为，在来自所述复位信号端的复位信号的控制下，将来自所述第二数据信号端的第二数据信号传输至所述第二节点；

第二控制单元，与所述第二节点、及所述第三电压信号端耦接；所述第二控制单元被配置为，在所述第二节点的电压的控制下，将来自所述第三电压端的第三电压信号传输至所述待驱动元件。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述第二选通子电路还包括：

第二储能单元，与初始化信号端、及所述第二节点耦接；所述第二储能单元被配置为，存储并保持所述第二节点的电压。

8.根据权利要求7所述的像素驱动电路，其特征在于，

所述第二数据写入单元包括：

第三晶体管，所述第三晶体管的控制极与所述复位信号端耦接，所述第三晶体管的第一极与所述第二数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；

所述第二储能单元包括：

第二电容器，所述第二电容器的第一端与所述初始化信号端耦接，所述第二电容器的第二端与所述第二节点耦接；

所述第二控制单元包括：

第四晶体管，所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述第三电压信号端耦接，所述第四晶体管的第二极与所述待驱动元件或所述电流控制电路耦接。

9.根据权利要求1所述的像素驱动电路，其特征在于，所述第二电压信号端为用于传输直流电压信号的信号端；所述第三电压信号端为用于传输脉冲电压信号的信号端。

10.根据权利要求1所述的像素驱动电路，其特征在于，所述电流控制电路与所述待驱动元件的第一极耦接，所述选通电路与所述待驱动元件的第二极耦接，所述第二电压信号端与所述第一电压信号端所传输的电压信号不同；或，

所述电流控制电路与所述待驱动元件的第一极耦接，所述选通电路与所述电流控制电路耦接，所述第二电压信号端与所述第一电压信号端所传输的电压信号相同。

11.根据权利要求1～10中任一项所述的像素驱动电路，其特征在于，所述电流控制电路包括：

数据写入子电路，与所述扫描信号端、所述第一数据信号端、及第三节点耦接；所述数据写入子电路被配置为，在来自所述扫描信号端的扫描信号的控制下，将来自所述第一数据信号端的第一数据信号传输至所述第三节点；

驱动子电路，与所述第三节点、第四节点、及第五节点耦接；所述驱动子电路被配置为，在所述第五节点的电压的控制下，将所述第三节点的电压传输至所述第四节点；

补偿子电路，与所述扫描信号端、所述第四节点、及所述第五节点耦接；所述补偿子电路被配置为，在来自所述扫描信号端的扫描信号的控制下，将所述第四节点的电压传输至所述第五节点；

储能子电路，与所述第五节点、及所述第一电压信号端耦接；所述储能子电路被配置为，存储并保持所述第五节点的电压；

控制子电路，与所述使能信号端、所述第三节点、所述第四节点、及所述待驱动元件耦接，所述控制子电路还与所述第一电压信号端或所述选通电路耦接；所述控制子电路被配置为，在来自所述使能信号端的使能信号的控制下，与所述驱动子电路配合，向所述待驱动元件传输驱动电流信号；

复位子电路，与所述复位信号端、初始化信号端、及所述第五节点耦接；所述复位子电路被配置为，在来自所述复位信号端的复位信号的控制下，将来自所述初始化信号端的初始化电压信号传输至所述第五节点。

12.根据权利要求11所述的像素驱动电路，其特征在于，

所述数据写入子电路包括：

第五晶体管，所述第五晶体管的控制极与所述扫描信号端耦接，所述第五晶体管的第一极与所述第一数据信号端耦接，所述第五晶体管的第二极与所述第三节点耦接；

所述驱动子电路包括：

第六晶体管，所述第六晶体管的控制极与所述第五节点耦接，所述第六晶体管的第一极所述第三节点耦接，所述第六晶体管的第二极与所述第四节点耦接；

所述补偿子电路包括：

第七晶体管，所述第七晶体管的控制极与所述扫描信号端耦接，所述第七晶体管的第一极所述第四节点耦接，所述第七晶体管的第二极与所述第五节点耦接；

所述储能子电路包括：

第三电容器，所述第三电容器的第一端与所述第一电压信号端耦接，所述第三电容器的第二端与所述第五节点耦接；

所述控制子电路包括：

第八晶体管，所述第八晶体管的控制极与所述使能信号端耦接，所述第八晶体管的第一极与所述第一电压信号端或所述选通电路耦接，所述第八晶体管的第二极与所述第三节点耦接；

第九晶体管，所述第九晶体管的控制极与所述使能信号端耦接，所述第九晶体管的第一极与所述第四节点耦接，所述第九晶体管的第二极与所述待驱动元件耦接；

所述复位子电路包括：

第十晶体管，所述第十晶体管的控制极与所述复位信号端耦接，所述第十晶体管的第一极与所述初始化信号端耦接，所述第十晶体管的第二极与所述第五节点耦接。

13.根据权利要求1所述的像素驱动电路，其特征在于，

所述电流控制电路包括：

第五晶体管，所述第五晶体管的控制极与所述扫描信号端耦接，所述第五晶体管的第一极与所述第一数据信号端耦接，所述第五晶体管的第二极与所述第三节点耦接；

第六晶体管，所述第六晶体管的控制极与所述第五节点耦接，所述第六晶体管的第一极所述第三节点耦接，所述第六晶体管的第二极与所述第四节点耦接；

第七晶体管，所述第七晶体管的控制极与所述扫描信号端耦接，所述第七晶体管的第一极所述第四节点耦接，所述第七晶体管的第二极与所述第五节点耦接；

第八晶体管，所述第八晶体管的控制极与所述使能信号端耦接，所述第八晶体管的第一极与所述第一电压信号端耦接，所述第八晶体管的第二极与所述第三节点耦接；

第九晶体管,所述第九晶体管的控制极与所述使能信号端耦接，所述第九晶体管的第一极与所述第四节点耦接，所述第九晶体管的第二极与所述待驱动元件的第一极耦接；

第十晶体管，所述第十晶体管的控制极与所述复位信号端耦接，所述第十晶体管的第一极与所述初始化信号端耦接，所述第十晶体管的第二极与所述第五节点耦接；

第三电容器，所述第三电容器的第一端与所述第一电压信号端耦接，所述第三电容器的第二端与所述第五节点耦接；

所述选通电路包括：

第一晶体管，所述第一晶体管的控制极与所述扫描信号端耦接，所述第一晶体管的第一极与所述第二数据信号端耦接，所述第一晶体管的第二极与所述第一节点耦接；

第二晶体管，所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第二电压信号端耦接，所述第二晶体管的第二极与所述待驱动元件的第二极耦接；

第一电容器，所述第一电容器的第一端与所述初始化信号端耦接，所述第一电容器的第二端与所述第一节点耦接；

第三晶体管，所述第三晶体管的控制极与所述复位信号端耦接，所述第三晶体管的第一极与所述第二数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；

第四晶体管，所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述第三电压信号端耦接，所述第四晶体管的第二极与所述待驱动元件的第二极耦接；

第二电容器，所述第二电容器的第一端与所述初始化信号端耦接，所述第二电容器的第二端与所述第二节点耦接。

14.根据权利要求1所述的像素驱动电路，其特征在于，

所述电流控制电路包括：

第五晶体管，所述第五晶体管的控制极与所述扫描信号端耦接，所述第五晶体管的第一极与所述第一数据信号端耦接，所述第五晶体管的第二极与所述第三节点耦接；

第六晶体管，所述第六晶体管的控制极与所述第五节点耦接，所述第六晶体管的第一极所述第三节点耦接，所述第六晶体管的第二极与所述第四节点耦接；

第七晶体管，所述第七晶体管的控制极与所述扫描信号端耦接，所述第七晶体管的第一极所述第四节点耦接，所述第七晶体管的第二极与所述第五节点耦接；

第八晶体管，所述第八晶体管的控制极与所述使能信号端耦接，所述第八晶体管的第一极与所述选通电路耦接，所述第八晶体管的第二极与所述第三节点耦接；

第九晶体管,所述第九晶体管的控制极与所述使能信号端耦接，所述第九晶体管的第一极与所述第四节点耦接，所述第九晶体管的第二极与所述待驱动元件的第一极耦接；

第十晶体管，所述第十晶体管的控制极与所述复位信号端耦接，所述第十晶体管的第一极与所述初始化信号端耦接，所述第十晶体管的第二极与所述第五节点耦接；

第三电容器，所述第三电容器的第一端与所述第一电压信号端耦接，所述第三电容器的第二端与所述第五节点耦接；

所述选通电路包括：

第一晶体管，所述第一晶体管的控制极与所述扫描信号端耦接，所述第一晶体管的第一极与所述第二数据信号端耦接，所述第一晶体管的第二极与所述第一节点耦接；

第二晶体管，所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第二电压信号端耦接，所述第二晶体管的第二极与所述第八晶体管的第一极耦接；

第一电容器，所述第一电容器的第一端与所述初始化信号端耦接，所述第一电容器的第二端与所述第一节点耦接；

第三晶体管，所述第三晶体管的控制极与所述复位信号端耦接，所述第三晶体管的第一极与所述第二数据信号端耦接，所述第三晶体管的第二极与所述第二节点耦接；

第四晶体管，所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述第三电压信号端耦接，所述第四晶体管的第二极与所述第八晶体管的第一极耦接；

第二电容器，所述第二电容器的第一端与所述初始化信号端耦接，所述第二电容器的第二端与所述第二节点耦接。

15.一种像素驱动方法，其特征在于，应用于如权利要求1～14中任一项所述的像素驱动电路，所述像素驱动电路的选通电路包括第一选通子电路和第二选通子电路；一个帧周期包括复位阶段、扫描阶段和发光阶段；

所述像素驱动方法包括：

在需要显示亮度为高灰阶的情况下，

在所述复位阶段，所述第二选通子电路在来自复位信号端的复位信号的控制下，写入来自第二数据信号端的第二数据信号的关断电压；

在所述扫描阶段，所述第一选通子电路在来自扫描信号端的扫描信号的控制下，写入来自第二数据信号端的第二数据信号的导通电压；

在所述发光阶段，所述第一选通子电路在所述第二数据信号的导通电压的控制下，向所述待驱动元件传输来自第二电压信号端的第二电压信号，并配合所述像素驱动电路的电流控制电路，驱动待驱动元件持续发光；

在需要显示亮度为低灰阶的情况下，

在所述复位阶段，所述第二选通子电路在来自复位信号端的复位信号的控制下，写入来自第二数据信号端的第二数据信号的导通电压；

在所述扫描阶段，所述第一选通子电路在来自扫描信号端的扫描信号的控制下，写入来自第二数据信号端的第二数据信号的关断电压；

在所述发光阶段，所述第二选通子电路在所述第二数据信号的导通电压的控制下，向所述待驱动元件传输来自第三电压信号端的第三电压信号，并配合所述像素驱动电路的电流控制电路，驱动所述待驱动元件间歇性发光。

16.一种显示面板，其特征在于，包括：

如权利要求1～14中任一项所述的像素驱动电路；

待驱动元件，与所述像素驱动电路耦接。

17.一种显示装置，其特征在于，包括如权利要求16所述的显示面板。

Images