JP5568931B2

JP5568931B2 - 発光素子アレイ及びこれを用いた画像形成装置

Info

Publication number: JP5568931B2
Application number: JP2009221134A
Authority: JP
Inventors: 敦福川
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2009-09-25
Filing date: 2009-09-25
Publication date: 2014-08-13
Anticipated expiration: 2029-09-25
Also published as: JP2011071319A

Description

この発明は、発光素子アレイ及びこれを用いた画像形成装置に関するものである。

従来、上記発光素子アレイに関する技術としては、例えば、特開２００１−２７０１５０号公報、特開２００４−８２６５１号公報、特開２００４−３５６１９１号公報、特開２００５−２５９８５６号公報等に開示されたものが既に提案されている。

上記特開２００１−２７０１５０号公報に係る自己走査型発光素子アレイは、発光量の分布が均一な自己走査型発光素子アレイを提供するため、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子スイッチ素子多数個を配列した３端子スイッチ素子アレイの各スイッチ素子の制御電極を互いに第１の電気的手段にて接続すると共に、各スイッチ素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各スイッチ素子の残りの２端子の一方にクロックラインを接続して形成したスイッチ素子アレイと、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した発光素子アレイとからなり、前記発光素子アレイの制御電極と前記スイッチ素子の制御電極とを接続し、各発光素子の残りの２端子の一方に発光のための電流を印加する書込み信号ラインを設けた自己走査型発光素子アレイにおいて、前記自己走査型発光素子アレイが作製されているチップを単位として、前記書込み信号ラインへの給電が、ラインの両側から行われているものである。

さらに、上記特開２００４−８２６５１号公報に係る発光素子アレイチップの製造方法は、発光素子チップ内の発光光量ばらつきを低減した発光素子アレイチップを提供するため、直線状に配列された複数の発光素子と、少なくとも１本の信号ラインと、各発光素子の発光領域内に設けられた電極へ、前記信号ラインから発光のための信号を供給する接続部とを備える発光素子アレイチップの製造方法であって、前記直線状に配列された複数の発光素子を作製する際に、両端の発光素子の外側領域に、少なくとも１個のダミー発光素子をそれぞれ同時に作製する工程と、前記信号ラインと、前記複数の発光素子およびダミー発光素子の各電極への接続部とを、リソグラフィおよびウェットエッチングによって作製する工程と、を含むように構成したものである。

又、上記特開２００４−３５６１９１号公報に係る発光素子アレイは、金属配線間の漏れ光を抑制した発光素子アレイを提供するため、エピタキシャルウェハ上に形成された発光素子アレイであって、前記エピタキシャルウェハの最上部のエピタキシャル成長層を、発光波長よりもバンドギャップの小さい光吸収材料よりなる光吸収層とし、少なくとも金属配線間は、金属配線間からの漏れ光を吸収するために前記光吸収層で覆われているものである。

また、上記特開２００５−２５９８５６号公報に係る自己走査型発光素子アレイチップは、チップ面積の小さい、多層配線を用いた自己走査型発光素子アレイチップを提供するため、第１導電型の半導体基板上に、第１導電型の第１の半導体層、第１導電型とは逆導電型の第２導電型の第２の半導体層、第１導電型の第３の半導体層、第２導電型の第４の半導体層が積層されたＰＮＰＮ構造により形成される長方形状の自己走査型発光素子アレイチップであって、前記ＰＮＰＮ構造上に形成される配線を多層配線とし、各配線層を電気的に独立させた構造としたものである。

特開２００１−２７０１５０号公報特開２００４−８２６５１号公報特開２００４−３５６１９１号公報特開２００５−２５９８５６号公報

この発明は、発光素子間の発光光量のばらつきを低減することが可能な発光素子アレイ及びこれを用いた画像形成装置を提供することを目的としている。

すなわち、請求項１に記載された発明は、半導体基板と、
前記半導体基板上に予め定められた間隔で長手方向に沿って配列される複数の発光素子と、
前記半導体基板上に前記複数の発光素子の長手方向と交差する幅方向の一側に前記発光素子に対応して複数設けられ、前記複数の発光素子の点滅を切り替える切替素子と、
前記切替素子に沿って配置され、前記切替素子を第１の状態と第２の状態との間で切り替える切替用の信号線と、
前記半導体基板上に前記切替用の信号線と層を異ならせて前記発光素子の前記切替素子側の端部から前記切替用の信号線及び前記切替素子の上部にまでわたり当該切替用の信号線よりも広い幅で設けられ、前記複数の発光素子に通電して発光させるための発光用信号線とを備えたことを特徴とする発光素子アレイである。

また、請求項２に記載された発明は、前記発光用信号線は、前記切替用の信号線と同じ層に形成された補助の発光用信号線と、前記切替用の信号線と層を異ならせた主の発光用信号線とから構成されていることを特徴とする請求項１に記載の発光素子アレイである。

さらに、請求項３に記載された発明は、前記発光用信号線は、前記複数の発光素子の発光領域を除いた領域を覆うように形成されていることを特徴とする請求項１又は２に記載の発光素子アレイである。

又、請求項４に記載された発明は、像保持体と、
前記像保持体の表面に画像情報に応じて画像露光を施す画像露光手段と、
前記画像露光手段の画像露光によって前記像保持体の表面に形成された静電潜像を現像する現像手段とを備え、
前記画像露光手段として、請求項１乃至３のいずれかに記載された発光素子アレイを用いたことを特徴とする画像形成装置である。

請求項１に記載された発明によれば、発光用信号線と切替用の信号線を同じ層に形成する場合と比較して、発光素子間の発光光量のばらつきを低減することができる。

また、請求項２に記載された発明によれば、本構成を有しない場合と比較して、発光用信号線と発光素子とを確実に接続することができる。

さらに、請求項３に記載された発明によれば、本構成を有しない場合と比較して、発光素子の発光領域以外からの漏れ光の発生を確実に抑制することができる。

又、請求項４に記載された発明によれば、本構成を有しない場合と比較して、発光素子間の発光光量のばらつきを低減することができ、画像濃度にばらつきが発生するのを抑制することができる。

図１はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップを示す要部の平面構成図である。図２はこの発明の実施の形態１に係る発光素子アレイを適用した画像形成装置としてのタンデム型のカラー画像形成装置を示す構成図である。図３はこの発明の実施の形態１に係る発光素子アレイを適用した画像露光装置を示す断面構成図である。図４はＬＥＤプリントヘッドを示す平面構成図である。図５はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップを示す構成図である。図６はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイを示す等価回路図である。図７はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップを示す断面構成図である。図８はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップの配列状態を示す構成図である。図９はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップを製造するための半導体ウエハを示す構成図である。図１０はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップの製造工程の途中を示す構成図である。図１１はこの発明の実施の形態１に係る発光素子アレイを適用した自己走査型発光素子アレイチップの作動特性を示すグラフである。図１２はこの発明の実施の形態２に係る発光素子アレイを適用した自己走査型発光素子アレイチップを示す要部の平面構成図である。図１３はこの発明の実施の形態２に係る発光素子アレイを適用した自己走査型発光素子アレイチップを示す断面構成図である。図１４はこの発明の実施の形態２に係る発光素子アレイを適用した自己走査型発光素子アレイチップの製造工程の途中を示す構成図である。図１５はこの発明の実施の形態４に係る発光素子アレイを適用した自己走査型発光素子アレイチップを示す構成図である。

以下に、この発明の実施の形態について図面を参照して説明する。

実施の形態１
図２はこの発明の実施の形態１に係る発光素子アレイを適用した画像形成装置としてのカラー画像形成装置を示すものである。このカラー画像形成装置１は、パーソナルコンピュータ（ＰＣ）２から送られてくる画像データをプリントするプリンターとしての機能以外に、画像読取装置３によって読み取られた図示しない原稿の画像を複写する複写機や、画像情報を送受信するファクシミリとしても機能するように構成されている。

カラー画像形成装置１の内部には、図２に示すように、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から送られてくる画像データに対して、必要に応じて、シェーディング補正、位置ズレ補正、明度／色空間変換、ガンマ補正、枠消し、色／移動編集等の予め定められた画像処理を施す画像処理部４が配設されているとともに、カラー画像形成装置１全体の動作を制御する制御部５が配置されている。

そして、上記の如く画像処理部４で予め定められた画像処理が施された画像データは、同じく画像処理部４によって、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の４色の画像データに変換され、次に述べるように、カラー画像形成装置１の内部に設けられた画像出力部６によってフルカラー画像やモノクロ画像として出力される。

上記画像処理部４によってイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色に対応して変換された画像データは、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋの画像露光装置８Ｙ、８Ｍ、８Ｃ、８Ｋに送られ、これらの画像露光装置８Ｙ、８Ｍ、８Ｃ、８Ｋでは、対応する色の画像データに応じて画像露光が行われる。

上記カラー画像形成装置１の内部には、図２に示すように、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の４つの画像形成ユニット（画像形成部）７Ｙ、７Ｍ、７Ｃ、７Ｋが、第１色目のイエロー（Ｙ）の画像形成ユニット７Ｙが相対的に高く、最終色の黒（Ｋ）の画像形成ユニット７Ｋが相対的に低くなるように、水平方向に対して予め定められた角度だけ傾斜した状態で一定の間隔を隔てて並列的に配置されている。

このように、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の４つの画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋを、予め定められた角度だけ傾斜した状態で配置することにより、これら４つの画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋを水平に配置した場合に比較して、画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋ間の距離を短く設定することができ、カラー画像形成装置１の幅を小さくして小型化が可能となる。

これらの４つの画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋは、基本的に、形成する画像の色以外は同様に構成されており、図２に示すように、大別して、図示しない駆動手段により矢印Ａ方向に沿って予め定められた速度で回転駆動される像保持体としての感光体ドラム１０と、この感光体ドラム１０の表面を一様に帯電する一次帯電用の帯電ロール１１と、当該感光体ドラム１０の表面に予め定められた色に対応した画像を露光して静電潜像を形成する画像露光手段としての画像露光装置８と、感光体ドラム１０上に形成された静電潜像を予め定められた色のトナーで現像する現像手段としての現像装置１２と、感光体ドラム１０の表面を清掃するクリーニング装置１３とから構成されている。

上記感光体ドラム１０としては、例えば、直径３０ｍｍのドラム状に形成され、表面に有機光導電体（ＯＰＣ）などを被覆したものが用いられ、図示しない駆動モータにより矢印Ａ方向に沿って予め定められた速度で回転駆動される。

また、上記帯電ロール１１としては、例えば、芯金の表面に合成樹脂やゴムからなり電気抵抗を調整した導電層を被覆したロール状の帯電器が用いられ、この帯電ロール１１の芯金には、予め定められた帯電バイアスが印加される。

上記画像露光装置８は、図２に示すように、４つの画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋ毎にそれぞれ個別に配置されており、各画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋに設けられた画像露光装置８としては、ＬＥＤ発光素子を予め定められたピッチ（例えば、６００ｄｐｉ〜２４００ｄｐｉ）で感光体ドラム１０の軸方向に沿って直線状に配置したＬＥＤ発光素子アレイと、当該ＬＥＤ発光素子アレイの各ＬＥＤ発光素子から出射された光を感光体ドラム１０上にスポット状に結像するロッドレンズアレイとを備えたものが用いられる。また、上記画像露光装置８は、図２に示すように、下方から感光体ドラム１０上に画像を走査露光するように構成されている。

上記画像処理部４からは、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色の画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋに個別に設けられた画像露光装置８Ｙ、８Ｍ、８Ｃ、８Ｋに、対応する色の画像データが順次出力され、これらの画像露光装置８Ｙ、８Ｍ、８Ｃ、８Ｋから画像データに応じて出射された光束は、対応する感光体ドラム１０の表面に走査露光され、画像データに応じた静電潜像が形成される。上記感光体ドラム１０上に形成された静電潜像は、現像装置１２Ｙ、１２Ｍ、１２Ｃ、１２Ｋによって、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色のトナー像として現像される。

上記各画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋの感光体ドラム１０上に、順次形成されたイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色のトナー像は、各画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋの上方にわたって傾斜した状態で配置された無端ベルト状の中間転写体としての中間転写ベルト１４上に、４つの一次転写ロール１５Ｙ、１５Ｍ、１５Ｃ、１５Ｋによって順次多重に一次転写される。

この中間転写ベルト１４は、複数のロールによって架け渡された無端ベルト状部材であって、当該ベルト状部材の下辺走行領域が、その走行方向に沿った下流側が相対的に低く、且つ上流側が相対的に高くなるように、水平方向に対して傾斜した状態で配置されている。

即ち、上記中間転写ベルト１４は、図２に示すように、駆動ロール１６と、背面支持ロール１７と、張力付与ロール１８と、従動ロール１９との間に一定の張力で掛け回されており、図示しない定速性に優れた駆動モータによって回転駆動される駆動ロール１６により、矢印Ｂ方向に沿って予め定められた速度で循環移動される。上記中間転写ベルト１４としては、例えば、可撓性を有するポリイミドやポリアミドイミド等の合成樹脂フィルムを無端ベルト状に形成したものが用いられる。上記中間転写ベルト１４は、その下辺走行領域において、各画像形成ユニット７Ｙ、７Ｍ、７Ｃ、７Ｋの感光体ドラム１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋに接触するように配置されている。

また、上記中間転写ベルト１４には、図２に示すように、当該中間転写ベルト１４の上部走行領域の左側端部に配置され、中間転写ベルト１４上に一次転写されたトナー像を記録媒体２１上に二次転写する二次転写手段としての二次転写ロール２０が、背面支持ロール１７によって張架された中間転写ベルト１４の表面に当接するように配置されている。

上記中間転写ベルト１４上に多重に転写されたイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色のトナー像は、図２に示すように、背面支持ロール１７に中間転写ベルト１４を介して圧接する二次転写ロール２０によって、記録媒体としての記録用紙２１上に二次転写され、これらの各色のトナー像が転写された記録用紙２１は、鉛直方向の上方に位置する定着装置３０へと搬送される。上記二次転写ロール２０は、背面支持ロール１７の側方に中間転写ベルト１４を介して圧接しており、鉛直方向の下方から上方に搬送される記録用紙２１上に、各色のトナー像を一括して二次転写するようになっている。

上記二次転写ロール２０としては、例えば、ステンレス等の金属からなる芯金の外周に、導電剤を添加したゴム材料等の導電性弾性体からなる弾性体層を予め定められた厚さに被覆したものが用いられる。

そして、上記各色のトナー像が転写された記録用紙２１は、定着装置３０によって熱及び圧力で定着処理を受けた後、排出ロール２２によって装置１の上端部に設けられた排出トレイ２３上に画像面を下にした状態で排出される。

上記記録用紙２１は、図２に示すように、装置１内の底部に配置された給紙トレイ２４から予め定められたサイズ及び材質のものが、給紙ロール２５及び用紙分離搬送用のロール２６により一枚ずつ分離された状態で給紙され、レジストロール２７まで一旦搬送されて停止される。そして、上記給紙トレイ２４から供給された記録用紙２１は、予め定められたタイミングで回転するレジストロール２７によって中間転写ベルト１４の二次転写位置へ送出される。上記記録用紙２１としては、普通紙以外にも、表面又は表裏両面にコーティング処理が施されたコート紙等の厚紙なども供給可能となっており、コート紙からなる記録用紙２１には、写真画像なども出力される。

トナー像の二次転写工程が終了した中間転写ベルト１４の表面は、駆動ロール１６の位置に設けられたベルトクリーニング装置２８によって残留トナー等が除去されて、次の画像形成工程に備える。尚、図２中、２９は、カラー画像形成装置１の各部に電力を供給する電力供給部を示している。

図３はこの発明の実施の形態１に係る発光素子アレイとしての自己走査型発光素子アレイ（ＳＬＥＤ：ＳＥＬＦ−ＳＣＡＮＮＩＮＧＬＩＧＨＴ−ＥＭＩＴＴＩＮＧＤＥＶＩＣＥ）を用いたＬＥＤ発光素子アレイプリントヘッドを示す構成図である。

このＬＥＤ発光素子アレイプリントヘッド３０は、図３に示すように、感光体ドラム１０の軸方向に沿って長尺に形成されたハウジング３１を備えており、当該ハウジング３１の表面には、ＬＥＤ回路基板３２が装着されている。また、このＬＥＤ回路基板３２の表面には、図４に示すように、発光素子アレイとしての複数の自己走査型発光素子アレイチップ３３が、長手方向に沿って一部が重なるように直線状に配列されており、これらの自己走査型発光素子アレイチップ３３から出射された光束は、図３に示すように、ロッドレンズアレイ３４によって絞られ、感光体ドラム１０の表面に予め定められた直径を有するドット形状に露光される。上記ロッドレンズアレイ３４は、ホルダー３５に装着されており、当該ホルダー３５を介して板バネ３６によってプリントヘッド３０のハウジング３１に取り付けられている。

また、上記ＬＥＤ回路基板３２には、図４に示すように、複数の自己走査型発光素子アレイチップ３３を画像情報に応じて発光させるための駆動回路３６と、画像データを記憶する記憶素子３７と、複数の自己走査型発光素子アレイチップ３３に通電する電源回路３８とが、自己走査型発光素子アレイチップ３３の一端部に設けられている。さらに、上記ＬＥＤ回路基板３２には、制御部５から画像データや制御信号が送られるワイヤーハーネス３９が接続されている。

図５はカソードコモン型の自己走査型発光素子アレイチップ３３の基本的な構成を示すものである。また、図６は自己走査型発光素子アレイチップ３３上に形成される自己走査型発光素子アレイ４１の等価回路を示す回路図である。ただし、この発明は、カソードコモン型の自己走査型発光素子アレイチップに限定されるものではなく、他の方式の発光素子アレイにも適用できることは勿論である。

この自己走査型発光素子アレイ４１は、図５及び図６に示すように、大別して、発光素子アレイ４１の長手方向である走査方向に沿って直線状に配列された発光部４２と、当該発光部４２の発光素子アレイ４１の長手方向と交差する幅方向に配設されたシフト部４３とから構成されている。上記発光部４２は、発光素子アレイ４１の走査方向に沿って直線状に配列された複数（例えば、１２８個又は２５６個等）の発光サイリスタからなる発光素子としての書き込み用発光素子Ｌ₁〜Ｌ₁₂₈を備えている。これらの書き込み用発光素子Ｌ₁〜Ｌ₁₂₈は、カソードコモン型の発光サイリスタによって構成されており、カソード電極は、ｐ型のウエハ基板の背面に形成された共通電極４４（図７参照）を介して接地されている。また、上記書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極には、書き込み信号φＩが書き込みライン４５及び抵抗Ｒ１を介して印加される。さらに、上記書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のゲート電極は、シフト部１３の対応するスイッチング素子Ｔ₁〜Ｔ₁₂₈のゲート電極に接続されている。

一方、上記シフト部４３は、上述したように、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈に対応して複数設けられた切替素子としてのスイッチング素子Ｔ₁〜Ｔ₁₂₈を備えている。これらのスイッチング素子Ｔ₁〜Ｔ₁₂₈は、例えば、カソードコモン型の発光サイリスタによって構成されており、カソード電極は、ｐ型のウエハ基板の背面に形成された共通電極４５を介して接地されている。また、上記スイッチング素子Ｔ₁〜Ｔ₁₂₈のうち、偶数番目のスイッチング素子Ｔ₂〜Ｔ₁₂₈のアノード電極には、第１の転送用クロックパルスφ１が電流制限用抵抗Ｒ２及び切替用の信号線としての第１の転送ライン４６を介して印加されているとともに、奇数番目のスイッチング素子Ｔ₁〜Ｔ₁₂₇のアノード電極には、第２の転送用クロックパルスφ２が電流制限用抵抗Ｒ３及び同じく切替用の信号線としての第２の転送ライン４７を介して印加されている。さらに、上記スイッチング素子Ｔ₁〜Ｔ₁₂₈のゲート電極には、抵抗ＲＬ及び電源ライン４８を介して電源電圧Ｖ_GKが印加されている。また、隣接するスイッチング素子Ｔ₁〜Ｔ₁₂₇のゲート電極間には、番号の小さいスイッチング素子Ｔ₁〜Ｔ₁₂₇を向いた方向が順方向となるようにダイオードＤ₁〜Ｄ₁₂₈が介在されている。

なお、図５中、符号４９〜５２は書き込みライン４５、第１及び第２の転送ライン４６、４７、電源ライン４８に通電するための書き込み用、第１及び第２の転送用、電源用の電極パッドをそれぞれ示すものである。

図７はカソードコモン型の自己走査型発光素子アレイチップ３３を示す断面図である。

図７において、Ｌ₁〜Ｌ₁₂₈は書き込み用発光素子を示すものであり、７１は書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極を、７２は書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のゲート電極を、Ｔ₁〜Ｔ₁₂₇はスイッチング素子を、７３、７４はスイッチング素子Ｔ₂〜Ｔ₁₂₈のアノード電極を、７５、７６はスイッチング素子Ｔ₁〜Ｔ₁₂₈のゲート電極を、７７は書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のゲート電極とスイッチング素子Ｔ₁〜Ｔ₁₂₈のゲート電極７５、７６とを接続する配線を、４６、４７は第１及び第２の転送ラインを、４５は第１及び第２の転送ライン４６、４７と第２の絶縁層７８を介して層が異なるように形成された書き込みラインをそれぞれ示している。

次に、上記の如く構成される自己走査型発光素子アレイ４１の動作について説明すると、この自己走査型発光素子アレイ４１では、図６に示すように、まず、スタートパルスφｓをＬレベル（約０Ｖ）にすると同時に第２の転送用クロックパルスφ２をＨレベル（約２〜約４Ｖ）とし、スイッチング素子Ｔ１を第１の状態であるオン状態とする。その後、スタートパルスφｓは直ぐにＨレベルに戻される。

スイッチング素子Ｔ₁がオン状態となると、スイッチング素子Ｔ₁のゲート電極Ｇ１の電位は、電源ラインの電圧Ｖ_GK（例えば、５Ｖ）から略０Ｖにまで低下する。したがって、書き込み信号φＩの電圧が、書き込み用発光素子Ｌ₁のｐｎ接合の拡散電位（約１Ｖ）以上であれば、書き込み用発光素子Ｌ１を発光状態とすることができる。

次に、第１の転送用クロックパルスφ１の電圧をハイレベルとすると、スイッチング素子Ｔ₂がオン状態となる。すると、上記スイッチング素子Ｔ₂のゲート電極Ｇ₂の電位は、電源ラインの電圧ＶＧＫである５Ｖからほぼ０Ｖにまで降下する。このスイッチング素子Ｔ₂の電圧降下の影響は、ダイオードＤ₂を介して右側に隣接するスイッチング素子Ｔ₃のゲート電極Ｇ₃に伝えられ、当該スイッチング素子Ｔ₃のゲート電極Ｇ₃の電位が約１Ｖ（ダイオードＤ₂の順方向の立ち上がり電圧（拡散電位に等しい））となる。

これに対して、上記スイッチング素子Ｔ₂の電圧降下の影響は、左側に隣接するダイオードＤ₁に対しては、逆バイアス状態となるため、ダイオードＤ₁のゲート電極Ｇ₁への電位の接続は行われず、スイッチング素子Ｔ₁のゲート電極Ｇ₁の電位は５Ｖのままとなる。

ところで、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈である発光サイリスタのオン電位は、ゲート電極Ｇの電位よりもｐｎ接合の拡散電位（約１Ｖ）だけ高い電圧で近似することができる。したがって、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極に印加される書き込み電圧φＩを、当該オン電位よりも高く設定すれば、発光サイリスタはオン状態となり発光する。

ここで、書き込み用発光素子Ｌがオンしている状態で、第２の転送用クロックパルスφ２にハイレベル電圧を印加する。この第２の転送用クロックパルスφ２は、スイッチング素子Ｔ₃とスイッチング素子Ｔ₅に同時に加わるが、ハイレベル電圧の値を約２Ｖ（スイッチング素子Ｔ₃をオンさせるために必要な電圧）以上でありかつ約４Ｖ（スイッチング素子Ｔ₅をオンさせるために必要な電圧）以下に設定しておくと、スイッチング素子Ｔ₃のみをオンとし、これ以外のスイッチング素子Ｔ₅は、第２の状態であるオフのままにすることができる。

そして、第１の転送用クロックパルスφ１のハイレベル電圧を切ると、スイッチング素子Ｔ₂がオフ状態となり、発光素子Ｌ₂がオフとなるとともに、発光素子Ｌ₃がオン状態となって、オン状態を転送させることができる。従って、２本の第１及び第２の転送用クロックパルスφ１、φ２のハイレベル電圧及びローレベル電圧を切り替えることにより、オン状態が転送されることになる。

いま、第１の転送用クロックパルスφ１の電圧がハイレベルで、スイッチング素子Ｔ₂がオン状態であるとすると、ゲート電極Ｇ₂の電位は、電源ラインの電圧Ｖ_GK（ここでは５Ｖと想定する）からほぼ０Ｖにまで低下する。したがって、書き込み信号φＩの電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、書き込み用発光素子Ｌ₂を発光状態とすることができる。

これに対して、スイッチング素子Ｔ₁のゲート電極Ｇ₁は約５Ｖであり、スイッチング素子Ｔ₃のゲート電極Ｇ₃は約１Ｖとなる。したがって、発光素子Ｌ１の書き込み電圧は約６Ｖ、発光素子Ｌ３の書き込み電圧は約２Ｖとなる。そのため、発光素子Ｌ２のみに書き込める書き込み信号φＩの電圧は、１〜２Ｖの範囲となり、書き込み信号φＩの電圧を１〜２Ｖとすることにより、発光素子Ｌ２のみを発光させることができる。

発光素子Ｌ２がオン、すなわち発光状態となると、発光素子Ｌ２の発光強度は、書き込み信号φＩに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。

また、発光強度を次の発光素子Ｌに転送するためには、書き込み信号φＩラインの電圧を一旦０Ｖまで低下させて、発光している発光素子Ｌ２を一旦オフにしておく必要がある。

このように、自己走査型発光素子アレイ１１は、第１及び第２の転送用クロックパルスφ１、φ２の電圧、及び書き込み信号φＩラインの電圧を切り替えることで、予め定められた解像度に応じて直線状に配列された書き込み用発光素子Ｌ₁〜Ｌ₁₂₈を順次走査して発光させることができ、通常の発光素子アレイに比べて印加電圧を切り替える端子としてのボンデイングパッドが少なくてよいという特徴を有しており、半導体チップの面積を小さくすることができる。

上記の如く動作する自己走査型発光素子アレイチップ３３は、図４に示すように、ＬＥＤ回路基板３２の表面に長手方向に沿って一部が重なるよう直線状に配列されている。その際、上記自己走査型発光素子アレイチップ３３は、図８に示すように、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈がＬＥＤ回路基板３２の表面に長手方向に沿って予め定められたピッチｐで連続するように配置されている。

図９はこの発明の実施の形態１に係る半導体チップとしての自己走査型発光素子アレイチップを製造するための半導体ウエハを示すものである。この半導体ウエハ６１は、図９に示すように、例えば、ＧａＡｓ基板等からなるｐ型のウエハ基板６２上に、第１層としてのｐ型層６３と、第２層としてのｎ型層６４と、第３層としてのｐ型層６５と、第４層としてのｎ型層６６からなる複数の半導体層を順次積層して構成されている。なお、図９（ｂ）中、符号６７はウエハ基板６２の結晶方位を示すオリエンテーションフラット（ＯＦ）を表している。

そして、上記半導体チップとしての自己走査型発光素子アレイチップ３３は、図９に示すような層構成を有する半導体ウエハ６１を準備し、当該半導体ウエハ６１の表面に、フォトレジストを塗布した後に、アライナー等によって全面露光を施すか、又はステッパー等を用いた部分塗布工程、更には絶縁性材料の塗布工程を必要に応じて繰り返す半導体装置の製造工程を経て、スイッチング素子Ｔ₁〜Ｔ₁₂₈、発光素子Ｌ₁〜Ｌ₁₂₈、ダイオードＤ₁〜Ｄ₁₂₈、抵抗素子Ｒ、第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７、書き込み信号φＩライン４５、電源ライン４８等を半導体ウエハ６１の表面に形成することによって、多数（複数）の自己走査型発光素子アレイチップ３３が同時に製造される。

上記自己走査型発光素子アレイチップは、例えば、次のような製造工程によって製造される。

この自己走査型発光素子アレイチップは、例えば、(1)半導体ウエハ１上に電極を形成する工程、(2)基板エッチング工程、(3)絶縁膜や保護膜などの形成工程、(4)配線を形成するための成膜工程および配線形成のための工程、(5)コンタクトホールを形成する工程などからなる半導体装置の製造工程を経て製造される。

特に、この実施の形態に係る自己走査型発光素子アレイチップでは、従来の配線を形成するための成膜工程の後に、第２の絶縁膜形成工程、信号線及び一部パッドの露出工程、第２の配線を形成するための成膜工程が追加されており、書き込み信号φＩ用の信号線４５を、従来の配線を形成するための成膜工程で第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７などの他の信号線と同時に形成せずに、図１０に示すように、従来の配線を形成するための成膜工程において第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７及び電源ライン４８を形成した後に、第２の絶縁膜形成工程を行った後、信号線及び一部パッドの露出工程を実施し、図１に示すように、第２の絶縁膜７８上に書き込み信号φＩ用の信号線としての電極４５を、第２の配線を形成するための成膜工程において形成するように構成されている。

この書き込み信号φＩ用の信号線４５は、図１に示すように、第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７等の他の信号線と層を異にしており、しかも他の信号線よりも大幅に広い幅Ｗで、自己走査型発光素子アレイ４１の発光素子Ｌ₁〜Ｌ₁₂₈の領域を除いた領域を覆うように形成されている。

また、上記書き込み信号φＩ用の信号線４５は、図７に示すように、当該信号線４５の形成工程である第２の配線を形成するための成膜工程において、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極７１と接続される。

以上の構成において、この実施の形態に係る自己走査型発光素子アレイでは、次のようにして、発光素子間の発光光量のばらつきを低減することが可能となっている。

すなわち、この実施の形態１に係る自己走査型発光素子アレイ４１では、図１及び図７に示すように、複数の書き込み用の発光素子Ｌ₁〜Ｌ₁₂₈を点滅させるための書き込み信号φＩ用の信号線４５を、第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７等の他の信号線と層を異にし、しかもこれらの信号線４６、４７よりも大幅に広い幅で形成されている。

更に説明すると、複数の書き込み用の発光素子Ｌ₁〜Ｌ₁₂₈を点滅させるための書き込み信号φＩ用の信号線４５を、第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７等の他の信号線と同じ層に形成した場合には、図５に示すように、これら書き込み信号φＩ用信号線４５、第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７等の他の信号線の線幅が、自己走査型発光素子アレイチップ３３の全幅Ｗ０によって制限され、書き込み信号φＩ用信号線４５の線幅を広くすることができず、直線状に配置される複数の書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極７１に印加する電圧が、電圧印加用の端部と反対側の端部に行くにしたがって電圧降下によって低下し、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の発光強度にばらつきを生じる虞れがある。

これに対して、上記実施の形態の場合には、図１に示すように、複数の書き込み用発光素子Ｌ₁〜Ｌ₁₂₈を点滅させるための書き込み信号φＩ用信号線４５の幅を、第１及び第２の転送用クロックパルスφ１、φ２の転送ライン４６、４７等の他の信号線によって制限されることなく、大幅に広く設定することができる。そのため、書き込み信号φＩ用信号線４５に書き込み電圧φＩを印加した際に、図１１に示すように、電圧印加用のパッド４９から離れても書き込み信号φＩ用信号線４５の長手方向に沿って電圧降下が生じるのを抑制することができ、複数の書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極７１に予め定められた書き込み電圧φＩをほぼ印加して発光部電流を通電することができるので、複数の書き込み用発光素子Ｌ₁〜Ｌ₁₂₈間の発光光量のばらつきを低減することが可能となっている。

また、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の発光光量を増加させるためには、書き込み信号φＩ用信号線４５に大きな電流を流すことができる。

実施の形態２
図１２はこの発明の実施の形態２を示すものであり、前記実施の形態１と同一の部分には同一の符号を付して説明すると、この実施の形態２では、前記発光用信号線は、前記切替用の信号線と同じ層に形成された補助の発光用信号線と、前記切替用の信号線と層を異ならせた主の発光用信号線とから構成されている。

すなわち、この実施の形態２では、図１４に示すように、書き込み信号φＩ用の信号線４５を形成する際に、従来の自己走査型発光素子アレイチップ３３と同様に、他の信号線と同様に、補助の書き込み信号φＩ用信号線４５ａを形成しておき、第２の配線を形成するための成膜工程において、各書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極の側方に対応した位置に、当該補助の書き込み信号φＩ用信号線４５ａに主の書き込み信号φＩ用信号線４５を接続する接続部８０を、補助の書き込み信号φＩ用信号線４５ａの長手方向に沿って矩形状に形成し、当該接続部８０を介して補助の書き込み信号φＩ用信号線４５ａと主の書き込み信号φＩ用信号線４５とを接続するように構成されている。そのため、第２の絶縁層７８には、接続部８０を形成するための絶縁膜孔８１が形成されている。

この実施の形態２は、図１２及び図１３に示すように、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極７１への接続を、第１層目の配線を形成する工程で実施し、主の書き込み信号φＩ用信号線４５を第２層目の配線を形成する工程で形成するものであるが、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極７１への接続を第１層目とし、当該補助の書き込み信号φＩ用信号線４５ａに第２層目の絶縁膜孔８１を介して主の書き込み信号φＩ用信号線４５を接続することで、第２層目の主の書き込み信号φＩ用信号線４５で書き込み用発光素子Ｌ₁〜Ｌ₁₂₈のアノード電極７１に直接接続する場合に比較して、接続部分の段差による書き込み信号φＩ用信号線４５の断線を軽減することができる。

また、第１層目の配線を形成する工程として、従来のマスクをそのまま使用することができ、第２層目の配線を形成する工程で使用するマスクも簡単な構成のもので良く、コストアップを抑制することができる。

その他の構成及び作用は、前記実施の形態１と同様であるので、その説明を省略する。

実施の形態３
図１５はこの発明の実施の形態３を示すものであり、前記実施の形態１と同一の部分には同一の符号を付して説明すると、この実施の形態３では、前記発光用信号線は、前記複数の発光素子の発光領域を除いた領域を覆うように形成されている。

すなわち、この実施の形態３では、図１５に示すように、書き込み信号φＩ用の信号線４５によって、自己走査型発光素子アレイチップ３３の書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の発光部以外の領域をすべて覆うように構成されている。

また、上記自己走査型発光素子アレイチップ３３では、基本的に書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の発光部が発光するが、スイッチング素子Ｔ₁〜Ｔ₁₂₈も発光素子Ｌ₁〜Ｌ₁₂₈と同様の層構成を有しており、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈とスイッチング素子Ｔ₁〜Ｔ₁₂₈の間に位置する電極以外の領域や、スイッチング素子Ｔ₁〜Ｔ₁₂₇とスイッチング素子Ｔ₂〜Ｔ₁₂₈の間に位置する電極以外の領域などから、漏れ光が発生する虞れがある。

この発明の実施の形態１においては、図１に示すように、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈とスイッチング素子Ｔ₁〜Ｔ₁₂₈の間に位置する領域や、スイッチング素子Ｔ₁〜Ｔ₁₂₇とスイッチング素子Ｔ₂〜Ｔ₁₂₈の間に位置する領域を、幅の広い書き込み信号φＩ用信号線４５によって覆っているので、漏れ光が発生する虞れは非常に少ない。

この実施の形態３では、漏れ光の発生をほぼ確実に抑制するため、書き込み信号φＩ用信号線４５によって書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の発光部を除いたすべての領域を覆うように構成されている。

ここで、書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の発光部とは、図７において、第２層としてのｎ型層６４と、第３層としてのｐ型層６５と、第４層としてのｎ型層６６から構成される書き込み用発光素子Ｌ₁〜Ｌ₁₂₈の領域を意味している。

このように、上記実施の形態３では、漏れ光の発生をほぼ確実に抑制することができるので、漏れ光によって感光体ドラム１０の表面が不本位に露光されてしまい、画像の解像度等が低下するのを抑制することができる。

３３：自己走査型発光素子アレイチップ、４５：書き込み信号φＩ用信号線、４６、４７：第１及び第２の転送用クロックパルスφ１、φ２の転送ライン、Ｌ₁〜Ｌ₁₂₈：書き込み用発光素子、Ｔ₁〜Ｔ₁₂₈：スイッチング素子。

Claims

半導体基板と、
前記半導体基板上に予め定められた間隔で長手方向に沿って配列される複数の発光素子と、
前記半導体基板上に前記複数の発光素子の長手方向と交差する幅方向の一側に前記発光素子に対応して複数設けられ、前記複数の発光素子の点滅を切り替える切替素子と、
前記切替素子に沿って配置され、前記切替素子を第１の状態と第２の状態との間で切り替える切替用の信号線と、
前記半導体基板上に前記切替用の信号線と層を異ならせて前記発光素子の前記切替素子側の端部から前記切替用の信号線及び前記切替素子の上部にまでわたり当該切替用の信号線よりも広い幅で設けられ、前記複数の発光素子に通電して発光させるための発光用信号線とを備えたことを特徴とする発光素子アレイ。
前記発光用信号線は、前記切替用の信号線と同じ層に形成された補助の発光用信号線と、前記切替用の信号線と層を異ならせた主の発光用信号線とから構成されていることを特徴とする請求項１に記載の発光素子アレイ。
前記発光用信号線は、前記複数の発光素子の発光領域を除いた領域を覆うように形成されていることを特徴とする請求項１又は２に記載の発光素子アレイ。
像保持体と、
前記像保持体の表面に画像情報に応じて画像露光を施す画像露光手段と、
前記画像露光手段の画像露光によって前記像保持体の表面に形成された静電潜像を現像する現像手段とを備え、
前記画像露光手段として、請求項１乃至３のいずれかに記載された発光素子アレイを用いたことを特徴とする画像形成装置。