JPH03256372A - 自己走査型発光素子アレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、自己走査機能を付与した発光素子アレイに間
し、特に動作を安定化するための該発光素子の改良に間
するものである。

【従来の技術】

従来、ａ、　　Ｌｌきい電圧もしくはしきい電流が外部
から制御可能な制御電極をそれぞれ有する発光素子を多
数個、一次元、二次元、もしくは三次元的に配列し、ｂ
、各発光素子の制御電極を近傍に位置する少なくとも２
つの発光素子の制御電極と互いに電気的手段にて接続し
たネットワーク配線を形成し、Ｃ８各発光素子に、外部
から電圧もしくは電流を印加するクロックラインを接続
した、発光素子アレイが知られている。　（例えばＥＰ
Ｏ３３５５５３Ａ２） 該発光素子アレイは、発光素子アレイ自身に自己走査機
能を有し、発光素子アレイのワイヤボンディングの数を
減少し、駆動ＩＣ数を減じ、コンパクト化でき、発光素
子の間隔を短ピツチ化できる等の利点を有していた。 該自己走査機能を有する発光素子アレイの概略を説明す
ると、発光素子として発光機能を持つ負性抵抗素子を用
い、そのターンオン電圧または電流が、別の発光素子の
ＯＮ状態によって影響を受けるよう、即ち、相互作用を
生じしめるよう構成されたものである。 詳細には、発光機能を持つ負性抵抗素子として、発光サ
イリスタ、レーザサイリスタ等を用いる。 発光サイリスタとしては、化合物半導体でＰＮＰＮ構造
を作ったものがあり、またシリコンではサイリスタとし
て実用化されている。　（例えば青木昌治編著、　「発
光ダイオード」工業調査会、１６７〜１６９頁参照） これらの発光サイリスタは外部からの電気的または光学
的情報によりそのしきい電圧が低下することが知られる
。 該自己走査機能を有する発光素子アレイの具体的構造の
一例を第５図に示す。該発光素子アレイは、各三端子サ
イリスタのゲート端子を各々抵抗素子ＲＬを介してゲー
ト電圧供給電＃ＶＧにへ接続し、かつ該ゲート端子間を
抵抗素子Ｒ＋で相互に接続した構成で、各発光素子には
３本の転送りロックφｌ、φ２．φ３のいずれか１本が
、φｌ、φ２．φ３の順番の繰り返して接続されている
。 今、クロックラインφ３がハイレヘル電圧となり発光素
子Ｔ（０）がＯＮ状態とする。このとき、ノードＧＯは
ほぼ零ボルトである。抵抗ネットワークから電流が流れ
ると、発光素子Ｔ（０）に近いノートが最も電圧が引き
下げられ、離れていくほど影響は少なくなる。次の転送
りロックφｌに電圧が加わると発光素子Ｔ　（１）とＴ
　（−２）等に電圧が加わるが、ノードＧ１のほうがノ
ードＧ−２より低い電圧で発光状態となる為、転送りロ
ックφｌにかける電圧を発光素子Ｔ　（１）はＯＮＬ／
、発光素子Ｔ（２）はＯＮＬ／ない電圧とすることによ
って、発光素子Ｔ　（＋）のみをＯＮすることができる
。この転送りロックを制御する動作を繰り返すことによ
り、発光素子の発光状態の自己走査を行なうことができ
る。 また、ゲート端子間を接続する電気的手段としては、上
記抵抗素子の他、ダイオードもしくはトランジスタとい
った一方向性素子を用いたものも知られており、該一方
向性素子を用いると、転送りロックラインを減少させる
こともできる。　（前記ＥＰＯ３３５５５３Ａ２）

【発明が解決しようとする課題】

しかしながら前記従来の発光素子アレイにおいては、ゲ
ートに接続した抵抗Ｒ＋、Ｒｔに流れる電流分布が、各
発光サイリスタのゲート電位を規定する為、各ゲートに
他の論理素子や発光素子を繋ぐと、他の素子に流れる電
流の影響で抵抗ネットワークの電流分布が変化し、その
結果、自己走査に必要な電圧差（同一クロックラインに
接続された発光素子間の発光開始電圧の差）が狭くなり
、転送を行ないにくくなるという問題点があった。 また、ゲート端子間を一方向性素子を用いて接続した発
光素子アレイにおいては、上記問題がある程度解決され
るものの、走査方向がハード的に決定され、双方向への
走査を行なえないという問題点があった。

【課題を解決するための手段】

本発明は上記問題点を解決する為になされたものであっ
て、ａ、　　シきい電圧もしくはしきい電流が外部から
制御可能な制御電極をそれぞれ有する発光素子を多数個
、一次元、二次元、もしくは三次元的に配列し、ｂ、各
発光素子の制御電極を近傍に位置する少なくとも２つの
発光素子の制御電極と互いに電気的手段にて接続したネ
ットワーク配線を形成し、Ｃ８各発光素子に、外部から
電圧もしくは電流を印加するクロックラインを接続した
、発光素子アレイにおいて、該電気的手段として、該電
気的手段における降下電圧が該電気的手段に流れるいず
れの方向に電流量にも依存せず一定となるような結合素
子を用いている。 誼結合素子としては、拡散電位や降伏電圧を有するダイ
オード、　トランジスタ等の一方向素子を双方向に結合
させたものが例示でき、またネットワーク配線の各ノー
ド上に接続することができる。 該電気的手段を発光素子アレイの配列の各方向に等価な
回路しておくと、双方向の転送を転送りロックのタイミ
ングの調整のみで実施できるので好ましい。 本発明に使用する発光素子としては、しきい電圧もしく
はしきい電流が外部から制御可能な発光素子であれば、
任意の素子が使用できる。中でも、Ｐ型半導体領域及び
Ｎ型半導体領域を複数積層した発光素子等の、負性抵抗
を有する発光素子を用いることが望ましい。 前記ダイオード、トランジスタ等は、発光素子を形成し
ている第１伝導型半導体部及び第２伝導型半導体部（Ｐ
型、Ｎ型層）を用いて（＋ＩＩ！み合わせて）形成する
ことにより製造することができ、集積化して実施するこ
ともできる。

【作用】

本発明においては、双方向へ転送動作を行なう事の出来
る抵抗素子を用いた発光素子アレイにおいて、該発光素
子に他の電気的素子を接続すると転送動作が行なわれな
くなったりする原因が、該発光素子として使用されてい
る三端子サイリスタのゲート電位が、ゲート電流の変化
なとの擾乱に対して変化するため、発光素子アレイのみ
の構造として設計した転送動作に必要な電位に設定され
ていないことによって生じていることに鑑みなされたも
のであって、本発明においては双方向素子として従来の
ような抵抗のみを介した電気的接続方法を取らず、素子
に流れる電流量によって降下電圧が変化しない、双方向
結合方法を用いている。 本発明によると、ダイオード、トランジスタ等の一方向
性素子の特性的な、拡散電位や降伏電圧の特性を利用し
、三端子サイリスタのゲート電位分布を、ゲート電流に
依存する事無く形成する事が可能となる。 そのため、該発光素子アレイに他の電気的素子を接続し
ても、転送に必要な電位差が確保され、確実な転送を実
現できる。

【実施例】

実施例−１ ここで説明する実施例−１は電気的接続の方法としてダ
イオードを用いるものである。 実施例−１の原理の等価回路図を第１図に示す。 これは発光しきい電圧、電流が外部から制御できる発光
素子の一例として、最も標準的な三端子の発光サイリス
タを用いた場合を表す０発光サイリスタＴ　（−２）〜
Ｔ（３）は、−列に並べられた構成の一部として例示す
る。各発光サイリスタＴ　（−２）〜Ｔ（３）にはそれ
ぞれゲート電極Ｇ−２〜Ｇ３が設けられ、−各ゲート電
極Ｇ−２〜Ｇ３間は、例えば発光サイリスタＴ（の、　
　Ｔ（１）閏を対向方向のダイオードＥ１およびダイオ
ードＤＯを用いて接続するという様に、負方向（第１図
左方向）のダイオードＤ−２〜Ｄ３、および正方向（第
１図右方向）のダイオードＥ−１〜Ｅ４により各々で電
気的相互作用を行なう様接続される。ダイオードＤ・２
〜Ｄ３、およびダイオードＥ−１−Ｅ４は同一構造同一
特性のダイオードであり、各発光素子間を電気的に双方
向で接続する。また、各ゲート電極は各々の負荷抵抗Ｒ
Ｌを介してゲート電圧供給電源ｖＧにと接続される。ま
た、各単体発光サイリスタのアノード電極には、３本の
転送りロックライン（φ１、φ２、φ３）のいずれか１
本が、長手方向にφ１、φ２、φ３の繰り返しで接続さ
れている。 動作を説明する。まず転送りロックφ３がハイレベルと
なり、転送りロックφ３に接続する発光素子Ｔ（０）が
ＯＮ状態になっているとする。この時、三端子サイリス
タの特性から発光素子Ｔ　（０）のゲート電極ＧＯの電
圧ＶｇＯは零ボルト近くまで引き下げられる。　（シリ
コンサイリスタの場合約１ボルトである） いまゲート電圧供給電源ｖＧＫとして５Ｖを印加してい
るとすると、抵抗ＲＬ、　　ダイオードＤ−２〜Ｄ３、
Ｅ−１〜Ｅ４のネットワーク配線の各特性値により発光
素子Ｔ（０）の近傍の発光サイリスタのゲート電圧が決
まる。そのとき発光素子Ｔ　（０）に近い素子のゲート
電圧が最も低下し、以降、順に発光素子Ｔ（０〉から離
れるに従いゲート電圧は上昇する。このとき・　ゲート
電極Ｇｌ、　　Ｇ−１の電圧はゲート電極ＧＯに対し、
ダイオードの拡散電位Ｖｄｆだけ高く、ゲート電極Ｇ−
２，Ｇ２はそれぞれ、ゲート電極Ｇ−１、Ｇ１に対し、
さらにダイオードの拡散電位Ｖｄｆたけ高い電圧となる
。次の転送りロックパルスφｌは、発光素子Ｔ　（１）
、　　Ｔ　（−２）及び発光素子Ｔ（４）等に加わるが
、これらの中で最もＯＮ電圧が低い素子は発光素子Ｔ（
１）で、ＶｇＯ＋Ｖｄｆである。次に低い素子は発光素
子Ｔ　（−２）テあり、Ｖ　ｇｏ＋　２　Ｖ　ｄｆどな
る。 そこで、転送りロックパルスφ１のハイレベル電圧をＶ
　ｇｏ＋　Ｖ　ｄｆからＶ　ｇＯ＋　２　Ｖ　ｄｆ（０
間に設定Ｌ／Ｔおけば、転送りロックパルスφ１に接続
する発光素子のうち、発光素子Ｔ　（＋）のみＯＮする
ことができ、転送動作を行なうことができる。 また、本実施例の場合、ゲート電圧を決定するダイオー
ドの拡散電位Ｖｄｆは、ダイオードに流れる電流に依存
しない、そこで例えばゲート電、極の負荷抵抗ＲＬにば
らつき等あったとしても、該ばらつきは発光素子アレイ
の転送動作に影響を与えない。 また、ゲート間の結合素子が抵抗素子である場合に比べ
、ゲート電圧分布は安定となる。さらに、抵抗素子結合
の特徴である双方向転送についても、本実施例において
は、転送りロックを逆相にする、すなわち転送りロック
φ３の次に転送りロックφ２をハイレベルにすれば、転
送りロックφ２に接続する発光素子のうち、発光素子Ｔ
　（−１）のオン電圧が最も低くなるため、転送方向が
逆転する。 本実施例では、第１図のように発光素子を一列に並べて
いるが、配列を直線にする必要はなく、応用によって蛇
行させてもよいし、途中から二列以上に増やすことも可
能である。また、この説明では発光サイリスタに限定し
て説明したが、同様な機能を持つデバイスであればこれ
に限られず何であっても良い。また、発光素子もレーザ
サイリスタであってもよい、この駆動方法は、発光素子
を単体部品で構成してもよく、まに１　　以下に示すよ
うに集積化して実施することができる。 上記説明においては等価回路図を示し説明したが、以下
に上記発光素子アレイを集積化して作成する場合の構成
についての構造例を説明する。 構造概略断面図を第２図に示す、接地したＮ型ＧａＡｓ
基板（１）上にＮ型半導体層（２４〉、Ｐ型半導体層（
２３）、Ｎ型半導体層（２２）、Ｐ型半導体層（２１）
の各層を形成する。そしてホトリソグラフィ等及びエツ
チングにより基板（１）に達する分離溝（５０〉を形成
し、各単体発光素子に分離する。 分離させた各半導体層の一部には、Ｎ型半導体層（２２
）の露出部を形成し、３つの島状Ｐ型半導体層（２１）
を形成する。Ｎ型半導体層（２２）の露出部にゲート電
極（４１）を形成し、１つの島状Ｐ型半導体層（２１）
にはアノード電極（４０）を形成する。 これらの単体発光素子Ｔ　（−１）〜Ｔ（２）のアノー
ド電極（４０）は、Ｐ型半導体層（２１）とオーミック
接触を示す材質とし、またゲート電極（４１〉は、Ｎ型
半導体層（２２）とオーミック接触を有する材質とする
。 各発光素子の残り２つの島状Ｐ型半導体層（２１〉は、
各々別方向の隣接する発光素子のゲート電極（４１）と
金属薄膜配線により接続され、これによって各ゲート電
極（４１〉間は、Ｐ型半導体層（２１）とＮ型半導体層
（２２）とで形成されるダイオードによって、双方向に
結合される。 絶縁層（３０）が発光素子および結合用ダイオード上に
被覆されるが、該絶縁層（３ｏ）は素子と配線との短絡
を防ぐためのものであり、同時に特性劣化を防ぐための
保護膜てもある。また、発光サイリスタの発光波長の光
がよく通る材質をもちいることが望ましい。 Ｎ型ＧａＡｓ基板（１）は、このサイリスタのカソード
として働く。 各単体発光素子のアノード電極（４ｏ）に３本の転送り
ロックライン（φ１、φ２、φ３）のうちの１本をφ１
、φ２、φ３の繰り返しの順番で接続する。 また、ゲート電極は負荷抵抗ＲＬを介してゲート電圧供
給電源ＶＧＫと接続される。 各素子間にて光結合が起こると、本実施例の転送動作に
影響を及ぼすことがあるので、これｆ−止するため、ゲ
ート電極の一部を発光素子間の分離溝の中に入れ形で配
線する。 本実施例の構成は、実施例−１（第１図）に示した等価
回路と同じ構成であり、同じ動作をする。 従って、転送りロックφｌ、φ２、φ３のハイレベル電
圧を順番に相互が少しづつ重なるようにすれば、発光サ
イリスタのＯＮ状態が順次転送する。即ち、発光点が順
次転送する。 上記構造は、発光サイリスタと同じ工程で、ダイオード
まで形成することのできる構造となっている。 ここでは、ＰＮＰＮのサイリスタ構成を例に説明したが
、しきい電圧の低下を利用した転送動作を行なう構成は
、ＰＮＰＮ構成のみに限らず、その動作が達成できる素
子であれば特に限定しない。 例えば、ＰＮＰＮａ層構成でなく、６層以上の構成でも
同様な効果を期待でき、同様な自己走査機能を達成する
ことが可能である。さらに、静電誘導（Ｓｌ）サイリス
タまｋは電界制御サイリスタ（ＦＣＴ）と呼ばれるサイ
リスタを用いても同様であり、本発明に含まれる。この
ＳｌサイリスタまたはＦＣＴは電流ブロックとして働く
中央のＰ型半導体層を空乏層で置き換えた構造となる（
Ｓ。 Ｍ、Ｓｚｅ　　著、　Ｐｈｙｓｉｃｓ　　ｏｆ　　Ｓｅ
ｍ１ｃｏｎｄｕｃｔｏｒ　　Ｄｅｖｉｃｅｓ。 ２ｎｄ　Ｅｄｉｔｉｏｎ　ｐｐ２３８−２４０）。 第３図および第４図にさらに現実的な構造図を示す。第
３図に本実施例の平面図を、第４図に第３図のＹ−Ｙ’
ラインの概略断面図を示す０発光素子Ｔ　（−５）〜Ｔ
（４）は−列に並んだ発光素子の代表の素子を表す。 各発光サイリスタのゲートには、発光サイリスタを構成
する半導体層を流用した負荷抵抗ＲＬ（６３）を介して
ゲート電圧供給電源ＶＧＫと接続している。ダイオード
Ｄ−ｓ〜Ｄ４は発光サイリスタＴ（−５）〜Ｔ　（４）
に繁かり、そのアノード側をゲート電極（４１）を介し
て、次の発光サイリスタのゲート及び負荷抵抗（６３）
に接続する。ダイオードＥ−ｓ〜Ｅ４についても同様に
、発光サイリスタＴ（−５〉〜Ｔ（４）に繋ぎ、そのア
ノード側をゲート電極（４３）を介して、前の発光サイ
リスタのゲート及び負荷抵抗（６３）に接続する。 半導体層と電極は、コンタクト孔である接続孔Ｃ１て接
続する。スルーホールＣ２は、発光サイリスタのアノー
ド電極（４０）と転送りロックラインφｌ、φ２、φ３
との接続孔である。電源ライン（４２）は、電源電圧Ｖ
ＧＫおよび負荷抵抗ＲＬに接続する。電源ライン（４２
）とゲート電極（４１，４３）は同時に形成する。ここ
で、ゲート電極（４３）は、発光素子Ｔ　（−５）〜Ｔ
　（４）がその発光により相互に影響しあう事を防ぐた
めの遮光層をも兼ねている。 第４図に断面構造図を示す。発光素子はＮ型ＧａＡｓ基
板上にＮ型ＧａＡｓ層（２４ｂ）、Ｎ型ＡｌＧａＡｓ層
（２４ａ）、　Ｐ型ＧａＡ’ｓ層（２３）、　Ｎ型Ｇａ
Ａｓ層（２２〉、　Ｐ型ＡｌＧａＡｓ層（２ｌ　ｂ）、
Ｐ型ＧａＡｓ＊　（２１ａ）の各層を形成する。そして
ホトリソグラフィ等及びエツチングにより分離溝（５０
）を形成し、各単体発光素子に分離する。 負荷抵抗（６３）ＲＬは発光素子のＮ型ＧａＡｓ層（２
２）を用いる。これは別の層を用いてもよい。 例えば２層（２３）を用いる、あるいは別の抵抗領域を
設け、これを用いてもよい。 本実施例の製造工程を説明する。まずＮ型ＧａＡｓ基板
上にＮ型ＧａＡｓ層（２４ｂ）、Ｎ型ＡｌＧａＡｓ層（
２４ａ）、　Ｐ型ＧａＡｓ層（２３）、　Ｎ型ＧａＡｓ
層（２２）、　Ｐ！！！ＡｌＧａＡｓ層（２１ｂ）、　
Ｐ型Ｇ　ａＡ　ｓ層（２１ａ）の各層を順次形成する。 そしてＮ型ＧａＡｓ基板上に達する分１１２＄１（５０
）を形成し、発光素子及び抵抗間の分離を行なう０次に
抵抗（６３〉の形成を行なう。即ちＰ型ＧａＡｓ層（２
１ａ）、Ｐ型ＡｌＧａＡｓ層（２１ｂ）の一部除去を行
なう、基板上全体に絶縁ＩＩ　（３０）を形成し、各発
光素子の電極位置上にコンタクト孔（Ｃ１）を設ける。 電極（４０）（４１）（４２）を形成する。基板上全体
に層間絶縁ｌ１ｌ（３１）を形成して、クロックライン
接続用引出し線上にスルーホールＣ２を設け、電極φ１
、φ２、φ３を形成する０以上の工程により本実施例の
構造が完成する。 この工程の順序は、必ずしも上記のとおりである必要は
なく、第４図の上に、さらに、透光性絶縁膜を設け、信
頼度を向上させるようにしてもよい０発光素子上の絶ｍ
１ｌｌが厚くなり、光透過率が低下することを嫌うなら
ば、発光素子の上部絶縁膜の一部または全部をホトエツ
チング等の方法により除去してもよい。 以上の実施例にて説明してきた自己走査可能な発光素子
アレイは、各種応用が期待できる。例として、光走査の
密着イメージセンサ、光プリンタの書き込みヘッド、デ
イスプレィ等が挙げられ、これらの機器の低価格化、高
性能化に大きな寄与をすることができる。 上記実施例においては、各々隣接する発光素子の制御電
極を、互いに電気的手段にて接続してネットワークを形
成して１いるが、例えば各々接続する発光素子を１つお
きの発光素子として、１つの発光素子アレーに２系列の
走査機能を設けることもできる。また、２次元、三次元
の発光素子アレーの場合には、各発光素子は近傍の４つ
または６つ以上の発光素子と電気的手段にて接続される
。

【発明の効果】 本発明は、発光素子アレイ間を双方向のダイオードまた
はトランジスタで結合することにより、三相の転送りロ
ックで発光点の転送を任意の方向に、しかも安定に行な
うことができる。 本発明の発光素子アレイは、密着イメージセンサ、光プ
リンタ、デイスプレィ等へ応用でき、これらの機器の信
頼性向上に大きく寄与することができる。

【図面の簡単な説明】

第１図は実施例で説明した発光素子アレイの等価回路図
、第２図は同実施例の構造概念図、第３図および第４図
は各々実施例で説明した発光素子アレイの具体的構造の
平面図および断面図、第５図は従来の発光素子７レイの
等価回路図である。 図中、符号４０はアノード電極、符号４１はゲート電極
を各々示す。 第４ 図 １１５図 手続補正書（自発） 平底２年７月４日

Claims (2)

【特許請求の範囲】
1. （１）ａ、しきい電圧もしくはしきい電流が外部から制
   御可能な制御電極をそれぞれ有する発光素子を多数個、
   一次元、二次元、もしくは三次元的に配列し、 ｂ、各発光素子の制御電極を近傍に位置する少なくとも
   ２つの発光素子の制御電極と互いに電気的手段にて接続
   したネットワーク配線を形成し、ｃ、各発光素子に、外
   部から電圧もしくは電流を印加するクロックラインを接
   続した、発光素子プレイにおいて、 該電気的手段として、該電気的手段における降下電圧が
   該電気的手段に流れるいずれの方向に電流量にも依存せ
   ず一定となるような結合素子を用いた事を特徴とする発
   光素子プレイ。
2. （２）該結合素子がダイオードもしくはトランジスタの
   双方向結合素子であり、かつ該結合素子をネットワーク
   配線の各ノード上に接続し、かつ該電気的手段を発光素
   子プレイの配列の各方向に対して等価な回路とした請求
   項１記載の発光素子アレイ。