JP2022038346A - 画像形成装置 - Google Patents

Abstract

【課題】スペクトラム拡散された変調クロックを用いて発光素子の点灯を制御する構成において、副走査方向での画像の濃度ムラを抑制することができる画像形成装置を提供する。【解決手段】感光ドラムの表面に１ライン分の静電潜像の形成を周期的に行うことにより感光ドラムの表面に静電潜像を形成する複数の発光部と、発光部を駆動する回路部とを備える露光ヘッドと、基準クロックを生成する基準クロック生成部と、基準クロックを変調してスペクトラム拡散された変調クロックを生成するＳＳＣＬＫ生成部と、発光タイミングの制御に用いられるライン同期信号を周期的に生成する同期信号生成部とを備え、回路部は、１ライン分の静電潜像を形成するための発光部の発光をライン同期信号に基づいて開始させ、変調クロックに基づいて設定される発光時間、発光部を発光させ、同期信号生成部は、変調クロックの周期の整数倍の周期でライン同期信号を周期的に生成する。【選択図】図１９

Description

本発明は、電子写真画像形成方式を用いてシートに画像を形成する電子写真複写機、電子写真プリンタなどの画像形成装置に関する。

電子写真方式の画像形成装置で画像を形成する場合、まず感光体の表面に画像データに応じた光を照射することにより感光体の表面に静電潜像を形成する。その後、現像装置によって感光体の表面の静電潜像にトナーを付着させてトナー像を形成し、トナー像をシートに転写し、定着装置によりシートに転写されたトナー像を加熱しシートに定着させる。

また画像形成装置において、露光ヘッドにより感光体に光を照射して静電潜像を形成する構成が知られている。露光ヘッドは、感光体の回転軸線方向に配列された複数の発光部と、複数の発光部から出射された光を感光体の表面に結像させるレンズを備える。発光部には、例えばＬＥＤや有機ＥＬが用いられる。このような露光ヘッドを用いることで、レーザ光を回転多面鏡により偏向走査して静電潜像を形成するレーザ走査方式の構成と比較して、部品点数の削減を図ることができ、画像形成装置の小型化や製造コストの削減を図ることができる。

ここで露光ヘッドは、発光部を駆動させる駆動信号を伝送する配線がアンテナの役割をして、放射ノイズの発生源になり易い構造となっている。これに対して特許文献１では、放射ノイズ対策として、ＳＳＣＧ（ＳｐｒｅａｄＳｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）によりシステムクロックをスペクトラム拡散して放射ノイズ成分のピーク周波数ゲインを抑える構成が記載されている。

またスペクトラム拡散を行う場合、クロック周期変動に起因して発光部の発光時間が変動し、画像濃度の周期ムラが発生するおそれがある。そこで特許文献１では、露光ヘッドにおいて、発光部の発光時間の基準値に対する差を複数の走査線間で相殺するように、変調周期に対応した変調波形の位相が複数の走査線でずれるように構成している。これにより複数の走査線間で発光部の発光時間の変動によるムラを相殺し、画像濃度の周期ムラを抑制する。

特開２０１５－２２９２４６号公報

しかしながら、特許文献１に記載の構成では、画像パターンと変調周期の位相によっては、副走査方向の画像濃度にムラが発生するおそれがある。以下、この課題について図を用いて説明する。

図２７（ａ）は、特許文献１に記載の露光ヘッド１３０の構成を示す図である。図２７（ａ）に示す様に、露光ヘッド１３０は、２０個のＳＬＥＤ（：Ｓｅｌｆ－ＳｃａｎｎｉｎｇＬｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）チップ１３１を有する。ＳＬＥＤチップ１３１は、主走査方向に沿って千鳥配列されている。

図２７（ｂ）は、ＳＬＥＤチップ１３１の構成を示す図である。図２７（ｂ）に示す様に、一つのＳＬＥＤチップ１３１には、２５６個の発光部１３２が主走査方向に並んで設けられている。これらの発光部１３２は、不図示の駆動部により、副走査方向の解像度に対応した走査周期で、図２７（ｂ）に示す左端部の発光部１３２から右端部の発光部１３２へと順次、点灯制御される。このように露光ヘッド１３０は、複数の発光部１３２から出射された光により走査露光を行って走査線を形成しライン画像を形成する。ここで発光部１３２を駆動させる駆動部は、ＳＳＣＧによってスペクトラム拡散された変調クロックにより各々の発光部１３２の点灯制御を行う。以下、駆動部による発光部１３２の点灯制御について図を用いて説明する。

図２７（ｃ）は、変調クロックの周波数変調と走査周期を示す図である。図２７（ｃ）において、走査周期をＱ１で示し、変調クロックの周期をＱ２で示す。また、図２７（ｃ）に示す白丸は、２５６個の発光部１３２のうち、図２７（ｂ）に示す左端部から４３個目の発光部１３２が発光するポイント、即ち１ラインの走査の開始後、その周期の１／６の時間が進んだポイントを示す。図２７（ｃ）に示す様に、駆動部は、変調クロックの周期Ｑ２と走査周期Ｑ１とがπ／２ずれるように点灯制御を行う。このように駆動部が点灯制御を行うことで、４回の走査で各々の発光部１３２の発光時間に影響を与えるクロック周波数変動が平均化され、発光部１３２の発光時間が４つの走査線（４ライン）で平均化されて積算光量が平均化される。

図２８（ａ）、図２８（ｂ）は、画像形成装置に入力される入力画像と、画像形成装置の画像形成によってシートに出力される出力画像とを比較した図である。図２８（ａ）、図２８（ｂ）に示す入力画像と出力画像は、画像全体の一部を構成するライン画像のうち、副走査方向に隣接した任意の４ラインを抜き出した画像である。また図２８（ａ）、図２８（ｂ）に示す入力画像と出力画像は、図２８（ａ）、図２８（ｂ）に示す左端部から右端部にかけて、４１個目～４５個目の発光部１３２（以下、「発光部１３２ａ～１３２ｅ」という）が形成する画素に着目した画像である。即ち、図２８（ａ）、図２８（ｂ）に示す入力画像と出力画像の画素のうち、主走査方向の左端部の画素は発光部１３２ａが形成する画素を意味し、主走査方向の右端部の画素は発光部１３２ｅが形成する画素を意味する。

図２８（ａ）に示す様に、発光部１３２ａ～１３２ｅを使用して、Ｎ＋２ライン目とＮ＋３ライン目で画像を形成する場合、Ｎ＋２ライン目では変調クロックの周波数が低いため、点灯時間が長く、出力画像の濃度は濃くなる。これに対し、Ｎ＋３ライン目では、変調クロックの周波数が高いため、点灯時間が短く、出力画像の濃度は薄くなる。従って、Ｎ＋２ライン目とＮ＋３ライン目を合わせて見ると、濃度は平均化されて入力画像と同じになる。

しかし画像パターンによっては、上記のように画像の濃度が上手く平均化されない場合がある。図２８（ｂ）に示す様に、発光部１３２ａ～１３２ｅを使用して、Ｎ＋１ライン目とＮ＋２ライン目で画像を形成する場合を考える。この場合、Ｎ＋１ライン目とＮ＋２ライン目は共に変調クロックの周波数が低くなるため、点灯時間が長く、出力画像の濃度が濃くなる。このため、出力画像のＮ＋２ライン目とＮ＋３ライン目を合わせて見ても、濃度が入力画像に近づくように上手く平均化されずに、入力画像よりも濃い濃度となってしまう。

このように特許文献１の構成では、画像パターンによっては、副走査方向において出力画像の濃度にムラが発生する可能性がある。なお、特許文献１の露光ヘッド１３０は、ＳＬＥＤチップ１３１を採用するため、上述した点灯制御を行う場合、主走査方向にも時間に応じて濃度ムラが発生する。

そこで本発明は、スペクトラム拡散された変調クロックを用いて発光素子（例えばＬＥＤ）の点灯を制御する構成において、副走査方向での画像の濃度ムラを抑制することができる画像形成装置を提供することを目的とする。

上記目的を達成するための本発明に係る画像形成装置の代表的な構成は、回転可能な感光体と、前記感光体の回転軸線方向に沿って配列され、前記感光体に光を照射して静電潜像を形成する複数の発光部であって、画像データに基づいて前記発光部が発光することにより前記感光体の表面に主走査方向の１ライン分の静電潜像を形成し、該１ライン分の静電潜像の形成を周期的に行うことにより前記感光体の表面に静電潜像を形成する複数の発光部と、前記複数の発光部を駆動する駆動部と、を備える露光ヘッドと、基準クロックを生成する基準クロック生成部と、前記基準クロックを変調してスペクトラム拡散された変調クロックを周期的に生成する変調クロック生成部と、前記変調クロックをカウントし、前記発光部が発光を開始するタイミングの制御に用いられる制御信号を周期的に生成する制御信号生成部と、を備え、前記駆動部は、前記１ライン分の静電潜像を形成するための前記発光部の発光を前記制御信号に基づいて開始させ、前記変調クロックに基づいて設定される発光時間、前記発光部を発光させ、前記制御信号生成部は、前記変調クロックの周期の整数倍の周期で前記制御信号を周期的に生成することを特徴とする。

本発明によれば、スペクトラム拡散された変調クロックを用いて発光素子の点灯を制御する構成の画像形成装置において、副走査方向での画像の濃度ムラを抑制することができる。

画像形成装置の断面概略図である。 感光ドラムと露光ヘッドの斜視図と断面図である。 露光ヘッドが備えるプリント基板の実装面を示す図である。 発光素子アレイチップの概略図である。 発光素子アレイチップの断面図である 発光部の配置を説明するための模式図である。 画像コントローラ部のブロック図である。 露光ヘッドのブロック図である。 同期信号生成部のブロック図である。 発光素子アレイチップのシステム構成を示すブロック図である。 画像データ格納部の回路構成図である。 画像データ格納部のタイミングチャートである。 パルス信号生成部のブロック図とパルス幅テーブルを示す図である。 パルス信号生成部の動作タイミングを示すタイミングチャートである。 アナログ部の構成を示すブロック図である。 駆動部の回路図である。 発光素子アレイチップ４０の間で受け渡されるチップセレクト信号と変調クロック、ライン同期信号、画像データ信号の関係を示すタイミングチャートである。 変調クロックの周波数の変動と波形を示す図である。 ライン同期信号と画像形成時の発光部の点灯区間を示すタイミングチャートである。 画像コントローラ部の構成を示すブロック図である。 同期信号生成部が各色のライン同期信号を生成する動作を示すタイミングチャートである。 パルス幅テーブルを示す図である。 発光部の点灯区間と変調クロックとライン同期信号の関係を示すタイミングチャートである。 発光部が１画素を形成する際の発光時間と積算光量との関係を示すグラフである。 発光部の点灯時間の補正を行った時のパルス信号生成部のタイミングチャートである。 変調クロックの周波数と延長サイクルとの関係を示す図である。 従来の露光ヘッドとＳＬＥＤチップの構成を示す図である。 従来の構成において、画像形成装置に入力される入力画像と、画像形成装置の画像形成によってシートに出力される出力画像とを比較した図である。

＜画像形成装置＞
以下、本発明に係る画像形成装置Ａの全体構成を画像形成時の動作とともに図面を参照しながら説明する。なお、以下に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

画像形成装置Ａは、イエローＹ、マゼンダＭ、シアンＣ、ブラックＫの４色のトナーをシートに画像を転写して画像を形成するフルカラー画像形成装置である。なお、以下の説明において、上記各色のトナーを使用する部材には添え字としてＹ、Ｍ、Ｃ、Ｋを付するものの、各部材の構成や動作は使用するトナーの色が異なることを除いて実質的に同じであるため、区別を要する場合以外は添え字を適宜省略する。

図１は、画像形成装置Ａの断面概略図である。図１に示す様に、画像形成装置Ａは、画像を形成する画像形成部を有する。画像形成部は、回転可能な感光体としての感光ドラム１（１Ｙ、１Ｍ、１Ｃ、１０Ｋ）を有する。また帯電装置２（２Ｙ、２Ｍ、２Ｃ、２Ｋ）、露光ヘッド６（６Ｙ、６Ｍ、６Ｃ、６Ｋ）、現像部としての現像装置４（４Ｙ、４Ｍ、４Ｃ、４Ｋ）、転写装置５（５Ｙ、５Ｍ、５Ｃ、５Ｋ）を有する。

なお、第１感光体としての感光ドラム１Ｙに対して、第２感光体は感光ドラム１Ｍ、１Ｃ、１Ｋのいずれかである。また感光ドラム１Ｍを第１感光体とする場合、第２感光体は感光ドラム１Ｙ、１Ｃ、１Ｋのいずれかである。つまり第１感光体を感光ドラム１Ｙ、１Ｍ、１Ｃ、１Ｋのいずれかとする場合、第２感光体はその他の感光ドラムのいずれかである。露光ヘッド６も同様に、第１露光ヘッドとしての露光ヘッド６Ｙに対して、第２露光ヘッドは露光ヘッド６Ｍ、６Ｃ、６Ｋのいずれかである。つまり第１露光ヘッドを露光ヘッド６Ｙ、６Ｍ、６Ｃ、６Ｋのいずれかとする場合、第２露光ヘッドはその他の露光ヘッドのいずれかである。

次に、画像形成装置Ａによる画像形成動作について説明する。画像を形成する場合、まずシートカセット９９ａ又はシートカセット９９ｂに収納されたシートＳが、ピックアップローラ９１ａ、９１ｂ、給送ローラ９２ａ、９２ｂ、搬送ローラ９３ａ～９３ｃによってレジストローラ９６に送られる。その後、シートＳは、レジストローラ９６によって所定のタイミングで搬送ベルト１１に送り込まれる。

一方、画像形成部においては、まず帯電装置２Ｙにより感光ドラム１Ｙの表面が帯電させられる。次に、画像読取部９０によって読み取られた画像データ又は不図示の外部機器から送信された画像データに応じて露光ヘッド６Ｙが感光ドラム１０Ｙ表面に光を照射し、感光ドラム１０Ｙの表面に静電潜像を形成する。その後、現像装置４Ｙにより感光ドラム１Ｙの表面に形成された静電潜像にイエローのトナーを付着させ、感光ドラム１Ｙの表面にイエローのトナー像を形成する。感光ドラム１Ｙの表面に形成されたトナー像は、転写装置５Ｙに転写バイアスが印加されることで、搬送ベルト１１によって搬送されているシートＳに転写される。

同様のプロセスにより、感光ドラム１Ｍ、１Ｃ、１Ｋにも、露光ヘッド６Ｍ、６Ｃ、６Ｋから光が照射されて静電潜像が形成され、現像装置４Ｍ、４Ｃ、４Ｋによってマゼンダ、シアン、ブラックのトナー像が形成される。そして転写装置５Ｍ、５Ｃ、５Ｋに転写バイアスが印加されることで、これらのトナー像がシートＳ上のイエローのトナー像に対して重畳的に転写される。これによりシートＳの表面には画像データに応じたフルカラーのトナー像が形成される。

その後、トナー像を担持するシートＳは、搬送ベルト９７によって定着装置９４に搬送され、定着装置９４において加熱、加圧処理が施される。これによりシートＳ上のトナー像がシートＳに定着される。その後、トナー像が定着されたシートＳは、排出ローラ９８によって排出トレイ９５に排出される。

＜露光ヘッド＞
次に、露光ヘッド６の構成について説明する。

図２（ａ）は、感光ドラム１と露光ヘッド６の斜視図である。図２（ｂ）は、感光ドラム１と露光ヘッド６の断面図である。図３（ａ）、図３（ｂ）は、露光ヘッド６が備えるプリント基板２２の一方側と他方側の実装面を示す図である。図３（ｃ）は、図３（ｂ）に示す領域Ｖの拡大図である。

図２に示す様に、露光ヘッド６は、感光ドラム１の表面と対向する位置に、不図示の固定部材によって固定されている。露光ヘッド６は、光を出射する発光素子アレイチップ４０と、発光素子アレイチップ４０を実装するプリント基板２２を有する。また発光素子アレイチップ４０から出射された光を感光ドラム１上に結像（集光）させるロッドレンズアレイ２３と、ロッドレンズアレイ２３とプリント基板２２が固定されるハウジング２４を有する。

またプリント基板２２における発光素子アレイチップ４０の実装面と反対側の面にはコネクタ２１が実装されている。コネクタ２１は、画像コントローラ部７０（図９）から送信される発光素子アレイチップ４０の制御信号の伝送や電源ラインを接続するために設けられている。発光素子アレイチップ４０は、コネクタ２１を介して駆動される。

図３に示す様に、プリント基板２２には、２０個の発光素子アレイチップ４０が千鳥状に二列に配列されて実装されている。また各々の発光素子アレイチップ４０内には、その長手方向（矢印Ｘ方向）に所定の解像度ピッチで７４８個の発光部５０が配列されている。
本実施形態において、発光素子アレイチップ４０の上記解像度ピッチは１２００ｄｐｉ（約２１．１６μｍ）である。また各々の発光素子アレイチップ４０が有する発光部５０の長手方向の一端部から他端部までの距離は約１５．８ｍｍである。即ち、露光ヘッド６は、矢印Ｘ方向に合計で１４９６０個の発光部５０を備えており、これにより約３１６ｍｍ（≒約１５．８ｍｍ×２０チップ）の長手方向の画像幅に対応した露光処理が可能となっている。

発光素子アレイチップ４０の長手方向において、隣接する発光素子アレイチップ４０の発光部５０の間隔Ｌ１は約２１.１６μｍとなっている。つまり各々の発光素子アレイチップ４０の境界部において発光部５０の長手方向のピッチは１２００ｄｐｉの解像度のピッチとなっている。また発光素子アレイチップ４０の短手方向（矢印Ｙ方向）において、二列に並んだ発光素子アレイチップ４０の発光部５０の間隔Ｌ２は約１０５μｍ（１２００ｄｐｉで５画素分、２４００ｄｐｉで１０画素分）となっている。

本実施形態において、発光素子アレイチップ４０の長手方向である矢印Ｘ方向は、感光ドラム１の回転軸線方向であり、発光素子アレイチップ４０の短手方向である矢印Ｙ方向は、感光ドラム１の回転方向である。また矢印Ｚ方向は、後述する層構造の発光部５０の各層が重なる積層方向である。なお、発光素子アレイチップ４０の長手方向は、感光ドラム１の回転軸線方向に対して±１°程度傾いていても構わない。また発光素子アレイチップ４０の短手方向も感光ドラム１の回転方向に対して±１°程度傾いていても構わない。

＜発光素子アレイチップ＞
次に、発光素子アレイチップ４０の構成について説明する。

図４は、発光素子アレイチップ４０の概略図である。図５は、図４に示すＭ－Ｍ断面で切断した断面図である。図６は、発光部５０の配置を説明するための模式図である。

図４に示す様に、発光素子アレイチップ４０は、発光部５０を制御するための回路部４６を内蔵した発光基板４２と、複数の発光部５０が発光基板４２上に規則的に配置された発光領域４４と、ワイヤボンディング用パッド４８を有する。発光素子アレイチップ４０の外部と回路部４６との信号の出入力や回路部４６への電源供給は、ワイヤボンディング用パッド４８を通じて行われる。なお、回路部４６は、アナログ駆動回路、デジタル制御回路、又はその両方を含んだ回路を用いることができる。

図５に示す様に、発光部５０は、発光基板４２と、発光基板４２上に矢印Ｘ方向に一定の間隔（図６に示す間隔ｄ１）で二次元配列された複数の下部電極５４と、発光層５６と、上部電極５８から構成されている。

下部電極５４（複数の電極を有する第１電極層）は、発光基板４２上に層状で、且つ、分離して形成された複数の電極であって、各画素に対応して設けられた電極である。つまり各々の下部電極５４は、それぞれ一画素を形成するために設けられている。

上部電極５８（第２電極層）は、発光層５６に対する下部電極５４が配置された側と反対側の位置において、発光層５６に積層されている。上部電極５８は、発光層５６の発光波長の光を透過させることが可能（透過可能）な電極である。

回路部４６（駆動部）は、図７に示す画像コントローラ部７０により画像データに基づいて生成される各種の制御信号に基づいて発光部５０を発光させる。具体的には、回路部４６は、画像データに応じて選択された下部電極５４の電位を制御し、選択された下部電極５４と上部電極５８との間に電位差を生じさせる。陽極である上部電極５８と陰極である下部電極５４との間に電位差が生じると、陰極から電子が発光層５６に流れ込み、陽極から正孔が発光層５６に流れ込む。発光層５６において電子と正孔が再結合することによって発光層５６が発光する。

発光層５６が発光することで上部電極５８に向かう光は、上部電極５８を透過して出射される。また発光層５６から下部電極５４に向かう光は、下部電極５４より上部電極５８に向けて反射され、その反射光も上部電極５８を透過して出射される。このようにして発光部５０は光を出射する。なお、発光層５６から上部電極５８に直接向かって出射される光と、下部電極５４より反射されて上部電極５８から出射される光との間で出射タイミングに時間差は生じるものの、発光部５０の層の厚さは極めて薄いため、ほぼ同時とみなすことができる。

なお、本実施形態において、発光基板４２はシリコン基板である。上部電極５８は、発光層５６の発光波長に対して透明であることが好ましい。例えば酸化インジウム錫（ＩＴＯ）などの透明電極を用いることにより開口率は実質的に１００％となって、発光層５６で発光された光は上部電極５８を通ってそのまま出射される。また本実施形態において、上部電極５８は各々の下部電極５４に対して共通に設けられた陽極であるが、各々の下部電極５４それぞれに対して個別に設ける構成としても、複数の下部電極５４毎に一つの上部電極５８を設ける構成としてもよい。

また発光層５６は、有機ＥＬ膜や無機ＥＬ層などが用いられる。発光層５６として有機ＥＬ膜を用いる場合、発光層５６は電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子ブロック層、正孔ブロック層などの機能層を必要に応じて含む積層構造体であってもよい。また発光層５６は矢印Ｘ方向に連続的に形成されていても、下部電極５４と同等の大きさに分断されていてもよい。また各々の下部電極５４を複数のグループに分割し、分割したグループ毎にそのグループに属する下部電極５４の上部に一つの発光層５６を積層させる構成としてもよい。

なお、発光層５６として有機ＥＬ層や無機ＥＬ層などの水分に弱い発光材料を用いる際は発光領域４４への水分侵入を阻止するために封止しておくことが望ましい。封止方法としては、例えばシリコンの酸化物、シリコンの窒化物、アルミの酸化物などの薄膜の単体あるいは積層した封止膜を形成する。封止膜の形成方法としては段差などの構造の被覆性能に優れた方法が好ましく、例えば原子層堆積法（ＡＬＤ法）などを用いることができる。なお、封止膜の材料、構成、形成方法などは一例であり、上述した例には限定されず、適宜好適なものを選択すればよい。

また下部電極５４は、発光層５６の発光波長に対して反射率の高い金属を材料とするのが好ましい。例えばＡｇ、Ａｌ、又はＡｇとＡｌの合金などが用いられる。また下部電極５４は、回路部４６の形成と共にＳｉプロセスを用いて形成され、回路部４６の駆動部に直結される。このように下部電極５４をＳｉプロセスによって形成することで、プロセスルールが０．２μｍ程度で高精度となるため、下部電極５４を精度良く高密度に配置できる。さらに下部電極５４を高密度に配置できるため、発光領域４４の殆どを発光させることができ、発光領域４４の利用効率を高めることができる。なお、各々の下部電極５４の間には発光層５６の有機材料が充填されており、各々の下部電極５４は有機材料によって仕切られている。

なお、工場からの製品出荷前の段階において、下部電極５４を駆動し、ロッドレンズアレイ２３を介して感光ドラム１上に集光された光が所定の光量になるように下部電極５４に印加する電圧を調整する光量調整が行われる。また光量調整の他に、発光素子アレイチップ４０とロッドレンズアレイ２３との間隔を調整するピント調整がなされる。

図６に示す様に、発光部５０は、発光領域４４において、矢印Ｘ方向に所定の間隔で配置されている。本実施形態では、発光部５０の矢印Ｘ方向の幅Ｗ１は２０．９０μｍであり、矢印Ｘ方向に隣接する発光部５０同士の間隔ｄ１は０．２６μｍである。即ち、発光部５０は、矢印Ｘ方向において２１．１６μｍ（１２００ｄｐｉ）ピッチに配列されている。また発光部５０の矢印Ｙ方向の幅Ｗ２も、幅Ｗ１と同様に２０．９０μｍである。即ち、本実施形態の発光部５０は、一辺を２０．９０μｍとする正方形状をなしており、その面積は４３６．８１μｍ^２の大きさとなる。これは一画素の面積４４７．７４５６μｍ^２に対して約９７．６％を占める。有機発光材料はＬＥＤに比較して光量が少ない。これに対して上記のように発光部５０を正方形として隣接する発光部５０との間の距離を小さくすることで、感光ドラム１の電位を変化させる程度の光量を得るための発光面積を確保することが可能となる。

なお、一画素の占有面積に対し９０％以上の発光部５０の面積を確保することが望ましい。従って、１２００ｄｐｉの出力解像度の画像形成装置Ａに対しては発光部５０の一辺の幅を約２０．０７μｍ以上で形成することが望ましい。また２４００ｄｐｉの出力解像度の画像形成装置Ａに対しては発光部５０の一辺の幅を約１０．０４μｍ以上で形成することが望ましい。また本発明において発光部５０の形状は正方形に限られず、画像形成装置Ａの出力解像度に対応する露光領域サイズの光を出射して出力画像の画質が画像形成装置Ａの設計仕様を満たすレベルであれば、四角形以上の多角形、円形、楕円形などでもよい。また矢印Ｙ方向に隣接する発光部５０同士の間隔ｄ２、発光部５０の矢印Ｙ方向の列数は、露光ヘッド６の走査速度、露光処理に必要な光量、解像度などに基づいて決定される。

＜露光ヘッドのシステム構成＞
次に、露光ヘッド６と露光ヘッド６の制御を行う画像コントローラ部７０の構成について説明する。画像コントローラ部７０は、画像形成装置Ａの本体側に設けられている。

図７、図８は、画像コントローラ部７０と露光ヘッド６のシステム構成を示すブロック図である。図７、図８に示す様に、画像コントローラ部７０は、画像データ生成部７１（７１Ｙ、７１Ｍ、７１Ｃ、７１Ｋ）、チップデータ変換部７２（７２Ｙ、７２Ｍ、７２Ｃ、７２Ｋ）、ＣＰＵ７３（７３Ｙ、７３Ｍ、７３Ｃ、７３Ｋ）を備える。また画像コントローラ部７０は、同期信号生成部７４（７４Ｙ、７４Ｍ、７４Ｃ、７４Ｋ）、基準クロック生成部５７、ＳＳＣＬＫ生成部５５（５５Ｙ、５５Ｍ、５５Ｃ、５５Ｋ）を備える。

画像コントローラ部７０は、上述した各部位を使用して、画像データの処理や画像形成タイミングの処理、露光ヘッド６Ｙ～６Ｋを制御するための制御信号の送信などを行う。なお、これらの部位は、画像形成動作を行う場合にイエロー、マゼンダ、シアン、ブラックに対応する四つの画像データについて同様の処理を並列処理するため、以下の説明では添え字を適宜省略する。また露光ヘッド６Ｙ～６Ｋに関しても、画像コントローラ部７０から各種の信号が入力されて、それぞれで同様の処理を行うため、以下の説明では添え字を適宜省略する。

画像データ生成部７１には、画像読取部９０により読み取られた原稿の画像データや外部機器からネットワークを介して転送された画像データが入力される。画像データ生成部７１は、入力された画像データに対して、ＣＰＵ７３により指示された解像度でディザリング処理を行い、画像を出力するための画像データを生成する。

ＳＳＣＬＫ生成部５５（変調クロック生成部）は、スペクトラム拡散クロックＩＣ（ＳＳＣＧ：ＳｐｒｅａｄＳｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）である。ＳＳＣＬＫ生成部５５は、基準クロック生成部５７により生成された基準クロックに対して周波数変調（スペクトラム拡散）した変調クロックを生成する。この変調クロックを図面中では「ＳＳＣＬＫ」と表記する。ＣＰＵ７３は、ＳＳＣＬＫ生成部５５により生成される変調クロックの変調の周期と強度を設定する。

同期信号生成部７４（制御信号生成部）は、画像データの主走査方向の１ライン毎の区切りを表すライン同期信号（制御信号）を周期的に生成する。ＣＰＵ７３は、予め設定された感光ドラム１の回転速度に対し、感光ドラム１表面が回転方向に１２００ｄｐｉの画素サイズ移動する周期を１ライン周期として、同期信号生成部７４に信号周期の時間間隔を指示する。例えば感光ドラム１が２００ｍｍ／ｓで回転する場合、１ライン周期を１０５．８μｓとして時間間隔を指示する。

なお、厳密には、同期信号生成部７４は、ＳＳＣＬＫ生成部５５により生成され、入力された変調クロックをカウントし、ＣＰＵ７３で指示された値とコンペアした時にパルスを発生させるため、クロックカウント数として設定が行われる。即ち、図９に示す様に、同期信号生成部７４は、ＳＳＣＬＫ生成部５５から入力された変調クロックに応じてカウントアップするカウンタを備える。カウンタは、ＣＰＵ７３が指示した値Ｈにカウント値が一致すると０にクリアされる。つまり同期信号生成部７４は、変調クロックをカウントし、主走査方向の１ライン分の静電潜像を形成する際に画像データに応じて選択された発光部５０が発光を開始するタイミングを制御する制御信号であるライン同期信号を周期的に生成する。

チップデータ変換部７２は、同期信号生成部７４で生成され、ライン同期信号線７８を介して入力されたライン同期信号に同期して、１ライン分の画像データを各々の発光素子アレイチップ４０に分割する。そしてチップデータ変換部７２は、チップセレクト信号線７５、クロック信号線７６、画像データ信号線７７を介して、クロック信号及び画像データの有効範囲を表すチップセレクト信号と共に１ライン分の画像データを各々の発光素子アレイチップ４０へ送信する。

露光ヘッド６Ｙ～６Ｋがそれぞれ備えるヘッド情報格納部１７１は、通信信号線７９を介してＣＰＵ７３Ｙ～７３Ｋと接続されている。ヘッド情報格納部１７１は、ヘッド情報として、各々の発光素子アレイチップ４０の発光量や実装位置情報を格納する。発光素子アレイチップ４０は、画像コントローラ部７０から入力された上記の各信号の設定値に基づいて発光部５０を発光させる。

また一つの露光ヘッド６が備える各々の発光素子アレイチップ４０は、チップセレクト信号線７５を介して、他の発光素子アレイチップ４０とカスケード接続されている。ここでは説明の便宜上、図８に示す発光素子アレイチップ４０を、チップデータ変換部７２からチップセレクト信号線７５で接続された順に発光素子アレイチップ４０ａ～発光素子アレイチップ４０ｃとする。各々の発光素子アレイチップ４０は、他の発光素子アレイチップ４０で使用されるチップセレクト信号を生成し、チップセレクト信号線７５を介して送信する。例えば発光素子アレイチップ４０ａは、発光素子アレイチップ４０ｂで使用されるチップセレクト信号を生成し、チップセレクト信号線７５を介して送信する。同様に、発光素子アレイチップ４０ｂは、発光素子アレイチップ４０ｃで使用されるチップセレクト信号を生成し、チップセレクト信号線７５を介して送信する。このように一つの露光ヘッド６が備える合計２０個の発光素子アレイチップ４０は、それぞれチップセレクト信号を生成して、チップセレクト信号線７５を介して他の発光素子アレイチップ４０に送信する。

＜発光素子アレイチップのシステム構成＞
次に、発光素子アレイチップ４０のシステム構成について説明する。

図１０は、発光素子アレイチップ４０のシステム構成を示すブロック図である。図１０に示す様に、発光素子アレイチップ４０の回路部４６は、デジタル部８０とアナログ部８６から構成されている。アナログ部８６は、後述する通り、デジタル部８０で生成されたパルス信号に基づいて、発光部５０を駆動させるための信号を生成する。

デジタル部８０は、通信ＩＦ部８１、レジスタ部８２、チップセレクト信号生成部８３、画像データ格納部８４、パルス信号生成部８５（設定部）を備える。デジタル部８０は、これらの部位により、変調クロックに同期して通信信号により予め設定された設定値、チップセレクト信号、画像データ信号、ライン同期信号に基づいて、発光部５０を発光させるためのパルス信号を生成し、アナログ部８６へ送信する。

チップセレクト信号生成部８３は、入力されたチップセレクト信号を遅延させ、チップセレクト信号線７５を介して接続された他の発光素子アレイチップ４０で使用されるチップセレクト信号を生成する。

レジスタ部８２は、画像データ格納部８４で使用される露光タイミング情報、パルス信号生成部８５で生成されるパルス信号の幅情報及び位相情報（遅延情報）、アナログ部８６で設定される駆動電流の設定情報などを格納する。通信ＩＦ部８１は、ＣＰＵ７３から入力された通信信号に基づいて、レジスタ部８２に対する設定値のライト及びリードを制御する。

画像データ格納部８４は、入力されたチップセレクト信号が有効な間の画像データを保持し、ライン同期信号に同期して発光素子アレイチップ４０が有する発光部５０の全ての画像データをパルス信号生成部８５に同時に出力する。パルス信号生成部８５は、画像データ格納部８４から入力された画像データに応じて、レジスタ部８２で設定されたパルス信号の幅情報及び位相情報に基づいて、発光部５０をＯＮにするタイミングを制御するパルス信号が生成し、アナログ部８６に出力する。

＜画像データ格納部＞
次に、画像データ格納部８４の動作について説明する。以下の説明において、チップセレクト信号ｃｓ、ライン同期信号ｌｓｙｎｃを負論理信号とするものの、これらは正論理信号であってもよい。

図１１は、画像データ格納部８４の回路構成図である。図１１に示す様に、クロックゲート回路３０は、チップセレクト信号ｃｓの反転信号と変調クロックであるＳＳＣＬＫの論理積を出力とし、チップセレクト信号ｃｓが有効な時のみフリップフロップ回路３１にクロック信号ｓ＿ＳＳＣＬＫを出力する。フリップフロップ回路３１は、画像データ格納部８４へ入力された画像データ信号ｄａｔａを大元の入力とし、発光素子アレイチップ４０に設けられた発光部５０の数と同数の７４８個が直列接続されている。

フリップフロップ回路３１は、クロックゲート回路３０から送られてきたクロック信号ｓ＿ＳＳＣＬＫで動作する。フリップフロップ回路３２は、フリップフロップ回路３１の出力を入力とし、ライン同期信号ｌｓｙｎｃで動作する。フリップフロップ回路３２の出力は、画像データｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７として、パルス信号生成部８５に出力される。

図１２は、画像データ格納部８４のタイミングチャートである。図１２に示す各記号の意味は、図１１に示す記号と同じ意味である。図１２に示す様に、ｃｓ＝０をＳＳＣＬＫの立上りで捉えた時刻Ｔ０からＴ１の間、画像データはｄａｔａ→ｄｌｙ＿ｄａｔａ＿０００→ｄｌｙ＿ｄａｔａ＿００１という具合に順にシフトしていく。ｃｓ＝０は、クロック信号が発光部５０の数と同数である７４８だけ入力される。これにより主走査方向の１ライン分の画像データがｄｌｙ＿ｄａｔａ＿０００～ｄｌｙ＿ｄａｔａ＿７４７に保持される。

時刻Ｔ１以降は、ｃｓ＝１であるため、シフト動作は行われずに保持される。時刻Ｔ２でｌｓｙｎｃ＝０をＳＳＣＬＫの立上りで捉えると、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００→ｄｌｙ＿ｄａｔａ＿００１→ｂｕｆ＿ｄａｔａ＿０＿００１という具合に主走査方向の１ライン分の画像データが一斉にｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７として、パルス信号生成部８５に出力される。

＜パルス信号生成部＞
次に、パルス信号生成部８５について説明する。なお、パルス信号生成部８５は、各々の発光素子アレイチップ４０が有する発光部５０の数と同数である７４８個、存在するものの、その構造は全て同じであるため、ここでは一つのパルス信号生成部８５を例示して説明する。

図１３（ａ）は、パルス信号生成部８５のブロック図である。図１３（ｂ）は、レジスタ部８２に格納されているパルス幅テーブルを示す図である。図１４は、パルス信号生成部８５の動作タイミングを示すタイミングチャートである。図１３、図１４に示す様に、パルス信号生成部８５は、パルス幅選択部１５、加算部１６、出力決定部１７、カウンタ部１８を有する。

パルス幅選択部１５は、画像データ格納部８４から入力される画像データに応じた値を図１３（ｂ）に示すパルス幅テーブルから選択することでパルス信号のパルス幅ｂを決定する。加算部１６は、全てのパルス信号生成部８５で共通なライン遅延信号と、パルス信号生成部８５毎に異なる画素遅延信号とを加算し、パルス信号の遅延時間ａを決定する。

カウンタ部１８は、変調クロックをカウントし、ライン同期信号周期ｃごとにカウントをリセットする。つまりカウンタ部１８は、図１４に示すタイミングＣ１、タイミングＣ２でカウントをリセットする。

出力決定部１７は、カウンタ部１８により生成されたカウントがａとなるタイミングでパルスをＨｉとし、パルス幅ｂの時間経過したカウントがａ＋ｂとなるタイミングで出力をＬｏｗして、パルス信号を生成する。即ち出力決定部１７は、図１４に示すタイミングＡで出力をＨｉとし、タイミングＢで出力をＬｏｗとするようにパルス信号を生成する。このようにパルス信号生成部８５は、変調クロックをカウントしてパルス信号を生成し、主走査方向の１ライン分の静電潜像を形成する際の発光部５０の発光時間を設定する。

なお、パルス幅テーブル、ライン遅延信号、画素遅延信号は、レジスタ部８２から送信されている。このため、レジスタ部８２のデータを書き換えることにより、それぞれの値をクロック周期単位で変更することができる。本実施形態では、ライン遅延信号によってライン遅延は「６」、画素遅延信号は全てのパルス信号生成部８５で同一の「４」が指定され、全てのパルス信号生成部８５においてａ＝１０とする。また画像データは１ｂｉｔである。従って、パルス幅テーブルで設定されたパルス幅ｂは、図１３（ｂ）に示す値となる。

＜アナログ部＞
次に、アナログ部８６の構成について説明する。なお、以下の説明では、二つの発光部５０を駆動させる二つの駆動部６１について説明するものの、全ての発光部５０が同様に駆動される。

図１５は、アナログ部８６の構成を示すブロック図である。図１５に示す様に、アナログ部８６は、発光部５０を駆動させる駆動部６１、ＤＡＣ６２（デジタルアナログ変換器）、駆動部選択部６７を備える。

ＤＡＣ６２は、レジスタ部８２で設定されているデータに基づいて、駆動電流を決定するアナログ電圧を信号線６３を介して駆動部６１に供給する。パルス信号生成部８５で生成されたパルス信号は、信号線６６を介して、駆動部６１に入力される。このように駆動部６１には、駆動電流を決定するアナログ電圧とパルス信号が入力される。そして駆動部６１は、これらの信号に基づいて、後述する駆動回路によって発光部５０の駆動電流と発光時間を制御する。

駆動部選択部６７は、レジスタ部８２に設定されているデータに基づいて、駆動部６１を選択する駆動部セレクト信号を、信号線６４、６５を介して、二つの駆動部６１に供給する。ここで駆動部セレクト信号は、選択された駆動部６１に接続されている信号のみがＨｉとなるように生成される。例えば図１３に示す上側の駆動部６１が選択される場合、信号線６４のみにＨｉが供給され、信号線６５にはＬｏｗが供給される。二つの駆動部６１は、駆動部セレクト信号がＨｉになるタイミングで、ＤＡＣ６２から駆動電流を決定するアナログ電圧が設定される。このようにＣＰＵ７３は、レジスタ部８２を介して駆動部６１を順次選択し、選択した駆動部６１のアナログ電圧を設定することにより、一つのＤＡＣ６２を用いて全ての駆動部６１のアナログ電圧を設定する。

次に、駆動部６１の構成について説明する。図１６は、駆動部６１の回路図である。図１６に示す様に、駆動部６１は、ＭＯＳＦＥＴ１１２～１１５、コンデンサ１１６、インバータ１１７を備える。

ＭＯＳＦＥＴ１１２は、ゲート電圧の値に応じて発光部５０に駆動電流を供給し、ゲート電圧がＬｏｗレベルの場合、駆動電流がオフ（消灯）するように電流を制御する。ＭＯＳＦＥＴ１１４のゲートには、信号線６３が接続されている。ＭＯＳＦＥＴ１１４は、信号線６３を介して入力されるパルス信号がＨｉの場合、コンデンサ１１６に充電された電圧をＭＯＳＦＥＴ１１２に受け渡す。

ＭＯＳＦＥＴ１１５は、駆動部選択部６７から信号線６４を介して送信された駆動部セレクト信号がゲートに接続されている。ＭＯＳＦＥＴ１１５は、入力された駆動部セレクト信号がＨｉの場合にオンし、ＤＡＣ６２から出力され、信号線６３を介して伝送されたアナログ電圧をコンデンサ１１６に充電する。本実施形態では、ＤＡＣ６２は、画像形成前のタイミングでコンデンサ１１６にアナログ電圧を設定し、画像形成動作中はＭＯＳＦＥＴ１１５をオフ状態にして電圧レベルを保持し続ける。

上記の動作により、ＭＯＳＦＥＴ１１２は、設定されたアナログ電圧とパルス信号に応じて、駆動電流を発光部５０に供給する。また発光部５０の入力容量が大きく、オフ時の応答速度が遅い場合、ＭＯＳＦＥＴ１１３によってオフ時の応答速度を速めることができる。ＭＯＳＦＥＴ１１０３のゲートには、インバータ１１７によりパルス信号を論理反転させた信号が入力されている。パルス信号がＬｏｗの場合、ＭＯＳＦＥＴ１１３のゲートはＨｉとなり、発光部５０の入力容量に充電された電荷を強制的に放電する。

＜画像データ転送＞
次に、画像コントローラ部７０から発光素子アレイチップ４０への画像データ転送について説明する。

図１７は、発光素子アレイチップ４０の間で受け渡されるチップセレクト信号ｃｓ＿ｘ、ｃｓ＿ｘ＿１～ｃｓ＿ｘ＿１９と、変調クロック（ＳＳＣＬＫ）、ライン同期信号ｌｓｙｎｃ＿ｘ、画像データ信号ｄａｔａの関係を示すタイミングチャートである。

ここで図１７に示すｃｓ＿ｘは、図８に示す様に、チップデータ変換部７２からチップセレクト信号線７５を介して発光素子アレイチップ４０ａに入力されるチップセレクト信号を示す。同様に、図１７に示すｃｓ＿ｘ＿１は、図８に示す発光素子アレイチップ４０ａから発光素子アレイチップ４０ｂに入力されるチップセレクト信号を示し、図１７に示すｃｓ＿ｘ＿２は、図８に示す発光素子アレイチップ４０ｂから発光素子アレイチップ４０ｃに入力されるチップセレクト信号を示す。また図１７に示すｃｓ＿ｘ＿１９は、図８に示す発光素子アレイチップ４０ａから最後にカスケード接続される２０番目の発光素子アレイチップ４０に入力されるチップセレクト信号を示す。

また図１７において、カスケード接続された発光素子アレイチップ４０のうち、ｎ番目に接続された発光素子アレイチップ４０が備える発光部５０を主走査方向の１ライン分、発光させるための画像データをｄａｔａ（ｎ－１）と示す。例えば発光素子アレイチップ４０ａが備える発光部５０を１ライン分、発光させるための画像データはｄａｔａ０であり、発光素子アレイチップ４０ｃが備える発光部５０を１ライン分、発光させるための画像データはｄａｔａ２である。

図１７に示す様に、チップセレクト信号は、発光素子アレイチップ４０が備える発光部５０を１ライン分、発光させるための画像データ信号ｄａｔａ０を転送するのに必要なクロックサイクル数ΔＣ０サイクルだけＬｏｗとする。本実施形態では、クロック１サイクルあたり発光部５０の１個分の画像データを転送し、ΔＣ０は７４８サイクルとする。なお、１サイクルで、発光部５０の複数個分の画像データを転送する構成や、複数サイクルで発光部５０の１個分の画像データを転送する構成としてもよい。

チップデータ変換部７２から発光素子アレイチップ４０に入力されたチップセレクト信号ｃｓ＿ｘは、チップセレクト信号生成部８３によってΔＣ１サイクルだけ遅延され、チップセレクト信号ｃｓ＿ｘ＿１として出力される。ΔＣ１は、ΔＣ０にチップセレクト信号の生成に必要な分の遅延時間を加えた値である。本実施形態では、チップセレクト信号の生成に２サイクルかかるものとし、ΔＣ１＝７５０サイクルする。これにより発光素子アレイチップ４０ａのチップセレクト信号生成部８３は、チップセレクト信号ｃｓ＿ｘ＿１とチップセレクト信号ｃｓ＿ｘとが同時にＬｏｗとならないように、チップセレクト信号ｃｓ＿ｘ＿１を生成する。

他の発光素子アレイチップ４０も同様に、出力するチップセレクト信号が入力されたチップセレクト信号と同時にＬｏｗとならないように、出力するチップセレクト信号を生成する。この結果、各チップセレクト信号は、ｃｓ＿ｘ→ｃｓ＿ｘ＿１→ｃｓ＿ｘ＿２→・・・ｃｓ＿ｘ＿１９と順次Ｌｏｗとなる。

またライン同期信号ｌｓｙｎｃ＿ｘの周期ΔＣ２は、全ての発光素子アレイチップ４０に画像データを送るため、最後にカスケード接続された２０番目の発光素子アレイチップ４０にチップセレクト信号ｃｓ＿ｘ＿１９が入力されるまでの時間より大きな値とする。これを式で表すと次の式１となる。

（式１）
ΔＣ２≧ΔＣ１×２０

本実施形態では、ΔＣ２=１６０００サイクルとする。このようにライン同期信号ｌｓｙｎｃ＿ｘの一周期内で転送された発光部５０のデータに基づいて、図１２に示す時刻Ｔ２のように、次のｌｓｙｎｃ＿ｘ周期で各々の発光部５０が一斉に点灯制御が行われる。

＜変調クロックの周期とライン同期信号の周期との関係＞
次に、ＳＳＣＬＫ生成部５５により生成される変調クロックの周期と、同期信号生成部７４により生成されるライン同期信号の周期との関係について説明する。

上述の通り、ＳＳＣＬＫ生成部５５は、基準クロックに対して周波数変調した変調クロックを生成する。本実施形態において、ＳＳＣＬＫ生成部５５は、変調クロックが１６００サイクルで１周期となる変調周期であり、その周波数の中心値は１００ＭＨｚ±１％のセンタースプレッドの変調を行う。

図１８（ａ）は、変調クロックの周波数の変動を示す図である。図１８（ａ）に示す変調クロックの色が濃い部分は周波数が高く、色が薄い部分は周波数が低いことを示し、中間濃度の部分は基準となる周波数になっており、その変調周期ΔＣｓは１６００サイクルである。これは周波数で換算すると６２．５ｋＨｚの変調周波数となる。なお、放射ノイズ対策においてクロック変調周波数は１０～１００ｋＨｚで行う場合が多いものの、この値はＣＩＳＰＲなどの目標値を満たす範囲で設定すればよい。

図１８（ｂ）は、図１８（ａ）に示す（１）、（２）、（３）の時点での変調クロックの波形を示す図である。図１８（ｂ）に示す様に、変調サイクルで最も周波数が低くなる（１）の時点では、（２）の時点の基準となる周波数に対して周波数が１％低くなっている。また変調サイクルで最も周波数が高くなる（３）の時点では、（２）の時点の基準となる周波数に対して周波数が１％高くなっている。ここで変調クロックの周期ΔＣｓが１６００サイクルであり、ライン同期信号ｌｓｙｎｃ＿ｘの周期ΔＣ２が１６０００であることから、変調クロックの周期ΔＣｓとライン同期信号ｌｓｙｎｃ＿ｘの周期ΔＣ２との関係は次の式２で表すことができる。式２において、Ｎは１以上の整数であり、本実施形態ではＮ＝１０である。

（式２）
ΔＣ２＝Ｎ×ΔＣｓ

また式２は、クロックの変調周期Ｔｆと主走査方向の１ライン分の静電潜像を形成する時間Ｔｌとの関係を次の式３としている。

（式３）
Ｔｆ＝Ｔｌ／Ｎ

図１９（ａ）は、本実施形態における、ライン同期信号ｌｓｙｎｃ＿ｘと画像形成時の発光部５０の点灯区間を示すタイミングチャートである。図１９（ａ）では、変調クロックの変調に関し、図１８（ａ）と同様の濃淡と波形の両方で示している。図１９（ａ）に示す様に、発光部５０は、ライン同期信号ｌｓｙｎｃ＿ｘに対し、パルス信号の遅延時間ａとして１０サイクル経ってから画像を形成するための発光（点灯）を開始し、点灯区間はパルス幅ｂとして１００００サイクル点灯する。またライン同期信号ｌｓｙｎｃ＿ｘの１周期は、変調クロックの変調の１０周期分となっている。

また式２、式３の通り、ライン同期信号ｌｓｙｎｃ＿ｘの周期が変調クロックの周期の整数倍となるように設定されているため、変調クロックが所定の位相となるタイミングで、毎回のライン同期信号ｌｓｙｎｃ＿ｘが発生する。従って１ライン毎の発光部５０の点灯時間が一定となり、１ライン毎の発光部５０の積算光量が一定となるため、出力画像の１ライン毎の濃度が均一化される。このため、本実施形態の構成によれば、スペクトラム拡散によって放射ノイズを低減しつつ、副走査方向での画像の濃度にムラが発生することを抑制することができる。

つまり、仮にライン同期信号ｌｓｙｎｃ＿ｘの周期が変調クロックの周期の整数倍となるように設定されていない場合、例えば図１９（ｂ）に示す様に、変調クロックの位相が１８０度ずれたタイミングで次回のライン同期信号ｌｓｙｎｃ＿ｘが発生する。この場合、発光部５０の点灯区間は変調クロックの周期ΔＣｓである１６００サイクルの６．２５倍であることから、端数となる０．２５に該当する最後の４００サイクルは、変調クロックの周波数が中心周波数より低い周波数でカウントする。このため、この間の発光部５０の点灯時間は中心周波数での４００サイクルより長い時間となり、全体では中心周波数のみで１００００サイクル分の時間より長くなるため積算光量が大きくなる。一方、前回の発光部５０の点灯時間は、図１９（ａ）に示す様に、端数となる０．２５に該当する最後の４００サイクルは変調クロックの周波数が中心周波数より高めの周波数でカウントするため、実際の時間は中心周波数での４００サイクルより短い時間となる。このため、全体の発光部５０の点灯区間は中心周波数のみで１００００サイクル分の時間より点灯区間は短くなるため積算光量は小さくなる。このように１ライン毎にライン同期信号ｌｓｙｎｃ＿ｘが発生する時の変調クロックの位相が異なる場合、発光部５０の点灯時間が１ライン毎に異なり、出力画像における１ライン毎の画像濃度が不均一になり、副走査方向において濃度ムラが発生する。

これに対して本実施形態の構成によれば、ライン同期信号ｌｓｙｎｃ＿ｘの周期が変調クロックの周期の整数倍となるように設定されているため、１ライン毎の発光部５０の点灯時間を同じにすることができる。従って、出力画像における１ライン毎の画像濃度が均一化され、出力画像の副走査方向の濃度ムラを抑制することができる。

（第２実施形態）
次に、本発明に係る画像形成装置の第２実施形態について図を用いて説明する。第１実施形態と説明の重複する部分については、同一の図面、同一の符号を付して説明を省略する。

図２０は、本実施形態に係る画像形成装置Ａの画像コントローラ部７０の構成を示すブロック図である。図２０に示す様に、本実施形態に係る画像コントローラ部７０の構成は、第１実施形態の構成に対し、ＳＳＣＬＫ生成部５５と同期信号生成部７４が全色で共通となっている点が異なる。同期信号生成部７４は、各色のライン同期信号ｌｓｙｎｃ＿ｘを個別に生成する。その他の構成は、第１実施形態の構成と同様である。

図２１は、同期信号生成部７４がイエローのトナー像を形成する際のライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）とマゼンダのトナー像を形成する際のライン同期信号ｌｓｙｎｃ＿ｘ（Ｍ）を生成する動作を示すタイミングチャートである。なお、以下では、シアンとブラックのトナー像を形成する際のライン同期信号ｌｓｙｎｃ＿ｘ（Ｃ）、ｌｓｙｎｃ＿ｘ（Ｋ）の生成についての説明を省略するものの、これらはマゼンダのライン同期信号ｌｓｙｎｃ＿ｘ（Ｍ）の生成と同様に生成される。

図２１（ａ）に示す様に、同期信号生成部７４のカウンタは、入力される変調クロックに応じてカウントアップし、ＣＰＵ７３が指示した値Ｎとカウント値が同じ値になると０にクリアされる。同期信号生成部７４は、変調クロックの立ち上がりエッジにおいて、カウンタの値が０の場合に１サイクル幅のＬｏｗパルスであるライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）を生成し、カウンタの値が１６００の場合に１サイクル幅のＬｏｗパルスであるライン同期信号ｌｓｙｎｃ＿ｘ（Ｍ）を生成する。

このようにトナー像の色毎にライン同期信号ｌｓｙｎｃ＿ｘをずらすことで、イエロー色のトナー像とマゼンダ色のトナー像との間でシートＳの搬送方向の色ずれが生じる場合に、この色ずれを補正することができる。例えばイエロー色のトナー像とマゼンダ色のトナー像が１／２ライン分ずれている場合、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）に対してライン同期信号ｌｓｙｎｃ＿ｘ（Ｍ）の位相を半周期ずらすことで副走査方向の書き出しタイミングを１／２ラインずらし、色ずれを補正することができる。

ここで同期信号生成部７４がライン同期信号ｌｓｙｎｃ＿ｘ（Ｍ）を生成するタイミングは、ＳＳＣＬＫ生成部５５による変調クロックの周期のサイクル数ΔＣｓのＭ倍の値が設定される。ここでいうＭの値は、１以上の整数であり、式３に示すＮ未満の数である。これにより図２１（ｂ）に示す様に、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｍ）の生成タイミング（位相）は、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）に対し、変調クロックの変調周期のサイクル数ΔＣｓ×Ｍサイクル分（ここでは１サイクル分）ずれることになる。つまりＳＳＣＬＫ生成部５５により生成される変調クロックの変調周期の１周期をＴｆとした場合、ライン同期信号ｌｓｙｎｃ＿ｘの周波数の位相はＴｆ×Ｍとされる。このように各色のライン同期信号ｌｓｙｎｃ＿ｘが生成されるタイミングをΔＣｓ単位でずらすことで、各色の露光ヘッド６の発光部５０のライン毎の点灯時間を一定とし、出力画像のライン毎の濃度を均一化させることができる。

このように本実施形態の構成によれば、スペクトラム拡散によって放射ノイズを低減し、副走査方向での画像の濃度にムラが発生することを抑制しつつ、シートＳの搬送方向の色ずれを補正することができる。

（第３実施形態）
次に、本発明に係る画像形成装置の第３実施形態について図を用いて説明する。第１実施形態、第２実施形態と説明の重複する部分については、同一の図面、同一の符号を付して説明を省略する。

本実施形態の構成は、第２実施形態の構成に対し、画像データが１ｂｉｔから２ｂｉｔ（４階調）に変更された構成である。この変更に対応するため、図２２に示す様に、レジスタ部８２に格納されているパルス幅テーブルの値が、第１実施形態の数値から変更されている。その他の構成は、第２実施形態の構成と同様である。

図２２に示す様に、レジスタ部８２に格納されているパルス幅テーブルの値として、画像データの値に対するパルス幅ｂがＳＳＣＬＫ生成部５５により生成された変調クロックの周期ΔＣｓの整数倍となるように設定されている。換言すれば、発光部５０が１画素を形成するための発光時間をＴｖ、変調クロックの周期をＴｆとする場合、Ｔｖ＝Ｔｆ×Ｋ（Ｋは１以上の整数）としている。

図２３（ａ）は、画像データが「２」の場合の露光ヘッド６Ｙの発光部５０の点灯区間と変調クロックとライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）の関係を示すタイミングチャートである。図２３（ｂ）は、図２３（ａ）に対し、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）の位相を８００サイクル遅れさせた場合のタイミングチャートである。図２３において、発光部５０の点灯区間の変調クロックの周波数は図２１と同様に濃淡で表現されており、変調クロックの周波数が高い周波数であれば濃く、低い周波数であれば薄く表現している。

本実施形態の構成では、図２３（ａ）に示す構成、図２３（ｂ）に示す構成のいずれの構成においても、発光部５０の点灯区間の変調クロックの周波数の平均は中央値となっている。つまり変調クロックとライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）の位相関係に関し、図２３（ａ）に示す関係と図２３（ｂ）に示す関係のいずれの関係においても、発光部５０の点灯区間において、発光時間Ｔｖが等しくなることがわかる。

このように本実施形態の構成によれば、クロック変調の位相とライン同期信号の位相との関係に関して第２実施形態で説明した制約が無い場合でも、１ラインを形成する際の発光部５０の点灯時間を同じにすることができる。従って、出力画像における１ライン毎の画像濃度が均一化され、副走査方向の濃度ムラを抑制することができる。

（第４実施形態）
次に、本発明に係る画像形成装置の第４実施形態について図を用いて説明する。第１～第３実施形態と説明の重複する部分については、同一の図面、同一の符号を付して説明を省略する。

図２４は、発光部５０が１画素を形成する際の発光時間Ｔｖと積算光量との関係を示すグラフである。図２４に示す様に、発光部５０の発光時間Ｔｖと積算光量との関係は個々の発光部５０によってばらつき、また目標光量に対してもずれた値となる。例えば、図２４に示す様に、発光時間Ｔｖに対して積算光量が非線形であって積算光量が目標光量より低い発光部５０も存在すれば、発光時間Ｔｖと積算光量との関係が線形性を有し目標光量より積算光量が高い発光部５０も存在する。このように個々の発光部５０で発光時間Ｔｖに対する積算光量がばらつく原因としては、発光部５０の個体差や発光部５０を駆動させる回路部４６のばらつきなどが考えられる。

これに対して本実施形態の構成は、図２４に破線で示す発光部５０の積算光量のずれを抑制するために、パルス信号生成部８５により生成されるパルス信号のパルス幅ｂを補正する構成である。概略を説明すると、図２３に示す様に、設計値で画像データが「２」であり、第３実施形態と同様にΔＣｓ×６のサイクル数で点灯区間（Ｙ）を設定する場合、目標光量はＰｔであるものの、発光部５０の積算光量はＰｔより低いＰａとなる。この場合、発光部５０の画像データが「２」の時の補正として発光時間を延ばすことにより、積算光量を目標光量であるＰｔに近づける。以下、発光部５０の積算光量の具体的な補正方法について説明する。なお、本実施形態に係る画像形成装置Ａにおいて、後述する発光部５０の積算光量の補正に関する制御以外の構成は、第３実施形態の構成と同様の構成である。

図２５は、図２４に破線で示す発光部５０の積算光量を目標光量であるＰｔとするために発光部５０の点灯時間である点灯区間（Ｙ）の補正を行った時のパルス信号生成部８５のタイミングチャートである。図２５において、発光部５０の点灯区間の変調クロックの周波数は図２１と同様に濃淡で表現されており、変調クロックの周波数が高い周波数であれば濃く、低い周波数であれば薄く表現している。

図２５に示す様に、本実施形態では、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）の立下りから点灯区間（Ｙ）までの遅延時間ａに対応するサイクル数を１０とし、変調クロックが上限周波数である１０１ＭＨｚに到達しているところから点灯区間（Ｙ）が始まる。ここで仮にＳＳＣＬＫ生成部５５により基準クロックがスペクトラム拡散されておらず、常に中心周波数の１００ＭＨｚで動作している場合、発光部５０の積算光量をＰｔとするためには、単純に２μｓｅｃ分だけパルス幅ｂを延長すればよい。即ち、ΔＣｓ×６に相当する９６００サイクル分のパルス幅ｂに対し、２μｓｅｃに相当する２００サイクル分、パルス幅ｂを延長すればよい。

しかし本実施形態では、ＳＳＣＬＫ生成部５５により基準クロックがスペクトラム拡散されているため、その分の誤差が生じる。本実施形態の場合、図２５に示すタイミングＢ１、タイミングＢ２の時点において、変調クロックの周波数は共に上限の１０１ＭＨｚである。このため、単純に２００サイクル延長する場合、この区間は中心周波数よりも周波数が高いため、実際の延長時間が短くなる。そこで２００サイクル区間の平均周波数となる１００．７５ＭＨｚでの２μｓｅｃに対応する延長サイクル数ＥＳ１を次の式４を用いて求める。

（式４）
ＥＳ１＝２／（１／１００．７５）＝２０１．５

このように延長サイクル数を、式４から求められた値である２０２サイクル（小数点以下は四捨五入）として補正する。これにより発光部５０の積算光量を目標光量であるＰｔに高い精度で補正することができる。

次に、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）が、第２実施形態で説明した色ずれ補正により図２５に示すタイミングから１００サイクル後に位相が遅れる場合について説明する。この場合、図２６（ａ）、図２６（ｂ）に示す様に、タイミングＢ２は１００サイクル後のタイミングＢ２´となる。従って、２００サイクル間の平均周波数である１００．５ＭＨｚでの２μｓｅｃに対する延長サイクル数ＥＳ２を次の式５から求める。

（式５）
ＥＳ２＝２／（１／１００．５）＝２０１

このように延長サイクル数を式５から求められた値である２０１サイクルで補正する。これにより発光部５０の積算光量を目標光量であるＰｔに高い精度で補正することができる。

以上説明した通り、本実施形態において、パルス信号生成部８５は、パルス幅テーブルを参照して決定するパルス信号のパルス幅ｂに対し、ライン同期信号ｌｓｙｎｃ＿ｘ（Ｙ）の位相と変調クロックの周波数に基づいて補正を行う。このような構成により、発光部５０の積算光量の精度を高め、画像品質の向上を図ることができる。

なお、第１～第４実施形態においては、各々の露光ヘッド６の発光部５０を同時に発光及び消灯させるＯＬＤＥ方式の構成について説明したものの、本発明はこれに限られるものではない。即ち、露光ヘッド６にＳＬＥＤチップを採用し、ＳＬＥＤチップを順次発光させる構成としても、上述した副走査方向での画像の濃度ムラを抑制する効果を得ることができる。しかしながら、露光ヘッド６をＯＬＥＤ方式とすることにより、主走査方向での画像の濃度ムラをも抑制することができるため、露光ヘッド６をＯＬＥＤ方式とすることが好ましい。

１…感光ドラム（感光体）
６…露光ヘッド
４２…発光基板（基板）
４６…回路部（駆動部）
５０…発光部
５４…下部電極（複数の電極を含む第１電極層）
５５…ＳＳＣＬＫ生成部（変調クロック生成部）
５６…発光層
５７…基準クロック生成部
５８…上部電極（第２電極層）
７４…同期信号生成部（制御信号生成部）
８５…パルス信号生成部（設定部）
Ａ…画像形成装置

Claims (6)

1. 回転可能な感光体と、
   前記感光体の回転軸線方向に沿って配列され、前記感光体に光を照射して静電潜像を形成する複数の発光部であって、画像データに基づいて前記発光部が発光することにより前記感光体の表面に主走査方向の１ライン分の静電潜像を形成し、該１ライン分の静電潜像の形成を周期的に行うことにより前記感光体の表面に静電潜像を形成する複数の発光部と、前記複数の発光部を駆動する駆動部と、を備える露光ヘッドと、
   基準クロックを生成する基準クロック生成部と、
   前記基準クロックを変調してスペクトラム拡散された変調クロックを周期的に生成する変調クロック生成部と、
   前記変調クロックをカウントし、前記発光部が発光を開始するタイミングの制御に用いられる制御信号を周期的に生成する制御信号生成部と、
   を備え、
   前記駆動部は、前記１ライン分の静電潜像を形成するための前記発光部の発光を前記制御信号に基づいて開始させ、前記変調クロックに基づいて設定される発光時間、前記発光部を発光させ、
   前記制御信号生成部は、前記変調クロックの周期の整数倍の周期で前記制御信号を周期的に生成することを特徴とする画像形成装置。
2. 前記画像形成装置は、
   前記感光体として、第１感光体と第２感光体を備え、
   前記露光ヘッドとして、前記第１感光体の表面に光を照射して静電潜像を形成する第１露光ヘッドと、前記第２感光体の表面に光を照射して静電潜像を形成する第２露光ヘッドを備え、
   前記制御信号生成部により生成される、前記第１露光ヘッドが有する前記駆動部に入力される前記制御信号の位相と、前記第２露光ヘッドが有する前記駆動部に入力される前記制御信号の位相とは、前記変調クロックの周期の整数倍ずれていることを特徴とする請求項１に記載の画像形成装置。
3. 前記露光ヘッドは、前記変調クロックをカウントし、前記１ライン分の静電潜像を形成する際の前記発光部の発光時間を設定する設定部を備え、
   前記設定部により設定された発光時間は、前記変調クロックの周期の整数倍であることを特徴とする請求項１に記載の画像形成装置。
4. 前記設定部は、前記変調クロックの周期の整数倍の値として設定された前記発光時間に対し、前記変調クロックの周波数と前記制御信号の位相に基づいて補正を行うことを特徴とする請求項３に記載の画像形成装置。
5. 前記駆動部は、前記１ライン分の静電潜像を形成する際に、前記発光部を同時に発光させることを特徴とする請求項１乃至４のいずれか１項に記載の画像形成装置。
6. 前記複数の発光部は、基板と、前記感光体の回転軸線方向に配列された複数の電極であり前記基板上に分離して配置された複数の電極を含む第１電極層と、前記第１電極層に積層され、電圧が印加されることで発光する発光層と、前記発光層に対して前記第１電極層が配置されている側とは反対側に配置され、光が透過可能な第２電極層とを含むことを特徴とする請求項１乃至５のいずれか１項に記載の画像形成装置。

Images