JP2016124264A - 光プリントヘッド - Google Patents

Abstract

【課題】光プリントヘッドの小型化を図ること。
【解決手段】複数の発光素子を２次元的に配列して設けた半導体チップを基板に複数実装し、複数の発光素子の発光を感光体に照射することで多重露光を行う光プリントヘッドであって、半導体チップは、互いに平行な第１の辺及び第２の辺を有し、第１の辺及び第２の辺が光プリントヘッドの主走査方向に対して傾きをもって基板に実装され、複数の発光素子は、第１の辺に沿って配置される、光プリントヘッドが提供される。
【選択図】図１

Description

本発明は、光プリントヘッドに関する。

従来から、複数の発光素子を基板上にライン状に配置してなる発光素子アレイチップを用いた光プリントヘッドが知られている。複数の発光素子を基板に配置する場合、直接基板上に精度よく配置することが困難であるため、一旦半導体プロセスを用いて複数の発光素子を半導体チップ上に配置した後、半導体チップを配線が形成された基板上に実装する方法が用いられている。

複数の発光素子を半導体チップ上に配置した後、半導体チップを配線が形成された基板上に実装する方法としては、半導体チップを千鳥配列して実装した構成が知られている（例えば、特許文献１参照）。

しかしながら、特許文献１に記載の技術では、千鳥配列された半導体チップに形成された複数の発光素子の配置幅を狭くするため、半導体チップに形成される回路、ボンディングパッド等は、複数の発光素子が形成される領域よりも外側に配置される。その結果、半導体チップを実装する基板の幅が大きくなるため、光プリントヘッドが大型化してしまう。

そこで、本発明の一つの案では、光プリントヘッドの小型化を図ることを目的とする。

一つの案では、複数の発光素子を２次元的に配列して設けた半導体チップを基板に複数実装し、前記複数の発光素子の発光を感光体に照射することで多重露光を行う光プリントヘッドであって、前記半導体チップは、互いに平行な第１の辺及び第２の辺を有し、前記第１の辺及び前記第２の辺が前記光プリントヘッドの主走査方向に対して傾きをもって前記基板に実装され、前記複数の発光素子は、前記第１の辺に沿って配置される、光プリントヘッドが提供される。

一態様によれば、光プリントヘッドの小型化を図ることができる。

本発明の第１実施形態に係る実装基板を示す概略平面図。 本発明の第１実施形態に係る実装基板における発光素子の配置を例示する概略平面図。 半導体チップが千鳥配列して基板に実装されている場合における発光素子の配置を示す図。 隣接する半導体チップの間隔について説明するための図。 本発明の第２実施形態に係る実装基板における発光素子の配置を例示する概略平面図。 本発明の第３実施形態に係る実装基板における発光素子の配置を例示する概略平面図。 本発明の第３実施形態に係る実装基板における発光素子の配置の変形例を示す概略平面図。

以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することによって重複した説明を省く。

本発明の一実施形態に係る光プリントヘッドは、複数の発光素子を２次元的に配列して設けた半導体チップを基板に複数実装し、複数の発光素子の発光を、例えば半導体チップと対向して設けられたレンズを介して感光体に照射することで多重露光を行う。以下、複数の発光素子を２次元的に配列して設けた半導体チップを複数実装した基板を、実装基板とも称する。

［第１実施形態］
本発明の第１実施形態に係る実装基板１００について説明する。図１は、本発明の第１実施形態に係る実装基板１００を示す概略平面図である。図１において、Ｘ方向は光プリントヘッドの主走査方向（以下単に「主走査方向」ともいう。）を示し、Ｙ方向は光プリントヘッドの副走査方向（以下単に「副走査方向」ともいう。）を示す。

図１に示すように、実装基板１００は、基板１１０と、主走査方向に沿って基板１１０に実装された複数の半導体チップ１２０と、基板１１０と半導体チップ１２０とを電気的に接続するボンディングワイヤ１３０とを有する。

基板１１０は、複数の配線１１１を有し、主走査方向を長手方向とし、副走査方向を短手方向とする、例えば矩形状のプリント基板（ＰＣＢ：Printed Circuit Board）である。以下、第１実施形態に係る基板１１０の短手方向の長さを基板幅Ａ１と称する。

基板１１０には、複数の半導体チップ１２０が主走査方向に沿って実装されている。基板１１０上の半導体チップ１２０が実装された領域に対して、副走査方向における下方向（図１中の−Ｙ方向）の側には、複数の配線１１１、例えば６本の配線１１１が形成されている。また、副走査方向における複数の配線１１１と半導体チップ１２０との間の基板１１０上にはボンディングパッド１１２が形成されており、複数の配線１１１と基板１１０上に形成されたボンディングパッド１１２とは配線１１３を介して電気的に接続されている。

半導体チップ１２０は、半導体基板１２１と、複数の発光素子１２２と、ボンディングパッド１２３とを有し、平面視における形状が平行四辺形であるチップである。半導体チップ１２０は、互いに平行な第１の辺Ｓ１及び第２の辺Ｓ２が主走査方向に対して角度θの傾きをもつように、また、互いに平行な第３の辺Ｓ３及び第４の辺Ｓ４が副走査方向に対して平行となるように基板１１０に実装されている。

発光素子１２２は、半導体基板１２１に２次元的に配列して設けられている。より具体的には、発光素子１２２は、半導体基板１２１の第１の辺Ｓ１及び第２の辺Ｓ２に沿って複数配置され、第３の辺Ｓ３及び第４の辺Ｓ４に沿って複数配置されている。発光素子１２２としては、光プリントヘッドの製造コストの低減、光プリントヘッドの安定供給の観点から、発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いることが好ましい。また、発光素子１２２としては、光プリントヘッドの消費電力の低減という観点から、有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いることが好ましい。

ボンディングパッド１２３は、発光素子１２２と配線１１１との電気的接続のため、半導体基板１２１の長手方向の一端に設けられた金属電極である。また、発光素子１２２と配線１１１とは、半導体チップ１２０上のボンディングパッド１２３と基板１１０上のボンディングパッド１１２とがボンディングワイヤ１３０を介して接続されることにより電気的に接続されている。

次に、本発明の第１実施形態に係る光プリントヘッドにおける複数の発光素子１２２の配置について説明する。図２は、本発明の第１実施形態に係る実装基板１００における発光素子１２２の配置を例示する概略平面図である。

以下、複数の発光素子１２２の配置の一例として、１つの半導体チップ１２０が露光を担当する画素数が３２画素、多重露光の多重数が８多重、隣接する半導体チップ１２０の間隔が発光素子１２２の７個分の場合について説明する。なお、本発明はこの点において限定されるものではない。

また、説明の便宜上、図２では、半導体チップ１２０の数として隣接する２つのみを示し、発光素子１２２の形状を正方形とし、発光素子１２２を主走査方向及び副走査方向に同一のピッチとしているが、本発明はこの点において限定されるものではない。

図２に示すように、半導体チップ１２０は、主走査方向に３２画素ピッチの範囲に複数の発光素子１２２を有する。以下、説明の便宜上、半導体基板チップの３２画素ピッチの範囲の位置について、図中左側から順に、１列目、２列目、３列目、…、３６列目と称する。

複数の発光素子１２２は、１列目の発光素子１２２を分布範囲の副走査方向における最下端とし、３２列目の発光素子１２２を分布範囲の副走査方向における最上端とするように、半導体チップ１２０の第１の辺Ｓ１及び第２の辺Ｓ２に沿って配置されている。すなわち、複数の発光素子１２２は、主走査方向に対して第１の角度θの傾きをもって、２画素単位で階段状に配置されている。

半導体チップ１２０の各々の列には、副走査方向に沿って８つの発光素子１２２が配置されている。すなわち、半導体チップ１２０は、各々の列において、８つの発光素子１２２による多重露光を行うことができる構成となっている。すなわち、副走査方向における発光素子が分布する領域（以下「発光素子分布領域Ｂ」という。）は、２３画素ピッチ分となる。

なお、副走査方向の位置の移動は、発光タイミングの調整により制御可能である。これは千鳥配列ではチップ単位で位置の移動を行っているのに対し、本発明の第１実施形態では２画素単位で位置の移動を行っているということと同じ原理であるからである。

次に、比較のため、半導体チップ１２０が千鳥配列して基板１１０に実装されている実装基板９００について説明する。図３は、半導体チップ１２０が千鳥配列して基板１１０に実装されている実装基板９００を示す図である。図３中、一点鎖線は千鳥配列して基板１１０に実装されている複数の半導体チップ１２０の中心線ＣＬを示す。

なお、図３に示す実装基板９００における１つの半導体チップ１２０が露光を担当する画素数、多重露光の多重数及び隣接する半導体チップ１２０の間隔は、第１実施形態に係る光プリントヘッドと同様である。

図３に示すように、実装基板９００は、基板１１０と、主走査方向に沿って千鳥配列して基板１１０に実装された複数の半導体チップ１２０と、基板１１０と半導体チップ１２０とを電気的に接続するボンディングワイヤ１３０とを有する。

基板１１０は、配線１１１を有し、主走査方向を長手方向とし、副走査方向を短手方向とする、例えば矩形状のプリント基板である。以下、比較例に係る基板１１０の短手方向の長さを基板幅Ａｃと称する。基板１１０には、複数の半導体チップ１２０が主走査方向に沿って実装されている。

基板１１０上の半導体チップ１２０が実装された領域の副走査方向の下方向（図３中の−Ｙ方向）の側には、複数の配線１１１、例えば６本の配線１１１が形成されている。また、副走査方向における半導体チップ１２０が実装された領域よりも中心線ＣＬに対して外側の基板１１０上には、ボンディングパッド１１２が形成されている。そして、複数の配線１１１と基板１１０上に形成されたボンディングパッド１１２とは、配線１１３を介して電気的に接続されている。

半導体チップ１２０は、半導体基板１２１と、複数の発光素子１２２と、ボンディングパッド１２３とを有し、平面視における形状が矩形である。半導体チップ１２０は、互いに平行な第１の辺Ｓ１及び第２の辺Ｓ２が主走査方向に対して平行となるように、また、互いに平行な第３の辺Ｓ３及び第４の辺Ｓ４が副走査方向に対して平行となるように、基板１１０に実装されている。

発光素子１２２は、半導体基板１２１上の中心線ＣＬに近い側の領域に２次元的に配列して設けられている。より具体的には、発光素子１２２は、半導体基板１２１の第１の辺Ｓ１及び第２の辺Ｓ２に沿って複数配置され、第３の辺Ｓ３及び第４の辺Ｓ４に沿って複数配置されている。

ボンディングパッド１２３は、発光素子１２２と配線１１１との電気的接続のために設けられる金属電極である。ボンディングパッド１２３は、千鳥配列された半導体チップ１２０に形成された複数の発光素子１２２の配置幅を狭くするため、複数の発光素子１２２が形成される領域よりも中心線ＣＬから遠い側の領域に配置されている。すなわち、図３において最も左側及び最も右側に位置する半導体チップ１２０においては、複数の発光素子１２２は、副走査方向の上方向（図３中、＋Ｙ方向）側の領域に配置されている。一方、図３において中央に位置する半導体チップ１２０においては、複数の発光素子１２２は、副走査方向の下方向（図３中、−Ｙ方向）側の領域に配置されている。

また、発光素子１２２と配線１１１とは、半導体チップ１２０上のボンディングパッド１２３と基板１１０上のボンディングパッド１１２とがボンディングワイヤ１３０を介して接続されることにより電気的に接続されている。

このように、図３に示す実装基板９００では、千鳥配列された半導体チップ１２０に形成された複数の発光素子１２２の配置幅を狭くするため、半導体チップ１２０に形成される回路、ボンディングパッド１２３等は、複数の発光素子１２２が形成される領域よりも外側に配置されることとなる。その結果、半導体チップ１２０を実装する基板１１０の幅が大きくなるため、光プリントヘッドが大型化する、製造コストが増大するといった問題が生じる。

これに対して、本発明の第１実施形態に係る実装基板１００によれば、半導体チップ１２０は、互いに平行な第１の辺Ｓ１及び第２の辺Ｓ２を有し、第１の辺Ｓ１及び第２の辺Ｓ２が主走査方向に対して第１の角度θの傾きをもって基板１１０に実装され、複数の発光素子１２２は、第１の辺Ｓ１及び第２の辺Ｓ２に沿って配置されている。このため、基板１１０上に形成されるボンディングパッド１１２を副走査方向における半導体チップ１２０の一方の側のみに配置することができる。結果として、半導体チップ１２０を実装する基板１１０の幅の低減を図ることができ、光プリントヘッドの小型化を図ることができる。

次に、半導体チップ１２０が副走査方向に対してなす角である第１の角度θの好適な範囲について説明する。図４は、隣接する半導体チップ１２０の間隔について説明するための図である。図４において、線分ＡＣは図２における左側に位置する半導体チップ１２０の第１の辺Ｓ１に平行な線分、線分ＢＤは図２における右側に位置する半導体チップ１２０の第２の辺Ｓ２に平行な線分、線分ＢＣは図２における主走査方向に平行な線分を表す。

図３に示すように、複数の半導体チップ１２０が千鳥配列となっている場合、隣接する半導体チップ１２０の間隔は線分ＡＢで定義される。これに対して、図２に示すように、半導体チップ１２０が主走査方向に対して第１の角度θの傾きをもって配置されている場合、隣接する半導体チップ１２０の間隔は点Ｂから線分ＡＣに垂らした垂線である線分ＢＥによって定義される。

すなわち、隣接する半導体チップ１２０が主走査方向に対して第１の角度θの傾きをもって配置されている場合における隣接する半導体チップ１２０間の間隔ＢＥは、隣接する半導体チップ１２０が千鳥配列となっている場合における隣接する半導体チップ１２０間の間隔ＡＢを用いて、以下の式（１）により算出される。

ＢＥ＝ＡＢ×ｃｏｓθ（但し、ｃｏｓθ＜１）…（１）
式（１）から、第１の角度θの値が大きくなりすぎると、隣接する半導体チップ１２０間の間隔ＢＥが小さくなることが分かる。隣接する半導体チップ１２０間の間隔ＢＥが小さくなりすぎると、半導体チップ１２０を実装するときに高い精度を要することとなるため好ましくない。このため、第１の角度θは、半導体チップ１２０を実装するときに用いる装置の性能に応じて決定することが好ましい。

以上に説明したように、本発明の第１実施形態に係る実装基板１００を用いた光プリントヘッドによれば、半導体チップ１２０が互いに平行な第１の辺Ｓ１及び第２の辺Ｓ２を有し、第１の辺Ｓ１及び第２の辺Ｓ２が光プリントヘッドの主走査方向に対して傾きをもって基板１１０に実装され、複数の発光素子１２２は、第１の辺Ｓ１に沿って配置されている。このため、半導体チップ１２０を実装する基板１１０の幅の低減を図ることができ、光プリントヘッドの小型化を図ることができる。

［第２実施形態］
本発明の第２実施形態に係る実装基板２００について説明する。図５は、本発明の第２実施形態に係る実装基板２００における発光素子１２２の配置を例示する図である。図５において、Ｘ方向は主走査方向を示し、Ｙ方向は副走査方向を示す。

第２実施形態に係る実装基板２００は、図５に示すように、平面視における半導体チップ１２０の形状が矩形である点で、第１実施形態に係る実装基板２００と異なる。なお、その他の構成については、第１実施形態と同様であるため、第１実施形態と異なる点を中心に説明する。

半導体チップ１２０は、平面視における形状が矩形である。このため、半導体チップ１２０を円形のウエハから切り出す際に、半導体チップ１２０が平行四辺形の場合と比較して、ウエハの周囲の利用できない領域を低減することができる。結果として、円形のウエハから切り出すことができる半導体チップ１２０の枚数を増加させることができるため、ウエハを効率的に使用することができる。

また、半導体チップ１２０の端部はすべて直角であり、鋭角を含まないため、ウエハからダイシング等により半導体チップ１２０を切り出す際に、端部の欠けの発生を抑制することができる。

以上に説明したように、本発明の第２実施形態に係る実装基板２００を用いた光プリントヘッドによれば、第１実施形態と同様に、半導体チップ１２０が互いに平行な第１の辺Ｓ１及び第２の辺Ｓ２を有し、第１の辺Ｓ１及び第２の辺Ｓ２が光プリントヘッドの主走査方向に対して傾きをもって基板１１０に実装され、複数の発光素子１２２は、第１の辺Ｓ１に沿って配置されている。このため、半導体チップ１２０を実装する基板１１０の幅の低減を図ることができ、光プリントヘッドの小型化を図ることができる。

特に、第２実施形態では、半導体チップ１２０の平面視における形状は矩形であるため、ウエハを効率的に使用することができると共に、半導体チップ１２０の端部の欠けの発生を抑制することができる。

［第３実施形態］
本発明の第３実施形態に係る実装基板３００について説明する。図６は、本発明の第３実施形態に係る実装基板３００における発光素子１２２の配置を例示する概略平面図である。

第３実施形態に係る実装基板３００は、図６に示すように、半導体チップ１２０を構成する複数の発光素子１２２のうちの一部の発光素子１２２が、基板１１０上に隣接して実装された他の半導体チップ１２０を構成する複数の発光素子１２２のうちの一部の発光素子１２２との組合せにより多重露光が行われるように配置されている点で、第２実施形態に係る実装基板２００と異なる。なお、その他の構成については、第２実施形態と同様であるため、第２実施形態と異なる点を中心に説明する。

図６に示すように、半導体チップ１２０（第１半導体チップ１２０ａ及び第２半導体チップ１２０ｂ）は、主走査方向に３６画素ピッチの範囲に複数の発光素子１２２を有する。以下、説明の便宜上、半導体基板チップの３６画素ピッチの範囲の位置について、図中左側から順に、１列目、２列目、３列目、…、３６列目と称する。

半導体チップ１２０の５列目から３２列目には、各々、副走査方向に沿って８つの発光素子１２２が配置されている。すなわち、半導体チップ１２０は、５列目から３２列目において、８つの発光素子１２２による多重露光を行うことができる構成となっている。

半導体チップ１２０の１列目、２列目、３５列目及び３６列目には、各々、１つの発光素子１２２が配置されている。また、半導体チップ１２０の３列目、４列目、３３列目及び３４列目には、各々、副走査方向に沿って７つの発光素子１２２が配置されている。このため、副走査方向における発光素子分布領域Ｂは、２１画素ピッチ分となる。すなわち、千鳥配列の実装基板９００、第１実施形態の実装基板１００及び第２実施形態の実装基板２００の発光素子分布領域Ｂと比較して２画素ピッチ分だけ狭くなる。結果として、有効幅が狭くより安価なロッドレンズアレイを用いることができる。また、同一のロッドレンズアレイを用いた場合であっても、ロッドレンズアレイの個体ばらつきの許容範囲を拡大させることができる。

また、第１半導体チップ１２０ａと第２半導体チップ１２０ｂとは、第１半導体チップ１２０ａを構成する複数の発光素子１２２のうちの３３列目から３６列目の発光素子１２２が、第２半導体チップ１２０ｂを構成する複数の発光素子１２２のうち１列目から４列目の発光素子１２２と主走査方向において同一の位置となるように実装されている。

このため、第１半導体チップ１２０ａの３３列目の７つの発光素子１２２と第２半導体チップ１２０ｂの１列目の１つの発光素子１２２とを組み合わせることで、半導体チップ１２０は、８つの発光素子１２２による多重露光を行うことができる構成となっている。

また、第１半導体チップ１２０ａの３４列目の７つの発光素子１２２と第２半導体チップ１２０ｂの１列目の１つ発光素子１２２とを組み合わせることで、半導体チップ１２０は、８つの発光素子１２２による多重露光を行うことができる構成となっている。

また、第１半導体チップ１２０ａの３５列目の１つの発光素子１２２と第２半導体チップ１２０ｂの３列目の７つ発光素子１２２とを組み合わせることで、半導体チップ１２０は、８つの発光素子１２２による多重露光を行うことができる構成となっている。

また、第１半導体チップ１２０ａの３６列目の１つの発光素子１２２と第２半導体チップ１２０ｂの４列目の７つの発光素子１２２とを組み合わせることで、半導体チップ１２０は、８つの発光素子１２２による多重露光を行うことができる構成となっている。

以上に説明したように、本発明の第３実施形態に係る実装基板３００を用いた光プリントヘッドによれば、第１実施形態と同様に、半導体チップ１２０が互いに平行な第１の辺Ｓ１及び第２の辺Ｓ２を有し、第１の辺Ｓ１及び第２の辺Ｓ２が光プリントヘッドの主走査方向に対して傾きをもって基板１１０に実装され、複数の発光素子１２２は、第１の辺Ｓ１に沿って配置されている。このため、半導体チップ１２０を実装する基板１１０の幅の低減を図ることができ、光プリントヘッドの小型化を図ることができる。

特に、第３実施形態では、隣接する半導体チップ１２０を構成する発光素子１２２を組み合わせることにより多重露光を行っている。このため、各々の画素において必要な多重数を確保しながら、発光素子１２２の配置自由度が増加する。結果として、発光素子分布領域Ｂを狭くすることができ、ロッドレンズアレイにおける光学特性が良好な領域を用いることができる。また、ロッドレンズアレイに要求される光学特性の精度を緩和することができるため、より低コストなロッドレンズアレイを用いることが可能となる。

なお、図６の例では、半導体チップ１２０が主走査方向に３６画素ピッチの範囲に複数の発光素子１２２を有する構成について説明したが、本発明はこの点において限定されるものでない。例えば図７に示すように、半導体チップ１２０が主走査方向に４２画素ピッチの範囲に複数の発光素子１２２を有する構成であってもよい。

図７は、本発明の第３実施形態に係る実装基板３００における発光素子１２２の配置の変形例を示す概略平面図である。

図７に示すように、半導体チップ１２０は、主走査方向に４２画素ピッチの範囲に複数の発光素子１２２を有する。以下、説明の便宜上、図中左側から順に、１列目、２列目、３列目、…、４２列目という。

半導体チップ１２０の１１列目から３２列目には、各々、副走査方向に沿って８つの発光素子１２２が配置されている。すなわち、半導体チップ１２０は、１１列目から３２列目において、８つの発光素子１２２による多重露光を行うことができる構成となっている。

また、半導体チップ１２０の１列目、２列目、３列目、４列目、５列目、６列目、７列目、８列目、９列目及び１０列目には、各々１つ、１つ、２つ、３つ、４つ、４つ、５つ、６つ、７つ及び７つの発光素子１２２が配置されている。また、半導体チップ１２０の３３列目、３４列目、３５列目、３６列目、３７列目、３８列目、３９列目、４０列目、４１列目及び４２列目には、各々７つ、７つ、６つ、５つ、４つ、４つ、３つ、２つ、１つ及び１つの発光素子１２２が配置されている。

このため、副走査方向における発光素子分布領域Ｂは、２１画素ピッチ分となり、千鳥配列の実装基板９００、第１実施形態の実装基板１００及び第２実施形態の実装基板２００と比較して２画素ピッチ分だけ狭くなる。結果として、有効幅が狭くより安価なロッドレンズアレイを用いることができる。また、同一のロッドレンズアレイを用いた場合であっても、ロッドレンズアレイの個体ばらつきの許容範囲を拡大させることができる。

また、第１半導体チップ１２０ａと第２半導体チップ１２０ｂとは、第１半導体チップ１２０ａを構成する複数の発光素子１２２のうちの３３列目から４２列目の発光素子１２２が、各々第２半導体チップ１２０ｂを構成する複数の発光素子１２２のうち１列目から１０列目の発光素子１２２と主走査方向において同一の位置となるように実装されている。

このため、第１半導体チップ１２０ａの３３列目から４２列目の位置に配置された発光素子１２２と第２半導体チップ１２０ｂの１列目から１０列目の位置に配置された発光素子１２２とを、図６の例と同様に組み合わせることで、半導体チップ１２０は、８つの発光素子１２２による多重露光を行うことができる構成となっている。

なお、図７の例では、発光素子１２２に付随する駆動装置などの電気回路を半導体チップ１２０上に形成する場合、発光素子１２２の占める面積より大きな面積を必要する場合であっても、各画素の上下に付随回路を配置する面積が得られるという観点から、第１の辺及び第２の辺の主走査方向に対する角度は、θよりも大きい角度θ_２となるようにすることが好ましい。

以上、光プリントヘッドを実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。

１００、２００、３００ 実装基板
１１０ 基板
１１１ 配線
１２０ 半導体チップ
１２２ 発光素子
Ｓ１ 第１の辺
Ｓ２ 第２の辺
θ 第１の角度

特開平９−２６３００４号公報

Claims (7)

1. 複数の発光素子を２次元的に配列して設けた半導体チップを基板に複数実装し、前記複数の発光素子の発光を感光体に照射することで多重露光を行う光プリントヘッドであって、
   前記半導体チップは、互いに平行な第１の辺及び第２の辺を有し、前記第１の辺及び前記第２の辺が前記光プリントヘッドの主走査方向に対して傾きをもって前記基板に実装され、
   前記複数の発光素子は、前記第１の辺に沿って配置される、
   光プリントヘッド。
2. 前記半導体チップの平面視における形状は平行四辺形である、
   請求項１に記載の光プリントヘッド。
3. 前記半導体チップの平面視における形状は矩形である、
   請求項１に記載の光プリントヘッド。
4. 前記基板に実装された前記複数の半導体チップのうちの一の半導体チップに配列して設けられた複数の発光素子のうちの一部の発光素子は、前記一の半導体チップに隣接して前記基板に実装された半導体チップに配列して設けられた複数の発光素子のうちの一部の発光素子との組合せにより多重露光を行う、
   請求項１乃至３のいずれか一項に記載の光プリントヘッド。
5. 前記基板には配線が形成されており、
   前記複数の半導体チップは、前記複数の発光素子に対して前記光プリントヘッドの副走査方向の一方の側においてボンディングワイヤを介して前記配線と電気的に接続される、
   請求項１乃至４のいずれか一項に記載の光プリントヘッド。
6. 前記発光素子は、発光ダイオードである、
   請求項１乃至５のいずれか一項に記載に光プリントヘッド。
7. 前記発光素子は、有機エレクトロルミネッセンス素子である、
   請求項１乃至５のいずれか一項に記載の光プリントヘッド。

Images