JP5413013B2 - 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム - Google Patents
発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム Download PDFInfo
- Publication number
- JP5413013B2 JP5413013B2 JP2009171652A JP2009171652A JP5413013B2 JP 5413013 B2 JP5413013 B2 JP 5413013B2 JP 2009171652 A JP2009171652 A JP 2009171652A JP 2009171652 A JP2009171652 A JP 2009171652A JP 5413013 B2 JP5413013 B2 JP 5413013B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- emitting element
- thyristor
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Heads (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
本発明は、発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法、プログラムに関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)アレイ光源を主走査方向に多数、配列してなるＬＥＤヘッドを用いた光記録手段が採用されている。
特許文献１には、１セグメント（露光素子）による露光領域の副走査方向の幅は、ＤＯＰ（１ドットのピッチ）／３であり、１ドットに対する露光は、副走査方向に３回、即ちオリジナルの画像データにおける１ライン（ドット）を３ラインに分割して行う光書込画像形成装置であり、３ライン目の露光開始時には、各ラインにおいて露光開始時に露光された露光領域Ｒ１〜Ｒ３は副走査方向に連なった状態とし、画像濃度の制御（調整）は、１ドットを分割する３ラインのなかから、露光を行わないラインを設定することで行うものが開示されている。
また特許文献２には、補正回路がプリント制御部から画像信号及び感光体感度の送信を受けて、光量補正値記憶部に記憶されたＬＥＤ発光素子の光量補正値と、チップ間隔記憶部に記憶されたチップ間隔とを用いて光量補正を行うＬＥＤアレイ露光装置が開示されている。
また特許文献２には、補正回路がプリント制御部から画像信号及び感光体感度の送信を受けて、光量補正値記憶部に記憶されたＬＥＤ発光素子の光量補正値と、チップ間隔記憶部に記憶されたチップ間隔とを用いて光量補正を行うＬＥＤアレイ露光装置が開示されている。
ここで、例えばｐｎｐｎ構造やｎｐｎｐ構造の発光サイリスタを用いた自己走査型の発光素子アレイチップを列状に多数配列した発光素子ヘッドでは、各発光サイリスタの光量についてばらつきが生じる場合がある。そしてその場合は各発光サイリスタの光量を極力均一化させる光量補正が必要となる。ところが、例えば、複数の発光サイリスタを発光させる発光素子ヘッドでは、光量補正が適切に行なわれず、形成される画像に乱れが生じる場合があった。
本発明は、各発光サイリスタの光量補正をより正確に行なうことができる発光素子ヘッド等を提供することを目的とする。
本発明は、各発光サイリスタの光量補正をより正確に行なうことができる発光素子ヘッド等を提供することを目的とする。
請求項１に係る発明は、グループ毎に発光を行なう発光素子を主走査方向に列状に配し、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なう発光素子アレイと、前記グループ毎の光量補正値を取得し、当該光量補正値により当該グループ毎の光量を補正する光量補正部と、前記光量補正部により補正された前記光量に基づき、前記発光素子を発光させるための駆動信号を生成する駆動部と、を有することを特徴とする発光素子ヘッドである。
請求項２に係る発明は、前記グループは、列状に配する前記発光素子の区切りを変更することで変更され、当該グループ毎に個数が同数であることを特徴とする請求項１に記載の発光素子ヘッドである。
請求項３に係る発明は、前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項１または２に記載の発光素子ヘッドである。
請求項４に係る発明は、前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッドである。
請求項５に係る発明は、前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項４に記載の発光素子ヘッドである。
請求項３に係る発明は、前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項１または２に記載の発光素子ヘッドである。
請求項４に係る発明は、前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッドである。
請求項５に係る発明は、前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項４に記載の発光素子ヘッドである。
請求項６に係る発明は、グループ毎に発光を行なう発光素子を主走査方向に列状に配し、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なう発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該発光素子を発光させる駆動部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、前記トナー像を記録媒体に転写する転写手段と、前記トナー像を記録媒体に定着する定着手段と、前記グループ毎の光量補正値を取得し、当該光量補正値により当該グループ毎の光量を補正して前記駆動部に出力する光量補正部と、を備えることを特徴とする画像形成装置である。
請求項７に係る発明は、前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項６に記載の画像形成装置である。
請求項８に係る発明は、画像形成を行なうための画像データを取得し、グループ毎に発光を行なう発光素子について、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なうために必要な当該グループ毎の光量補正値を取得し、前記光量補正値により前記画像データを補正することで前記グループ毎の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法である。
請求項９に係る発明は、コンピュータに、画像形成を行なうための画像データを取得する機能と、グループ毎に発光を行なう発光素子について、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なうために必要な当該グループ毎の光量補正値を取得する機能と、前記光量補正値により前記画像データを補正することで前記グループ毎の光量補正を行ない出力する機能と、を実現するためのプログラムである。
請求項１の発明によれば、本構成を採用しない場合に比較して、光量補正をより正確に行なうことができる発光素子ヘッドを提供できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、より容易に光量補正を行なうことができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、発光素子ヘッドを製造する際に歩留まりを高くすることができる。
請求項５の発明によれば、本構成を採用しない場合に比較して、よりその大きさが小さい発光素子アレイチップを製造することができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、より画像の乱れが少ない画像形成装置が提供できる。
請求項７の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項８の発明によれば、本構成を採用しない場合に比較して、より簡易な方法で発光素子ヘッドの光量補正を行なうことができる。
請求項９の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正を行なわせることができる機能をコンピュータにより実現できる。
請求項２の発明によれば、本構成を採用しない場合に比較して、より容易に光量補正を行なうことができる。
請求項３の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項４の発明によれば、本構成を採用しない場合に比較して、発光素子ヘッドを製造する際に歩留まりを高くすることができる。
請求項５の発明によれば、本構成を採用しない場合に比較して、よりその大きさが小さい発光素子アレイチップを製造することができる。
請求項６の発明によれば、本構成を採用しない場合に比較して、より画像の乱れが少ない画像形成装置が提供できる。
請求項７の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項８の発明によれば、本構成を採用しない場合に比較して、より簡易な方法で発光素子ヘッドの光量補正を行なうことができる。
請求項９の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正を行なわせることができる機能をコンピュータにより実現できる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜画像形成装置の説明＞
図１は本実施の形態の画像形成装置の構成例を示した図である。
図１に示す画像形成装置１は、所謂タンデム型のカラープリンタであり、画像データに基づき画像形成を行う画像形成部１０、画像形成装置１全体の動作を制御する制御部３１を備えている。更には、例えばパーソナルコンピュータ（ＰＣ）３や画像読取装置（スキャナ）４等との通信を行って画像データを受信する通信部３２を備えている。
＜画像形成装置の説明＞
図１は本実施の形態の画像形成装置の構成例を示した図である。
図１に示す画像形成装置１は、所謂タンデム型のカラープリンタであり、画像データに基づき画像形成を行う画像形成部１０、画像形成装置１全体の動作を制御する制御部３１を備えている。更には、例えばパーソナルコンピュータ（ＰＣ）３や画像読取装置（スキャナ）４等との通信を行って画像データを受信する通信部３２を備えている。
画像形成部１０は、一定の間隔を置いて並列的に配置されるトナー像形成手段の一例である４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ（「画像形成ユニット１１」とも総称する）を備えている。各画像形成ユニット１１は、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定めた電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を各色画像データに基づき露光する発光素子ヘッド１４、感光体ドラム１２上に形成された静電潜像を現像する現像器１５、転写後の感光体ドラム１２表面を清掃するドラムクリーナ１６を備えている。
画像形成ユニット１１各々は、現像器１５に収納されるトナーを除いて略同様に構成され、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
画像形成ユニット１１各々は、現像器１５に収納されるトナーを除いて略同様に構成され、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成部１０は、各画像形成ユニット１１の感光体ドラム１２にて形成された各色トナー像が多重転写される中間転写ベルト２０、各画像形成ユニット１１にて形成された各色トナー像を中間転写ベルト２０に順次転写（一次転写）する一次転写ロール２１を備えている。更に、中間転写ベルト２０上に重畳して転写された各色トナー像を記録材（記録紙）である用紙Ｐに一括転写（二次転写）する二次転写ロール２２、二次転写された各色トナー像を用紙Ｐ上に定着させる定着手段の一例としての定着装置２３を備えている。なお、本実施の形態の画像形成装置１では、中間転写ベルト２０、一次転写ロール２１、および二次転写ロール２２により転写手段が構成される。
本実施の形態の画像形成装置１では、制御部３１による動作制御の下で、次のようなプロセスによる画像形成処理が行われる。すなわち、ＰＣ３やスキャナ４からの画像データは通信部３２にて受信され、各色毎の画像データとなって各画像形成ユニット１１に送られる。そして、例えば黒（Ｋ）色トナー像を形成する画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら帯電器１３により予め定めた電位で一様に帯電され、制御部３１から送信されたＫ色画像データに基づき発光素子ヘッド１４が感光体ドラム１２を走査露光する。それにより、感光体ドラム１２上にはＫ色画像に関する静電潜像が形成される。感光体ドラム１２上に形成されたＫ色静電潜像は現像器１５により現像され、感光体ドラム１２上にＫ色トナー像が形成される。同様に、画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
各画像形成ユニット１１の感光体ドラム１２に形成された各色トナー像は、一次転写ロール２１により矢印Ｂ方向に移動する中間転写ベルト２０上に順次静電転写（一次転写）され、各色トナーが重畳された重畳トナー像が形成される。中間転写ベルト２０上の重畳トナー像は、中間転写ベルト２０の移動に伴って二次転写ロール２２が配置された領域（二次転写部Ｔ）に搬送される。重畳トナー像が二次転写部Ｔに搬送されると、そのタイミングに合わせて用紙保持部４０から用紙Ｐが二次転写部Ｔに供給される。そして、重畳トナー像は、二次転写部Ｔにて二次転写ロール２２が形成する転写電界により、搬送されてきた用紙Ｐ上に一括して静電転写（二次転写）される。
その後、重畳トナー像が静電転写された用紙Ｐは、定着装置２３まで搬送される。定着装置２３に搬送された用紙Ｐ上のトナー像は、定着装置２３によって熱および圧力を受け、用紙Ｐ上に定着される。そして、定着画像が形成された用紙Ｐは、画像形成装置１の排出部に設けられた用紙積載部４５に搬送される。
一方、一次転写後に感光体ドラム１２に付着しているトナー（一次転写残トナー）、および二次転写後に中間転写ベルト２０に付着しているトナー（二次転写残トナー）は、それぞれドラムクリーナ１６、およびベルトクリーナ２５によって除去される。
このようにして、画像形成装置１での画像形成処理がプリント枚数分のサイクルだけ繰り返し実行される。
一方、一次転写後に感光体ドラム１２に付着しているトナー（一次転写残トナー）、および二次転写後に中間転写ベルト２０に付着しているトナー（二次転写残トナー）は、それぞれドラムクリーナ１６、およびベルトクリーナ２５によって除去される。
このようにして、画像形成装置１での画像形成処理がプリント枚数分のサイクルだけ繰り返し実行される。
＜発光素子ヘッドの説明＞
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。
発光素子ヘッド１４は、発光素子として多数のＬＥＤが配列された発光素子アレイ５１、発光素子アレイ５１を支持すると共に発光素子アレイ５１の駆動を制御するための駆動部１４３(図７参照)等の回路が形成されたプリント基板５２、各ＬＥＤから出射された光出力を感光体ドラム１２上に結像させる光学素子の一例としてのセルフォックレンズアレイ(ＳＬＡ：登録商標)５３を備え、プリント基板５２およびセルフォックレンズアレイ５３は、ハウジング５４に保持されている。発光素子アレイ５１は、ＬＥＤが主走査方向に画素数分、配列されたものからなる。例えば、Ａ３サイズの短手(２９７ｍｍ)を主走査方向とする場合、６００ｄｐｉの解像度では、約４２.３μｍ毎に７０４０個のＬＥＤが配列されることになる。なお、本実施の形態では、ＬＥＤが一直線上に並べられており、実際にはサイドレジずれ等を考慮して７６８０個のＬＥＤが配列されている。
図２は、本実施の形態が適用される発光素子ヘッド１４の構成を示した図である。
発光素子ヘッド１４は、発光素子として多数のＬＥＤが配列された発光素子アレイ５１、発光素子アレイ５１を支持すると共に発光素子アレイ５１の駆動を制御するための駆動部１４３(図７参照)等の回路が形成されたプリント基板５２、各ＬＥＤから出射された光出力を感光体ドラム１２上に結像させる光学素子の一例としてのセルフォックレンズアレイ(ＳＬＡ：登録商標)５３を備え、プリント基板５２およびセルフォックレンズアレイ５３は、ハウジング５４に保持されている。発光素子アレイ５１は、ＬＥＤが主走査方向に画素数分、配列されたものからなる。例えば、Ａ３サイズの短手(２９７ｍｍ)を主走査方向とする場合、６００ｄｐｉの解像度では、約４２.３μｍ毎に７０４０個のＬＥＤが配列されることになる。なお、本実施の形態では、ＬＥＤが一直線上に並べられており、実際にはサイドレジずれ等を考慮して７６８０個のＬＥＤが配列されている。
＜発光素子アレイの説明＞
図３は、本実施の形態が適用される発光素子アレイ５１の構造を説明した図である。
図３に示した発光素子アレイ５１は、ＬＥＤ１０２が複数列状に配された発光素子アレイチップ１００を複数並べる構成を採る。この発光素子アレイチップ１００は、主走査方向に千鳥状に配列している。
発光素子アレイチップ１００は、矩形形状であり両側に配線等を行うスペースであるボンディングパッド１０１を備える。このようにボンディングパッド１０１を配すれば、ほぼボンディングパッド１０１自体が必要とする幅までチップ幅を小さくできる利点がある。
また発光素子アレイチップ１００において両側のボンディングパッド１０１に挟まれる領域には、発光素子であるＬＥＤ１０２が主走査方向である矩形の長辺に沿って直線状に等間隔で配列する。ここで、ＬＥＤ１０２は、発光素子アレイチップ１００の長辺の一方に寄せて配置される。そして奇数番の発光素子アレイチップ１００と偶数番の発光素子アレイチップ１００とは、ＬＥＤ１０２が向かい合わせになるように、また、ボンディングパッド１０１を重ねるようにして配置される。このような配置により全てのＬＥＤ１０２を、主走査方向に対し等間隔に並べて配置することができる。
図３は、本実施の形態が適用される発光素子アレイ５１の構造を説明した図である。
図３に示した発光素子アレイ５１は、ＬＥＤ１０２が複数列状に配された発光素子アレイチップ１００を複数並べる構成を採る。この発光素子アレイチップ１００は、主走査方向に千鳥状に配列している。
発光素子アレイチップ１００は、矩形形状であり両側に配線等を行うスペースであるボンディングパッド１０１を備える。このようにボンディングパッド１０１を配すれば、ほぼボンディングパッド１０１自体が必要とする幅までチップ幅を小さくできる利点がある。
また発光素子アレイチップ１００において両側のボンディングパッド１０１に挟まれる領域には、発光素子であるＬＥＤ１０２が主走査方向である矩形の長辺に沿って直線状に等間隔で配列する。ここで、ＬＥＤ１０２は、発光素子アレイチップ１００の長辺の一方に寄せて配置される。そして奇数番の発光素子アレイチップ１００と偶数番の発光素子アレイチップ１００とは、ＬＥＤ１０２が向かい合わせになるように、また、ボンディングパッド１０１を重ねるようにして配置される。このような配置により全てのＬＥＤ１０２を、主走査方向に対し等間隔に並べて配置することができる。
＜発光素子アレイチップの説明＞
図４（ａ）〜（ｂ）は、本実施の形態が適用される発光素子アレイチップ１００の構造を説明した図である。
図４（ａ）は、発光素子アレイチップ１００をＬＥＤ１０２の光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
上述の通り、発光素子アレイチップ１００には、基板１０４の両側にボンディングパッド１０１が配され、また両側のボンディングパッド１０１に挟まれる領域には、ＬＥＤ１０２が直線状に等間隔で列状に配されている。そして、それぞれのＬＥＤ１０２には光が出射する側にマイクロレンズ１０３が形成されている。このマイクロレンズ１０３は、ＬＥＤ１０２から出射した光を集光し、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ１０３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ１０３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ１０２の波長、使用される光硬化性樹脂の屈折率等により決定される。
図４（ａ）〜（ｂ）は、本実施の形態が適用される発光素子アレイチップ１００の構造を説明した図である。
図４（ａ）は、発光素子アレイチップ１００をＬＥＤ１０２の光が出射する方向から見た図である。また図４（ｂ）は、図４（ａ）のＡ−Ａ断面図である。
上述の通り、発光素子アレイチップ１００には、基板１０４の両側にボンディングパッド１０１が配され、また両側のボンディングパッド１０１に挟まれる領域には、ＬＥＤ１０２が直線状に等間隔で列状に配されている。そして、それぞれのＬＥＤ１０２には光が出射する側にマイクロレンズ１０３が形成されている。このマイクロレンズ１０３は、ＬＥＤ１０２から出射した光を集光し、感光体ドラム１２（図２参照）に対して、効率よく光を入射させることができる。
このマイクロレンズ１０３は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ１０３の大きさ、厚さ、焦点距離等は、使用されるＬＥＤ１０２の波長、使用される光硬化性樹脂の屈折率等により決定される。
＜自己走査型発光素子アレイチップの説明＞
なお、本実施の形態では、発光素子アレイチップ１００として自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。
なお、本実施の形態では、発光素子アレイチップ１００として自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。
図５は、本実施の形態が適用される自己走査型発光素子アレイチップの回路構成を説明するための図である。
図５に示した自己走査型発光素子アレイチップ１００では、基板１０４（図４参照）上に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列（スイッチ素子列）、同様に列状に配列された記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列、同様に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。即ち、発光サイリスタＬ１、Ｌ２、Ｌ３、…は、図４で説明したＬＥＤ１０２の役割を担う。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは記憶サイリスタＭ、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと呼ぶ。
なお、上記のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）とは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
図５に示した自己走査型発光素子アレイチップ１００では、基板１０４（図４参照）上に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列（スイッチ素子列）、同様に列状に配列された記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列、同様に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。即ち、発光サイリスタＬ１、Ｌ２、Ｌ３、…は、図４で説明したＬＥＤ１０２の役割を担う。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは記憶サイリスタＭ、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと呼ぶ。
なお、上記のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）とは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
また、自己走査型発光素子アレイチップ１００は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間を接続する結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…を備えている。更に、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を備えている。
そして、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…備えている。
ここで、転送サイリスタＴなどと同様に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタＴの数を例えば１２８個とすると、記憶サイリスタＭ、発光サイリスタＬのそれぞれの数も１２８個である。同様に、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数も１２８個である。しかし、結合ダイオードＤｃの数は、転送サイリスタＴの数より１少ない１２７個である。
そして、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…備えている。
ここで、転送サイリスタＴなどと同様に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタＴの数を例えば１２８個とすると、記憶サイリスタＭ、発光サイリスタＬのそれぞれの数も１２８個である。同様に、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数も１２８個である。しかし、結合ダイオードＤｃの数は、転送サイリスタＴの数より１少ない１２７個である。
更に、自己走査型発光素子アレイチップ１００は、１個のスタートダイオードＤｓを備えている。そして、第１転送信号φ１と第２転送信号φ２とに過剰な電流が流れるのを防止するため、電流制限抵抗Ｒ１とＲ２とを備えている。
なお、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側からＴ１、Ｔ２、Ｔ３、…のように番号順で配列されている。また、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…も、同様に、図中左側から番号順で配列されている。更に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…も、同様に、図中左側から番号順で配列されている。
では次に、自己走査型発光素子アレイチップ１００における各素子の電気的な接続について説明する。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のアノード端子、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子は、自己走査型発光素子アレイチップ１００の基板１０４に接続されている（アノードコモン）。そして、これらのアノード端子は、基板１０４に設けられたＶｓｕｂ端子を介して、図７において後述する駆動部１４３に備えられた基準電位供給ラインに接続されている。この基準電位供給ラインには、基準電位Ｖｓｕｂが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して設けられた電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は、図７において後述する駆動部１４３に備えられた電源ラインに接続されて、電源電位Ｖｇａが供給される。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のアノード端子、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子は、自己走査型発光素子アレイチップ１００の基板１０４に接続されている（アノードコモン）。そして、これらのアノード端子は、基板１０４に設けられたＶｓｕｂ端子を介して、図７において後述する駆動部１４３に備えられた基準電位供給ラインに接続されている。この基準電位供給ラインには、基準電位Ｖｓｕｂが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して設けられた電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は、図７において後述する駆動部１４３に備えられた電源ラインに接続されて、電源電位Ｖｇａが供給される。
転送サイリスタＴ１から始まって、転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ７、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、図７において後述する駆動部１４３に備えられた第１転送信号ラインが接続され、第１転送信号φ１が供給される。
一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、図７において後述する駆動部１４３に備えられた第２転送信号ラインが接続され、第２転送信号φ２が供給される。
各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒ３ｎ、…を介して、記憶信号線７４に接続されている。そして、記憶信号線７４は、記憶信号φｍの入力端子であるφｍ端子に接続されている。このφｍ端子には、図７において後述する駆動部１４３に備えられた記憶信号ラインが接続され、記憶信号φｍが供給される。
一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、図７において後述する駆動部１４３に備えられた第２転送信号ラインが接続され、第２転送信号φ２が供給される。
各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒ３ｎ、…を介して、記憶信号線７４に接続されている。そして、記憶信号線７４は、記憶信号φｍの入力端子であるφｍ端子に接続されている。このφｍ端子には、図７において後述する駆動部１４３に備えられた記憶信号ラインが接続され、記憶信号φｍが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を介して接続されている。すなわち、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のカソード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…およびゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…を区別しないときは、それぞれゲート端子Ｇｔ、ゲート端子Ｇｍと呼ぶ。
接続ダイオードＤｍは、転送サイリスタＴのゲート電極Ｇｔから、記憶サイリスタＭのゲート電極Ｇｍに電流が流れる方向で接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…およびゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…を区別しないときは、それぞれゲート端子Ｇｔ、ゲート端子Ｇｍと呼ぶ。
接続ダイオードＤｍは、転送サイリスタＴのゲート電極Ｇｔから、記憶サイリスタＭのゲート電極Ｇｍに電流が流れる方向で接続されている。
また、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…に対応して設けられた電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…をそれぞれ介して電源線７１に接続されている。
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…がそれぞれ接続されている。すなわち、各結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を順に挟むように直列接続されている。そして、結合ダイオードＤｃ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｃ２、Ｄｃ３、Ｄｃ４、…についても同様である。
また、発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、それぞれが点灯信号線７５に接続され、φＩ端子に接続されている。このφＩ端子には、図７において後述する駆動部１４３に備えられた点灯信号ラインが接続され、点灯信号φＩが供給される。
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｓのカソード端子と接続されている。一方、スタートダイオードＤｓのアノード端子は、第２転送信号線７３に接続されている。
次に、図５で説明した回路構成を有する自己走査型発光素子アレイチップ１００を備えた発光素子アレイ５１（図２参照）の動作について説明する。発光素子アレイ５１を構成する各自己走査型発光素子アレイチップ１００には、一組の第１転送信号φ１、第２転送信号φ２および記憶信号φｍが共通に供給される。よって、これらの信号に基づいて、各自己走査型発光素子アレイチップ１００は、同時に並行して点灯制御されている。一方、各自己走査型発光素子アレイチップ１００には、画像データに基づいた各点灯信号φＩがそれぞれ個別に供給される。これにより、各自己走査型発光素子アレイチップ１００の点灯は、画像データに基づいて、個別に点灯制御される。ここでは、発光点の点灯／消灯させる一連の操作を点灯制御と呼ぶ。
以上のことから、発光素子アレイ５１の動作は、１つの自己走査型発光素子アレイチップ１００の動作を説明すれば足りる。そこで、１つの自己走査型発光素子アレイチップ１００を例に取って、その動作を説明する。
以上のことから、発光素子アレイ５１の動作は、１つの自己走査型発光素子アレイチップ１００の動作を説明すれば足りる。そこで、１つの自己走査型発光素子アレイチップ１００を例に取って、その動作を説明する。
図６は、自己走査型発光素子アレイチップ１００を動作させるための駆動信号を説明するためのタイミングチャートである。
本実施の形態では、自己走査型発光素子アレイチップ１００において、予め定められた複数の発光点（発光サイリスタＬ）を同時に点灯させる。まずこれらの点灯させる発光サイリスタＬの位置（番号）を記憶させる。そして、点灯信号φＩを供給することにより、これらの複数の発光点を同時に点灯（発光）させている。
そして、図６では、各発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。なお、発光サイリスタＬの最初の４個の組と、次の４個の組の点灯制御する部分のみを示している。
図６の期間Ｔ（Ａ）では、最初の４個の発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。また期間Ｔ（Ｂ）では、次の４個の発光サイリスタＬ５〜Ｌ８のうち、発光サイリスタＬ５、Ｌ７、Ｌ８を点灯させるとした。
本実施の形態では、自己走査型発光素子アレイチップ１００において、予め定められた複数の発光点（発光サイリスタＬ）を同時に点灯させる。まずこれらの点灯させる発光サイリスタＬの位置（番号）を記憶させる。そして、点灯信号φＩを供給することにより、これらの複数の発光点を同時に点灯（発光）させている。
そして、図６では、各発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。なお、発光サイリスタＬの最初の４個の組と、次の４個の組の点灯制御する部分のみを示している。
図６の期間Ｔ（Ａ）では、最初の４個の発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。また期間Ｔ（Ｂ）では、次の４個の発光サイリスタＬ５〜Ｌ８のうち、発光サイリスタＬ５、Ｌ７、Ｌ８を点灯させるとした。
図６において、時刻ａから時刻ｒへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１〜Ｌ４は、時刻ｃから時刻ｑの期間Ｔ（Ａ）において点灯制御される。また発光サイリスタＬ５〜Ｌ８は、時刻ｑから時刻ｒの期間Ｔ（Ｂ）で点灯制御される。そして、自己走査型発光素子アレイチップ１００が１２８個の発光サイリスタＬを有する場合には、発光サイリスタＬ１２８まで、発光サイリスタＬを４個ずつ組として点灯制御される。
期間Ｔ（Ａ）、期間Ｔ（Ｂ）、…における駆動信号の信号波形は、画像データによって変化する記憶信号φｍを除いて、同じ波形の繰り返しである。したがって、以下では、時刻ｃから時刻ｑまでの期間Ｔ（Ａ）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、自己走査型発光素子アレイチップ１００が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、点灯信号φＩ１（φＩ）の、期間Ｔ（Ａ）における信号波形について説明する。
第１転送信号φ１は、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｅで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。更に、第１転送信号φ１は、時刻ｋで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行する。そして、時刻ｑまで「Ｌ」を維持する。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。更に、第２転送信号φ２は、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｏの期間においては、共に「Ｌ」となる期間（例えば時刻ｄから時刻ｅ、時刻ｇから時刻ｈ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１は、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｅで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。更に、第１転送信号φ１は、時刻ｋで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行する。そして、時刻ｑまで「Ｌ」を維持する。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。更に、第２転送信号φ２は、時刻ｊで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑまで「Ｈ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、時刻ｃから時刻ｏの期間においては、共に「Ｌ」となる期間（例えば時刻ｄから時刻ｅ、時刻ｇから時刻ｈ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
記憶信号φｍは、時刻ｃにおいて「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から記憶レベルの電位（以下、「Ｓ」と記す。）に移行する。なお、詳細は後述するが、記憶レベル「Ｓ」は、「Ｈ」と「Ｌ」の間のレベル（電位）で、ターンオンした記憶サイリスタＭのオン状態を維持できる電位レベルをいう。
そして、時刻ｆで「Ｓ」から「Ｌ」に、時刻ｇで「Ｌ」から「Ｓ」に移行する。更に、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｌで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑでは、「Ｈ」を維持する。
ここで、記憶信号φｍと、第１転送信号φ１および第２転送信号φ２との関係を見ると、記憶信号φｍは、第１転送信号φ１または第２転送信号φ２のいずれかが「Ｌ」のとき、「Ｌ」になっている。例えば、第１転送信号φ１が「Ｌ」である時刻ｃから時刻ｄ、第２転送信号φ２が「Ｌ」である時刻ｆから時刻ｇにおいて、記憶信号φｍは「Ｌ」である。
そして、時刻ｆで「Ｓ」から「Ｌ」に、時刻ｇで「Ｌ」から「Ｓ」に移行する。更に、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｌで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑでは、「Ｈ」を維持する。
ここで、記憶信号φｍと、第１転送信号φ１および第２転送信号φ２との関係を見ると、記憶信号φｍは、第１転送信号φ１または第２転送信号φ２のいずれかが「Ｌ」のとき、「Ｌ」になっている。例えば、第１転送信号φ１が「Ｌ」である時刻ｃから時刻ｄ、第２転送信号φ２が「Ｌ」である時刻ｆから時刻ｇにおいて、記憶信号φｍは「Ｌ」である。
一方、点灯信号φＩは、本実施の形態では、後述するように発光サイリスタＬに発光（点灯）のための電流を供給する信号である。
点灯信号φＩは、時刻ｃで「Ｈ」であって、時刻ｍにおいて「Ｌｅ」に移行する。時刻ｐにおいて「Ｌｅ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持する。
ここで、「Ｌｅ」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタＬを点灯させることができる電位レベル（点灯レベル）をいい、「Ｈ」と「Ｌ」の間の電位である。
点灯信号φＩは、時刻ｃで「Ｈ」であって、時刻ｍにおいて「Ｌｅ」に移行する。時刻ｐにおいて「Ｌｅ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持する。
ここで、「Ｌｅ」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタＬを点灯させることができる電位レベル（点灯レベル）をいい、「Ｈ」と「Ｌ」の間の電位である。
自己走査型発光素子アレイチップ１００の動作を説明する前に、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図５に示した基板１０４に設定したサイリスタのアノード端子（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、ＧａＡｓ等のｐ型層、ｎ型層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
以下では、例として、図５に示した基板１０４に設定したサイリスタのアノード端子（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、ＧａＡｓ等のｐ型層、ｎ型層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
サイリスタは、カソード端子にしきい電圧Ｖより低い電位（負側に大きい電位）が印加されるとターンオンする。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電圧がカソード端子に印加されると、サイリスタがターンオンすることになる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位となる。ここでは、アノード端子は０Ｖに設定しているので、ゲート端子の電位は０Ｖである。また、サイリスタのカソード端子は拡散電位Ｖｄになる。ここでは、−１．５Ｖとなる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位となる。ここでは、アノード端子は０Ｖに設定しているので、ゲート端子の電位は０Ｖである。また、サイリスタのカソード端子は拡散電位Ｖｄになる。ここでは、−１．５Ｖとなる。
サイリスタは一度ターンオンすると、カソード端子の電位が、サイリスタがオン状態を維持するために必要な電位より高い電位（負側に小さい電位）になるまで、オン状態が維持される。ここでは、オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位が印加され、サイリスタのオン状態を維持しうる電流が供給されることで、オン状態が維持される。
なお、カソード端子が「Ｈ」（０Ｖ）になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ（オフ）する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持（記憶、保持）する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタＬは、オンになると点灯（発光）し、オフになると消灯（非発光）する。
なお、カソード端子が「Ｈ」（０Ｖ）になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ（オフ）する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持（記憶、保持）する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタＬは、オンになると点灯（発光）し、オフになると消灯（非発光）する。
次に、図５を参照しつつ、図６に示したタイミングチャートにしたがって、自己走査型発光素子アレイチップ１００の動作を説明する。
（初期状態）
図６に示したタイミングチャートの時刻ａにおいて、自己走査型発光素子アレイチップ１００のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）に設定される。
そして、駆動部１４３(図７参照)は、第１転送信号φ１、第２転送信号φ２および記憶信号φｍをそれぞれ「Ｈ」に、点灯信号φＩ（φＩ１〜φＩ６０）を「Ｈ」に設定する。これにより、自己走査型発光素子アレイチップ１００のφ１端子を介して、第１転送信号線７２が「Ｈ」になる。同様に、自己走査型発光素子アレイチップ１００のφ２端子を介して、第２転送信号線７３が「Ｈ」になる。そして自己走査型発光素子アレイチップ１００のφｍ端子を介して、記憶信号線７４が「Ｈ」になる。更に、自己走査型発光素子アレイチップ１００のφＩ端子を介して、点灯信号線７５が「Ｈ」になる。
（初期状態）
図６に示したタイミングチャートの時刻ａにおいて、自己走査型発光素子アレイチップ１００のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）に設定される。
そして、駆動部１４３(図７参照)は、第１転送信号φ１、第２転送信号φ２および記憶信号φｍをそれぞれ「Ｈ」に、点灯信号φＩ（φＩ１〜φＩ６０）を「Ｈ」に設定する。これにより、自己走査型発光素子アレイチップ１００のφ１端子を介して、第１転送信号線７２が「Ｈ」になる。同様に、自己走査型発光素子アレイチップ１００のφ２端子を介して、第２転送信号線７３が「Ｈ」になる。そして自己走査型発光素子アレイチップ１００のφｍ端子を介して、記憶信号線７４が「Ｈ」になる。更に、自己走査型発光素子アレイチップ１００のφＩ端子を介して、点灯信号線７５が「Ｈ」になる。
ここで自己走査型発光素子アレイチップ１００の転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）が供給される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各カソード端子は、「Ｈ」に設定された第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各カソード端子は、「Ｈ」に設定された第２転送信号線７３に接続されている。各転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」であるので、各転送サイリスタＴはオフ状態にある。
同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…の各カソード端子は、「Ｈ」に設定された記憶信号線７４に接続されている。各記憶サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、各記憶サイリスタＭはオフ状態にある。
更に、発光サイリスタＬ１、Ｌ２、Ｌ３、…の各カソード端子は、「Ｈ」に設定された点灯信号φＩに接続されている。各発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」であるので、各発光サイリスタＬはオフ状態にある。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各カソード端子は、「Ｈ」に設定された第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各カソード端子は、「Ｈ」に設定された第２転送信号線７３に接続されている。各転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」であるので、各転送サイリスタＴはオフ状態にある。
同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…の各カソード端子は、「Ｈ」に設定された記憶信号線７４に接続されている。各記憶サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、各記憶サイリスタＭはオフ状態にある。
更に、発光サイリスタＬ１、Ｌ２、Ｌ３、…の各カソード端子は、「Ｈ」に設定された点灯信号φＩに接続されている。各発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」であるので、各発光サイリスタＬはオフ状態にある。
さて、転送サイリスタＴのゲート端子Ｇｔは、抵抗Ｒｔを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｔの電位は「Ｌ」になっている。
同様に、記憶サイリスタＭのゲート端子Ｇｍは、抵抗Ｒｍを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｍの電位は「Ｌ」になっている。また、発光サイリスタＬのゲート端子Ｇｌは記憶サイリスタＭのゲート端子Ｇｍに接続されているので、発光サイリスタＬのゲート端子Ｇｌの電位も「Ｌ」になっている。
同様に、記憶サイリスタＭのゲート端子Ｇｍは、抵抗Ｒｍを介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に設定されている。よって、ゲート端子Ｇｍの電位は「Ｌ」になっている。また、発光サイリスタＬのゲート端子Ｇｌは記憶サイリスタＭのゲート端子Ｇｍに接続されているので、発光サイリスタＬのゲート端子Ｇｌの電位も「Ｌ」になっている。
そして、図５中の転送サイリスタ列の一端側のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｓのカソード端子に接続されている。そして、スタートダイオードＤｓのアノード端子は、「Ｈ」の第２転送信号線７３に接続されている。すると、スタートダイオードＤｓは、カソード端子が「Ｌ」（−３．３Ｖ）でアノード端子が「Ｈ」（０Ｖ）であるので、順方向に電圧が印加（順バイアス）されていることになる。よって、スタートダイオードＤｓのカソード端子が接続されたゲート端子Ｇｔ１は、アノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｓの拡散電位Ｖｄ（１．５Ｖ）を引いた値になる。よって、本実施の形態では、ゲート端子Ｇｔ１の電位は−１．５Ｖになる。
すると、前に説明したように、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
なお、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｃ１を介して接続されているため、転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
同様に、記憶サイリスタＭ１のゲート端子Ｇｍ１（発光サイリスタＬ１のゲート端子Ｇｌ１も同じ）はゲート端子Ｇｔ１に接続ダイオードＤｍ１を介して接続されているため、記憶サイリスタＭ１のゲート端子Ｇｍ１（ゲート端子Ｇｌ１）の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、記憶サイリスタＭ１（発光サイリスタＬ１のしきい電圧は−４．５Ｖになる。
これらのゲート端子Ｇｔ１、Ｇｔ２、Ｇｍ１、Ｇｌ１を除く、他のゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位は、電源電位Ｖｇａ（−３．３Ｖ）であるので、転送サイリスタＴ１、Ｔ２、記憶サイリスタＭ１、発光サイリスタＬ１を除く、他の転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬのしきい電圧は−４．８Ｖである。
すると、前に説明したように、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
なお、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｃ１を介して接続されているため、転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
同様に、記憶サイリスタＭ１のゲート端子Ｇｍ１（発光サイリスタＬ１のゲート端子Ｇｌ１も同じ）はゲート端子Ｇｔ１に接続ダイオードＤｍ１を介して接続されているため、記憶サイリスタＭ１のゲート端子Ｇｍ１（ゲート端子Ｇｌ１）の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、記憶サイリスタＭ１（発光サイリスタＬ１のしきい電圧は−４．５Ｖになる。
これらのゲート端子Ｇｔ１、Ｇｔ２、Ｇｍ１、Ｇｌ１を除く、他のゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位は、電源電位Ｖｇａ（−３．３Ｖ）であるので、転送サイリスタＴ１、Ｔ２、記憶サイリスタＭ１、発光サイリスタＬ１を除く、他の転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬのしきい電圧は−４．８Ｖである。
（動作開始）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、「Ｌ」よりしきい電圧が−３Ｖと高い転送サイリスタＴ１がターンオンする。転送サイリスタＴ２は、しきい電圧が−４．５Ｖで「Ｌ」の値より低いので、ターンオンできない。更に、転送サイリスタＴ３以降の番号の大きい転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
すなわち、時刻ｂにおいて、ターンオンできるのは転送サイリスタＴ１に限られる。
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、「Ｌ」よりしきい電圧が−３Ｖと高い転送サイリスタＴ１がターンオンする。転送サイリスタＴ２は、しきい電圧が−４．５Ｖで「Ｌ」の値より低いので、ターンオンできない。更に、転送サイリスタＴ３以降の番号の大きい転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
すなわち、時刻ｂにおいて、ターンオンできるのは転送サイリスタＴ１に限られる。
転送サイリスタＴ１がターンオンすると、前述したように、ゲート端子Ｇｔ１の電位は、アノード端子の電位である「Ｈ」（０Ｖ）になる。そして、カソード端子（第１転送信号線７２）の電位は、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
すると、結合ダイオードＤｃ１は、ゲート端子Ｇｔ１の電位が「Ｈ」、ゲート端子Ｇｔ２の電位が−３Ｖとなるので、順バイアス状態になる。すると、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（０Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されたゲート端子Ｇｔ３の電位は、前述したと同様に計算できて、−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。これに引き続く番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位は電源電位Ｖｇａの−３．３Ｖであるので、しきい電圧は−４．８Ｖが維持される。
すると、結合ダイオードＤｃ１は、ゲート端子Ｇｔ１の電位が「Ｈ」、ゲート端子Ｇｔ２の電位が−３Ｖとなるので、順バイアス状態になる。すると、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（０Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されたゲート端子Ｇｔ３の電位は、前述したと同様に計算できて、−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。これに引き続く番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位は電源電位Ｖｇａの−３．３Ｖであるので、しきい電圧は−４．８Ｖが維持される。
一方、転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は「Ｈ」（０Ｖ）になる。すると、接続ダイオードＤｍ１は、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）で、ゲート端子Ｇｍ１の電位が−３Ｖの順バイアスになる。すると、ゲート端子Ｇｍ１およびゲート端子Ｇｌ１の電位は、ゲート端子Ｇｔ１の電位である「Ｈ」（０Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。すると、記憶サイリスタＭ１および発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、隣接する記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のゲート端子Ｇｍ２（ゲート端子Ｇｌ２も同じ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１から結合ダイオードＤｃ１と接続ダイオードＤｍ２とを介しているので、−３Ｖとなる。よって、記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のしきい電圧は−４．５Ｖとなる。
そして、記憶サイリスタＭ２（発光サイリスタＬ２）に引き続く番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１の電位の影響が及ばず、電源電位Ｖｇａの−３．３Ｖである。よって、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−４．８Ｖである。
なお、時刻ｂにおいては、第２転送信号φ２は「Ｈ」であるので、転送サイリスタＴ２および４以上の偶数番号の転送サイリスタＴもターンオンしない。また、記憶信号φｍは「Ｈ」であり、点灯信号φＩ１（φＩ）も「Ｈ」であるので、いずれの記憶サイリスタＭおよび発光サイリスタＬもターンオンしない。
よって、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう）においては、転送サイリスタＴ１がオン状態にある。
なお、隣接する記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のゲート端子Ｇｍ２（ゲート端子Ｇｌ２も同じ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１から結合ダイオードＤｃ１と接続ダイオードＤｍ２とを介しているので、−３Ｖとなる。よって、記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のしきい電圧は−４．５Ｖとなる。
そして、記憶サイリスタＭ２（発光サイリスタＬ２）に引き続く番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ１の電位の影響が及ばず、電源電位Ｖｇａの−３．３Ｖである。よって、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−４．８Ｖである。
なお、時刻ｂにおいては、第２転送信号φ２は「Ｈ」であるので、転送サイリスタＴ２および４以上の偶数番号の転送サイリスタＴもターンオンしない。また、記憶信号φｍは「Ｈ」であり、点灯信号φＩ１（φＩ）も「Ｈ」であるので、いずれの記憶サイリスタＭおよび発光サイリスタＬもターンオンしない。
よって、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう）においては、転送サイリスタＴ１がオン状態にある。
（動作状態）
時刻ｃにおいて、記憶信号φｍが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ１は、前述したようにしきい電圧が−３Ｖであるので、ターンオンする。しかし、２以上の番号の記憶サイリスタＭは、しきい電圧が「Ｌ」（−３．３Ｖ）より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタＭ１に限られる。
記憶サイリスタＭ１がターンオンすると、転送サイリスタＴ１の場合と同様に、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。すると、ゲート端子Ｇｍ１に接続された発光サイリスタＬ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１および記憶サイリスタＭ１がオン状態を維持している。
時刻ｃにおいて、記憶信号φｍが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ１は、前述したようにしきい電圧が−３Ｖであるので、ターンオンする。しかし、２以上の番号の記憶サイリスタＭは、しきい電圧が「Ｌ」（−３．３Ｖ）より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタＭ１に限られる。
記憶サイリスタＭ１がターンオンすると、転送サイリスタＴ１の場合と同様に、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。すると、ゲート端子Ｇｍ１に接続された発光サイリスタＬ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１および記憶サイリスタＭ１がオン状態を維持している。
このとき、記憶サイリスタＭ１のカソード端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた値である−１．５Ｖになる。しかし、記憶サイリスタＭは抵抗Ｒｎを介して記憶信号線７４に接続されている。このため、記憶信号線７４の電位は「Ｌ」（−３．３Ｖ）が維持されている。逆に、抵抗Ｒｎの値は、記憶信号線７４の電位は「Ｌ」が維持されるように選ばれている。
ここまで、自己走査型発光素子アレイチップ１００のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）およびダイオード（結合ダイオードＤｃ、接続ダイオードＤｍ）の動作を個別に説明した。しかし、サイリスタおよびダイオードの動作は、次のように説明することができる。
すなわち、サイリスタがターンオンすると、そのゲート端子（ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌ）の電位が「Ｈ」（０Ｖ）になり、そのサイリスタのしきい電圧が−１．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード１段（１個）で接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−３Ｖになる。更に、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード２段（直列接続した２個）で接続されたゲート端子の電位は、２拡散電位Ｖｄ（１．５Ｖ）の２倍の値を引いた−３Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−４．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオード３段以上で接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響が及ばす、ダイオード３段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−４．８Ｖが維持される。
すなわち、サイリスタがターンオンすると、そのゲート端子（ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌ）の電位が「Ｈ」（０Ｖ）になり、そのサイリスタのしきい電圧が−１．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード１段（１個）で接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−３Ｖになる。更に、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード２段（直列接続した２個）で接続されたゲート端子の電位は、２拡散電位Ｖｄ（１．５Ｖ）の２倍の値を引いた−３Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧が−４．５Ｖになる。そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオード３段以上で接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響が及ばす、ダイオード３段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−４．８Ｖが維持される。
そして、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンする。ダイオード２段以上で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位でターンオンしない。
すなわち、ターンオンすることができる、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
すなわち、ターンオンすることができる、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオード１段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
さて、図６に戻って自己走査型発光素子アレイチップ１００の動作の続きを説明する。
時刻ｄにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
「Ｓ」は、記憶サイリスタＭが、オン状態を維持することができる電位のレベルである。「Ｓ」では、オン状態にある記憶サイリスタＭはオン状態を維持するが、オフ状態にある記憶サイリスタＭはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタＭのしきい電圧は−３Ｖである。オン状態にある記憶サイリスタＭのカソード端子の電位は、拡散電位Ｖｄを引いた値である−１．５Ｖである。よって、「Ｓ」は、ターンオンさせようとする記憶サイリスタＭのしきい電圧である−３Ｖより高く、オン状態のカソード端子の電位（−１．５Ｖ）より低い電位に設定される。なお、「Ｓ」では、オン状態となっている記憶サイリスタＭのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φｍを「Ｌ」から「Ｓ」に移行しても、オン状態にある記憶サイリスタＭ１はオン状態を維持する。
時刻ｄにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
「Ｓ」は、記憶サイリスタＭが、オン状態を維持することができる電位のレベルである。「Ｓ」では、オン状態にある記憶サイリスタＭはオン状態を維持するが、オフ状態にある記憶サイリスタＭはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタＭのしきい電圧は−３Ｖである。オン状態にある記憶サイリスタＭのカソード端子の電位は、拡散電位Ｖｄを引いた値である−１．５Ｖである。よって、「Ｓ」は、ターンオンさせようとする記憶サイリスタＭのしきい電圧である−３Ｖより高く、オン状態のカソード端子の電位（−１．５Ｖ）より低い電位に設定される。なお、「Ｓ」では、オン状態となっている記憶サイリスタＭのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φｍを「Ｌ」から「Ｓ」に移行しても、オン状態にある記憶サイリスタＭ１はオン状態を維持する。
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖになっている転送サイリスタＴ２がターンオンする。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）まで上昇する。そして、ゲート端子Ｇｔ２に順バイアスのダイオード１段（結合ダイオードＤｃ２）で接続された転送サイリスタＴ３のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ２にダイオード１段（接続ダイオードＤｍ２）で接続された記憶サイリスタＭ２および発光サイリスタＬ２のそれぞれのしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ１はオン状態を維持している。よって、転送サイリスタＴ３のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ１により拡散電位Ｖｄ（−１．５Ｖ）に維持されている。このため、転送サイリスタＴ３はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ２はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）まで上昇する。そして、ゲート端子Ｇｔ２に順バイアスのダイオード１段（結合ダイオードＤｃ２）で接続された転送サイリスタＴ３のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ２にダイオード１段（接続ダイオードＤｍ２）で接続された記憶サイリスタＭ２および発光サイリスタＬ２のそれぞれのしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ１はオン状態を維持している。よって、転送サイリスタＴ３のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ１により拡散電位Ｖｄ（−１．５Ｖ）に維持されている。このため、転送サイリスタＴ３はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ２はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
なお、ここでは、時刻ｄにおいて、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っている。
しかし、第２点灯信号φ２の「Ｌ」への移行により、転送サイリスタＴ２がターンオンすることで、前述したように、記憶サイリスタＭのしきい電圧が−３Ｖになって、「Ｈ」の記憶信号φｍにより記憶サイリスタＭがターンオンすることを抑制するため、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
しかし、第２点灯信号φ２の「Ｌ」への移行により、転送サイリスタＴ２がターンオンすることで、前述したように、記憶サイリスタＭのしきい電圧が−３Ｖになって、「Ｈ」の記憶信号φｍにより記憶サイリスタＭがターンオンすることを抑制するため、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｄの直後においては、転送サイリスタＴ１およびＴ２がともにオン状態になっているとともに、記憶サイリスタＭ１もオン状態を維持している。
さて、時刻ｅにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ１は、カソード端子とアノード端子との電位がともに「Ｈ」になるため、ターンオフする。
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は、抵抗Ｒｔ１を介して電源線７１に接続されているので、電源電位Ｖｇａの−３．３Ｖになる。ゲート端子Ｇｔ１（−３．３Ｖ）とＧｔ２（０Ｖ）との間の結合ダイオードＤｃ１は逆バイアスとなるため、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
同様に、記憶サイリスタＭ１がオン状態にあることにより、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になっている。しかし、ゲート端子Ｇｔ１（−３．３Ｖ）とゲート端子Ｇｍ１（０Ｖ）との間の接続ダイオードＤｍ１は逆バイアスとなるため、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
すなわち、電位が「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「Ｈ」（０Ｖ）になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻ｅの直後においては、記憶サイリスタＭ１および転送サイリスタＴ２がオン状態を維持している。
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は、抵抗Ｒｔ１を介して電源線７１に接続されているので、電源電位Ｖｇａの−３．３Ｖになる。ゲート端子Ｇｔ１（−３．３Ｖ）とＧｔ２（０Ｖ）との間の結合ダイオードＤｃ１は逆バイアスとなるため、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
同様に、記憶サイリスタＭ１がオン状態にあることにより、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になっている。しかし、ゲート端子Ｇｔ１（−３．３Ｖ）とゲート端子Ｇｍ１（０Ｖ）との間の接続ダイオードＤｍ１は逆バイアスとなるため、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばない。
すなわち、電位が「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「Ｈ」（０Ｖ）になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻ｅの直後においては、記憶サイリスタＭ１および転送サイリスタＴ２がオン状態を維持している。
次に、時刻ｆにおいて、記憶信号φｍを「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、しきい電圧が−３Ｖの記憶サイリスタＭ２がターンオンする。すると、ゲート端子Ｇｍ２（Ｇｌ２）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ２のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ２はターンオンしない。
よって、時刻ｆの直後においては、記憶サイリスタＭ１およびＭ２の両方がオン状態にある。そして、転送サイリスタＴ２もオン状態を維持している。
よって、時刻ｆの直後においては、記憶サイリスタＭ１およびＭ２の両方がオン状態にある。そして、転送サイリスタＴ２もオン状態を維持している。
時刻ｇにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２はオン状態を維持している。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ３がターンオンする。そして、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ３に順バイアスのダイオード１段（結合ダイオードＤｃ３）で接続された転送サイリスタＴ４のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ３に順バイアスのダイオード１段（接続ダイオードＤｍ３）で接続された記憶サイリスタＭ３および発光サイリスタＬ３のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ２はオン状態を維持している。よって、転送サイリスタＴ２のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ２により−１．５Ｖに維持されているので、転送サイリスタＴ４はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ３はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３もターンオンしない。
なお、時刻ｇにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｇの直後においては、記憶サイリスタＭ１、Ｍ２がオン状態を維持している。そして、転送サイリスタＴ２およびＴ３がともにオン状態になっている。
記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２はオン状態を維持している。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ３がターンオンする。そして、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ３に順バイアスのダイオード１段（結合ダイオードＤｃ３）で接続された転送サイリスタＴ４のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ３に順バイアスのダイオード１段（接続ダイオードＤｍ３）で接続された記憶サイリスタＭ３および発光サイリスタＬ３のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ２はオン状態を維持している。よって、転送サイリスタＴ２のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ２により−１．５Ｖに維持されているので、転送サイリスタＴ４はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ３はターンオンしない。同様に、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３もターンオンしない。
なお、時刻ｇにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｇの直後においては、記憶サイリスタＭ１、Ｍ２がオン状態を維持している。そして、転送サイリスタＴ２およびＴ３がともにオン状態になっている。
次に、時刻ｈにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、時刻ｅでと同様に、転送サイリスタＴ２がターンオフする。そして、転送サイリスタＴ２のゲート端子Ｇｔ２は、抵抗Ｒｔ２を介して、Ｖｇａの−３．３Ｖになる。
よって、時刻ｈの直後においては、記憶サイリスタＭ１、Ｍ２および転送サイリスタＴ３がオン状態を維持している。
よって、時刻ｈの直後においては、記憶サイリスタＭ１、Ｍ２および転送サイリスタＴ３がオン状態を維持している。
そして、時刻ｉにおいて、記憶信号φｍを「Ｓ」から「Ｌ」（−３．３Ｖ）にすると、時刻ｆでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ３がターンオンする。すると、ゲート端子Ｇｍ３（Ｇｌ３）の電位が「Ｈ」（０Ｖ）になり、発光サイリスタＬ３のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩ１（φＩ）は「Ｈ」であるので、発光サイリスタＬ３はターンオンしない。
よって、時刻ｉの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態にある。そして、転送サイリスタＴ３もオン状態を維持している。
よって、時刻ｉの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態にある。そして、転送サイリスタＴ３もオン状態を維持している。
時刻ｊにおいて、記憶信号φｍを「Ｌ」から「Ｓ」に、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。
すると、時刻ｇと同様に、記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２、Ｍ３はオン状態を維持している。
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ４がターンオンする。そして、ゲート端子Ｇｔ４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ４に順バイアスのダイオード１段（結合ダイオードＤｃ４）で接続された転送サイリスタＴ５のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ４に順バイアスのダイオード１段（接続ダイオードＤｍ４）で接続された記憶サイリスタＭ４および発光サイリスタＬ４のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ３はオン状態を維持している。よって、転送サイリスタＴ５のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ３により−１．５Ｖに維持されているので、転送サイリスタＴ５はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ４はターンオンしない。同様に、点灯信号φＩ１は「Ｈ」であるので、発光サイリスタＬ４もターンオンしない。
すると、時刻ｇと同様に、記憶信号φｍを「Ｌ」から「Ｓ」にしても、オン状態にある記憶サイリスタＭ１、Ｍ２、Ｍ３はオン状態を維持している。
一方、第２転送信号φ２を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ４がターンオンする。そして、ゲート端子Ｇｔ４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ４に順バイアスのダイオード１段（結合ダイオードＤｃ４）で接続された転送サイリスタＴ５のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ４に順バイアスのダイオード１段（接続ダイオードＤｍ４）で接続された記憶サイリスタＭ４および発光サイリスタＬ４のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ３はオン状態を維持している。よって、転送サイリスタＴ５のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ３により−１．５Ｖに維持されているので、転送サイリスタＴ５はターンオンしない。
また、記憶信号φｍは「Ｓ」であるので、記憶サイリスタＭ４はターンオンしない。同様に、点灯信号φＩ１は「Ｈ」であるので、発光サイリスタＬ４もターンオンしない。
なお、時刻ｊにおいては、記憶信号φｍの「Ｌ」から「Ｓ」への移行と、第２転送信号φ２の「Ｈ」から「Ｌ」への移行とを同時に行っているが、時刻ｄでと同様に、記憶信号φｍの「Ｌ」から「Ｓ」への移行を、第２転送信号φ２の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
よって、時刻ｊの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。そして、転送サイリスタＴ３およびＴ４がともにオン状態になっている。
よって、時刻ｊの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。そして、転送サイリスタＴ３およびＴ４がともにオン状態になっている。
そして、時刻ｋにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」にする。すると、時刻ｈでと同様に、転送サイリスタＴ３がターンオフする。そして、転送サイリスタＴ３のゲート端子Ｇｔ３は、抵抗Ｒｔ３を介して、電源電位Ｖｇａの−３．３Ｖになる。
よって、時刻ｋの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３および転送サイリスタＴ４がオン状態を維持している。
よって、時刻ｋの直後においては、記憶サイリスタＭ１、Ｍ２、Ｍ３および転送サイリスタＴ４がオン状態を維持している。
時刻ｌにおいて、記憶信号φｍを「Ｓ」から「Ｌ」にすると、時刻ｉでと同様に、しきい電圧が−３Ｖの記憶サイリスタＭ４がターンオンする。すると、ゲート端子Ｇｍ４（Ｇｌ４）の電位が「Ｈ」（０Ｖ）になるので、発光サイリスタＬ４のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩは「Ｈ」であるので、発光サイリスタＬ４はターンオンしない。
さて、時刻ｌの直後において、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあり、転送サイリスタＴ４もオン状態を維持している。
すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあって、それぞれのゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）がすべて「Ｈ」（０Ｖ）となっている。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧はすべて−１．５Ｖになっている。なお、発光サイリスタＬ４に隣接する発光サイリスタＬ５のゲート端子Ｇｌ５は、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ４から順バイアスのダイオード２段（結合ダイオードＤｃ４および接続ダイオードＤｍ５）で接続されているので、しきい電圧は−４．５Ｖになっている。そして、更に、番号が６以上の発光サイリスタＬは、しきい電圧が−４．８Ｖになっている。
すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあって、それぞれのゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）がすべて「Ｈ」（０Ｖ）となっている。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧はすべて−１．５Ｖになっている。なお、発光サイリスタＬ４に隣接する発光サイリスタＬ５のゲート端子Ｇｌ５は、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ４から順バイアスのダイオード２段（結合ダイオードＤｃ４および接続ダイオードＤｍ５）で接続されているので、しきい電圧は−４．５Ｖになっている。そして、更に、番号が６以上の発光サイリスタＬは、しきい電圧が−４．８Ｖになっている。
時刻ｍにおいて、点灯信号φＩ１（φＩ）の電位を上述した発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）より低く、且つ後述する時刻ｎにおける発光サイリスタＬ５のしきい電圧（３Ｖ）より高い電位である「Ｌｅ」とする。
すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）は、「Ｌｅ」より高いので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。
一方、発光サイリスタＬ５および６以上の番号の発光サイリスタＬは、しきい電圧が「Ｌｅ」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数（ここでは４個）の発光サイリスタＬを同時に点灯させている。
そして、時刻ｍの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４、転送サイリスタＴ４がオン状態になっている。
すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧（−１．５Ｖ）は、「Ｌｅ」より高いので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。
一方、発光サイリスタＬ５および６以上の番号の発光サイリスタＬは、しきい電圧が「Ｌｅ」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数（ここでは４個）の発光サイリスタＬを同時に点灯させている。
そして、時刻ｍの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４、転送サイリスタＴ４がオン状態になっている。
時刻ｎにおいて、記憶信号φｍを「Ｌ」から「Ｈ」に、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。
記憶信号φｍを「Ｌ」から「Ｈ」にすることで、オン状態を維持していた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のカソード端子の電位が、アノード端子の「Ｈ」（０Ｖ）と同じになるので、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４はターンオフする。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ５がターンオンする。そして、ゲート端子Ｇｔ５の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ５に順バイアスのダイオード１段（結合ダイオードＤｃ５）で接続された転送サイリスタＴ６のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ５に順バイアスのダイオード１段（接続ダイオードＤｍ５）で接続された記憶サイリスタＭ５および発光サイリスタＬ５のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ４はオン状態を維持している。よって、転送サイリスタＴ６のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ４により−１．５Ｖに維持されているので、転送サイリスタＴ６はターンオンしない。
また、記憶信号φｍは、「Ｈ」であるので、記憶サイリスタＭ５はターンオンしない。一方、点灯信号φＩ１は、−１．５Ｖより低く且つ３Ｖより高い電位の「Ｌｅ」であるので、発光サイリスタＬ５はターンオンせず、非点灯のままである。
記憶信号φｍを「Ｌ」から「Ｈ」にすることで、オン状態を維持していた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４のカソード端子の電位が、アノード端子の「Ｈ」（０Ｖ）と同じになるので、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４はターンオフする。
一方、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖとなっている転送サイリスタＴ５がターンオンする。そして、ゲート端子Ｇｔ５の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｔ５に順バイアスのダイオード１段（結合ダイオードＤｃ５）で接続された転送サイリスタＴ６のしきい電圧が−３Ｖになる。同様に、ゲート端子Ｇｔ５に順バイアスのダイオード１段（接続ダイオードＤｍ５）で接続された記憶サイリスタＭ５および発光サイリスタＬ５のしきい電圧が−３Ｖになる。
このとき、転送サイリスタＴ４はオン状態を維持している。よって、転送サイリスタＴ６のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ４により−１．５Ｖに維持されているので、転送サイリスタＴ６はターンオンしない。
また、記憶信号φｍは、「Ｈ」であるので、記憶サイリスタＭ５はターンオンしない。一方、点灯信号φＩ１は、−１．５Ｖより低く且つ３Ｖより高い電位の「Ｌｅ」であるので、発光サイリスタＬ５はターンオンせず、非点灯のままである。
なお、時刻ｎにおいて、記憶信号φｍの「Ｌ」から「Ｈ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行を同時に行っているが、第１転送信号φ１を「Ｌ」にすることにより、転送サイリスタＴ５がターンオンし、記憶信号φｍが「Ｌ」において記憶サイリスタＭ５がターンオンするのを抑制するため、記憶信号φｍを「Ｌ」から「Ｈ」への移行を第１転送信号φ１の「Ｈ」から「Ｌ」への移行より前に行うことが好ましい。
時刻ｎの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ４およびＴ５がともにオン状態である。
時刻ｎの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ４およびＴ５がともにオン状態である。
時刻ｏにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」にする。すると、転送サイリスタＴ４がターンオフする。そして、転送サイリスタＴ４のゲート端子Ｇｔ４は、抵抗Ｒｔ４を介して、Ｖｇａの−３．３Ｖになる。
よって、時刻ｏの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ５がオン状態を維持している。
よって、時刻ｏの直後においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が点灯（オン）状態を維持している。そして、転送サイリスタＴ５がオン状態を維持している。
そして、時刻ｐにおいて、点灯信号φＩ１（φＩ）を「Ｌｅ」から「Ｈ」にすると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のカソード端子の電位がアノード端子の「Ｈ」（０Ｖ）と同じになる。このため、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４は点灯（オン）状態を維持できず、消灯（ターンオフ）する。
すなわち、時刻ｍから時刻ｐまでが、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の点灯期間となる。点灯期間は発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４において同じである。
なお、時刻ｏと時刻ｐの間に、記憶信号φｍを「Ｈ」から「Ｌ」にして、記憶サイリスタＭ５をターンオンさせると、ゲート端子Ｇｍ５（ゲート端子Ｇｌ５と同じ）が「Ｈ」（０Ｖ）になって、発光サイリスタＬ５のしきい電圧が−１．５Ｖに上昇する。この期間では、点灯信号φＩ１（φＩ）が「Ｌｅ」であるので、発光サイリスタＬ５が点灯してしまう。
したがって、本実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が消灯する時刻ｐが経過するまで、記憶信号φｍを「Ｌ」に移行させない。
よって、時刻ｐの直後においては、転送サイリスタＴ５のみがオン状態を維持している。
すなわち、時刻ｍから時刻ｐまでが、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４の点灯期間となる。点灯期間は発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４において同じである。
なお、時刻ｏと時刻ｐの間に、記憶信号φｍを「Ｈ」から「Ｌ」にして、記憶サイリスタＭ５をターンオンさせると、ゲート端子Ｇｍ５（ゲート端子Ｇｌ５と同じ）が「Ｈ」（０Ｖ）になって、発光サイリスタＬ５のしきい電圧が−１．５Ｖに上昇する。この期間では、点灯信号φＩ１（φＩ）が「Ｌｅ」であるので、発光サイリスタＬ５が点灯してしまう。
したがって、本実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４が消灯する時刻ｐが経過するまで、記憶信号φｍを「Ｌ」に移行させない。
よって、時刻ｐの直後においては、転送サイリスタＴ５のみがオン状態を維持している。
そして、時刻ｑにおいて、記憶信号φｍが「Ｈ」から「Ｌ」に移行する。記憶信号φｍを「Ｓ」から「Ｌ」にすると、時刻ｃでと同様に、しきい電圧が−３Ｖになっている記憶サイリスタＭ５がターンオンする。これ以降は、時刻ｃからの繰り返しとなって、期間Ｔ（Ｂ）において、期間Ｔ（Ａ）でと同様にして、発光サイリスタＬ５〜Ｌ８の点灯制御が行われる。これ以降の説明は省略する。
なお、期間Ｔ（Ａ）においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４をすべて点灯させるとして説明した。しかし、画像データによって、発光サイリスタＬを点灯させないときは、記憶信号を「Ｓ」のままとすればよい。すなわち、図６の期間Ｔ（Ｂ）におけるＭ６として示す時刻（タイミング）において、記憶信号φｍを「Ｓ」に維持すればよい。「Ｓ」は−１．５Ｖより低く且つ−３Ｖより高い電位であるため、しきい電圧が−３Ｖの記憶サイリスタＭ６はターンオンすることができない。したがって、記憶サイリスタＭ６はオン状態になることができず、オフのままとなる。これにより、点灯信号φＩ１（φＩ）が「Ｌｅ」となっても、記憶サイリスタＭ６のゲート端子Ｇｍ６にゲート端子Ｇｌ６が接続された発光サイリスタＬ６は、しきい電圧が−４．８Ｖに維持されているので、点灯（発光）しない。この一方、点灯信号φＩ１（φＩ）が「Ｌｅ」になると、記憶サイリスタＭ５、Ｍ７、Ｍ８は、しきい電圧が−１．５Ｖであるので、点灯（発光）する。
以上説明したことは以下のように説明できる。
すなわち、本実施の形態においては、転送サイリスタＴは、第１転送信号φ１および第２転送信号φ２によって、隣り合う２つの転送サイリスタＴがともにオン状態になる期間（例えば時刻ｄから時刻ｅの間）を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間は、１個の転送サイリスタＴのみがオン状態になっている。例えば、時刻ｃから時刻ｄでは転送サイリスタＴ１のみがオン状態にある。
すなわち、本実施の形態においては、転送サイリスタＴは、第１転送信号φ１および第２転送信号φ２によって、隣り合う２つの転送サイリスタＴがともにオン状態になる期間（例えば時刻ｄから時刻ｅの間）を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間は、１個の転送サイリスタＴのみがオン状態になっている。例えば、時刻ｃから時刻ｄでは転送サイリスタＴ１のみがオン状態にある。
転送サイリスタＴがオン状態になると、そのゲート端子Ｇｔにゲート端子Ｇｍが接続された記憶サイリスタＭのしきい電圧を高くなる。
そこで、１個の転送サイリスタＴのみがオン状態にあるタイミング（例えば、図６の時刻ｃ、ｆ、ｉ、ｌ）において、記憶信号φｍを「Ｌ」にすることで、オン状態の転送サイリスタＴによりしきい電圧が高くなった記憶サイリスタＭをターンオンさせる。すなわち、複数の発光サイリスタＬを同時に点灯させるため、点灯させる発光サイリスタＬの位置（番号）を同じ番号の（対応する）記憶サイリスタＭをオン状態にすることで記憶させている。
そして、記憶信号φｍを「Ｈ」に戻すことなく、「Ｓ」と「Ｌ」との間で変化させ、予め定められた個数の発光サイリスタＬについて、点灯させる発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態に、点灯させない発光サイリスタＬと同じ番号の記憶サイリスタＭをオフ状態にして維持する。
そののち、点灯信号φＩを供給することで、点灯させる複数の発光サイリスタＬを同時に点灯させる。
そこで、１個の転送サイリスタＴのみがオン状態にあるタイミング（例えば、図６の時刻ｃ、ｆ、ｉ、ｌ）において、記憶信号φｍを「Ｌ」にすることで、オン状態の転送サイリスタＴによりしきい電圧が高くなった記憶サイリスタＭをターンオンさせる。すなわち、複数の発光サイリスタＬを同時に点灯させるため、点灯させる発光サイリスタＬの位置（番号）を同じ番号の（対応する）記憶サイリスタＭをオン状態にすることで記憶させている。
そして、記憶信号φｍを「Ｈ」に戻すことなく、「Ｓ」と「Ｌ」との間で変化させ、予め定められた個数の発光サイリスタＬについて、点灯させる発光サイリスタＬと同じ番号の記憶サイリスタＭをオン状態に、点灯させない発光サイリスタＬと同じ番号の記憶サイリスタＭをオフ状態にして維持する。
そののち、点灯信号φＩを供給することで、点灯させる複数の発光サイリスタＬを同時に点灯させる。
すなわち、オン状態の記憶サイリスタＭはゲート端子Ｇｍの電位がアノード端子の電位（「Ｈ」（０Ｖ））となり、同じ番号の発光サイリスタＬのしきい電圧を高くするので、点灯信号φＩによって、オン状態の記憶サイリスタＭと同じ番号の発光サイリスタＬのみを点灯（発光）させうる。
ここで、記憶サイリスタＭは、画像データに応じて、点灯させる発光サイリスタＬの位置（番号）を記憶する機能（ラッチ機能）を有している。
ここで、記憶サイリスタＭは、画像データに応じて、点灯させる発光サイリスタＬの位置（番号）を記憶する機能（ラッチ機能）を有している。
そして、転送サイリスタＴは、シフト機能により、発光サイリスタＬの位置を順に指定するように働いている。一方、記憶信号φｍは、画像データに基づいて、「Ｌ」と「Ｓ」とに設定され、指定された発光サイリスタＬを点灯させるか否かを設定するように働いている。そして、記憶サイリスタＭは、同時に点灯させる発光サイリスタＬと同じ番号の複数の記憶サイリスタＭのオン状態を維持して、点灯させる発光サイリスタＬの位置（番号）を記憶するように働いている。
なお、発光サイリスタＬが点灯すると、記憶信号φｍを「Ｈ」にして、記憶サイリスタＭをすべてターンオンして、点灯させる発光サイリスタＬの位置（番号）の記憶を消去する。
つまり、記憶信号φｍの「Ｌ」は、発光サイリスタＬを点灯させる指示であり、記憶信号φｍの「Ｓ」は、発光サイリスタＬを点灯させない指示であり、記憶信号φｍの「Ｈ」は、記憶した指示をクリア（リセット）する指示として働いている。
なお、発光サイリスタＬが点灯すると、記憶信号φｍを「Ｈ」にして、記憶サイリスタＭをすべてターンオンして、点灯させる発光サイリスタＬの位置（番号）の記憶を消去する。
つまり、記憶信号φｍの「Ｌ」は、発光サイリスタＬを点灯させる指示であり、記憶信号φｍの「Ｓ」は、発光サイリスタＬを点灯させない指示であり、記憶信号φｍの「Ｈ」は、記憶した指示をクリア（リセット）する指示として働いている。
そして、本実施の形態では、記憶サイリスタＭのカソード端子は抵抗Ｒｎを介して、記憶信号φｍが供給される記憶信号線７４に接続されている。これにより、記憶サイリスタＭがオン状態になっても、記憶信号線７４は、記憶サイリスタＭのカソード端子の電位に引き込まれない。これにより、ある記憶サイリスタＭがオン状態にあっても、他の記憶サイリスタＭのしきい電圧が「Ｌ」より高くなると、この記憶サイリスタＭもターンオンさせることができる。
このように、記憶サイリスタＭは、同時に点灯させる複数の発光サイリスタＬと同じ番号の複数の記憶サイリスタＭをオン状態にし、そのままオン状態を維持し記憶する。これにより、点灯信号φＩの供給とともに、複数の発光サイリスタＬを同時に点灯させている。
なお、記憶サイリスタＭがオン状態を維持する電流は、発光サイリスタＬの発光のための電流に比べ少なくてよい。このため、抵抗Ｒｎの自己走査型発光素子アレイチップ１００の基板１０４上に占める面積も小さく設定しうる。
このように、記憶サイリスタＭは、同時に点灯させる複数の発光サイリスタＬと同じ番号の複数の記憶サイリスタＭをオン状態にし、そのままオン状態を維持し記憶する。これにより、点灯信号φＩの供給とともに、複数の発光サイリスタＬを同時に点灯させている。
なお、記憶サイリスタＭがオン状態を維持する電流は、発光サイリスタＬの発光のための電流に比べ少なくてよい。このため、抵抗Ｒｎの自己走査型発光素子アレイチップ１００の基板１０４上に占める面積も小さく設定しうる。
このことにより、複数の発光点（発光サイリスタＬ、ＬＥＤ１０２）を同時に点灯させうる。つまり発光点を複数のグループに分割し、このグループ毎に発光を行なわせることができる。この場合、複数の発光点の点灯を一つの期間（例えば、時刻ｌからｐまで）で同時に行っているので、発光サイリスタＬを１個ずつ点灯制御する場合に比べ、点灯期間を短くしうる。すなわち、発光素子ヘッド１４として見たとき、感光体ドラム１２（図２参照）への書込時間を短縮しうる。
＜発光素子の光量補正についての説明＞
ここで、例えば発光サイリスタＬであるＬＥＤ１０２には、光量のばらつきが存在する。そのためＬＥＤ１０２を光量の補正を行なわずに発光素子ヘッド１４（図２参照）に使用し発光させた場合、その光量のばらつきに起因して、感光体ドラム１２（図２参照）上に形成されるトナー像に乱れが生じる。よって、各ＬＥＤ１０２について光量補正を行ない、発光するＬＥＤ１０２の光量を極力均一化する必要がある。
ここで、例えば発光サイリスタＬであるＬＥＤ１０２には、光量のばらつきが存在する。そのためＬＥＤ１０２を光量の補正を行なわずに発光素子ヘッド１４（図２参照）に使用し発光させた場合、その光量のばらつきに起因して、感光体ドラム１２（図２参照）上に形成されるトナー像に乱れが生じる。よって、各ＬＥＤ１０２について光量補正を行ない、発光するＬＥＤ１０２の光量を極力均一化する必要がある。
図７は、ＬＥＤ１０２を光量補正して発光させる発光素子ヘッド１４について説明した概念図である。また、図８は、図７に示した発光素子ヘッド１４の動作について説明したフローチャートである。
図７に示した発光素子ヘッド１４は、ＬＥＤ１０２の光量補正を行なうための光量補正値を記憶する光量補正値記憶部１４１と、制御部３１から送られる画像データおよび光量補正記憶部１４１に記憶されている光量補正値を取得し補正済み画像データを生成する光量補正部１４２と、光量補正済みの画像データを取得しＬＥＤ１０２を発光させるための駆動信号を生成する駆動部１４３と、駆動部１４３により生成された駆動信号により発光するＬＥＤ１０２が列状に配された発光素子アレイ５１とを備える。
図７に示した発光素子ヘッド１４は、ＬＥＤ１０２の光量補正を行なうための光量補正値を記憶する光量補正値記憶部１４１と、制御部３１から送られる画像データおよび光量補正記憶部１４１に記憶されている光量補正値を取得し補正済み画像データを生成する光量補正部１４２と、光量補正済みの画像データを取得しＬＥＤ１０２を発光させるための駆動信号を生成する駆動部１４３と、駆動部１４３により生成された駆動信号により発光するＬＥＤ１０２が列状に配された発光素子アレイ５１とを備える。
以下、図７および図８に基づき発光素子ヘッド１４の動作を説明する。
まず画像形成装置１（図１参照）に備えられた制御部３１が、画像形成を行なう旨の指示を受け取り、画像形成を行なうための画像データを光量補正部１４２に送信する（ステップ１０１）。画像データを取得した光量補正部１４２は、光量補正値記憶部１４１から同時発光を行なうグループ毎の光量補正値を取得する（ステップ１０２）。次に光量補正部１４２は、この光量補正値を使用して予め定められた方法により各グループ毎の光量の補正を行なう（ステップ１０３）。そして補正された光量のデータを含む補正済み画像データとして出力する（ステップ１０４）。次に駆動部１４３は、光量補正部１４２から補正済み画像データを取得し、補正された光量のデータを含む補正済み画像データに基づき発光素子アレイ５１に配された各ＬＥＤ１０２を発光させるための駆動信号を生成する（ステップ１０５）。この駆動信号は、図５および図６で説明したφ１、φ２、φｍ、φＩである。各ＬＥＤ１０２は、この駆動信号に基づき、上記図５および図６で説明したような動作により点灯し発光する（ステップ１０６）。そして、本実施の形態では、上記補正された光量に対応した発光時間でＬＥＤ１０２を発光させることにより露光量の調整を行なう。なおこれに限られるものではなく、例えば、φＩの電流値や電圧値を変更することによる発光強度の変更により露光量の調整を行なってもよい。
まず画像形成装置１（図１参照）に備えられた制御部３１が、画像形成を行なう旨の指示を受け取り、画像形成を行なうための画像データを光量補正部１４２に送信する（ステップ１０１）。画像データを取得した光量補正部１４２は、光量補正値記憶部１４１から同時発光を行なうグループ毎の光量補正値を取得する（ステップ１０２）。次に光量補正部１４２は、この光量補正値を使用して予め定められた方法により各グループ毎の光量の補正を行なう（ステップ１０３）。そして補正された光量のデータを含む補正済み画像データとして出力する（ステップ１０４）。次に駆動部１４３は、光量補正部１４２から補正済み画像データを取得し、補正された光量のデータを含む補正済み画像データに基づき発光素子アレイ５１に配された各ＬＥＤ１０２を発光させるための駆動信号を生成する（ステップ１０５）。この駆動信号は、図５および図６で説明したφ１、φ２、φｍ、φＩである。各ＬＥＤ１０２は、この駆動信号に基づき、上記図５および図６で説明したような動作により点灯し発光する（ステップ１０６）。そして、本実施の形態では、上記補正された光量に対応した発光時間でＬＥＤ１０２を発光させることにより露光量の調整を行なう。なおこれに限られるものではなく、例えば、φＩの電流値や電圧値を変更することによる発光強度の変更により露光量の調整を行なってもよい。
しかしながら、例えば、図５に示した自己走査型発光素子アレイチップ１００のように４点のＬＥＤ１０２を同時発光させる場合において、その光量補正の方法が問題となる。即ち、４点のＬＥＤ１０２を同時発光させる場合、例えば、発光時間で露光量を調整すると、露光量を調整するための発光時間が４点のＬＥＤ１０２について全て同じとなる。そのため各ＬＥＤ１０２の補正後の光量は、４点のＬＥＤ１０２の全ての光量データを考慮して求めることが必要である。詳しくは後述するが、例えば、同時発光する４点のＬＥＤ１０２が固定されており、そしてこれら４点のＬＥＤ１０２の光量データを基に補正する方法では、ばらつきが大きくなりやすい。場合によっては補正後の光量のばらつきが補正前の光量のばらつきより大きくなるときもある。この場合、光量補正の効果が生じないことになる。
そこで、本実施の形態では、１ラインを露光するのにまず複数回の露光による多重露光を行なう。即ち、上記のステップ１０１〜ステップ１０６を多重露光を行なう回数だけ繰り返す。そして各々の露光毎に同時発光させるグループに属するＬＥＤ１０２を変更し、予め定められた光量補正値によりグループ毎の光量を補正する方法で、光量補正を行なう。
以下にこの事項について更に詳しく説明を行なう。
以下にこの事項について更に詳しく説明を行なう。
図９（ａ）〜（ｂ）は、本実施の形態の光量補正方法を説明するための概念図である。
図９（ａ）〜（ｂ）において、各ＬＥＤ１０２は、列状に配列し、４個毎に区切られグループ化されている。ここで図９（ａ）で示した場合は、配列している最初のＬＥＤ１０２から４点毎にグループ分けを行なうことで各グループに分割されており、点線で示した矩形にてその各グループを図示している。ここでは、この方法によりグループ分けされた場合を「グループ１」として表記している。グループ１に属するＬＥＤ１０２は、グループ毎に個数が４個であり、同数である。
更に本実施の形態では、ＬＥＤ１０２について、このグループ１とは、別の区切りを行なうことで形成した新たなグループであるグループ２を考える。ここでは、図９（ｂ）において点線で示した矩形にてグループ２によるグループ分けの方法を示している。図９（ｂ）に示したグループ２として表記したグループ分けでは、グループ１と同数の４個のＬＥＤ１０２が属する。ただしグループ１に対して区切りがＬＥＤ１０２について２個分ずれている。そのためグループ１とは、属するＬＥＤ１０２が異なっている。
図９（ａ）〜（ｂ）において、各ＬＥＤ１０２は、列状に配列し、４個毎に区切られグループ化されている。ここで図９（ａ）で示した場合は、配列している最初のＬＥＤ１０２から４点毎にグループ分けを行なうことで各グループに分割されており、点線で示した矩形にてその各グループを図示している。ここでは、この方法によりグループ分けされた場合を「グループ１」として表記している。グループ１に属するＬＥＤ１０２は、グループ毎に個数が４個であり、同数である。
更に本実施の形態では、ＬＥＤ１０２について、このグループ１とは、別の区切りを行なうことで形成した新たなグループであるグループ２を考える。ここでは、図９（ｂ）において点線で示した矩形にてグループ２によるグループ分けの方法を示している。図９（ｂ）に示したグループ２として表記したグループ分けでは、グループ１と同数の４個のＬＥＤ１０２が属する。ただしグループ１に対して区切りがＬＥＤ１０２について２個分ずれている。そのためグループ１とは、属するＬＥＤ１０２が異なっている。
以下、このグループ１およびグループ２によるグループ分けでＬＥＤ１０２をそれぞれ同時発光させ、これらのグループ毎に光量を補正する方法を説明する。
ここでは、グループ毎の光量補正値を算出するのに、予め定められた補正目標値とグループに属する全てのＬＥＤ１０２の光量データを使用することで算出する。
ここでは、グループ毎の光量補正値を算出するのに、予め定められた補正目標値とグループに属する全てのＬＥＤ１０２の光量データを使用することで算出する。
より具体的には、各ＬＥＤ１０２が、本実施の形態では１６個配列しているとして、図９における左側から順番を付し、それぞれ１、２、３、４、５、６、…、１６とする。そしてこの順番が付けられた各ＬＥＤ１０２の光量データを順に〔１〕、〔２〕、〔３〕、〔４〕、〔５〕、〔６〕、…、〔１６〕とする。即ち、左側からｎ番目のＬＥＤ１０２の光量データは、〔ｎ〕と表すことができる。ここで例えば、グループ１のグループ分けで、最初の１〜４の番号が付されたＬＥＤ１０２が属するグループの光量補正値は、以下の（１）式で算出することができる。なお以下の説明では、多重露光として２回行なう場合を例に取り、光量補正値の算出の方法を説明している。
また、グループ２のグループ分けにおける最初の３〜６の番号が付されたＬＥＤ１０２が属するグループの光量補正値は、同様にして以下の（２）式で算出することができる。
ここで、（１）式および（２）式で、乗数として１／２が掛けられているのは、２重露光を行なうために露光１回あたりの光量を通常の半分にしなければならないためである。
ここで下記表１に示したような光量データを有する１６個のＬＥＤ１０２が列状に配置される場合を考え、この場合について、上記（１）式や（２）式で例示した方法により光量補正値を算出した。そして、これを基にして各ＬＥＤ１０２の補正後の光量である補正光量を算出した。補正光量は、各ＬＥＤ１０２の補正前光量である光量データに光量補正値を掛け合わせることで求めることができるが、２重露光を考慮し、各ＬＥＤ１０２についてグループ１でグループ分けをした場合の補正光量と、グループ２でグループ分けした場合の補正光量を合計する必要がある。なお算出のため必要な補正目標値は、３〜１４の番号が付されたＬＥＤ１０２の光量データの平均値とした。
また併せて、グループ２の場合分けのみを使用して光量補正を行なった場合を参考補正光量として算出した。ここで、参考補正光量は、例えば、グループ２における最初の３〜６の番号が付されたＬＥＤ１０２の場合、各ＬＥＤ１０２の補正前光量である光量データに、下記（３）式で算出される参考光量補正値を掛け合わせることで求めることができる。なおこの場合は、２重露光は行なう必要がないため、乗数として１／２を掛ける必要はない。
また併せて、グループ２の場合分けのみを使用して光量補正を行なった場合を参考補正光量として算出した。ここで、参考補正光量は、例えば、グループ２における最初の３〜６の番号が付されたＬＥＤ１０２の場合、各ＬＥＤ１０２の補正前光量である光量データに、下記（３）式で算出される参考光量補正値を掛け合わせることで求めることができる。なおこの場合は、２重露光は行なう必要がないため、乗数として１／２を掛ける必要はない。
更に光量データ、補正光量、参考補正光量について、３〜１４の番号が付されたＬＥＤ１０２に対応する各値の平均値および標準偏差を求めた。以上の算出結果をまとめて表１に示す。なお、ここで挙げた光量データは、１００を標準として規格化したものである。また、ここで、ｎ＝１、２、１５、１６について、グループ２のグループ分けによる光量補正値が算出できないため本実施の形態では発光をさせない。ただし、この場合でも実際の発光素子ヘッド１４に対して使用した場合、画像形成する場合に端となる部分であり、この部分のＬＥＤ１０２を発光させずに画像形成を行なっても支障は生じない。
表１に示すように、光量データ（補正前光量）の標準偏差と参考補正光量の標準偏差
を比較すると大きな差はない。即ち、ばらつきが依然として大きく、光量補正が十分行なわれていないことがわかる。一方、光量データ（補正前光量）の標準偏差と補正光量の標準偏差を比較すると、約半分まで小さくなっている。即ち、ばらつきが非常に少なくなっており、光量補正が十分行なわれていることがわかる。
を比較すると大きな差はない。即ち、ばらつきが依然として大きく、光量補正が十分行なわれていないことがわかる。一方、光量データ（補正前光量）の標準偏差と補正光量の標準偏差を比較すると、約半分まで小さくなっている。即ち、ばらつきが非常に少なくなっており、光量補正が十分行なわれていることがわかる。
また、図１０に、表１で示した各ＬＥＤ１０２についての光量データ（補正前光量）、補正光量、および参考補正光量をグラフにしたものを示す。図１０において、横軸は各ＬＥＤ１０２に付された順番であり、縦軸は光量である。ここで補正後の光量が補正目標値の１０６．７に近い方がより正確に補正が行なわれていることを意味する。
図１０に示したように、本実施の形態の光量補正方法を用いた補正光量は、補正前の光量データに対しばらつきが少なくなり、より均一化した光量が得られているのがわかる。つまり光量補正がより正確に行なわれている。一方、参考補正光量については、ばらつきが依然として大きく、光量補正が十分行なわれていないことがわかる。
図１０に示したように、本実施の形態の光量補正方法を用いた補正光量は、補正前の光量データに対しばらつきが少なくなり、より均一化した光量が得られているのがわかる。つまり光量補正がより正確に行なわれている。一方、参考補正光量については、ばらつきが依然として大きく、光量補正が十分行なわれていないことがわかる。
このような結果となる理由について、例えば、以下に説明する事項が考えられる。
例えば、左側から３番目のＬＥＤ１０２の光量補正値を算出するのにこの左側から３番目のＬＥＤ１０２が含まれるグループ１の全ての光量データである〔１〕〜〔４〕、および左側から３番目のＬＥＤ１０２が含まれるグループ２の全ての光量データである〔３〕〜〔６〕を使用している。つまり（１）式の右辺の分母において、〔１〕〜〔４〕、および〔３〕〜〔６〕の８つの光量データを使用している。ここで、求めたい左側から３番目のＬＥＤ１０２の光量補正値を求めるのに、このＬＥＤ１０２の光量補正値である〔３〕について重複して２回の使用を行なっている。即ち、補正タイミングを２回設けることとなるため、より精度よくこのＬＥＤ１０２の光量補正値を求めることができる。
例えば、左側から３番目のＬＥＤ１０２の光量補正値を算出するのにこの左側から３番目のＬＥＤ１０２が含まれるグループ１の全ての光量データである〔１〕〜〔４〕、および左側から３番目のＬＥＤ１０２が含まれるグループ２の全ての光量データである〔３〕〜〔６〕を使用している。つまり（１）式の右辺の分母において、〔１〕〜〔４〕、および〔３〕〜〔６〕の８つの光量データを使用している。ここで、求めたい左側から３番目のＬＥＤ１０２の光量補正値を求めるのに、このＬＥＤ１０２の光量補正値である〔３〕について重複して２回の使用を行なっている。即ち、補正タイミングを２回設けることとなるため、より精度よくこのＬＥＤ１０２の光量補正値を求めることができる。
なお上述した光量補正方法では、グループ２を作成するための区切りについて、グループ１に対しＬＥＤ１０２を２個分ずらして設定したが、これに限られるものではなく、ＬＥＤ１０２を１個分または３個分ずらす設定でもよい。
更に上述した例では、ＬＥＤ１０２は、４個同時発光する場合について説明を行なったが、同時点灯する個数については特に制限はなく、例えば８個同時点灯する場合においても本実施の形態の光量補正方法は、適用可能である。
更に上述した例では、ＬＥＤ１０２は、４個同時発光する場合について説明を行なったが、同時点灯する個数については特に制限はなく、例えば８個同時点灯する場合においても本実施の形態の光量補正方法は、適用可能である。
また更に、図７で説明した光量補正値記憶部１４１は、発光素子ヘッド１４の内部に配置されていたが、必ずしも発光素子ヘッド１４の内部に配置する必要はなく、発光素子ヘッド１４の外部であって、画像形成装置１の内部に配置してもよい。更に、画像形成装置１の外部に配置してもよい。この場合は、光量補正値記憶部１４１に記憶されている光量補正データは、予め定められた通信手段を介して、光量補正部１４２が取得することになる。また光量補正部１４２についても、必ずしも発光素子ヘッド１４の内部に配置する必要はなく、発光素子ヘッド１４の外部であって、画像形成装置１の内部に配置してもよい。この場合、制御部３１の一部として光量補正部１４２を構成してもよい。なおこの場合は、制御部３１から補正済み画像データが出力され、駆動部１４３がこの補正済み画像データを取得する。
１…画像形成装置、１１Ｋ，１１Ｃ，１１Ｍ，１１Ｙ…画像形成ユニット、１４…発光素子ヘッド、２３…定着装置、３１…制御部、５１…発光素子アレイ、５３…セルフォックレンズアレイ、１００…発光素子アレイチップ、１０１…ボンディングパッド、１０２…ＬＥＤ、１４１…光量補正値記憶部、１４２…光量補正部、１４３…駆動部
Claims (9)
- グループ毎に発光を行なう発光素子を主走査方向に列状に配し、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なう発光素子アレイと、
前記グループ毎の光量補正値を取得し、当該光量補正値により当該グループ毎の光量を補正する光量補正部と、
前記光量補正部により補正された前記光量に基づき、前記発光素子を発光させるための駆動信号を生成する駆動部と、
を有することを特徴とする発光素子ヘッド。 - 前記グループは、列状に配する前記発光素子の区切りを変更することで変更され、当該グループ毎に個数が同数であることを特徴とする請求項１に記載の発光素子ヘッド。
- 前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項１または２に記載の発光素子ヘッド。
- 前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項１乃至３の何れか１項に記載の発光素子ヘッド。
- 前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項４に記載の発光素子ヘッド。
- グループ毎に発光を行なう発光素子を主走査方向に列状に配し、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なう発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該発光素子を発光させる駆動部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記トナー像を記録媒体に定着する定着手段と、
前記グループ毎の光量補正値を取得し、当該光量補正値により当該グループ毎の光量を補正して前記駆動部に出力する光量補正部と、
を備えることを特徴とする画像形成装置。 - 前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項６に記載の画像形成装置。
- 画像形成を行なうための画像データを取得し、
グループ毎に発光を行なう発光素子について、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なうために必要な当該グループ毎の光量補正値を取得し、
前記光量補正値により前記画像データを補正することで前記グループ毎の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法。 - コンピュータに、
画像形成を行なうための画像データを取得する機能と、
グループ毎に発光を行なう発光素子について、同一の発光素子で２重露光を行う場合の１回目の露光と２回目の露光において、当該同一の発光素子が属するグループを変更した上で２重露光を行なうために必要な当該グループ毎の光量補正値を取得する機能と、
前記光量補正値により前記画像データを補正することで前記グループ毎の光量補正を行ない出力する機能と、
を実現するためのプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009171652A JP5413013B2 (ja) | 2009-07-22 | 2009-07-22 | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009171652A JP5413013B2 (ja) | 2009-07-22 | 2009-07-22 | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011025459A JP2011025459A (ja) | 2011-02-10 |
| JP5413013B2 true JP5413013B2 (ja) | 2014-02-12 |
Family
ID=43634795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009171652A Expired - Fee Related JP5413013B2 (ja) | 2009-07-22 | 2009-07-22 | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5413013B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6015064B2 (ja) * | 2012-03-29 | 2016-10-26 | ブラザー工業株式会社 | 補正方法及び画像形成装置 |
| JP6365104B2 (ja) * | 2014-08-15 | 2018-08-01 | 富士ゼロックス株式会社 | 発光装置および画像形成装置 |
| JP2017121782A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社リコー | 制御システム、画像形成システム、制御方法および制御プログラム |
| JP2017121783A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社リコー | 制御システム、画像形成システム、制御方法および制御プログラム |
| JP7020206B2 (ja) * | 2018-03-15 | 2022-02-16 | 株式会社リコー | 画像形成装置および画像形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3215748B2 (ja) * | 1993-03-19 | 2001-10-09 | 京セラ株式会社 | 印字濃度補正方法及び該補正方法を組込んだｌｅｄプリンタ |
| JP2855047B2 (ja) * | 1993-04-30 | 1999-02-10 | ローム株式会社 | プリントヘッド |
| JP2005205773A (ja) * | 2004-01-23 | 2005-08-04 | Seiko Epson Corp | 光学ヘッド及び印刷装置 |
| JP4841188B2 (ja) * | 2005-07-15 | 2011-12-21 | 株式会社リコー | 画像書込み装置及び画像形成装置 |
-
2009
- 2009-07-22 JP JP2009171652A patent/JP5413013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011025459A (ja) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5866887B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| US8305415B2 (en) | Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same | |
| JP5402456B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
| JP5413013B2 (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
| JP5573143B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 | |
| US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
| JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| JP4710941B2 (ja) | 画像形成装置 | |
| JP6413473B2 (ja) | 発光装置および画像形成装置 | |
| JP2011066163A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
| JP5866924B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| JP5200708B2 (ja) | 発光装置、露光装置 | |
| JP2020110958A (ja) | 画像形成装置 | |
| JP6365104B2 (ja) | 発光装置および画像形成装置 | |
| JP6379809B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
| JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
| JP5446821B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
| JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
| JP2011005784A (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
| JP5824993B2 (ja) | 画像形成装置および発光素子ヘッド | |
| JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
| JP2011235642A (ja) | 発光装置、プリントヘッドおよび画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5413013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |