JP2023112926A - 光源装置、発光装置及び計測装置 - Google Patents

Abstract

【課題】シフト部をオン状態に維持する場合に比べ、消費電力を低減させた光源装置などを提供する。【解決手段】光源装置は、発光素子を複数備える発光部と、シフト動作するシフト部と、シフト部をシフト動作させ、発光部の発光させる発光素子を設定し、発光素子を発光可能な状態に移行した後に、シフト部をオフ状態に移行させ、発光素子を発光させる発光電流を供給する電源の電圧印加側においてオン／オフして発光素子を複数回発光させる制御部とを備える。【選択図】図１

Description

本発明は、光源装置、発光装置及び計測装置に関する。

特許文献１には、基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、前記複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における前記転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間に流れる電流の積分値において小さく設定する転送信号供給手段とを備える発光装置が記載されている。

特開２０１２－７６４０７号公報

複数の発光素子を有する発光部と、シフト動作により発光させる発光素子を設定するシフト部とを備え、設定された発光素子を発光させる発光装置がある。この発光装置では、シフト部でも消費電力が発生する。
本発明は、シフト部をオン状態に維持する場合に比べ、消費電力を低減させた光源装置などを提供する。

請求項１に記載の発明は、発光素子を複数備える発光部と、シフト動作するシフト部と、前記シフト部をシフト動作させ、前記発光部の発光させる発光素子を設定し、前記発光素子を発光可能な状態に移行した後に、前記シフト部をオフ状態に移行させ、前記発光素子を発光させる発光電流を供給する電源の電圧印加側においてオン／オフして当該発光素子を複数回発光させる制御部とを備える光源装置である。
請求項２に記載の発明は、発光素子を複数備える発光部と、予め決められた順にオン状態が転送されるシフト素子を複数有したシフト部と、前記シフト部により前記発光部の発光させる発光素子を設定し、前記発光素子を発光可能な状態に移行した後に、前記シフト部を複数のシフト素子全てのシフトが完了する前にオフ状態に移行させる制御部とを備える光源装置である。
請求項３に記載の発明は、前記シフト部は、シフトの開始から終了までを１サイクルとした際に、１サイクルで１つの発光素子を設定する請求項１に記載の光源装置である。
請求項４に記載の発明は、前記制御部は、前記シフト部により、前記発光部の発光させる発光素子を設定し、当該発光素子が発光可能な状態に移行した後、且つ、当該発光素子の発光を停止する前に当該シフト部をオフ状態に移行させることを特徴とする請求項３に記載の光源装置である。
請求項５に記載の発明は、発光素子を複数備える発光部と、シフト動作するシフト部と、前記シフト部により、前記発光部の発光させる発光素子を設定し、当該発光素子が発光可能な状態に移行した後、且つ、当該設定された発光素子が発光を停止する前に当該シフト部をオフ状態に移行させる制御部とを備える光源装置である。
請求項６に記載の発明は、前記制御部は、前記発光素子に発光電流の供給を停止しようとしている間に、再度シフト部をオンさせて、次に発光させる発光素子を設定させることを特徴とする請求項５に記載の光源装置である。
請求項７に記載の発明は、前記制御部は、前記シフト部に供給するシフト信号を接地電位に設定することで、当該シフト部をオフ状態に移行させることを特徴とする請求項１に記載の光源装置である。
請求項８に記載の発明は、前記制御部は、前記発光素子への発光電流の供給を停止した後の、再発光が可能な期間において、再び発光電流を供給して発光させることを特徴とする請求項１に記載の光源装置である。
請求項９に記載の発明は、前記制御部は、前記発光素子の発光と発光との間において、当該発光素子の再発光が可能な期間を再設定する、前記発光電流に比べて小さい電流のパルスを供給する請求項８に記載の光源装置である。
請求項１０に記載の発明は、発光素子を複数備える発光部と、シフト動作し、前記発光部において発光させる発光素子を設定するシフト部と、を備え、前記発光素子を発光可能な状態に設定するゲートが、抵抗を介してシフト部の電源線に接続され、前記抵抗は、前記発光素子を発光可能な状態に移行した後、且つ、当該設定された発光素子が発光を停止する前に、当該抵抗を介して変化する前記ゲートの電圧が、予め定められた再発光が可能な期間において再発光を可能にする値に設定されている発光装置である。
請求項１１に記載の発明は、前記再発光が可能な期間は、別に予め定められた再発光を不能とする期間以下に設定されていることを特徴とする請求項１０に記載の発光装置である。
請求項１２に記載の発明は、前記シフト部は、サイリスタで構成されていることを特徴とする請求項１０に記載の発光装置である。
請求項１３に記載の発明は、基板を有し、前記基板上に、前記発光部の前記発光素子としてサイリスタと面発光素子との順で積層されて設けられ、当該基板上に前記シフト部のサイリスタが設けられていることを特徴とする請求項１２に記載の発光装置である。
請求項１４に記載の発明は、前記面発光素子は、垂直共振器面発光レーザであることを特徴とする請求項１３に記載の発光装置である。
請求項１５に記載の発明は、請求項１乃至９のいずれか１項に記載された光源装置と、前記光源装置の前記発光部からの出射された光が被計測物で反射された光を受光する受光部と、を備える計測装置である。

請求項１、２、５に記載の発明によれば、シフト部をオン状態に維持する場合に比べ、消費電力を低減させることができる。
請求項３に記載の発明によれば、１サイクルで１つの発光素子を設定しない場合に比べ、発光素子の設定に要する時間が短くなる。
請求項４に記載の発明によれば、発光素子を再発光が可能な状態に設定しやすい。
請求項６に記載の発明によれば、発光素子を設定する時間が短くなる。
請求項７に記載の発明によれば、シフト部をオフ状態にしやすい。
請求項８に記載の発明によれば、シフト部をオフ状態にして、発光を繰り返させることができる。
請求項９に記載の発明によれば、発光を抑制しつつ、発光可能な期間が長くできる。
請求項１０に記載の発明によれば、シフト部をオン状態に維持する場合に比べ、消費電力が低減できる。
請求項１１に記載の発明によれば、再発光を不能とする期間を超える場合に比べ、再発光が確実にできる。
請求項１２に記載の発明によれば、サイリスタでない場合に比べ、シフト部におけるオン状態の転送がしやすい。
請求項１３に記載の発明によれば、基板を接地電位に設定できる。
請求項１４に記載の発明によれば、垂直共振器面発光レーザでない場合に比べ、発光強度が大きくできる。
請求項１５に記載の発明によれば、三次元形状を計測できる計測装置が提供される。

第１の実施の形態が適用される光源装置を説明する図である。 シフトサイリスタ、結合トランジスタ、発光制御サイリスタ及びＶＣＳＥＬにより、発光装置の動作を説明する図である。（ａ）は、等価回路、（ｂ）は、シフトサイリスタＴと結合トランジスタとの部分における断面図である。 発光装置のレイアウト及び断面を説明する図である。（ａ）は、レイアウト、（ｂ）は、（ａ）のＩＩＩＢ－ＩＩＩＢ線での断面である。 第１の実施の形態が適用される、光源装置を動作させるタイミングチャートである。 第１の実施の形態が適用されない、光源装置を動作させるタイミングチャートである。 発光制御サイリスタとＶＣＳＥＬとの直列接続において、発光制御サイリスタにおけるｎゲートの電圧及びＶＣＳＥＬの発光電流のシミュレーション結果を示す図である。（ａ）は、設定したタイミングチャート、（ｂ）は、発光制御サイリスタのｎゲートの電圧及びＶＣＳＥＬの発光電流である。 第２の実施の形態が適用される光源装置を説明する図である。 保持パルスを説明する図である。（ａ）は、設定したタイミングチャート、（ｂ）は、発光制御サイリスタのｎゲートの電圧及びＶＣＳＥＬの発光電流のシミュレーション結果を示す図である。 光源装置１において、第３の実施の形態が適用されるタイミングチャートを説明する図である。（ａ）は、第３の実施の形態が適用されるタイミングチャート、（ｂ）は、比較のために示す、第１の実施の形態が適用されるタイミングチャートである。 第４の実施の形態が適用される光源装置を説明する図である。 第４の実施の形態が適用される光源装置を動作させるタイミングチャートである。 計測装置の構成を説明するブロック図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
複数の発光素子を有する発光部と、シフト動作により発光させる発光素子を設定するシフト部とを備え、設定された発光素子を発光させる発光装置において、シフト部をオン状態に維持していないと発光素子が発光しないだろうと考えていた。しかし、シフト部をオン状態に維持すると、不要な電力が消費されるおそれがあった。

［第１の実施の形態］
図１は、第１の実施の形態が適用される光源装置１を説明する図である。図１において、紙面の右方向を＋ｘ方向とする。サイリスタ及びトランジスタを記号で示し、抵抗を長方形で示す。他の場合も同様である。
図１に示す光源装置１は、発光装置１０と制御部５０とを備える。

（発光装置１０）
発光装置１０は、一方側（－ｘ方向側）にＧＮＤ端子と、ＶＧＫ端子と、φ１端子と、φ２端子と、Ｖｄｒｖ端子とを備える。なお、ＧＮＤは、基準電圧である接地電位（以下では、接地電位ＧＮＤと表記する。以下同様である。）、ＶＧＫは、電源電位（電源電位ＶＧＫ）を意味する。

発光装置１０は、発光部１１とシフト部１２とを備える。
発光部１１は、垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）と発光制御サイリスタＳとを複数備える。以下では、垂直共振器面発光レーザＶＣＳＥＬをＶＣＳＥＬと表記する。図１では、６個のＶＣＳＥＬ（ＶＣＳＥＬ（１）～ＶＣＳＥＬ（６））及び６個の発光制御サイリスタＳ（発光制御サイリスタＳ（１）～Ｓ（６））を示している。そして、ＶＣＳＥＬのカソードと発光制御サイリスタＳのアノードとが接続されている。つまり、同じ番号のＶＣＳＥＬと発光制御サイリスタＳとが直列接続されている。そして、６個のＶＣＳＥＬ及び６個の発光制御サイリスタＳは、一方側（－ｘ方向側）から他方側（＋ｘ方向側）に向けて配列されている。直列接続されたＶＣＳＥＬ及び発光制御サイリスタＳが発光素子の一例である。なお、ＶＣＳＥＬは、面発光素子の一例である。発光素子は、発光ダイオードＬＥＤや発光するサイリスタ（発光サイリスタ）などでもよいが、ＶＣＳＥＬとすることで、光量が大きくなる。

シフト部１２は、シフトサイリスタＴと結合トランジスタＱと電源線抵抗Ｒｇ、ＲＬと結合抵抗Ｒｃとを複数備える。６個のシフトサイリスタＴ（シフトサイリスタＴ（１）～Ｔ（６））及び６個の結合トランジスタＱ（結合トランジスタＱ（１）～Ｑ（６））を示している。なお、６個の電源線抵抗Ｒｇと、６個の電源線抵抗ＲＬと、６個の結合抵抗Ｒｃとを備えるが、これらには、番号を付さない。１個のシフトサイリスタＴ、結合トランジスタＱ、電源線抵抗Ｒｇ、ＲＬ、及び結合抵抗Ｒｃとでシフトユニット１２ａを構成する。６個のシフトユニット１２ａが一方側（－ｘ方向側）から他方側（＋ｘ方向側）に向けて配列されている。シフト部１２は、一方側（－ｘ方向側）の端部に、電源線抵抗Ｒｇとスタート抵抗Ｒｓとを備える。さらに、発光装置１０は、電流制限抵抗Ｒ１、Ｒ２を備える。シフトサイリスタＴは、シフト素子の一例である。

シフトユニット１２ａにおいて、シフトサイリスタＴと結合トランジスタＱとが接続されている。シフトユニット１２ａにおける結合トランジスタＱは、発光部１１の発光制御サイリスタＳに接続されている。つまり、シフトサイリスタＴ（１）～Ｔ（６）は、結合トランジスタＱ（１）～Ｑ（６）と、結合トランジスタＱ（１）～Ｑ（６）は、発光制御サイリスタＳ（１）～Ｓ（６）と同じ番号同士が接続されている。図１には、６個のシフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ及びＶＣＳＥＬを示しているが、これらは他の個数であってもよい。なお、１個の結合トランジスタＱに、直列接続された発光制御サイリスタＳとＶＣＳＥＬとが複数接続されていてもよい。また、１個の発光制御サイリスタＳに、ＶＣＳＥＬが複数並列に接続されていてもよい。

発光装置１０において、ＶＧＫ端子は電源線７１、φ１端子はシフト信号線７２－１、φ２端子はシフト信号線７２－２、ＧＮＤ端子は接地線７３－１、７３－２、Ｖｄｒｖ端子は、発光電位線７４に接続されている。なお、シフト信号線７２－１、７２－２をそれぞれ区別しない場合は、シフト信号線７２と表記し、ＧＮＤ端子は接地線７３－１、７３－２をそれぞれ区別しない場合は、接地線７３と表記する。

制御部５０は、電源ＶＳ１、ＶＳ２と、バッファＢｕｆ１、Ｂｕｆ２と、ドライバＤｒｖと、発光電流制限抵抗ＲＩとを備える。電源ＶＳ１は、発光装置１０のＶＧＫ端子に電源電位ＶＧＫを供給する。また、電源ＶＳ１は、バッファＢｕｆ１、Ｂｕｆ２の電源である。電源ＶＳ２は、発光装置１０のＶｄｒｖ端子に、発光電流を供給する。バッファＢｕｆ１は、シフト信号ｐ１がＨレベルのときはほぼ電源ＶＳ１の電圧（電源電位ＶＧＫ）を、Ｌレベルのときはほぼ接地電位ＧＮＤ（＝０Ｖ）を発光装置１０のφ１端子に供給する。バッファＢｕｆ２は、シフト信号ｐ２がＨレベルのときはほぼ電源ＶＳ１の電圧（電源電位ＶＧＫ）を、Ｌレベルのときはほぼ接地電位ＧＮＤ（＝０Ｖ）を発光装置１０のφ２端子に供給する。ドライバＤｒｖは、例えばＰＭＯＳトランジスタであって、ゲートに印加される発光信号ｐＩによりオン／オフされる。ドライバＤｒｖは、オンになると、ドレイン端子の電圧がほぼ電源ＶＳ２の電圧（以下では、発光電源電位ＶＳ２と表記する。）となり、発光電流制限抵抗ＲＩを介して、発光装置１０のＶｄｒｖ端子に発光電流を供給する。つまり、電源ＶＳ１は、シフト部１２の電源であり、電源ＶＳ２は、発光部１１の電源である。なお、ドライバＤｒｖは、ＰＭＯＳトランジスタの代わりに、絶縁ゲートバイポーラトランジスタＩＧＢＴ（Insulated Gate Bipolar Transistor）などの他の素子を用いてもよい。

発光装置１０における接続関係は、拡大図によって説明する。発光制御サイリスタＳを発光制御サイリスタ、シフトサイリスタＴをシフトサイリスタ、結合トランジスタＱを結合トランジスタと表記することがある。また、発光制御サイリスタＳとシフトサイリスタＴとを区別しないで、サイリスタと表記することがある。

（シフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ及びＶＣＳＥＬの動作）
ここでは、発光装置１０の基本的な動作を説明する。
シフトサイリスタＴ及び発光制御サイリスタＳは、ｎｐｎｐ構造のサイリスタである。サイリスタは、ｎ型のカソードＫ（以下では、カソードＫと表記する。以下同様とする。）、ｐ型のゲートＧｐ（ｐゲートＧｐ）、ｎ型のゲートＧｎ（ｎゲートＧｎ）、ｐ型のアノードＡ（アノードＡ）を備える。なお、発光制御サイリスタＳは、ｐゲートＧｐを制御に用いないため、表記しない。

結合トランジスタＱは、マルチコレクタのｎｐｎバイポーラトランジスタである。結合トランジスタＱは、ｎ型のエミッタＥ（エミッタＥ）、ｐ型のベースＢ（ベースＢ）、ｎ型のコレクタＣｆ、Ｃｓ（コレクタＣｆ、Ｃｓ）を備える。

なお、上記の符号は、シフトサイリスタＴ間、発光制御サイリスタＳ間、結合トランジスタＱ間において区別しないで用いる。後述するサイリスタを構成するバイポーラトランジスタについても同様とする、ただし、サイリスタは、後述するように、シングルコレクタのｎｐｎバイポーラトランジスタとｐｎｐバイポーラトランジスタとの組み合わせで構成されている。よって、エミッタＥ、ベースＢ、コレクタＣと表記する。以下では、図に符号を付さない場合であっても、アノードＡ、カソードＫ、ｎゲートＧｎ、ｐゲートＧｐ、エミッタＥ、ベースＢ、コレクタＣの表記を用いる。

シフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ及びＶＣＳＥＬは、例えばＧａＡｓなどのＩＩＩ－Ｖ属の化合物半導体で構成されている。ここでは、この化合物半導体の接合の順方向電圧（拡散電位）Ｖｄを１．５Ｖとし、化合物半導体で構成されるバイポーラトランジスタの飽和電圧Ｖｃを０．３Ｖとする。また、接地電位ＧＮＤを０Ｖ、電源ＶＳ１の電圧（電源電位ＶＧＫ）、及び電源ＶＳ２の電圧（発光電源電位ＶＳ２）を７Ｖとする。シフト信号ｐ１、ｐ２及び発光信号ｐＩは、Ｌレベルが０Ｖ（「Ｌ」（０Ｖ））で、Ｈレベルが７Ｖ（「Ｈ」（７Ｖ））である信号とする。そして、ＰＭＯＳトランジスタをドライバ素子とするドライバＤｒｖは、発光信号ｐＩが「Ｈ」（７Ｖ）になるとオフになり、「Ｌ」（０Ｖ）になるとオンになるとする。

図２は、シフトサイリスタＴ（１）、結合トランジスタＱ（１）、発光制御サイリスタＳ（１）及びＶＣＳＥＬ（１）により、発光装置１０の動作を説明する図である。図２（ａ）は、等価回路、図２（ｂ）は、シフトサイリスタＴ（１）と結合トランジスタＱ（１）との部分における断面図である。図２（ａ）では、シフトサイリスタＴ（２）を合わせて示している。

図２（ａ）に示すように、シフトサイリスタＴ（１）は、ｎｐｎバイポーラトランジスタＴｒ１（以下では、ｎｐｎトランジスタＴｒ１と表記する。）とｐｎｐバイポーラトランジスタＴｒ２（以下では、ｐｎｐトランジスタＴｒ２と表記する。）との組み合わせで構成されている。ｎｐｎトランジスタＴｒ１のベースＢがｐｎｐトランジスタＴｒ２のコレクタＣに接続され、ｎｐｎトランジスタＴｒ１のコレクタＣがｐｎｐトランジスタＴｒ２のベースＢに接続されている。ｎｐｎトランジスタＴｒ１のエミッタＥがシフトサイリスタＴ（１）のカソードＫ、ｎｐｎトランジスタＴｒ１のコレクタＣ（ｐｎｐトランジスタＴｒ２のベースＢ）がシフトサイリスタＴ（１）のｎゲートＧｎ、ｐｎｐトランジスタＴｒ２のコレクタＣ（ｎｐｎトランジスタＴｒ１のベースＢ）がシフトサイリスタＴ（１）のｐゲートＧｐ、ｐｎｐトランジスタＴｒ２のエミッタＥがシフトサイリスタＴ（１）のアノードＡである。

シフトサイリスタＴ（１）のカソードＫであるｎｐｎトランジスタＴｒ１のエミッタＥは、接地電位ＧＮＤが供給されるＧＮＤ端子に接続された接地線７３－１に接続されている。シフトサイリスタＴ（１）のアノードＡであるｐｎｐトランジスタＴｒ２のエミッタＥは、φ１端子に接続されたシフト信号線７２－１に接続されている。ｎゲートＧｎは、直列接続されたスタート抵抗Ｒｓと電源線抵抗Ｒｇとの接続点に接続されている。スタート抵抗Ｒｓの他方（接続点でない方）は、φ２端子に接続されたシフト信号線７２－２に接続されている。電源線抵抗Ｒｇの他方（接続点でない方）は、電源電位ＶＧＫが供給されるＶＧＫ端子に接続された電源線７１に接続されている。φ１端子には、シフト信号ｐ１が供給される。φ２端子には、シフト信号ｐ２が供給される。

ｎｐｎトランジスタである結合トランジスタＱ（１）は、ベースＢがシフトサイリスタＴ（１）のｐゲートＧｐ（ｎｐｎトランジスタＴｒ１のベースＢ及びｐｎｐトランジスタＴｒ２のコレクタＣ）に接続され、エミッタＥが接地線７３－１に接続されている。コレクタＣｆが直列接続された結合抵抗Ｒｃと電源線抵抗Ｒｇとを介して電源電位ＶＧＫが供給される電源線７１に接続されている。結合抵抗Ｒｃと電源線抵抗Ｒｇとの接続点は、シフトサイリスタＴ（２）のｎゲートＧｎに接続されている。

シフトサイリスタＴ（１）におけるｎｐｎトランジスタＴｒ１と、結合トランジスタＱ（１）とは、カレントミラー回路を構成する。つまり、ｎｐｎトランジスタＴｒ１に流れる電流に比例した電流が、結合トランジスタＱ（１）に流れる。

結合トランジスタＱ（１）のコレクタＣｓは、発光制御サイリスタＳ（１）のｎゲートＧｎに接続されるとともに、電源線抵抗ＲＬを介して、電源電位ＶＧＫが供給されるＶＧＫ端子に接続された電源線７１に接続されている。

前述したように、発光制御サイリスタＳ（１）とＶＣＳＥＬ（１）とは直列接続されている。つまり、発光制御サイリスタＳ（１）のアノードＡとＶＣＳＥＬ（１）のカソードＫとが接続されている。発光制御サイリスタＳ（１）のカソードＫが、接地線７３－２に接続されている。ＶＣＳＥＬ（１）のアノードＡが、Ｖｄｒｖ端子に接続された発光電位線７４に接続されている。Ｖｄｒｖ端子には、電源ＶＳ２から発光電流が供給される。つまり、発光制御サイリスタＳ（１）とＶＣＳＥＬ（１）との直列接続に対して、Ｖｄｒｖ端子側をオン／オフすることで、発光電流の供給が制御される。つまり、Ｖｄｒｖ端子側は、電圧印加側であって、ここでは、＋側である。

シフトサイリスタＴ（２）のアノードＡは、φ２端子に接続されたシフト信号線７２－２に接続されている。図１に示したように、奇数番号のシフトサイリスタＴのアノードＡは、シフト信号線７２－１に接続され、偶数番号のシフトサイリスタＴのアノードＡは、シフト信号線７２－２に接続されている。シフトサイリスタＴのシフト信号線７２－１、７２－２との接続関係を除いて、番号２以上のシフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ、及びＶＣＳＥＬの接続関係は、シフトサイリスタＴ（１）、結合トランジスタ（１）、発光制御サイリスタＳ（１）、及びＶＣＳＥＬ（１）と同様である。以下では、シフト信号ｐ１（φ１）、シフト信号ｐ２（φ２）と表記する場合がある。

まず、シフトサイリスタＴ（１）の動作を説明する。
初めに、電源線７１が電源電位ＶＧＫ（７Ｖ）、接地線７３が接地電位ＧＮＤ（０Ｖ）に設定され、シフト信号ｐ１（φ１）、ｐ２（φ２）が「Ｌ」（０Ｖ）であるとする。この時、シフトサイリスタＴ（１）を構成するｎｐｎトランジスタＴｒ１、ｐｎｐトランジスタＴｒ２は、オフ状態にある。シフトサイリスタＴ（１）のｎゲートＧｎは、直列接続されたスタート抵抗Ｒｓと電源線抵抗Ｒｇとの接続点に接続されている。そして、スタート抵抗Ｒｓの他方（接続点でない方）は、「Ｌ」（０Ｖ）のシフト信号線７２－２に接続され、電源線抵抗Ｒｇの他方（接続点でない方）は、７Ｖの電源線７１に接続されている。よって、ｎゲートＧｎは、電圧差（７Ｖ）がスタート抵抗Ｒｓと電源線抵抗Ｒｇとで分圧された電圧になる。スタート抵抗Ｒｓと電源線抵抗Ｒｇとの抵抗比を、一例として１：５とすると、ｎゲートＧｎは、１．１７Ｖになる。なお、発光信号ｐＩは、「Ｈ」（７Ｖ）であって、ドライバＤｒｖはオフである。よって、発光電位線７４には、発光電源電位ＶＳ２が印加されていない。この状態を初期状態と表記する。

ここで、シフト信号ｐ１（φ１）が「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行すると、シフトサイリスタＴ（１）のｐｎｐトランジスタＴｒ２のエミッタＥ（「Ｈ」（７Ｖ））とベースＢ（ｐゲートＧｐ）（１．１７Ｖ）との電圧差（５．８３Ｖ）が順方向電圧Ｖｄ（１．５Ｖ）以上となり、エミッタＥ－ベースＢ間が順バイアスになって、ｐｎｐトランジスタＴｒ２がオフ状態からオン状態に移行する。すると、ｐｎｐトランジスタＴｒ２のコレクタＣ（ｎｐｎトランジスタＴｒ１のベースＢ）が、エミッタＥ（「Ｈ」（７Ｖ））から飽和電圧Ｖｃ（０．３Ｖ）を引いた６．７Ｖになる。ｎｐｎトランジスタＴｒ１のエミッタＥ（０Ｖ）とベースＢ（６．７Ｖ）との電圧差（６．７Ｖ）が順方向電圧Ｖｄ（１．５Ｖ）以上となり、エミッタＥ－ベースＢ間が順バイアスになって、ｎｐｎトランジスタＴｒ１がオフ状態からオン状態に移行する。シフトサイリスタＴ（１）におけるｎｐｎトランジスタＴｒ１とｐｎｐトランジスタＴｒ２とがオン状態になるので、シフトサイリスタＴ（１）がオフ状態からオン状態に移行する。シフトサイリスタＴがオフ状態からオン状態に移行することを、ターンオンと表記する。なお、シフトサイリスタＴがオン状態からオフ状態に移行することを、ターンオフと表記する。

初期状態において、シフト信号ｐ１（φ１）が「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行するとシフトサイリスタＴ（１）がターンオンしてオフ状態からオン状態に移行する。そこで、アノードＡが「Ｈ」（７Ｖ）になるとターンオンしうる状態を、オン状態に移行可能な状態であると表記する。他の場合も同様とする。

シフトサイリスタＴ（１）がターンオンすると、シフトサイリスタＴ（１）において、ｎゲートＧｎは、飽和電圧Ｖｃの０．３Ｖになる。また、アノードＡは、電流制限抵抗Ｒ１及びシフトサイリスタＴ（１）の内部抵抗により決まる電圧になる。ここでは、アノードＡは、２．０Ｖになるとする。つまり、シフトサイリスタＴ（１）がターンオンすると、シフト信号線７２－１は、７Ｖから２．０Ｖに移行する。すると、シフトサイリスタＴ（１）のｐゲートＧｐは、１．７Ｖになる。

以上説明したように、シフトサイリスタＴ（１）は、ｎゲートＧｎの電圧がアノードＡの電圧より順方向電圧Ｖｄ（１．５Ｖ）以上低い値となれば、ターンオンする。なお、シフトサイリスタＴ（１）は、シフト信号線７２－１の電圧（アノードＡ－カソードＫ間の電圧）が、上記の２．０Ｖ未満になると、ターンオフする。例えば、アノードＡが「Ｌ」（０Ｖ）になると、アノードＡ－カソードＫ間の電圧差が０Ｖになるので、シフトサイリスタＴ（１）は、ターンオフする。一方、シフト信号線７２－１の電圧（アノードＡ－カソードＫ間の電圧差）が２．０Ｖ以上であれば、シフトサイリスタＴ（１）のオン状態が維持される。よって、２．０Ｖを維持電圧と表記する。なお、維持電圧が印加されていても、シフトサイリスタＴ（１）をオン状態に維持するための電流が流れていないと、シフトサイリスタＴ（１）のオン状態は維持されない。オン状態を維持する電流を維持電流と表記する。

次に、結合トランジスタＱ（１）の動作を説明する。
シフトサイリスタＴ（１）がオフ状態であれば、ｎｐｎトランジスタＴｒ１は、オフ状態である。よって、結合トランジスタＱ（１）も、オフ状態である。このとき、結合トランジスタＱ（１）において、エミッタＥは、接地電位ＧＮＤ（０Ｖ）に設定されている。コレクタＣｆは、直列に接続された電源線抵抗Ｒｇと結合抵抗Ｒｃとを介して電源電位ＶＧＫ（７Ｖ）になっている。また、コレクタＣｓは、電源線抵抗ＲＬを介して電源電位ＶＧＫ（７Ｖ）になっている。

シフトサイリスタＴ（１）がターンオンする、つまりｎｐｎトランジスタＴｒ１がオン状態になると、上述したように、シフトサイリスタＴ（１）のｐゲートＧｐが１．７Ｖになる。すると、結合トランジスタＱ（１）はベースＢがシフトサイリスタＴ（１）のｐゲートＧｐに接続されているので、エミッタＥ－ベースＢ間が順方向電圧Ｖｄ（１．５Ｖ）以上、つまり順バイアスになり、結合トランジスタＱ（１）は、オフ状態からオン状態に移行する。すると、コレクタＣｆ、Ｃｓが飽和電圧Ｖｃ（０．３Ｖ）となる。電源線抵抗Ｒｇと結合抵抗Ｒｃとの接続点（シフトサイリスタＴ（２）のｎゲートＧｎ）は、電源線７１の電圧（７Ｖ）とコレクタＣｆの電圧（０．３Ｖ）との電圧差（６．７Ｖ）が電源線抵抗Ｒｇと結合抵抗Ｒｃとで分圧された電圧となる。電源線抵抗Ｒｇと結合抵抗Ｒｃとの抵抗比を一例として５：１とすると、電源線抵抗Ｒｇと結合抵抗Ｒｃとの接続点（シフトサイリスタＴ（２）のｎゲートＧｎ）は、１．４２Ｖとなる。

シフトサイリスタＴ（２）のアノードＡは、シフト信号ｐ２（φ２）が供給されるシフト信号線７２－２に接続されている。シフト信号ｐ２（φ２）が「Ｌ」（０Ｖ）であると、シフトサイリスタＴ（２）は、ターンオンしない。シフト信号ｐ２（φ２）が「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行すると、シフトサイリスタＴ（２）のアノードＡが「Ｈ」（７Ｖ）になり、ｎゲートＧｎ（１．４２Ｖ）との電圧差（５．５８Ｖ）が順方向電圧Ｖｄ（１．５Ｖ）以上、つまりｎゲートＧｎ－アノードＡ間が順バイアスになって、シフトサイリスタＴ（２）がターンオンする。このように複数の素子があって、その複数の素子のうちターンオンする素子が次々に移行していく動作がシフト動作である。また、本明細書の実施の形態において、このシフト動作によってターンオンやターンオフさせられる素子がシフト素子である。シフト素子としてシフトサイリスタを用いると、シフト動作をさせやすい。

最後に、発光制御サイリスタＳ（１）及びＶＣＳＥＬ（１）の動作を説明する。
結合トランジスタＱ（１）のコレクタＣｓは、発光制御サイリスタＳ（１）のｎゲートＧｎに接続されている。よって、結合トランジスタＱ（１）のコレクタＣｓが飽和電圧Ｖｃ（０．３Ｖ）となると、発光制御サイリスタＳ（１）のｎゲートＧｎが０．３Ｖになる。このとき、発光制御サイリスタＳ（１）のアノードＡは、ＶＣＳＥＬ（１）を介して発光電位線７４に接続されている。発光信号ｐＩが「Ｈ」（７Ｖ）であるので、ドライバＤｒｖは、オフである。よって、発光電位線７４には、発光電源電位ＶＳ２（７Ｖ）が印加されていない。

発光信号ｐＩが「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行すると、ドライバＤｒｖがオフからオンになる。すると、発光電位線７４には、発光電源電位ＶＳ２（７Ｖ）が印加される。発光制御サイリスタＳ（１）のｎゲートＧｎは０．３Ｖであるので、発光電位線７４の電圧がｎゲートＧｎ（０．３Ｖ）よりも、２Ｖｄ＝３．０Ｖ以上高ければ、発光制御サイリスタＳ（１）のアノードＡ－ｎゲートＧｎ間が順バイアスとなり、発光制御サイリスタＳ（１）がターンオンする。すると、直列接続されたＶＣＳＥＬ（１）と発光制御サイリスタＳ（１）との間に電流が流れて、ＶＣＳＥＬ（１）が発光する。ＶＣＳＥＬ（１）が発光すると、発光電位線７４は、約３Ｖになる。なお、結合トランジスタＱ（１）がオンになり、発光制御サイリスタＳ（１）のｎゲートＧｎが０．３Ｖになった状態は、ドライバＤｒｖがオンになるとＶＣＳＥＬ（１）が発光する状態である。この状態をＶＣＳＥＬ（１）が発光可能な状態と表記する。発光制御サイリスタＳは、ｎゲートＧｎの電位によって、ＶＣＳＥＬの発光を制御するので、発光制御サイリスタと表記する。

すなわち、電源線７１が電源電位ＶＧＫ（７Ｖ）、接地線７３が接地電位ＧＮＤ（０Ｖ）に設定され、シフト信号ｐ１（φ１）、ｐ２（φ２）が「Ｌ」（０Ｖ）であり、ドライバＤｒｖがオフであって、発光電位線７４に発光電源電位ＶＳ２（７Ｖ）が印加されていない状態が初期状態である。初期状態では、シフトサイリスタＴ（１）がオン状態に移行可能な状態になる。

ここで、シフト信号ｐ１（φ１）（シフト信号線７２－１）が「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行すると、シフトサイリスタＴ（１）がターンオンしてオフ状態からオン状態に移行する。シフトサイリスタＴ（１）がターンオンすると、結合トランジスタＱ（１）がオフ状態からオン状態に移行する。すると、発光制御サイリスタＳ（１）のｎゲートＧｎが飽和電圧Ｖｃ（０．３Ｖ）になって、ＶＣＳＥＬ（１）が発光可能な状態になる。また、結合トランジスタＱ（１）がオン状態になると、シフトサイリスタＴ（２）がオン状態に移行可能な状態になる。そして、シフト信号ｐ２（φ２）（シフト信号線７２－２）が「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行すると、シフトサイリスタＴ（２）がターンオンする。なお、シフトサイリスタＴ（１）は、シフト信号ｐ１（φ１）（シフト信号線７２－１）が「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行すると、カソードＫとアノードＡとが「Ｌ」（０Ｖ）になって、ターンオフする。他のシフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ及びＶＣＳＥＬも同様に動作する。

図２（ｂ）に示すように、発光装置１０は、複数の半導体層が積層されて構成されている（後述する図３参照）。図２（ｂ）では、シフトサイリスタＴ（１）及び結合トランジスタＱ（１）であって、ｎ型の半導体基板８０、ｎ型の半導体層８１、ｐ型の半導体層８２、ｎ型の半導体層８３、及びｐ型の半導体層８４が積層された部分を示す。シフトサイリスタＴ（１）は、ｎ型の半導体層８１をカソードＫ、ｐ型の半導体層８２をｐゲートＧｐ、ｎ型の半導体層８３をｎゲートＧｎ、及びｐ型の半導体層８４をアノードＡとして構成されている。一方、結合トランジスタＱ（１）は、ｎ型の半導体層８１をエミッタＥ、ｐ型の半導体層８２をベースＢ、ｎ型の半導体層８３をコレクタＣｆ、Ｃｓとして構成されている。ここで、シフトサイリスタＴ（１）のカソードＫと結合トランジスタＱ（１）のエミッタＥとは、ｎ型の半導体層８１を介して電気的に接続されている。同様に、シフトサイリスタＴ（１）のｐゲートＧｐと結合トランジスタＱ（１）のベースＢとは、ｐ型の半導体層８２を介して電気的に接続されている。そして、シフトサイリスタＴ（１）のｎゲートＧｎと結合トランジスタＱ（１）のコレクタＣｆ、Ｃｓとは、共にｎ型の半導体層８３で構成されているが、分離されている。他のシフトサイリスタＴ、結合トランジスタＱも同様である。

図３は、発光装置１０のレイアウト及び断面を説明する図である。図３（ａ）は、レイアウト、図３（ｂ）は、図３（ａ）のＩＩＩＢ－ＩＩＩＢ線での断面である。図３（ａ）では、シフトサイリスタＴ（１）～Ｔ（４）、結合トランジスタＱ（１）～Ｑ（４）、発光制御サイリスタＳ（１）～Ｓ（４）及びＶＣＳＥＬ（１）～ＶＣＳＥＬ（４）を中心に示している。図３（ｂ）では、ＶＣＳＥＬ（１）、発光制御サイリスタＳ（１）、シフトサイリスタＴ（１）、結合トランジスタＱ（１）、発光制御サイリスタＳ（１）に接続された電源線抵抗ＲＬの部分の断面を示している。

図３（ｂ）に示すように、発光装置１０は、ｎ型の半導体基板８０上にｎ型の半導体層８１、ｐ型の半導体層８２、ｎ型の半導体層８３、ｐ型の半導体層８４、トンネル接合層８５、ｎ型の半導体層８６、活性層８７、及びｐ型の半導体層８８が積層されて構成されている。そして、シフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ、ＶＣＳＥＬなどの素子は、一部の半導体層がエッチングにより除去されて分離された複数のアイランドから構成されている。なお、アイランドは、メサと表記されることがあり、アイランド（メサ）を形成するエッチングをメサエッチングと表記されることがある。以下では、発光制御サイリスタＳ（１）、ＶＣＳＥＬ（１）が設けられるアイランド３０１、シフトサイリスタＴ（１）、結合トランジスタＱ（１）が設けられるアイランド３０２などを中心にアイランド（アイランド３０１～３０７）を説明する。

アイランド３０１に、発光制御サイリスタＳ（１）とＶＣＳＥＬ（１）とが積層されて設けられている。アイランド３０２に、図２（ｂ）に示したシフトサイリスタＴ（１）及び結合トランジスタＱ（１）が設けられている。アイランド３０３に電源線抵抗ＲＬ、アイランド３０４に電源線抵抗Ｒｇ及び結合抵抗Ｒｃが設けられている。アイランド３０５に電源線抵抗Ｒｇ及びスタート抵抗Ｒｓが設けられている。アイランド３０６に電流制限抵抗Ｒ１、アイランド３０７に電流制限抵抗Ｒ２が設けられている。そして、ｎ型の半導体基板８０の裏面に裏面電極７９が設けられている。

以下では、図３（ａ）、（ｂ）を参照してレイアウト及び断面を説明する。
アイランド３０１の周囲は、ｎ型の半導体層８１、ｐ型の半導体層８２、ｎ型の半導体層８３、ｐ型の半導体層８４、トンネル接合層８５、ｎ型の半導体層８６、活性層８７、ｐ型の半導体層８８がエッチングにより除去されている。半導体層８８上にｐ型の半導体層とオーミック接触しやすいｐオーミック電極３２１が設けられている。ｐ型の半導体層８８、活性層８７、ｎ型の半導体層８６、トンネル接合層８５、及びｐ型の半導体層８４を除去して露出させたｎ型の半導体層８３上にｎ型の半導体層とオーミック接触しやすいｎオーミック電極３３１が設けられている。発光制御サイリスタＳ（１）は、ｎ型の半導体層８１をカソードＫ、ｐ型の半導体層８２をｐゲートＧｐ（ｐゲート層）、ｎ型の半導体層８３をｎゲートＧｎ（ｎゲート層）、ｎ型の半導体層８４をアノードＡとする。ｎオーミック電極３３１は、発光制御サイリスタＳ（１）のｎゲートＧｎである。ＶＣＳＥＬ（１）は、ｎ型の半導体層８６をカソードＫ（図２（ａ）参照）、活性層８７を活性層、ｐ型の半導体層８８をアノードＡとする。

図３（ｂ）に示すように、ｎ型の半導体基板８０上に、発光制御サイリスタＳ（１）が設けられ、発光制御サイリスタＳ（１）上に、トンネル接合層８５を介して、ＶＣＳＥＬ（１）が設けられている。トンネル接合層８５は、発光制御サイリスタＳ（１）のｐ型の半導体層８４とＶＣＳＥＬ（１）のｎ型の半導体層８６とが、逆バイアスになって電流が流れにくくなることを抑制する。トンネル接合層８５は、ｎ型の不純物を高濃度に添加したｎ^＋＋層と、ｐ型の不純物を高濃度に添加したｐ^＋＋層との接合であって、逆バイアスであってもトンネル効果によって電流が流れる。

アイランド３０１は、ｎオーミック電極３３１が設けられる部分を除いて、円柱状である。ｐオーミック電極３２１は、円柱状であるアイランド３０１のｐ型の半導体層８８上に、円環状に設けられている。そして、エッチングにより露出させたｐ型の半導体層８６を構成する半導体層の一部が円柱状の外周部から酸化されることで、円環状に電流が流れにくい電流阻止部βとなっている。一方、酸化されなかった中央部は、電流が流れやすい電流通過部αとなっている。そして、円環状のｐオーミック電極３２１の中央部から光が出射される。なお、電流阻止部βは、ｐ型の半導体層８６に、ＡｌＡｓ層やＡｌ濃度が高いＡｌＧａＡｓ層を設け、露出した外周部から酸化させて、Ａｌを酸化することで構成される。ＶＣＳＥＬ（１）の周辺部は、エッチングに起因した欠陥が多く、非発光再結合が起こりやすい。よって、電流阻止部βを設けることで、非発光再結合に消費される電力が抑制される。電流阻止部βを設けることで、低消費電力化及び光取り出し効率の向上が図れる。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。

アイランド３０２は、ｐ型の半導体層８８、活性層８７、ｎ型の半導体層８６、及びトンネル接合層８５がエッチングにより除去されている。そして、アイランド３０２の周囲は、ｐ型の半導体層８４、ｎ型の半導体層８３、ｐ型の半導体層８２、ｎ型の半導体層８１がエッチングにより除去されている。ｐ型の半導体層８４上にｐオーミック電極３２２が設けられている。ｐオーミック電極３２２は、シフトサイリスタＴ（１）のアノードＡに接続される電極（アノードＡ電極）であって、シフト信号ｐ１（φ１）が供給されるシフト信号線７２－１に接続されている。ｐ型の半導体層８４を除去して露出させたｎ型の半導体層８３上にｎオーミック電極３３２、３３３、３３４が設けられている。ｎオーミック電極３３２、３３４は、結合トランジスタＱ（１）のコレクタＣｓ、Ｃｆに接続される電極（コレクタＣｓ、Ｃｆ電極）である。なお、ｐオーミック電極３２２とｎオーミック電極３３２、３３４との間のｎ型の半導体層８３は除去されている（図２（ｂ）参照）。ｎオーミック電極３３３は、シフトサイリスタＴ（１）のｎゲートＧｎに接続される電極（ｎゲートＧｎ電極）である。

アイランド３０３は、アイランド３０２と同様に、ｐ型の半導体層８８、活性層８７、ｎ型の半導体層８６、及びトンネル接合層８５がエッチングにより除去されている。そして、アイランド３０３の周囲は、ｐ型の半導体層８４、ｎ型の半導体層８３、ｐ型の半導体層８２、ｎ型の半導体層８１がエッチングにより除去されている。さらに、ｐ型の半導体層８４が除去されている。露出されたｎ型の半導体層８３上に、ｎオーミック電極３３５、３３６が設けられている。ｎオーミック電極３３５、３３６間におけるｎ型の半導体層８３が電源線抵抗ＲＬである。

アイランド３０４は、アイランド３０３と同様に構成されている。ｐ型の半導体層８４が除去されて露出されたｎ型の半導体層８３上に、３個のｎオーミック電極３３７、３３８、３３９が設けられている。そして、ｎオーミック電極３３７、３３８間におけるｎ型の半導体層８３が結合抵抗Ｒｃ、ｎオーミック電極３３８、３３９間におけるｎ型の半導体層８３が電源線抵抗Ｒｇである。

アイランド３０５は、アイランド３０４と同様に構成され、スタート抵抗Ｒｓと電源線抵抗Ｒｇが設けられている。アイランド３０６、３０７は、アイランド３０３と同様に構成され、電流制限抵抗Ｒ１、Ｒ２が設けられている。

次に、接続関係を説明する。なお、接続に用いられる配線（電源線７１、シフト信号線７２－１、７２－２、発光電位線７４など）を直線で示している。
アイランド３０１のＶＣＳＥＬ（１）のアノードＡ電極であるｐオーミック電極３２１は、発光電流が供給される発光電位線７４に接続されている。アイランド３０１の発光制御サイリスタＳ（１）のｎゲートＧｎ電極であるｎオーミック電極３３１は、アイランド３０２の結合トランジスタＱ（１）のコレクタＣｓ電極であるｎオーミック電極３３２に接続されている。ｎオーミック電極３３２は、アイランド３０３に設けられた電源線抵抗ＲＬの一方のｎオーミック電極３３５に接続されている。アイランド３０３の他方のｎオーミック電極３３６は、電源電位ＶＧＫが供給される電源線７１に接続されている。

アイランド３０２のシフトサイリスタＴ（１）のアノードＡ電極であるｐオーミック電極３２２は、シフト信号線７２－１に接続さている。シフト信号線７２－１は、アイランド３０６に設けられた電流制限抵抗Ｒ１を介して、シフト信号ｐ１が供給されるφ１端子に接続されている。アイランド３０２のシフトサイリスタＴ（１）のｎゲートＧｎ電極であるｎオーミック電極３３３は、アイランド３０５に設けられた電源線抵抗Ｒｇとスタート抵抗Ｒｓとの接続点であるｎオーミック電極（符号なし）に接続されている。アイランド３０２の結合トランジスタＱ（１）のコレクタＣｆ電極であるｎオーミック電極３３４は、アイランド３０４の結合抵抗Ｒｃの一方のｎオーミック電極３３７に接続されている。

アイランド３０４の結合抵抗Ｒｃの他方のｎオーミック電極３３８は、シフトサイリスタＴ（２）のｎゲートＧｎ電極であるｎオーミック電極（符号なし）に接続されている。アイランド３０４の電源線抵抗Ｒｇの他方の電極であるｎオーミック電極３３９は、電源線７１に接続されている。

アイランド３０５のスタート抵抗Ｒｓの一方のｎオーミック電極（符号なし）は、シフト信号線７２－２に接続されている。アイランド３０５の電源線抵抗Ｒｇの他方のｎオーミック電極（符号なし）は、電源線７１に接続されている。シフト信号線７２－２は、アイランド３０７に設けられた電流制限抵抗Ｒ２を介してシフト信号ｐ２（φ２）が供給されるφ２端子に接続されている。

なお、シフト信号線７２－１は、奇数番号のシフトサイリスタＴのアノードＡ電極であるｐオーミック電極に接続され、シフト信号線７２－２は、偶数番号のシフトサイリスタＴのアノードＡ電極であるｐオーミック電極に接続されている。そして、ｎ型の半導体基板８０の裏面に設けられた裏面電極７９が、接地電位ＧＮＤに設定されている。

他のシフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ、及びＶＣＳＥＬは、シフトサイリスタＴ（１）、結合トランジスタＱ（１）、発光制御サイリスタＳ（１）及びＶＣＳＥＬ（１）と同様に構成されている。

以上説明したように、発光装置１０は、１の半導体で構成された半導体基板８０に設けられている。

図４は、第１の実施の形態が適用される、光源装置１を動作させるタイミングチャートである。横軸は時間であって、時刻ａ～時刻ｒのアルファベット順に経過するとする。図４では、シフト信号ｐ１、ｐ２及び発光信号ｐＩの時間に対する変化を示し、オン状態になるシフトサイリスタＴ、発光制御サイリスタＳ及びＶＣＳＥＬの番号を表記している。なお、ＶＣＳＥＬ及び発光制御サイリスタＳは、ＶＣＳＥＬ／Ｓと表記する。

ここでは、図１に示した発光装置１０において、ＶＣＳＥＬ（１）とＶＣＳＥＬ（６）とを発光させるとする。なお、初期状態からＶＣＳＥＬ（１）を発光させた後、発光装置１０を初期状態に戻したのちに、ＶＣＳＥＬ（６）を発光させる。なお、ＶＣＳＥＬ（１）及びＶＣＳＥＬ（６）を、間欠的に複数回（図４では、５回）発光させるとする。なお、間欠的な発光を発光パルスと表記する。このようにすることで、ＶＣＳＥＬを任意に選んで発光させられる。言い換えると、ＶＣＳＥＬをランダムに発光させられる。

図２で説明したように、ＶＣＳＥＬ（１）は、シフトサイリスタＴ（１）をオン状態にすることで発光させられる。ＶＣＳＥＬ（６）は、シフトサイリスタＴ（６）をオン状態にすることで発光させられる。シフトサイリスタＴは、オン状態になることで、発光させるＶＣＳＥＬを設定する。

図１を参照しつつ、図４のタイミングチャートを説明する。
時刻ａの前は、初期状態である。初期状態とは、電源線７１が電源電位ＶＧＫ（７Ｖ）、接地線７３が接地電位ＧＮＤ（０Ｖ）に設定され、シフト信号ｐ１（φ１）、ｐ２（φ２）が「Ｌ」（０Ｖ）であり、発光信号ｐＩが「Ｈ」（７Ｖ）でドライバＤｒｖがオフである状態である。よって、発光電位線７４は、発光電源電位ＶＳ２が印加されていない。このとき、シフトサイリスタＴ（１）は、オン状態に移行可能な状態になっている。

時刻ａにおいて、シフト信号ｐ１を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（１）がターンオンする。すると、ＶＣＳＥＬ（１）が発光可能な状態になる。
時刻ｂにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させる。ドライバＤｒｖがオフからオンになり、ＶＣＳＥＬ（１）が発光する。

時刻ｃにおいて、シフト信号ｐ１を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（１）がターンオフしてオン状態からオフ状態に移行する。
また、時刻ｃにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、ＶＣＳＥＬ（１）が発光を停止（消光）する。
この後、時刻ｃから時刻ｄまでの間において、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）へ、「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）へと４回変化させることで、ＶＣＳＥＬ（１）を４回発光させる。

時刻ｃから時刻ｄまでの間において、シフト信号ｐ１（φ１）は「Ｌ」（０Ｖ）であって、シフトサイリスタＴ（１）はオフ状態で電流が流れていない。他のシフトサイリスタＴも同様である。よって、シフト部１２（図１参照）において電力が消費されることが抑制される。

時刻ｄにおいて、初期状態になる。このとき、シフトサイリスタＴ（１）が、再びオン状態に移行可能な状態になっている。

時刻ｅにおいて、シフト信号ｐ１を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、時刻ａと同様に、シフトサイリスタＴ（１）がターンオンする。
時刻ｆにおいて、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（２）がターンオンする。

時刻ｇにおいて、シフト信号ｐ１を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（１）がターンオフする。
以下順に、時刻ｈにおいて、シフトサイリスタＴ（３）をターンオンさせ、時刻ｉにおいて、シフトサイリスタＴ（２）をターンオフさせる。さらに。時刻ｊにおいて、シフトサイリスタＴ（４）をターンオンさせ、時刻ｋにおいて、シフトサイリスタＴ（３）をターンオフさせる。時刻ｌにおいて、シフトサイリスタＴ（５）をターンオンさせ。時刻ｍにおいて、シフトサイリスタＴ（４）をターンオフさせる。時刻ｎにおいて、シフトサイリスタＴ（６）をターンオンさせ、時刻ｏにおいて、シフトサイリスタＴ（５）をターンオフさせる。このとき、ＶＣＳＥＬ（６）が発光可能な状態になる。

時刻ｐにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させる。ドライバＤｒｖがオフからオンになり、時刻ｂと同様に、ＶＣＳＥＬ（６）が発光する。

時刻ｑにおいて、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（６）がターンオフする。
また、時刻ｑにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、ＶＣＳＥＬ（６）が発光を停止（消光）する。
この後、時刻ｑから時刻ｒまでの間において、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）へ、「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）へと４回変化させることで、ＶＣＳＥＬ（１）を４回発光させている。

時刻ｑから時刻ｒまでの間において、シフト信号ｐ２（φ１）は「Ｌ」（０Ｖ）であって、シフトサイリスタＴ（６）はオフ状態で電流が流れていない。他のシフトサイリスタＴも同様である。よって、シフト部１２（図１参照）において、電力が消費されることが抑制される。

シフト部１２は、隣接する２個のシフトサイリスタＴの内、シフトの上流側に位置するシフトサイリスタＴをオン状態にした後、シフトの下流側に位置するシフトサイリスタＴをオン状態にし、その後、シフトの上流側に位置するシフトサイリスタＴをオフ状態にする。このように、シフト部１２では、隣接する２個のシフトサイリスタＴが同時にオン状態になる期間（例えば、時刻ｆから時刻ｇまでの間）を設けた、位相が１８０度ずれたシフト信号（シフト信号ｐ１及びシフト信号ｐ２）によるシフト動作により、シフトサイリスタＴのオン状態がシフトされる。シフト部１２をシフトサイリスタＴで構成することで、オン状態のシフトが容易になる。

時刻ｃにおいてシフト信号ｐ１を「Ｌ」（０Ｖ）、時刻ｑにおいてシフト信号ｐ２を「Ｌ」（０Ｖ）にすることで、シフト部１２は確実にオフ状態になる。つまり、シフト信号ｐ１、ｐ２を接地電位に設定することで、シフト部１２をオフ状態にしやすい。

時刻ａから時刻ｄまでの期間が、ＶＣＳＥＬ（１）を発光させるサイクルである。また、時刻ｅから時刻ｒまでの期間が、ＶＣＳＥＬ（６）を発光させるサイクルである。ここでは、１サイクルで１個のＶＣＳＥＬを発光させている。ＶＣＳＥＬ（１）を発光させるサイクル（時刻ａから時刻ｄまでの期間）が終了した後、直ちにＶＣＳＥＬ（６）を発光させるサイクルが開始させられる。つまり、このように、シフト部１２における全てのシフトサイリスタＴのシフトが完了する前に、シフト部１２をオフ状態にすると、発光させるＶＣＳＥＬの設定に要する時間が短くなる。なお、図４ではＶＣＳＥＬ（１）を発光させるサイクル中にシフトサイリスタＴ（１）をオフ状態にしている。しかし、シフトサイリスタＴ（１）をオフ状態にするタイミングは、全てのシフトサイリスタＴのシフト、具体的にはシフトサイリスタＴ（６）までのシフトが完了する前であればよい。例えば、図示はしていないが、ＶＣＳＥＬ（１）を発光させた後の時刻ｄとＶＣＳＥＬ（６）を発光させるサイクルが開始される時刻ｅとの間のシフトサイリスタＴをシフトさせるのに必要な時間と電力とが少しでも低減できればよく、シフトサイリスタＴ（２）及びシフトサイリスタＴ（３）がターンオンした後にシフト部１２をオフ状態にしてもよい。ただし、この場合、発光信号ｐＩを供給するタイミングによっては、発光制御サイリスタＳ（１）のｎゲートＧｎの電圧より発光制御サイリスタＳ（３）のｎゲートＧｎの電圧が低い場合が生じる。すると、ＶＣＳＥＬ（３）／発光制御サイリスタＳ（３）がオンしてしまう。よって、ＶＣＳＥＬ（１）を発光させたら、シフト部１２（ここでは、シフトサイリスタＴ（１））をオフ状態にするのがよい。

図５は、第１の実施の形態が適用されない、光源装置１を動作させるタイミングチャートである。なお、このタイミングチャートを従来例と表記する。発光装置１０は、同じであり、図５の横軸は、図４と同様である。

図５に示す従来例では、ＶＣＳＥＬ（１）の発光を間欠的に繰り返す時刻ｃから時刻ｄまでの期間において、シフトサイリスタＴ（１）をオン状態に維持している。同様に、ＶＣＳＥＬ（６）が発光を間欠的に繰り返す時刻ｑから時刻ｒまでの期間において、シフトサイリスタＴ（６）をオン状態に維持している。これらの期間において、シフトサイリスタＴ（１）又はシフトサイリスタＴ（６）には、オン状態を維持する電流が流れ続けている。よって、従来例は、図４に示した第１の実施の形態が適用されるタイミングチャートで示した光源装置１の動作に比べ、電力の消費が多い。

図４、図５に示すように、発光パルスのデューティが、例えば数％と小さい場合には、図５に示すように、時刻ｃから時刻ｄまでの期間及び時刻ｑから時刻ｒまでの期間において、シフト部１２をオン状態にしておくと、相対的に発光部１１の消費電力に対するシフト部１２の消費電力の割合が大きくなってしまう。そこで、図４では、時刻ｃから時刻ｄまでの期間及び時刻ｑから時刻ｒまでの期間において、シフト部１２をオフ状態にし、シフト部１２での消費電力を低減している。

次に、シフトサイリスタＴをオフ状態にした期間（例えば、図４における時刻ｃから時刻ｄまでの期間）において、ＶＣＳＥＬを間欠的に発光させることを説明する。

図６は、発光制御サイリスタＳ（１）とＶＣＳＥＬ（１）との直列接続において、発光制御サイリスタＳ（１）におけるｎゲートＧｎの電圧及びＶＣＳＥＬ（１）の発光電流のシミュレーション結果を示す図である。図６（ａ）は、設定したタイミングチャート、図６（ｂ）は、発光制御サイリスタＳ（１）のｎゲートＧｎの電圧及びＶＣＳＥＬ（１）の発光電流である。図６（ａ）は、図４に示したタイミングチャートの時刻ａから始まる一部である。なお、時刻ｃから時刻ｄ（図４参照）までの間に、時刻ｓから時刻ｙをアルファベット順に追加している。図６（ｂ）では、横軸が時間（ｎｓ）、左縦軸が発光制御サイリスタＳ（１）のｎゲートＧｎの電圧（Ｖ）である。また、右縦軸がＶＣＳＥＬ（１）の発光電流（ｍＡ）である。

図６（ａ）の設定したタイミングチャートを説明する。
時刻ａにおいて、シフト信号ｐ１を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、シフトサイリスタＴ（１）をターンオンさせる。時刻ｂにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ＶＣＳＥＬ（１）を発光させる。この時刻を図６（ｂ）の時間軸における１００ｎｓとする。そして、時刻ｂから１０ｎｓ経過した時刻ｃにおいて、シフト信号ｐ１を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、シフトサイリスタＴ（１）をターンオフさせる。時刻ｃから１０ｎｓ経過した時刻ｓにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（１）を消光させる。時刻ｓから１００ｎｓ休止した時刻ｔにおいて再び発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ＶＣＳＥＬ（１）を再発光させる。この後、時刻ｂから時刻ｔの発光信号ｐＩを繰り返させる。つまり、ＶＣＳＥＬ（１）は、１００ｎｓの時刻ｂから２０ｎｓ間発光して消光し、１００ｎｓ休止した後に２０ｎｓ再発光する。そして、同じ時間間隔で再発光を繰り返す。時刻ｂからの発光が１回目の発光、時刻ｔからの発光が２回目の発光、時刻ｖからの発光が３回目の発光、時刻ｘからの発光が４回目の発光である。

図６（ｂ）は、図１の発光電流制限抵抗ＲＩを１００Ω、電源ＶＳ１の電源電位ＶＧＫ、電源ＶＳ２の発光電源電位ＶＳ２を共に７Ｖとして、シミュレーションした結果である。そして、電源線抵抗ＲＬを、５０ｋΩ、１００ｋΩ、１５０ｋΩ、２００ｋΩ、２５０ｋΩ、及び３００ｋΩとした。

上記値の電源線抵抗ＲＬの全てにおいて、時刻ｂからの１回目の発光が見られた。しかし、電源線抵抗ＲＬが５０ｋΩでは、時刻ｔからの２回目が見られなかった。一方、電源線抵抗ＲＬが１００ｋΩ、１５０ｋΩ、２００ｋΩ、２５０ｋΩ、及び３００ｋΩでは、時刻ｔからの２回目の発光が見られた。

図６（ｂ）に示すように、ＶＣＳＥＬ（１）が発光すると、発光制御サイリスタＳ（１）のｎゲートＧｎがほぼ０Ｖになる。しかし、ＶＣＳＥＬ（１）が消光すると、直列接続された発光制御サイリスタＳ（１）とＶＣＳＥＬ（１）とに電流が流れなくなる。ｎゲートＧｎは、電源線抵抗ＲＬを介して電源電位ＶＧＫに接続されている。よって、ｎゲートＧｎの電圧は、電源電位ＶＧＫ（７Ｖ）に向かって徐々に上昇する。

ＶＣＳＥＬ（１）が再発光するタイミング（例えば、時刻ｔ、ｖ、ｘ）において、ｎゲートＧｎの電圧と発光電源電位ＶＳ２との電圧差が、発光制御サイリスタＳ（１）のアノードＡ－ｎゲートＧｎ間のｐｎ接合とＶＣＳＥＬ（１）のｐｎ接合とが共に順バイアスになる電圧以上、つまり２×順方向電圧Ｖｄ（３Ｖ）以上であれば、ＶＣＳＥＬ（１）が再発光する。発光電源電位ＶＳ２が７Ｖの場合、ｎゲートＧｎの電圧が４Ｖ以下であれば、再発光が可能になる。逆に、再発光しなくする（再発光を不能にする）には、発光制御サイリスタＳ（１）のアノードＡ－ｎゲートＧｎ間のｐｎ接合とＶＣＳＥＬ（１）のｐｎ接合とが共に順バイアスになる電圧未満、つまり２×順方向電圧Ｖｄ（３Ｖ）未満であればよい。発光電源電位ＶＳ２が７Ｖの場合、ｎゲートＧｎの電圧が４Ｖを超えれば、再発光が不能になる。

図６（ｂ）に示すように、２回目の発光において、電源線抵抗ＲＬが１００ｋΩ、１５０ｋΩ、２００ｋΩ、２５０ｋΩ、及び３００ｋΩである場合には、ｎゲートＧｎの電圧が、３．８Ｖ以下であって、４Ｖ以下である。これらの場合は、再発光が可能である。
一方、電源線抵抗ＲＬが５０ｋΩである場合には、ｎゲートＧｎの電圧が４．６Ｖで、４Ｖを超える。この場合は、再発光が不能である。

再発光が可能な場合、ＶＣＳＥＬが消光してから、ＶＣＳＥＬが再発光するまでの期間が、再発光が可能な期間ｔ_ｍ（例えば、時刻ｓから時刻ｔまでの期間）である。例えば、図６（ｂ）に示す、電源線抵抗ＲＬが１００ｋΩ以上の場合、再発光が可能な期間ｔ_ｍは、１００ｎｓである。そして、ＶＣＳＥＬが消光した時刻から、発光制御サイリスタＳのアノードＡ－ｎゲートＧｎ間のｐｎ接合とＶＣＳＥＬのｐｎ接合とを共に順バイアスにする電圧（２×順方向電圧Ｖｄ）になるまでの期間が、再発光が可能な期間ｔ_ｍの最大期間ｔ_{ｍ＿ｍａｘ}である。再発が光可能な期間ｔ_ｍは、再発光が可能な最大期間ｔ_{ｍ＿ｍａｘ}より、短く設定されことがよい。逆に言えば、再発光が可能な最大期間ｔ_{ｍ＿ｍａｘ}を超えた期間は、再発光が不能な期間である。よって、再発光が可能な期間は、再発光が不能な期間以下に設定されることがよい。これにより、ＶＣＳＥＬを確実に再発光させられる。

ｎゲートＧｎの電圧の変化は、電源線抵抗ＲＬと、発光制御サイリスタＳのｎゲートＧｎ－カソードＫ間の寄生容量との積である時定数で決められる。よって、再発光が可能な期間ｔ_ｍを長くしたい場合には、電源ＶＳ１、ＶＳ２の電圧を高くする、電源線抵抗ＲＬを大きくする、又は／及び発光制御サイリスタＳのｎゲートＧｎ－カソードＫ間の寄生容量を大きくすることで調整できる。

再発光が可能な期間ｔ_ｍは、再発光が可能な最大期間ｔ_{ｍ＿ｍａｘ}の１０％～８０％に設定することが好ましい。再発光が可能な期間ｔ_ｍを再発光が可能な最大期間ｔ_{ｍ＿ｍａｘ}に対して短く設定すると、発光パルス間の間隔に比べ、再発光を不能にする期間が相対的に長くなる。また、再発光が可能な期間ｔ_ｍを再発光が可能な最大期間ｔ_{ｍ＿ｍａｘ}に対して長く設定すると、再発光を不能にする期間が実時間において長くなる。

図６（ａ）では、シフト部１２のシフトサイリスタＴ（１）は、ＶＣＳＥＬ（１）が発光可能な状態に移行した時刻ａの後、ＶＣＳＥＬ（１）が発光を停止（消光）する時刻ｓの前の時刻ｃに、ターンオフさせている。これにより、ＶＣＳＥＬは、再発光が可能な状態に確実に設定される。なお、シフト部１２のシフトサイリスタＴ（１）は、ＶＣＳＥＬ（１）が発光可能な状態に移行した時刻ａの後、望ましくは発光を開始した時刻ｂより後にターンオフさせるとよい。そのようにすることで、発光電流が発光させたいＶＣＳＥＬの発光制御サイリスタＳに流れ、発光制御サイリスタＳはオン状態を維持しやすい。

シフトサイリスタＴのオン状態を維持していなくても、ＶＣＳＥＬを繰り返し発光させるためには、シフトサイリスタＴ（結合トランジスタＱ）がオン状態になることなしに、発光制御サイリスタＳがＶＣＳＥＬを発光可能な状態を持続することである。言い換えると、発光制御サイリスタＳが十分に充電されていることを要する。このため、例えば、シフトサイリスタＴのオン状態の期間を発光パルスの期間より長く設定してもよい。

［第２の実施の形態］
第１の実施の形態が適用される光源装置１では、再発光が可能な期間ｔ_ｍを長くするには、電源線抵抗ＲＬを大きくするなどに依っていた。しかし、これらの方法では、再発光が可能な期間ｔ_ｍが、十分に大きくならないことがある。第２の実施の形態が適用される光源装置２では、電源線抵抗ＲＬを大きくするなどに依らずに、再発光が可能な期間ｔ_ｍを長くしている。

図７は、第２の実施の形態が適用される光源装置２を説明する図である。図７において、紙面の右方向を＋ｘ方向とする。
光源装置２は、発光装置１０と制御部５０とを備える。制御部５０は、第１の実施の形態が適用される光源装置１の制御部５０において、ドライバＤｒｖ２と保持電流制限抵抗ＲＪとをさらに備える。ドライバＤｒｖ２は、例えばＰＭＯＳトランジスタをドライバ素子として、ゲートに印加される保持信号ｐＪによりオン／オフされる。ドライバＤｒｖ２のＰＭＯＳトランジスタは、ソースが電源ＶＳ２に接続され、ドレインが保持電流制限抵抗ＲＪを介して、Ｖｄｒｖ端子に接続されている。ここでは、ドライバＤｒｖ２は、保持信号ｐＪは、接地電位ＧＮＤ（「Ｌ」（０Ｖ））と電源電位ＶＧＫ（「Ｈ」（７Ｖ））とを有する信号とする。ここでは、ドライバＤｒｖ２は、保持信号ｐＪが「Ｈ」（０Ｖ）においてオフになり、保持信号ｐＪが「Ｌ」（０Ｖ）においてオンになるとする。保持信号ｐＪがオンである期間において、保持パルスが発光電位線７４に供給される。

図８は、保持パルスを説明する図である。図８（ａ）は、設定したタイミングチャート、図８（ｂ）は、発光制御サイリスタＳ（１）のｎゲートＧｎの電圧及びＶＣＳＥＬ（１）の発光電流のシミュレーション結果を示す図である。図８では、図６（ａ）に示したタイミングチャートの時刻ｓから時刻ｔまでの間に、３個の保持パルスを付加している。このため、時刻ｓと時刻ｔまでの間に、時刻ｓ_１～ｓ_６を付加している。

図８（ａ）の時刻ｓにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（１）を消灯させる。その後、１１０ｎｓ経過後の時刻ｓ_１において、保持信号ｐＪを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ドライバＤｒｖ２をオンにする。そして、３０ｎｓ経過後の時刻ｓ_２において、保持信号ｐＪを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ドライバＤｒｖ２をオフにする。時刻ｓ１と時刻ｓ２の間が保持パルスの期間である。

その後、１００ｎｓ経過後の時刻ｓ_３において、保持信号ｐＪを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させる。そして、３０ｎｓ経過後の時刻ｓ_４において、保持信号ｐＪを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させる。その後、１００ｎｓ経過後の時刻ｓ_５において、保持信号ｐＪを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させる。そして、３０ｎｓ経過後の時刻ｓ_６において、保持信号ｐＪを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させる。つまり、時刻ｓ_３から時刻ｓ_４までの期間と、時刻ｓ_５から時刻ｓ_６までの期間とにおいて、ドライバＤｒｖ２をオンにして、保持パルスを発生させる。つまり、時刻ｓから時刻ｔまでの間に、３個の保持パルスを発生させている。

時刻ｓ６から１２０ｎｓ経過した時刻ｔにおいて、図６（ａ）の時刻ｔと同様に、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ＶＣＳＥＬ（１）を発光させる。

図８（ｂ）は、保持電流制限抵抗ＲＪを１０ｋΩとして、電源線抵抗ＲＬを５０ｋΩ、１００ｋΩとした場合である。時刻ｓ_１において、電源線抵抗ＲＬが５０ｋΩ、１００ｋΩである場合には、ｎゲートＧｎの電圧が４Ｖを超えている。このため、発光制御サイリスタＳ（１）はターンオンしない。よって、時刻ｓ_１において、ＶＣＳＥＬ（１）は再発光しない。一方、時刻ｓ_１において、電源線抵抗ＲＬが１５０ｋΩ、２００ｋΩ、２５０ｋΩ、３００ｋΩである場合には、ｎゲートＧｎの電圧が４Ｖ以下である。よって、発光制御サイリスタＳ（１）がターンオンして、ＶＣＳＥＬ（１）が発光する。しかし、図８（ｂ）に示すように、発光電流は、発光信号ｐＩを「Ｌ」（０Ｖ）である期間における発光パルスに比べ、小さい。保持パルスの期間における発光電流は、０．４ｍＡである。これは、保持電流制限抵抗ＲＪを１０ｋΩと、発光電流制限抵抗ＲＩの１００Ωの１００倍としたことにより、ＶＣＳＥＬ（１）の発光が抑制されていることによる。つまり、保持パルスは、発光を抑制しつつ、ＶＣＳＥＬ（１）の再点灯が可能な期間を再設定し、再点灯が可能な期間を延ばしている。これにより、再発光が可能な期間は、５２０ｎｓと、保持パルスを用いない場合の１００ｎｓより長くなっている。なお、保持電流制限抵抗ＲＪを１０ｋΩと、発光電流制限抵抗ＲＩの１００Ωより大きくしたため、発光制御サイリスタＳ（１）がターンオンするまでの時間が長くなる。そこで、保持パルスの期間（例えば、時刻ｓ_１から時刻ｓ_２までの期間）を３０ｎｓに設定している。この保持電流制限抵抗ＲＪを大きくしすぎると、ターンオンが遅くなったり、発光制御サイリスタＳのオン状態を維持できない場合がある。一方、保持電流制限抵抗ＲＪを小さくすると消費電力が増えるため、適当な値を選ぶ必要がある。また、保持パルスによる発光を嫌う場合には、電流値をＶＣＳＥＬのしきい電流以下となるように選べばよい。

図８（ａ）、（ｂ）では、発光パルス間に保持パルスを３個挟んだが、いくつ挟んでもよい。保持パルスを用いると、ＶＣＳＥＬの再発光が可能な状態が保持される。つまり、保持パルスにより、再発光させるＶＣＳＥＬ（オンにするＶＣＳＥＬ）にオン情報を保持させている。

［第３の実施の形態］
第１の実施の形態では、あるＶＣＳＥＬを発光させた後、次に発光させたいＶＣＳＥＬがシフト動作における下流側に位置していても、上流側のシフト動作が開始されるシフトサイリスタＴからシフト動作を行って、次に発光させたいＶＣＳＥＬを発光させていた。しかし、あるＶＣＳＥＬを発光させた後、シフト部１２の下流側に位置するＶＣＳＥＬを次に発光させたい場合がある。例えば、偶数番号のＶＣＳＥＬ（２）、ＶＣＳＥＬ（４）、ＶＣＳＥＬ（６）、ＶＣＳＥＬ（８）を番号の順に発光させた後、奇数番号のＶＣＳＥＬ（１）、ＶＣＳＥＬ（３）、ＶＣＳＥＬ（５）、ＶＣＳＥＬ（７）を番号の順に発光させる場合である。このように、次に発光させたいＶＣＳＥＬが下流側にある場合が多くある。そこで、第３の実施の形態では、発光させたＶＣＳＥＬに対応するシフト部１２のシフトサイリスタＴを完全なオフ状態にせず、再度オン状態にして、そのシフトサイリスタＴからシフトを再開させて、ＶＣＳＥＬを設定する時間を短縮する。

図９は、光源装置１において、第３の実施の形態が適用されるタイミングチャートを説明する図である。図９（ａ）は、第３の実施の形態が適用されるタイミングチャート、図９（ｂ）は、比較のために示す、第１の実施の形態が適用されるタイミングチャートである。横軸は、時間であって、アルファベット順に経過するとする。ＶＣＳＥＬを複数回発光させるタイミングは、最初に発光させた時刻のアルファベットに数字を付して示している。なお、アルファベットで示す時刻は、図９（ａ）と図９（ｂ）とで異なり、図４、図５、図６（ａ）、（ｂ）、図８（ａ）、（ｂ）に示す時刻とも異なる。図９（ａ）、（ｂ）では、シフト信号ｐ１、ｐ２及び発光信号ｐＩの時間に対する変化を示し、オン状態になるシフトサイリスタＴ、発光制御サイリスタＳ及びＶＣＳＥＬの番号を表記している。

図９（ａ）、（ｂ）では、ＶＣＳＥＬ（２）、ＶＣＳＥＬ（４）、ＶＣＳＥＬ（６）を順に発光させている。このためには、図１から分かるように、シフトサイリスタＴ（２）、Ｔ（４）、Ｔ（６）をオン状態にすればよい。つまり、次に発光させるＶＣＳＥＬは、シフト部１２のシフトの下流側に位置する。なお、シフトサイリスタＴ、結合トランジスタＱ、発光制御サイリスタＳ、及びＶＣＳＥＬは、図２、図４で説明したように動作するので、動作の詳細についての説明を省略する。

図９（ａ）に示す第３の実施の形態が適用されるタイミングチャートを説明する。
時刻ａの前は、初期状態である。このとき、シフトサイリスタＴ（１）は、オン状態に移行可能な状態になっている。時刻ａにおいて、シフト信号ｐ１を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（１）がターンオンする。時刻ｂにおいて、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（２）がターンオンする。時刻ｃにおいて、シフト信号ｐ１を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（１）がターンオフする。これにより、シフトサイリスタＴ（２）のみがオン状態となり、ＶＣＳＥＬ（２）が発光可能な状態になる。

時刻ｄにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、ドライバＤｒｖがオフからオンになり、ＶＣＳＥＬ（２）が発光する。そして、時刻ｅにおいて、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（２）がターンオフする。また、時刻ｅにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、ドライバＤｒｖがオンからオフになり、ＶＣＳＥＬ（２）が消光する。ＶＣＳＥＬ（２）は、時刻ｄから時刻ｅまでの期間の光パルスを発光する。

時刻ｄ_１、ｄ_２、ｄ_３において、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ＶＣＳＥＬ（２）を間欠的に発光させる。なお、時刻ｄ_１、ｄ_２、ｄ_３に続く時刻（非表記）において、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（２）を消光させている。つまり、ＶＣＳＥＬ（１）は、時刻ｄ_１、ｄ_２、ｄ_３において、時刻ｄから時刻ｅまでの期間の光パルスと同様の光パルスを発光する。この際、時刻ｄ_１、ｄ_２、ｄ_３において、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させ、シフトサイリスタＴ（２）を間欠的にターンオンさせる。なお、時刻ｄ_１、ｄ_２、ｄ_３に続く時刻（非表記）において、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、シフトサイリスタＴ（２）をターンオフさせている。

時刻ｆにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、ＶＣＳＥＬ（２）が発光する。また、時刻ｆにおいて、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（２）がターンオンする。なお、時刻ｆに続く時刻（非表記）において、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（２）を消光させている。ＶＣＳＥＬ（２）は、間欠的に５回発光する。つまり、ＶＣＳＥＬ（２）は、５個の発光パルスを発光する。

時刻ｇにおいて、シフト信号ｐ１を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（３）がターンオンする。時刻ｈにおいて、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（２）がターンオフする。時刻ｉにおいて、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（４）がターンオンする。時刻ｊにおいて、シフト信号ｐ１を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（３）がターンオフする。これにより、シフトサイリスタＴ（４）のみがオン状態になり、ＶＣＳＥＬ（４）が発光可能な状態になる。

時刻ｋにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、発光制御サイリスタＳ（４）がターンオンして、ＶＣＳＥＬ（４）が発光する。時刻ｌにおいて、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（４）がターンオフする。また、時刻ｌにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、ＶＣＳＥＬ（４）が消光する。そして、時刻ｋ_１、ｋ_２、ｋ_３において、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ＶＣＳＥＬ（４）を間欠的に発光させる。なお、時刻ｋ_１、ｋ_２、ｋ_３に続く時刻（非表記）において、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（２）を消光させている。この際、時刻ｋ_１、ｋ_２、ｋ_３において、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させ、シフトサイリスタＴ（４）を間欠的にターンオンさせる。なお、時刻ｋ_１、ｋ_２、ｋ_３に続く時刻（非表記）において、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、シフトサイリスタＴ（４）をターンオフさせている。

時刻ｍにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、ＶＣＳＥＬ（４）が発光する。また、時刻ｍにおいて、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（４）がターンオンする。なお、時刻ｍに続く時刻（非表記）において、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（４）を消光させている。ＶＣＳＥＬ（４）は、間欠的に５回発光する。つまり、ＶＣＳＥＬ（４）は、５個の発光パルスを発光する。

時刻ｏにおいて、シフト信号ｐ１を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（５）がターンオンする。時刻ｐにおいて、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（４）がターンオフする。時刻ｑにおいて、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、シフトサイリスタＴ（６）がターンオンする。時刻ｒにおいて、シフト信号ｐ１を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（５）がターンオフする。これにより、シフトサイリスタＴ（６）のみがオン状態になり、ＶＣＳＥＬ（６）が発光可能な状態になる。

時刻ｓにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、発光制御サイリスタＳ（６）がターンオンして、ＶＣＳＥＬ（６）が発光する。時刻ｔにおいて、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、シフトサイリスタＴ（６）がターンオフする。また、時刻ｔにおいて、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、ＶＣＳＥＬ（６）が消光する。そして、時刻ｓ_１、ｓ_２、ｓ_３において、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、ＶＣＳＥＬ（６）を間欠的に発光させる。なお、時刻ｓ_１、ｓ_２、ｓ_３に続く時刻（非表記）において、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（６）を消光させている。この際、時刻ｓ_１、ｓ_２、ｓ_３において、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させ、シフトサイリスタＴ（６）を間欠的にターンオンさせる。なお、時刻ｓ_１、ｓ_２、ｓ_３に続く時刻（非表記）において、シフト信号ｐ２を「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させて、シフトサイリスタＴ（６）をターンオフさせている。

時刻ｕにおいて、発光信号ｐＩを「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）に移行させると、ＶＣＳＥＬ（６）が発光する。時刻ｕに続く時刻（非表記）において、発光信号ｐＩを「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させて、ＶＣＳＥＬ（６）を消光させている。ＶＣＳＥＬ（６）は、間欠的に５回発光する。つまり、ＶＣＳＥＬ（６）は、５個の発光パルスを発光する。時刻ｕでは、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させていない。

上述したように、第３の実施の形態が適用されるタイミングチャートでは、ＶＣＳＥＬを再発光させるタイミングにおいて、再発光させるＶＣＳＥＬに対応するシフトサイリスタＴを再びターンオンさせている。そして、ターンオンさせたシフトサイリスタＴから次に発光させるＶＣＳＥＬに対応するシフトサイリスタＴまで、シフト動作させて、次に発光させるＶＣＳＥＬを発光させる。例えば、時刻ｄ_１、ｄ_２、ｄ_３、ｆにおいて、ＶＣＳＥＬ（２）を再発光させるとともに、シフトサイリスタＴ（２）をターンオンさせている。そして、シフトサイリスタＴ（２）から、次に発光させるＶＣＳＥＬ（４）に対応するシフトサイリスタＴ（４）まで、シフト動作させている。ＶＣＳＥＬ（４）からＶＣＳＥＬ（６）までも同様である。ここでは、偶数番号のＶＣＳＥＬ（２）、ＶＣＳＥＬ（４）、ＶＣＳＥＬ（６）をこの順に発光させるＶＣＳＥＬとして設定したが、上流側から下流側にＶＣＳＥＬを設定されればよく、奇数番号のＶＣＳＥＬであってもよく、偶数番号と奇数番号とのＶＣＳＥＬが混合していてもよい。

シフトサイリスタＴをターンオフさせても、つまり電流を切っても、シフトサイリスタＴのｎゲートＧｎの電圧は、図６（ｂ）に示した発光制御サイリスタＳのｎゲートＧｎと同様に、徐々に電源電位ＶＧＫ（７Ｖ）に向かって上昇する。よって、ＶＣＳＥＬが再発光するタイミングと同様に、シフトサイリスタＴの再びターンオンが可能な期間において、シフト信号ｐ１又はシフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させれば、シフトサイリスタＴが再びターンオンする。つまり、ターンオンさせたいシフトサイリスタＴにオン情報を保持させる。したがって、ターンオンさせたシフトサイリスタＴからシフト動作を再開させて、発光させたＶＣＳＥＬの下流側に位置するＶＣＳＥＬを次に発光させるＶＣＳＥＬとして設定すればよい。なお、シフトサイリスタＴの再びターンオンが可能な期間を超えると、シフトサイリスタＴは、ターンオンしない。このことから、シフト信号ｐ１又はシフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）にする間隔、及び「Ｈ」（７Ｖ）である期間（幅）は、シフトサイリスタＴの再びターンオンする期間に基づいて設定すればよい。また、図９（ａ）では、ＶＣＳＥＬを再発光させるタイミングと、シフトサイリスタＴを再びターンするタイミングとを同じとした（例えば、時刻ｄ_１、ｄ_２、ｄ_３など）が、異なってもよい。同様に、シフト信号ｐ１又はシフト信号ｐ２が「Ｈ」（７Ｖ）である期間（幅）と、発光信号ｐＩが「Ｌ」（０Ｖ）である期間（幅）とが異なってもよい。

なお、次に発光させるＶＣＳＥＬがシフト動作の下流側に位置しない場合には、シフトサイリスタＴを再びターンオンさせることを要しない。例えば、図９（ａ）の時刻ｕにおいて、シフトサイリスタＴ（６）をターンオンさせていない。これにより、シフトサイリスタＴ（６）は再びターンオンしなくなる。つまり、シフト部１２は、オフ状態になる。つまり、発光装置１０は、初期状態に戻る。また、時刻ｕに加え、時刻ｓ_１、ｓ_２、ｓ_３においても、シフトサイリスタＴ（６）をターンオンさせることを要しない。

図９（ｂ）に示す第１の実施の形態が適用されるタイミングチャートでは、時刻ｄから時刻ｄ_５までの期間において、ＶＣＳＥＬ（２）を５回発光させた後、時刻ｆからシフト部１２をシフトサイリスタＴ（１）からシフト動作させてシフトサイリスタＴ（４）をオン状態にし、ＶＣＳＥＬ（４）を発光させたいＶＣＳＥＬとして設定している。同様に、時刻ｍから時刻ｍ_５までの期間において、ＶＣＳＥＬ（４）を５回発光させた後、時刻ｏからシフト部１２をシフトサイリスタＴ（１）からシフト動作させて、シフトサイリスタＴ（６）をオン状態にし、ＶＣＳＥＬ（６）を発光させたいＶＣＳＥＬとして設定している。第１の実施の形態が適用されるタイミングチャートでは、発光させるＶＣＳＥＬを変更する毎に、シフトサイリスタＴ（１）からシフト動作させて、発光させるＶＣＳＥＬを設定している。

図９（ａ）の第３の実施の形態のタイミングチャートでは、図９（ｂ）の第１の実施の形態のタイミングチャートにおける時刻ｄ_４から時刻ｇまでの期間、時刻ｍ_４から時刻ｔまでの期間がない。つまり、第３の実施の形態のタイミングチャートでは、シフトサイリスタＴ（１）から再びシフト動作をやり直すことを要しない。よって、発光させたいＶＣＳＥＬを設定する時間が短くなる。

なお、シフトサイリスタＴを再びターンオンさせるタイミングは、図９（ａ）に示す時刻ｆのように、ＶＣＳＥＬ（２）に発光電流を供給しているタイミングであることがよい。つまり、ＶＣＳＥＬ（２）への発光電流を停止しようとしている間であることがよい。このようにすることで、次に発光させるＶＣＳＥＬの設定に要する時間がさらに短くなる。

［第４の実施の形態］
第３の実施の形態では、シフト部１２のシフトサイリスタＴが再びターンオンするように、シフト信号ｐ１又はシフト信号ｐ２を間欠的に「Ｈ」（７Ｖ）にして、シフトサイリスタＴをターンオンさせた。第４の実施の形態では、シフト信号ｐ１又はシフト信号ｐ２を間欠的に「Ｈ」（７Ｖ）にして、シフトサイリスタＴにオン情報を保持させることなく、シフトサイリスタＴが再びターンオンするようにしている。

図１０は、第４の実施の形態が適用される光源装置３を説明する図である。図１０において、紙面の右方向を＋ｘ方向とする。
光源装置３は、発光装置２０と制御部５０とを備える。制御部５０は、図１に示した光源装置１の制御部５０と同様である。よって、制御部５０の説明を省略する。

（発光装置２０）
発光装置２０は、発光部２１とシフト部２２とを備える。発光部２１は、発光装置２０の発光部１１と同様である。なお、発光装置２０において、発光装置１０と同様な部分は、同じ符号を付して説明を省略する。

シフト部２２は、シフトサイリスタＴと結合ダイオードＤと電源線抵抗Ｒｇとを複数備える。６個のシフトサイリスタＴ（シフトサイリスタＴ（１）～Ｔ（６））及び６個の結合ダイオードＤ（結合ダイオードＤ（１）～Ｄ（６））を示している。なお、６個の電源線抵抗Ｒｇを備えるが、これらには、番号を付さない。１個のシフトサイリスタＴ、結合ダイオードＤ、及び電源線抵抗Ｒｇとでシフトユニット２２ａを構成する。６個のシフトユニット２２ａが一方側（－ｘ方向側）から他方側（＋ｘ方向側）に向けて配列されている。シフト部２２は、一方側（－ｘ方向側）の端部に、スタートダイオードＤｓを備える。さらに、発光装置２０は、電流制限抵抗Ｒ１、Ｒ２を備える。

シフトユニット２２ａは、発光装置１０におけるシフトユニット１２ａにおける結合トランジスタＱを結合ダイオードＤに置き換えるとともに、接続関係を変更している。
シフトユニット２２ａにおいて、シフトサイリスタＴのｎゲートＧｎは、結合ダイオードＤのカソードに接続されている。シフトサイリスタＴのｎゲートＧｎは、電源線抵抗Ｒｇの一方に接続されている。電源線抵抗Ｒｇの他方は、電源線７１に接続されている。さらに、シフトサイリスタＴのｎゲートＧｎは、発光部２１の発光制御サイリスタＳのｎゲートＧｎに接続されている。結合ダイオードＤのアノードは、隣接するシフトサイリスタＴのｎゲートＧｎに接続されている。なお、結合ダイオードＤについては、アノードとカソードとに符号Ａと符号Ｋとを付すことを省略する。

例えば、結合ダイオードＤ（１）のカソードは、シフトサイリスタＴ（１）のｎゲートＧｎに接続され、結合ダイオードＤ（１）のアノードは、シフトサイリスタＴ（２）のｎゲートＧｎに接続されている。つまり、結合ダイオードＤ（１）～Ｄ（６）は、アノードとカソードとが互いに接続されるように、直列に接続されている。

そして、シフト部２２の一方側（－ｘ方向側）の端部に設けられたスタートダイオードＤｓは、アノードがシフトサイリスタＴ（１）のｎゲートＧｎ、結合ダイオードＤ（１）のカソード、電源線抵抗Ｒｇの一方、及び発光制御サイリスタＳのｎゲートＧｎに接続されている。スタートダイオードＤｓのカソードは、シフト信号ｐ２が供給されるシフト信号線７２－２に接続されている。

シフト部２２の基本的な動作を説明する。
初期状態を説明する。初期状態とは、電源線７１が電源電位ＶＧＫ（７Ｖ）、接地線７３が接地電位ＧＮＤ（０Ｖ）に設定され、シフト信号ｐ１（φ１）、ｐ２（φ２）が「Ｌ」（０Ｖ）であり、ドライバＤｒｖがオフであって、発光電位線７４に発光電源電位ＶＳ２（７Ｖ）が印加されていない状態である。

初期状態において、シフトサイリスタＴ（１）のｎゲートＧｎは、電源線抵抗Ｒｇを介して、電源電位ＶＧＫ（７Ｖ）の電源線７１に接続され、スタートダイオードＤｓを介して「Ｌ」（０Ｖ）のシフト信号ｐ２が供給されるシフト信号線７２－２に接続されている。このため、シフトサイリスタＴ（１）のｎゲートＧｎは、スタートダイオードＤｓの順方向電圧Ｖｄ（１．５Ｖ）になる。シフトサイリスタＴ（１）は、アノードＡが接続されたシフト信号線７２－１に接続されている。よって、シフト信号線７２－１に供給されるシフト信号ｐ１が「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行すると、シフトサイリスタＴ（１）のアノードＡ（７Ｖ）とｎゲートＧｎ（１．５Ｖ）との間が順バイアスになり、シフトサイリスタＴ（１）がターンオンして、オフ状態からオン状態に移行する。すると、シフトサイリスタＴ（１）のｎゲートＧｎの電圧が、ほぼ０Ｖになる。

シフトサイリスタＴ（１）のｎゲートＧｎは、結合ダイオードＤ（２）を介してシフトサイリスタＴ（２）のｎゲートＧｎに接続されている。よって、シフトサイリスタＴ（２）のｎゲートＧｎは、１．５Ｖになる。

シフトサイリスタＴ（１）のｎゲートＧｎは、発光制御サイリスタＳ（１）のｎゲートＧｎに接続されている。よって、発光制御サイリスタＳ（１）のｎゲートＧｎは、ほぼ０Ｖになる。よって、発光信号ｐＩが「Ｈ」（７Ｖ）から「Ｌ」（０Ｖ）になって、発光電位線７４に発光電源電位ＶＳ２（７Ｖ）が印加され、発光制御サイリスタＳ（１）のアノードＡとｎゲートＧｎとが順バイアスになると、発光制御サイリスタＳ（１）がターンオンして、ＶＣＳＥＬ（１）が発光する。

図１１は、第４の実施の形態が適用される光源装置３を動作させるタイミングチャートである。ここでも、図９（ａ）、（ｂ）と同様に、ＶＣＳＥＬ（２）、ＶＣＳＥＬ（４）、ＶＣＳＥＬ（６）をこの順に発光させるとする。図１１に示すタイミングチャートは、図９（ａ）に示した第３の実施の形態が適用されるタイミングチャートにおいて、シフト信号ｐ２が、時刻ｄ_１、ｄ_２、ｄ_３、時刻ｋ_１、ｋ_２、ｋ_３、時刻ｓ_１、ｓ_２、ｓ_３に「Ｈ」（７Ｖ）になる期間を有さない。

ＶＣＳＥＬを発光させると、発光制御サイリスタＳのｎゲートＧｎがほぼ０Ｖになる。図１０に示すように、発光制御サイリスタＳのｎゲートＧｎは、シフトサイリスタＴのｎゲートＧｎに接続されている。よって、発光制御サイリスタＳのｎゲートＧｎがほぼ０Ｖになると、シフトサイリスタＴのｎゲートＧｎもほぼ０Ｖになる。シフト信号ｐ１又はシフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）に移行させると、発光させたＶＣＳＥＬに対応するシフトサイリスタＴがターンオンする。

時刻ｆは、ＶＣＳＥＬ（２）の再発光が可能な期間のタイミングである。よって、ＶＣＳＥＬ（２）を再発光させるとともに、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）にすると、シフトサイリスタＴ（２）がターンオンする。時刻ｍは、ＶＣＳＥＬ（４）の再発光が可能な期間のタイミングである。よって、ＶＣＳＥＬ（４）を再発光させるとともに、シフト信号ｐ２を「Ｌ」（０Ｖ）から「Ｈ」（７Ｖ）にすると、シフトサイリスタＴ（４）がターンオンする。このように、次に発光させたいＶＣＳＥＬが下流側に位置する場合、ターンオンさせたシフトサイリスタＴからシフト動作が再開させられる。これにより、発光させるＶＣＳＥＬを設定する時間が短くなる。

なお、シフトサイリスタＴを再びターンオンさせるタイミングは、図１１に示す時刻ｆのように、ＶＣＳＥＬ（２）に発光電流を供給しているタイミングであることがよい。つまり、ＶＣＳＥＬ（２）への発光電流を停止しようとしている間であることがよい。このようにすることで、次に発光させるＶＣＳＥＬの設定に要する時間がさらに短くなる。

第４の実施の形態の発光装置２０では、発光制御サイリスタＳのｎゲートＧｎがシフトサイリスタＴのｎゲートＧｎに接続されている。よって、ＶＣＳＥＬの発光による発光制御サイリスタＳのｎゲートＧｎの電圧変化に伴ってシフトサイリスタＴのｎゲートＧｎの電圧が変化する。一方、第１の実施の形態の発光装置１０（図１参照）では、発光制御サイリスタＳのｎゲートＧｎは、結合トランジスタＱのコレクタＣｓに接続されている。このため、ＶＣＳＥＬの発光による発光制御サイリスタＳのｎゲートＧｎの電圧が変化しても、シフトサイリスタＴのｎゲートＧｎの電圧が変化しない。

上述した、発光装置１０、２０は、カソードコモンで記載したが、アノードコモンとしてもよい。このとき、ｎゲート層（ｎ型の半導体層８３）にｎオーミック電極を設けたが、ｐゲート層（ｐ型の半導体層８２）にｐオーミック電極を設けるように構成すればよい。
また、発光装置１０のシフト部１２において、シフトサイリスタＴ間を結合トランジスタＱで接続し、発光装置２０のシフト部２２において、シフトサイリスタＴ間を結合ダイオードで接続したが、抵抗で接続してもよい。

（計測装置１００）
第１の実施の形態から第４の実施の形態で示した光源装置１、２、３は、被計測物の三次元形状（以下では、３Ｄ形状と表記する。）を計測する計測装置に適用しうる。計測装置は、光の飛行時間による、いわゆるＴｏＦ（Time of Flight）法に基づいて、３Ｄ形状を計測する装置である。計測装置は、光源装置と三次元センサ（以下では、３Ｄセンサと表記する。）とを備える。ＴｏＦ法では、光源装置から光が出射されたタイミングから被計測物で反射して３Ｄセンサが受光するタイミングまでの時間を計測する。そして、三次元センサから取得される時間から、被計測物までの距離が算出され、被計測物の３Ｄ形状が特定される。また、三次元形状を計測することを、三次元計測、３Ｄ計測又は３Ｄセンシングと表記することがある。三次元センサは、受光部の一例である。

このような計測装置は、特定された３Ｄ形状から被計測物を認識することに適用される。例えば、携帯型情報処理装置などに搭載され、アクセスしようとするユーザの顔の認識などに利用される。つまり、アクセスしたユーザの顔の３Ｄ形状を取得し、アクセスすることが許可されているか否かを識別し、アクセスが許可されているユーザであると認識された場合にのみ、自装置（携帯型情報処理装置）の使用を許可する。
また、この計測装置は、拡張現実（ＡＲ：Augmented Reality）など、継続的に被計測物の３Ｄ形状を計測する場合にも適用される。

このような計測装置は、携帯型情報処理装置以外のパーソナルコンピュータ（ＰＣ）などの情報処理装置に適用しうる。

図１２は、計測装置１００の構成を説明するブロック図である。計測装置１００は、発光装置１０と制御部５０とを備える光源装置１と、３Ｄセンサ５とを備える。なお、光源装置１は、光源装置２であってもよく、発光装置２０と制御部５０とを備える光源装置３であってもよい。よって、図１２には、光源装置を１、２、３と表記し、発光装置を１０、２０と表記する。光源装置１は、被計測物に向けて光を出射する。３Ｄセンサ５は、被計測物で反射されて戻ってきた光（反射光）を取得する。３Ｄセンサ５は、ＴｏＦ法により計測した、出射されてから反射光を受光するまでの時間に基づいた被計測物までの距離に関する情報（距離情報）を出力する。なお、計測装置１００には、計測制御部２００を含んでもよい。計測制御部２００は、ＣＰＵ、ＲＯＭ、ＲＡＭなどを含むコンピュータとして構成され、３Ｄセンサ５から取得した距離情報に基づいて、被計測物の３次元形状を特定する。

本発明は、次のように捉えてもよい。
シフト部は、配列の順にオン状態が転送されるシフト素子で構成されていることを特徴とする発光装置である。このようにすることで、オン状態を転送しない場合に比べ、シフト部が構成しやすい。
シフト部のサイリスタがオン状態になることにより、発光素子がサイリスタ機能により発光可能な状態に移行することを特徴とする発光装置である。このようにすることで、シフト部の制御と発光部の制御とが分けられる。
発光素子は、直列接続された面発光素子とサイリスタとで構成されていることを特徴とする発光装置である。このようにすることで、発光特性を向上させやすい。

１、２、３…光源装置、５…３Ｄセンサ、１０、２０…発光装置、１１、２１…発光部、１２、２２…シフト部、１２ａ、２２ａ…シフトユニット、５０…制御部、７１…電源線、７２、７２－１、７２－２…シフト信号線、７３…接地線、７４…発光電位線、７９…裏面電極、１００…計測装置、２００…計測制御部、Ｂｕｆ１、Ｂｕｆ２…バッファ、Ｄ…結合ダイオード、Ｄｒｖ、Ｄｒｖ２…ドライバ、Ｄｓ…スタートダイオード、ＧＮＤ…接地電位、ｐ１、ｐ２…シフト信号、ｐＩ…発光信号、ｐＪ…保持信号、Ｒ１、Ｒ２…電流制限抵抗、Ｒｇ、ＲＬ…電源線抵抗、Ｒｃ…結合抵抗、ＲＩ…発光電流制限抵抗、ＲＪ…保持電流制限抵抗、Ｒｓ…スタート抵抗、Ｓ…発光制御サイリスタ、Ｔ…シフトサイリスタ、ＶＣＳＥＬ…垂直共振器面発光レーザ、Ｖｃ…飽和電圧、Ｖｄ…順方向電圧（拡散電位）、ＶＧＫ…電源電位、ＶＳ１、ＶＳ２…電源

Claims (15)

1. 発光素子を複数備える発光部と、
   シフト動作するシフト部と、
   前記シフト部をシフト動作させ、前記発光部の発光させる発光素子を設定し、
   前記発光素子を発光可能な状態に移行した後に、前記シフト部をオフ状態に移行させ、
   前記発光素子を発光させる発光電流を供給する電源の電圧印加側においてオン／オフして当該発光素子を複数回発光させる制御部と
   を備える光源装置。
2. 発光素子を複数備える発光部と、
   予め決められた順にオン状態が転送されるシフト素子を複数有したシフト部と、
   前記シフト部により前記発光部の発光させる発光素子を設定し、
   前記発光素子を発光可能な状態に移行した後に、前記シフト部を複数のシフト素子全てのシフトが完了する前にオフ状態に移行させる制御部と
   を備える光源装置。
3. 前記シフト部は、シフトの開始から終了までを１サイクルとした際に、１サイクルで１つの発光素子を設定する請求項１に記載の光源装置。
4. 前記制御部は、前記シフト部により、前記発光部の発光させる発光素子を設定し、当該発光素子が発光可能な状態に移行した後、且つ、当該発光素子の発光を停止する前に当該シフト部をオフ状態に移行させることを特徴とする請求項３に記載の光源装置。
5. 発光素子を複数備える発光部と、
   シフト動作するシフト部と、
   前記シフト部により、前記発光部の発光させる発光素子を設定し、当該発光素子が発光可能な状態に移行した後、且つ、当該設定された発光素子が発光を停止する前に当該シフト部をオフ状態に移行させる制御部と
   を備える光源装置。
6. 前記制御部は、前記発光素子に発光電流の供給を停止しようとしている間に、再度シフト部をオンさせて、次に発光させる発光素子を設定させることを特徴とする請求項５に記載の光源装置。
7. 前記制御部は、
   前記シフト部に供給するシフト信号を接地電位に設定することで、当該シフト部をオフ状態に移行させることを特徴とする請求項１に記載の光源装置。
8. 前記制御部は、
   前記発光素子への発光電流の供給を停止した後の、再発光が可能な期間において、再び発光電流を供給して発光させることを特徴とする請求項１に記載の光源装置。
9. 前記制御部は、
   前記発光素子の発光と発光との間において、当該発光素子の再発光が可能な期間を再設定する、前記発光電流に比べて小さい電流のパルスを供給する請求項８に記載の光源装置。
10. 発光素子を複数備える発光部と、
    シフト動作し、前記発光部において発光させる発光素子を設定するシフト部と、を備え、
    前記発光素子を発光可能な状態に設定するゲートが、抵抗を介してシフト部の電源線に接続され、
    前記抵抗は、前記発光素子を発光可能な状態に移行した後、且つ、当該設定された発光素子が発光を停止する前に、当該抵抗を介して変化する前記ゲートの電圧が、予め定められた再発光が可能な期間において再発光を可能にする値に設定されている
    発光装置。
11. 前記再発光が可能な期間は、別に予め定められた再発光を不能とする期間以下に設定されていることを特徴とする請求項１０に記載の発光装置。
12. 前記シフト部は、サイリスタで構成されていることを特徴とする請求項１０に記載の発光装置。
13. 基板を有し、
    前記基板上に、前記発光部の前記発光素子としてサイリスタと面発光素子との順で積層されて設けられ、当該基板上に前記シフト部のサイリスタが設けられていることを特徴とする請求項１２に記載の発光装置。
14. 前記面発光素子は、垂直共振器面発光レーザであることを特徴とする請求項１３に記載の発光装置。
15. 請求項１乃至９のいずれか１項に記載された光源装置と、
    前記光源装置の前記発光部からの出射された光が被計測物で反射された光を受光する受光部と、
    を備える計測装置。

Images