KR102568250B1 - 화소, 이를 구비한 표시 장치 및 그의 구동 방법 - Google Patents

화소, 이를 구비한 표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR102568250B1
KR102568250B1 KR1020180119972A KR20180119972A KR102568250B1 KR 102568250 B1 KR102568250 B1 KR 102568250B1 KR 1020180119972 A KR1020180119972 A KR 1020180119972A KR 20180119972 A KR20180119972 A KR 20180119972A KR 102568250 B1 KR102568250 B1 KR 102568250B1
Authority
KR
South Korea
Prior art keywords
data
transistor
light emitting
electrode
pixel
Prior art date
Application number
KR1020180119972A
Other languages
English (en)
Other versions
KR20200040347A (ko
Inventor
이요한
문수미
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180119972A priority Critical patent/KR102568250B1/ko
Priority to CN201980066111.3A priority patent/CN112823385A/zh
Priority to EP19870645.9A priority patent/EP3866151A4/en
Priority to US17/283,771 priority patent/US11488520B2/en
Priority to PCT/KR2019/004163 priority patent/WO2020075934A1/ko
Publication of KR20200040347A publication Critical patent/KR20200040347A/ko
Priority to US17/977,580 priority patent/US11783764B2/en
Application granted granted Critical
Publication of KR102568250B1 publication Critical patent/KR102568250B1/ko
Priority to US18/482,191 priority patent/US20240038152A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시예에 의한 화소는, 제1 분할 전극과 제2 전원의 사이에 연결된 적어도 하나의 제1 발광 소자를 포함하는 제1 광원 유닛; 제2 분할 전극과 상기 제2 전원의 사이에 연결된 적어도 하나의 제2 발광 소자를 포함하는 제2 광원 유닛; 제1 전원과 상기 제1 및 제2 광원 유닛의 사이에 연결되며 제1 데이터선으로 공급되는 제1 데이터 신호에 대응하는 구동 전류를 생성하는 제1 트랜지스터를 포함하는 구동 전류 생성부; 상기 구동 전류 생성부와 상기 제1 광원 유닛의 사이에 연결된 제1 스위칭 소자를 포함하는 제1 스위칭부; 및 상기 구동 전류 생성부와 상기 제2 광원 유닛의 사이에 연결되며 제2 데이터선으로 공급되는 제2 데이터 신호에 대응하여 상기 제1 트랜지스터와 상기 제2 광원 유닛 사이의 연결을 제어하는 제2 스위칭 소자를 포함하는 제2 스위칭부를 포함한다.

Description

화소, 이를 구비한 표시 장치 및 그의 구동 방법{PIXEL, DISPLAY DEVICE INCLUDING THE SAME AND DRIVING METHOD THEREOF}
본 발명의 실시예는 화소, 이를 구비한 표시 장치 및 그의 구동 방법에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 소자를 제조하고, 상기 발광 소자를 이용하여 표시 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 초소형의 발광 소자들을 제조하고, 상기 초소형의 발광 소자들을 이용하여 화소의 광원을 구성하는 기술이 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 복수의 발광 소자들을 포함한 화소, 이를 구비한 표시 장치 및 그의 구동 방법을 제공하는 것이다.
본 발명의 일 실시예에 의한 화소는, 제1 분할 전극과 제2 전원의 사이에 연결된 적어도 하나의 제1 발광 소자를 포함하는 제1 광원 유닛; 제2 분할 전극과 상기 제2 전원의 사이에 연결된 적어도 하나의 제2 발광 소자를 포함하는 제2 광원 유닛; 제1 전원과 상기 제1 및 제2 광원 유닛의 사이에 연결되며 제1 데이터선으로 공급되는 제1 데이터 신호에 대응하는 구동 전류를 생성하는 제1 트랜지스터를 포함하는 구동 전류 생성부; 상기 구동 전류 생성부와 상기 제1 광원 유닛의 사이에 연결된 제1 스위칭 소자를 포함하는 제1 스위칭부; 및 상기 구동 전류 생성부와 상기 제2 광원 유닛의 사이에 연결되며 제2 데이터선으로 공급되는 제2 데이터 신호에 대응하여 상기 제1 트랜지스터와 상기 제2 광원 유닛 사이의 연결을 제어하는 제2 스위칭 소자를 포함하는 제2 스위칭부를 포함한다.
실시예에 따라, 상기 제1 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극, 상기 제1 및 제2 스위칭 소자에 공통으로 연결되는 제2 전극, 및 제1 노드에 연결되는 게이트 전극을 포함할 수 있다.
실시예에 따라, 상기 구동 전류 생성부는, 상기 제1 데이터선과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 상기 제1 트랜지스터의 상기 제2 전극과 상기 제1 노드 사이에 연결되며, 상기 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터; 상기 제1 노드와 초기화 전원 사이에 연결되며, 초기화 제어선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터; 상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 발광 제어선에 연결되는 게이트 전극을 포함하는 제5 트랜지스터; 및 상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터 중 적어도 하나를 더 포함할 수 있다.
실시예에 따라, 상기 제1 스위칭부는, 상기 제1 스위칭 소자로서 제6 트랜지스터를 포함할 수 있다. 상기 제6 트랜지스터는, 상기 제1 트랜지스터와 상기 제1 분할 전극의 사이에 연결되며, 발광 제어선에 연결되는 게이트 전극을 포함할 수 있다.
실시예에 따라, 상기 제2 스위칭부는, 상기 제2 스위칭 소자로서 상기 제1 트랜지스터와 상기 제2 분할 전극의 사이에 연결되는 제7 트랜지스터; 상기 제7 트랜지스터의 게이트 전극과 제2 노드 사이에 연결되며, 발광 제어선에 연결되는 게이트 전극을 포함하는 제8 트랜지스터; 상기 제2 데이터선과 상기 제2 노드 사이에 연결되며, 주사선에 연결되는 게이트 전극을 포함하는 제9 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
실시예에 따라, 상기 제1 광원 유닛은, 상기 제1 분할 전극; 상기 제1 분할 전극으로부터 이격된 제2 화소 전극; 및 상기 적어도 하나의 제1 발광 소자를 포함하여, 상기 제1 분할 전극과 상기 제2 화소 전극의 사이에 병렬로 연결된 복수의 제1 발광 소자들을 포함할 수 있다.
실시예에 따라, 상기 제2 광원 유닛은, 상기 제2 분할 전극; 상기 제2 분할 전극으로부터 이격된 제2 화소 전극; 및 상기 적어도 하나의 제2 발광 소자를 포함하여, 상기 제2 분할 전극과 상기 제2 화소 전극의 사이에 병렬로 연결된 복수의 제2 발광 소자들을 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 분할 전극은, 소정의 발광 영역에 서로 이격되어 배치될 수 있다. 상기 제1 및 제2 광원 유닛은, 상기 제1 및 제2 발광 소자의 일 단부와 상기 제2 전원의 사이에 공통으로 연결되는 제2 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 영상 데이터에 대응하는 제1 데이터와, 상기 영상 데이터의 계조 레벨에 대응하는 제2 데이터를 출력하는 타이밍 제어부; 각각 상기 제1 및 제2 데이터에 대응하는 제1 및 제2 데이터 신호를 생성하고, 상기 제1 및 제2 데이터 신호를 각각 제1 및 제2 데이터선으로 출력하는 데이터 구동부; 및 상기 제1 및 제2 데이터선에 연결된 화소를 포함한다. 상기 화소는, 제1 분할 전극과 제2 전원의 사이에 연결된 적어도 하나의 제1 발광 소자를 포함하는 제1 광원 유닛; 제2 분할 전극과 상기 제2 전원의 사이에 연결된 적어도 하나의 제2 발광 소자를 포함하는 제2 광원 유닛; 제1 전원과 상기 제1 및 제2 광원 유닛의 사이에 연결되며 상기 제1 데이터 신호에 대응하는 구동 전류를 생성하는 제1 트랜지스터를 포함하는 구동 전류 생성부; 상기 구동 전류 생성부와 상기 제1 광원 유닛의 사이에 연결된 제1 스위칭 소자를 포함하는 제1 스위칭부; 및 상기 구동 전류 생성부와 상기 제2 광원 유닛의 사이에 연결되며 상기 제2 데이터 신호에 대응하여 상기 제1 트랜지스터와 상기 제2 광원 유닛 사이의 연결을 제어하는 제2 스위칭 소자를 포함하는 제2 스위칭부를 포함한다.
실시예에 따라, 상기 타이밍 제어부는, 상기 영상 데이터를 처리하여 상기 제1 데이터를 생성하는 데이터 처리부; 및 상기 영상 데이터에 포함된 각 화소의 계조 값을 소정의 기준 계조 값과 비교하고, 비교 결과에 대응하여 상기 제2 데이터를 생성하는 계조 판단부를 포함할 수 있다.
실시예에 따라, 상기 계조 판단부는, 상기 각 화소의 계조 값이 상기 기준 계조 값보다 큰 경우, 게이트 온 전압에 대응하는 소정의 제1 계조 값을 가지는 상기 제2 데이터를 출력하고, 상기 각 화소의 계조 값이 상기 기준 계조 값 이하인 경우, 게이트 오프 전압에 대응하는 소정의 제2 계조 값을 가지는 상기 제2 데이터를 출력할 수 있다.
실시예에 따라, 상기 표시 장치는, n(n은 2 이상의 자연수)개의 수평 라인들 및 m(m은 2 이상의 자연수)개의 수직 라인들에 배치된 다수의 화소들, 적어도 각 수평 라인의 화소들에 연결되는 n개의 주사선들, 및 각 수직 라인의 화소들에 연결되는 각각 m개의 제1 및 제2 데이터선들을 포함하는 화소부를 포함할 수 있다. 상기 데이터 구동부는, 상기 제1 및 제2 데이터선들 중 각각 서로 다른 데이터선에 연결되는 2m개의 데이터 채널들을 구비할 수 있다.
상기 제1 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극, 상기 제1 및 제2 스위칭 소자에 공통으로 연결되는 제2 전극, 및 제1 노드에 연결되는 게이트 전극을 포함할 수 있다.
실시예에 따라, 상기 구동 전류 생성부는, 상기 제1 데이터선과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 해당 수평 라인의 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 상기 제1 트랜지스터의 상기 제2 전극과 상기 제1 노드 사이에 연결되며, 상기 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터; 상기 제1 노드와 초기화 전원 사이에 연결되며, 해당 수평 라인의 초기화 제어선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터; 상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 해당 수평 라인의 발광 제어선에 연결되는 게이트 전극을 포함하는 제5 트랜지스터; 및 상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터 중 적어도 하나를 더 포함할 수 있다.
실시예에 따라, 상기 제1 스위칭부는, 상기 제1 스위칭 소자로서 제6 트랜지스터를 포함하며, 상기 제6 트랜지스터는, 상기 제1 트랜지스터와 상기 제1 분할 전극의 사이에 연결되며, 해당 수평 라인의 발광 제어선에 연결되는 게이트 전극을 포함할 수 있다.
실시예에 따라, 상기 제2 스위칭부는, 상기 제2 스위칭 소자로서 상기 제1 트랜지스터와 상기 제2 분할 전극의 사이에 연결되는 제7 트랜지스터; 상기 제7 트랜지스터의 게이트 전극과 제2 노드 사이에 연결되며, 해당 수평 라인의 발광 제어선에 연결되는 게이트 전극을 포함하는 제8 트랜지스터; 상기 제2 데이터선과 상기 제2 노드 사이에 연결되며, 해당 수평 라인의 주사선에 연결되는 게이트 전극을 포함하는 제9 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
실시예에 따라, 상기 제1 및 제2 분할 전극은 상기 화소의 발광 영역에 서로 이격되어 배치되며, 상기 제1 및 제2 광원 유닛은, 상기 제1 및 제2 발광 소자의 일 단부와 상기 제2 전원의 사이에 공통으로 연결되는 제2 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 구동 방법은, 영상 데이터에 대응하여 제1 데이터를 생성하는 단계; 상기 영상 데이터를 소정의 기준 계조 값과 비교하고, 비교 결과에 대응하여 제2 데이터를 생성하는 단계; 상기 제1 및 제2 데이터에 대응하여 각각 제1 및 제2 데이터 신호를 생성하고, 상기 제1 및 제2 데이터 신호를 화소로 공급하는 단계; 및 상기 제1 데이터 신호에 대응하여 구동 전류를 생성하고, 상기 구동 전류에 의해 상기 화소의 광원 유닛을 구동하는 단계를 포함하며, 상기 제2 데이터 신호에 대응하여 상기 화소의 광원 유닛을 구성하는 복수의 발광 소자들 중 적어도 일부의 발광 소자를 선택적으로 구동함을 특징으로 한다.
실시예에 따라, 상기 제2 데이터를 생성하는 단계는, 상기 화소에 대응하는 상기 영상 데이터의 계조 값이 상기 기준 계조 값보다 큰 경우, 게이트 온 전압에 대응하는 소정의 제1 계조 값을 가지는 상기 제2 데이터를 출력하고, 상기 화소에 대응하는 상기 영상 데이터의 계조 값이 상기 기준 계조 값 이하인 경우, 게이트 오프 전압에 대응하는 소정의 제2 계조 값을 가지는 상기 제2 데이터를 출력하는 단계를 포함할 수 있다.
실시예에 따라, 상기 화소에 대응하는 상기 영상 데이터의 계조 값이 상기 기준 계조 값 이하인 경우, 상기 복수의 발광 소자들 중 일부의 발광 소자와, 상기 화소의 구동 트랜지스터 사이의 연결을 차단할 수 있다.
본 발명의 실시예에 의한 화소, 이를 구비한 표시 장치 및 그의 구동 방법에 따르면, 각 화소에 구비된 복수의 발광 소자들 중 적어도 일부의 발광 소자를 선택적으로 구동할 수 있다. 이러한 본 발명의 실시예에 의하면, 저계조 영역에서도 보다 정확하게 계조를 표현할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 소자를 나타낸다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 소자를 나타낸다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 소자를 나타낸다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타낸다.
도 5는 본 발명의 일 실시예에 의한 화소를 나타낸다.
도 6a 및 도 6b는 각각 도 5에 도시된 화소의 광원 유닛에 대한 일 실시예를 나타낸다.
도 7은 도 5에 도시된 화소의 구동 방법에 대한 일 실시예를 나타낸다.
도 8은 본 발명의 일 실시예에 의한 타이밍 제어부를 나타낸다.
도 9는 본 발명의 일 실시예에 의한 데이터 구동부를 나타낸다.
도 10은 본 발명의 일 실시예에 의한 데이터 구동부를 나타낸다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분 "상에" 있다고 할 경우, 이는 상기 다른 요소 또는 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 요소 또는 부분이 있는 경우도 포함한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분에 "연결" 또는 "접속"되었다고 할 경우, 이는 상기 다른 요소 또는 부분에 "직접적으로 연결" 또는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 또 다른 요소 또는 부분이 연결 또는 접속되어 있는 경우도 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타낸다. 구체적으로, 도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 본 발명의 서로 다른 실시예들에 의한 발광 소자(LD)의 사시도 및 단면도를 나타낸다. 실시예에 따라, 도 1a 내지 도 3b에서는 각각의 발광 소자(LD)를 원 기둥 형상의 막대형 발광 다이오드로 도시하였으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)(일 예로, 발광 다이오드)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 화소 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 도전형 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전형 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 상기 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부는 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 소자(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 광이 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 상기 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 상기 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 상기 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 상기 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리(일 예로, 코팅)할 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 초소형 발광 소자(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 초소형 발광 소자들(LD)을 배치하고, 이를 통해 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4는 본 발명의 일 실시예에 의한 표시 장치를 나타낸다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 표시 장치는, 화소부(100), 주사 구동부(110), 발광 제어 구동부(120), 데이터 구동부(130), 타이밍 제어부(140) 및 호스트 시스템(150)을 포함한다.
화소부(100)는 주사선들(S), 발광 제어선들(E) 및 데이터선들(D)과, 상기 주사선들(S), 발광 제어선들(E) 및 데이터선들(D)에 연결되는 다수의 화소들(PXL)을 포함한다. 본 명세서에서 "연결"이라 함은, 물리적 및/또는 전기적인 연결을 포괄적으로 의미할 수 있다. 일 예로, 상기 화소들(PXL)은, 주사선들(S), 발광 제어선들(E) 및 데이터선들(D)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 화소(PXL)는, 각각 적어도 하나의 주사선(S) 및 발광 제어선(E)과 더불어, 서로 다른 종류의 데이터 신호가 공급되는 복수의 데이터선들(D)에 접속될 수 있다. 예를 들어, 화소부(100)의 i(i는 자연수)번째 수평 라인(즉, i번째 수평 화소열) 및 j(j는 자연수)번째 수직 라인(즉, j번째 수직 화소열)에 배치된 화소(PXL)는, i번째 주사선(S[i]), i번째 발광 제어선(E[i]), j번째 제1 데이터선(D1[j]) 및 j번째 제2 데이터선(D2[j])에 접속될 수 있다. 또한, 각각의 화소(PXL)는, 적어도 하나의 제어선, 일 예로 초기화 제어선 등에 더 접속될 수도 있다. 실시예에 따라, 상기 초기화 제어선은 이전 수평 라인의 주사선들(S) 중 어느 하나일 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 화소들(PXL)은 자체 발광을 위한 복수의 광원 유닛들을 포함할 수 있다. 실시예에 따라, 각각의 광원 유닛은 적어도 하나의 발광 소자, 일 예로 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 즉, 본 발명의 실시예에 의한 각각의 화소(PXL)는 적어도 두 개의 그룹으로 나뉜 복수의 발광 소자들(LD)을 포함할 수 있다. 실시예에 따라, 각각의 화소(PXL)에 구비되는 발광 소자들(LD)은 나노 스케일 내지 마이크로 스케일 정도의 크기를 가지는 막대형 발광 다이오드들일 수 있으나, 이에 한정되지는 않는다.
각각의 화소(PXL)는, 해당 수평 라인의 주사선(S)으로 주사 신호가 공급될 때 각각의 제1 데이터선(D1)으로부터 제1 데이터 신호를 공급받고, 상기 제1 데이터 신호에 대응하는 휘도로 발광한다. 또한, 본 발명의 일 실시예에서, 각각의 화소(PXL)는, 상기 주사 신호가 공급될 때 각각의 제2 데이터선(D2)으로부터 제2 데이터 신호를 공급받고, 상기 제2 데이터 신호에 대응하여 복수의 광원 유닛들 중 적어도 일부의 광원 유닛을 선택적으로 구동한다. 일 예로, 각각의 화소(PXL)는, 소정의 기준 계조 값 이하의 저계조를 표현할 때, 제2 데이터 신호에 대응하여 광원 유닛들 중 일부의 광원 유닛과 구동 트랜지스터 사이의 연결을 차단하고, 나머지 광원 유닛으로만 구동 전류를 공급함으로써 해당 계조를 표현할 수 있다. 이 경우, 동일한 계조에서 복수의 광원 유닛들을 모두 구동하는 비교 예 대비, 각각의 발광 소자(LD)에 보다 큰 구동 전류가 흐르게 된다. 이러한 본 발명의 실시예에 의하면, 저계조 영역에서도 보다 정확하게 계조를 표현할 수 있게 된다.
주사 구동부(110)는 타이밍 제어부(140)로부터 공급되는 제1 게이트 제어 신호에 대응하여, 주사선들(S)로 주사 신호를 공급한다. 일 예로, 주사 구동부(110)는, 타이밍 제어부(140)로부터 제1 게이트 스타트 펄스(GSP1) 및 제1 게이트 쉬프트 클럭(GSC1)을 공급받고, 이에 대응하여 주사선들(S)로 주사 신호를 순차적으로 출력할 수 있다. 상기 주사 신호에 의해 화소들(PXL)이 수평 라인 단위로 선택되고, 선택된 화소들(PXL)은 제1 및 제2 데이터선들(D1, D2)로부터 각각 제1 및 제2 데이터 신호를 공급받는다. 실시예에 따라, 주사 구동부(110)는 화소부(100)를 포함한 표시 패널 상에 형성 또는 실장되거나, 또는 별도의 회로 기판 등에 실장되어 패드부를 통해 표시 패널에 연결될 수 있다.
발광 제어 구동부(120)는 타이밍 제어부(140)로부터 공급되는 제2 게이트 제어 신호에 대응하여, 발광 제어선들(S)로 발광 제어 신호를 공급한다. 일 예로, 발광 제어 구동부(120)는 타이밍 제어부(140)로부터 제2 게이트 스타트 펄스(GSP2) 및 제2 게이트 쉬프트 클럭(GSC2)을 공급받고, 이에 대응하여 발광 제어선들(S)로 발광 제어 신호를 순차적으로 출력할 수 있다.
실시예에 따라, 발광 제어 신호는 소정의 게이트 오프 전압을 가질 수 있다. 상기 발광 제어 신호를 공급받은 화소들(PXL)은 수평 라인 단위로 비발광하도록 제어되고, 상기 발광 제어 신호의 공급이 중단되는 나머지 기간(즉, 발광 제어 신호가 소정의 게이트 온 전압을 가지는 기간) 동안 발광할 수 있는 상태로 설정될 수 있다. 실시예에 따라, 발광 제어 구동부(120)는 표시 패널 상에 형성 또는 실장되거나, 또는 별도의 회로 기판 등에 실장되어 패드부를 통해 표시 패널에 연결될 수 있다. 또한, 실시예에 따라, 발광 제어 구동부(120)는 주사 구동부(110)와 함께 집적되거나, 또는 상기 주사 구동부(110)로부터 분리되어 형성 또는 실장될 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 공급되는 제1 및 제2 데이터(DATA1, DATA2)와 데이터 제어 신호에 대응하여, 각각의 제1 데이터선(D1)으로 각각의 제1 데이터 신호를 공급하고, 각각의 제2 데이터선(D2)으로 각각의 제2 데이터 신호를 공급한다. 일 예로, 데이터 구동부(130)는 타이밍 제어부(140)로부터 제1 및 제2 데이터(DATA1, DATA2), 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC) 및 소스 출력 인에이블 신호(SOE)를 공급받고, 이에 대응하여 각각의 제1 및 제2 데이터선(D1, D2)으로 각각의 제1 및 제2 데이터 신호를 출력할 수 있다.
타이밍 제어부(140)는 호스트 시스템(150)으로부터 공급되는 영상 데이터(RGB) 및 타이밍 신호들에 대응하여, 주사 구동부(110), 발광 제어 구동부(120) 및 데이터 구동부(130)를 제어한다. 일 예로, 타이밍 제어부(140)는, 영상 데이터(RGB)와, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭 신호(CLK) 등의 타이밍 신호들에 기초하여, 제1 및 제2 게이트 제어신호를 각각 주사 구동부(110) 및 발광 제어 구동부(120)로 공급하고, 제1 및 제2 데이터(DATA1, DATA2)와 데이터 제어 신호를 데이터 구동부(130)로 공급할 수 있다.
제1 게이트 제어 신호는 제1 게이트 스타트 펄스(GSP1) 및 하나 이상의 제1 게이트 쉬프트 클럭(GSC1)을 포함할 수 있다. 제1 게이트 스타트 펄스(GSP1)는 첫 번째 주사 신호의 공급 타이밍을 제어한다. 제1 게이트 쉬프트 클럭(GSC1)은 제1 게이트 스타트 펄스(GSP1)를 쉬프트시키기 위한 하나 이상의 클럭 신호를 의미한다.
제2 게이트 제어 신호는 제2 게이트 스타트 펄스(GSP2) 및 하나 이상의 제2 게이트 쉬프트 클럭(GSC2)을 포함한다. 제2 게이트 스타트 펄스(GSP2)는 첫 번째 발광 제어 신호의 공급 타이밍을 제어한다. 제2 게이트 쉬프트 클럭(GSC2)은 제2 게이트 스타트 펄스(GSP2)를 쉬프트시키기 위한 하나 이상의 클럭 신호를 의미한다.
데이터 제어 신호는, 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC) 및 소스 출력 인에이블 신호(SOE) 등을 포함할 수 있다. 소스 스타트 펄스(SSP)는 데이터 구동부(130)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(130)의 샘플링 동작을 제어한다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(130)의 출력 타이밍을 제어한다.
또한, 타이밍 제어부(140)는 영상 데이터(RGB)를 이용하여 제1 및 제2 데이터(DATA1, DATA2)를 생성하고, 상기 제1 및 제2 데이터(DATA1, DATA2)를 데이터 구동부(130)로 공급할 수 있다. 일 예로, 타이밍 제어부(140)는, 영상 데이터(RGB)를 처리하여 제1 데이터(DATA1)를 생성하고, 상기 영상 데이터(RGB)를 소정의 기준 계조 값과 비교하여 제2 데이터(DATA2)를 생성할 수 있다.
호스트 시스템(150)은 소정의 인터페이스를 통해 타이밍 제어부(140)로 영상 데이터(RGB)를 공급한다. 또한, 호스트 시스템(150)은 각종 타이밍 신호들(일 예로, Vsync, Hsync, DE, CLK)을 타이밍 제어부(140)로 공급한다.
상술한 실시예에 의한 표시 장치에서, 각각의 화소(PXL)는 한 쌍의 제1 및 제2 데이터선(D1, D2)에 연결된다. 이에 따라, 화소부(100)는 수직 라인들의 두 배에 해당하는 개수의 데이터선들(D)을 포함하고, 데이터 구동부(130)는 상기 데이터선들(D) 각각에 대응하는 데이터 채널들을 구비할 수 있다. 일 예로, 화소부(100)가 n(n은 2 이상의 자연수)개의 수평 라인들 및 m(m은 2 이상의 자연수)개의 수직 라인들에 배치된 다수의 화소들(PXL)을 구비한다고 할 때, 상기 화소부(100)에는 적어도 각 수평 라인에 배치된 화소들(PXL)에 연결되는 n개의 주사선들(S), 각 수직 라인에 배치된 화소들(PXL)에 연결되는 각각 m개의 제1 및 제2 데이터선들(D1, D2)이 배치될 수 있다.
이 경우, 데이터 구동부(130)는 m개의 제1 데이터선들(D1)과 m개의 제2 데이터선들(D2) 중 각각 서로 다른 데이터선(D)에 연결되는 2m개의 데이터 채널들을 구비할 수 있다. 이러한 데이터 구동부(130)는 각각의 제1 데이터선(D1)으로 제1 데이터 신호를 공급하여 상기 화소들(PXL)을 영상 데이터(RGB)에 대응하는 휘도로 구동하고, 각각의 제2 데이터선(D2)으로 제2 데이터 신호를 공급하여 상기 화소들(PXL) 각각에 구비된 복수의 광원 유닛들 중 적어도 일부의 광원 유닛이 선택적으로 구동되도록 한다.
이러한 본 발명의 실시예에 의하면, 저계조 영역에서도 보다 정확하게 계조를 표현할 수 있게 되며, 이에 따라 화소(PXL) 및 이를 구비한 표시 장치의 저계조 표현력을 향상시킬 수 있다. 이를 위한 각각의 화소(PXL), 데이터 구동부(130) 및 타이밍 제어부(140)의 구조 및 구동 방식에 대한 상세한 설명은 후술하기로 한다.
도 5는 본 발명의 일 실시예에 의한 화소(PXL)를 나타낸다. 일 예로, 도 5는 도 4의 표시 장치에 구비될 수 있는 화소(PXL)에 대한 실시예를 나타내는 회로도이다. 편의상, 도 5에서는 도 4에 도시된 화소부(100)의 i번째 행 및 j번째 열에 배치된 화소(PXL)를 나타내기로 한다. 실시예에 따라, 화소부(100)에 배치된 화소들(PXL)은 실질적으로 동일한 구조를 가질 수 있으나, 본 발명이 이에 한정되지는 않는다.
도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 복수의 광원 유닛들(LSU), 일 예로 제1 및 제2 광원 유닛(LSU1, LSU2)을 포함한다. 또한, 화소(PXL)는, 광원 유닛들(LSU)의 구동을 제어하기 위한 구동 전류 생성부(101), 제1 스위칭부(102) 및 제2 스위칭부(103)를 포함한다.
제1 광원 유닛(LSU1)은, 제1 분할 전극(ELT11)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함한다. 예를 들어, 제1 광원 유닛(LSU1)은, 제1 분할 전극(ELT11), 상기 제1 분할 전극(ELT11)으로부터 이격된 제2 화소 전극(ELT2), 및 상기 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 병렬로 연결된 복수의 제1 발광 소자들(LD1)을 포함할 수 있다.
실시예에 따라, 제1 분할 전극(ELT11)은, 제2 광원 유닛(LSU2)에 구비된 제2 분할 전극(ELT12)과 함께 각 화소(PXL)의 제1 화소 전극(ELT1)을 구성할 수 있다. 다만, 제1 및 제2 분할 전극(ELT11, ELT12)은 해당 화소(PXL)의 발광 영역에서 서로 분리되어 이격되며, 서로 다른 스위칭 소자에 연결될 수 있다. 일 예로, 제1 분할 전극(ELT11)은, 제1 스위칭부(102)의 제6 트랜지스터(T6)를 경유하여 구동 전류 생성부(101)에 연결되고, 제2 분할 전극(ELT12)은, 제2 스위칭부(103)의 제7 트랜지스터(T7)를 경유하여 구동 전류 생성부(101)에 연결될 수 있다.
실시예에 따라, 제2 화소 전극(ELT2)은, 제2 전원선(PL2)을 통해 제2 전원(VSS)에 연결될 수 있다. 실시예에 따라, 제2 전원(VSS)은 저전위 화소 전원일 수 있다. 실시예에 따라, 제2 화소 전극(ELT2)은 제1 및 제2 발광 소자들(LD1, LD2) 각각의 일 단부와 제2 전원(VSS)의 사이에 공통으로 연결될 수 있다.
실시예에 따라, 제1 광원 유닛(LSU1)에 구비된 적어도 하나의 제1 발광 소자(LD1)는, 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에, 넓게는 제1 전원(VDD)과 제2 전원(VSS)의 사이에, 순방향으로 연결될 수 있다. 실시예에 따라, 제1 전원(VDD)은 고전위 화소 전원일 수 있고, 제2 전원(VSS)의 전위에 비해 각각의 발광 소자(LD)(일 예로, 각각의 제1 또는 제2 발광 소자(LD1, LD2))의 문턱전압 이상 높은 전위를 가질 수 있다. 상기 순방향으로 연결된 적어도 하나의 제1 발광 소자(LD1)는 구동 전류 생성부(101)로부터 구동 전류가 공급될 때, 상기 구동 전류에 대응하는 휘도로 발광한다.
실시예에 따라, 각각의 제1 발광 소자(LD1)는 초소형의 발광 다이오드일 수 있다. 일 예로, 각각의 제1 발광 소자(LD1)는 나노 스케일 내지 마이크로 스케일 범위의 크기를 가진 막대형 발광 다이오드일 수 있다. 다만, 본 발명에서 제1 발광 소자들(LD1)의 종류 및/또는 형상이 특별히 한정되지는 않으며, 제1 발광 소자들(LD1) 각각은 다양한 종류 및/또는 형상의 자발광 소자일 수 있다.
제2 광원 유닛(LSU2)은, 제2 분할 전극(ELT12)과 제2 전원(VSS)의 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함한다. 예를 들어, 제2 광원 유닛(LSU2)은, 제2 분할 전극(ELT12), 상기 제2 분할 전극(ELT12)으로부터 이격된 제2 화소 전극(ELT2), 및 상기 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에 병렬로 연결된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다.
실시예에 따라, 제2 광원 유닛(LSU2)에 구비된 적어도 하나의 제2 발광 소자(LD2)는, 제2 분할 전극(ELT12)과 제2 전극(ELT2)의 사이에, 넓게는 제1 전원(VDD)과 제2 전원(VSS)의 사이에, 순방향으로 연결될 수 있다. 상기 순방향으로 연결된 적어도 하나의 제2 발광 소자(LD2)는 구동 전류 생성부(101)로부터 구동 전류가 공급될 때, 상기 구동 전류에 대응하는 휘도로 발광한다.
실시예에 따라, 각각의 제2 발광 소자(LD2)는 초소형의 발광 다이오드일 수 있다. 일 예로, 각각의 제2 발광 소자(LD2)는 나노 스케일 내지 마이크로 스케일 범위의 크기를 가진 막대형 발광 다이오드일 수 있다. 다만, 본 발명에서 제2 발광 소자들(LD2)의 종류 및/또는 형상이 특별히 한정되지는 않으며, 제2 발광 소자들(LD2) 각각은 다양한 종류 및/또는 형상의 자발광 소자일 수 있다.
실시예에 따라, 제2 발광 소자들(LD2)은 제1 발광 소자들(LD1)과 동일한 종류의 발광 소자일 수 있으나, 이에 한정되지는 않는다. 또한, 제1 및 제2 발광 소자들(LD1, LD2)은 실질적으로 동일 또는 유사한 크기 및/또는 형상을 가질 수 있으나, 이에 한정되지는 않는다.
구동 전류 생성부(101)는, 제1 전원(VDD)과 제1 및 제2 광원 유닛(LSU1, LSU2)의 사이에 연결된다. 또한, 구동 전류 생성부(101)는 해당 수평 라인의 주사선(S), 일 예로 i번째 주사선(이하, "주사선" 또는 "현재 주사선"이라 함)(S[i])을 포함한 적어도 하나의 주사선 및 해당 수직 라인의 제1 데이터선(D1), 일 예로, j번째 제1 데이터선(이하, "제1 데이터선"이라 함)(D1[j])에 연결된다. 이러한 구동 전류 생성부(101)는 제1 데이터선(D1[j])으로 공급되는 제1 데이터 신호에 대응하는 구동 전류를 생성한다.
실시예에 따라, 구동 전류 생성부(101)는, 제1 내지 제5 트랜지스터(T1 내지 T5)와, 제1 커패시터(C1)를 포함할 수 있다. 실시예에 따라, 제1 내지 제5 트랜지스터(T1 내지 T5)는 모두 동일한 타입의 트랜지스터들일 수 있다. 일 예로, 제1 내지 제5 트랜지스터(T1 내지 T5)는 모두 P 타입의 트랜지스터들일 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 제1 내지 제5 트랜지스터(T1 내지 T5)가 모두 N 타입의 트랜지스터이거나, 또는 상기 제1 내지 제5 트랜지스터(T1 내지 T5) 중 일부는 P 타입의 트랜지스터이고 나머지는 N 타입의 트랜지스터일 수 있다.
제1 트랜지스터(T1)는 각 화소(PXL)의 구동 트랜지스터로서, 제1 전원(VDD)과 제1 및 제2 광원 유닛(LSU1, LSU2)의 사이에 연결된다. 일 예로, 제1 트랜지스터(T1)는, 제5 트랜지스터(T5) 및 제1 전원선(PL1)을 경유하여 제1 전원(VDD)에 연결되는 제1 전극(일 예로, 소스 전극), 제6 및 제7 트랜지스터(T6, T7)를 통해 제1 및 제2 광원 유닛(LSU1, LSU2)에 연결되는 제2 전극(일 예로, 드레인 전극), 및 제1 노드(N1)에 연결되는 게이트 전극을 포함할 수 있다. 실시예에 따라, 상기 제1 트랜지스터(T1)의 제2 전극은 제6 및 제7 트랜지스터(T6, T7)에 공통으로 연결될 수 있다. 이러한 제1 트랜지스터(T1)는, 제1 데이터선(D1[j])을 경유하여 제1 노드(N1)로 공급되는 제1 데이터 신호에 대응하는 구동 전류를 생성한다.
제2 트랜지스터(T2)는, 제1 데이터선(D1[j])과 제1 트랜지스터(T1)의 제1 전극 사이에 연결되며, 상기 제2 트랜지스터(T2)의 게이트 전극은 주사선(S[i])에 연결된다. 이러한 제2 트랜지스터(T2)는, 주사선(S[i])으로부터 게이트 온 전압의 주사 신호("현재 주사 신호"라고도 함)가 공급될 때 턴-온된다. 제2 트랜지스터(T2)가 턴-온되면, 제1 데이터선(D1[j])으로 공급되는 제1 데이터 신호가 제1 트랜지스터(T1)의 제1 전극으로 전달된다.
제3 트랜지스터(T3)는, 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 연결되며, 상기 제3 트랜지스터(T3)의 게이트 전극은 주사선(S[i])에 연결된다. 이러한 제3 트랜지스터(T3)는, 주사선(S[i])으로부터 게이트 온 전압의 주사 신호가 공급될 때 턴-온된다. 제3 트랜지스터(T3)가 턴-온되면, 제1 트랜지스터(T1)가 다이오드 형태로 연결된다.
제4 트랜지스터(T4)는, 제1 노드(N1)와 초기화 전원(VINIT) 사이에 연결되며, 상기 제4 트랜지스터(T4)의 게이트 전극은 해당 수평 라인의 초기화 제어선, 일 예로 i번째 초기화 제어선(CL[i])(이하, "초기화 제어선"이라 함)에 연결된다. 실시예에 따라, 상기 초기화 제어선(CL[i])은, 이전 수평 라인의 주사선들(S) 중 어느 하나일 수 있다. 일 예로, 상기 i번째 초기화 제어선(CL[i])은, 직전 수평 라인의 현재 주사선, 즉 i-1번째 주사선("이전 주사선"이라고도 함)(S[i-1])일 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 주사선들(S)과 별개의 초기화 제어선들이 구비될 수도 있다. 이러한 제4 트랜지스터(T4)는, 초기화 제어선(CL[i])으로 게이트 온 전압의 초기화 제어 신호(일 예로, 게이트 온 전압의 이전 주사 신호)가 공급될 때, 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면, 제1 노드(N1)가 초기화 전원(VINIT)의 전압으로 초기화된다. 실시예에 따라, 초기화 전원(VINIT)의 전압은 제1 데이터 신호의 최저 전압 이하의 전압일 수 있다. 일 예로, 초기화 전원(VINIT)의 전압은 제1 데이터 신호의 최저 전압보다 제1 트랜지스터(T1)의 문턱 전압 이상 낮은 전압일 수 있다. 이에 따라, 각각의 프레임 기간 동안, 이전 프레임 기간에 공급된 제1 데이터 신호의 전압과 무관하게, 제1 노드(N1)로 제1 데이터 신호를 안정적으로 공급할 수 있다.
제5 트랜지스터(T5)는, 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결되며, 상기 제5 트랜지스터(T5)의 게이트 전극은 해당 수평 라인의 발광 제어선, 일 예로 i번째 발광 제어선(E[i])(이하, "발광 제어선"이라 함)에 연결된다. 이러한 제5 트랜지스터(T5)는, 발광 제어선(E[i])으로 게이트 오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우(즉, 발광 제어 신호의 전압이 게이트 온 전압일 경우)에 턴-온된다. 제5 트랜지스터(T5)가 턴-오프되면 제1 전원(VDD)과 제1 트랜지스터(T1) 사이의 연결이 차단되고, 상기 제5 트랜지스터(T5)가 턴-온되면, 제1 트랜지스터(T1)가 제1 전원(VDD)에 연결된다.
제1 커패시터(C1)는, 제1 전원(VDD)과 제1 노드(N1) 사이에 연결된다. 이러한 제1 커패시터(C1)는 각각의 프레임 기간(특히, 각 프레임의 데이터 프로그래밍 기간)마다 제1 노드(N1)로 전달되는 제1 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 충전하고, 다음 프레임의 제1 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
한편, 구동 전류 생성부(101)의 구성이 도 5에 도시된 실시예에 한정되지는 않는다. 예를 들어, 구동 전류 생성부(101)는 현재 공지된 다양한 구조의 화소 회로에 대응하는 구성을 가질 수 있다.
제1 스위칭부(102)는 구동 전류 생성부(101)와 제1 광원 유닛(LSU1)의 사이에 연결된 적어도 하나의 스위칭 소자, 일 예로 제6 트랜지스터(T6)("제1 스위칭 소자"라고도 함)를 포함한다. 제6 트랜지스터(T6)는, 제1 트랜지스터(T1)와 제1 분할 전극(ELT11) 사이에 연결되며, 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(E[i])에 연결된다. 이러한 제6 트랜지스터(T6)는 발광 제어선(E[i])으로 게이트 오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. 제6 트랜지스터(T6)가 턴-오프되면 제1 트랜지스터(T1)와 제1 광원 유닛(LSU1)(일 예로, 상기 제1 광원 유닛(LSU1)의 제1 분할 전극(ELT11)) 사이의 연결이 차단되고, 상기 제6 트랜지스터(T6)가 턴-온되면, 제1 광원 유닛(LSU1)이 제1 트랜지스터(T1)에 연결되면서 제1 트랜지스터(T1)로부터의 구동 전류가 제1 광원 유닛(LSU1)으로 공급된다.
제2 스위칭부(103)는 구동 전류 생성부(101)와 제2 광원 유닛(LSU2)의 사이에 연결된 적어도 하나의 스위칭 소자, 일 예로 제7 트랜지스터(T7)("제2 스위칭 소자"라고도 함)를 포함한다. 또한, 제2 스위칭부(103)는 제7 트랜지스터(T7)의 동작을 제어하기 위한 제8 및 제9 트랜지스터(T8, T9)와 제2 커패시터(C2)를 더 포함할 수 있다. 실시예에 따라, 제2 스위칭부(103)는 해당 수직 라인의 제2 데이터선(D2), 일 예로, j번째 제2 데이터선(이하, "제2 데이터선")(D2[j])에 연결된다. 이러한 제2 스위칭부(103)는 제2 데이터선(D2[j])으로 공급되는 제2 데이터 신호에 대응하여, 구동 전류 생성부(101)(특히, 각 화소(PXL)의 구동 트랜지스터인 제1 트랜지스터(T1))와 제2 광원 유닛(LSU2) 사이의 연결을 제어한다.
제7 트랜지스터(T7)는, 제1 트랜지스터(T1)와 제2 분할 전극(ELT12) 사이에 연결되며, 제7 트랜지스터(T7)의 게이트 전극은 제8 트랜지스터(T8)를 경유하여 제2 노드(N2)에 연결된다. 이러한 제7 트랜지스터(T7)는, 제2 데이터선(D2[j])으로 공급되는 제2 데이터 신호에 대응하여 제1 트랜지스터(T1)와 제2 광원 유닛(LSU2) 사이의 연결을 제어한다.
예를 들어, 제2 데이터선(D2[j]) 및 제8 트랜지스터(T8)를 통해 제7 트랜지스터(T7)의 게이트 전극으로 게이트 온 전압의 제2 데이터 신호가 전달되면, 제7 트랜지스터(T7)가 턴-온될 수 있다. 제7 트랜지스터(T7)가 턴-온되면, 제2 광원 유닛(LSU2)이 제1 트랜지스터(T1)에 연결된다. 이에 따라, 제1 트랜지스터(T1)로부터의 구동 전류가 제2 광원 유닛(LSU2)으로 공급된다.
한편, 제2 데이터선(D2[j]) 및 제8 트랜지스터(T8)를 통해 제7 트랜지스터(T7)의 게이트 전극으로 게이트 오프 전압의 제2 데이터 신호가 전달되면, 제7 트랜지스터(T7)가 턴-오프될 수 있다. 제7 트랜지스터(T7)가 턴-오프되면, 제1 트랜지스터(T1)와 제2 광원 유닛(LSU2)(일 예로, 상기 제2 광원 유닛(LSU2)의 제2 분할 전극(ELT12)) 사이의 연결이 차단되면서, 상기 제2 광원 유닛(LSU2)으로의 구동 전류의 유입이 차단된다.
제8 트랜지스터(T8)는, 제7 트랜지스터(T7)의 게이트 전극과 제2 노드(N2) 사이에 연결되며, 제8 트랜지스터(T8)의 게이트 전극은 발광 제어선(E[i])에 연결된다. 이러한 제8 트랜지스터(T8)는 발광 제어선(E[i])으로 게이트 오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다. 제8 트랜지스터(T8)가 턴-오프되면 제7 트랜지스터(T7)의 게이트 전극과 제2 노드(N2) 사이의 연결이 차단되고, 상기 제8 트랜지스터(T8)가 턴-온되면, 제7 트랜지스터(T7)의 게이트 전극이 제2 노드(N2)에 연결되면서 상기 제2 노드(N2)의 전압이 7 트랜지스터(T7)의 게이트 전극에 전달된다.
제9 트랜지스터(T9)는, 제2 데이터선(D2[j])과 제2 노드(N2) 사이에 연결되며, 상기 제9 트랜지스터(T9)의 게이트 전극은 주사선(S[i])에 연결된다. 이러한 제9 트랜지스터(T9)는, 주사선(S[i])으로부터 게이트 온 전압의 주사 신호가 공급될 때 턴-온된다. 제9 트랜지스터(T9)가 턴-온되면, 제2 데이터선(D2[j])으로 공급되는 제2 데이터 신호가 제2 노드(N2)로 전달된다.
제2 커패시터(C2)는, 제1 전원(VDD)과 제2 노드(N2) 사이에 연결된다. 이러한 제2 커패시터(C2)는 각각의 프레임 기간(특히, 각 프레임의 데이터 프로그래밍 기간)마다 제2 노드(N2)로 전달되는 제2 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 제2 데이터 신호가 전달될 때까지 충전된 전압을 유지한다.
상술한 실시예에 의한 화소(PXL)는, 서로 다른 분할 전극에 연결된 복수의 광원 유닛들(LSU)을 포함한다. 일 예로, 화소(PXL)는, 각각 제1 및 제2 분할 전극(ELT11, ELT12)에 나뉘어 연결된 제1 및 제2 광원 유닛(LSU1, LSU2)을 포함할 수 있다. 그리고, 상기 화소(PXL)의 구동 전류를 생성하는 제1 트랜지스터(T1)와 제1 및 제2 광원 유닛(LSU1, LSU2)의 사이에는 각각 제1 및 제2 스위칭부(102, 103)가 연결될 수 있다.
전술한 실시예에 의하면, 제2 데이터선(D2[j])을 통해 각각의 프레임 기간마다 각각의 화소(PXL)로 게이트 온 전압 또는 게이트 오프 전압의 제2 데이터 신호를 공급함으로써, 각각의 프레임 기간마다 화소(PXL)별로 제1 및 제2 광원 유닛(LSU1, LSU2) 중 적어도 일부를 선택적으로 구동할 수 있다. 일 예로, 소정 계조 이하의 저계조를 표현해야 하는 화소(PXL)에 대해서는 해당 프레임 기간 동안 게이트 오프 전압의 제2 데이터 신호를 공급함으로써, 제1 광원 유닛(LSU1)에만 구동 전류가 흐르도록 제어할 수 있다. 이에 따라, 각각의 발광 소자(LD), 특히 제1 광원 유닛(LSU1) 내에 순방향으로 연결된 적어도 하나의 제1 발광 소자(LD1)에 흐르는 전류량을 높일 수 있다. 상기 실시예에 의하면, 미세 전류로 각각의 발광 소자(LD)의 발광을 제어하기 어려운 한계를 극복하고, 원하는 계조를 보다 정확하게 표현할 수 있게 된다. 즉, 본 발명의 실시예에 의하면 저계조 영역에서도 보다 정확하게 계조를 표현할 수 있게 된다.
도 6a 및 도 6b는 각각 도 5에 도시된 화소(PXL)의 광원 유닛(LSU)에 대한 일 실시예를 나타낸다. 구체적으로, 도 6a 및 도 6b는 제1 및 제2 광원 유닛(LSU1, LSU2)의 구조 및 배치와 관련한 서로 다른 실시예를 나타내는 평면도이다. 편의상, 도 6a 및 도 6b는 제1 및 제2 광원 유닛(LSU1, LSU2)이 배치되는 표시 소자층만을 도시하였으나, 각각의 화소(PXL)는 상기 제1 및 제2 광원 유닛(LSU1, LSU2)을 제어하기 위한 회로 소자들(일 예로, 도 5의 제1 내지 제9 트랜지스터(T1 내지 T9)와 제1 및 제2 커패시터(C1, C2) 중 적어도 일부의 회로 소자들)을 더 포함할 수 있다. 상기 회로 소자들은 표시 소자층의 하부에 배치된 화소 회로층 등에 배치될 수 있으나, 상기 회로 소자들의 위치가 이에 한정되지는 않는다.
도 6a 및 도 6b를 도 1 내지 도 5와 함께 참조하면, 각각의 화소(PXL)는 복수의 광원 유닛들(LSU), 일 예로 적어도 제1 및 제2 광원 유닛(LSU1, LSU2)을 포함할 수 있다.
실시예에 따라, 제1 광원 유닛(LSU1)은, 제1 분할 전극(ELT11) 및 제2 화소 전극(ELT2)과, 이들의 사이에 연결된 적어도 하나의 제1 발광 소자(LD1)를 포함할 수 있다. 일 예로, 제1 광원 유닛(LSU1)은, 해당 화소(PXL)의 발광 영역 내에 서로 이격되어 배치된 제1 분할 전극(ELT11) 및 제2 화소 전극(ELT2)과, 상기 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 병렬로 연결된 복수의 제1 발광 소자들(LD1)을 포함할 수 있다.
실시예에 따라, 제1 분할 전극(ELT11)은, 제1 발광 소자들(LD1)의 일 단부(이하, "제1 단부(EP1)"라 함)에 연결될 수 있다. 일 예로, 제1 분할 전극(ELT11)은, 제1 발광 소자들(LD1)의 제1 단부(EP1)에 직접적으로 접촉 및/또는 연결되거나, 적어도 하나의 제1 컨택 전극(CNE1)을 통해 상기 제1 발광 소자들(LD1)의 제1 단부(EP1)에 연결될 수 있다.
또한, 제1 분할 전극(ELT11)은, 해당 화소(PXL)의 화소 회로를 구성하는 적어도 하나의 회로 소자에 연결될 수 있다. 일 예로, 제1 분할 전극(ELT11)은, 제1 컨택홀(CH1)을 통해, 도 5의 제6 트랜지스터(T6)에 연결될 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 분할 전극(ELT11)이 제1 컨택홀(CH1)을 통해 제2 전원(VSS)에 연결되고, 제2 화소 전극(ELT2)이 제2 컨택홀(CH2)을 통해 도 5의 제6 트랜지스터(T6) 등에 연결될 수도 있다. 또는, 본 발명의 또 다른 실시예에서는, 제1 분할 전극(ELT11) 및 제2 화소 전극(ELT2) 중 어느 하나가 컨택홀이나 회로 소자 등을 경유하지 않고, 제1 전원선(PL1) 또는 제2 전원선(PL2)에 직접 연결될 수도 있다.
제1 분할 전극(ELT11)의 적어도 일 영역은 제2 화소 전극(ELT2)의 적어도 일 영역과 대향되도록 배치되고, 상기 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에는 복수의 제1 발광 소자들(LD1)이 연결될 수 있다. 본 발명에서, 제1 발광 소자들(LD1)의 배열 방향이 특별히 한정되지는 않는다. 또한, 제1 발광 소자들(LD1)은 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 직렬 및/또는 병렬로 연결될 수 있다.
실시예에 따라, 제2 화소 전극(ELT2)은, 제1 발광 소자들(LD1)의 다른 단부(이하, "제2 단부(EP2)"라 함)에 연결될 수 있다. 일 예로 제2 화소 전극(ELT2)은, 제1 발광 소자들(LD1)의 제2 단부(EP2)에 직접적으로 접촉 및/또는 연결되거나, 적어도 하나의 제2 컨택 전극(CNE2)을 통해 상기 제1 발광 소자들(LD1)의 제2 단부(EP2)에 연결될 수 있다.
또한, 제2 화소 전극(ELT2)은, 제2 전원(VSS)에 연결될 수 있다. 일 예로, 제2 화소 전극(ELT2)은, 제2 컨택홀(CH2) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 연결될 수 있다.
일 실시예에서, 제2 화소 전극(ELT2)은 제1 및 제2 광원 유닛(LSU1, LSU2)에 공통으로 형성될 수 있다. 예를 들어, 제2 화소 전극(ELT2)은 제1 및 제2 발광 소자들(LD1, LD2)의 제2 단부(EP2)와 제2 전원(VSS)의 사이에 공통으로 연결될 수 있다.
각각의 제1 발광 소자(LD1)는 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은, 발광 다이오드일 수 있다. 예를 들어, 각각의 제1 발광 소자(LD1)는 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 초소형의 막대형 발광 다이오드일 수 있다.
실시예에 따라, 제1 발광 소자들(LD1)의 양단에는 각각 적어도 하나의 컨택 전극이 연결될 수 있다. 예를 들어, 제1 발광 소자들(LD1)의 제1 단부(EP1)에는 적어도 하나의 제1 컨택 전극(CNE1)이 연결되고, 상기 제1 발광 소자들(LD1)의 제2 단부(EP2)에는 적어도 하나의 제2 컨택 전극(CNE2)이 연결될 수 있다.
실시예에 따라, 제2 광원 유닛(LSU2)은, 제2 분할 전극(ELT12) 및 제2 화소 전극(ELT2)과, 이들의 사이에 연결된 적어도 하나의 제2 발광 소자(LD2)를 포함할 수 있다. 일 예로, 제2 광원 유닛(LSU2)은, 해당 화소(PXL)의 발광 영역 내에 서로 이격되어 배치된 제2 분할 전극(ELT12) 및 제2 화소 전극(ELT2)과, 상기 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에 병렬로 연결된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다.
실시예에 따라, 제2 분할 전극(ELT12)은, 제2 발광 소자들(LD2)의 일 단부(이하, "제1 단부(EP1)"라 함)에 연결될 수 있다. 일 예로, 제2 분할 전극(ELT12)은, 제2 발광 소자들(LD2)의 제1 단부(EP1)에 직접적으로 접촉 및/또는 연결되거나, 적어도 하나의 제1 컨택 전극(CNE1)을 통해 상기 제2 발광 소자들(LD2)의 제1 단부(EP1)에 연결될 수 있다.
또한, 제2 분할 전극(ELT12)은, 해당 화소(PXL)의 화소 회로를 구성하는 적어도 하나의 회로 소자에 연결될 수 있다. 일 예로, 제2 분할 전극(ELT12)은, 제3 컨택홀(CH3)을 통해, 도 5의 제7 트랜지스터(T7)에 연결될 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제2 분할 전극(ELT12)이 제3 컨택홀(CH3)을 통해 제2 전원(VSS)에 연결되고, 제2 화소 전극(ELT2)이 제2 컨택홀(CH2)을 통해 도 5의 제7 트랜지스터(T7) 등에 접속될 수도 있다. 또는, 본 발명의 또 다른 실시예에서는, 제2 분할 전극(ELT12) 및 제2 화소 전극(ELT2) 중 어느 하나가 컨택홀이나 회로 소자 등을 경유하지 않고, 제1 전원선(PL1) 또는 제2 전원선(PL2)에 직접 연결될 수도 있다.
제2 분할 전극(ELT12)의 적어도 일 영역은 제2 화소 전극(ELT2)의 적어도 일 영역과 대향되도록 배치되고, 상기 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에는 복수의 제2 발광 소자들(LD2)이 접속될 수 있다. 본 발명에서, 제2 발광 소자들(LD2)의 배열 방향이 특별히 한정되지는 않는다. 또한, 제2 발광 소자들(LD2)은 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에 직렬 및/또는 병렬로 연결될 수 있다.
실시예에 따라, 제2 화소 전극(ELT2)은, 제2 발광 소자들(LD2)의 다른 단부(이하, "제2 단부(EP2)"라 함)에 연결될 수 있다. 일 예로 제2 화소 전극(ELT2)은, 제2 발광 소자들(LD2)의 제2 단부(EP2)에 직접적으로 접촉 및/또는 연결되거나, 적어도 하나의 제2 컨택 전극(CNE2)을 통해 상기 제2 발광 소자들(LD2)의 제2 단부(EP2)에 연결될 수 있다. 이러한 제2 화소 전극(ELT2)은, 제2 전원(VSS)에 연결될 수 있다.
각각의 제2 발광 소자(LD2)는 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은, 발광 다이오드일 수 있다. 예를 들어, 각각의 제2 발광 소자(LD2)는 도 1a 내지 도 3b의 실시예들 중 어느 하나의 실시예에 의한 초소형의 막대형 발광 다이오드일 수 있다.
실시예에 따라, 제2 발광 소자들(LD2)의 양단에는 각각 적어도 하나의 컨택 전극이 연결될 수 있다. 예를 들어, 제2 발광 소자들(LD2)의 제1 단부(EP1)에는 적어도 하나의 제1 컨택 전극(CNE1)이 연결되고, 상기 제2 발광 소자들(LD2)의 제2 단부(EP2)에는 적어도 하나의 제2 컨택 전극(CNE2)이 연결될 수 있다.
실시예에 따라, 제1 및 제2 발광 소자들(LD1, LD2)(이하, 이들을 포괄하여 "발광 소자들(LD)"이라 함)은 소정의 용액(이하, "LED 용액"이라 함) 내에 분산된 형태로 준비되어, 잉크젯 방식 등을 이용해 각각의 화소 영역에 공급될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 섞여 각 화소(PXL)의 발광 영역에 공급될 수 있다. 이때, 제1 및 제2 분할 전극(ELT11, ELT12)을 포괄한 제1 화소 전극(ELT1)(또는, 상기 제1 및 제2 분할 전극(ELT11, ELT12)이 분리되기 이전에 일체로 연결된 상태의 제1 화소 전극(ELT1)) 및 제2 화소 전극(ELT2)으로 소정의 전압(또는, "정렬 전압"이라고도 함)을 인가하게 되면, 제1 화소 전극(ELT1)과 제2 화소 전극(ELT2)의 사이에 전계가 형성되면서, 이들의 사이에 발광 소자들(LD)이 자가 정렬하게 된다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 또는 그 외의 방식으로 제거함으로써, 제1 및 제2 화소 전극(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배열할 수 있다.
제1 및 제2 컨택 전극(CNE1, CNE2) 각각은, 제1 및 제2 화소 전극(ELT1, ELT2) 중 어느 하나와, 발광 소자들(LD) 중 적어도 하나의 일단에 접촉 및/또는 전기적으로 연결될 수 있다. 예를 들어, 각각의 제1 컨택 전극(CNE1)은 적어도 하나의 제1 또는 제2 발광 소자(LD1, LD2)의 제1 단부(EP1)와, 상기 제1 단부(EP1)에 대응하는 제1 또는 제2 분할 전극(ELT11, ELT12)의 적어도 일 영역을 커버할 수 있다. 상기 제1 컨택 전극(CNE1)에 의해, 적어도 하나의 제1 또는 제2 발광 소자(LD1, LD2)의 제1 단부(EP1)가 제1 또는 제2 분할 전극(ELT11, ELT12)에 연결될 수 있다. 유사하게, 각각의 제2 컨택 전극(CNE2)은 적어도 하나의 제1 또는 제2 발광 소자(LD1, LD2)의 제2 단부(EP2)와, 상기 제2 단부(EP2)에 대응하는 제2 화소 전극(ELT2)의 적어도 일 영역을 커버할 수 있다. 상기 제2 컨택 전극(CNE2)에 의해, 적어도 하나의 제1 또는 제2 발광 소자(LD1, LD2)의 제2 단부(EP2)가 제2 화소 전극(ELT2)에 연결될 수 있다.
제1 또는 제2 분할 전극(ELT11, ELT12)과 제2 화소 전극(ELT2)의 사이에 연결된 발광 소자들(LD)이 모여 해당 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다. 일 예로, 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 순방향으로 연결된 적어도 하나의 제1 발광 소자(LD1)가 제1 광원 유닛(LSU1)을 구성하고, 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에 순방향으로 연결된 적어도 하나의 제2 발광 소자(LD2)가 제2 광원 유닛(LSU2)을 구성할 수 있다. 각각의 제1 및 제2 발광 소자(LD1, LD2)는, 구동 전류 생성부(101)로부터 구동 전류가 공급될 때, 상기 구동 전류에 대응하는 휘도로 발광할 수 있다.
실시예에 따라, 제1 및 제2 광원 유닛(LSU1, LSU2)은 서로 동일 또는 상이한 면적의 영역에 형성될 수 있다. 일 실시예에서, 제1 및 제2 광원 유닛(LSU1, LSU2)은 도 6a에 도시된 바와 같이 서로 다른 면적의 영역에 형성될 수 있다. 이 경우, 제1 및 제2 광원 유닛(LSU1, LSU2)에 배치되는 제1 및 제2 분할 전극(ELT11, ELT12) 또는 제2 화소 전극(ELT2)은 서로 다른 형상, 개수 및/또는 면적을 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 광원 유닛(LSU1, LSU2)이 서로 다른 면적의 영역에 배치되더라도, 제1 및 제2 광원 유닛(LSU1, LSU2)에 배치되는 제1 및 제2 분할 전극(ELT11, ELT12) 또는 제2 화소 전극(ELT2)은 서로 동일한 형상, 개수 및/또는 면적을 가질 수도 있다.
다른 실시예에서, 제1 및 제2 광원 유닛(LSU1, LSU2)은 도 6b에 도시된 바와 같이 서로 동일한 면적에 형성될 수 있다. 이 경우, 제1 및 제2 광원 유닛(LSU1, LSU2)에 배치되는 제1 및 제2 분할 전극(ELT11, ELT12) 또는 제2 화소 전극(ELT2)은 서로 동일한 형상, 개수 및/또는 면적을 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 광원 유닛(LSU1, LSU2)이 서로 동일한 면적의 영역에 배치되더라도, 제1 및 제2 광원 유닛(LSU1, LSU2)에 배치되는 제1 및 제2 분할 전극(ELT11, ELT12) 또는 제2 화소 전극(ELT2)은 서로 다른 형상, 개수 및/또는 면적을 가질 수도 있다.
또한, 실시예에 따라, 제1 및 제2 광원 유닛(LSU1, LSU2)은 서로 동일한 개수 또는 서로 다른 개수의 제1 및 제2 발광 소자들(LD1, LD2)을 포함할 수 있다. 일 실시예에서, 도 6a에 도시된 바와 같이 제1 광원 유닛(LSU1)에 배치되는 제1 발광 소자들(LD1)의 개수는 제2 광원 유닛(LSU2)에 배치되는 제2 발광 소자들(LD2)의 개수와 상이할 수 있다.
다른 실시예에서, 도 6b에 도시된 바와 같이 제1 광원 유닛(LSU1)에 배치되는 제1 발광 소자들(LD1)의 개수는 제2 광원 유닛(LSU2)에 배치되는 제2 발광 소자들(LD2)의 개수와 동일할 수 있다.
또한, 실시예에 따라, 제1 및 제2 광원 유닛(LSU1, LSU2)은 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 서로 다른 방향으로 연결되는 복수의 제1 발광 소자들(LD1)을 포함할 수 있다. 일 예로, 제1 발광 소자들(LD1) 중 일부는 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 순방향으로 연결되어 화소(PXL)의 발광에 기여하고, 제1 발광 소자들(LD1) 중 다른 일부는 제1 분할 전극(ELT11)과 제2 화소 전극(ELT2)의 사이에 역방향으로 연결될 수 있다. 유사하게, 제2 발광 소자들(LD2) 중 일부는 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에 순방향으로 연결되어 화소(PXL)의 발광에 기여하고, 제2 발광 소자들(LD2) 중 다른 일부는 제2 분할 전극(ELT12)과 제2 화소 전극(ELT2)의 사이에 역방향으로 연결될 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 또 다른 실시예에서는, 제1 및/또는 제2 광원 유닛(LSU1, LSU2)이, 각각의 제1 및 제2 화소 전극(ELT1, ELT2)의 사이에 연결된 단일의 발광 소자(LD)만을 포함하거나, 또는 상기 제1 및 제2 화소 전극(ELT1, ELT2)의 사이에 어느 일 방향(일 예로, 순 방향)으로만 연결된 복수의 발광 소자들(LD)을 포함할 수도 있다.
도 7은 도 5에 도시된 화소(PXL)의 구동 방법에 대한 일 실시예를 나타낸다. 이하에서는 도 7을 도 5와 결부하여, 도 5에 도시된 화소(PXL)의 구동 방법을 설명하기로 한다.
도 5 및 도 7을 참조하면, 한 프레임 기간(1F) 동안, 먼저 발광 제어선(E[i])으로 게이트 오프 전압의 발광 제어 신호(EMIi)가 공급된다. 상기 발광 제어 신호(EMIi)가 공급되는 기간 동안, 제5, 제6 및 제8 트랜지스터(T5, T6, T8)가 턴-오프 상태를 유지한다.
또한, 게이트 오프 전압의 발광 제어 신호(EMIi)가 공급되는 기간 중에, 초기화 제어선(CL[i]), 일 예로 상기 초기화 제어선(CL[i])으로서의 이전 주사선(S[i-1])과, 현재 주사선(S[i])으로 각각 이전 주사 신호(SSi-1) 및 현재 주사 신호(SSi)가 순차적으로 공급된다. 상기 이전 주사 신호(SSi-1) 및 현재 주사 신호(SSi)는 각각 게이트 온 전압을 가질 수 있다.
게이트 온 전압의 이전 주사 신호(SSi-1)가 공급되는 제1 기간(PI1) 동안, 화소(PXL)는 초기화된다. 예를 들어, 상기 이전 주사 신호(SSi-1)가 공급되면, 제4 트랜지스터(T4)가 턴-온되면서 제1 노드(N1)로 초기화 전원(VINIT)의 전압이 전달된다. 이에 따라, 이전 프레임 기간에 제1 커패시터(C1)에 저장된 전압과, 제1 트랜지스터(T1)의 게이트 전압이 초기화 전원(VINIT)의 전압에 의해 초기화된다. 또한, 초기화 전원(VINIT)의 전압은 제1 데이터 신호의 최저 전압 이하로 설정되고, 따라서 제1 노드(N1)로 초기화 전원(VINIT)의 전압이 전달되면, 제1 트랜지스터(T1)가 턴-온된다.
게이트 온 전압의 현재 주사 신호(SSi)가 공급되는 제2 기간(PI2) 동안, 화소(PXL)에는 제1 및 제2 데이터 신호(DS1, DS2)가 전달된다. 예를 들어, 상기 현재 주사 신호(SSi)가 공급되면, 제2, 제3 및 제9 트랜지스터(T2, T3, T9)가 턴-온된다.
제2 및 제3 트랜지스터(T2, T3)가 턴-온되면, 제1 데이터선(D1[j])으로 공급되는 제1 데이터 신호(DS1)가, 제2, 제1 및 제3 트랜지스터(T2, T1, T3)를 차례로 경유하여 제1 노드(N1)로 전달된다. 이때, 제1 트랜지스터(T1)는 제3 트랜지스터(T3)에 의해 다이오드 형태로 연결되었으므로, 제1 노드(N1)에는 제1 데이터 신호(DS1)와 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압(일 예로, 제1 데이터 신호(DS1)와 제1 트랜지스터(T1)의 문턱 전압의 전압 차에 해당하는 전압)이 전달된다. 이때, 제1 노드(N1)로 전달된 전압은 제1 커패시터(C1)에 충전된다. 예를 들어, 제1 커패시터(C1)에는 제1 전원(VDD)과 제1 노드(N1)의 전압 차에 대응하는 전압이 충전될 수 있다.
제9 트랜지스터(T9)가 턴-온되면, 제2 데이터선(D2[j])으로 공급되는 제2 데이터 신호(DS2)가, 제9 트랜지스터(T9)를 경유하여 제2 노드(N2)로 전달된다. 상기 제2 노드(N2)로 전달된 전압은 제2 커패시터(C2)에 충전된다.
초기화 단계 및 제1 및 제2 데이터 신호(DS1, DS2)의 충전이 완료된 이후, 게이트 오프 전압의 발광 제어 신호(EMIi)의 공급이 중단된다. 그리고, 제3 기간(PI3) 동안 발광 제어 신호(EMIi)의 전압이 게이트 온 전압을 유지한다. 이에 따라, 제5, 제6 및 제8 트랜지스터(T5, T6, T8)가 턴-온되면서, 화소(PXL)가 제1 데이터 신호(DS1)에 대응하는 휘도로 발광(단, 블랙 계조에 대응하는 제1 데이터 신호(DS1)가 공급된 경우에는 비발광)한다.
구체적으로, 제5, 제6 트랜지스터(T5, T6)가 턴-온되면, 제1 전원(VDD)으로부터 제5, 제1 및 제6 트랜지스터(T5, T1, T6)와 제1 광원 유닛(LSU1)을 경유하여 제2 전원(VSS)으로 향하는 경로의 전류 패스가 형성된다. 제3 기간(PI3) 동안 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하는 구동 전류를 생성한다. 이때, 제2 기간(PI2) 동안 제1 데이터 신호(DS1)의 전압과 함께 제1 트랜지스터(T1)의 문턱 전압을 저장하였기 때문에, 제3 기간(PI3) 동안 제1 트랜지스터(T1)의 문턱 전압이 상쇄되어, 상기 제1 트랜지스터(T1)의 문턱 전압과 무관하게 화소(PXL)에는 제1 데이터 신호(DS1)의 전압에 대응하는 구동 전류가 흐르게 된다. 이에 따라, 화소부(도 4의 100)에서 균일한 화질의 영상을 표시할 수 있게 된다.
한편, 제8 트랜지스터(T8)가 턴-온되면, 제2 노드(N2)와 제7 트랜지스터(T7)의 게이트 전극이 연결됨에 따라, 상기 제2 노드(N2)에 공급된 제2 데이터 신호(DS2)의 전압이 제7 트랜지스터(T7)의 게이트 전극에 전달된다. 따라서, 제2 데이터 신호(DS2)의 전압 레벨에 따라, 제7 트랜지스터(T7)의 온-오프가 결정될 수 있다.
실시예에 따라, 제2 데이터 신호(DS2)는, 소정의 게이트 온 전압(이하, "제1 전압"이라 함), 일 예로, 제7 트랜지스터(T7)를 안정적으로 턴-온시킬 수 있는 로우 전압을 가지거나, 또는 소정의 게이트 오프 전압(이하, "제2 전압"이라 함), 일 예로, 제7 트랜지스터(T7)를 안정적으로 턴-오프시킬 수 있는 하이 전압을 가질 수 있다. 제2 기간(PI2) 동안 게이트 온 전압이 제2 노드(N2)에 전달된 경우, 제7 트랜지스터(T7)는 턴-온된다. 한편, 제2 기간(PI2) 동안 게이트 오프 전압이 제2 노드(N2)에 전달된 경우, 제7 트랜지스터(T7)는 턴-오프된다.
제1 전압의 제2 데이터 신호(DS2)에 의해 제7 트랜지스터(T7)가 턴-온되면, 제3 기간(PI3) 동안 제1 및 제2 광원 유닛(LSU1, LSU2)이 제1 트랜지스터(T1)와 제2 전원(VSS)의 사이에 병렬로 연결된다. 이에 따라, 제1 트랜지스터(T1)로부터의 구동 전류가 제1 및 제2 광원 유닛(LSU1, LSU2)에 분산되어 흐르게 된다.
제2 전압의 제2 데이터 신호(DS2)에 의해 제7 트랜지스터(T7)가 턴-오프되면, 제3 기간(PI3) 동안 제1 트랜지스터(T1)와 제2 광원 유닛(LSU2) 사이의 연결이 차단되고, 제6 트랜지스터(T6)에 의해 제1 트랜지스터(T1)와 제1 광원 유닛(LSU1)의 연결만 유지된다. 이에 따라, 제1 트랜지스터(T1)로부터의 구동 전류가 제1 광원 유닛(LSU1)에만 공급된다.
화소(PXL)가 소정의 동일한 계조를 표현한다고 가정할 때, 제1 광원 유닛(LSU1)만 선택적으로 구동되게 되면, 제1 및 제2 광원 유닛(LSU1, LSU2) 모두가 구동되는 경우에 비해 각각의 제1 발광 소자(LD1)(특히, 순방향으로 연결된 제1 발광 소자(LD1))에 흐르는 전류가 증가하게 된다. 이에 따라, 화소(PXL)의 저계조 표현력을 높일 수 있다.
전술한 실시예에 의하면, 제2 데이터선(D2[j])을 통해 각각의 프레임 기간(1F)마다 각각의 화소(PXL)로 제1 전압(게이트 온 전압) 또는 제2 전압(게이트 오프 전압)의 제2 데이터 신호(DS2)를 공급함으로써, 각각의 프레임 기간(1F)마다 화소(PXL)별로 제1 및 제2 광원 유닛(LSU1, LSU2) 중 적어도 일부를 선택적으로 구동할 수 있다. 일 예로, 각각의 화소(PXL)가 소정 계조 이하의 저계조를 표현하는 기간 동안, 상기 화소(PXL)로 제2 전압의 제2 데이터 신호(DS2)를 공급함으로써, 해당 프레임 기간(1F)의 발광 기간 동안 제7 트랜지스터(T7)를 턴-오프 상태로 제어할 수 있다. 이 경우, 구동 전류 생성부(101)에서 생성된 구동 전류가 제1 광원 유닛(LSU1)에만 공급된다. 따라서, 제1 및 제2 광원 유닛(LSU1, LSU2)을 모두 구동하여 계조를 표현하는 경우에 비해, 제1 광원 유닛(LSU1)만 구동하여 동일한 계조를 표현할 경우, 상기 제1 광원 유닛(LSU1)에 흐르는 전류량이 증가하게 된다. 이에 따라, 제1 광원 유닛(LSU1)에 구비된 각각의 제1 발광 소자(LD1)(특히, 제1 및 제2 전원(VDD, VSS)의 사이에 순방향으로 연결되어 활성화된 제1 발광 소자(LD1))에 흐르는 전류량이 증가하면서 상기 제1 발광 소자(LD1)를 원하는 휘도로 발광시킬 수 있게 된다. 이러한 본 발명의 실시예에 의하면, 저계조 영역에서도 보다 정확하게 계조를 표현할 수 있다.
한편, 각각의 화소(PXL)가 소정 계조보다 높은 고계조를 표현하는 각각의 프레임 기간(1F) 동안에는, 제2 데이터선(D2[j])을 통해 상기 화소(PXL)로 제1 전압(게이트 온 전압)의 제2 데이터 신호(DS2)를 공급함으로써, 제1 및 제2 광원 유닛(LSU1, LSU2)을 모두 구동할 수 있다. 이에 따라, 각각의 화소(PXL)에 배치된 발광 소자들(LD)을 효율적으로 활용하여 상기 화소(PXL)를 원하는 휘도로 발광시킬 수 있게 된다.
도 8은 본 발명의 일 실시예에 의한 타이밍 제어부(140)를 나타낸다. 일 예로, 도 8은 도 4의 표시 장치에 구비될 수 있는 타이밍 제어부(140)에 대한 실시예를 나타내는 블록도이다.
도 4 내지 도 8을 참조하면, 본 발명의 일 실시예에 의한 타이밍 제어부(140)는 영상 데이터(RGB)에 대응하는 제1 데이터(DATA1)와, 상기 영상 데이터(RGB)의 계조 레벨에 대응하는 제2 데이터(DATA2)를 출력할 수 있다. 이를 위해, 타이밍 제어부(140)는 데이터 처리부(141) 및 계조 판단부(142)를 포함할 수 있다.
데이터 처리부(141)는, 영상 데이터(RGB)를 처리하여 제1 데이터(DATA1)를 생성할 수 있다. 일 예로, 데이터 처리부(141)는, 각 표시 패널의 사양에 맞춰 영상 데이터(RGB)를 재정렬하여 제1 데이터(DATA1)를 생성할 수 있다.
계조 판단부(142)는, 영상 데이터(RGB)에 포함된 각 화소(PXL)의 계조 값을 소정의 기준 계조 값과 비교하고, 비교 결과에 대응하여 제2 데이터(DATA2)를 생성할 수 있다. 예를 들어, 계조 판단부(142)는, 각 화소(PXL)의 계조 값이 기준 계조 값보다 큰 경우(또는, 각 화소(PXL)의 계조 값이 기준 계조 값 이상인 경우), 제1 전압(게이트 온 전압)에 대응하는 소정의 제1 계조 값(일 예로, 화이트 계조 값)을 가지는 제2 데이터(DATA2)를 출력할 수 있다. 한편, 계조 판단부(142)는, 각 화소(PXL)의 계조 값이 기준 계조 값 이하인 경우(또는, 각 화소(PXL)의 계조 값이 기준 계조 값보다 작은 경우), 제2 전압(게이트 오프 전압)에 대응하는 소정의 제2 계조 값(일 예로, 블랙 계조 값)을 가지는 제2 데이터(DATA2)를 출력할 수 있다.
실시예에 따라, 기준 계조 값은 표시 패널의 특성 등에 따라 다양하게 설정될 수 있다. 일 예로, 표시 장치에서 표현하는 계조 값의 범위가 0 계조(일 예로, 블랙 계조) 내지 255 계조(일 예로, 화이트 계조)일 때, 상기 기준 계조 값은 저계조 범위에 속하는 32 계조일 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 기준 계조 값은 다양하게 변경될 수 있다.
일 실시예에서, 타이밍 제어부(140)는 제1 및 제2 데이터(DATA1, DATA2)를 교번적으로 출력할 수 있다. 예를 들어, 타이밍 제어부(140)는 각 프레임에 대응하는 제1 및 제2 데이터(DATA1, DATA2)를 출력함에 있어, 첫 번째 화소(이하, "제1 화소"라 함)에 대한 제1 및 제2 데이터(DATA1, DATA2)를 순차적으로 출력한 이후, 두 번째 화소(이하, "제2 화소"라 함)에 대한 제1 및 제2 데이터(DATA1, DATA2)를 순차적으로 출력할 수 있다. 이러한 방식으로, 타이밍 제어부(140)는 각 프레임에 대응하는 화소들(PXL)의 제1 및 제2 데이터(DATA1, DATA2)를 출력할 수 있다.
다른 실시에서, 타이밍 제어부(140)는 제1 및 제2 데이터(DATA1, DATA2)를 동시에 출력할 수 있다. 예를 들어, 타이밍 제어부(140)는 각 프레임에 대응하는 제1 및 제2 데이터(DATA1, DATA2)를 출력함에 있어, 제1 화소에 대한 제1 및 제2 데이터(DATA1, DATA2)를 동시에 출력한 이후, 제2 화소에 대한 제1 및 제2 데이터(DATA1, DATA2)를 동시에 출력할 수 있다. 이러한 방식으로, 타이밍 제어부(140)는 각 프레임에 대응하는 화소들(PXL)의 제1 및 제2 데이터(DATA1, DATA2)를 출력할 수 있다.
타이밍 제어부(140)에서 출력된 제1 및 제2 데이터(DATA1, DATA2)는 데이터 구동부(130)로 공급된다. 그러면, 데이터 구동부(130)는, 제1 및 제2 데이터(DATA1, DATA2)를 이용하여 각각 제1 및 제2 데이터 신호(DS1, DS2)를 생성한다.
도 9는 본 발명의 일 실시예에 의한 데이터 구동부(130)를 나타낸다. 일 예로, 도 9는 도 4의 표시 장치에 구비될 수 있는 데이터 구동부(130)에 대한 실시예를 나타내는 블록도이다.
도 4 내지 도 9를 참조하면, 본 발명의 일 실시예에 의한 데이터 구동부(130)는, 타이밍 제어부(140)로부터 각 화소(PXL)의 제1 및 제2 데이터(DATA1, DATA2)를 교번적으로 공급받을 수 있다. 이러한 데이터 구동부(130)는, 각각 상기 제1 및 제2 데이터(DATA1, DATA2)에 대응하는 제1 및 제2 데이터 신호(DS1, DS2)를 생성할 수 있다.
실시예에 따라, 데이터 구동부(130)는, 쉬프트 레지스터부(131), 샘플링 래치부(132), 홀딩 래치부(133), 데이터 신호 생성부(134) 및 버퍼부(135)를 포함할 수 있다. 여기서, 쉬프트 레지스터부(131), 샘플링 래치부(132) 및 홀딩 래치부(133)는 데이터 구동부(130)의 입력부를 구성하고, 버퍼부(135)는 상기 데이터 구동부(130)의 출력부를 구성할 수 있다.
쉬프트 레지스터부(131)는, 타이밍 제어부(140)로부터 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭(SSC)을 공급받을 수 있다. 이러한 쉬프트 레지스터부(131)는, 소스 샘플링 클럭(SSC)의 1주기마다 소스 스타트 펄스(SSP)를 쉬프트시키면서 순차적으로 샘플링 펄스를 생성할 수 있다. 이를 위하여, 쉬프트 레지스터부(131)는 복수의 쉬프트 레지스터들을 구비할 수 있다. 일 예로, 쉬프트 레지스터부(131)는 제1 및 제2 데이터선들(D1, D2)의 개수에 대응하는 쉬프트 레지스터들, 일 예로 2m개의 쉬프트 레지스터들을 구비할 수 있다.
샘플링 래치부(132)는, 쉬프트 레지스터부(131)로부터 순차적으로 공급되는 샘플링 펄스에 대응하여, 타이밍 제어부(140)로부터 공급되는 제1 및 제2 데이터(DATA1, DATA2)를 순차적으로 저장할 수 있다. 이를 위하여, 샘플링 래치부(132)는, 복수의 샘플링 래치들을 구비할 수 있다. 일 예로, 샘플링 래치부(132)는, 제1 및 제2 데이터선들(D1, D2)의 개수에 대응하는 샘플링 래치들, 일 예로 2m개의 샘플링 래치들을 구비할 수 있다. 실시예에 따라, 첫 번째 채널의 샘플링 래치에는 제1 화소에 대응하는 제1 데이터(DATA1)가 저장되고, 두 번째 채널의 샘플링 래치에는 상기 제1 화소에 대응하는 제2 데이터(DATA2)가 저장될 수 있다. 또한, 세 번째 채널의 샘플링 래치에는 제2 화소에 대응하는 제1 데이터(DATA1)가 저장되고, 네 번째 채널의 샘플링 래치에는 상기 제2 화소에 대응하는 제2 데이터(DATA2)가 저장될 수 있다. 이러한 방식으로, 각각의 샘플링 래치에는 어느 하나의 화소(PXL)에 대응하는 제1 또는 제2 데이터(DATA1, DATA2)가 저장될 수 있다.
홀딩 래치부(133)는, 타이밍 제어부(140)로부터 소스 출력 인에이블 신호(SOE)를 공급받을 수 있다. 이러한 홀딩 래치부(133)는, 상기 소스 출력 인에이블 신호(SOE)가 입력될 때, 샘플링 래치부(132)로부터 제1 및 제2 데이터(DATA1, DATA2)를 공급받아 저장할 수 있다. 일 예로, 홀딩 래치부(133)는 소스 출력 인에이블 신호(SOE)에 대응하여, 샘플링 래치부(132)로부터 제1 및 제2 데이터(DATA1, DATA2)를 동시에 공급받을 수 있다. 또한, 홀딩 래치부(133)는, 소스 출력 인에이블 신호(SOE)가 입력될 때, 내부에 저장된 제1 및 제2 데이터(DATA1, DATA2)를 데이터 신호 생성부(134)로 공급할 수 있다. 이를 위하여, 홀딩 래치부(133)는, 복수의 홀딩 래치들을 구비할 수 있다. 일 예로, 홀딩 래치부(133)는, 제1 및 제2 데이터선들(D1, D2)의 개수에 대응하는 홀딩 래치들, 일 예로 2m개의 홀딩 래치들을 구비할 수 있다.
한편, 도 9에서는 쉬프트 레지스터부(131), 샘플링 래치부(132) 및 홀딩 래치부(133)로 데이터 구동부(130)의 입력부를 구성하였지만, 본 발명이 이에 한정되지는 않는다. 일 예로, 입력부에는 현재 공지된 다양한 구성이 추가적으로 포함될 수 있다.
데이터 신호 생성부(134)는, 입력부로부터 공급된 제1 및 제2 데이터(DATA1, DATA2)를 이용하여 각각 제1 및 제2 데이터 신호(DS1, DS2)를 생성할 수 있다. 이를 위하여, 데이터 신호 생성부(134)는 각각의 채널에 배치된 복수의 디지털-아날로그 변환기들을 포함할 수 있다. 각각의 디지털-아날로그 변환기(이하, "DAC"라 함)는, 자신에게 공급된 제1 또는 제2 데이터(DATA1, DATA2)에 대응하여 감마 전압들(Gamma) 중 어느 하나를 선택하고, 선택된 감마 전압(Gamma)을 제1 또는 제2 데이터 신호(DS1, DS2)로서 버퍼부(135)의 각 채널로 공급할 수 있다. 일 예로, 데이터 신호 생성부(134)의 첫 번째 채널에 위치된 첫 번째 DAC는 제1 화소의 제1 데이터(DATA1)에 대응하는 제1 데이터 신호(DS1)를 생성하고, 상기 제1 데이터 신호(DS1)를 버퍼부(135)의 첫 번째 채널에 배치된 첫 번째 버퍼로 공급할 수 있다. 또한, 데이터 신호 생성부(134)의 두 번째 채널에 위치된 두 번째 DAC는 제1 화소의 제2 데이터(DATA2)에 대응하는 제2 데이터 신호(DS2)를 생성하고, 상기 제2 데이터 신호(DS2)를 버퍼부(135)의 두 번째 채널에 배치된 두 번째 버퍼로 공급할 수 있다. 유사하게, 데이터 신호 생성부(134)의 세 번째 채널에 위치된 세 번째 DAC는 제2 화소의 제1 데이터(DATA1)에 대응하는 제1 데이터 신호(DS1)를 생성하고, 상기 제1 데이터 신호(DS1)를 버퍼부(135)의 세 번째 채널에 배치된 세 번째 버퍼로 공급할 수 있다. 또한, 데이터 신호 생성부(134)의 네 번째 채널에 위치된 네 번째 DAC는 제2 화소의 제2 데이터(DATA2)에 대응하는 제2 데이터 신호(DS2)를 생성하고, 상기 제2 데이터 신호(DS2)를 버퍼부(135)의 네 번째 채널에 배치된 네 번째 버퍼로 공급할 수 있다. 이와 같은 방식으로, 데이터 신호 생성부(134)는 각 화소(PXL)의 제1 및 제2 데이터(DATA1, DATA2)에 대응하는 제1 및 제2 데이터 신호(DS1, DS2)를 생성하고, 상기 제1 및 제2 데이터 신호(DS1, DS2)를 버퍼부(135)의 각 채널로 출력할 수 있다.
버퍼부(135)는, 데이터 구동부(130)의 각 채널마다 배치되는 복수의 버퍼들을 포함한다. 이러한 버퍼부(135)는, 데이터 신호 생성부(134)로부터 공급되는 제1 및 제2 데이터 신호(DS1, DS2)를 각각의 제1 및 제2 데이터선(D1, D2)으로 공급한다. 일 예로, 버퍼부(135)는, 데이터 신호 생성부(134)의 첫 번째 채널로부터 공급되는 제1 화소의 제1 데이터 신호(DS1)를 첫 번째 제1 데이터선(D1[1])로 공급하고, 상기 데이터 신호 생성부(134)의 두 번째 채널로부터 공급되는 제1 화소의 제2 데이터 신호(DS2)를 첫 번째 제2 데이터선(D2[1])로 공급할 수 있다. 이러한 방식으로, 버퍼부(135)는, 데이터 신호 생성부(134)로부터 공급되는 제1 및 제2 데이터 신호(DS1, DS2)를 각각의 제1 및 제2 데이터선(D1, D2)으로 공급할 수 있다.
상술한 실시예에 의한 데이터 구동부(130)는 제1 및 제2 데이터선들(D1, D2)의 개수에 대응하는 개수의 데이터 채널들을 구비할 수 있다. 예를 들어, 데이터 구동부(130)는, 각각의 제1 데이터선(D1)에 대응하는 홀수 번째 데이터 채널들(이하, "제1 데이터 채널들"이라 함)과, 각각의 제2 데이터선(D2)에 대응하는 짝수 번째 데이터 채널들(이하, "제2 데이터 채널들"이라 함)을 포함할 수 있다. 일 예로, 데이터 구동부(130)는 각각 j(j는 1 이상 m 이하의 자연수)번째 수직 라인에 배치된 화소들(PXL)에 연결되는 j번째 제1 데이터 채널(CH1[j]) 및 j번째 제2 데이터 채널(CH2[j])을 포함하는 m개의 j번째 데이터 채널 쌍(CH[j])을 구비할 수 있다.
이러한 데이터 구동부(130)는 각 화소(PXL)의 제1 및 제2 데이터(DATA1, DATA2)에 대응하는 제1 및 제2 데이터 신호(DS1, DS2)를 생성할 수 있다. 데이터 구동부(130)에서 생성된 제1 및 제2 데이터 신호(DS1, DS2)는 각각의 제1 및 제2 데이터선(D1, D2)을 통해 각각의 화소(PXL)로 공급된다.
도 10은 본 발명의 일 실시예에 의한 데이터 구동부(130)를 나타낸다. 일 예로, 도 10은 도 9의 실시예에 의한 데이터 구동부(130)의 변경 실시예를 나타내는 블록도이다. 도 10에서, 도 9와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 일 실시예에 의한 데이터 구동부(130)는 타이밍 제어부(140)로부터 제1 및 제2 데이터(DATA1, DATA2)를 동시에 공급받고, 상기 제1 및 제2 데이터(DATA1, DATA2)에 대응하는 제1 및 제2 데이터 신호(DS1, DS2)를 생성할 수 있다. 이를 위해, 쉬프트 레지스터부(131)는, 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭(SSC)에 의해 동시에 구동되는 제1 쉬프트 레지스터부(1311) 및 제2 쉬프트 레지스터부(1312)를 포함할 수 있다.
제1 쉬프트 레지스터부(1311)는, 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭(SSC)에 대응하여 순차적으로 샘플링 펄스를 생성하고, 이를 샘플링 래치부(132)의 일부 채널들에 공급할 수 있다. 일 예로, 제1 쉬프트 레지스터부(1311)는, 타이밍 제어부(140)로부터 제1 데이터(DATA1)가 입력되는 홀수 번째 채널들의 쉬프트 레지스터들로 순차적으로 샘플링 펄스를 공급할 수 있다.
제2 쉬프트 레지스터부(1312)는, 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭(SSC)에 대응하여 순차적으로 샘플링 펄스를 생성하고, 이를 샘플링 래치부(132)의 다른 일부의 채널들에 공급할 수 있다. 일 예로, 제2 쉬프트 레지스터부(1312)는, 타이밍 제어부(140)로부터 제2 데이터(DATA2)가 입력되는 짝수 번째 채널들의 쉬프트 레지스터들로 순차적으로 샘플링 펄스를 공급할 수 있다.
이에 따라, 샘플링 래치부(132)의 홀수 번째 채널들에 배치된 샘플링 래치들에는 해당 화소(PXL)의 제1 데이터(DATA1)가 순차적으로 입력되고, 상기 샘플링 래치부(132)의 짝수 번째 채널들에 배치된 샘플링 래치들에는 해당 화소(PXL)의 제2 데이터(DATA2)가 순차적으로 입력될 수 있다.
데이터 구동부(130)의 나머지 동작 과정은 앞서 설명한 실시예와 실질적으로 동일 또는 유사할 수 있다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
전술한 실시예들에 의한 화소(PXL) 및 이를 구비한 표시 장치는, 영상 데이터(RGB)에 대응하는 휘도의 빛을 방출하도록 각 화소(PXL)를 구동하되, 상기 화소(PXL)에서 표현하고자 하는 계조 레벨에 대응하여 상기 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 소자들(LD) 중 적어도 일부를 선택적으로 구동한다. 이를 위해, 각 화소(PXL)의 제1 화소 전극(ELT1)은 제1 및 제2 분할 전극(ELT11, ELT12)으로 분할되어, 각각 서로 다른 스위칭 소자, 일 예로 제6 및 제7 트랜지스터(T6, T7)에 연결된다.
실시예에 따라, 각 화소(PXL)에 대응하는 영상 데이터(RGB)의 계조 값이 소정의 기준 계조 값 이하의 저계조 범위(또는, 저계조 영역)에 속하는 경우, 해당 프레임 기간(1F)의 발광 기간(일 예로, 도 7의 제3 기간(PI3)) 동안 제7 트랜지스터(T7)를 오프 상태로 제어함으로써 제1 광원 유닛(LSU1)으로만 구동 전류를 공급하고, 제2 광원 유닛(LSU2)으로는 구동 전류가 공급되는 것을 차단할 수 있다. 이러한 실시예에 의하면, 저계조 영역에서도 보다 정확하게 계조를 표현할 수 있게 된다.
구체적으로, 제1 및 제2 광원 유닛(LSU1, LSU2)을 모두 구동하여 해당 계조를 표현하게 되면, 구동 전류가 제1 및 제2 광원 유닛(LSU1, LSU2)으로 분산되어, 각각의 발광 소자(LD)에 흐르는 전류의 세기가 감소하게 된다. 다만, 낮은 전류로 각각의 발광 소자(LD)의 밝기를 조절하는 것은, 보다 높은 전류로 각각의 발광 소자(LD)의 밝기를 조절하는 것에 비해 어렵기 때문에, 소정의 기준 계조 값 이하의 저계조 범위에서 제1 및 제2 광원 유닛(LSU1, LSU2)을 모두 구동하여 계조를 표현하게 될 경우, 정확한 계조 표현이 어려울 수 있다.
반면, 본 발명의 실시예에서와 같이 소정의 기준 계조 값 이하의 저계조 범위에서는 일부의 발광 소자(LD), 일 예로 제1 광원 유닛(LSU1)에 구비된 제1 발광 소자들(LD)만을 선택적으로 구동하게 되면, 구동 전류가 제2 광원 유닛(LSU2)으로는 공급되지 않고 제1 광원 유닛(LSU1)에만 공급되기 때문에, 각각의 제1 발광 소자(LD)에 흐르는 전류가 증가하게 된다. 이에 따라, 각각의 화소(PXL) 및 이를 구비한 표시 장치의 저계조 표현력을 향상시킬 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 구동 방법을 개략적으로 설명하면, 상기 표시 장치의 구동 방법은, 영상 데이터(RGB)에 대응하여 각각 제1 및 제2 데이터(DATA1, DATA2)를 생성하는 단계, 상기 제1 및 제2 데이터(DATA1, DATA2)에 대응하여 각각 제1 및 제2 데이터 신호(DS1, DS2)를 생성하고, 상기 제1 및 제2 데이터 신호(DS1, DS2)를 각각의 화소(PXL)로 공급하는 단계, 및 상기 제1 데이터 신호(DS1)에 대응하여 각 화소(PXL)의 내부에서 구동 전류를 생성하고 상기 구동 전류에 의해 해당 화소(PXL)의 광원 유닛(LSU)을 구동하는 단계를 포함할 수 있다. 또한, 본 발명의 일 실시예에서는, 제2 데이터 신호(DS2)에 대응하여, 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 복수의 발광 소자들(LD)(일 예로, 제1 및 제2 발광 소자들(LD1, LD2)) 중 적어도 일부의 발광 소자(LD)(일 예로, 제1 발광 소자들(LD1), 또는 제1 및 제2 발광 소자들(LD1, LD2))를 선택적으로 구동한다.
실시예에 따라, 제2 데이터(DATA2)를 생성하는 단계는, 영상 데이터(RGB)에 포함된 각 화소(PXL)의 계조 값을 소정의 기준 계조 값과 비교하고, 비교 결과에 대응하여 상기 제2 데이터(DATA2)를 생성하는 단계일 수 있다. 예를 들어, 상기 제2 데이터(DATA2)를 생성하는 단계는, 각각의 화소(PXL)에 대응하는 영상 데이터(RGB)의 계조 값이 기준 계조 값보다 큰 경우에는 제1 전압(게이트 온 전압)에 대응하는 소정의 제1 계조 값을 가지는 제2 데이터(DATA2)를 출력하고, 상기 화소(PXL)에 대응하는 영상 데이터(RGB)의 계조 값이 기준 계조 값 이하인 경우에는 제2 전압(게이트 온 전압)에 대응하는 소정의 제2 계조 값을 가지는 제2 데이터(DATA2)를 출력하는 단계를 포함할 수 있다. 여기서, 상기 화소(PXL)에 대응하는 영상 데이터(RGB)의 계조 값이 기준 계조 값 이하인 경우, 상기 화소(PXL)에 구비된 유효 발광 소자들(LD)(일 예로, 순방향으로 연결된 제1 및 제2 발광 소자들(LD1, LD2)) 중 일부의 발광 소자(LD)(일 예로, 유효 발광 소자들(LD) 중 제2 발광 소자들(LD2))와 상기 화소(PXL)의 제1 트랜지스터(T1)(구동 트랜지스터) 사이의 연결을 차단함으로써, 상기 유효 발광 소자들(LD) 중 다른 일부의 발광 소자(LD)(일 예로, 유효 발광 소자들(LD) 중 제1 발광 소자들(LD1))만을 선택적으로 구동할 수 있다. 이에 따라, 상기 화소(PXL) 및 이를 구비한 표시 장치의 저계조 표현력을 향상시킬 수 있다. 이러한 본 발명의 실시예에 의하면, 표시 장치의 화질을 향상시킬 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 화소부 101: 구동 전류 생성부
102: 제1 스위칭부 103: 제2 스위칭부
110: 주사 구동부 120: 발광 제어 구동부
130: 데이터 구동부 131: 쉬프트 레지스터부
132: 샘플링 래치부 133: 홀딩 래치부
134: 데이터 신호 생성부 135: 버퍼부
140: 타이밍 제어부 141: 데이터 처리부
142: 계조 판단부 150: 호스트 시스템
ELT1: 제1 화소 전극 ELT11: 제1 분할 전극
ELT12: 제2 분할 전극 ELT2: 제2 화소 전극
LD: 발광 소자 LSU: 광원 유닛
PXL: 화소

Claims (20)

  1. 제1 전극과 제2 전원의 사이에 연결된 적어도 하나의 제1 발광 소자를 포함하는 제1 광원 유닛;
    제2 전극과 상기 제2 전원의 사이에 연결된 적어도 하나의 제2 발광 소자를 포함하는 제2 광원 유닛;
    제1 전원과 상기 제1 광원 유닛의 사이와, 상기 제1 전원 및 상기 제2 광원 유닛의 사이에 연결되며 제1 데이터선으로 공급되는 제1 데이터 신호에 대응하는 구동 전류를 생성하는 제1 트랜지스터를 포함하는 구동 전류 생성부;
    상기 구동 전류 생성부와 상기 제1 광원 유닛의 사이에 연결된 제1 스위칭 소자를 포함하는 제1 스위칭부; 및
    상기 구동 전류 생성부와 상기 제2 광원 유닛의 사이에 연결되며 제2 데이터선으로 공급되는 제2 데이터 신호에 대응하여 상기 제1 트랜지스터와 상기 제2 광원 유닛을 연결하는 제2 스위칭 소자를 포함하는 제2 스위칭부를 포함하고,
    상기 제2 스위칭부는,
    상기 제2 스위칭 소자로서 상기 제1 트랜지스터와 상기 제2 전극의 사이에 연결되는 제7 트랜지스터;
    상기 제7 트랜지스터의 게이트 전극과 제2 노드 사이에 연결되며, 발광 제어선에 연결되는 게이트 전극을 포함하는 제8 트랜지스터;
    상기 제2 데이터선과 상기 제2 노드 사이에 연결되며, 주사선에 연결되는 게이트 전극을 포함하는 제9 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하는 화소.
  2. 제1항에 있어서,
    상기 제1 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극, 상기 제1 및 제2 스위칭 소자에 공통으로 연결되는 제2 전극, 및 제1 노드에 연결되는 게이트 전극을 포함하는 화소.
  3. 제2항에 있어서,
    상기 구동 전류 생성부는,
    상기 제1 데이터선과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 제1 노드 사이에 연결되며, 상기 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 노드와 초기화 전원 사이에 연결되며, 초기화 제어선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 상기 발광 제어선에 연결되는 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터 중 적어도 하나를 더 포함하는 화소.
  4. 제1항에 있어서,
    상기 제1 스위칭부는, 상기 제1 스위칭 소자로서 제6 트랜지스터를 포함하며,
    상기 제6 트랜지스터는, 상기 제1 트랜지스터와 상기 제1 전극의 사이에 연결되며, 상기 발광 제어선에 연결되는 게이트 전극을 포함하는 화소.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 광원 유닛은,
    상기 제1 전극;
    상기 제1 전극으로부터 이격된 제2 화소 전극; 및
    상기 적어도 하나의 제1 발광 소자를 포함하여, 상기 제1 전극과 상기 제2 화소 전극의 사이에 병렬로 연결된 복수의 제1 발광 소자들을 포함하는 화소.
  7. 제1항에 있어서,
    상기 제2 광원 유닛은,
    상기 제2 전극;
    상기 제2 전극으로부터 이격된 제2 화소 전극; 및
    상기 적어도 하나의 제2 발광 소자를 포함하여, 상기 제2 전극과 상기 제2 화소 전극의 사이에 병렬로 연결된 복수의 제2 발광 소자들을 포함하는 화소.
  8. 제1항에 있어서,
    상기 제1 및 제2 전극은, 소정의 발광 영역에 서로 이격되어 배치되며,
    상기 제1 및 제2 광원 유닛은, 상기 제1 및 제2 발광 소자의 일 단부와 상기 제2 전원의 사이에 공통으로 연결되는 제2 화소 전극을 더 포함하는 화소.
  9. 영상 데이터에 대응하는 제1 데이터와, 상기 영상 데이터의 계조 레벨에 대응하는 제2 데이터를 출력하는 타이밍 제어부;
    각각 상기 제1 및 제2 데이터에 대응하는 제1 및 제2 데이터 신호를 생성하고, 상기 제1 및 제2 데이터 신호를 각각 제1 및 제2 데이터선으로 출력하는 데이터 구동부; 및
    상기 제1 및 제2 데이터선에 연결된 화소를 포함하며,
    상기 화소는,
    제1 전극과 제2 전원의 사이에 연결된 적어도 하나의 제1 발광 소자를 포함하는 제1 광원 유닛;
    제2 전극과 상기 제2 전원의 사이에 연결된 적어도 하나의 제2 발광 소자를 포함하는 제2 광원 유닛;
    제1 전원과 상기 제1 및 제2 광원 유닛의 사이에 연결되며 상기 제1 데이터 신호에 대응하는 구동 전류를 생성하는 제1 트랜지스터를 포함하는 구동 전류 생성부;
    상기 구동 전류 생성부와 상기 제1 광원 유닛의 사이에 연결된 제1 스위칭 소자를 포함하는 제1 스위칭부; 및
    상기 구동 전류 생성부와 상기 제2 광원 유닛의 사이에 연결되며 상기 제2 데이터 신호에 대응하여 상기 제1 트랜지스터와 상기 제2 광원 유닛을 연결하는 제2 스위칭 소자를 포함하는 제2 스위칭부를 포함하고,
    상기 타이밍 제어부는,
    상기 영상 데이터를 처리하여 상기 제1 데이터를 생성하는 데이터 처리부; 및
    상기 영상 데이터에 포함된 각 화소의 계조 값을 소정의 기준 계조 값과 비교하고, 비교 결과에 대응하여 상기 제2 데이터를 생성하는 계조 판단부를 포함함을 특징으로 하는 표시 장치.
  10. 삭제
  11. 제9항에 있어서,
    상기 계조 판단부는,
    상기 각 화소의 계조 값이 상기 기준 계조 값보다 큰 경우, 게이트 온 전압에 대응하는 소정의 제1 계조 값을 가지는 상기 제2 데이터를 출력하고,
    상기 각 화소의 계조 값이 상기 기준 계조 값 이하인 경우, 게이트 오프 전압에 대응하는 소정의 제2 계조 값을 가지는 상기 제2 데이터를 출력하는 표시 장치.
  12. 제9항에 있어서,
    n(n은 2 이상의 자연수)개의 수평 라인들 및 m(m은 2 이상의 자연수)개의 수직 라인들에 배치된 다수의 화소들, 적어도 각 수평 라인의 화소들에 연결되는 n개의 주사선들, 및 각 수직 라인의 화소들에 연결되는 각각 m개의 제1 및 제2 데이터선들을 포함하는 화소부를 포함하며,
    상기 데이터 구동부는, 상기 제1 및 제2 데이터선들 중 각각 서로 다른 데이터선에 연결되는 2m개의 데이터 채널들을 구비하는 표시 장치.
  13. 제9항에 있어서,
    상기 제1 트랜지스터는, 상기 제1 전원에 연결되는 제1 전극, 상기 제1 및 제2 스위칭 소자에 공통으로 연결되는 제2 전극, 및 제1 노드에 연결되는 게이트 전극을 포함하는 표시 장치.
  14. 제13항에 있어서,
    상기 구동 전류 생성부는,
    상기 제1 데이터선과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 해당 수평 라인의 주사선에 연결되는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제1 트랜지스터의 상기 제2 전극과 상기 제1 노드 사이에 연결되며, 상기 주사선에 연결되는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 노드와 초기화 전원 사이에 연결되며, 해당 수평 라인의 초기화 제어선에 연결되는 게이트 전극을 포함하는 제4 트랜지스터;
    상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되며, 해당 수평 라인의 발광 제어선에 연결되는 게이트 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터 중 적어도 하나를 더 포함하는 표시 장치.
  15. 제9항에 있어서,
    상기 제1 스위칭부는, 상기 제1 스위칭 소자로서 제6 트랜지스터를 포함하며,
    상기 제6 트랜지스터는, 상기 제1 트랜지스터와 상기 제1 전극의 사이에 연결되며, 해당 수평 라인의 발광 제어선에 연결되는 게이트 전극을 포함하는 표시 장치.
  16. 제9항에 있어서,
    상기 제2 스위칭부는,
    상기 제2 스위칭 소자로서 상기 제1 트랜지스터와 상기 제2 전극의 사이에 연결되는 제7 트랜지스터;
    상기 제7 트랜지스터의 게이트 전극과 제2 노드 사이에 연결되며, 해당 수평 라인의 발광 제어선에 연결되는 게이트 전극을 포함하는 제8 트랜지스터;
    상기 제2 데이터선과 상기 제2 노드 사이에 연결되며, 해당 수평 라인의 주사선에 연결되는 게이트 전극을 포함하는 제9 트랜지스터; 및
    상기 제1 전원과 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하는 표시 장치.
  17. 제9항에 있어서,
    상기 제1 및 제2 전극은 상기 화소의 발광 영역에 서로 이격되어 배치되며,
    상기 제1 및 제2 광원 유닛은, 상기 제1 및 제2 발광 소자의 일 단부와 상기 제2 전원의 사이에 공통으로 연결되는 제2 화소 전극을 더 포함하는 표시 장치.
  18. 영상 데이터에 대응하여 제1 데이터를 생성하는 단계;
    상기 영상 데이터를 소정의 기준 계조 값과 비교하고, 비교 결과에 대응하여 제2 데이터를 생성하는 단계;
    상기 제1 및 제2 데이터에 대응하여 각각 제1 및 제2 데이터 신호를 생성하고, 상기 제1 및 제2 데이터 신호를 화소로 공급하는 단계; 및
    상기 제1 데이터 신호에 대응하여 구동 전류를 생성하고, 상기 구동 전류에 의해 상기 화소의 광원 유닛을 구동하는 단계를 포함하며,
    상기 제2 데이터 신호에 대응하여 상기 화소의 광원 유닛을 구성하는 복수의 발광 소자들 중 적어도 일부의 발광 소자를 선택적으로 구동함을 특징으로 하는 표시 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 제2 데이터를 생성하는 단계는,
    상기 화소에 대응하는 상기 영상 데이터의 계조 값이 상기 기준 계조 값보다 큰 경우, 게이트 온 전압에 대응하는 소정의 제1 계조 값을 가지는 상기 제2 데이터를 출력하고,
    상기 화소에 대응하는 상기 영상 데이터의 계조 값이 상기 기준 계조 값 이하인 경우, 게이트 오프 전압에 대응하는 소정의 제2 계조 값을 가지는 상기 제2 데이터를 출력하는 단계를 포함함을 특징으로 하는 표시 장치의 구동 방법.
  20. 제18항에 있어서,
    상기 화소에 대응하는 상기 영상 데이터의 계조 값이 상기 기준 계조 값 이하인 경우, 상기 복수의 발광 소자들 중 일부의 발광 소자와, 상기 화소의 구동 트랜지스터 사이의 연결을 차단함을 특징으로 하는 표시 장치의 구동 방법.
KR1020180119972A 2018-10-08 2018-10-08 화소, 이를 구비한 표시 장치 및 그의 구동 방법 KR102568250B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180119972A KR102568250B1 (ko) 2018-10-08 2018-10-08 화소, 이를 구비한 표시 장치 및 그의 구동 방법
CN201980066111.3A CN112823385A (zh) 2018-10-08 2019-04-08 像素、具有该像素的显示装置和该显示装置的驱动方法
EP19870645.9A EP3866151A4 (en) 2018-10-08 2019-04-08 Pixel, display device having same and driving method thereof
US17/283,771 US11488520B2 (en) 2018-10-08 2019-04-08 Pixel, display device having same and driving method thereof
PCT/KR2019/004163 WO2020075934A1 (ko) 2018-10-08 2019-04-08 화소, 이를 구비한 표시 장치 및 그의 구동 방법
US17/977,580 US11783764B2 (en) 2018-10-08 2022-10-31 Pixel, display device having same and driving method thereof
US18/482,191 US20240038152A1 (en) 2018-10-08 2023-10-06 Pixel, display device having same and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180119972A KR102568250B1 (ko) 2018-10-08 2018-10-08 화소, 이를 구비한 표시 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20200040347A KR20200040347A (ko) 2020-04-20
KR102568250B1 true KR102568250B1 (ko) 2023-08-22

Family

ID=70163662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180119972A KR102568250B1 (ko) 2018-10-08 2018-10-08 화소, 이를 구비한 표시 장치 및 그의 구동 방법

Country Status (5)

Country Link
US (3) US11488520B2 (ko)
EP (1) EP3866151A4 (ko)
KR (1) KR102568250B1 (ko)
CN (1) CN112823385A (ko)
WO (1) WO2020075934A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568250B1 (ko) * 2018-10-08 2023-08-22 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 구동 방법
KR102568713B1 (ko) 2018-10-12 2023-08-22 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
WO2020175783A1 (ko) * 2019-02-28 2020-09-03 삼성디스플레이 주식회사 표시 장치
KR20210132278A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치
CN114974132A (zh) * 2021-06-10 2022-08-30 武汉天马微电子有限公司 配置成控制发光元件的像素电路
KR20230094693A (ko) * 2021-12-21 2023-06-28 주식회사 엘엑스세미콘 화소회로 및 화소구동장치
KR20240041174A (ko) 2022-09-22 2024-03-29 최홍석 뿔이 부착된 컵
KR20240069527A (ko) 2022-11-11 2024-05-20 동명대학교산학협력단 음료 빨대
KR20240078227A (ko) 2022-11-25 2024-06-03 홍한규 신발 마모를 통한 신체불균형 인공지능 기반 예측 프로그램
KR20240111618A (ko) 2023-01-10 2024-07-17 박성호 분리형 비스포크 칫솔
CN116434703B (zh) * 2023-04-27 2024-06-11 惠科股份有限公司 像素驱动电路及其补偿方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150070252A1 (en) * 2013-09-06 2015-03-12 Boe Technology Group Co., Ltd. Pixel circuit and display
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790606B1 (ko) * 2003-08-05 2008-01-02 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 자기 발광 표시 장치의 구동 회로, 컨트롤러, 자기 발광 표시 장치 및 그 구동 방법
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
KR101361983B1 (ko) 2007-01-31 2014-02-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
KR100952814B1 (ko) 2008-06-18 2010-04-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8717265B2 (en) * 2009-04-20 2014-05-06 Apple Inc. Staggered line inversion and power reduction system and method for LCD panels
JP2013057853A (ja) * 2011-09-09 2013-03-28 Japan Display West Co Ltd 表示装置、表示装置の駆動方法、及び、電子機器
US20130135324A1 (en) * 2011-11-29 2013-05-30 Qualcomm Mems Technologies, Inc. Systems, devices, and methods for driving an analog interferometric modulator
KR101875123B1 (ko) 2012-02-28 2018-07-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR20140140968A (ko) 2013-05-30 2014-12-10 삼성디스플레이 주식회사 화소, 화소의 구동 방법, 및 화소를 포함하는 표시 장치
CN103474027B (zh) 2013-09-06 2015-09-09 京东方科技集团股份有限公司 一种像素电路及显示器
KR20150052666A (ko) 2013-11-06 2015-05-14 삼성디스플레이 주식회사 유기발광표시장치
KR102269785B1 (ko) * 2014-06-17 2021-06-29 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102218405B1 (ko) * 2014-12-24 2021-02-23 엘지디스플레이 주식회사 유기발광표시장치
KR102305951B1 (ko) 2015-02-17 2021-09-28 엘지전자 주식회사 영상표시 장치
JP2017118042A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 積層フィルム、電子素子、プリント基板及び表示装置
KR102546774B1 (ko) * 2016-07-22 2023-06-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102568250B1 (ko) * 2018-10-08 2023-08-22 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150070252A1 (en) * 2013-09-06 2015-03-12 Boe Technology Group Co., Ltd. Pixel circuit and display
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
EP3866151A4 (en) 2022-06-29
US11783764B2 (en) 2023-10-10
EP3866151A1 (en) 2021-08-18
CN112823385A (zh) 2021-05-18
US20240038152A1 (en) 2024-02-01
US20230049527A1 (en) 2023-02-16
KR20200040347A (ko) 2020-04-20
US20210390902A1 (en) 2021-12-16
WO2020075934A1 (ko) 2020-04-16
US11488520B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102568250B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 구동 방법
KR102568713B1 (ko) 화소 및 이를 구비한 표시 장치
TWI412003B (zh) 顯示裝置及顯示裝置驅動方法
EP3890020A1 (en) Display device
WO2018196378A1 (zh) 显示面板、像素驱动电路及其驱动方法
WO2015188470A1 (zh) 像素驱动电路及其驱动方法、显示装置
WO2019109690A1 (zh) 像素驱动电路、有机发光显示面板及像素驱动方法
US11315464B2 (en) Display device
CN112767874B (zh) 像素驱动电路及其驱动方法、显示面板
EP3772054B1 (en) Pixel
KR20210027672A (ko) 화소 회로
CN113498552A (zh) 显示装置
KR102584274B1 (ko) 화소 및 표시 장치
US20210327341A1 (en) Display device
KR102609645B1 (ko) 샘플 홀드 회로, 및 표시 장치
KR100707626B1 (ko) 발광표시장치 및 그의 구동방법
CN113948032B (zh) 像素电路及其驱动方法
KR20230043298A (ko) 표시 장치 및 이의 구동 방법
CN114974081A (zh) 一种阵列基板、显示装置与阵列基板的驱动方法
KR20220052432A (ko) 화소 및 이를 구비한 표시 장치
KR102588069B1 (ko) 화소 회로 및 이를 포함하는 표시 장치
US20220199000A1 (en) Pixel circuit sharing driving transistor
KR20240074105A (ko) 표시 장치 및 이의 구동 방법
US20210327365A1 (en) Power source voltage application circuit, power source voltage application method, display substrate and display device
KR20220036420A (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant