CN114974081A - 一种阵列基板、显示装置与阵列基板的驱动方法 - Google Patents
一种阵列基板、显示装置与阵列基板的驱动方法 Download PDFInfo
- Publication number
- CN114974081A CN114974081A CN202110193504.XA CN202110193504A CN114974081A CN 114974081 A CN114974081 A CN 114974081A CN 202110193504 A CN202110193504 A CN 202110193504A CN 114974081 A CN114974081 A CN 114974081A
- Authority
- CN
- China
- Prior art keywords
- light
- array substrate
- emitting units
- row
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例公开了一种阵列基板、显示装置与阵列基板的驱动方法,阵列基板包括MxN个发光单元,其中,M表示行数,N表述列数,KxN个像素电路,像素电路成阵列式排布,其中,M为K的J倍;每列发光单元中每J个发光单元连接一个像素电路,每列发光单元分别连接K个像素电路,M条扫描线,每条扫描线与一行发光单元连接,M条扫描线分别连接M行发光单元,K条控制线,每条控制线与一行像素电路连接,K条控制线分别连接K行像素电路,N条数据线,每条数据线与一列像素电路连接,N条数据线分别连接N列像素电路,像素电路被配置为在扫描线、数据线和控制线的控制下驱动发光单元发光显示。通过上述方式,能够提高阵列基板的显示分辨率。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种阵列基板、显示装置与阵列基板的驱动方法。
背景技术
随着显示技术的发展,有机发光阵列基板因其厚度薄、高亮度、低功耗和宽视角等优点而得到越来越广泛的应用。
现有的有机发光阵列基板上的显示电路,每个发光源都需要配置一一对应的像素电路。然而,对于某些类型的发光源,如microLED器件需要较高的驱动电流,而现有的像素电路由于尺寸限制无法提供较高的电流。
发明内容
本发明实施例旨在提供一种阵列基板、显示装置与阵列基板的驱动方法,能够提供较大的电流。
为实现上述目的,第一方面,本发明提供一种阵列基板,包括:
MxN个发光单元,所述发光单元呈阵列式排布,其中,M表示行数,N表述列数;
KxN个像素电路,所述像素电路成阵列式排布,其中,M为K的J倍,J为大于1的正整数;
每列发光单元中每J个发光单元连接一个所述像素电路,每列发光单元中的每J个发光单元形成一组发光单元,每列的K组发光单元分别连接K个所述像素电路;
M条扫描线,每条扫描线与一行所述发光单元连接,M条扫描线分别连接M行所述发光单元;
K条控制线,每条控制线与一行所述像素电路连接,K条控制线分别连接K行所述像素电路;
N条数据线,每条数据线与一列所述像素电路连接,N条数据线分别连接N列所述像素电路;
所述像素电路被配置为在所述扫描线、所述数据线和所述控制线的控制下驱动所述发光单元发光显示。
在一种可选的方式中,每一列的像素电路输入相同的数字电压信号,每一行的像素电路各自输入独立的数字电压信号。
在一种可选的方式中,每一组发光单元的各行发光单元的发光时段错开。
在一种可选的方式中,每一组发光单元的每行发光单元的发光时段与相邻组发光单元的对应行发光单元的发光时段重叠。
在一种可选的方式中,每一组发光单元的每行发光单元的数据写入时段与相邻组发光单元的对应行发光单元的数据写入时段错开。
在一种可选的方式中,每一组发光单元连接的像素电路的控制线在一个周期内产生J个驱动脉冲信号,每一组发光单元连接的J条扫描线在一个周期内分别产生J个扫描脉冲信号,每个驱动脉冲信号与一个扫描脉冲信号对应。
在一种可选的方式中,每组发光单元的至少一个扫描脉冲信号的上升沿与对应的驱动脉冲信号的上升沿重合,下降沿与相邻的驱动脉冲信号的上升沿重合。
在一种可选的方式中,所述像素电路包括多个并联的子像素电路。
在一种可选的方式中,所述阵列基板还包括驱动芯片;
所述驱动芯片连接所述数据线,所述驱动芯片用于向所述数据线输入数字电压信号。
在一种可选的方式中,所述像素电路包括开关模块、驱动模块与储能模块;
所述开关模块的控制端与所述控制线连接,且,所述开关模块的非控制端与所述数据线以及所述驱动模块连接;
所述储能模块分别与所述开关模块以及所述驱动模块连接;
所述驱动模块通过所述发光单元连接至所述扫描线。
在一种可选的方式中,所述开关模块包括第一晶体管;
所述第一晶体管的栅极与所述控制线连接,所述第一晶体管的源极与漏极分别与所述数据线以及所述驱动模块连接。
在一种可选的方式中,所述驱动模块包括第二晶体管;
所述第二晶体管的栅极与所述开关模块连接,所述第二晶体管的源极与漏极分别与所述发光单元以及地线连接。
在一种可选的方式中,所述储能模块包括第一电容;
所述第一电容的第一端分别与所述开关模块以及所述驱动模块连接,所述第一电容的第二端与地线连接。
第二方面,本发明实施例还提供一种显示装置,所述显示装置包括如上所述的阵列基板。
第三方面,本发明实施例还提供一种阵列基板的驱动方法,用于驱动如上所述的阵列基板,所述方法包括:
向所述N条数据线输入数字电压信号;
向每条控制线输入驱动信号,所述驱动信号包括J个驱动脉冲;
向所述M条扫描线依次输入一个扫描信号,以驱动所述发光单元逐行发光显示,其中,每组发光单元的各条扫描线的扫描信号的扫描脉冲与该组发光单元对应的控制线的驱动信号的驱动脉冲一一对应。
在一种可选的方式中,所述扫描脉冲的脉冲宽度为:1/F/(M/K),其中,F表示刷新率;
所述驱动脉冲的脉冲宽度为:1/F/M。
第四方面,本发明实施例还提供一种非易失性计算机可读存储介质,所述计算机可读存储介质存储有计算机可执行指令,当所述计算机可执行指令被非易失性存储设备所执行时,使所述非易失性存储设备执行如上所述的阵列基板的驱动方法。
本发明实施例的有益效果是:本发明提供的阵列基板包括MxN个发光单元,KxN个像素电路,M条扫描线,K条控制线,N条数据线,发光单元呈阵列式排布,其中,M表示行数,N表述列数,像素电路成阵列式排布,其中,M为K的J倍,J为大于1的正整数;每列发光单元中每J个发光单元连接一个像素电路,每列发光单元中的每J个发光单元形成一组发光单元,每列的K组发光单元分别连接K个像素电路;每条扫描线与一行发光单元连接,M条扫描线分别连接M行发光单元;每条控制线与一行像素电路连接,K条控制线分别连接K行像素电路;每条数据线与一列像素电路连接,N条数据线分别连接N列像素电路;像素电路被配置为在扫描线、数据线和控制线的控制下驱动发光单元发光显示,即通过上述方式,只需要KxN个像素电路即可实现对阵列基板的所有发光单元的控制过程,即有J个发光单元能够共享同一像素电路,因此可以容纳尺寸更大的像素电路,进而输出更大的电流。并且,还减少了像素电路的数量,因此减小了阵列基板中像素电路所占面积,则提高了阵列基板的显示分辨率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为现有技术提供的阵列基板;
图2为本发明实施例提供的阵列基板的结构示意图;
图3为本发明实施例提供的阵列基板的硬件结构示意图;
图4为本发明实施例提供的像素电路的电路结构示意图;
图5为本发明实施例提供的阵列基板的电路结构的示意图;
图6为本发明另一实施例提供的阵列基板的电路结构的示意图;
图7为本发明实施例提供的阵列基板的驱动方法的流程图;
图8为本发明另一实施例提供的阵列基板的结构示意图;
图9为本发明一实施例提供的阵列基板的电路结构与提供给电路结构的数字电压信号的对应示意图;
图10为本发明另一实施例提供的驱动信号与扫描信号的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为一种现有技术中的阵列基板,在阵列基板中包括主动矩阵驱动电路(Active-Matrix Backplane),在该主动矩阵驱动电路中,每一个μLED器件11都与一个像素电路12连接,即每一个像素电路12仅驱动一个μLED器件11,该种方式的响应时间较短且不会存在强信号串扰等问题。
其中,μLED又称为Micro-LED。现有的Micro-LED在电流密度较低时,外量子效率(External Quantum Efficiency,EQE)比较低,造成亮度不足和电能的浪费。需要在较高的电流密度下,EQE才有提升。因为电流密度x面积=电流,所以,μLED的驱动电流一般会较大。
因此,由于μLED器件11需要较高的驱动电流,而现有的像素电路的尺寸较小,无法提供较大的电流。
另一方面,如果简单地增大每个像素电路12的尺寸,则每个像素电路的所占用的面积也较大,从而限制了屏幕的分辨率。
基于此,本申请实施例提供了一种阵列基板,该阵列基板能够实现多个发光单元共用同一像素电路,使得可容纳较大尺寸的像素电路,提供更大的电流。并且,可以减少像素电路的数量,从而能够减小阵列基板中像素电路所占面积,则提高了阵列基板的显示分辨率。
请参照图2,图2为示例性的一种阵列基板的结构示意图,如图2所示,该阵列基板包括KxN个像素电路21,MxN个发光单元22,M条扫描线23,N条数据线24,K条控制线25,其中,M表示行数,N表述列数,且,M为K的J倍。J为大于1的正整数。
具体地,像素电路21与发光单元22均呈阵列式排布,每条扫描线23与一行发光单元22连接,M条扫描线23分别连接M行发光单元22,则通过对一条扫描线23输入扫描信号,则可控制与该扫描线连接的一行发光单元22发光显示;每列发光单元22中每J个发光单元22连接一个像素电路21,每列发光单元22分别连接K个像素电路21,即每J个发光单元22会共用一个像素电路21,通过一个像素电路21即可实现对J个发光单元22进行控制,以达到减少像素电路21的目的;每条数据线24与一列像素电路21连接,N条数据线24分别连接N列像素电路21,且,每条控制线25与一行像素电路21连接,K条控制线25分别连接K行像素电路21,控制线25所输入的驱动信号,能够使像素电路21通过数据线24写入数字电压信号,以配合扫描线23所输入的扫描信号,则能够驱动发光单元22发光显示,因此,像素电路21被配置为在扫描线23、数据线24和控制线25的控制下驱动发光单元22发光显示。由于多个发光单元可共用一个像素电路,因此可容纳更大尺寸的像素电路,进而提供更大的电流。并且,在实现驱动发光单元22发光的同时,减少了像素电路21的数量,减小了阵列基板中像素电路所占面积,能够实现高分辨率显示。其中,发光单元22可以LED、micorLED,或者为有机发光元件,例如,有机发光二极管(oLED),当然,发光单元22还可以为无机发光元件,这里不做限制。在一实施方式中,如图3所示,阵列基板还包括驱动芯片26,其中,驱动芯片26与数据线24连接,驱动芯片26能够输入数字电压信号至数据线24,并通过数据线24输入至像素电路21中,用以控制发光单元22的发光亮度。
可选地,像素电路21包括开关模块212、驱动模块213与储能模块214,其中,开关模块212的控制端与控制线25连接,且,开关模块212的非控制端与数据线24以及驱动模块213连接,储能模块214分别与开关模块212以及驱动模块213连接,驱动模块213通过发光单元22连接至扫描线23。
实际应用中,当控制线25所输入的驱动信号使开关模块21从断开状态切换为闭合状态时,此时驱动芯片26输出数字电压信号,并通过数据线24以及开关模块212传输至储能模块214,对储能模块214进行充电,而在扫描线23输入扫描信号后,储能模块214能够使驱动模块213也由断开状态切换为闭合状态,从而扫描线23的扫描信号通过发光单元22与驱动模块213形成回路,发光单元22被驱动而发光显示,并显示亮度由储能模块214控制。
在一实施例中,请结合图3参照图4,示例性的以一种常规的2T1C电路为例进行说明。
可选地,开关模块212包括第一晶体管Q1,第一晶体管Q1的栅极与控制线25连接,第一晶体管Q1的源极与漏极分别与数据线24以及驱动模块213连接,即第一晶体管Q1的源极与漏极分别与数据线24以及第二晶体管Q2的栅极连接。
可选地,驱动模块213包括第二晶体管Q2,第二晶体管Q2的栅极与开关模块212连接,第二晶体管Q2的源极与漏极分别与发光单元22以及地线VSS连接。
可选地,储能模块214包括第一电容C1,第一电容C1的第一端分别与开关模块212以及驱动模块213连接,第一电容C1的第二端与地线VSS连接。
具体地,当控制线25所输入的驱动信号为高电平时,第一晶体管Q1导通,驱动芯片26所输出的数字电压信号通过数据线24以及第一晶体管Q1的源极与漏极写入至第一电容C1。之后,扫描线23所输入的扫描信号为高电平,同时,第一电容C1两端的电压使第二晶体管Q2导通,则扫描线23、发光单元LED、第二晶体管Q2的源极与漏极、地之间形成回路,发光单元LED得电而发光,且发光单元LED的发光亮度由第二晶体管Q2的电流控制,即由第一电容C1的两端压差大小控制。
第一晶体管、第二晶体管及第一电容均可以采用大尺寸制作,以提供更大的电流。
需要说明的是,像素电路21可以选用2T1C类型的像素电路,当然,还可以选用其他像素电路,例如,3T1C,即三个晶体管与一个电容组成的像素电路,这里不做限制。
为了更好的理解本申请,以图5以及图6所示的阵列基板的电路结构为例进行说明。其中,N=1,J=3,且发光单元为microLED。
如图5所示,图5中的a图为当N=1,且J=3时的阵列基板的电路结构,图5中的b图为a图的阵列基板中的一个像素电路21与三个发光单元22连接的电路结构。
可见,对于一个像素电路21与其对应发光单元22而言,当控制线25所输入的驱动信号将数据线24上的数据信号写入至该像素电路21后,三个发光单元23所连接的扫描线依次输出高电平。例如,当第1个发光单元23的扫描线23所输入的扫描信号为高电平,即第1个发光单元23的阳极为高电平时,第一个发光单元23发光。依次类推,可将M个发光单元23依次发光显示。
应理解,当第1条控制线输出驱动信号以将数据线24上的数据信号写入至像素电路21时,其他所有的控制线均不能输出驱动信号。这是由于,若是有两条控制线同时输出驱动信号,则一列中有两行的发光单元23写入数据相同,那么便无法选择指定行写入数据。
如图6所示,图6中的a1图为当N=1,且J=3时的另一种阵列基板的电路结构。图6中的b1图为a1图的阵列基板中的一个像素电路21与三个发光单元22连接的电路结构。
其中,一个像素电路21包括三个子像素电路。三个子像素电路之间为并联连接,且三个子像素完全相同,工作过程也相同,因此可以视为一个像素电路21。该像素电路21的工作过程与上述实施例类似,其在本领域技术人员容易理解的范围内,这里不再赘述。
需要说明的是,图6中所列举的是一个像素电路21包括三个并联的子像素电路。而在其他实施例中,子像素电路的数量可根据实际应用中的需求来设置,这里不做限制。但应强调的是,并联后的像素电路要能够提供驱动一个发光单元的电流大小(即多个子像素电路共同提供驱动一个发光单元的电流大小)。本实施例中,因为各个子像素电路为并联,因而也可以共同提供较大的电流。
图7为本发明实施例提供的阵列基板的驱动方法的流程示意图,所述方法用于驱动图2或图3所示的阵列基板,如图4所示,所述方法包括:
701:向所述N条数据线输入数字电压信号。
702:向每条控制线输入驱动信号,所述驱动信号包括J个驱动脉冲。
703:向所述M条扫描线依次输入一个扫描信号,以驱动所述发光单元逐行发光显示,其中,每组发光单元的各条扫描线的扫描信号的扫描脉冲与该组发光单元对应的控制线的驱动信号的驱动脉冲一一对应。
请一并参阅图2,在数据线24上保持有数字电压信号存在,用以在控制线25的驱动信号的驱动脉冲(高电平)时,数字电压信号能够被写入到像素电路21中存储电容中,或者,也可以在控制线23驱动信号的驱动脉冲后,再向数据线24输入数字电压信号。即需要确保数字电压信号与驱动脉冲的高电平信号同时输入。紧接着,每次对一条扫描线输入一个扫描信号,每个扫描信号包括一个扫描脉冲(高电平),即每次驱动一行发光单元22发光显示,在对所有扫描线依次输入一扫描信号,则完成对所有发光单元22全部发光显示一次。因此,控制线25的驱动信号的驱动脉冲的数量应与该控制线25对应的一组扫描线23的扫描信号的扫描脉冲的总数量相等,例如,若每组发光单元22包括两行发光单元22,则总共需要两个扫描脉冲,那么,相应的控制线25的驱动信号也应有两个驱动脉冲,以实现两行发光单元22的发光显示。
综上所述,首先,将M行发光单元22进行分成K组,则每一组发光单元22总共有M/K行发光单元22,且每一行发光单元22所输入的扫描信号是相同的,再将每一列中的每一组发光单元22连接至一个像素电路21,每一列总共需要K个像素电路21,则像素电路21总共有K行,且每一行像素电路21所输入的驱动信号是相同的,且每一列像素电路21所输入的数字电压信号也是相同的,则为了实现能够选择指定行写入数据,那么每次只能选择所有组中的一行发光单元22打开,因此,在同一时刻,一组发光单元内只会存在一行发光单元22的扫描信号的扫描脉冲,同时该行的发光单元22对应连接的像素电路23输入驱动信号的驱动脉冲,以使该行发光单元22发光显示。
示例性的,以M为9,N为3,且K为3为例进行说明。请参照图8,图8为本发明另一实施例提供的阵列基板的结构示意图。
如图8所示,在该阵列基板中,发光单元22总共有9x3个,像素电路21总共有3x3个,扫描线23总共有9条,数据线24总共有3条,控制线25也是3条。第一组发光单元22的扫描线分别连接COM1-1、COM1-2与COM1-3,第一组发光单元22对应的第一行像素电路21的控制线连接GOA1;第二组发光单元22的扫描线分别连接COM2-1、COM2-2与COM2-3,第二组发光单元22对应的第二行像素电路21的控制线连接GOA2;第三组发光单元22的扫描线分别连接COM3-1、COM3-2与COM3-3,第三组发光单元22对应的第三行像素电路21的控制线连接GOA3。COM1-1、COM1-2等各个COM器件为公共线驱动器件,用于输出扫描发光信号以及给发光单元提供电源。
请一并参阅图9与图10,图9中的c图为与图8所对应的电路结构示意图,图9中的d图为每一个发光单元发光显示亮度所对应的电压数据,即为Data1、Data2与Data3所对应的内容。例如,当Data1、Data2与Data3分别为数字电压信号a、b与c时,与COM1-1所连接的三个发光单元22发光显示所对应的亮度分别与a、b与c对应。并以此类推,每一行发光单元22发光显示均对应三个显示亮度。
图10中的1、2、3、4、5、6、7、8、9分别表示9个不同的发光阶段,每个发光阶段所对应的扫描信号与驱动信号均不同,并通过这9个阶段,能够实现每一行发光单元依次发光显示的过程。其中,GOA1、GOA2与GOA3为三个驱动信号,COM1-1、COM1-2、COM1-3、COM2-1、COM2-2、COM2-3、COM3-1、COM3-2、COM3-3均为扫描信号,Group1、Group2与Group3分别为第一组、第二组与第三组。
具体地,在第1个发光阶段时,此时Data1、Data2与Data3分别为a、b与c,GOA1为高电平,a、b与c写入到第一组内的三个像素电路中。同时,第1个发光阶段结束的时刻,GOA1为低电平,第一组内的三个像素电路存储的数字电压信号a、b与c均保持。此时,COM1-1的高电平信号使第一行三个发光单元发光显示,且亮度对应数字电压信号a、b与c的数据。
继而进入第2个发光阶段,此时,第一行三个发光单元保持发光显示。Data1、Data2与Data3分别为j、k与l,此时GOA2为高电平,j、k与l写入第二组内的三个像素电路中。同时,第2个发光阶段结束的时刻,GOA2为低电平,第二组内的三个像素电路存储的数字电压信号j、k与l均保持。此时,COM2-1的高电平信号使第四行三个发光单元发光显示,且亮度对应数字电压信号j、k与l的数据。
接着进入第3个发光阶段,此时,第一行三个发光单元与第四行三个发光单元均保持发光显示。Data1、Data2与Data3分别为s、t与u,此时GOA3为高电平,s、t与u写入第三组内的三个像素电路中。同时,第3个发光阶段结束的时刻,GOA3为低电平,第三组内的三个像素电路存储的数字电压信号s、t与u均保持。此时,COM3-1的高电平信号使第七行三个发光单元发光显示,且亮度对应数字电压信号s、t与u的数据。
接着进入第4个发光阶段,此时,第一行三个发光单元、第四行三个发光单元以及第七行三个发光单元均保持发光显示。
接着进入第5个发光阶段,此时,由于COM1-1已经转换为低电平,第一行的三个发光单元不再发光显示,那么就只有第四行三个发光单元以及第七行三个发光单元均保持发光显示。Data1、Data2与Data3分别为v、w与x,GOA1为高电平,v、w与x写入第一组内的三个像素电路中。同时,第5个发光阶段结束的时刻,GOA1为低电平,第一组内的三个像素电路存储的数字电压信号v、w与x均保持。此时,COM1-2的高电平信号使第二行三个发光单元发光显示,且亮度对应数字电压信号v、w与x的数据。
接着进入第6个发光阶段,此时,由于COM2-1已经转换为低电平,第四行的三个发光单元不再发光显示,那么就只有第二行三个发光单元以及第七行三个发光单元均保持发光显示。Data1、Data2与Data3分别为m、n与o,GOA2为高电平,m、n与o写入第二组内的三个像素电路中。同时,第6个发光阶段结束的时刻,GOA2为低电平,第二组内的三个像素电路存储的数字电压信号m、n与o均保持。此时,COM2-2的高电平信号使第五行三个发光单元发光显示,且亮度对应数字电压信号m、n与o的数据。
接着进入第7个发光阶段,此时,由于COM3-1已经转换为低电平,第七行的三个发光单元不再发光显示,那么就只有第二行三个发光单元以及第五行三个发光单元均保持发光显示。Data1、Data2与Data3分别为y、z与@,GOA3为高电平,y、z与@写入第三组内的三个像素电路中。同时,第7个发光阶段结束的时刻,GOA3为低电平,第三组内的三个像素电路存储的数字电压信号y、z与@均保持。此时,COM3-2的高电平信号使第八行三个发光单元发光显示,且亮度对应数字电压信号y、z与@的数据。
接着进入第8个发光阶段,此时,第二行三个发光单元、第五行三个发光单元以及第八行三个发光单元均保持发光显示。
接着进入第9个发光阶段,此时,由于COM1-2已经转换为低电平,第二行的三个发光单元不再发光显示,那么就只有第五行三个发光单元以及第八行三个发光单元均保持发光显示。Data1、Data2与Data3分别为g、h与i,GOA1为高电平,g、h与i写入第一组内的三个像素电路中。同时,第9个发光阶段结束的时刻,GOA1为低电平,第一组内的三个像素电路存储的数字电压信号g、h与i均保持。此时,COM1-3的高电平信号使第三行三个发光单元发光显示,且亮度对应数字电压信号g、h与i。
以此类推,通过上述方式,即能够实现了从第一行发光单元到第九行发光单元依次发光显示的过程,且每一个发光单元的显示均具有相应的显示亮度。
综上可知,在该阵列基板中,由于每组有三行发光单元22,所以每组有三个扫描信号,而每个扫描信号有一个扫描脉冲,同时,每组对应的一行像素电路21有一个驱动信号,驱动信号有三个驱动脉冲。例如,第一组内的像素电路21所连接的控制线所输入的驱动信号GOA1有三个驱动脉冲(每一个高电平为一个驱动脉冲),第一组的发光单元22所连接的扫描线COM1-1、COM1-2与COM1-3各有一个扫描脉冲(每一个高电平为一个扫描脉冲),总共有三个扫描脉冲,而扫描脉冲的脉冲宽度能够决定发光单元发光显示的时间长度。因此,在控制线GOA1的第一个驱动脉冲位置,扫描线COM1-1也有一个扫描脉冲,第一行发光单元22发光显示,即第一行发光单元22被点亮,继而,在控制线GOA1的第二个驱动脉冲位置,扫描线COM1-2有一个扫描脉冲,第二行发光单元22被点亮,以此类推,则可实现9行发光单元22依次被点亮。同时,驱动脉冲的脉冲宽度为:1/F/M(即第1个发光时间段内的脉冲宽度),且扫描脉冲的脉冲宽度为:1/F/(M/K)(即第1个、第2个、第3个与第4个这四个发光时间段内的脉冲宽度),其中,F表示刷新率。
本发明实施例还提供了一种显示装置,该显示装置包括上面所述的阵列基板,则该显示装置的分辨率也较高。
本发明实施例还提供了一种非易失性计算机存储介质,所述计算机存储介质存储有计算机可执行指令,该计算机可执行指令被一个或多个处理器执行,可使得上述一个或多个处理器可执行上述任意方法实施例中的阵列基板的驱动方法,例如,执行上述任意方法实施例中的阵列基板的驱动方法,例如,执行以上描述的图7所示的各个步骤。
本发明提供的阵列基板包括MxN个发光单元22,KxN个像素电路21,M条扫描线23,K条控制线25,N条数据线24,发光单元22呈阵列式排布,其中,M表示行数,N表述列数,像素电路21成阵列式排布,其中,M为K的J倍;每列发光单元22中每J个发光单元22连接一个像素电路21,每列发光单元22分别连接K个像素电路21;每条扫描线23与一行发光单元22连接,M条扫描线23分别连接M行发光单元22;每条控制线25与一行像素电路21连接,K条控制线25分别连接K行像素电路21;每条数据线24与一列像素电路21连接,N条数据线24分别连接N列像素电路21;像素电路21被配置为在扫描线23、数据线24和控制线25的控制下驱动发光单元22发光显示,即通过上述方式,只需要KxN个像素电路21即可实现对阵列基板的所有发光单元22的控制过程,即有J个发光单元22能够共享同一像素电路21,从而减少了像素电路21的数量,因此减小了阵列基板中像素电路21所占面积,则提高了阵列基板的显示分辨率。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;在本发明的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本发明的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (17)
1.一种阵列基板,其特征在于,包括:
MxN个发光单元,所述发光单元呈阵列式排布,其中,M表示行数,N表述列数;
KxN个像素电路,所述像素电路成阵列式排布,其中,M为K的J倍,J为大于1的正整数;
每列发光单元中每J个发光单元连接一个所述像素电路,每列发光单元中的每J个发光单元形成一组发光单元,每列的K组发光单元分别连接K个所述像素电路;
M条扫描线,每条扫描线与一行所述发光单元连接,M条扫描线分别连接M行所述发光单元;
K条控制线,每条控制线与一行所述像素电路连接,K条控制线分别连接K行所述像素电路;
N条数据线,每条数据线与一列所述像素电路连接,N条数据线分别连接N列所述像素电路;
所述像素电路被配置为在所述扫描线、所述数据线和所述控制线的控制下驱动所述发光单元发光显示。
2.根据权利要求1所述的阵列基板,其特征在于,
每一列的像素电路输入相同的数字电压信号,每一行的像素电路各自输入独立的数字电压信号。
3.根据权利要求1所述的阵列基板,其特征在于,
每一组发光单元的各行发光单元的发光时段错开。
4.根据权利要求1所述的阵列基板,其特征在于,
每一组发光单元的每行发光单元的发光时段与相邻组发光单元的对应行发光单元的发光时段重叠。
5.根据权利要求1所述的阵列基板,其特征在于,
每一组发光单元的每行发光单元的数据写入时段与相邻组发光单元的对应行发光单元的数据写入时段错开。
6.根据权利要求1所述的阵列基板,其特征在于,
每一组发光单元连接的像素电路的控制线在一个周期内产生J个驱动脉冲信号,每一组发光单元连接的J条扫描线在一个周期内分别产生J个扫描脉冲信号,每个驱动脉冲信号与一个扫描脉冲信号对应。
7.根据权利要求6所述的阵列基板,其特征在于,
每组发光单元的至少一个扫描脉冲信号的上升沿与对应的驱动脉冲信号的上升沿重合,下降沿与相邻的驱动脉冲信号的上升沿重合。
8.根据权利要求1-7任意一项所述的阵列基板,其特征在于,
所述像素电路包括多个并联的子像素电路。
9.根据权利要求1所述的阵列基板,其特征在于,
所述阵列基板还包括驱动芯片;
所述驱动芯片连接所述数据线,所述驱动芯片用于向所述数据线输入数字电压信号。
10.根据权利要求1或9所述的阵列基板,其特征在于,
所述像素电路包括开关模块、驱动模块与储能模块;
所述开关模块的控制端与所述控制线连接,且,所述开关模块的非控制端与所述数据线以及所述驱动模块连接;
所述储能模块分别与所述开关模块以及所述驱动模块连接;
所述驱动模块通过所述发光单元连接至所述扫描线。
11.根据权利要求10所述的阵列基板,其特征在于,
所述开关模块包括第一晶体管;
所述第一晶体管的栅极与所述控制线连接,所述第一晶体管的源极与漏极分别与所述数据线以及所述驱动模块连接。
12.根据权利要求10所述的阵列基板,其特征在于,
所述驱动模块包括第二晶体管;
所述第二晶体管的栅极与所述开关模块连接,所述第二晶体管的源极与漏极分别与所述发光单元以及地线连接。
13.根据权利要求10所述的阵列基板,其特征在于,
所述储能模块包括第一电容;
所述第一电容的第一端分别与所述开关模块以及所述驱动模块连接,所述第一电容的第二端与地线连接。
14.一种显示装置,其特征在于,所述显示装置包括如权利要求1-13任意一项所述的阵列基板。
15.一种阵列基板的驱动方法,用于驱动如权利要求1-13所述的阵列基板,其特征在于,所述方法包括:
向所述N条数据线输入数字电压信号;
向每条控制线输入驱动信号,所述驱动信号包括J个驱动脉冲;
向所述M条扫描线依次输入一个扫描信号,以驱动所述发光单元逐行发光显示,其中,每组发光单元的各条扫描线的扫描信号的扫描脉冲与该组发光单元的控制线的驱动信号的驱动脉冲一一对应。
16.根据权利要求15所述的方法,其特征在于,
所述扫描脉冲的脉冲宽度为:1/F/(M/K),其中,F表示刷新率;
所述驱动脉冲的脉冲宽度为:1/F/M。
17.一种非易失性计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机可执行指令,当所述计算机可执行指令被非易失性存储设备所执行时,使所述非易失性存储设备执行权利要求15或16所述的阵列基板的驱动方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110193504.XA CN114974081A (zh) | 2021-02-20 | 2021-02-20 | 一种阵列基板、显示装置与阵列基板的驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110193504.XA CN114974081A (zh) | 2021-02-20 | 2021-02-20 | 一种阵列基板、显示装置与阵列基板的驱动方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114974081A true CN114974081A (zh) | 2022-08-30 |
Family
ID=82953920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110193504.XA Pending CN114974081A (zh) | 2021-02-20 | 2021-02-20 | 一种阵列基板、显示装置与阵列基板的驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114974081A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115631726A (zh) * | 2022-12-21 | 2023-01-20 | 惠科股份有限公司 | 阵列基板和显示面板 |
-
2021
- 2021-02-20 CN CN202110193504.XA patent/CN114974081A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115631726A (zh) * | 2022-12-21 | 2023-01-20 | 惠科股份有限公司 | 阵列基板和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110021264B (zh) | 像素电路及其驱动方法、显示面板 | |
CN106097976B (zh) | 像素驱动电路及显示装置 | |
CN105830143B (zh) | 显示装置及其驱动方法 | |
US11289004B2 (en) | Pixel driving circuit, organic light emitting display panel and pixel driving method | |
CN111742359B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN103383834B (zh) | 一种像素电路、显示面板及显示装置 | |
CN103400546B (zh) | 一种阵列基板及其驱动方法、显示装置 | |
US11862099B2 (en) | Shift register unit, gate driving circuit, display panel and driving method thereof | |
CN110796981B (zh) | 栅极驱动器和使用栅极驱动器的电致发光显示装置 | |
CN111276097B (zh) | 像素驱动电路及其驱动方法、显示基板 | |
KR101274710B1 (ko) | 유기발광다이오드 표시장치 | |
EP1649442A1 (en) | Oled display with ping pong current driving circuit and simultaneous scanning of lines | |
CN108376534B (zh) | 像素电路及其驱动方法、显示面板 | |
KR20070002476A (ko) | 유기발광다이오드 표시장치 | |
US9472140B2 (en) | Drive circuit, optoelectronic device, electronic device, and drive method | |
CN110288950B (zh) | 像素阵列、阵列基板及显示装置 | |
CN112767883A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
KR20050002635A (ko) | 전류생성공급회로 및 표시장치 | |
CN111710293B (zh) | 移位寄存器及其驱动方法、驱动电路、显示装置 | |
US8416159B2 (en) | Display apparatus | |
CN109256086A (zh) | 像素电路及其驱动方法、阵列基板、显示面板 | |
US20150049130A1 (en) | Optoelectronic device and method for driving same | |
CN111261101A (zh) | 像素电路及其驱动方法、显示面板 | |
CN109243368B (zh) | 像素电路及其驱动方法、阵列基板 | |
WO2022067487A1 (en) | Pixel driving circuit, display apparatus, and pixel driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |