JP2022168786A - 発光部品、光計測装置、画像形成装置および発光部品の製造方法 - Google Patents

発光部品、光計測装置、画像形成装置および発光部品の製造方法 Download PDF

Info

Publication number
JP2022168786A
JP2022168786A JP2021074496A JP2021074496A JP2022168786A JP 2022168786 A JP2022168786 A JP 2022168786A JP 2021074496 A JP2021074496 A JP 2021074496A JP 2021074496 A JP2021074496 A JP 2021074496A JP 2022168786 A JP2022168786 A JP 2022168786A
Authority
JP
Japan
Prior art keywords
light
thyristor
layer
emitting component
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021074496A
Other languages
English (en)
Inventor
崇 近藤
Takashi Kondo
道昭 村田
Michiaki Murata
純一朗 早川
Junichiro Hayakawa
貴史 樋口
Takafumi Higuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Business Innovation Corp filed Critical Fujifilm Business Innovation Corp
Priority to JP2021074496A priority Critical patent/JP2022168786A/ja
Priority to PCT/JP2021/027298 priority patent/WO2022230215A1/ja
Publication of JP2022168786A publication Critical patent/JP2022168786A/ja
Priority to US18/362,003 priority patent/US20230378370A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • B41J2/451—Special optical means therefor, e.g. lenses, mirrors, focusing means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4018—Lasers electrically in series

Abstract

【課題】発光素子になんらかの光が入射した場合でも誤動作が生じにくい発光部品、光計測装置、画像形成装置および発光部品の製造方法を提供する。【解決手段】基板８０と、基板８０上に設けられ、基板８０の面と交差する方向に光を出射する発光素子と、を備え、発光素子は、設定サイリスタＳのサイリスタと、サイリスタに形成され光を出射する開口部δとを有し、開口部δの内面が、光の透過を抑制する出射面保護膜３５１で覆われる発光部品。出射面保護膜３５１は、例えば、金属からなり、サイリスタと出射面保護膜３５１との間に絶縁部３５２を備える。【選択図】図３

Description

本発明は、発光部品、光計測装置、画像形成装置、発光部品の製造方法に関する。
特許文献１には、ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせることが記載されている。
特許文献２には、しきい電圧もしくはしきい電流が外部から光によって制御可能な露光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子から発光する先の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、各発光素子は、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイが記載されている。
特許文献３には、基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配設され、前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッド、及びそれを利用した画像形成装置が記載されている。
特開２００１－３０８３８５号公報 特開平１－２３８９６２号公報 特開２００９－２８６０４８号公報
３Ｄセンシングなどでは、発光素子を配置した発光部が採用されている。この個々の発光素子において、オン状態にさせることにより、発光素子を点灯状態又は消灯状態に設定して発光させる発光装置が存在する。
ところが、発光素子になんらかの光、例えば外光が入射した場合、消灯状態であるにも拘わらず点灯状態となる誤動作が生じることがある。そのため、なんらかの光が入射した場合でもこのような誤操作が生じにくいことが望ましい。
本発明は、発光素子になんらかの光が入射した場合でも誤動作が生じにくい発光部品、光計測装置、画像形成装置および発光部品の製造方法を提供することを目的とする。
請求項１に記載の発明は、基板と、前記基板上に設けられ、当該基板の面と交差する方向に光を出射する発光素子と、を備え、前記発光素子は、サイリスタと、当該サイリスタに形成され光を出射する開口部とを有し、当該開口部の内面が、光の透過を抑制する光遮断体で覆われる発光部品である。
請求項２に記載の発明は、前記光遮断体は、金属からなり、前記サイリスタと当該光遮断体との間に絶縁部を備える請求項１に記載の発光部品である。
請求項３に記載の発明は、前記金属は、前記サイリスタに電気的に接続する電極から前記開口部の内面に延びる請求項２に記載の発光部品である。
請求項４に記載の発明は、前記金属は、前記サイリスタに電気的に接続する電流供給配線から前記開口部の内面に延びる請求項２に記載の発光部品である。
請求項５に記載の発明は、前記光遮断体は、絶縁性体からなる請求項１に記載の発光部品である。
請求項６に記載の発明は、前記発光素子は、電極をさらに備え、前記光遮断体は、前記電極をさらに覆う請求項１に記載の発光部品である。
請求項７に記載の発明は、前記光遮断体は、金属であり、絶縁部を介して電極を覆う請求項１に記載の発光部品である。
請求項８に記載の発明は、前記光遮断体は、光を吸収する光吸収体である請求項１に記載の発光部品である。
請求項９に記載の発明は、前記サイリスタを構成する層の少なくとも一層は、出射する前記光より長波長の光を吸収する請求項８に記載の発光部品である。
請求項１０に記載の発明は、前記光遮断体は、前記開口部の内面の一部を覆う請求項１に記載の発光部品である。
請求項１１に記載の発明は、前記光遮断体は、光を反射する光反射体である請求項１に記載の発光部品である。
請求項１２に記載の発明は、請求項１乃至１１の何れか１項に記載の発光部品と、前記発光部品から光が照射された対象物から、反射光を受光する受光部と、前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、を備える光計測装置である。
請求項１３に記載の発明は、請求項１乃至１１の何れか１項に記載の発光部品と、画像信号の入力を受け付け、前記発光部品から出射される光によって二次元画像が形成されるように、当該画像信号に基づき当該発光部品を駆動する駆動制御部と、を備える画像形成装置である。
請求項１４に記載の発明は、基板上に、サイリスタを形成する層形成工程と、前記層形成工程により形成された前記サイリスタに、前記基板の面と交差する方向に光を出射する開口部を形成する開口部形成工程と、前記サイリスタ上および前記開口部形成工程により形成された前記開口部の内面を光の透過を抑制する光遮断体で覆う被覆工程と、を含む発光部品の製造方法である。
請求項１５に記載の発明は、前記光遮断体は、金属であり、前記被覆工程で、電極として前記開口部の内面から前記サイリスタ上に延びるように形成される請求項１４に記載の発光部品の製造方法である。
請求項１６に記載の発明は、前記光遮断体は、金属であり、前記被覆工程で、前記サイリスタに電気的に接続する電流供給線として前記開口部の内面から前記サイリスタ上に延びるように形成される請求項１４に記載の発光部品の製造方法である。
請求項１７に記載の発明は、基板上に、サイリスタを形成する層形成工程と、前記層形成工程により形成された前記サイリスタに電極を形成する電極形成工程と、前記電極形成工程の後に、前記基板の面と交差する方向に光を出射する開口部を形成する開口部形成工程と、前記サイリスタ上および前記開口部形成工程により形成された前記開口部の内面を光の透過を抑制する光遮断体で覆う被覆工程と、を含む発光部品の製造方法である。
請求項１８に記載の発明は、前記光遮断体は、金属であり、前記被覆工程で、前記電極と絶縁部を介して前記電極を覆うように形成される請求項１７に記載の発光部品の製造方法である。
請求項１に記載の発明によれば、発光素子になんらかの光が入射した場合でも誤動作が生じにくい。
請求項２に記載の発明によれば、光遮断性に優れる材料により光遮断体を形成できる。
請求項３に記載の発明によれば、電極を形成する際に、光遮断体も形成できる。
請求項４に記載の発明によれば、電流供給線を形成する際に、光遮断体も形成できる。
請求項５に記載の発明によれば、層構成がより簡単になる。
請求項６に記載の発明によれば、電極とは別に光遮断体を形成できる。
請求項７に記載の発明によれば、光遮断性に優れる材料により光遮断体を形成できるとともに、電極と絶縁することができる。
請求項８に記載の発明によれば、光吸収により光の透過を抑制することができる。
請求項９に記載の発明によれば、サイリスタの層の中に光を吸収する層があっても誤動作が生じにくくなる。
請求項１０に記載の発明によれば、開口部の内面を全て覆わなくても誤動作が生じにくくなる。
請求項１１に記載の発明によれば、光反射により光の透過を抑制することができる。
請求項１２に記載の発明によれば、発光素子を二次元状に並列点灯させた光計測装置が得られる。
請求項１３に記載の発明によれば、発光素子を二次元状に並列点灯させた画像形成装置が得られる。
請求項１４に記載の発明によれば、電極や電球供給線を光遮断体として利用できる。
請求項１５に記載の発明によれば、電極を形成する際に、光遮断体も形成できる。
請求項１６に記載の発明によれば、電流供給線を形成する際に、光遮断体も形成できる。
請求項１７に記載の発明によれば、表面状態が綺麗なサイリスタ上に電極を形成できる。
請求項１８に記載の発明によれば、光遮断性に優れる材料により光遮断体を形成できるとともに、電極と絶縁することができる。
発光装置の等価回路図である。 発光部の平面レイアウトの一例を示す図である。 （ａ）、（ｂ）は、駆動サイリスタ／レーザダイオードの断面図である。 駆動サイリスタ／レーザダイオードの拡大平面図である。 設定サイリスタ、接続ダイオードを含むアイランドと、転送サイリスタ、結合ダイオード、接続ダイオードを含むアイランドの断面図である。 （ａ）～（ｂ）は、開口部の内面を上側から見たときに、出射面保護膜として、円筒状の内面を覆う領域がより小さい場合を示している。 （ａ）～（ｂ）は、出射面保護膜が、設定サイリスタのゲート層を覆う場合を示している。 （ａ）～（ｂ）は、出射面保護膜が、設定サイリスタのｎカソード層を覆う場合を示している。 （ａ）～（ｂ）は、出射面保護膜の他の形態の第２の例を示した図である。 （ａ）～（ｂ）は、出射面保護膜の他の形態の第３の例を示した図である。 （ａ）～（ｂ）は、出射面保護膜の他の形態の第４の例を示した図である。 （ａ）～（ｃ）は、レーザダイオードと駆動サイリスタとの積層構造をさらに説明する図である。 （ａ）～（ｂ）は、発光部の製造方法において、各工程の順について示したフローチャートである。 発光装置において、レーザダイオードの点灯／非点灯を制御する例を示す図である。 発光装置を駆動するためのタイミングチャートである。 発光装置を用いた光計測装置を説明する図である。 発光装置を用いた画像形成装置を説明する図である。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［発光装置１０］
図１は、発光装置１０の等価回路図である。
発光装置１０は、発光部１００と制御部１１０とを備える。
発光部１００は、発光素子の一例としてレーザ光を出射するレーザダイオードＬＤを備える。そして、発光部１００は、次に説明するように自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）として構成されている。なお、レーザダイオードＬＤは、例えば垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）である。
図１においては、発光部１００は、発光部品の一例であり、４×４のマトリクス（二次元状）に配列された１６個のレーザダイオードＬＤを備える。なお、二次元状とは、次元の数が二つあることをいい、例えば次に説明するｘ方向とｙ方向とに広がっていることをいう。ここで、図１の紙面において、右から左へ向かう方向をｘ方向、下から上に向かう方向をｙ方向と定義する。ｘ方向とｙ方向とは直行する。すると、ｘ方向にレーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１が配列された発光素子部１０１、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２がｘ方向に配列された発光素子部１０２、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３がｘ方向に配列された発光素子部１０３、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４がｘ方向に配列された発光素子部１０４を備える。発光素子部１０１～１０４は、基板８０（後述する図２参照）上に設けられ、基板８０の面と交差する方向に光を出射する発光素子として機能する。ここで、「面」は、基板８０の表面や裏面である。
また、発光素子部１０１～１０４に含まれる各１個のレーザダイオードＬＤが、ｙ方向に配列されている。つまり、レーザダイオードＬＤ１１、ＬＤ１２、ＬＤ１３、ＬＤ１４がｙ方向に配列され、レーザダイオードＬＤ２１、ＬＤ２２、ＬＤ２３、ＬＤ２４がｙ方向に配列され、レーザダイオードＬＤ３１、ＬＤ３２、ＬＤ３３、ＬＤ３４がｙ方向に配列され、レーザダイオードＬＤ４１、ＬＤ４２、ＬＤ４３、ＬＤ４４がｙ方向に配列されている。
このように、レーザダイオードＬＤをそれぞれ区別する場合は、「ＬＤ１１」のように二桁の数字を付す。なお、ｘ方向の数字の代わりに「ｉ」を、ｙ方向の数字の代わりに「ｊ」を付して、「ＬＤｉｊ」と表記する場合もある。また、他の場合も同様であるが、ｘ方向のみに数字を付す場合、個々の数字を付す代わりに「ｉ」を、ｙ方向のみに数字を付す場合、個々の数字を付す代わりに「ｊ」を付す場合がある。ここでは、ｉ、ｊは１～４の整数である。
そして、１６個の駆動サイリスタＤＴを備える。各駆動サイリスタＤＴは、各レーザダイオードＬＤと接続されている。ここでは、各駆動サイリスタＤＴは、各レーザダイオードＬＤと直列接続されている。つまり、駆動サイリスタＤＴとレーザダイオードＬＤとが組を構成する。よって、駆動サイリスタＤＴには、接続されたレーザダイオードＬＤと同じ数字を付して、それぞれを区別する。
本明細書では、「～」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「～」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光素子部１０１～１０４は、発光素子部１０１から番号順に発光素子部１０４までを含む。
そして、発光部１００は、４個の転送サイリスタＴ、４個の設定サイリスタＳ、４個の結合ダイオードＤ、それぞれ４個の接続ダイオードＤａ、Ｄｂ、４個の抵抗Ｒｇを備える転送素子部１０５を備える。さらに、転送素子部１０５は、スタートダイオードＳＤ、電流制限抵抗Ｒ１、Ｒ２を備える。
転送サイリスタＴは、転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４の順にｘ方向に配列されている。そして、結合ダイオードＤは、結合ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４がｘ方向に配列されている。なお、結合ダイオードＤ１、Ｄ２、Ｄ３は、転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４の各間に設けられ、結合ダイオードＤ４は、転送サイリスタＴ４の結合ダイオードＤ３が設けられた側と反対側に設けられている。
設定サイリスタＳは、設定サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４の順にｘ方向に配列されている。
接続ダイオードＤａ、Ｄｂ、抵抗Ｒｇも、同様にｘ方向に配列されている。
転送サイリスタＴ、設定サイリスタＳ、結合ダイオードＤ、接続ダイオードＤａ、Ｄｂ、抵抗Ｒｇは、ｘ方向に配列されているので、一桁の数字が付される。なお、個々の数字を付す代わりに「ｉ」を付す場合がある。
レーザダイオードＬＤ、結合ダイオードＤ、接続ダイオードＤａ、Ｄｂは、アノードとカソードとを備える２端子素子である。駆動サイリスタＤＴ、転送サイリスタＴ、設定サイリスタＳは、アノード、カソード、ゲートを備える３端子素子である。なお、駆動サイリスタＤＴｉｊ（ｉ，ｊ＝１～４）のゲートをゲートＧｄｉｊ、転送サイリスタＴｉ（ｉ＝１～４）のゲートをゲートＧｔｉ、設定サイリスタＳｉ（ｉ＝１～４）のゲートを、ゲートＧｓｉと区別する。
ここで、駆動サイリスタＤＴは、駆動素子の一例であり、転送サイリスタＴは、転送素子の一例であり、設定サイリスタＳは、設定素子の一例である。
次に、上記の各素子（レーザダイオードＬＤ、駆動サイリスタＤＴ、転送サイリスタＴなど）の接続関係を説明する。
前述したように、レーザダイオードＬＤｉｊ（ｉ，ｊ＝１～４）と駆動サイリスタＤＴｉｊとは直列接続されている。つまり、レーザダイオードＬＤｉｊは、アノードが基準電位Ｖｓｕｂ（接地電位（ＧＮＤ）など）に接続され、カソードが駆動サイリスタＤＴｉｊのアノードに接続されている。
基準電位Ｖｓｕｂは、後述するように、発光部１００を構成する基板８０の裏面に設けられた裏面電極９２（後述する図３参照）を介して供給される。
そして、発光素子部１０１に含まれる駆動サイリスタＤＴｉ１のカソードが、点灯信号線７４－１に接続されている。なお、点灯信号線７４－１は、φＩ１端子に接続され、制御部１１０から点灯信号φＩ１が供給される。
発光素子部１０２に含まれる駆動サイリスタＤＴｉ２のカソードが、点灯信号線７４－２に接続されている。なお、点灯信号線７４－２は、φＩ２端子に接続され、制御部１１０から点灯信号φＩ２が供給される。
また、発光素子部１０３に含まれる駆動サイリスタＤＴｉ３のカソードが、点灯信号線７４－３に接続されている。なお、点灯信号線７４－３は、φＩ３端子に接続され、制御部１１０から点灯信号φＩ３が供給される。
同様に、発光素子部１０４に含まれる駆動サイリスタＤＴｉ４のカソードが、点灯信号線７４－４に接続されている。なお、点灯信号線７４－４は、φＩ４端子に接続され、制御部１１０から点灯信号φＩ４が供給される。
つまり、駆動サイリスタＤＴｉｊのカソードは、点灯信号線７４－ｊに接続され、点灯信号線７４－ｊは、φＩｊ端子に接続されている。そして、φＩｊ端子には、制御部１１０から点灯信号φＩｊが供給されることになる。
転送素子部１０５において、転送サイリスタＴｉは、アノードが基準電位Ｖｓｕｂに接続されている。奇数番号の転送サイリスタＴ１、Ｔ３は、カソードが転送信号線７２に接続されている。転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続され、制御部１１０から転送信号φ１が供給される。偶数番号の転送サイリスタＴ２、Ｔ４は、カソードが転送信号線７３に接続されている。転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続され、制御部１１０から転送信号φ２が供給される。
結合ダイオードＤｉは、直列接続されている。つまり、一つの結合ダイオードＤのカソードがｘ方向に隣接する結合ダイオードＤのアノードに接続されている。スタートダイオードＳＤは、アノードが転送信号線７３に接続され、カソードが結合ダイオードＤ１のアノードに接続されている。
そして、スタートダイオードＳＤのカソードと結合ダイオードＤ１のアノードとが、転送サイリスタＴ１のゲートＧｔ１に接続されている。結合ダイオードＤ１のカソードと結合ダイオードＤ２のアノードとが、転送サイリスタＴ２のゲートＧｔ２に接続されている。結合ダイオードＤ２のカソードと結合ダイオードＤ３のアノードとが、転送サイリスタＴ３のゲートＧｔ３に接続されている。そして、結合ダイオードＤ３のカソードと結合ダイオードＤ４のアノードとの接続点が、転送サイリスタＴ４のゲートＧｔ４に接続されている。
また、設定サイリスタＳｉ（ｉ＝１～４）は、アノードが基準電位Ｖｓｕｂに接続され、カソードが設定信号線７５に接続されている。設定信号線７５は、φｓ端子に接続され、制御部１１０から設定信号φｓが供給される。
転送サイリスタＴｉのゲートＧｔｉは、抵抗Ｒｇを介して、電源線７１に接続されている。電源線７１は、Ｖｇｋ端子に接続され、制御部１１０から電源電位Ｖｇｋ（一例として、－３．３Ｖ）が供給される。
転送サイリスタＴｉのゲートＧｔｉは、接続ダイオードＤａｉを介して、設定サイリスタＳｉのゲートに接続されている。そして、設定サイリスタＳｉのゲートＧｓｉは、接続ダイオードＤｂｉを介して、駆動サイリスタＤＴｉｊのゲートＧｄｉｊに接続されている。
つまり、それぞれの接続サイリスタＳには、駆動サイリスタＤＴとレーザダイオードＬＤとの組が複数（ここでは、４組）接続されている。
制御部１１０の構成を説明する。
制御部１１０は、点灯信号φＩｊなどの信号を生成して、信号を発光部１００に供給する。発光部１００は、供給された信号によって動作する。制御部１１０は、電子回路で構成されている。例えば、制御部１１０は、集積回路（ＩＣ）として構成されている。
制御部１１０は、転送信号生成部１２０、設定信号生成部１３０、点灯信号生成部１４０、基準電位生成部１６０及び電源電位生成部１７０を備える。
転送信号生成部１２０は、転送信号φ１、φ２を生成し、転送信号φ１を発光部１００のφ１端子に、転送信号φ２をφ２端子に供給する。
設定信号生成部１３０は、設定信号φｓを生成し、発光部１００のφｓ端子に供給する。
点灯信号生成部１４０は、点灯信号φＩｊを生成し、発光部１００のφＩｊ端子に供給する。
基準電位生成部１６０は、基準電位Ｖｓｕｂを生成し、発光部１００のＶｓｕｂ端子に供給する。電源電位生成部１７０は、電源電位Ｖｇｋを生成し、発光部１００のＶｇｋ端子に供給する。
転送信号生成部１２０、設定信号生成部１３０、点灯信号生成部１４０、基準電位生成部１６０及び電源電位生成部１７０の生成する信号については、後述する。
以上においては、発光部１００は、レーザダイオードＬＤが４×４の二次元的に配置されているとしたが、４×４に限定されない。ｉ×ｊにおけるｉ及びｊは、４以外の複数の数値であってもよい。そして、転送サイリスタＴ、設定サイリスタＳの数は、ｉであればよい。なお、転送サイリスタＴ、設定サイリスタＳの数は、ｉを超える数であってもよいし、ｉより少ない数であってもよい。
（発光部１００のレイアウト）
発光部１００は、レーザ光を出射しうる半導体材料で構成される。例えば、発光部１００は、ＧａＡｓ系の化合物半導体で構成されている。つまり、後述する断面図（後述する図３（ａ）、（ｂ）、図５参照）に示すように、ｐ型のＧａＡｓで構成された基板８０上に、ＧａＡｓ系の化合物半導体層が複数積層された半導体層積層体にて構成されている。そして、基板８０は、基板８０の裏面に形成された裏面電極９２に基準電位Ｖｓｕｂが供給されて、基準電位Ｖｓｕｂに設定されている。まず、平面レイアウトを説明する。
図２は、発光部１００の平面レイアウトの一例を示す図である。
ここでは、図２に示されたアイランド３０１～３０７により、発光部１００の平面レイアウトを説明する。なお、アイランドとは、半導体層積層体がメサエッチングにより分離された構成をいう。
アイランド３０１は、アイランド３０１－ｊ（ｊ＝１～４）を備え、各々には、レーザダイオードＬＤ１ｊと駆動サイリスタＤＴ１ｊとが設けられている。なお、レーザダイオードＬＤ１ｊと駆動サイリスタＤＴ１ｊとは、積層されることで直列接続されている。よって、図２では、レーザダイオードＬＤ１ｊと駆動サイリスタＤＴ１ｊとを、ＤＴ／ＬＤ１ｊと表記する。なお、アイランド３０１（アイランド３０１－ｊ）と同様な複数のアイランドがアイランド３０１（アイランド３０１－ｊ）とｘ方向に並列して設けられ、ＤＴ／ＬＤｉｊ（ｉ＝２～４、ｊ＝１～４）が設けられている。
アイランド３０２には、接続ダイオードＤｂ１と設定サイリスタＳ１とが設けられている。なお、アイランド３０２と同様な複数のアイランドがアイランド３０２のｘ方向において並列して設けられ、接続ダイオードＤｂｉ（ｉ＝２～４）と設定サイリスタＳｉ（ｉ＝２～４）が設けられている。
アイランド３０３は、接続ダイオードＤａ１と転送サイリスタＴ１と結合ダイオードＤ１を備える。なお、アイランド３０３と同様な複数のアイランドがアイランド３０３のｘ方向において並列して設けられ、接続ダイオードＤａｉ（ｉ＝２～４）と転送サイリスタＴｉ（ｉ＝２～４）と結合ダイオードＤｉ（ｉ＝２～４）が設けられている。
アイランド３０４には、抵抗Ｒｇ１が設けられている。なお、アイランド３０４と同様な複数のアイランドがアイランド３０４のｘ方向において並列して設けられ、抵抗Ｒｇｉ（ｉ＝２～４）が設けられている。
アイランド３０５には、スタートダイオードＳＤが設けられている。アイランド３０６には、電流制限抵抗Ｒ１が、アイランド３０７には、電流制限抵抗Ｒ２が設けられている。
次に、発光部１００の断面構造を説明する。
図３は、駆動サイリスタＤＴ／レーザダイオードＬＤの断面図である。図３（ａ）は、図２におけるＩＩＩＡ－ＩＩＩＡ線での断面図、図３（ｂ）は、図２におけるＩＩＩＢ－ＩＩＩＢ線での断面図である。
図３（ａ）に示すように、ｐ型のＧａＡｓの基板８０上に、レーザダイオードＬＤを構成するｐ型のアノード層（以下では、ｐアノード層と表記する。以下同様である。）８１、発光を行う発光層８２、ｎ型のカソード層（ｎカソード層）８３が積層されている。そして、レーザダイオードＬＤを構成するｎカソード層８３上に、トンネル接合層８４が積層されている。そして、トンネル接合層８４上に、駆動サイリスタＤＴを構成するｐ型のアノード層（ｐアノード層）８５、ｎ型のゲート層（ｎゲート層）８６、ｐ型のゲート層（ｐゲート層）８７、ｎ型のカソード層（ｎカソード層）８８が設けられている。そして、これらの半導体層積層体がメサエッチングにより分離されている。
また、レーザダイオードＬＤの中心部は、ｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５及びトンネル接合層８４がエッチングにより除去され、光を出射する開口部δが形成されている。これにより、レーザダイオードＬＤのｎカソード層８３が露出されている。この露出したｎカソード層８３の部分が、レーザダイオードＬＤの光の出射口γである。
つまり、この半導体層積層体は、レーザダイオードＬＤの光の出射口γを取り囲み設定サイリスタＳが構成される。これは、開口部δの周囲に、サイリスタ構造を有するｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が残されている、と言うこともできる。
そして、レーザダイオードＬＤのｐアノード層８１には、電流狭窄層が含まれている。つまり、電流狭窄層とは、ＡｌＡｓのように、Ａｌの酸化によりＡｌ２Ｏ３が形成されることで、電気抵抗が高くなって、電流が流れにくくなる層をいう。すなわち、メサエッチングにより露出した部分（周辺部）から酸化が進むため、中央部は酸化されないようにすることができる。そこで、中央部に電流が流れやすい領域（電流通過領域α）を残し、周辺部を酸化により電流が流れにくい領域（電流阻止領域β）としている。メサエッチングに起因した欠陥が多い周辺部は、非発光再結合が起こりやすい。電流阻止領域βを設けることで、非発光再結合に消費される電力が抑制されるので、低消費電力化及び光取り出し効率の向上が図れる。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。
ｎカソード層８８上には、ｎカソード層８８とオーミック接触が形成しやすい金属材料で構成されたｎオーミック電極３２１（ｎオーミック電極３２１－１、３２１－２、３２１－３、３２１－４）が設けられている。なお、ｎオーミック電極３２１は、矢印で示すレーザ光が出射する出射口γを取り囲み、馬蹄形に設けられている（後述する図４参照）。そして、ｎオーミック電極３２１を除いて、絶縁層９１が設けられている。そして、絶縁層９１上に、ｎオーミック電極３２１を接続するように点灯信号線７４（点灯信号線７４－１、７４－２、７４－３、７４－４）が設けられている。なお、駆動サイリスタＤＴ１１／レーザダイオードＬＤ１１のｎオーミック電極３２１－１には、点灯信号線７４－１、駆動サイリスタＤＴ１２／レーザダイオードＬＤ１２のｎオーミック電極３２１－２には、点灯信号線７４－２、駆動サイリスタＤＴ１３／レーザダイオードＬＤ１３のｎオーミック電極３２１－３には、点灯信号線７４－３、駆動サイリスタＤＴ１４／レーザダイオードＬＤ１４のｎオーミック電極３２１－４には、点灯信号線７４－４が接続されている。
また、開口部δの内面は、出射面保護膜３５１－１、３５１－２、３５１－３、３５１－４（以下、単に、「出射面保護膜３５１」と言うことがある。）で覆われる。出射面保護膜３５１は、光の透過を抑制する光遮断体の一例である。「光遮断体」は、光を遮断し光の透過を抑制する機能を有する物質である。なおこここで、「内面」とは、開口部δの側面である。この場合、内面は、円筒形状を有する。
また、出射面保護膜３５１は、開口部δの内面を覆うだけで足り、開口部δの底面に設ける必要はない。開口部δの底面に出射面保護膜３５１を設けると、出射する光が吸収されてしまうことがある。図３の例でも、開口部δの底面には、出射面保護膜３５１は設けられていない。
ｎオーミック電極３２１－１、３２１－２、３２１－３、３２１－４は、それぞれ、コンタクトビア３２１ａ－１、３２１ａ－２、３２１ａ－３、３２１ａ－４（以下、単に「コンタクトビア３２１ａ」と言うことがある。）と、コンタクトメタル３２１ｂ－１、３２１ｂ－２、３２１ｂ－３、３２１ｂ－４（以下、単に「コンタクトメタル３２１ｂ」と言うことがある。）とからなる。そして、出射面保護膜３５１は、コンタクトメタル３２１ｂから延びて、開口部δの内面に形成される。
ｐオーミック電極３３１－１は、コンタクトビア３３１ａ－１と、コンタクトメタル３３１ｂ－１とからなる。そして、出射面保護膜３５１は、コンタクトメタル３３１ｂから延びて、開口部δの内面に形成される。
この場合、設定サイリスタＳに電気的に接続する電極であるｎオーミック電極３２１やｐオーミック電極３３２から開口部δの内面に延びて、出射面保護膜３５１を形成する、と言うこともできる。つまり、開口部δの内面に設けられる出射面保護膜３５１は、ｎオーミック電極３２１やｐオーミック電極３３１を開口部δの内面にまで延長したものである。また、出射面保護膜３５１は、ｎオーミック電極３２１やｐオーミック電極３３１と一体として形成されると言うこともできる。
出射面保護膜３５１は、上述したように光遮断体である。光遮断体としては、光の透過を抑制する機能を有するものであれば、特に限られるものではない。光遮断体は、例えば、光を吸収する光吸収体である。また、光遮断体は、光を反射する光反射体である。出射面保護膜３５１により吸収や反射を行う光は、例えば、外から入射する光である外光である。つまり、設定サイリスタＳを構成する層の少なくとも一層が、出射する光より長波長の光を吸収することがある。また、設定サイリスタＳを構成する層の少なくとも一層が、発光層８２から出射される光を吸収する場合もある。このような波長の光が、開口部δに入射し、設定サイリスタＳに吸収された場合、この光エネルギーに起因して、設定サイリスタＳがＯＮ状態になることがある。そして、サイリスタの特性上、設定サイリスタＳは、ＯＮ状態のままとなる。即ち、設定サイリスタＳに誤動作が生じる。よって、本実施の形態では、出射面保護膜３５１を設けることで、光を遮断し、設定サイリスタＳの誤動作を防止する。
出射面保護膜３５１は、例えば、金属であることが好ましい。金属としては、金（Ａｕ）、白金（Ｐｔ）、ゲルマニウム（Ｇｅ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、チタン（Ｔｉ）などが挙げられる。また、これらの金属を含む合金であってもよい。出射面保護膜３５１を金属とした場合、光を吸収する機能のみならず、光を反射する機能も期待でき、光を遮断する効果に優れる。
また、出射面保護膜３５１を金属とした場合、図示するように、設定サイリスタＳと出射面保護膜３５１－１、３５１－２、３５１－３、３５１－４との間にそれぞれ絶縁部３５２－１、３５２－２、３５２－３、３５２－４（以下、単に「絶縁部３５２」と言うことがある。）が設けられる。これにより、出射面保護膜３５１と設定サイリスタＳとの電気的な接触が防止される。
なお、出射面保護膜３５１として、金属ではなく絶縁性体を使用することもできる。この場合、絶縁部３５２は、不要となる。本実施の形態で使用する絶縁性体としては、二酸化珪素（ＳｉＯ２），窒化珪素（Ｓｉ３Ｎ４）、ポリイミド、ＢＣＢ（Benzocyclobutene）などが挙げられる。なお、絶縁性体や絶縁部３５２は、使い方において絶縁性を示せばよく、常に絶縁性しか示さない物質以外にも、物質としては半導体でも抵抗が高くＶＣＳＥＬに流れる電流や外光などに対しては、絶縁性を示すというものなどを採用してもよい。
なお、出射面保護膜３５１は、開口部δの内面を覆うだけで、開口部の底面に当たる出射部全体を覆うことはない。なぜなら内面を覆う部材は光吸収してしまうので、このようにすることで光の出射を妨げないようにしている。一方、絶縁部３５２は出射面保護膜３５１に比較して光吸収しにくい。そこで開口部δの側面に当たる内面を覆うようにしている。ここで出射面保護膜３５１として絶縁性体を使用した場合も同様に絶縁部３５２のように開口部δの底面に当たる出射部の全部は覆うようにはしない。
そして、本実施の形態では、アイランド３０１間の設けられる孔部３０１ａに、層間膜３５３が設けられる。層間膜３５３は、絶縁性体であり、絶縁部３５２と同様の材料とすることができるが、絶縁部３５２とは異なる材料からなる絶縁性体にしてもよい。出射面保護膜３５１と層間膜３５３とは、同じ材料から形成することができるが、異なる材料により形成してもよい。また、出射面保護膜３５１と層間膜３５３とは、同じ工程でに形成してもよく、別々の工程で形成してもよい。
図３（ｂ）に示すように、ＩＩＩＢ－ＩＩＩＢ線での断面図では、駆動サイリスタＤＴにおいて、ｎカソード層８８の一部が除去されて、ｐゲート層８７を露出させている。そして、露出させたｐゲート層８７上にｐゲート層８７とオーミック接触が形成しやすい金属材料で構成されたｐオーミック電極３３１（図３（ｂ）では、ｐオーミック電極３３１－１のみが示されている。）が設けられている。そして、絶縁層９０上に、ｐオーミック電極３３１－１と、アイランド３０２に設けられた接続ダイオードＤｂ１の領域３１２上のｎオーミック電極３２２とを接続する配線７６（図４参照）が設けられている。
なお、図３（ｂ）において、ｎオーミック電極３２１－１に接続された点灯信号線７４－１は、他の駆動サイリスタＤＴ２１（ＤＴ／ＬＤ２１）、駆動サイリスタＤＴ３１（ＤＴ／ＬＤ３１）、駆動サイリスタＤＴ４１（ＤＴ／ＬＤ４１）のｎオーミック電極３２１－１と同様のｎオーミック電極と接続されている。
図４は、駆動サイリスタＤＴ／レーザダイオードＬＤの拡大平面図である。ここでは、駆動サイリスタＤＴ１１／レーザダイオードＬＤ１１を説明するが、ｙ方向に配列された駆動サイリスタＤＴ１２／レーザダイオードＬＤ１２、駆動サイリスタＤＴ１３／レーザダイオードＬＤ１３、駆動サイリスタＤＴ１４／レーザダイオードＬＤ１４にも同様であるので、「ｊ」を付した符号を合わせて示している。なお、点灯信号線７４－１は、他と区別するために破線で示している。
図４に示すように、駆動サイリスタＤＴ１１／レーザダイオードＬＤ１１（駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊ）は、アイランド３０１－１（アイランド３０１－ｊ）に設けられている。アイランド３０１－１（アイランド３０１－ｊ）は、平面形状が円形であって、中央部が光を出射する円形の出射口γとなっている。なお、アイランド３０１－１（アイランド３０１－ｊ）の平面形状は、円形でなくてもよく、四角形状、四角形を超える多角形など他の形状であってもよい。出射口γも同様である。
そして、周辺部の一部のｎカソード層８８が除去されて、ｐゲート層８７が露出している。露出したｐゲート層８７上にｐオーミック電極３３１－１（３３１－ｊ）が設けられている。ｐオーミック電極３３１－１（３３１－ｊ）は、コンタクトビア３３１ａ－１（３３１ａ－ｊ）とコンタクトメタル３３１ｂ－１（３３１ｂ－ｊ）とからなる。そして、ｐオーミック電極３３１－１（ｐオーミック電極３３１－ｊ）のコンタクトメタル３３１ｂ－１（３３１ｂ－ｊ）が配線７６に接続されている。
一方、出射口γを囲み、ｎカソード層８８上に馬蹄形にｎオーミック電極３２１－１（ｎオーミック電極３２１－ｊ）が設けられている。ｎオーミック電極３２１－１（ｎオーミック電極３２１－ｊ）は、コンタクトビア３２１ａ－１（３２１ａ－ｊ）とコンタクトメタル３２１ｂ－１（３２１ｂ－ｊ）とからなる。そして、ｎオーミック電極３２１－１のコンタクトメタル３２１ｂ－１（３２１ｂ－ｊ）は、点灯信号線７４－１に接続されている。なお、点灯信号線７４－１は、光の出射口γの部分が開口部δになっている。これにより、レーザダイオードＬＤ１ｊが出する光が点灯信号線７４－１で遮光されない。
なお、図３（ａ）、（ｂ）から分かるように、レーザダイオードＬＤ１ｊが出射する光は、駆動サイリスタＤＴ１ｊを介して、出射される。その他の例として、レーザダイオードＬＤ１ｊが出射する光が通過する位置にある駆動サイリスタＤＴ１ｊの一部もしくはすべてを除去し、駆動サイリスタＤＴ１ｊでの光吸収を低減もしくは無くしてもよい。または、レーザダイオードＬＤ１ｊが出射する光の方向が、基板８０側（裏面出射）であってもよい。
以上においては、ｙ方向に配列された駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊを説明したが、ｘ方向に配列された駆動サイリスタＤＴ／レーザダイオードＬＤも同様である。
図５は、設定サイリスタＳ１、接続ダイオードＤｂ１を含むアイランド３０２と、転送サイリスタＴ１、結合ダイオードＤ１、接続ダイオードＤａ１を含むアイランド３０３の断面図である。図５は、図２のＶ－Ｖ線での断面図である。図５の左側（ｘ方向の正の側）より、結合ダイオードＤ１、転送サイリスタＴ１、接続ダイオードＤａ１、設定サイリスタＳ１、接続ダイオードＤｂ１が示されている。
ｐ型のＧａＡｓの基板８０上に、ｐアノード層８１、発光層８２、ｎカソード層８３、トンネル接合層８４、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が積層されている。つまり、アイランド３０２、３０３でも、半導体層積層体の構造は、図３（ａ）、（ｂ）に示した駆動サイリスタＤＴ／レーザダイオードＬＤと同じである。
しかし、図５に示すように、アイランド３０２、３０３の外側は、基板８０に到達するまでメサエッチングされている。一方、アイランド３０２、３０３の間は、ｐアノード層８５に到達するまでメサエッチングされている。そして、ｐアノード層８５が、配線７８により、基板８０（基準電位Ｖｓｕｂ）に接続されている。つまり、アイランド３０２、３０３においては、アイランド３０１でレーザダイオードＬＤとして機能するｐアノード層８１、発光層８２、ｎカソード層８３は、配線７８で短絡され、レーザダイオードＬＤとして機能しないようになっている。ここで、配線７８は、ｐアノード層８１、発光層８２、ｎカソード層８３の露出した側面に接して設けられている。上述したように、レーザダイオードＬＤとして機能させないので、側面に露出した各層を短絡させて設けてもよい。なお、配線７８は、ｐ型の基板８０とｐアノード層８５とを接続するので、ｐオーミック電極３３１などと、同時に形成してもよい。
なお、図５では図示していないが、アイランド３０４、３０５、３０６、３０７も、アイランド３０２、３０３とｐアノード層８５が接続された状態になっている。
つまり、図２に示すように、基板８０は、半導体層積層体が基板８０までメサエッチングされた領域８０Ｂと、ｐアノード層８５が露出するまでメサエッチングされた領域８０Ａとを備える。そして、領域８０Ａでは、アイランド３０２、３０３、３０４、３０５、３０６、３０７及びこれらと同様なアイランドが含まれる。一方、領域８０Ｂは、アイランド３０１－ｊ及びこれらと同様のアイランドが含まれる。ただし、領域８０Ａでは、ｐアノード層８１に電流阻止領域βが形成されればよく、ｐアノード層８１の一部が残っていてもよい。また、領域８０Ｂでは、ｐアノード層８５が残ればよく、ｐアノード層８５が厚さ方向の一部がエッチングされていてもよい。
次に、アイランド３０２、３０３の詳細を説明する。
アイランド３０２は、ｎカソード層８８の領域３１２、３１３を残して、ｐゲート層８７を露出させている。そして、接続ダイオードＤｂ１は、ｎカソード層８８の領域３１２をカソード層とし、領域３１２上に設けられたｎオーミック電極３２２をカソードとする。そして、接続ダイオードＤｂ１は、ｐゲート層８７をアノード層とし、隣の設定サイリスタＳ１のゲート層８７に接続される。もしくは、接続ダイオードＤｂ１は、ｐゲート層８７上に設けられたｐオーミック電極３３２をアノードとする。
設定サイリスタＳ１は、ｎカソード層８８の領域３１３をカソード層とし、ｐゲート層８７をｐゲート層、ｎゲート層８６をｎゲート層を挟んで設けられたｐアノード層８５をアノード層とする。なお、ｐアノード層８５は、基板８０（基準電位Ｖｓｕｂ）に接続されている。そして、ｐゲート層８７上に設けられたｐオーミック電極３３２をゲートとする。
アイランド３０３は、ｎカソード層８８の領域３１４、３１５、３１６を残して、ｐゲート層８７を露出させている。そして、接続ダイオードＤａ１は、ｎカソード層８８の領域３１４をカソード層とし、領域３１４上に設けられたｎオーミック電極３２４をカソードとする。そして、接続ダイオードＤａ１は、ｐゲート層８７をアノード層とし、ｐゲート層８７上に設けられたｐオーミック電極３３３（図２参照）をアノードとする。同様に、結合ダイオードＤ１は、ｎカソード層８８の領域３１６をカソード層とし、領域３１６上に設けられたｎオーミック電極３２６をカソードとする。そして、結合ダイオードＤ１は、ｐゲート層８７をアノード層とし、隣の転送サイリスタＴ１のｐゲート層８７に接続される。もしくは、結合ダイオードＤ１は、ｐゲート層８７上に設けられたｐオーミック電極３３３（図２参照）をアノードとする。
転送サイリスタＴ１は、ｎカソード層８８の領域３１５をカソード層とし、ｐゲート層８７をｐゲート層、ｎゲート層８６をｎゲート層を挟んで設けられたｐアノード層８５をアノード層とする。なお、ｐアノード層８５は、基板８０（基準電位Ｖｓｕｂ）に接続されている。そして、ｐゲート層８７上に設けられたｐオーミック電極３３３（図２参照）をゲートとする。
図２に戻ってアイランド３０４、３０５、３０６、３０７を説明する。
アイランド３０４は、ｎカソード層８８が除去して、ｐゲート層８７を露出させている。そして、抵抗Ｒｇ１は、露出したｐゲート層８７上に設けられたｐオーミック電極３３４、３３５の間のｐゲート層８７を抵抗として用いている（図２参照）。
アイランド３０５は、ｎカソード層８８の領域３１７を残して、ｐゲート層８７を露出させている。そして、スタートダイオードＳＤは、ｎカソード層８８の領域３１７をカソード層とし、領域３１７に設けられたｎオーミック電極３２７をカソードとする。そして、ｐゲート層８７上に設けられたｐオーミック電極３３６をアノードとする。
アイランド３０６、３０７は、アイランド３０４と同様に、ｎカソード層８８を除去して、ｐゲート層８７を露出させている。そして、電流制限抵抗Ｒ１、Ｒ２は、抵抗Ｒｇ１と同様に、ｐゲート層８７上にそれぞれ設けられた一組のｐオーミック電極（符号なし）間のｐゲート層８７を抵抗として用いている。
図２において、アイランド３０１～３０７間の接続関係を説明する。アイランド３０１～３０４と並列して設けられたアイランドも同様であるので説明を省略する。
電源線７１は、Ｖｇｋ端子から抵抗Ｒｇ１が設けられたアイランド３０４のｐオーミック電極３３５に接続されている。
次に、転送信号線７２は、φ１端子からアイランド３０６に設けられた電流制限抵抗Ｒ１を介して、アイランド３０３に設けられた転送サイリスタＴ１のｎオーミック電極３２５に接続されている。なお、転送信号線７２は、アイランド３０６と同様に設けられた奇数番号の転送サイリスタＴに接続されている。
転送信号線７３は、φ２端子からアイランド３０７に設けられた電流制限抵抗Ｒ２を介して、アイランド３０３と同様のアイランドに設けられた偶数番号の転送サイリスタＴのｎオーミック電極（符号なし）に接続されている。また、転送信号線７３は、スタートダイオードＳＤのｐオーミック電極３３６に接続されている。
点灯信号線７４－ｊは、アイランド３０１－ｊに設けられた駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊ（ＤＴ／ＬＤ１ｊ）のｎオーミック電極３２１－ｊに接続されている。
設定信号線７５は、アイランド３０２に設けられた設定サイリスタＳ１のｎオーミック電極３２３に接続されている。
アイランド３０１－ｊの駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊ（ＤＴ／ＬＤ１ｊ）のｐオーミック電極３３１－ｊ（図４参照）と、アイランド３０２の接続ダイオードＤｂ１のｎオーミック電極３２２とは、配線７６によりに接続されている。
アイランド３０２の設定サイリスタＳ１のゲートＧｓ１であるｐオーミック電極３３２と、アイランド３０３の接続ダイオードＤａ１のｎオーミック電極３２４とは、配線７７で接続されている。
アイランド３０３のｐオーミック電極３３３と、アイランド３０４の抵抗Ｒｇ１のｐオーミック電極３３４と、スタートダイオードＳＤのｎオーミック電極３２７とは、配線７９で接続されている。なお、アイランド３０３の結合ダイオードＤ１のｎオーミック電極３２６は、隣接するアイランド３０３と同様なアイランドに設けられた転送サイリスタＴ２のゲートＧｔ２に、配線７９と同様な配線で接続されている。
なお、アイランド３０２、３０３、３０４、３０５、３０６、３０７の間のメサエッチングは、前述したように、ｐアノード層８５が露出するまで行われている。そして、ｐアノード層８５は、基板８０と配線７８で接続されている。図５における配線７８の位置とは異なるが、図２では、紙面の右側に示している。つまり、配線７８は、基板８０の領域８０Ａと領域８０Ｂとを接続する。
また、出射面保護膜３５１は、図３、４で説明した形態に限られるものではない。以下、出射面保護膜３５１の他の形態について説明を行う。
図６～図８は、出射面保護膜３５１の他の形態の第１の例を示した図である。
ここでは、出射面保護膜３５１は、開口部δの内面の一部を覆う場合について示している。
このうち、図６（ａ）～（ｂ）は、開口部δの内面を上側から見たときに、出射面保護膜３５１として、円筒状の内面を覆う領域がより小さい場合を示している。
なお、以下の説明では、アイランド３０１－１を例示して図示しているが、他のアイランド３０１－２、３０１－３、３０１－４等でも同様である。
このうち、図６（ａ）は、図４と同様の方向からアイランド３０１－１を見た図である。また、図６（ｂ）は、図６（ａ）のＶＩＢ－ＶＩＢ断面図である。
この場合、ｎオーミック電極３２１から開口部δの内面に延びる出射面保護膜３５１が、図３に示した場合より幅が狭くなっている。このように、開口部δの内面を全て覆わなくても、例えば、外光が入射しやすい箇所に出射面保護膜３５１を設けることで、他には設けなくても上記誤動作が、抑制できる。
図７（ａ）～（ｂ）は、出射面保護膜３５１が、設定サイリスタＳのゲート層を覆う場合を示している。
このうち、図７（ａ）は、図４と同様の方向からアイランド３０１－１を見た図である。また、図７（ｂ）は、図７（ａ）のＶＩＩＢ－ＶＩＩＢ断面図である。
この場合、ｎゲート層８６およびｐゲート層８７を覆う場合を示している。この形態は、誤動作を誘発しやすいｎゲート層８６およびｐゲート層８７を覆う場合である。このように、開口部δの内面を全て覆わなくても上記誤動作が、抑制できる。
図８（ａ）～（ｂ）は、出射面保護膜３５１が、設定サイリスタＳのｎカソード層８８を覆う場合を示している。
このうち、図８（ａ）は、図４と同様の方向からアイランド３０１－１を見た図である。また、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ－ＶＩＩＩＢ断面図である。
この形態は、ｎカソード層８８が、外光等の光を吸収しやすく、他の層は、外光等の光を吸収しにくいときに採用される。つまり、出射面保護膜３５１が、誤動作を誘発しやすいｎカソード層８８を覆い、誤動作を誘発しにくい他の層を覆わない場合である。このように、開口部δの内面を全て覆わなくても上記誤動作が、抑制できる。
図９（ａ）～（ｂ）は、出射面保護膜３５１の他の形態の第２の例を示した図である。
図９（ａ）～（ｂ）は、出射面保護膜３５１－１の構成が、図３とは異なる場合を示している。本実施の形態でも、開口部δの内面は、出射面保護膜３５１－１で覆われる。また本実施の形態では、設定サイリスタＳに電気的に接続する電流供給配線である点灯信号線７４－１から開口部δの内面に延びて、出射面保護膜３５１－１を形成する。つまり、開口部δの内面に設けられる出射面保護膜３５１－１は、点灯信号線７４－１を開口部δの内面にまで延長したものである。また、出射面保護膜３５１－１は、点灯信号線７４－１と一体として形成されると言うこともできる。
また、出射面保護膜３５１－１を金属とした場合、図示するように、設定サイリスタＳと出射面保護膜３５１－１との間に絶縁部３５２－１および層間膜３５３が設けられる。これにより、出射面保護膜３５１－１と設定サイリスタＳとの電気的な接触が防止される。
また、出射面保護膜３５１として、金属ではなく絶縁性体を使用する場合は、絶縁部３５２、層間膜３５３は、不要となる。
図１０（ａ）～（ｂ）は、出射面保護膜３５１の他の形態の第３の例を示した図である。
図１０（ａ）～（ｂ）は、図９の場合と同様に、出射面保護膜３５１－１の構成が、図３とは異なる場合を示している。本実施の形態でも、開口部δの内面は、出射面保護膜３５１－１で覆われる。また本実施の形態では、ｎオーミック電極３２１－１、ｐオーミック電極３３１－１および点灯信号線７４－１とは、電気的に接続せずに出射面保護膜３５１－１を形成する。本実施の形態では、層間膜３５３が外側にあり、層間膜３５３から開口部δの内面に延びて、出射面保護膜３５１－１を形成する。出射面保護膜３５１－１を金属とした場合、層間膜３５３も同様の金属となる。つまり、開口部δの内面に設けられる出射面保護膜３５１－１は、層間膜３５３を開口部δの内面にまで延長したものである。また、出射面保護膜３５１－１は、層間膜３５３と一体として形成されると言うこともできる。
また、出射面保護膜３５１－１を金属とした場合、図示するように、設定サイリスタＳ、ｎオーミック電極３２１－１および点灯信号線７４－１と、出射面保護膜３５１－１との間に絶縁部３５２－１が設けられる。これは、出射面保護膜３５１は、絶縁部３５２－１を介して設定サイリスタＳ、ｎオーミック電極３２１－１および点灯信号線７４－１を覆う、と言うこともできる。これにより、出射面保護膜３５１－１と設定サイリスタＳとの電気的な接触が防止されるとともに、出射面保護膜３５１－１と点灯信号線７４－１との電気的な接触が防止される。
また、出射面保護膜３５１－１として、金属ではなく絶縁性体を使用する場合は、絶縁部３５２－１は、不要となる。
図１１（ａ）～（ｂ）は、出射面保護膜３５１の他の形態の第４の例を示した図である。
図１１（ａ）～（ｂ）では、図９、１０の場合と同様に、出射面保護膜３５１の構成が、図３とは異なる場合を示している。本実施の形態では、アイランド３０１－１は、ｐアノード層１８１、ｎゲート層１８２、発光層１８３、ｐゲート層１８４、ｎカソード層１８５が順に設けられている。
ここでは、アイランド３０１－１は、ｐアノード層１８１、ｎゲート層１８２、ｐゲート層１８４、ｎカソード層１８５からなるサイリスタ構造を有している。また、アイランド３０１－１は、サイリスタと、サイリスタを構成する層の間に設けられ発光を行う発光層１８３とを備える層構造をなす、と言うこともできる。
本実施の形態でも、開口部δの内面は、出射面保護膜３５１－１で覆われる。また、アイランド３０１－１の上側の電極や配線の構成は、図３の場合と同様である。
＜駆動サイリスタＤＴとレーザダイオードＬＤの積層構造＞
次に、図３（ａ）、（ｂ）に示した、アイランド３０１－ｊ（ｊ＝１～４）における駆動サイリスタＤＴ１ｊとレーザダイオードＬＤ１ｊとの積層構造を説明する。ここでは、駆動サイリスタＤＴ１１とレーザダイオードＬＤ１１の積層構造を例に、駆動サイリスタＤＴ１ｊとレーザダイオードＬＤ１ｊとの積層構造を説明する。駆動サイリスタＤＴ１１とレーザダイオードＬＤ１１の積層構造において、基板８０の裏面電極９２に基準電位Ｖｓｕｂが印加され、ｎカソード層８８上に設けられたｎオーミック電極３２１－１に接続された点灯信号線７４－１に点灯信号φＩ１が供給される。そして、図３（ｂ）に示したｐゲート層８７上に設けられたゲートＧｄ１１であるｐオーミック電極３３１－１に、ゲート電圧が印加される。
以下では、駆動サイリスタＤＴ１１を駆動サイリスタＤＴ、レーザダイオードＬＤ１１をレーザダイオードＬＤ、ｎオーミック電極３２１－１をｎオーミック電極３２１、点灯信号φＩ１を点灯信号φＩ、ゲートＧｄ１１に印加されるゲート電圧をゲートＧｄの電位と表記する。
駆動サイリスタＤＴは、トンネル接合層８４を介してレーザダイオードＬＤ上に積層され、駆動サイリスタＤＴとレーザダイオードＬＤとが直列接続されている。
まず、トンネル接合層８４を説明する。
図１２は、レーザダイオードＬＤと駆動サイリスタＤＴとの積層構造をさらに説明する図である。図１２（ａ）は、レーザダイオードＬＤと駆動サイリスタＤＴとの積層構造における模式的なエネルギーバンド図、図１２（ｂ）は、トンネル接合層８４の逆バイアス状態におけるエネルギーバンド図、図１２（ｃ）は、トンネル接合層８４の電流電圧特性を示す。
図５（ａ）、（ｂ）に示すｎオーミック電極３２１に印加される点灯信号φＩと裏面電極９２の基準電位Ｖｓｕｂとの間に、図１２（ａ）のエネルギーバンド図に示すように、レーザダイオードＬＤと駆動サイリスタＤＴとのそれぞれが順バイアスになる電圧を印加すると、トンネル接合層８４を構成するｎ＋＋層８４ａとｐ＋＋層８４ｂとの間が逆バイアスになる。
トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ＋＋層８４ａと、ｐ型の不純物を高濃度に添加したｐ＋＋層８４ｂとの接合である。このため、空乏領域の幅が狭く、順バイアスされると、ｎ＋＋層８４ａ側の伝導帯（コンダクションバンド）からｐ＋＋層８４ｂ側の価電子帯（バレンスバンド）に電子がトンネルする。この際、負性抵抗特性が表れる（図１２（ｃ）の順バイアス側（＋Ｖ）参照）。
一方、図１２（ｂ）に示すように、トンネル接合層８４は、逆バイアス（－Ｖ）されると、ｐ＋＋層８４ｂ側の価電子帯（バレンスバンド）の電位Ｅｖが、ｎ＋＋層８４ａ側の伝導帯（コンダクションバンド）の電位Ｅｃより上になる。そして、ｐ＋＋層８４ｂの価電子帯（バレンスバンド）から、ｎ＋＋層８４ａ側の伝導帯（コンダクションバンド）に電子がトンネルする。そして、逆バイアス電圧（－Ｖ）が大きくなるほど、電子がトンネルしやすくなる。すなわち、図１２（ｃ）の逆バイアス側（－Ｖ）に示すように、トンネル接合層８４（トンネル接合）は、逆バイアスが大きいほど、電流が流れやすい。
よって、図１２（ａ）に示すように、駆動サイリスタＤＴがターンオンすると、トンネル接合層８４が逆バイアスであっても、レーザダイオードＬＤと駆動サイリスタＤＴとの間で電流が流れる。
なお、トンネル接合層８４の代わりに、金属的な導電性を有し、ＩＩＩ－Ｖ族の化合物半導体層にエピタキシャル成長するＩＩＩ－Ｖ族化合物層を用いてもよい。金属的導電性ＩＩＩ－Ｖ族化合物層の材料の一例として説明するＩｎＮＡｓは、例えばＩｎＮの組成比ｘが約０．１～約０．８の範囲において、バンドギャップエネルギが負になる。また、ＩｎＮＳｂは、例えばＩｎＮの組成比ｘが約０．２～約０．７５の範囲において、バンドギャップエネルギが負になる。バンドギャップエネルギが負になることは、バンドギャップを持たないことを意味する。よって、金属と同様な導電特性（伝導特性）を示すことになる。すなわち、金属的な導電特性（導電性）とは、金属と同様に電位に勾配があれば電流が流れることをいう。
そして、ＧａＡｓ、ＩｎＰなどのＩＩＩ－Ｖ族化合物（半導体）の格子定数は、５．６Å～５．９Åの範囲にある。そして、この格子定数は、Ｓｉの格子定数の約５．４３Å、Ｇｅの格子定数の約５．６６Åに近い。
これに対して、同様にＩＩＩ－Ｖ族化合物であるＩｎＮの格子定数は、閃亜鉛鉱構造において約５．０Å、ＩｎＡｓの格子定数は、約６．０６Åである。よって、ＩｎＮとＩｎＡｓとの化合物であるＩｎＮＡｓの格子定数は、ＧａＡｓなどの５．６Å～５．９Åに近い値になりうる。
また、ＩＩＩ－Ｖ族化合物であるＩｎＳｂの格子定数は、約６．４８Åである。よって、ＩｎＮの格子定数の約５．０Åであるので、ＩｎＳｂとＩｎＮとの化合物であるＩｎＮＳｂの格子定数は、ＧａＡｓなど５．６Å～５．９Åに近い値になりうる。
すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、ＧａＡｓなどのＩＩＩ－Ｖ族化合物（半導体）の層に対してモノリシックにエピタキシャル成長させうる。また、ＩｎＮＡｓ又はＩｎＮＳｂの層上に、ＧａＡｓなどのＩＩＩ－Ｖ族化合物（半導体）の層をエピタキシャル成長によりモノリシックに積層させうる。
よって、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ－Ｖ族化合物層を介して、レーザダイオードＬＤと駆動サイリスタＤＴとを直列接続して積層すれば、レーザダイオードＬＤのｎカソード層８３と駆動サイリスタＤＴのｐアノード層８５とが逆バイアスになることが抑制される。
＜駆動サイリスタＤＴとレーザダイオードＬＤとの基本的な動作＞
次に、駆動サイリスタＤＴとレーザダイオードＬＤとの基本的な動作を説明する。
ここで、レーザダイオードＬＤは、立ち上がり電圧を１．５Ｖとする。つまり、レーザダイオードＬＤのアノード／カソード間に１．５Ｖ以上の電圧が印加されていれば、レーザダイオードＬＤが点灯（発光）する。
また、駆動サイリスタＤＴとレーザダイオードＬＤが直列接続された構造の中で、主要な直列抵抗成分はレーザダイオードＬＤ内のｐアノード層８１やｐアノード層８１内の電流狭窄層として機能する電流阻止領域βが有している。これにより、オン状態の駆動サイリスタＤＴのアノード、ゲート電圧が、点灯信号φＩの電圧から０．８Ｖ（保持電圧）だけ高い値となる。
点灯信号φＩは、ここでは、０Ｖ、－３．１Ｖ、－２．５Ｖ、－３．１Ｖより絶対値が大きい負の電位（ここでは、－３．５Ｖとする。）をとる。点灯信号φＩにおいて、０Ｖは、レーザダイオードＬＤをオフ状態にする電位、－３．１Ｖは、レーザダイオードＬＤをオフ状態からオン状態にする電位、－２．５Ｖは、オン状態のレーザダイオードＬＤのオン状態を維持する電位、－３．５Ｖは、オン状態のレーザダイオードＬＤを予め定められた光量で点灯（発光）させる電位である。
レーザダイオードＬＤをオフ状態からオン状態にする場合、点灯信号φＩは、－３．１Ｖに設定される。このとき、ゲートＧｄに－１．５Ｖが印加されると、駆動サイリスタＤＴのしきい値は、ゲートＧｄの電位（－１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた、－３Ｖになる。このとき、点灯信号φＩは、－３．１Ｖであるので、レーザダイオードＬＤはオフ状態から、オン状態に移行する。つまり、レーザダイオードＬＤは、レーザ発振して点灯（発光）する。すると、オン状態の駆動サイリスタＤＴに印加される電圧（保持電圧）は、０．８Ｖであるので、レーザダイオードＬＤには、２．３Ｖが印加される。
次に、点灯信号φＩを－３．１Ｖから－２．５Ｖに移行させる。すると、オン状態の駆動サイリスタＤＴの保持電圧は０．８Ｖであるので、レーザダイオードＬＤには、１．７Ｖが印加される。１．７Ｖは、レーザダイオードＬＤの立ち上がり電圧である１．５Ｖ以上であるので、点灯（発光）を継続する。
そして、点灯信号φＩを－３．５Ｖにすると、オン状態の駆動サイリスタＤＴの保持電圧は０．８Ｖであるので、レーザダイオードＬＤには、２．７Ｖが印加される。つまり、レーザダイオードＬＤに印加される電圧が最も高くなり、レーザダイオードＬＤは最も光量が高い状態（強く発光する状態）になる。
そして、点灯信号φＩを０Ｖにすると、駆動サイリスタＤＴとレーザダイオードＬＤとの直列接続に０Ｖが印加されることになり、駆動サイリスタＤＴがオン状態からオフ状態に移行（ターンオフ）し、レーザダイオードＬＤが消灯する。
発光装置１０の動作については、後に詳述する。
なお、駆動サイリスタＤＴがオン状態からオフ状態に移行すると、駆動サイリスタＤＴのアノードとレーザダイオードＬＤのカソードとの間に、電荷が残ることになる。しかし、駆動サイリスタＤＴのアノードとレーザダイオードＬＤのカソードとの間の電圧は、基準電位Ｖｓｕｂ（０Ｖ）から、レーザダイオードＬＤの立ち上がり電圧（１．５Ｖ）だけ低い電圧（－１．５Ｖ）であり、駆動サイリスタＤＴのアノードとゲート間は、オフ状態では電気的に断絶され、スイッチング電圧には影響を与えない。よって、駆動サイリスタＤＴの動作が安定に行われやすい。
（発光部１００の層構成および製造方法）
ここで、図３を参照して、発光部１００の層構成および製造方法を説明する。
まず、ｐ型の基板８０上に、ｐアノード（ＤＢＲ）層８１、発光層８２、ｎカソード（ＤＢＲ）層８３、トンネル接合層８４、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８を順にエピタキシャル成長させて、半導体積層体を形成する（層形成工程）。ここでは、基板８０は、ｐ型のＧａＡｓを例として説明するが、ｎ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）型のＧａＡｓでもよい。
ＤＢＲ層は、例えばＡｌ０．９Ｇａ０．１Ａｓの高Ａｌ組成の低屈折率層と、例えばＡｌ０．２Ｇａ０．８Ａｓの低Ａｌ組成の高屈折率層との組み合わせで構成されている。低屈折率層及び高屈折率層のそれぞれの膜厚（光路長）は、例えば中心波長の０．２５（１／４）に設定されている。なお、低屈折率層と高屈折率層とのＡｌの組成比は、０～１の範囲で変更してもよい。
ｐアノード（ＤＢＲ）層８１は、下側ｐアノード（ＤＢＲ）層８１ａ、電流狭窄層８１ｂ、上側ｐアノード（ＤＢＲ）層８１ｃを順に積層して構成されている。下側ｐアノード（ＤＢＲ）層８１ａ及び上側ｐアノード（ＤＢＲ）層８１ｃは、例えば不純物濃度１×１０１８／ｃｍ３である。電流狭窄層８１ｂは、例えばＡｌＡｓ又はＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓである。Ａｌが酸化されてＡｌ２Ｏ３が形成されることにより、電気抵抗が高くなって、電流経路を狭窄するものであればよい。
ｐアノード（ＤＢＲ）層８１における電流狭窄層８１ｂの膜厚（光路長）は、採用する構造によって決定される。取り出し効率やプロセス再現性を重要視する場合は、ＤＢＲ層を構成する低屈折率層及び高屈折率層の膜厚（光路長）の整数倍に設定されるのがよく、例えば中心波長の０．７５（３／４）に設定されている。なお、奇数倍の場合は、電流狭窄層８１ｂは、高屈折率層と高屈折率層とで挟まれるとよい。また、偶数倍の場合は、電流狭窄層８１ｂは、高屈折率層と低屈折率層とで挟まれるとよい。すなわち、電流狭窄層８１ｂは、ＤＢＲ層による屈折率の周期の乱れを抑制するために設けられるとよい。逆に、酸化された部分の影響（屈折率や歪）を低減したい場合は、電流狭窄層８１ｂの膜厚は、数十ｎｍが好ましく、ＤＢＲ層内に立つ定在波の節の部分に挿入されるのが好ましい。
発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構造である。井戸層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＰなどであり、障壁層は、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰなどである。なお、発光層８２は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。
ｎカソード（ＤＢＲ）層８３は、例えば不純物濃度１×１０１８／ｃｍ３である。
トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ＋＋層８４ａとｎ型の不純物を高濃度に添加したｐ＋＋層８４ｂとの接合（後述する図１２（ａ）参照。）で構成されている。ｎ＋＋層８４ａ及びｐ＋＋層８４ｂは、例えば不純物濃度１×１０２０／ｃｍ３と高濃度である。なお、通常の接合の不純物濃度は、１０１７／ｃｍ３台～１０１８／ｃｍ３台である。ｎ＋＋層８４ａとｐ＋＋層８４ｂとの組み合わせ（以下では、ｎ＋＋層８４ａ／ｐ＋＋層８４ｂで表記する。）は、例えばｎ＋＋ＧａＩｎＰ／ｐ＋＋ＧａＡｓ、ｎ＋＋ＧａＩｎＰ／ｐ＋＋ＡｌＧａＡｓ、ｎ＋＋ＧａＡｓ／ｐ＋＋ＧａＡｓ、ｎ＋＋ＡｌＧａＡｓ／ｐ＋＋ＡｌＧａＡｓ、ｎ＋＋ＩｎＧａＡｓ／ｐ＋＋ＩｎＧａＡｓ、ｎ＋＋ＧａＩｎＡｓＰ／ｐ＋＋ＧａＩｎＡｓＰ、ｎ＋＋ＧａＡｓＳｂ／ｐ＋＋ＧａＡｓＳｂである。なお、組み合わせを相互に変更したものでもよい。
ｐアノード層８５は、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｎゲート層８６は、例えば不純物濃度１×１０１７／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｐゲート層８７は、例えば不純物濃度１×１０１７／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｎカソード層８８は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などによって積層され、半導体積層体が形成される。
次に、ｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５、トンネル接合層８４、ｎカソード（ＤＢＲ）層８３、発光層８２、ｐアノード（ＤＢＲ）層８１を順にエッチングし、積層構造体３０１、３０２などの積層構造体に分離する。同時に、積層構造体３０１における孔部３０１ａを形成する（孔部形成工程）。このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）などを用いたウェットエッチングで行ってもよく、例えば塩化ホウ素などを用いた異方性ドライエッチング（ＲＩＥ）で行ってもよい。この積層構造体に分離するエッチングは、メサエッチング又はポストエッチングと呼ばれることがある。
次に、ｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５、トンネル接合層８４を順にエッチングし、出射口γに開口部δを形成する（開口部形成工程）。
次に、積層構造体の縁辺部及び孔部３０１ａにおいて、側面が露出した電流狭窄層８１ｂを側面から酸化して、電流阻止領域βを形成する（電流狭窄層形成工程）。電流狭窄層８１ｂの酸化は、例えば、３００～４００℃での水蒸気酸化により、ＡｌＡｓ、ＡｌＧａＡｓなどである電流狭窄層８１ｂのＡｌを酸化させることで行う。このとき、露出した側面から酸化が進行し、Ａｌの酸化物であるＡｌ２Ｏ３による電流阻止領域βが形成される。電流狭窄層８１ｂの酸化されなかった部分が、電流通過部αとなる。
次に、ｎカソード層８８をエッチングして、ｐゲート層８７を露出させる（ゲート層露出工程）。このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）を用いたウェットエッチングで行ってもよく、例えば塩化ホウ素を用いた異方性ドライエッチングで行ってもよい。そして、ｐゲート層８７上に、ｐオーミック電極（ｐオーミック電極３３１、３３２など）を形成する。ｐオーミック電極は、例えばｐゲート層８７などのｐ型の半導体層とオーミックコンタクトが取りやすいＺｎを含むＡｕ（ＡｕＺｎ）などである。そして、ｐオーミック電極（ｐオーミック電極３３１、３３２など）は、例えばリフトオフ法などにより形成される。
次に、絶縁部３５２および出射面保護膜３５１を、開口部δに形成する。即ち、サイリスタの構成を有するｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５上および開口部形成工程により形成された開口部δの内面を光を吸収する出射面保護膜３５１で覆う（被覆工程）。
出射面保護膜３５１として金属を使用する場合、例えば、スパッタリングにより出射面保護膜３５１を形成することができる。具体的には、真空状態にて、出射面保護膜３５１の材料となる金属からなるターゲットに、アルゴンイオンを衝突させ、これにより放出した金属原子を、開口部δの内面に付着させる。
次に、ｎカソード層８８上に、ｎオーミック電極３２１、３２３、３２４などが形成される（電極形成工程）。ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）は、例えばｎカソード層８８などのｎ型の半導体層とオーミックコンタクトが取りやすいＧｅを含むＡｕ（ＡｕＧｅ）などである。ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）は、例えばリフトオフ法などにより形成される。
そして、オーミック電極（ｎオーミック電極３２１、３２３、３２４など）及びｐオーミック電極（ｐオーミック電極３３１、３３２など）を接続する配線（電源線７１、転送信号線７２、転送信号線７３、設定信号線７５など）及び裏面電極９２が形成される（配線形成工程）。配線及び裏面電極９２は、Ａｌ、Ａｕなどである。
以上のようにして、発光部１００が製造される。
なお、基板８０には、ＩｎＰ、ＧａＮ、ＩｎＡｓ、その他ＩＩＩ－Ｖ族、ＩＩ－ＶＩ材料からなる半導体基板、サファイア、Ｓｉ、Ｇｅなどを用いてもよい。基板を変更した場合、基板上にモノリシックに積層される半導体積層体の材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用する。ただし、結晶成長後に他の支持基板に貼りつける場合は、支持基板に対して半導体材料が略格子整合している必要はない。
なお、発光部１００の製造方法において、各工程の順は、上述した場合に限られるものではない。
図１３（ａ）～（ｂ）は、発光部１００の製造方法において、各工程の順について示したフローチャートである。
このうち、図１３（ａ）は、上述した場合と同様の工程順を示したフローチャートである。つまり、層形成工程（ステップ１０１）、孔部形成工程（ステップ１０２）、開口部形成工程（ステップ１０３）、電流狭窄層形成工程（ステップ１０４）、ゲート層露出工程（ステップ１０５）、被覆工程（ステップ１０６）、電極形成工程（ステップ１０７）、配線形成工程（ステップ１０８）の順に各工程が並ぶ。この場合、孔部３０１ａや開口部δを形成し、後に、電極を形成する。そのため、図３、４、６～８、９、１１で示したような構造が実現できる。
対して、図１３（ｂ）のフローチャートは、層形成工程（ステップ２０１）、電極形成工程（ステップ２０２）、孔部形成工程（ステップ２０３）、開口部形成工程（ステップ２０４）、電流狭窄層形成工程（ステップ２０５）、ゲート層露出工程（ステップ２０６）、被覆工程（ステップ２０７）、配線形成工程（ステップ２０８）の順に各工程が並ぶ。即ち、図１３（ａ）でステップ１０７にあった電極形成工程が、図１３（ｂ）では、ステップ２０２となり、より上流側の工程になっている。即ち、電極を後の方の工程で形成するのではなく、より前の方の工程で形成する。これにより、半導体積層体の上側にまず電極を形成し、それから孔部３０１ａ等を形成する工程順となっている。これにより、より滑らかな表面を有する半導体積層体の上側に電極を形成することが期待できる。対して、図１３（ａ）の工程では、孔部３０１ａ等を形成する際に、半導体積層体の上側の表面が荒れる可能性がある。また、電極の上側を出射面保護膜３５１で覆うことができ、図１０に示したような構造が実現できる。
（発光装置１０の動作）
図１４は、発光装置１０において、レーザダイオードＬＤの点灯／非点灯を制御する例を示す図である。ここでは、図１、図２などで説明したレーザダイオードＬＤが４×４で配列された場合を一例として説明する。図１４において、点灯（発光）させる（点灯対象の）レーザダイオードＬＤを「〇」、非点灯（消灯）させるレーザダイオードＬＤを「×」で示している。ここでは、レーザダイオードＬＤ１１、ＬＤ１２、ＬＤ１４、ＬＤ２１、ＬＤ２３、ＬＤ３１、ＬＤ３２、ＬＤ４１、ＬＤ４３、ＬＤ４４を点灯（発光）させ、レーザダイオードＬＤ１３、ＬＤ２２、ＬＤ２４、ＬＤ３３、ＬＤ３４、ＬＤ４２を非点灯（消灯）させるとする。
つまり、発光装置１０を見た場合、図１４の「〇」部分が点灯（発光）した状態（画像）が見られることになる。なお、図１４で見られる状態は、図１、図２を、そのまま見た状態に対応する。
（タイミングチャート）
図１５は、発光装置１０を駆動するためのタイミングチャートである。発光装置１０は、４×４のレーザダイオードＬＤを備え、図１４で示した点灯／非点灯の状態に制御される。図１５において、アルファベット順（ａ、ｂ、ｃ、…）に時間が経過するとする。図１５に示すタイミングチャートには、レーザダイオードＬＤを点灯に設定するか、非点灯に設定するかを決める設定期間Ｕ（１）～Ｕ（４）と、点灯に設定されたレーザダイオードＬＤの点灯状態を並列に維持する点灯維持期間Ｕｃとが設けられている。
時刻ａから時刻ｆまでは、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、Ｌ４１に対する設定期間Ｕ（１）、時刻ｆから時刻ｋまでは、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、Ｌ４２に対する設定期間Ｕ（２）、時刻ｋから時刻ｐまでは、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、Ｌ４３対する設定期間Ｕ（３）、時刻ｐから時刻ｕまでは、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、Ｌ４４対する設定期間Ｕ（４）である。そして、時刻ｕから時刻ｖまでは、点灯に設定されたレーザダイオードＬＤを並列に点灯状態に維持する点灯維持期間Ｕｃである。
ここでは、設定期間Ｕ（１）を第１の期間の一例とすると、設定期間Ｕ（２）～Ｕ（４）が第２の期間の一例である。また、点灯維持期間Ｕｃが第３の期間の一例である。図１５では、設定期間Ｕ（１）が、点灯維持期間Ｕｃより、長く記載されているが、点灯維持期間Ｕｃが設定期間Ｕ（１）より、長く設定されるのがよい。第１の期間の一例である設定期間Ｕ（１）が第３の期間の一例である点灯維持期間Ｕｃより長い場合に比べ、複数のレーザダイオードＬＤ間において発光順に依存する発光量の差が低減する。
図１を参照しつつ、図１５のタイミングチャートを説明する。
時刻ａにおいて、図１に示す制御部１１０に電源が供給される。すると、基準電位Ｖｓｕｂが「Ｈ（０Ｖ）」、電源電位Ｖｇｋが「Ｌ（－３．３Ｖ）」に設定される。
次に、各信号（転送信号φ１、φ２、設定信号φｓ、点灯信号φＩ１、φＩ２、φ１３、φＩ４）の波形を説明する。なお、設定期間Ｕ（１）、Ｕ（２）、Ｕ（３）、Ｕ（４）は、基本的に同じであるので、設定期間Ｕ（１）を中心に説明する。
転送信号φ１は、「Ｈ（０Ｖ）」と「Ｌ（－３．３Ｖ）」との電位を有する信号である。転送信号φ１は、設定期間Ｕ（１）の時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ａと時刻ｂとの間において「Ｌ（－３．３Ｖ）」に移行する。そして、時刻ｃにおいて、「Ｈ（０Ｖ）」に戻る。時刻ｃから時刻ｅは、時刻ａから時刻ｃを繰り返す。そして、時刻ｅから時刻ｆにおいて、「Ｈ（０Ｖ）」を維持する。転送信号φ１は、設定期間Ｕ（２）～Ｕ（４）において、設定期間Ｕ（１）を繰り返す。
転送信号φ２は、「Ｈ（０Ｖ）」と「Ｌ（－３．３Ｖ）」との電位を有する信号である。転送信号φ２は、設定期間Ｕ（１）の時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ｂと時刻ｃとの間において「Ｌ（－３．３Ｖ）」に移行する。そして、時刻ｄにおいて、「Ｈ（０Ｖ）」に戻る。時刻ｄから時刻ｆは、時刻ｂから時刻ｄを繰り返す。転送信号φ２は、設定期間Ｕ（２）～Ｕ（４）において、設定期間Ｕ（１）を繰り返す。
設定信号φｓは、「Ｈ（０Ｖ）」と「Ｌ（－３．３Ｖ）」との電位を有する信号である。設定信号φｓは、図１４に示したレーザダイオードＬＤを点灯に設定する際に、「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行する。つまり、設定期間Ｕ（１）は、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１のすべてを点灯に設定する期間である。よって、設定信号φｓは、時刻ａにおいて、「Ｈ（０Ｖ）」であって、時刻ｂにおいて、レーザダイオードＬＤ１１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｂと時刻ｃとの間において、「Ｈ（０Ｖ）」に戻る。次に、設定信号φｓは、時刻ｃにおいて、レーザダイオードＬＤ２１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｂと時刻ｃとの間において、「Ｈ（０Ｖ）」に戻る。同様に、設定信号φｓは、時刻ｄにおいて、レーザダイオードＬＤ３１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｄと時刻ｅとの間において、「Ｈ（０Ｖ）」に戻る。さらに、設定信号φｓは、時刻ｅにおいて、レーザダイオードＬＤ４１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｅと時刻ｆとの間において、「Ｈ（０Ｖ）」に戻る。
なお、設定信号φｓは、レーザダイオードＬＤを非点灯に設定する場合には、「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行しない。例えば、設定期間Ｕ（２）では、レーザダイオードＬＤ１２、ＬＤ３２を点灯に設定し、レーザダイオードＬＤ２２、Ｌ４２を非点灯に設定する。よって、時刻ｇ、ｉでは、「Ｌ（－３．３Ｖ）」に移行するが、設定信号φｓは、時刻ｈ、ｊでは「Ｌ（－３．３Ｖ）」に移行しないで、「Ｈ（０Ｖ）」を維持する。
他の設定期間Ｕ（３）、Ｕ（４）も同様である。
つまり、設定期間Ｕ（１）～Ｕ（４）において、点灯対象のレーザダイオードＬＤを順次点灯（発光）させる。そして、順次点灯が完了した時刻ｕにおいて、点灯対象のレーザダイオードＬＤを並行して点灯（発光）させている。
点灯信号φＩ１、φＩ２、φＩ３、φＩ４は、前述したように「Ｈ（０Ｖ）」、「Ｌ１（－３．１Ｖ）」、「Ｌ２（－２．５Ｖ）」、「Ｌ３（－３．５Ｖ）」の４つの電位を有する信号である。
まず、点灯信号φＩ１を説明する。点灯信号φＩ１は、設定期間Ｕ（１）の時刻ａにおいて、「Ｈ（０Ｖ）」であって、時刻ａと時刻ｂとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（１）が終了し、設定期間Ｕ（２）が開始する時刻ｆにおいて、「Ｌ２（－２．５Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。
点灯信号φＩ２は、設定期間Ｕ（１）では、「Ｈ（０Ｖ）」であって、設定期間Ｕ（２）の時刻ｆと時刻ｇとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（２）が終了し、設定期間Ｕ（３）が開始する時刻ｋにおいて、「Ｌ２（－２．５Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。
点灯信号φＩ３は、設定期間Ｕ（１）、Ｕ（２）では、「Ｈ（０Ｖ）」であって、設定期間Ｕ（３）の時刻ｋと時刻ｌとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（３）が終了し、設定期間Ｕ（４）が開始する時刻ｐにおいて、「Ｌ２（－２．５Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。
点灯信号φＩ４は、設定期間Ｕ（１）、Ｕ（２）、Ｕ（３）では、「Ｈ（０Ｖ）」であって、設定期間Ｕ（４）の時刻ｐと時刻ｑとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。つまり、点灯信号φＩ４は、「Ｌ２（－２．５Ｖ）」の期間を有しない。
以上説明したように、点灯信号φＩ１～φＩ４は、設定期間Ｕだけずれた波形となっている。
そして、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１、ＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２、ＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３、ＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４において、点灯している場合の光量の大きさを線の太さで示している。なお、線が引かれていないところは、点灯していないこと、つまり非点灯であることを示す。
以上説明したようにして、発光装置１０は、図１５に示したタイミングチャートに基づいて動作する。なお、点灯しているレーザダイオードＬＤを非点灯にするには、時刻ｖにおいて、すべての点灯信号φＩを「Ｈ（０Ｖ）」に設定すればよい。つまり、時刻ａから時刻ｖまでを繰り返し行うことで、レーザダイオードＬＤの点灯／非点灯は時系列で制御される。
上記において、「Ｌ１（－３．１Ｖ）」と「Ｌ３（－３．５Ｖ）」とは異なる電位で表記してあるが、「Ｌ１」と「Ｌ３」とは同じ電位であってもよい。
また、発光部１００の動作を安定させるために、ゲートＧｓと電源電位Ｖｇｋとの間や、ゲートＧｄ（配線７６）と電源電位Ｖｇｋとの間を、抵抗を介して接続してもよい。
また、結合ダイオードＤはトランジスタで構成してもよい。また、設定サイリスタＳ、転送サイリスタＴのアノード側にダイオードを直列接続させてもよい。これら変更に合わせて、それぞれの駆動電圧を調整するために、ダイオードや抵抗を発光部１００内に付加し、動作を安定化させてもよい。また、駆動サイリスタＤＴのｐゲート層８７と配線７６との間に抵抗成分を持たせて、オン状態の駆動サイリスタＤＴのゲートＧｄの電圧の影響を、配線７６を共有する他のオン状態の駆動サイリスタＤＴのゲートＧｄに与えにくくさせてもよい。
なお、複数のパッド（φ１端子、φ２端子、Ｖｇｋ端子、φｓ端子、φＩｊ端子）は、発光装置１０の基板８０上において転送サイリスタＴの配列と略平行して設けられてもよい。このようにすることで、複数のレーザダイオードＬＤの配列によっては、均一に電流又は／及び電圧が供給される。
また、転送素子部１０５（図１参照）上にＢＣＢ（ベンゾシクロブテン：Benzocyclobutene）等の厚膜絶縁膜を設け、その上に複数の端子（φ１端子、φ２端子、Ｖｇｋ端子、φｓ端子、φＩｊ端子）を設けることで、小型化、低コスト化される。また、転送サイリスタＴや設定サイリスタＳからの光が遮られる。
また、本実施の形態では、転送サイリスタＴ、設定サイリスタＳの数はｉと同じ数で記載されているが、駆動の高速化のため、転送サイリスタＴに複数の設定サイリスタＳを接続させたり、設定信号線７５を複数本設けたりしてもよい。また、同一基板上または分割された複数の基板上に、発光部１００を複数個並べて並行に駆動してもよい。このようにすれば、駆動が高速化される。
以上詳述した発光部１００や発光装置１０では、開口部δの内面に、出射面保護膜３５１を備える。これにより、開口部δに外光等のなんらかの光が入射した場合でも誤動作が生じにくい発光部１００や発光装置１０を提供できる。
［光計測装置１］
上記した発光装置１０は、光計測に用いうる。
図１６は、発光装置１０を用いた光計測装置１を説明する図である。
光計測装置１は、上記した発光装置１０と、光を受光する受光部２０と、データを処理する処理部３０とを備える。そして、光計測装置１に対向して計測対象物（対象物）４０が置かれている。なお、図１６において、計測対象物４０は、一例として人である。そして、図１６は、上方から見た図である。
発光装置１０は、前述したように二次元状に配置されたレーザダイオードＬＤを点灯して、実線で示すように発光装置１０を中心として円錐状に広がった光を出射する。この際、設定期間Ｕ（１）、又は最初から点灯維持期間Ｕｃとして、複数の点灯信号φＩｊを同時に「Ｌ１（－３．１Ｖ）」又は「Ｌ３（－３．５Ｖ）」にしてもよい。
受光部２０は、計測対象物４０により反射された光を受光するデバイスである。受光部２０は、破線で示すように受光部２０に向かう光を受光する。受光部２０は、二次元方向から光を受光する撮像デバイスであるとよい。
処理部３０は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部３０は、光に関する情報を処理して、計測対象物４０までの距離や計測対象物４０の３次元形状を算出する。
光計測装置１の処理部３０は、発光装置１０を制御し、発光装置１０から短い期間において光を出射させる。つまり、発光装置１０は、パルス状に光を出射する。すると、処理部３０は、発光装置１０が光を出射したタイミング（時刻）と、受光部２０が計測対象物４０からの反射光を受光したタイミング（時刻）との時間差から、発光装置１０から出射されてから、計測対象物４０に反射して、受光部２０に到達するまでの光路長を算出する。発光装置１０及び受光部２０の位置やこれらの間隔は予め定められている。よって、処理部３０は、発光装置１０、受光部２０からの距離又は基準とする点（基準点）から、計測対象物４０までの距離を計測（算出）する。なお、基準点とは、発光装置１０及び受光部２０から予め定められた位置に設けられた点（ポイント）である。
この方法は、光の到達時間を基にした測量法であって、タイムオブフライト（ＴＯＦ）法と呼ばれる。
この方法を、計測対象物４０上の複数の点（ポイント）に対して行えば、計測対象物４０の三次元的な形状が計測される。前述したように、発光装置１０からの出射光は、二次元に広がって計測対象物４０に照射される。そして、計測対象物４０における発光装置１０との距離が短い部分からの反射光が、いち早く受光部２０に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置１０、受光部２０からの距離又は基準とする点（基準点）からの距離が算出される。つまり、計測対象物４０の三次元形状が算出される。
また、別の方法として、ストラクチャードライト法を用いた光測量法にも本実施の形態の発光装置１０を使用してもよい。使用する装置は図１６に示した発光装置１０を用いた光計測装置１とほぼ同じである。異なる点は、計測対象物４０に照射する光のパターンは無数の光ドット（ランダムパターン）であり、これを受光部２０で受光する。そして処理部３０は、光に関する情報を処理する。ここで、処理の仕方として、前出の時間差を求めるものではなく、無数の光ドットの位置ずれ量を算出することで計測対象物４０までの距離や計測対象物４０の三次元形状を算出する。従来この方式に用いられる光源は、ランダムに配置された二次元ＶＣＳＥＬアレイ等が使用されるが、照射するランダムパターンは、予め定められた１～４パターン程度である（ストラクチャードＦｉｘ方式）。一方、本実施の形態の発光装置１０は、照射させたい光ドットを外部からの信号によって自由に設定できるため、より多くのランダムパターンで光を照射することができる。
以上のような、光計測装置１は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させて、識別（顔認証）に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、光計測装置１は、距離や形状などの算出に広く用いられうる。
［画像形成装置２］
上記した発光装置１０は、画像を形成する画像形成に用いうる。
図１７は、発光装置１０を用いた画像形成装置２を説明する図である。
画像形成装置２は、上記した発光装置１０と、駆動制御部５０と、光を受光するスクリーン６０とを備える。
画像形成装置２の動作を説明する。
発光装置１０は、前述したように、二次元状に配置されたレーザダイオードＬＤを点灯／非点灯に設定する。そして、点灯維持期間Ｕｃにおいて、レーザダイオードＬＤを並行して点灯させる。つまり、二次元の静止画像（二次元画像）が得られる。よって、画像信号が入力を受け付け、二次元画像が形成されるように、画像信号に基づき発光装置１０を駆動する駆動制御部５０により、点灯維持期間Ｕｃをフレームとして、順次書き換えることにより、二次元画像の動画像が得られる。これらの二次元状の静止画像や動画像が、スクリーン６０に投影される。
以上においては、レーザダイオードＬＤは、非点灯から点灯（発光）するとしたが、発光状態における発光強度が増加するようにしてもよい。
１…光計測装置、２…画像形成装置、１０…発光装置、２０…受光部、３０…処理部、４０…計測対象物、５０…駆動制御部、６０…スクリーン、７１…電源線、７２、７３…転送信号線、７４…点灯信号線、７５…設定信号線、８０…基板、８１…ｐアノード層、８２…発光層、８３…ｎカソード層、８４…トンネル接合層、８５…ｐアノード層、８６…ｎゲート層、８７…ｐゲート層、８８…ｎカソード層、１００…発光部、１１０…制御部、１２０…転送信号生成部、１３０…設定信号生成部、１４０…点灯信号生成部、１６０…基準電位生成部、１７０…電源電位生成部、３０１～３０７…アイランド、３２１…ｎオーミック電極、３３１…ｐオーミック電極、３５１…出射面保護膜、３５２…絶縁部、３５３…層間膜、α…電流通過領域、β…電流阻止領域、γ…出射口、δ…開口部、φ１、φ２…転送信号、φＩ…点灯信号、Ｄ…結合ダイオード、ＤＴ…駆動サイリスタ、Ｄａ、Ｄｂ…接続ダイオード、ＬＤ…レーザダイオード、Ｒ１、Ｒ２…電流制限抵抗、Ｒｇ…抵抗、Ｓ…設定サイリスタ、ＳＤ…スタートダイオード、Ｔ…転送サイリスタ、Ｕ…設定期間、Ｕｃ…点灯維持期間、Ｖｇｋ…電源電位

Claims (18)

  1. 基板と、
    前記基板上に設けられ、当該基板の面と交差する方向に光を出射する発光素子と、
    を備え、
    前記発光素子は、サイリスタと、当該サイリスタに形成され光を出射する開口部とを有し、当該開口部の内面が、光の透過を抑制する光遮断体で覆われる発光部品。
  2. 前記光遮断体は、金属からなり、前記サイリスタと当該光遮断体との間に絶縁部を備える請求項１に記載の発光部品。
  3. 前記金属は、前記サイリスタに電気的に接続する電極から前記開口部の内面に延びる請求項２に記載の発光部品。
  4. 前記金属は、前記サイリスタに電気的に接続する電流供給配線から前記開口部の内面に延びる請求項２に記載の発光部品。
  5. 前記光遮断体は、絶縁性体からなる請求項１に記載の発光部品。
  6. 前記発光素子は、電極をさらに備え、
    前記光遮断体は、前記電極をさらに覆う請求項１に記載の発光部品。
  7. 前記光遮断体は、金属であり、絶縁部を介して電極を覆う請求項１に記載の発光部品。
  8. 前記光遮断体は、光を吸収する光吸収体である請求項１に記載の発光部品。
  9. 前記サイリスタを構成する層の少なくとも一層は、出射する前記光より長波長の光を吸収する請求項８に記載の発光部品。
  10. 前記光遮断体は、前記開口部の内面の一部を覆う請求項１に記載の発光部品。
  11. 前記光遮断体は、光を反射する光反射体である請求項１に記載の発光部品。
  12. 請求項１乃至１１の何れか１項に記載の発光部品と、
    前記発光部品から光が照射された対象物から、反射光を受光する受光部と、
    前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、
    を備える光計測装置。
  13. 請求項１乃至１１の何れか１項に記載の発光部品と、
    画像信号の入力を受け付け、前記発光部品から出射される光によって二次元画像が形成されるように、当該画像信号に基づき当該発光部品を駆動する駆動制御部と、
    を備える画像形成装置。
  14. 基板上に、サイリスタを形成する層形成工程と、
    前記層形成工程により形成された前記サイリスタに、前記基板の面と交差する方向に光を出射する開口部を形成する開口部形成工程と、
    前記サイリスタ上および前記開口部形成工程により形成された前記開口部の内面を光の透過を抑制する光遮断体で覆う被覆工程と、
    を含む発光部品の製造方法。
  15. 前記光遮断体は、金属であり、前記被覆工程で、電極として前記開口部の内面から前記サイリスタ上に延びるように形成される請求項１４に記載の発光部品の製造方法。
  16. 前記光遮断体は、金属であり、前記被覆工程で、前記サイリスタに電気的に接続する電流供給線として前記開口部の内面から前記サイリスタ上に延びるように形成される請求項１４に記載の発光部品の製造方法。
  17. 基板上に、サイリスタを形成する層形成工程と、
    前記層形成工程により形成された前記サイリスタに電極を形成する電極形成工程と、
    前記電極形成工程の後に、前記基板の面と交差する方向に光を出射する開口部を形成する開口部形成工程と、
    前記サイリスタ上および前記開口部形成工程により形成された前記開口部の内面を光の透過を抑制する光遮断体で覆う被覆工程と、
    を含む発光部品の製造方法。
  18. 前記光遮断体は、金属であり、前記被覆工程で、前記電極と絶縁部を介して前記電極を覆うように形成される請求項１７に記載の発光部品の製造方法。
JP2021074496A 2021-04-26 2021-04-26 発光部品、光計測装置、画像形成装置および発光部品の製造方法 Pending JP2022168786A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021074496A JP2022168786A (ja) 2021-04-26 2021-04-26 発光部品、光計測装置、画像形成装置および発光部品の製造方法
PCT/JP2021/027298 WO2022230215A1 (ja) 2021-04-26 2021-07-21 発光部品、光計測装置、画像形成装置および発光部品の製造方法
US18/362,003 US20230378370A1 (en) 2021-04-26 2023-07-31 Light-emitting component, optical measurement device, image forming apparatus, and method for manufacturing light-emitting component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021074496A JP2022168786A (ja) 2021-04-26 2021-04-26 発光部品、光計測装置、画像形成装置および発光部品の製造方法

Publications (1)

Publication Number Publication Date
JP2022168786A true JP2022168786A (ja) 2022-11-08

Family

ID=83846857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021074496A Pending JP2022168786A (ja) 2021-04-26 2021-04-26 発光部品、光計測装置、画像形成装置および発光部品の製造方法

Country Status (3)

Country Link
US (1) US20230378370A1 (ja)
JP (1) JP2022168786A (ja)
WO (1) WO2022230215A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577034B2 (ja) * 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
JPH0992885A (ja) * 1995-09-25 1997-04-04 Nippon Sheet Glass Co Ltd 面発光素子および自己走査型発光装置
JP2004356191A (ja) * 2003-05-27 2004-12-16 Nippon Sheet Glass Co Ltd 発光素子アレイおよびその製造方法
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
JP6737008B2 (ja) * 2016-06-30 2020-08-05 富士ゼロックス株式会社 光スイッチ
JP7021485B2 (ja) * 2017-09-21 2022-02-17 富士フイルムビジネスイノベーション株式会社 発光部品、プリントヘッド及び画像形成装置
JP7087690B2 (ja) * 2018-06-04 2022-06-21 富士フイルムビジネスイノベーション株式会社 発光装置、光計測装置及び画像形成装置
JP2020120018A (ja) * 2019-01-25 2020-08-06 富士ゼロックス株式会社 発光装置、光学装置、光計測装置及び画像形成装置

Also Published As

Publication number Publication date
WO2022230215A1 (ja) 2022-11-03
US20230378370A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
JP7087690B2 (ja) 発光装置、光計測装置及び画像形成装置
CN108428714B (zh) 层叠结构、发光部件、发光装置和图像形成装置
JP6210120B2 (ja) 発光部品、プリントヘッド及び画像形成装置
US11303097B2 (en) Light-emitting device, optical apparatus, optical measurement apparatus, and image forming apparatus
US10079473B2 (en) Light-emitting component and light-emitting device
CN107661088B (zh) 激光组件、激光产生装置及光学相干断层扫描仪
US20030132447A1 (en) Light-emitting diode array
JP6332535B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP7463782B2 (ja) 発光素子アレイ、発光装置、光学装置、計測装置及び情報処理装置
WO2022230215A1 (ja) 発光部品、光計測装置、画像形成装置および発光部品の製造方法
JP2021150651A (ja) 面発光レーザ素子アレイ、発光装置、光学装置、計測装置及び情報処理装置
JP4492093B2 (ja) 半導体発光装置とその製造方法
USRE49953E1 (en) Light emitting device, optical measurement apparatus, and image forming apparatus
JP2017174907A (ja) 発光部品、プリントヘッド及び画像形成装置
JP2022168783A (ja) 発光部品、発光素子アレイチップおよび光計測装置
JP4110416B2 (ja) 面発光型装置及びその製造方法
US20220344901A1 (en) Light-emitting component, light-emitting element array chip, and optical measurement apparatus
US20220344900A1 (en) Light-emitting component, light-emitting element array chip, and optical measurement apparatus
US20240106193A1 (en) Light emitting component, semiconductor-laminated substrate, and measurement apparatus
US20220337028A1 (en) Light-emitting device and measurement device
US20220336692A1 (en) Light-emitting device and measurement device
CN117791312A (zh) 发光部件、半导体层叠基板、发光装置及测定装置
JP2017157612A (ja) レーザ素子
JP2019057648A (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP2019096682A (ja) 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240226