JP3595044B2 - 自己走査型発光装置およびこれを用いた光プリンタ装置 - Google Patents
自己走査型発光装置およびこれを用いた光プリンタ装置 Download PDFInfo
- Publication number
- JP3595044B2 JP3595044B2 JP25833995A JP25833995A JP3595044B2 JP 3595044 B2 JP3595044 B2 JP 3595044B2 JP 25833995 A JP25833995 A JP 25833995A JP 25833995 A JP25833995 A JP 25833995A JP 3595044 B2 JP3595044 B2 JP 3595044B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- element array
- switch element
- emitting device
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Device Packages (AREA)
Description
【発明の属する技術分野】
本発明は、同一基板上に集積して作製でき、自己走査機能を発揮できる発光装置の改良に関し、特にバイアス光を減少させたり、長寿命化を実現して光プリンタ等への応用を可能にした自己走査型発光装置に関する。
【0002】
【従来の技術】
発光素子の代表的なものとしてLED(Light Emitting Diode)およびLD(Laser Diode)が知られている。そして、多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ICと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてPNPN構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願(特開平1−238962号、特開平2−14584号、特開平2−92650号、特開平2−92651号)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【0003】
さらに本発明者らは、スイッチ素子アレイをシフトレジスタとして、発光素子アレイと分離した構造の自己走査型発光装置を提案している(特開平2−263668号)。
【0004】
図1に、この自己走査型発光装置の等価回路図を示す。この自己走査型発光装置は、シフトレジスタを構成するスイッチ素子アレイT(−1)〜T(2)、書き込み用発光素子アレイL(−1)〜L(2)からなる。隣接するスイッチ素子のゲート電極間は、ダイオードを用いて接続している。スイッチ素子の各アノード電極は交互に転送クロックラインφ1 ,φ2 に接続されている。スイッチ素子のゲート電極G−1〜G1 は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノード電極には、書き込み信号Sinが加えられている。初段のスイッチ素子のゲート電極には、スタートパルスφS が印加され、スイッチ素子がオン状態にされる。
【0005】
いま、スイッチ素子T(0)がオン状態にあるとすると、ゲート電極G0 の電圧は、電源電圧VGK(ここでは5ボルトとする)より低下し、ほぼ零ボルトとなる。したがって、書き込み信号Sinの電圧が、PN接合の拡散電位(約1ボルト)以上であれば、発光素子L(0)の発光状態とすることができる。
【0006】
これに対し、ゲート電極G−1は約5ボルトであり、ゲート電極G1 は約1ボルト(ダイオードD0 の順方向立上り電圧)となる。したがって、発光素子L(−1)の書き込み電圧は約6ボルト、発光素子L(1)の書き込み電圧は約2ボルトとなる。これから、発光素子L(0)のみに書き込める書き込み信号Sinの電圧は、1〜2ボルトの範囲となる。発光素子L(0)がオン、すなわち発光状態に入ると、書き込み信号Sinラインの電圧は約1ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【0007】
発光強度は書き込み信号Sinに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の発光素子に転送するためには、書き込み信号Sinラインの電圧を一度零ボルトまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【0008】
図2は、図1の自己走査型発光装置の概略を示す平面図、図3は図2のX−X′ラインの断面図である。以下に製造工程および構造について説明する。
【0009】
まず、n形GaAs基板1上に、n形半導体層24,p形半導体層23,n形半導体層22,p形半導体層21を順次積層する。
【0010】
積層された半導体層は、分離溝50により各素子領域に分離される。また、各素子領域のp形半導体層21は、3つの島状にn形半導体層22上に残留するよう、ゲート電極および結合用ダイオード作製のために一部削除される。これら3つの島は、1つの大きな島と連続する2つの小さな島とされ、2つの小さな島は、スイッチ素子アレイの配列方向に、島,島,谷、島,島,谷、島,島,谷と繰り返すように配置される。ここで、島,島,谷は結合用ダイオードおよびスイッチ素子に対応し、谷とは露出したn形半導体層22部分を示す。また、大きな島は、発光素子に対応している。
【0011】
次に、基板上全体に絶縁被膜30を被覆する。そして、絶縁被膜30の、前記削除処理されたn形半導体層22上および3つの島のp形半導体層21上の位置に接続用コンタクトホールC1 を開ける。
【0012】
次に、絶縁被膜30上に、各素子領域のn形半導体層22と隣接する素子領域のp形半導体層21とをコンタクトホールC1 を用いて接続するT字型の金属薄膜配線45、素子領域の大きな島状p形半導体層21へコンタクトホールC1 を介して書き込み信号を伝える金属薄膜配線44、素子領域の残りの島状p形半導体層21へコンタクトホールC1 を介して駆動電圧を伝える金属薄膜配線42をそれぞれ設ける。
【0013】
次に、金属薄膜配線45上の一部に、ゲート電極−電源電極間の抵抗RL として使用する燐をドープした非晶質シリコン163を約1μmの厚さで被覆する。非晶質シリコン163は、各スイッチ素子に対して1つずつになるよう分離される。次に、基板上全体に絶縁被膜31を被覆する。そして、絶縁被膜31の、非晶質シリコン163,金属薄膜配線42、および金属薄膜配線44上の位置に接続用コンタクトホールC2 を開ける。
【0014】
次に、絶縁被膜31上に、コンタクトホールC2 を介して金属薄膜配線44(発光素子のアノード電極)へ書き込み信号を伝える書き込み信号ラインSin、コンタクトホールC2 を介して信号薄膜配線43(非晶質シリコン163を介してゲート電極に接続される)へ電源電圧を伝える電源ライン41、コンタクトホールC2 を介して金属薄膜配線40(スイッチ素子のアノード電極)へクロックパルスを伝えるクロックラインφ1 ,φ2 を設けた。
【0015】
ここで、クロックライン結合用金属薄膜配線40上に設ける片側のコンタクト孔C2 の位置は、各スイッチ素子のアノード電極が、クロックラインφ1 ,φ2 のいずれか1本に、配列方向に向かってφ1 ,φ2 の順番で繰り返すように調整される。
【0016】
上記の構造では、スイッチ素子,結合用ダイオード,書き込み用発光素子の全てをp形半導体層21のパターンニングのみで形成でき、製造工程は従来の発光素子製造工程とさほど変化ない。つまり構造が複雑化しているわりには、製造工程は複雑化していない。
【0017】
【発明が解決しようとする課題】
しかしながら、図2および図3に示した従来例の構造では次のような問題が生ずる。すなわち、光プリンタ等に発光装置を応用する場合、ある一定数のスイッチ素子および発光素子を集積した1つの半導体チップの形として発光装置を構成し、この発光チップを例えば一列に配列し、所定のサイズの線状光源を形成する。しかし、この発光装置を駆動するために必要な電極(例えば図1,図2におけるφS ,φ1 ,φ2 ,Sin,VGK)を取り出すためのボンディングパッドを設けなければならない。
【0018】
しかしながら、このボンディングパッドを設けるためには、発光装置が形成されている領域以外に特にスペースを確保しておかなければならない。一例として600DPI(1インチ当りに600素子の密度で発光素子が配列されている)の発光素子アレイについては発光素子が約42.3μmピッチで配列される。いま128個の発光素子が配列された1つの発光チップを考えると、発光素子が配列された方向の長さ(長辺寸法)は約5.4mmとなる。発光素子配列方向に対し垂直方向の長さ(短辺寸法)には特に制限はないが、極力狭くすることで半導体ウェハの中からのチップ取得数を増加でき、コストを低減することができる。
【0019】
従来例に示した発光装置は1つのボンディングパッドに対し、略100μm角のスペースが必要であり、ワイヤボンディングに伴う半導体部分へのダメージを避けるために、発光素子とスイッチ素子との間に50μm程度のスペースが必要となる。このため、計150μmもの短辺寸法が、スイッチ素子,発光素子部分以外に必要となる。このスペースには、わずか数個のボンディングパッドが存在するのみであり、それ以外は全く活用されていないスペースとなる。これにより発光チップの取得数が減少するという問題が存在していた。
【0020】
さらには図1に示す従来例ではφ1 ,φ2 ,VGK等のボンディングパッドは発光素子の上側に配され、発光素子に発光のための電流を与えるSinのボンディングパッドは発光素子の下側に配されている。通常、光プリンタに使用する発光素子アレイは、各発光素子1ビットを正確に所定のピッチに納める必要があるため、上側の配線を下側に持ち回る、もしくは下側の配線を上側に持ち回ることは困難である。従って、図1に示された発光装置では発光素子の上部にφ1 ,φ2 ,VGK等のボンディングパッド、下部にSinのボンディングパッドが設けられることになる。この場合、これらボンディングパッドを配置するために必要な短辺寸法が上下合わせておよそ300μm程度も必要になり、発光チップの取得数を相当減ずることになる。このため、チップ価格の上昇という問題があった。
【0021】
本発明の目的は、短辺寸法を小さくすることのできる自己走査型発光装置を提供することにある。
【0022】
本発明の他の目的は、このような自己走査型発光装置を複数個、実装基板上に配列して構成した発光モジュールを提供することにある。
【0023】
本発明のさらに他の目的は、このような発光モジュールを利用した光プリンタ装置を提供することにある。
【0024】
【課題を解決するための手段】
本発明は、スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を供給するラインを設けた自己走査型発光装置において、
前記スイッチ素子アレイと前記発光素子アレイとを、略平行に、かつ略直線状に配列し、
前記スイッチ素子アレイの配列ピッチを前記発光素子アレイの配列ピッチより小さくすることで前記スイッチ素子アレイに隙間を生じせしめ、前記隙間に前記発光装置の駆動に必要な端子を取り出すためのボンディングパッドを配置することで、前記発光装置の短辺寸法を小さくしたことを特徴とする。
【0025】
また本発明は、スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を供給するラインを設けた自己走査型発光装置において、
前記スイッチ素子アレイは、2個以上のスイッチ素子アレイ・ブロックで構成され、各ブロックのスイッチ素子の配列ピッチは前記発光素子アレイの配列ピッチより小さくなるように設定されており、
前記スイッチ素子アレイの両端の隙間と、前記ブロックの間の隙間とに、前記発光装置の駆動に必要な端子を取り出すためのボンディングパッドを配置した、ことを特徴とする。
【0026】
すなわち、発光素子アレイとスイッチ素子アレイとを分離し、スイッチ素子アレイのピッチを発光素子アレイより小さくすることで、スイッチ素子アレイ部に隙間を作り、この部分にボンディングパッドを配することで、従来例にて示したチップのワイヤボンディングに必要な約150μmの幅を削除することができ、従って、ウェハからの取得数を多くすることができる。そしてコスト低減に大きく貢献できる。
【0027】
また、発光素子部の両側にあったワイヤボンディングを片側に集めることが可能となり、ワイヤボンディングを設けるのに必要な短辺幅をほとんど無くすることが可能となる。
【0028】
また、本発明の発光モジュールは、半導体基板上に集積して構成した発光装置を複数個、略一列,直線上に配列して構成される。
【0029】
さらに、本発明の光プリンタ装置は、発光モジュールを略一列,直線状に配列し、レンズアレイと組み合わせて、感光ドラム表面に前記発光装置からの出力光が集光するように配され、前記発光装置上に表示された画像情報が感光ドラム上に転写されるように構成される。
【0030】
【発明の実施の形態】
【実施例1】
実施例1の概略を図4に示す。そして図4に示した実施例の中の、スイッチ素子と対応する発光素子の1ビットの断面概略図を図5に示す。図6に、図4に示した実施例の最初の部分の等価回路を示す。図6から明らかなように、本実施例の等価回路は、図1と同じであるので、動作原理の説明は省略する。なお本実施例においても、従来例と同様に、スイッチ素子および発光素子は、発光サイリスタで構成される。
【0031】
図4において、21は図5のp形半導体層21に相当し、22はn形半導体層22に相当する。従って21は発光サイリスタ素子のアノードに対応し、22はゲートに相当する。図4には示されていないが、基板1に相当するカソードは基板裏面から接地されている。
【0032】
スイッチ素子T(i)(iは番号を示す)および結合用ダイオードDi は1つの島の中に形成されており、これが一列に並べられ、シフトレジスタ機能を持つスイッチ素子アレイが構成されている。発光素子L(i)も一列に並べられ、発光素子アレイが構成されている。
【0033】
本実施例では、これらスイッチ素子アレイ、発光素子アレイが1つの半導体基板1上にそれぞれ128素子配列された発光チップを例示している。この場合、600DPIの場合ではチップの長辺寸法は約5.4mmになる。128個の発光素子(L(1)〜L(128))は、約42.3μmの等しいピッチで配列されている。
【0034】
発光素子は、光プリンタ用光源として用いられる場合、完全に同じピッチで隙間なく、直線状に配列されなければならない。しかし、スイッチ素子については、このような条件はなく、対応するスイッチ素子と発光素子のゲートが電気的に接続されていれば良い。このことから、本実施例ではシフトレジスタを構成するスイッチ素子アレイを2つのブロックに分け、各ブロック内のスイッチ素子を35μmピッチで並べた。このため、発光素子のピッチ42.3μmに対し、128ビット全体で
(42.3μm−35μm)×128素子=934.4μm
もの隙間がスイッチ素子アレイの両端と中央に発生する。これらの隙間の中に、100μmのサイズのワイヤボンディングパッドを5個、パッド間距離約70μmで配列することができた。具体的には、図4において、左端の隙間にスタートパルスφS 用のボンディングパッドを、中央の隙間にクロックパルスφ1 ,φ2 用の2個のボンディングパッドを、右端の隙間に電源電圧VGK用のボンディングパッドと書き込み信号Sin用のボンディングパッドを設ける。ここでシフトレジスタの隙間に設けたボンディングパッドはφ1 ,φ2 ,φS ,VGK,Sinの5個のみであり、スイッチ素子アレイの最終出力に相当するダイオードD128 のアノードに相当する端子Dout は、本実施例ではボンディングパッドを設けていない。しかし、この端子を外部に取り出す必要がある場合は、ボンディングパッドを1つ増やして6個としても良い。
【0035】
図4では、発光素子アレイL(1)〜L(128)の下側に位置する発光用の書き込み信号ラインSinを、発光素子アレイの下側から、上側のスイッチ素子アレイ側に引き回している。これを実行するためには、図4の発光素子L(128)に示したようにゲート部分22を他の発光素子のゲート部分は異なるように変形させて、このSinの配線を通すスペースを作る必要がある。これは、発光素子1素子に割り当てられたピッチが42.3μmであり、この値の中に、ゲート電極G128 の配線とSinの配線とを通すことが必要であること、また両端の発光素子の外側には配線を出すことができないからである。発光のための電流は比較的大電流であることから、十分な幅を確保する必要がある。本実施例では30μmの幅でSin配線を形成した。
【0036】
本実施例の発光チップの全体像を図7に示す。図中、SDAはスイッチ素子アレイを、LMAは発光素子アレイを示す。この構成より、従来、発光素子アレイの下側に設けるべきSinのボンディングパッドをスイッチ素子アレイ側に設けることができた。これにより、すべてのボンディングパッドの配置を発光素子アレイの上側にまとめることができ、かつスイッチ素子アレイの隙間に埋め込むことで、ボンディングパッド専用のスペースを必要としないようにすることができた。
【0037】
従来構造では、スイッチ素子アレイと発光素子アレイの短辺寸法の和が約250μmであり、発光素子アレイの両側のワイヤボンディングスペースが150μm×2=300μmであり、切断代のマージンとして上下に25μmずつとっているので、発光チップの短辺寸法は600μmであった。これに対し、本実施例では、スイッチ素子アレイと発光素子アレイとの間のゲート配線の引き回しのために約50μmのスペースが余分に必要となったが、ワイヤボンディングスペースが不要となったため、本実施例の発光チップの短辺寸法は約350μmで形成できた。これから、チップ取得数が従来の約1.7倍となり、40%以上のコストダウンを行うことが可能となった。
【0038】
【実施例2】
実施例2の概略を図8に示す。本実施例は実施例1の変形例である。実施例1では、発光用の書き込み信号ラインSinを発光素子アレイの下側から、スイッチ素子アレイ側に引き回す際に、発光素子L(128)のゲート部分を変形させてSinの配線を通すスペースを作っている。
【0039】
本実施例は、このような変形を必要としないものであり、具体的には図9に示すように、シフトレジスタを構成するスイッチ素子アレイを4つのブロックSDA(1)〜SDA(4)に分け、各ブロック内では発光素子の配列ピッチより小さい配列ピッチでスイッチ素子を並べ、スイッチ素子アレイの左右端とブロック間に隙間を生じさせる。そして、左右端の隙間およびブロック間の隙間にボンディングパッドを配置する。すなわち、左端の隙間にスタートパルスφS 用のボンディングパッドを、次の隙間にクロックパルスφ1 用のボンディングパッドを、中央の隙間に書き込み信号Sin用のボンディングパッドを、次の隙間にクロックパルスφ2 用のボンディングパッドを、右端の隙間に電源電圧VGK用のボンディングパッドおよび最終出力Dout 用のボンディングパッドとを設ける。
【0040】
発光素子アレイL(1)〜L(128)の下側に位置する発光用の書き込み信号ラインSinを、発光素子アレイの下側からスイッチ素子アレイ側に引き回すが、図8に示すように発光素子L64と発光素子65との間にSinの配線を通すことにより行う。
【0041】
本実施例によれば、実施例1と同様に短辺寸法を約350μmで形成できた。
【0042】
【実施例3】
本発明を適用できる自己走査型発光装置の他の例を示す。本実施例は、複数の発光素子を同時に発光できるようにした発光装置である。この自己走査型発光装置の等価回路図を、図10に示す。
【0043】
図1の回路と異なるのは、発光素子を3つずつのブロックとし、1ブロック内の発光素子は1つのスイッチ素子によって制御し、かつ1ブロック内の発光素子にそれぞれ別々の書き込み信号ラインSin1,Sin2,Sin3を接続して、発光素子の発光を制御した点である。図中、発光素子L1 (−1),L2 (−1),L3 (−1)、発光素子L1 (0),L2 (0),L3 (0)、発光素子L1 (−1),L2 (−1),L3 (−1)等が、ブロック化された発光素子を示している。
【0044】
動作は図1の回路と同じで、1素子ずつSinによって発光が書き込まれていたものが、同時に複数書き込まれ発光し、それがブロックごとに転送するようになったものである。
【0045】
いま、LEDプリンタ等の一般的に知られる光プリンタ用の光源として、この発光装置を用いることを考えると、A4の短辺(約21cm)相当のプリントを16ドット/mmの解像度で印字するためには約3400ビットの発光素子が必要になる。
【0046】
実施例1にて説明してきた発光装置では、発光しているポイントは常に一つで、上記の場合ではこの発光の強度を変化させて画像を書き込むことになる。これを用いて光プリンタを形成すると、通常使用されている光プリンタ用LEDアレイ(これは画像を書き込むポイントに位置するLEDが、同時に発光するよう駆動ICによって制御されている)に比べ、画像書き込み時に3400倍の輝度が必要となり、発光効率が同じならば3400倍の電流を流す必要がある。ただし発光時間は、逆に通常のLEDアレイに比べ1/3400となる。
【0047】
しかし発光素子は、一般的に電流が増えると加速度的に寿命が短くなる傾向があり、いくらデューティが1/3400とはいえ従来のLEDプリンタに比べ、寿命が短くなってしまうという問題点を持っていた。
【0048】
しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例では1ブロックに3素子が入っているため、実施例1の発光装置に比べて1素子の発光時間は3倍となる。したがって、オン状態の発光素子に流す電流は1/3でよく、実施例1に比べ長寿命化することが可能である。
【0049】
本実施例では、1ブロックに3素子が含まれる場合を例示したが、この素子数が大きいほうが書き込み電流が小さくて済み、さらに長寿命化をはかることができる。
【0050】
【実施例4】
本実施例は、特開平4−23367号公報に示された自己走査型発光装置であって、本発明を適用できる1つの例である。
【0051】
実施例の発光装置を図11に示す。図11においては、スイッチ素子アレイと発光素子アレイとが、上下に分けて記載されている。
【0052】
まず、シフトレジスタ機能を有するスイッチ素子アレイについて説明する。S(−2)〜S(2)は、スイッチ素子(PNPN構造を有するサイリスタ)である。φ1 ,φ2 は、スイッチ素子アレイを駆動する転送クロックである。そして、CL1 は転送クロックφ1 を供給されるクロックラインであり、CL2 は転送クロックφ2 を供給されるクロックラインである。
【0053】
各スイッチ素子S(−2)〜S(2)のゲート電極G‐ 2 〜G2 の間は、それぞれ結合用ダイオードD‐2〜D1 によって、接続されている。このようなダイオード結合方式を採用しているために、スイッチ素子アレイは2相の転送クロックφ1 ,φ2 にて情報の転送動作を行うことができる。
【0054】
また、RA1,RA2 は、それぞれ各スイッチ素子S(−2)〜S(2)のアノードとクロックラインCL1 ,CL2 のいずれか一方とを接続するアノード負荷抵抗である。このアノード負荷抵抗RA1,RA2 は、各スイッチ素子S(−2)〜S(2)のオン状態での電流量を制限するものである。各スイッチ素子S(−2)〜S(2)のカソードはそれぞれ接地されている。
【0055】
さらに、RL1,RL2は、それぞれ各スイッチ素子S(−2)〜S(2)のゲートG−2〜G2 と電源電圧VGKの直流電源とを接続するゲートの負荷抵抗である。このゲート負荷抵抗RL1,RL2は、電源電圧VGKの直流電源から各ゲートG−2〜G2 に流れる電流量を制限するものである。そして、各ゲートG−2,G0 ,G2 は、それぞれダイオードD−2′,D0 ′,D2 ′のカソードに接続されている。
【0056】
次に、発光素子アレイについて説明する。φR は発光素子(発光サイリスタ)L(−2),L(0),L(2)への情報の書き込み許可/禁止を制御し、かつ書き込まれた状態をリセットするクロックである。そして、CLR はクロックφR を供給する電流供給ラインである。
【0057】
またRA3は、各発光素子L(−2),L(0),L(2)のアノードと電流供給ラインCLR とを接続するアノード負荷抵抗である。このアノード負荷抵抗RA3は、各発光素子L(−2),L(0),L(2)のオン状態での電流量を制限するものである。そして、各発光素子L(−2),L(0),L(2)のカソードは、それぞれ接地されている。
【0058】
さらにRL3は、各発光素子L(−2),L(0),L(2)のゲートG−2′,G0 ′,G2 ′と電源電圧VGKとを接続するゲート負荷抵抗である。このゲート負荷抵抗RL3は、電源電圧VGKの直流電源から、各ゲートG−2′,G0 ′,G2 ′に流れる電流量を制限するものである。そして、各ゲートG−2′,G0 ′,G2 ′は、それぞれダイオードD−2′,D0 ′,D2 ′のアノードに接続されている。
【0059】
すなわち、図11においては、スイッチ素子S(−2),S(0),S(2)のゲートが、それぞれダイオードD−2′,D0 ′,D2 ′を介して、発光素子L(−2),L(0),L(2)のゲートG−2′,G0 ′,G2 ′に個々に接続されている。
【0060】
次に、スイッチ素子アレイの部分の動作を説明する。今、スタートパルスφS として、ハイレベルまたはローレベルの電圧がスイッチ素子S(−3)のアノード(図示せず)に供給されたとする。この場合に、ハイレベルの電圧が、電源電圧VGKに拡散電位Vdif を加えた電圧以上に高ければ、スイッチ素子S(−3)はオン状態になる。そして、次に供給されるスタートパルスφS のローレベルの電圧が、スイッチ素子S(−3)のオン状態維持電圧より低ければ、S(−3)はオフ状態となる。
【0061】
オン状態では、スイッチ素子S(−3)のゲート電位はほぼ零ボルトとなり、オフ状態ではゲート電圧は電源電圧VGKと同じ電圧になる。スイッチ素子S(−3)のゲート電位が零ボルトになれば、結合用ダイオードD−3(図示せず)によって、スイッチ素子S(−2)のゲート電位が低下する。そして、スイッチ素子S(−2)のターンオン電圧も低下する。したがって、転送クロックφ2 によって、スイッチ素子S(−2)をオン状態に設定することができる。
【0062】
このオン状態はφ1 ,φ2 によって順次、図11の右方向へ転送されていく。つまり、スタートパルスφS のハイレベルの電圧によって、スイッチ素子アレイにオン状態が書き込まれ、それが順次右方向へ転送されていくことになる。
【0063】
ただし、全てのビットがオン状態にある場合に、このオン状態を転送することは、このスイッチ素子アレイの動作原理上から不可能であって、1ビットおきにオンとオフを繰り返して転送することになる。すなわち、スタートパルスφS の波形も、転送パルスφ1 ,φ2 に同期して、ハイレベルとローレベルとを交互に送る必要がある。
【0064】
今、偶数ビットのみのオン状態とオフ状態に有効な情報があるものとして、オン状態を1、オフ状態を0とすると、スタートパルスφS によって1または0が書き込まれ、転送クロックφ1 ,φ2 によって、その1,0が転送されて行くことになる。このようにして、1または0という信号(情報)がスイッチ素子アレイに書き込まれる。
【0065】
次に、発光素子L(−2)(L(0),L(2))の動作について説明する。仮に、L(−2)が0であるとすると、クロックφR の電圧が零ボルトであれば、発光素子L(−2)はオン状態とはならない。すなわち、発光素子L(−2)は書き込み禁止の状態に設定される。クロックφR の電圧が、発光素子L(−2)のオン状態維持電圧からVGK+Vdif の間の電圧に設定されたとすると、発光素子L(−2)は書き込み許可の状態に設定される。そして、ゲートG−2′の電位が変化させられることによって、発光素子L(−2)はオン状態に設定可能となる。
【0066】
さて、スイッチ素子アレイから発光素子アレイへの情報の書き込みについて説明する。スイッチ素子アレイは、前述したように1または0信号が書き込まれる。最後のビットまで書き込まれた段階で、転送クロックφ1 ,φ2 をそれぞれローレベル,ハイレベルの状態に維持される。これによって、情報の転送動作が終了し、スイッチ素子アレイに書き込まれた情報は保持される(特に、偶数ビットにおいて保持されている)。
【0067】
スイッチ素子アレイの偶数ビットにおいて、オン状態のスイッチ素子Sのゲート電位はほぼ零ボルトであり、オフ状態のスイッチ素子Sのゲート電位は、Vdif の約2倍以上である。なお、オフ状態のスイッチ素子Sのゲート電位については、転送方向に対して逆方向に位置する最も隣接する偶数ビットがオン状態の場合にVdif の約2倍であり、それ以外はVdif の約2倍の電圧よりも大きくなる。なお、ここでVdif はPN接合の拡散電位である。
【0068】
スイッチ素子S(−2),S(0),S(2)のそれぞれのゲート電圧は、ダイオードD−2′,D0 ′,D2 ′によって対応する発光素子L(−2),L(0),L(2)のゲートG−2′,G0 ′,G2 ′に伝達される。したがって、発光素子L(−2),L(0),L(2)のゲート電圧は、オン状態の場合でVdif となり、オフ状態の場合でVdif の3倍以上となる。そしてオン状態の場合で、発光素子のターンオン電圧はVdif の2倍となり、オフ状態でVdif の4倍となる。
【0069】
一方、クロックφR については、いったん零ボルトに設定して全体の発光をなくし(すなわち、リセット)、その後にハイレベル電位VHRまで上昇させる。この電圧φHRとして
2Vdif <VHR<4Vdif
の範囲に設定されていると、オン状態のスイッチ素子Sに対応する発光素子Lがオン状態となり、オフ状態のスイッチ素子Sの対応する発光素子Lはオフ状態のままになる。
【0070】
したがって、スイッチ素子アレイに書き込まれた1,0の情報が、そのまま発光素子アレイに書き込まれることになる。
【0071】
この後、電圧VHRは発光素子のオン状態維持電圧以上であってVdif の2倍の電圧未満の値に再設定される。このことにより、発光素子Lは、スイッチ素子Sのゲート電位に影響されなくなり、書き込まれた情報を保持し続ける。そして、発光素子アレイが情報の保持状態にある間に、前述と同様にして、スイッチ素子アレイには次の情報が書き込まれる。
【0072】
やがて、クロックφR がローレベル電圧に設定されて、各発光素子Lがリセットされる。リセット後、再び情報が発光素子アレイに書き込まれる。以上のようにして、一連の動作が繰り返し行われる。
【0073】
次に図11に示す発光装置を、光プリンタ用の書き込み光源に適用した場合について述べる。
【0074】
例えば、発光装置が2048ビットの発光素子Lを有するものとすると、スイッチ素子Sはその倍の4096ビットを必要とする。光プリンタにおける書き込み光源の電流量は約5mAであるから、全てのビットの発光素子Lが発光状態であるとすると、約10Aという電流が流れる。
【0075】
一方、スイッチ素子Sからの情報転送のための電流は、ゲート負荷抵抗RL3=30kΩの場合に0.5mAであることが実験的にわかっているので、全てのビットの発光素子が発光状態であれば、1A程度である。なお、この情報転送のための電流量は、光プリンティングに必要な10Aに比べ1割程度であり、実用上問題のない値である。
【0076】
また、スイッチ素子Sからの情報が、発光素子Lに移動させられた段階でクロックφ1 ,φ2 の電圧を一旦零ボルトに低下させることにより、スイッチ素子アレイ全体がオフ状態となりリセットが行われる。この方法を用いた場合には、スイッチ素子Sがオン状態になる時間が考慮されると、等価的に電流値が下がることとなる。つまり、前述の1Aに比べて等価的に0.5A程度まで下がったことになる。
【0077】
発光素子Lの2048ビットに対して、スタートパルスφS が供給されるデータ入力端(図示せず)が1つだけでは、情報の転送速度はかなり高速であることが必要である。この点については、データ入力端を複数設けることによって、情報の転送速度を低下させることができる。例えば、通常64ビットまたは128ビットを一単位として発光素子Lのチップが形成され、このチップごとに情報が入力されてもよい。
【0078】
128ビットごとにデータ入力を並列に行った場合、2048ビットに対して20個のデータ入力端を有することになる。このため、情報の転送速度は1/20でよいことになる。したがって、発光装置は余裕のある動作を行うことができる。
【0079】
なお、発光素子Lの出力光の光量のばらつきを防ぐために、アノード負荷抵抗RA3をレーザ等により微調整することが可能である。このことによって、出力光のばらつきのない発光装置を得ることができる。
【0080】
また、図11では、スイッチ素子アレイにおける偶数ビットの右側に接続される結合用ダイオードD−2,D0 の特性と、奇数ビットの右側に接続される結合用ダイオードD−1,D1 の特性とが異なっている。したがって、偶数ビットと奇数ビットとで動作電流等を分けて最適化することが重要である。このために、RL2<RL1,RA1<RA2に設定するほうが望ましく、この場合には発光装置はより安定で高速な動作を行い得る。
【0081】
さらに、図11では、ダイオード結合方式と呼ばれる構成を採用しているが、結合方式はこれに限られず、抵抗結合方式であってもよい。
【0082】
【実施例5】
本発明の自己走査型発光装置の応用例として光プリンタへの応用について述べる。従来、LEDアレイの各画素に駆動用ICを接続したモジュールを使って光プリンタへ応用した例が知られている。光プリンタの原理図を図12に示す。まず円筒形の感光ドラム61の表面にアモルファスSi等の光導伝性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。まず帯電器67で感光体表面を一様に帯電させる。そして発光素子アレイ光プリントヘッド68で印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。次に現像器で感光体上の帯電状態に従って、トナーを感光体上に付ける。そして転写器62でカセット611中から送られてきた用紙69上にトナーを転写する。そしてその用紙は定着器63にて熱等を加えられ定着される。一方転写の終了したドラムは消去ランプ65で帯電が全面に渡って中和され、清掃器66で残ったトナーが除去される。
【0083】
さて本発明による発光チップを所定の実装基板上に直線状に一列に配列した発光素子アレイモジュールを光プリントヘッドに応用する。光プリントヘッドの構造を図13に示す。この光プリントヘッドは、発光素子アレイ612とロッドレンズアレイ613とで構成され、レンズの焦点が感光ドラム61上に結ぶようになっている。本発明の発光素子アレイモジュールからの光で感光ドラムに画像情報を書き込むことができる。
【0084】
本発明によれば、この発光素子アレイモジュールのコストを従来よりはるかに低減できるため、低価格のプリントヘッド、低価格の光プリンタを提供することができる。
【0085】
【発明の効果】
以上述べてきたように発光素子アレイとスイッチ素子アレイとを分離し、スイッチ素子アレイのピッチを発光素子アレイより小さくすることで、スイッチ素子アレイ部に隙間を作り、この部分にボンディングパッドを配することで、従来例にて示したチップのワイヤボンディングに必要な約150μmの幅を削減することができ、従って、ウェハからの取得数を多くすることができる。そしてコスト低減に大きく貢献できる。
【0086】
また、従来例の発光素子部の両側にあったワイヤボンディングを片側に集めることが可能となり、ワイヤボンディングを設けるのに必要な短辺幅をほとんど無くすることが可能となる。
【0087】
また本発明は光プリンタ,ディスプレイ等へ応用でき、これらの機器の性能向上、低価格化に大きく寄与することができる。
【図面の簡単な説明】
【図1】スイッチ素子アレイと発光素子アレイとを分離した発光装置の等価回路図である。
【図2】図1の発光装置の概略を示す平面図である。
【図3】図2のX−X′ラインの断面図である。
【図4】実施例1の発光装置の概略を示す平面図である。
【図5】発光装置の1ビットの断面図である。
【図6】図4に示した実施例の最初の部分の等価回路である。
【図7】チップの全体像を示す図である。
【図8】実施例1の発光装置の概略を示す平面図である。
【図9】チップの全体像を示す図である。
【図10】実施例3の発光装置の等価回路図である。
【図11】実施例4の発光装置の等価回路図である。
【図12】光プリンタ装置を示す図である。
【図13】発光素子モジュールとロッドレンズアレイとの組合せを示す図である。
【符号の説明】
T 転送サイリスタ
L 発光サイリスタ
φ1 ,φ2 転送用クロックパルス
VGK 電源電圧
φS スタートパルス
Sin 書き込み信号
1 n形基板
22,24 p形半導体層
21,23 n形半導体層
Claims (12)
- スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を供給するラインを設けた自己走査型発光装置において、
前記スイッチ素子アレイと前記発光素子アレイとを、略平行に、かつ略直線状に配列し、
前記スイッチ素子アレイの配列ピッチを前記発光素子アレイの配列ピッチより小さくすることで前記スイッチ素子アレイに隙間を生じせしめ、前記隙間に前記発光装置の駆動に必要な端子を取り出すためのボンディングパッドを配置することで、前記発光装置の短辺寸法を小さくしたことを特徴とする自己走査型発光装置。 - 請求項1記載の自己走査型発光装置において、
前記電流供給ラインを、前記スイッチ素子アレイの側のボンディングパッドに引き出すため、一つの発光素子のゲートの形状を変更し、変更されたゲートの上を前記電流供給ラインを引き回した自己走査型発光装置。 - 請求項2記載の自己走査型発光装置において、
前記電流供給ラインの端子を取り出すためのボンディングパッドが、スイッチ素子アレイの端の隙間に配置される場合に、前記ゲート形状を変更する発光素子は、前記発光素子アレイの端に位置する発光素子である自己走査型発光装置。 - 請求項1記載の自己走査型発光装置において、
前記電流供給ラインの端子を取り出すためのボンディングパッドが、スイッチ素子アレイの略中央に配置される場合に、前記電流供給ラインを、前記スイッチ素子アレイの側の前記ボンディングパッドに引き出すため、前記発光素子アレイの略中央に位置する隣接する2個の発光素子間に前記電流供給ラインを引き回した自己走査型発光装置。 - スイッチング動作のためのしきい電圧またはしきい電流の制御電極を有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも1つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックパルスラインを接続して形成したスイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を供給するラインを設けた自己走査型発光装置において、
前記スイッチ素子アレイは、2個以上のスイッチ素子アレイ・ブロックで構成され、各ブロックのスイッチ素子の配列ピッチは前記発光素子アレイの配列ピッチより小さくなるように設定されており、
前記スイッチ素子アレイの両端の隙間と、前記ブロックの間の隙間とに、前記発光装置の駆動に必要な端子を取り出すためのボンディングパッドを配置した、ことを特徴とする自己走査型発光装置。 - 請求項5記載の自己走査型発光装置において、
前記両端の隙間の一方には、前記スイッチ素子アレイのスイッチング動作を開始させるスタートパルスのための端子を取り出すボンディングパッドが配置され、
前記両端の隙間の他方には、前記電源ラインの端子を取り出すためのボンディングパッドと、前記電流供給ラインの端子を取り出すためのボンディングパッドとが配置され、
前記スイッチ素子アレイ・ブロックの数は2つであり、前記ブロック間の隙間には、前記クロックパルスラインの端子を取り出すための少なくとも2個以上のボンディングパッドが配置されている自己走査型発光装置。 - 請求項6記載の自己走査型発光装置において、
前記電流供給ラインを、前記スイッチ素子アレイの側の前記ボンディングパッドに引き出すため、前記発光素子アレイの端に位置する発光素子のゲートの形状を変更し、変更されたゲートの上を前記電流供給ラインを引き回した自己走査型発光装置。 - 請求項5記載の自己走査型発光装置において、
前記両端の隙間の一方には、前記スイッチ素子アレイのスイッチング動作を開始させるスタートパルスのための端子を取り出すボンディングパッドが配置され、
前記両端の隙間の他方には、前記電源ラインの端子を取り出すためのボンディングパッドが配置され、
前記スイッチ素子アレイ・ブロックの数は4つであり、前記ブロック間の中央の隙間には、前記電流供給ラインの端子を取り出すためのボンディングパッドが配置され、
前記ブロック間の残りの隙間には、前記クロックパルスラインの端子を取り出すためのボンディングパッドが配置されている自己走査型発光装置。 - 請求項8記載の自己走査型発光装置において、
前記電流供給ラインを、前記スイッチ素子アレイの側の前記ボンディングパッドに引き出すため、前記発光素子アレイの略中央に位置する隣接する2個の発光素子間に前記電流供給ラインを引き回した自己走査型発光装置。 - 半導体基板上に集積して構成した請求項1〜9のいずれかに記載の自己走査型発光装置を、複数個、略一列,直線上に配列したことを特徴とする発光モジュール。
- 請求項10記載の発光モジュールとレンズアレイとを組み合わせて、感光ドラム表面に前記発光モジュールからの出力光が集光するように配置され、前記発光モジュール上に表示された画像情報が感光ドラム上に転写されるように構成されたことを特徴とする光プリンタ装置。
- 請求項10記載の発光モジュールとレンズアレイとを組み合わせて構成されたことを特徴とする光プリントヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25833995A JP3595044B2 (ja) | 1995-10-05 | 1995-10-05 | 自己走査型発光装置およびこれを用いた光プリンタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25833995A JP3595044B2 (ja) | 1995-10-05 | 1995-10-05 | 自己走査型発光装置およびこれを用いた光プリンタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0999583A JPH0999583A (ja) | 1997-04-15 |
JP3595044B2 true JP3595044B2 (ja) | 2004-12-02 |
Family
ID=17318875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25833995A Expired - Fee Related JP3595044B2 (ja) | 1995-10-05 | 1995-10-05 | 自己走査型発光装置およびこれを用いた光プリンタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3595044B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4092824B2 (ja) | 1999-09-21 | 2008-05-28 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップの配列方法 |
JP4362905B2 (ja) * | 1999-09-21 | 2009-11-11 | 富士ゼロックス株式会社 | 自己走査型発光装置、書き込み用光源および光プリンタ |
JP2001250980A (ja) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | 3端子発光サイリスタ |
JP4763404B2 (ja) * | 2005-09-27 | 2011-08-31 | 京セラ株式会社 | 発光装置および画像形成装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2577034B2 (ja) * | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
JP2577089B2 (ja) * | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
JP2683781B2 (ja) * | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
-
1995
- 1995-10-05 JP JP25833995A patent/JP3595044B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0999583A (ja) | 1997-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
US6180960B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
JP2807910B2 (ja) | 発光素子アレイ | |
US7330204B2 (en) | Self-scanning light-emitting element array and driving method of the same | |
JP2683781B2 (ja) | 発光装置 | |
JP3647968B2 (ja) | 自己走査型発光装置 | |
KR100781910B1 (ko) | 광 프린터 헤드의 점등 방법 | |
JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
JP5625778B2 (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5140932B2 (ja) | 自己走査型発光サイリスタアレイ | |
JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
JP3595044B2 (ja) | 自己走査型発光装置およびこれを用いた光プリンタ装置 | |
US6657651B2 (en) | Optical writing head and method of correcting the deviation of a line of light spots | |
US8729569B2 (en) | Light-emitting chip, print head and image forming apparatus | |
JP2004181741A (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
US8149259B2 (en) | Drive device, LED array, LED head, and image forming apparatus provided therewith | |
JP4281237B2 (ja) | 自己走査型発光素子アレイチップ | |
JP3224337B2 (ja) | 発光チップおよびこれを用いた発光装置 | |
JP3562884B2 (ja) | 自己走査型発光装置、光プリンタ用光源および光プリンタ | |
JP3604474B2 (ja) | 自己走査型発光装置 | |
JP2007157761A (ja) | 信号伝送路の接続構造および発光装置ならびに画像形成装置 | |
JPH11330541A (ja) | 端面発光素子 | |
JP3212497B2 (ja) | 自己走査型発光装置 | |
JP3212498B2 (ja) | 自己走査型発光装置およびその静電破壊防止用保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |