JP3214869B2 - リセット機能付き光機能素子 - Google Patents
リセット機能付き光機能素子Info
- Publication number
- JP3214869B2 JP3214869B2 JP17966391A JP17966391A JP3214869B2 JP 3214869 B2 JP3214869 B2 JP 3214869B2 JP 17966391 A JP17966391 A JP 17966391A JP 17966391 A JP17966391 A JP 17966391A JP 3214869 B2 JP3214869 B2 JP 3214869B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- reset
- optical
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光情報処理において有用
な、光論理演算、光動作ディジタルメモリ等の機能を有
する光機能素子に関する。
な、光論理演算、光動作ディジタルメモリ等の機能を有
する光機能素子に関する。
【０００２】
【従来の技術】従来より、集積型光機能素子として、図
１６に示すようなヘテロ接合フォトトランジスタと発光
ダイオードを集積したＩｎＧａＡｓＰ系の光メモリー素
子がある（Technical digest 20C3-2，Integrated O
ptics and Optical-fiberCommunication（IOOC） 198
9，Kobe，Japan)。この光メモリー素子は基板１００側
から、光を入射させ、基板１００上方へ出力光１０２を
出射させる構成のため、素子サイズに比べて基板１００
の厚さが厚く、基板裏面からの入力光１０１が基板表面
の各素子に到達する時に発生する隣接素子間での入力光
のクロストークや、基板１００のサポートの困難性、大
規模集積化における放熱の問題など、解決されるべき問
題点が多い。なお、図１６は集積型光機能素子の断面図
を示しているが、各層を判り易くするため、断面に斜線
は引いていない。
１６に示すようなヘテロ接合フォトトランジスタと発光
ダイオードを集積したＩｎＧａＡｓＰ系の光メモリー素
子がある（Technical digest 20C3-2，Integrated O
ptics and Optical-fiberCommunication（IOOC） 198
9，Kobe，Japan)。この光メモリー素子は基板１００側
から、光を入射させ、基板１００上方へ出力光１０２を
出射させる構成のため、素子サイズに比べて基板１００
の厚さが厚く、基板裏面からの入力光１０１が基板表面
の各素子に到達する時に発生する隣接素子間での入力光
のクロストークや、基板１００のサポートの困難性、大
規模集積化における放熱の問題など、解決されるべき問
題点が多い。なお、図１６は集積型光機能素子の断面図
を示しているが、各層を判り易くするため、断面に斜線
は引いていない。
【０００３】
【発明が解決しようとする課題】また、図１７に、公知
ではないが、既に提案されている光機能素子の素子構造
の一部切欠斜視断面図を示す。この光機能素子は、第一
伝導型半導体基板１１上に、それよりも広い禁制帯幅を
有する第１伝導型半導体層（エミッタ層）１２、それよ
り狭い禁制帯幅の第２伝導型半導体層（ベース層）１
３、これと同一禁制帯幅の第一伝導型半導体層（コレク
タ層）１４が順次積層されて、受光部２をなし、その上
部に第一伝導型半導体基板１１より広い禁制帯幅の第一
伝導型半導体層１５、それと同一の禁制帯幅の第２伝導
型半導体層１６が積層されて発光部３をなし、その上部
に第２伝導型の半導体層１７、第２電極１８が順次積層
されている。また、基板１１の裏面には第１電極１０が
設けられ、上部に設けられた第２電極１８には光入出力
用窓部１９が開いて、第２伝導型の半導体層１６が露出
している構造を有する。
ではないが、既に提案されている光機能素子の素子構造
の一部切欠斜視断面図を示す。この光機能素子は、第一
伝導型半導体基板１１上に、それよりも広い禁制帯幅を
有する第１伝導型半導体層（エミッタ層）１２、それよ
り狭い禁制帯幅の第２伝導型半導体層（ベース層）１
３、これと同一禁制帯幅の第一伝導型半導体層（コレク
タ層）１４が順次積層されて、受光部２をなし、その上
部に第一伝導型半導体基板１１より広い禁制帯幅の第一
伝導型半導体層１５、それと同一の禁制帯幅の第２伝導
型半導体層１６が積層されて発光部３をなし、その上部
に第２伝導型の半導体層１７、第２電極１８が順次積層
されている。また、基板１１の裏面には第１電極１０が
設けられ、上部に設けられた第２電極１８には光入出力
用窓部１９が開いて、第２伝導型の半導体層１６が露出
している構造を有する。
【０００４】図１８はこの光機能素子の駆動回路であ
り、電圧源２１、負荷抵抗２２、光機能素子２３をそれ
ぞれ直列に接続する。図１９〜図２１はそれぞれ横軸に
光入力、縦軸に光出力の光強度をとり、図１８の駆動方
法を用いたときの光入出力特性を示したものである。図
１８における電圧源２１の電圧および、負荷抵抗２２あ
るいは光機能素子固有の内部抵抗に依存して、光入出力
関係における動作モードが変化して、光入出力窓１９に
光を照射することにより、図１９の光メモリモード、図
２０の光双安定モード、図２１の光微分利得モードのい
ずれかの入出力関係により、同一の入出力窓１９から光
が出力される。
り、電圧源２１、負荷抵抗２２、光機能素子２３をそれ
ぞれ直列に接続する。図１９〜図２１はそれぞれ横軸に
光入力、縦軸に光出力の光強度をとり、図１８の駆動方
法を用いたときの光入出力特性を示したものである。図
１８における電圧源２１の電圧および、負荷抵抗２２あ
るいは光機能素子固有の内部抵抗に依存して、光入出力
関係における動作モードが変化して、光入出力窓１９に
光を照射することにより、図１９の光メモリモード、図
２０の光双安定モード、図２１の光微分利得モードのい
ずれかの入出力関係により、同一の入出力窓１９から光
が出力される。
【０００５】光メモリモードとは、ある光強度以上の光
入力があった時に素子がオン状態になり発光し、その後
入力光が０になった場合でもオン状態を維持する特性、
光双安定モードは光の増減で異なる経路を通過する特
性、光微分利得モードは増加型の関数形を有し発光出力
が飽和する特性である。これらのモードにおける素子動
作はしきい値動作ともよばれ、ブール代数における論理
和（ＯＲ）および論理積（ＡＮＤ）の論理演算が可能で
ある。
入力があった時に素子がオン状態になり発光し、その後
入力光が０になった場合でもオン状態を維持する特性、
光双安定モードは光の増減で異なる経路を通過する特
性、光微分利得モードは増加型の関数形を有し発光出力
が飽和する特性である。これらのモードにおける素子動
作はしきい値動作ともよばれ、ブール代数における論理
和（ＯＲ）および論理積（ＡＮＤ）の論理演算が可能で
ある。
【０００６】光メモリモードではさらに記憶素子として
の用途も有用であるが、演算結果の内容の更新を行うに
は、オン状態を維持している素子をオフ状態に復帰する
必要がある。光メモリモードでは入力光を０にしてもオ
ン状態を保持しているため、オフ状態に復帰するには、
素子の電源供給を遮断する必要があり、電気的な制御を
しなければならない問題点がある。
の用途も有用であるが、演算結果の内容の更新を行うに
は、オン状態を維持している素子をオフ状態に復帰する
必要がある。光メモリモードでは入力光を０にしてもオ
ン状態を保持しているため、オフ状態に復帰するには、
素子の電源供給を遮断する必要があり、電気的な制御を
しなければならない問題点がある。
【０００７】本発明は上記問題点に鑑みてなされたもの
であって、電源電圧および負荷抵抗の適当な選択によっ
て光メモリモードに設定された光機能素子において、第
一の光入力で演算等を行いオン状態を保持している光機
能素子を、第二の光入力でオフ状態に復帰することが可
能なリセット機能を持つ光機能素子を提供することを目
的とする。
であって、電源電圧および負荷抵抗の適当な選択によっ
て光メモリモードに設定された光機能素子において、第
一の光入力で演算等を行いオン状態を保持している光機
能素子を、第二の光入力でオフ状態に復帰することが可
能なリセット機能を持つ光機能素子を提供することを目
的とする。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
光機能素子部とリセット用受光部とが同一基板上に形成
された構成となっている。光機能素子部は、半導体基板
上に受光部があり、さらにその上に発光部があり、該発
光部側に設けられた窓部より入力光および出力光が入出
し、前記発光部を構成する半導体材料の禁制帯幅は入力
光の主ピークエネルギーより大きく、前記受光部を構成
する半導体材料の禁制帯幅は入力光の主ピークエネルギ
ーに等しいかそれより小さく、前記発光部から発生した
出力光の一部が受光部に帰還し前記受光部で吸収される
光帰還効果により入力光と出力光の間に非線形な応答を
有する構成となっている。また、前記発光部および前記
リセット用受光部が隣接して相対する側の素子側面は、
電気的に分離され、それぞれの上部に光の入出力が可能
な窓が開けられた電極が積層され、電極は互いに電気的
に接続されている。
光機能素子部とリセット用受光部とが同一基板上に形成
された構成となっている。光機能素子部は、半導体基板
上に受光部があり、さらにその上に発光部があり、該発
光部側に設けられた窓部より入力光および出力光が入出
し、前記発光部を構成する半導体材料の禁制帯幅は入力
光の主ピークエネルギーより大きく、前記受光部を構成
する半導体材料の禁制帯幅は入力光の主ピークエネルギ
ーに等しいかそれより小さく、前記発光部から発生した
出力光の一部が受光部に帰還し前記受光部で吸収される
光帰還効果により入力光と出力光の間に非線形な応答を
有する構成となっている。また、前記発光部および前記
リセット用受光部が隣接して相対する側の素子側面は、
電気的に分離され、それぞれの上部に光の入出力が可能
な窓が開けられた電極が積層され、電極は互いに電気的
に接続されている。
【０００９】図１は前記目的を達成するための、本発明
におけるリセット機能付き光機能素子の等価回路であ
る。前述の光機能素子４１にＨＰＴ（ヘテロ接合フォト
トランジスタ）４２が並列に接続されており、電極４３
および４４に定電圧電源を接続し、ＨＰＴ４２に光を入
射することによりＨＰＴ４２の抵抗が下がり、光機能素
子４１が短絡された状態となり、光機能素子への印加電
圧が降下するように構成されている。
におけるリセット機能付き光機能素子の等価回路であ
る。前述の光機能素子４１にＨＰＴ（ヘテロ接合フォト
トランジスタ）４２が並列に接続されており、電極４３
および４４に定電圧電源を接続し、ＨＰＴ４２に光を入
射することによりＨＰＴ４２の抵抗が下がり、光機能素
子４１が短絡された状態となり、光機能素子への印加電
圧が降下するように構成されている。
【００１０】本発明は図１の等価回路に基づくものであ
り、図２に本発明のリセット機能付き光機能素子の基本
構造の一部切欠斜視断面図を示す。裏面に電極１０が積
層された第一伝導型半導体基板１１上に、それよりも広
い禁制帯幅を有する第１伝導型半導体層（エミッタ層）
１２、それより狭い禁制帯幅の第２伝導型半導体層（ベ
ース層）１３、これと同一禁制帯幅の第一伝導型半導体
層（コレクタ層）１４が順次積層されて、受光部２を構
成している。その上部には、第一伝導型半導体基板１１
より広い禁制帯幅の第一伝導型半導体層１５、それと同
一の禁制帯幅の第２伝導型半導体層１６が積層されて発
光部３を構成している。その上部には、前記第２伝導型
半導体層１６よりもせまい禁制帯幅の第２伝導型の半導
体層１７、絶縁させるための絶縁層５７ａ、第２電極１
８ａがそれぞれ積層されている。第２電極１８ａには光
入出力用窓１９が開いて、第２伝導型の半導体層１６が
露出している。これらの構成により光機能素子部１が形
成されている。
り、図２に本発明のリセット機能付き光機能素子の基本
構造の一部切欠斜視断面図を示す。裏面に電極１０が積
層された第一伝導型半導体基板１１上に、それよりも広
い禁制帯幅を有する第１伝導型半導体層（エミッタ層）
１２、それより狭い禁制帯幅の第２伝導型半導体層（ベ
ース層）１３、これと同一禁制帯幅の第一伝導型半導体
層（コレクタ層）１４が順次積層されて、受光部２を構
成している。その上部には、第一伝導型半導体基板１１
より広い禁制帯幅の第一伝導型半導体層１５、それと同
一の禁制帯幅の第２伝導型半導体層１６が積層されて発
光部３を構成している。その上部には、前記第２伝導型
半導体層１６よりもせまい禁制帯幅の第２伝導型の半導
体層１７、絶縁させるための絶縁層５７ａ、第２電極１
８ａがそれぞれ積層されている。第２電極１８ａには光
入出力用窓１９が開いて、第２伝導型の半導体層１６が
露出している。これらの構成により光機能素子部１が形
成されている。
【００１１】また、その同一半導体基板１１上で、光機
能素子部１に隣接する領域には、半導体基板１１よりも
広い禁制帯幅を有する第１伝導型半導体層（エミッタ
層）５２、それより狭い禁制帯幅の第２伝導型半導体層
（ベース層）５３、これと同一禁制帯幅の第一伝導型半
導体層（コレクタ層）５４、絶縁層５７ｂ、第２電極ｂ
が順次積層されてリセット用受光部４を構成している。
第２電極ｂの上部には、リセット用窓２０が開口されて
おり、第一伝導型半導体層５４上面が露出している。ま
た、光機能素子部１とリセット用受光部４の間には少な
くともエミッタ層５２に達する溝５６が形成されてい
る。溝５６の底には絶縁層５７ｃが設けられている。な
お、第２電極１８ａと第２電極１８ｂとは、溝５６側面
に設けられた電極線により、電気的に接続された構造を
有する。
能素子部１に隣接する領域には、半導体基板１１よりも
広い禁制帯幅を有する第１伝導型半導体層（エミッタ
層）５２、それより狭い禁制帯幅の第２伝導型半導体層
（ベース層）５３、これと同一禁制帯幅の第一伝導型半
導体層（コレクタ層）５４、絶縁層５７ｂ、第２電極ｂ
が順次積層されてリセット用受光部４を構成している。
第２電極ｂの上部には、リセット用窓２０が開口されて
おり、第一伝導型半導体層５４上面が露出している。ま
た、光機能素子部１とリセット用受光部４の間には少な
くともエミッタ層５２に達する溝５６が形成されてい
る。溝５６の底には絶縁層５７ｃが設けられている。な
お、第２電極１８ａと第２電極１８ｂとは、溝５６側面
に設けられた電極線により、電気的に接続された構造を
有する。
【００１２】
【作用】上記発明では、光メモリモードにおいて光機能
素子部１がオン状態を保持しているときに、リセット用
窓２０（図１においては、ＨＰＴ４２）にリセット光を
照射することにより、リセット用受光部４（ＨＰＴ４
２）に電流が流れて光機能素子両端の印加電圧が降下す
ることにより、オフ状態に復帰し光リセット動作が実現
する。さらに、光メモリ、光双安定および光微分利得の
全モードにおいては、同一の素子構造において、リセッ
ト用窓２０に十分強い光が入射された状態にある時に
は、光機能素子部１に電源が接続されていない状態と等
価であるため、光入出力用窓１９への光入力の有無によ
らず光出力が抑制され、光により光出力を禁止する光出
力禁止動作も実現する。
素子部１がオン状態を保持しているときに、リセット用
窓２０（図１においては、ＨＰＴ４２）にリセット光を
照射することにより、リセット用受光部４（ＨＰＴ４
２）に電流が流れて光機能素子両端の印加電圧が降下す
ることにより、オフ状態に復帰し光リセット動作が実現
する。さらに、光メモリ、光双安定および光微分利得の
全モードにおいては、同一の素子構造において、リセッ
ト用窓２０に十分強い光が入射された状態にある時に
は、光機能素子部１に電源が接続されていない状態と等
価であるため、光入出力用窓１９への光入力の有無によ
らず光出力が抑制され、光により光出力を禁止する光出
力禁止動作も実現する。
【００１３】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図３は本発明における第１実施例を示す
光機能素子の構造の平面図（ａ）及び断面図（ｂ）であ
る。光機能素子部１は、受光部２および発光部３の順序
で形成された構造である。受光部２は裏面にｎ型オーミ
ック電極６０が積層されたｎ型ＧａＡｓ基板６１上にｎ
型ＡｌxＧａ1-xＡｓ層（エミッタ層）６２、ｐ型ＧａＡ
ｓ層（ベース層）６３、ｎ型ＧａＡｓ層（コレクタ層）
６４がこの順序で積層されて構成されている。発光部３
は受光部２の上にｎ型ＡｌyＧａ1-yＡｓ層６５、ｐ型Ａ
ｌyＧａ1-yＡｓ層６６、ｐ型ＧａＡｓ層（キャップ層）
６７、ｐ型オーミック電極６８がこの順序で積層されて
構成されている。
光機能素子の構造の平面図（ａ）及び断面図（ｂ）であ
る。光機能素子部１は、受光部２および発光部３の順序
で形成された構造である。受光部２は裏面にｎ型オーミ
ック電極６０が積層されたｎ型ＧａＡｓ基板６１上にｎ
型ＡｌxＧａ1-xＡｓ層（エミッタ層）６２、ｐ型ＧａＡ
ｓ層（ベース層）６３、ｎ型ＧａＡｓ層（コレクタ層）
６４がこの順序で積層されて構成されている。発光部３
は受光部２の上にｎ型ＡｌyＧａ1-yＡｓ層６５、ｐ型Ａ
ｌyＧａ1-yＡｓ層６６、ｐ型ＧａＡｓ層（キャップ層）
６７、ｐ型オーミック電極６８がこの順序で積層されて
構成されている。
【００１４】リセット用受光部４は光機能素子１と隣接
して同一ｎ型ＡｌxＧａ1-xＡｓ層（エミッタ層）６２上
に、ｐ型ＧａＡｓ層（ベース層）７３、ｎ型ＧａＡｓ層
（コレクタ層）７４、をこの順序で積層したヘテロ接合
フォトトランジスタ（ＨＰＴ）の構造からなる。光機能
素子１およびリセット用受光部４がなす間隙にはｎ型Ａ
ｌxＧａ1-xＡｓ層（エミッタ層）６２上面までに達する
溝７０を有している。溝７０における光機能素子１とリ
セット用受光部４のそれぞれ側面およびｎ型ＡｌxＧａ
1-xＡｓ層（エミッタ層）６２上面には絶縁層４６が積
層されている。その絶縁層４６の上部及び光機能素子１
とリセット用受光部４には、それらを共に覆う電極６８
が積層されている。それら電極６８は、ｐ型ＧａＡｓ層
６７およびｎ型ＧａＡｓ層（コレクタ層）７４に接触し
て、それぞれの上面が露出した光入出力用窓１９および
リセット用窓２０が開いた構造を有する。以下の実施例
ではＡｌＧａＡｓ層における組成ｘ，ｙはｘ＝ｙ＝０．
４の場合を示しているが０．２≦ｘ≦ｙ≦０．５なる関
係で組成ｘ，ｙを決めることができる。
して同一ｎ型ＡｌxＧａ1-xＡｓ層（エミッタ層）６２上
に、ｐ型ＧａＡｓ層（ベース層）７３、ｎ型ＧａＡｓ層
（コレクタ層）７４、をこの順序で積層したヘテロ接合
フォトトランジスタ（ＨＰＴ）の構造からなる。光機能
素子１およびリセット用受光部４がなす間隙にはｎ型Ａ
ｌxＧａ1-xＡｓ層（エミッタ層）６２上面までに達する
溝７０を有している。溝７０における光機能素子１とリ
セット用受光部４のそれぞれ側面およびｎ型ＡｌxＧａ
1-xＡｓ層（エミッタ層）６２上面には絶縁層４６が積
層されている。その絶縁層４６の上部及び光機能素子１
とリセット用受光部４には、それらを共に覆う電極６８
が積層されている。それら電極６８は、ｐ型ＧａＡｓ層
６７およびｎ型ＧａＡｓ層（コレクタ層）７４に接触し
て、それぞれの上面が露出した光入出力用窓１９および
リセット用窓２０が開いた構造を有する。以下の実施例
ではＡｌＧａＡｓ層における組成ｘ，ｙはｘ＝ｙ＝０．
４の場合を示しているが０．２≦ｘ≦ｙ≦０．５なる関
係で組成ｘ，ｙを決めることができる。
【００１５】第１実施例における光機能素子の製作過程
を、図３（ｂ）および図４〜図８に基づいて説明する。
なお、図４〜図８はそれぞれ光機能素子の製作過程を示
す図であり、図４〜図６は断面図、図７及び図８は平面
図である。まず、図４に示すように、ｎ型ＧａＡｓ基板
６１上にＭＯＶＰＥ法により、順次、ｎ型Ａｌ0.4Ｇａ
0.6Ａｓ層（エミッタ層）６２を１μｍ、ｐ型ＧａＡｓ
層（ベース層）６３を０．１μｍ、ｎ型ＧａＡｓ層（コ
レクタ層）６４を１μｍ、ｎ型Ａｌ0.4Ｇａ0.6Ａｓ層
（ＬＥＤカソード）６５を１μｍ、ｐ型Ａｌ0.4Ｇａ0. 6
Ａｓ層（ＬＥＤアノード）６６を１μｍ、およびｐ型Ｇ
ａＡｓ層（キャップ層）６７を０．２μｍ、順次積層す
る。
を、図３（ｂ）および図４〜図８に基づいて説明する。
なお、図４〜図８はそれぞれ光機能素子の製作過程を示
す図であり、図４〜図６は断面図、図７及び図８は平面
図である。まず、図４に示すように、ｎ型ＧａＡｓ基板
６１上にＭＯＶＰＥ法により、順次、ｎ型Ａｌ0.4Ｇａ
0.6Ａｓ層（エミッタ層）６２を１μｍ、ｐ型ＧａＡｓ
層（ベース層）６３を０．１μｍ、ｎ型ＧａＡｓ層（コ
レクタ層）６４を１μｍ、ｎ型Ａｌ0.4Ｇａ0.6Ａｓ層
（ＬＥＤカソード）６５を１μｍ、ｐ型Ａｌ0.4Ｇａ0. 6
Ａｓ層（ＬＥＤアノード）６６を１μｍ、およびｐ型Ｇ
ａＡｓ層（キャップ層）６７を０．２μｍ、順次積層す
る。
【００１６】次に、図５に示すようにＲＩＢＥ法により
幅２０μｍの溝７０をｎ型Ａｌ0.4Ｇａ0.6Ａｓ層（エミ
ッタ層）６２上面に達する深さまで形成する。次いで、
図６に示すように、２分された層構造の一方のみをＲＩ
ＢＥ法により、ｎ型ＧａＡｓ層（コレクタ層）６４の上
面までエッチングして、ＨＰＴ構造の第２受光部を形成
する。もう一方の層構造は光機能素子部１とする。光機
能素子部１において、ｐ型ＧａＡｓ層（キャップ層）６
７をエッチングして、ｐ型Ａｌ0. 4Ｇａ0.6Ａｓ層６６上
面にまで達する６０μｍ角の光入出力用窓１９を形成す
る。
幅２０μｍの溝７０をｎ型Ａｌ0.4Ｇａ0.6Ａｓ層（エミ
ッタ層）６２上面に達する深さまで形成する。次いで、
図６に示すように、２分された層構造の一方のみをＲＩ
ＢＥ法により、ｎ型ＧａＡｓ層（コレクタ層）６４の上
面までエッチングして、ＨＰＴ構造の第２受光部を形成
する。もう一方の層構造は光機能素子部１とする。光機
能素子部１において、ｐ型ＧａＡｓ層（キャップ層）６
７をエッチングして、ｐ型Ａｌ0. 4Ｇａ0.6Ａｓ層６６上
面にまで達する６０μｍ角の光入出力用窓１９を形成す
る。
【００１７】次いで、素子上面全体にＳｉＯ2絶縁層４
６を積層した後、光機能素子１および第２受光部４上面
のＳｉＯ2絶縁層４６を９０μｍ角の正方形状にエッチ
ングしてそれぞれｐ型Ａｌ0.4Ｇａ0.6Ａｓ層６６とｎ型
ＧａＡｓ層（コレクタ）層７４上面を露出した開口部７
１を形成する。
６を積層した後、光機能素子１および第２受光部４上面
のＳｉＯ2絶縁層４６を９０μｍ角の正方形状にエッチ
ングしてそれぞれｐ型Ａｌ0.4Ｇａ0.6Ａｓ層６６とｎ型
ＧａＡｓ層（コレクタ）層７４上面を露出した開口部７
１を形成する。
【００１８】次いで、図８に示すように、その上部に陽
極としてオーミック電極（Ｃｒ／Ａｕ）電極６８を積層
し、ＳｉＯ2絶縁層４６の開口部７１の内側に６０μｍ
角の正方形状の光入出力用窓１９およびリセット用窓２
０をエッチングにより形成し、それぞれｎ型Ａｌ0.4Ｇ
ａ0.6Ａｓ層６６とｐ型ＧａＡｓ（コレクタ）層７４上
面を露出させる。最後に、図３（ｂ）に示すように、半
導体基板６１裏面に陰極としてｎ型オーミック電極（Ａ
ｕＧｅ／Ｎｉ／Ａｕ）６０を形成して製作工程を終了す
る。
極としてオーミック電極（Ｃｒ／Ａｕ）電極６８を積層
し、ＳｉＯ2絶縁層４６の開口部７１の内側に６０μｍ
角の正方形状の光入出力用窓１９およびリセット用窓２
０をエッチングにより形成し、それぞれｎ型Ａｌ0.4Ｇ
ａ0.6Ａｓ層６６とｐ型ＧａＡｓ（コレクタ）層７４上
面を露出させる。最後に、図３（ｂ）に示すように、半
導体基板６１裏面に陰極としてｎ型オーミック電極（Ａ
ｕＧｅ／Ｎｉ／Ａｕ）６０を形成して製作工程を終了す
る。
【００１９】図１５はこの構造の素子の入出力特性を示
した図である。横軸は時間、縦軸は入出力光の光強度
（任意単位）、ＰINは光入出力用窓１９への入射光、Ｐ
OUTは光入出力用窓１９からの出射光、ＰRはリセット用
窓２０への入射光である。時間軸上の（ａ）〜（ｄ）は
次に説明する動作が行われる時刻を示す。
した図である。横軸は時間、縦軸は入出力光の光強度
（任意単位）、ＰINは光入出力用窓１９への入射光、Ｐ
OUTは光入出力用窓１９からの出射光、ＰRはリセット用
窓２０への入射光である。時間軸上の（ａ）〜（ｄ）は
次に説明する動作が行われる時刻を示す。
【００２０】素子の電極に電圧を印加し、（ａ）光入出
力用窓１９のみに光を照射して（ＰIN＞０）素子をオン
状態として光入出力用窓１９より発光させ（ＰOUT＞
０）、（ｂ）光源を遮断しても発光が維持している状態
となるように電源電圧を調節し、（ｃ）リセット用受光
部４のリセット用窓２０に光を照射することにより（Ｐ
R＞０）リセット用受光部４のＨＰＴは導通状態とな
り、光機能素子部１は印加電圧が降下してオフ状態に復
帰し、リセット動作（ＰOUT＝０）が得られた。また、
（ｄ）リセット用窓２０に光を照射している状態（ＰR
＞０）で光入出力用窓１９に光を照射しても（ＰIN＞
０）、光入出力用窓１９からの発光がなく（ＰOUT＝
０）、光出力禁止動作も得られた。
力用窓１９のみに光を照射して（ＰIN＞０）素子をオン
状態として光入出力用窓１９より発光させ（ＰOUT＞
０）、（ｂ）光源を遮断しても発光が維持している状態
となるように電源電圧を調節し、（ｃ）リセット用受光
部４のリセット用窓２０に光を照射することにより（Ｐ
R＞０）リセット用受光部４のＨＰＴは導通状態とな
り、光機能素子部１は印加電圧が降下してオフ状態に復
帰し、リセット動作（ＰOUT＝０）が得られた。また、
（ｄ）リセット用窓２０に光を照射している状態（ＰR
＞０）で光入出力用窓１９に光を照射しても（ＰIN＞
０）、光入出力用窓１９からの発光がなく（ＰOUT＝
０）、光出力禁止動作も得られた。
【００２１】（第２実施例）図９は本発明の第２実施例
におけるリセット機能付き光機能素子の構造の断面図で
ある。この第２実施例は、前記第１実施例における素子
構造の溝７０の形成において、ｎ型ＧａＡｓ基板６１上
面までエッチングして、光機能素子１とリセット用受光
部４のｎ型Ａｌ0.4Ｇａ0.6Ａｓ層（エミッタ層）６２を
分離したもので、その他の構造は、第１実施例と同一で
ある。この実施例によれば、受光部２およびリセット用
受光部４相互の光のリークがなくなり、その結果、より
低い入射光光強度でリセット動作が可能となった。
におけるリセット機能付き光機能素子の構造の断面図で
ある。この第２実施例は、前記第１実施例における素子
構造の溝７０の形成において、ｎ型ＧａＡｓ基板６１上
面までエッチングして、光機能素子１とリセット用受光
部４のｎ型Ａｌ0.4Ｇａ0.6Ａｓ層（エミッタ層）６２を
分離したもので、その他の構造は、第１実施例と同一で
ある。この実施例によれば、受光部２およびリセット用
受光部４相互の光のリークがなくなり、その結果、より
低い入射光光強度でリセット動作が可能となった。
【００２２】（第３実施例）図１０に示す第３実施例
は、前記第２実施例におけるリセット機能付き光機能素
子を２次元アレー状に配列した構造に拡張したものであ
り、平面図を示したものである。図１０は一個のリセッ
ト機能付き光機能素子の光機能素子部（Ａ）とリセット
用受光部（Ｂ）のペアが他の素子のペアと同じ向きで配
置させる場合の平面図である。図１１は、隣接する光機
能素子部（Ａ）の断面図（図１０のＸ−Ｘ断面図）であ
る。ｎ型ＧａＡｓ基板６１上に抵抗層８０を積層し、そ
の上部に第１実施例または第２実施例と同様の素子構造
を持つ一組のリセット用受光部４および光機能素子部１
からなるリセット機能付き光機能素子を有し、他の組の
リセット機能付き光機能素子とはｎ型ＧａＡｓ基板６１
上面までエッチングして抵抗層８０が異なる素子間では
分離された構造を有している。
は、前記第２実施例におけるリセット機能付き光機能素
子を２次元アレー状に配列した構造に拡張したものであ
り、平面図を示したものである。図１０は一個のリセッ
ト機能付き光機能素子の光機能素子部（Ａ）とリセット
用受光部（Ｂ）のペアが他の素子のペアと同じ向きで配
置させる場合の平面図である。図１１は、隣接する光機
能素子部（Ａ）の断面図（図１０のＸ−Ｘ断面図）であ
る。ｎ型ＧａＡｓ基板６１上に抵抗層８０を積層し、そ
の上部に第１実施例または第２実施例と同様の素子構造
を持つ一組のリセット用受光部４および光機能素子部１
からなるリセット機能付き光機能素子を有し、他の組の
リセット機能付き光機能素子とはｎ型ＧａＡｓ基板６１
上面までエッチングして抵抗層８０が異なる素子間では
分離された構造を有している。
【００２３】図１２は一個のリセット機能付き光機能素
子の断面図で、ｎ型ＧａＡｓ基板６１上に抵抗層８０を
積層し、その上部に第１実施例または第２実施例と同様
の素子構造を持つ一組のリセット用受光部４および光機
能素子部１を積層し、素子内の抵抗層８０は分離されて
いない構造を有する。抵抗層８０を持たない一組のリセ
ット用受光部４および光機能素子部１からなるリセット
機能付き光機能素子アレー化した場合、素子が互いに隣
接することにより、リセット時のリセット用受光部４が
他の素子の光機能素子部１もリセットして誤動作が発生
するが、抵抗層８０を設けることにより各組のリセット
機能付き光機能素子は電気的に独立にバイアスされ誤動
作が排除できる利点がある。
子の断面図で、ｎ型ＧａＡｓ基板６１上に抵抗層８０を
積層し、その上部に第１実施例または第２実施例と同様
の素子構造を持つ一組のリセット用受光部４および光機
能素子部１を積層し、素子内の抵抗層８０は分離されて
いない構造を有する。抵抗層８０を持たない一組のリセ
ット用受光部４および光機能素子部１からなるリセット
機能付き光機能素子アレー化した場合、素子が互いに隣
接することにより、リセット時のリセット用受光部４が
他の素子の光機能素子部１もリセットして誤動作が発生
するが、抵抗層８０を設けることにより各組のリセット
機能付き光機能素子は電気的に独立にバイアスされ誤動
作が排除できる利点がある。
【００２４】（第４実施例）図１３は第４実施例におけ
るリセット機能付き光機能素子の構造の平面図で（Ａ）
は光機能素子部、（Ｂ）はリセット用受光部の位置を示
す。第４実施例では、一個のリセット用受光部（Ｂ）の
４近傍にそれぞれ１個づつ光機能素子部（Ａ）を配置し
たもので、素子周縁の破線８１は一組の素子と他の組の
素子との境界である。素子内においては前述の第１実施
例〜第３実施例と同様の同一の抵抗層に光機能素子部
（Ａ）とリセット用受光部（Ｂ）が形成されている。こ
の構成により、一個のリセット用受光部（Ｂ）のリセッ
ト用窓２０への光入力で隣接する複数の光機能素子部
（Ｂ）のリセットが可能となり、より複雑な光論理演算
等の処理が可能となった。
るリセット機能付き光機能素子の構造の平面図で（Ａ）
は光機能素子部、（Ｂ）はリセット用受光部の位置を示
す。第４実施例では、一個のリセット用受光部（Ｂ）の
４近傍にそれぞれ１個づつ光機能素子部（Ａ）を配置し
たもので、素子周縁の破線８１は一組の素子と他の組の
素子との境界である。素子内においては前述の第１実施
例〜第３実施例と同様の同一の抵抗層に光機能素子部
（Ａ）とリセット用受光部（Ｂ）が形成されている。こ
の構成により、一個のリセット用受光部（Ｂ）のリセッ
ト用窓２０への光入力で隣接する複数の光機能素子部
（Ｂ）のリセットが可能となり、より複雑な光論理演算
等の処理が可能となった。
【００２５】（第５実施例）図１４は第５実施例のリセ
ット機能付き光機能素子の構造の断面図である。受光部
２の上部にｎ型Ａｌ0.6Ｇａ0.4Ａｓ層（クラッド層）６
５を１μｍ、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ層６６を０．１μ
ｍ、ｐ型Ａｌ0.6Ｇａ0.4Ａｓ層６９を１μｍ、ｐ型Ｇａ
Ａｓ層６７を０．２μｍを積層し、新たにｐ型Ａｌ0.6
Ｇａ0.4Ａｓ層（クラッド層）６９を挿入して発光部３
をダブルヘテロ構造にしたものである。ダブルヘテロ構
造のＬＥＤは、ｐｎ接合型ＬＥＤに比べ発光効率が高
く、光機能素子部１はより低い入力光で動作し、またよ
り高い発光強度の出力光のリセット機能付き光機能素子
が得られる利点がある。
ット機能付き光機能素子の構造の断面図である。受光部
２の上部にｎ型Ａｌ0.6Ｇａ0.4Ａｓ層（クラッド層）６
５を１μｍ、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ層６６を０．１μ
ｍ、ｐ型Ａｌ0.6Ｇａ0.4Ａｓ層６９を１μｍ、ｐ型Ｇａ
Ａｓ層６７を０．２μｍを積層し、新たにｐ型Ａｌ0.6
Ｇａ0.4Ａｓ層（クラッド層）６９を挿入して発光部３
をダブルヘテロ構造にしたものである。ダブルヘテロ構
造のＬＥＤは、ｐｎ接合型ＬＥＤに比べ発光効率が高
く、光機能素子部１はより低い入力光で動作し、またよ
り高い発光強度の出力光のリセット機能付き光機能素子
が得られる利点がある。
【００２６】
【発明の効果】請求項１記載の発明によれば、光メモリ
モードにおいてオン状態にある非線形応答部を、第二の
受光部への光照射によりオフ状態に復帰することが可能
となり、光によるリセット動作が可能である光機能素子
を提供することができた。
モードにおいてオン状態にある非線形応答部を、第二の
受光部への光照射によりオフ状態に復帰することが可能
となり、光によるリセット動作が可能である光機能素子
を提供することができた。
【図１】本発明におけるリセット機能付き光機能素子の
等価回路である。
等価回路である。
【図２】本発明における素子の基本構造の斜視図であ
る。
る。
【図３】（ａ）は第１実施例の素子の平面図、（ｂ）は
第１実施例の素子の断面図である。
第１実施例の素子の断面図である。
【図４】実施例１の素子の製作過程を示す断面図であ
る。
る。
【図５】実施例１の素子の製作過程を示す断面図であ
る。
る。
【図６】実施例１の素子の製作過程を示す断面図であ
る。
る。
【図７】実施例１の素子の製作過程を示す平面図であ
る。
る。
【図８】実施例１の素子の製作過程を示す平面図であ
る。
る。
【図９】第２実施例の素子の断面図である。
【図１０】第３実施例の素子の平面図である。
【図１１】第３実施例の素子の断面図である。
【図１２】第３実施例の素子の断面図である。
【図１３】第４実施例の素子の平面図である。
【図１４】第５実施例の素子の断面図である。
【図１５】本素子のリセット動作および光出力禁止動作
の光入出力関係を示す図である。
の光入出力関係を示す図である。
【図１６】従来の光機能素子の断面図である。
【図１７】既に提案された光機能素子の斜視図である。
【図１８】光機能素子の駆動回路図である。
【図１９】光機能素子の光入出力特性の光メモリモード
を示す図である。
を示す図である。
【図２０】光機能素子の光入出力特性の光双安定モード
を示す図である。
を示す図である。
【図２１】光機能素子の光入出力特性の光微分利得モー
ドを示す図である。
ドを示す図である。
１ 光機能素子部 ２ 発光部 ３ 受光部 ４ リセット用受光部 １０ 電極 １１ 第１伝導型の基板 １２ 第１伝導型半導体層（エミッタ層） １３ 第２伝導型半導体層（ベース層） １４ 第１伝導型半導体層（コレクタ層） １５ 第１伝導型半導体層 １６ 第２伝導型半導体層 １７ 第２伝導型半導体層（キャップ層） １８ａ，１８ｂ 電極 １９ 光入出力用窓 ２０ リセット用窓 ４１ 光機能素子 ４２ ＨＰＴ ４３，４４ 電極 ５２ 第１伝導型半導体層（エミッタ層） ５３ 第２伝導型半導体層（ベース層） ５４ 第１伝導型半導体層（コレクタ層） ５６ 溝 ５７ａ，５７ｂ，５７ｃ 絶縁層 ８０ 抵抗層
フロントページの続き (72)発明者 山口 清 宮城県名取市高舘熊野堂字余方上５番地 の10・リコー応用電子研究所株式会社内 (72)発明者 大沢 康宏 宮城県名取市高舘熊野堂字余方上５番地 の10・リコー応用電子研究所株式会社内 (72)発明者 佐藤 史朗 宮城県名取市高舘熊野堂字余方上５番地 の10・リコー応用電子研究所株式会社内 (56)参考文献 特開 平３−274030（ＪＰ，Ａ) 特開 平４−336474（ＪＰ，Ａ) 特開 平２−10770（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/15 G02F 3/00 501 H01L 31/12
Claims (1)
- 【請求項１】半導体基板上に受光部があり、さらにその
上に発光部があり、該発光部側に設けられた窓部より入
力光および出力光が入出し、前記発光部を構成する半導
体材料の禁制帯幅は入力光の主ピークエネルギーより大
きく、前記受光部を構成する半導体材料の禁制帯幅は入
力光の主ピークエネルギーに等しいかそれより小さく、
前記発光部から発生した出力光の一部が受光部に帰還し
前記受光部で吸収される光帰還効果により入力光と出力
光の間に非線形な応答を有する光機能素子部と、該光機
能素子と同一基板上に作成されたリセット用受光部とか
ら構成され、前記発光部および前記リセット用受光部が
隣接して相対する側の素子側面は電気的に分離され、そ
れぞれの上部に光の入出力が可能な窓が開けられた電極
が積層され、それら電極は互いに電気的に接続されてい
ることを特徴とするリセット機能付き光機能素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17966391A JP3214869B2 (ja) | 1991-07-19 | 1991-07-19 | リセット機能付き光機能素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17966391A JP3214869B2 (ja) | 1991-07-19 | 1991-07-19 | リセット機能付き光機能素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529601A JPH0529601A (ja) | 1993-02-05 |
| JP3214869B2 true JP3214869B2 (ja) | 2001-10-02 |
Family
ID=16069705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17966391A Expired - Fee Related JP3214869B2 (ja) | 1991-07-19 | 1991-07-19 | リセット機能付き光機能素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214869B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1959506A2 (en) | 1997-01-31 | 2008-08-20 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor light-emitting device |
| US8051755B2 (en) | 2006-10-24 | 2011-11-08 | Alps Tool Co., Ltd. | Bar feeder, feed rod vibration prevention support of material feeder and vibration stopper of material feeder |
-
1991
- 1991-07-19 JP JP17966391A patent/JP3214869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529601A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP3323324B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JP2784010B2 (ja) | 自己走査型発光素子アレイ | |
| JPH07111339A (ja) | 面発光型半導体発光装置 | |
| US4897846A (en) | Surface emission type semiconductor light-emitting device | |
| CA2348632A1 (en) | Light-emitting thyristor and self-scanning light-emitting device | |
| US4218692A (en) | Light-emitting and light-receiving diode particularly for optical telecommunications | |
| JP4233280B2 (ja) | Ｌｅｄアレイ | |
| JP3797748B2 (ja) | 発光ダイオードアレイ | |
| US5260586A (en) | Optical exclusive-or element | |
| JP4155368B2 (ja) | 半導体レーザアレイ素子 | |
| JP3214869B2 (ja) | リセット機能付き光機能素子 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| US6180961B1 (en) | Light emitting semiconductor device with stacked structure | |
| US6054726A (en) | Light-emitting semiconductor device with planar structure | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| JP2892053B2 (ja) | 半導体発光素子アレイ | |
| US5200605A (en) | Optically functional device with integral resistance layer | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| US5321294A (en) | Shift register having optically bistable elements coupled by an optical waveguide layer | |
| US6063644A (en) | Light-emitting element and array with etched surface, and fabrication method thereof | |
| JPS6257259A (ja) | 発光半導体素子 | |
| JPH03192779A (ja) | 発光ダイオード | |
| JP3119513B2 (ja) | アバランシェ発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |