JPH0217680A - 光制御回路 - Google Patents
光制御回路Info
- Publication number
- JPH0217680A JPH0217680A JP63168380A JP16838088A JPH0217680A JP H0217680 A JPH0217680 A JP H0217680A JP 63168380 A JP63168380 A JP 63168380A JP 16838088 A JP16838088 A JP 16838088A JP H0217680 A JPH0217680 A JP H0217680A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- light
- layer
- control circuit
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000010521 absorption reaction Methods 0.000 abstract description 22
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、光交換や光コンピュータの実現に必要とされ
る光論理回路の中で、最も重要な回路の1つである光入
力に対する光出力のスイッチングを光で制御できる光制
御回路に関するものである。
る光論理回路の中で、最も重要な回路の1つである光入
力に対する光出力のスイッチングを光で制御できる光制
御回路に関するものである。
(従来の技術)
従来の論理回路はトランジスターを主体とした電子回路
によって作られてきた。電子回路は、現在も将来も絶え
間なく発展すると考えられるが、ある分野では限界が見
え始めてきた。それは、トランジスター間を接続する配
線がトランジスターの数に比べて非常に多い論理回路で
ある。例えば、ゾロセッサーの数が非常に多い超並列処
理プロセッサーや、素子間をすべて接続しその接続の重
みに情報が蓄えられるニューロコンピューター、などが
典型的な例である。このような電子回路における配線の
限界をブレークスルーしようとする試みとして、光によ
る配線によって配線の密度を向上させたり、配線を任意
に可変出来るようにする試みが始まっている。例えば、
ジェー・ダブリュ・グツドマン等(J、W、Goodm
an et al、)はプロシーディング、オフ・ザ・
アイ・イー・イニ・イーの1984年72 巻 の85
0 頁(Prodeeding of the IEE
E、 vol、72゜1984)に上述した光配線の概
念を提案している。この提案は、実際に試作されたもの
ではなく、概念が提案されたものに過ぎないが、光配線
によって、配線制限を改善しようとする革新的な試みで
ある。しかし、この提案の中でも、光出力のオンとオフ
を光で制御できる光制御回路に関する提案はほとんどな
く、実用に使えるものはまったく無い。実用という意味
は、電子回路のように小型化が可能で、消費電力が小さ
く、かつ安定に動作が可能であるという意味である。
によって作られてきた。電子回路は、現在も将来も絶え
間なく発展すると考えられるが、ある分野では限界が見
え始めてきた。それは、トランジスター間を接続する配
線がトランジスターの数に比べて非常に多い論理回路で
ある。例えば、ゾロセッサーの数が非常に多い超並列処
理プロセッサーや、素子間をすべて接続しその接続の重
みに情報が蓄えられるニューロコンピューター、などが
典型的な例である。このような電子回路における配線の
限界をブレークスルーしようとする試みとして、光によ
る配線によって配線の密度を向上させたり、配線を任意
に可変出来るようにする試みが始まっている。例えば、
ジェー・ダブリュ・グツドマン等(J、W、Goodm
an et al、)はプロシーディング、オフ・ザ・
アイ・イー・イニ・イーの1984年72 巻 の85
0 頁(Prodeeding of the IEE
E、 vol、72゜1984)に上述した光配線の概
念を提案している。この提案は、実際に試作されたもの
ではなく、概念が提案されたものに過ぎないが、光配線
によって、配線制限を改善しようとする革新的な試みで
ある。しかし、この提案の中でも、光出力のオンとオフ
を光で制御できる光制御回路に関する提案はほとんどな
く、実用に使えるものはまったく無い。実用という意味
は、電子回路のように小型化が可能で、消費電力が小さ
く、かつ安定に動作が可能であるという意味である。
(姿発明の目的)
上記したように、本発明の目的は電子回路のように小型
化が可能で、消費電力が小さく、かつ安定に動作が可能
である光制御回路の提供にある。
化が可能で、消費電力が小さく、かつ安定に動作が可能
である光制御回路の提供にある。
(問題点を解決するための手段)
本発明の第1の発明によれば、入射光によりスイッチす
る2つの光トランジスターが、半導体基板上に形成され
た光変調器上に形成され、かつ前記第1の光トランジス
ターのコレクター層と第2の光トランジスターのエミッ
ター層が光変調器の最上層に接し、かつ2つの光トラン
ジスターは素子分離されていることを特徴とする光制御
回路が得られ、本発明の第2の発明によれば、入射光に
よりスイッチする2つのPNPN形の光サイリスターが
、半導体基板上に形成された光変調器上に形成され、か
つ前記第1の光サイリスターのカソード層と第2の光サ
イリスターのカソード層が光変調器の最上層に接し、か
つ2つの光サイリスターは素子分離されていることを特
徴とする光制御回路が得られる。
る2つの光トランジスターが、半導体基板上に形成され
た光変調器上に形成され、かつ前記第1の光トランジス
ターのコレクター層と第2の光トランジスターのエミッ
ター層が光変調器の最上層に接し、かつ2つの光トラン
ジスターは素子分離されていることを特徴とする光制御
回路が得られ、本発明の第2の発明によれば、入射光に
よりスイッチする2つのPNPN形の光サイリスターが
、半導体基板上に形成された光変調器上に形成され、か
つ前記第1の光サイリスターのカソード層と第2の光サ
イリスターのカソード層が光変調器の最上層に接し、か
つ2つの光サイリスターは素子分離されていることを特
徴とする光制御回路が得られる。
(作用)
以下に、本発明の作用について第2図を用いて、簡易に
説明する。第2図(a)は、本発明の第1の発明を説明
する光制御回路の等価回路図である。構成する素子は光
トランジスター251.261と光変調器27である。
説明する。第2図(a)は、本発明の第1の発明を説明
する光制御回路の等価回路図である。構成する素子は光
トランジスター251.261と光変調器27である。
ここではPNP光トランジスター251と261とが用
いられ、第1のPNP光トランジスター251のコレク
ター層と第2のPNP光トランジスター261のエミッ
ター層がPN形で吸収損失を制御する光変調器27の最
上層のアノード層に接している。
いられ、第1のPNP光トランジスター251のコレク
ター層と第2のPNP光トランジスター261のエミッ
ター層がPN形で吸収損失を制御する光変調器27の最
上層のアノード層に接している。
そして、2つの光トランジスターはエツチング溝で素子
分離されている。そして第1のPNP光トランジスター
251のエミッター層には正電圧28が、第2のPNP
光トランジスター261コレクター層には負電圧29が
各々負荷抵抗をかいして印加されている。このような構
成の回路で、第1の発明が構成されている。
分離されている。そして第1のPNP光トランジスター
251のエミッター層には正電圧28が、第2のPNP
光トランジスター261コレクター層には負電圧29が
各々負荷抵抗をかいして印加されている。このような構
成の回路で、第1の発明が構成されている。
次にこの回路の動作を説明する。光トランジスタ−25
1の閾値レベル以上のセット光211が光トランジスタ
−251に入力すると、このトランジスターは導通状態
となる。すると、光変調器27に正電圧が印加し、入力
光126を透過する。この状態に、光トランジスタ−2
61の閾値レベル以上のリセット光212が光トランジ
スタ−261に入力すると、このトランジスターは導通
状態となる。すると、光変調器27の両端の印加電圧が
さがり、吸収損失が増加し、入力光126の出力光12
5の強度が減少する。もとの両方の光トランジスターが
ともにオフの状態に復帰するには、正電圧28と負電圧
29を同時に短時間零にする。
1の閾値レベル以上のセット光211が光トランジスタ
−251に入力すると、このトランジスターは導通状態
となる。すると、光変調器27に正電圧が印加し、入力
光126を透過する。この状態に、光トランジスタ−2
61の閾値レベル以上のリセット光212が光トランジ
スタ−261に入力すると、このトランジスターは導通
状態となる。すると、光変調器27の両端の印加電圧が
さがり、吸収損失が増加し、入力光126の出力光12
5の強度が減少する。もとの両方の光トランジスターが
ともにオフの状態に復帰するには、正電圧28と負電圧
29を同時に短時間零にする。
このようにして、セット光とリセット光の入射状態に対
応して光変調器が吸収と透過の状態をとることを特徴と
する光制御回路かえられる。
応して光変調器が吸収と透過の状態をとることを特徴と
する光制御回路かえられる。
ここで光変調器は逆接合を用いたフランツケルデイツシ
ュ効果を用いた変調器や、量子井戸を用いた量子効果利
用変調器でも、全く同様な原理で光制御回路が得られる
。
ュ効果を用いた変調器や、量子井戸を用いた量子効果利
用変調器でも、全く同様な原理で光制御回路が得られる
。
第2図(b)は、本発明の第2の発明を説明する光制御
回路の等価回路図である。構成する素子は光サイリスタ
ー252.262と光変調器27である。ここではPN
PN光サイリスター252と262とが用いられ、第1
のPNPN光サイリスター252のカソード層と第2の
PNPN光サイリスター262のアノード層がPN形光
変調器27の最上層のアノード層に接している。そして
、2つの光サイリスターはエツチング溝で素子分離され
ている。そして第1のPNPN光サイリスター252の
アノード層には正電圧28が印加されζ第2のPNPN
光ザイリスタ−262のカソード層には負電圧29が印
加されている。このような構成の回路で、第2の発明が
構成されている。
回路の等価回路図である。構成する素子は光サイリスタ
ー252.262と光変調器27である。ここではPN
PN光サイリスター252と262とが用いられ、第1
のPNPN光サイリスター252のカソード層と第2の
PNPN光サイリスター262のアノード層がPN形光
変調器27の最上層のアノード層に接している。そして
、2つの光サイリスターはエツチング溝で素子分離され
ている。そして第1のPNPN光サイリスター252の
アノード層には正電圧28が印加されζ第2のPNPN
光ザイリスタ−262のカソード層には負電圧29が印
加されている。このような構成の回路で、第2の発明が
構成されている。
次にこの回路の動作を説明する。光サイリスタ−252
の閾値レベル以上のセット光211が光サイリスタ−2
52に入力すると、このサイリスターは導通状態となる
。すると、光変調器27に動作に十分な正電圧が印加し
、光変調器27に正電圧が印加し、入力光126を透過
する。この状態に、光サイリスタ−262の閾値レベル
以上のリセット光212が光サイリスタ−261に入力
すると、このサイリスターは導通状態となる。すると、
光変調器27の両端には動作に十分な正電圧が印加され
なくなり、吸収損失が増加し、入力光126の出力光1
25の強度が減少する。もとの状態に復帰するには正電
圧28と負電圧29を同時に零にすればよい。
の閾値レベル以上のセット光211が光サイリスタ−2
52に入力すると、このサイリスターは導通状態となる
。すると、光変調器27に動作に十分な正電圧が印加し
、光変調器27に正電圧が印加し、入力光126を透過
する。この状態に、光サイリスタ−262の閾値レベル
以上のリセット光212が光サイリスタ−261に入力
すると、このサイリスターは導通状態となる。すると、
光変調器27の両端には動作に十分な正電圧が印加され
なくなり、吸収損失が増加し、入力光126の出力光1
25の強度が減少する。もとの状態に復帰するには正電
圧28と負電圧29を同時に零にすればよい。
このようにして、セット光とリセット光の入射状態に対
応して光変調器が吸収と透過の状態をとることを特徴と
する光制御回路がえられる。
応して光変調器が吸収と透過の状態をとることを特徴と
する光制御回路がえられる。
ここで光変調器は第1の発明と同様、逆接合を用いたフ
ランツケルデイツシュ効果を用いた変調器や、量子井戸
を用いた量子効果利用変調器でも全く同様な原理で光制
御回路が得られる。
ランツケルデイツシュ効果を用いた変調器や、量子井戸
を用いた量子効果利用変調器でも全く同様な原理で光制
御回路が得られる。
このようにして、セット光とリセット光の入射状態に対
応して光変調器が非発光と発光の状態をとることを特徴
とする光制御回路かえられる。このような光回路では、
PNPN素子に光入力をきっても状態を保持するラッチ
機能があるため、出力が必要な時にだけ、端子28に電
圧を印加すればよく、低電力化もはかられる。
応して光変調器が非発光と発光の状態をとることを特徴
とする光制御回路かえられる。このような光回路では、
PNPN素子に光入力をきっても状態を保持するラッチ
機能があるため、出力が必要な時にだけ、端子28に電
圧を印加すればよく、低電力化もはかられる。
(実施例)
次に図面を用いて本発明の実施例を詳細に説明する。第
1図は第1の発明の詳細な説明する図である。
1図は第1の発明の詳細な説明する図である。
半導体基板11にはN形GaAs半導体が用いられた。
この半導体基板11の裏側には入射光126を取り入れ
る窓力叩nけられたアース電極10が形成されている。
る窓力叩nけられたアース電極10が形成されている。
この半導体基板11上に順にN形AlGaAsカソード
層121、GaAs吸収層122、P形AlGaAsア
ノード層123が形成されている。そして電流がGaA
s吸収層122に集中して流れるように、高抵抗化され
たAlGaAs電流阻止層15がGaAs吸収層122
のまわりに形成され、光変調器27が形成された。光出
力125を取り出すための透過用の窓124はエツチン
グ溝の中に形成されている。そして、光変調器上に2つ
の光トランジスター251.261が形成された。第1
図の左断面図において、左半分にはセット用PNP光ト
ランジスター251が形成され、右半分にはリセット用
PNP光トランジスター261が形成された。セット用
光トランジスタ−251には、P形AlGaAsコレク
ター層161、N形GaAsベース吸収層181、P形
AlGaAsエミッター層171、正電極191が積層
されている。そして、正電極191にはセット光211
を入射させるためのセット光入射窓201、正電極端子
221が付加されている。リセット用光トランジスタ−
261には、P形AlGaAsエミッター層172、N
形GaAsベース吸収層182、P形AlGaAsコレ
クター層162、負電極192が積層されている。そし
て、負電極192にはリセット光212を入射させるた
めのりセット光入射窓202、負電極端子222が付加
されている。
層121、GaAs吸収層122、P形AlGaAsア
ノード層123が形成されている。そして電流がGaA
s吸収層122に集中して流れるように、高抵抗化され
たAlGaAs電流阻止層15がGaAs吸収層122
のまわりに形成され、光変調器27が形成された。光出
力125を取り出すための透過用の窓124はエツチン
グ溝の中に形成されている。そして、光変調器上に2つ
の光トランジスター251.261が形成された。第1
図の左断面図において、左半分にはセット用PNP光ト
ランジスター251が形成され、右半分にはリセット用
PNP光トランジスター261が形成された。セット用
光トランジスタ−251には、P形AlGaAsコレク
ター層161、N形GaAsベース吸収層181、P形
AlGaAsエミッター層171、正電極191が積層
されている。そして、正電極191にはセット光211
を入射させるためのセット光入射窓201、正電極端子
221が付加されている。リセット用光トランジスタ−
261には、P形AlGaAsエミッター層172、N
形GaAsベース吸収層182、P形AlGaAsコレ
クター層162、負電極192が積層されている。そし
て、負電極192にはリセット光212を入射させるた
めのりセット光入射窓202、負電極端子222が付加
されている。
上述した構成によって、第2図(a)で示す光変調器2
7と2つの光トランジスタ−251と261がモノリシ
ックに半導体基板上に形成された。
7と2つの光トランジスタ−251と261がモノリシ
ックに半導体基板上に形成された。
光トランジスタ−251に0.78ミクロンのセット光
211が入力すると、このトランジスターは導通状態と
なる。すると、光変調器27が波長0.87ミクロンの
入射光126の透過動作に必要な約1.5■の正電圧が
印加し、出力光125を出力する。この状態に、光トラ
ンジスタ−261に0.78ミクロンのリセット光21
2が入力すると、このトランジスターは導通状態となる
。すると、光変調器27の両端の印加電圧がさがり、透
過に十分な正電圧が印加されなくなり、入力光126を
吸収し、出力光125が停止する。もとの状態に復帰す
るには正電圧28と負電圧29を同時に短時間零にする
。
211が入力すると、このトランジスターは導通状態と
なる。すると、光変調器27が波長0.87ミクロンの
入射光126の透過動作に必要な約1.5■の正電圧が
印加し、出力光125を出力する。この状態に、光トラ
ンジスタ−261に0.78ミクロンのリセット光21
2が入力すると、このトランジスターは導通状態となる
。すると、光変調器27の両端の印加電圧がさがり、透
過に十分な正電圧が印加されなくなり、入力光126を
吸収し、出力光125が停止する。もとの状態に復帰す
るには正電圧28と負電圧29を同時に短時間零にする
。
このようにして、セット光とリセット光の入射状態に対
応して光変調器が透過と吸収の状態をとることを特徴と
する光制御回路がえられる。
応して光変調器が透過と吸収の状態をとることを特徴と
する光制御回路がえられる。
以上説明した実施例では、半導体基板上に微少な素子が
モノリシックに形成されているために電子回路のように
小型化が可能で、消費電力が小さく、かつ光で情報がや
りとり出来るように入力も出力の光で行なわれる機能を
有する光制御回路が得られる。
モノリシックに形成されているために電子回路のように
小型化が可能で、消費電力が小さく、かつ光で情報がや
りとり出来るように入力も出力の光で行なわれる機能を
有する光制御回路が得られる。
第3図は第2の発明の詳細な説明する図である。
この実施例では第1の発明の光トランジスターの代わり
にPNPN光サイリスタ252と262が用いられ、こ
の素子の252のカソード252と262のカソードと
、PN光変調器のP形半導体であるアノードとが接して
いる。そしてセット用光サイリスタ252のカソードと
光変調器27アノード27は常に導通するように配線で
つながれている。
にPNPN光サイリスタ252と262が用いられ、こ
の素子の252のカソード252と262のカソードと
、PN光変調器のP形半導体であるアノードとが接して
いる。そしてセット用光サイリスタ252のカソードと
光変調器27アノード27は常に導通するように配線で
つながれている。
第1の発明の前記実施例と同様に、半導体基板11上に
順にN形AlGaAsカソード層121、GaAs吸収
層122、P形AlGaAsアノード層123が形成さ
れている。そして電流がGaAs吸収層122に集中し
て流れるように、高抵抗化されたAlGaAs電流阻止
層15がGaAs吸収層122のまわりに形成された。
順にN形AlGaAsカソード層121、GaAs吸収
層122、P形AlGaAsアノード層123が形成さ
れている。そして電流がGaAs吸収層122に集中し
て流れるように、高抵抗化されたAlGaAs電流阻止
層15がGaAs吸収層122のまわりに形成された。
そして、光変調器上に2つのPNPN光サイリスター2
52゜262が形成された。第1図の左断面図において
、左半分にはセット用PNPN光サイリスター252が
形成され、右半分にはリセット用PNPN光サイリスク
−262が形成された。セット用光サイリスタ−252
には、P形AlGaAsアノード層371、N形GaA
sベース吸収層381、P形GaAsベース吸収層38
5、N形AlGaAsカソード層361、正電極391
が積層されている。そして、正電極391にはセット光
211を入射させるためのセット光入射窓201、正電
極端子221が付加されている。リセット用PNPN光
サイリスター262には、P形AlGaAsアノード層
372、N形GaAsベース吸収層382、P形GaA
sベース吸収層386、N形AlGaAsカソード層3
62、負電極392が積層されている。そして、負電極
392にはセット光212を入射させるためのセット光
入射窓202、正電極端子222が付加されている。
52゜262が形成された。第1図の左断面図において
、左半分にはセット用PNPN光サイリスター252が
形成され、右半分にはリセット用PNPN光サイリスク
−262が形成された。セット用光サイリスタ−252
には、P形AlGaAsアノード層371、N形GaA
sベース吸収層381、P形GaAsベース吸収層38
5、N形AlGaAsカソード層361、正電極391
が積層されている。そして、正電極391にはセット光
211を入射させるためのセット光入射窓201、正電
極端子221が付加されている。リセット用PNPN光
サイリスター262には、P形AlGaAsアノード層
372、N形GaAsベース吸収層382、P形GaA
sベース吸収層386、N形AlGaAsカソード層3
62、負電極392が積層されている。そして、負電極
392にはセット光212を入射させるためのセット光
入射窓202、正電極端子222が付加されている。
上述した構成によって、第2図(b)で示す光変調器2
7と2つの光サイリスク−252と262がモノリシッ
クに半導体基板上に形成された。
7と2つの光サイリスク−252と262がモノリシッ
クに半導体基板上に形成された。
このようにして、セット光とリセット光の入射状態に対
応して光変調器が非発光と発光の状態をとることを特徴
とする光制御回路かえられる。このような光制御回路で
は、PNPN素子にラッチ機能があるため、出力が必要
な時にだけ、端子28に電圧を印加すればよく、低電力
化もはかられる。
応して光変調器が非発光と発光の状態をとることを特徴
とする光制御回路かえられる。このような光制御回路で
は、PNPN素子にラッチ機能があるため、出力が必要
な時にだけ、端子28に電圧を印加すればよく、低電力
化もはかられる。
以上説明した実施例では、半導体基板上に微小な素子が
モノリシックに形成されているために電子回路のように
小型化が可能で、消費電力が小さく、かつ光で制御が可
能で出力も光で行なわれる機能を有する光制御回路が得
られる。
モノリシックに形成されているために電子回路のように
小型化が可能で、消費電力が小さく、かつ光で制御が可
能で出力も光で行なわれる機能を有する光制御回路が得
られる。
上記実施例の導電型と全く逆の導電形の構成でも同様の
効果が得られることは明らかである。
効果が得られることは明らかである。
上記実施例において述べられた、各層の厚みや組成は特
に限定されるものでないことは明かである。
に限定されるものでないことは明かである。
上記実施例においては、GaAs/GaAlAs系半導
体が用いられたが、この材料系に本発明は限定されず、
InP/InGaAsP系などの他の化合物半導体でも
可能である。
体が用いられたが、この材料系に本発明は限定されず、
InP/InGaAsP系などの他の化合物半導体でも
可能である。
上記実施例においては、光変調器として順接合のダイオ
ードが用いられたが、逆接合を用いたフランツケルデイ
ツシュ効果を用いた変調器や、量子井戸を用いた量子効
果利用変調器でも全く同様な原理で光制御回路が得られ
る。
ードが用いられたが、逆接合を用いたフランツケルデイ
ツシュ効果を用いた変調器や、量子井戸を用いた量子効
果利用変調器でも全く同様な原理で光制御回路が得られ
る。
(発明の効果)
以上説明したように、本発明によると、半導体基板上に
微少な素子がモノリシックに形成されているために電子
回路のように小型化が可能で、消費電力が小さく、かつ
光で信号光も制御光も光で行なわれる光制御回路が得ら
れた。
微少な素子がモノリシックに形成されているために電子
回路のように小型化が可能で、消費電力が小さく、かつ
光で信号光も制御光も光で行なわれる光制御回路が得ら
れた。
第1図は第1の発明の詳細な説明する図、第2図(a)
、 (b)は各々、第1と第2の発明を説明する光制御
回路の回路図、第3図は第2の発明の詳細な説明する図
である。 図において 10 、、、、、、、、。 11 、、、、、、、、。 15、、、.0.、、。 121 、、、、、、、。 122 、、、、、、、。 123 、、、、、、、。 124 、、、、、、、。 125 、、、、、、、。 126 、、、、、、、。 161.172 、、。 171.162 、、。 181.182 、、。 191 、、、、、、、。 192 、、、、、、、。 201 、、、、、、、。 202 、、、、、、、。 211 、、、、、、、。 212 、、、、、、、。 221 、、、、、、、。 アース電極、 N形GaAs半導体基板、 AlGaAs電流阻止層、 N形AlGaAsカソード層、 GaAs吸収層、 P形AlGaAsアノード層、 出力光窓、 出力光、 入力光、 P形AlGaAsコレクター層、 P形AlGaAsエミッター層、 N形GaAsベース吸収層、 正電極、 負電極、 セット光入射窓、 リセット光入射窓、 セット光、 リセット光、 正電極端子、 222 、、、、、、、。 251 、、、、、、、。 261 、、、、、、、。 27 、、、、、、、、。 28 、、、、、、、、。 29 、、、、、、、、。 252 、、、、、、、。 262 、、、、、、、。 361.372 、、。 371.362 、、。 381.386 、、。 382.385 、、。 391 、、、、、、、。 392 、、、、、、、。 を示す。 負電極端子、 セット用PNP光トランジスター リセット用PNP光トランジスター PN光変調器、 正電極、 負電極、 セット用PNPN光サイリスタ、 リセット用PNPN光サイリスタ、 N形AlGaAsカソード層、 P形AlGaAsアノード層、 N形GaAsゲート吸収層、 P形GaAsゲート吸収層、 正電極、 負電極、
、 (b)は各々、第1と第2の発明を説明する光制御
回路の回路図、第3図は第2の発明の詳細な説明する図
である。 図において 10 、、、、、、、、。 11 、、、、、、、、。 15、、、.0.、、。 121 、、、、、、、。 122 、、、、、、、。 123 、、、、、、、。 124 、、、、、、、。 125 、、、、、、、。 126 、、、、、、、。 161.172 、、。 171.162 、、。 181.182 、、。 191 、、、、、、、。 192 、、、、、、、。 201 、、、、、、、。 202 、、、、、、、。 211 、、、、、、、。 212 、、、、、、、。 221 、、、、、、、。 アース電極、 N形GaAs半導体基板、 AlGaAs電流阻止層、 N形AlGaAsカソード層、 GaAs吸収層、 P形AlGaAsアノード層、 出力光窓、 出力光、 入力光、 P形AlGaAsコレクター層、 P形AlGaAsエミッター層、 N形GaAsベース吸収層、 正電極、 負電極、 セット光入射窓、 リセット光入射窓、 セット光、 リセット光、 正電極端子、 222 、、、、、、、。 251 、、、、、、、。 261 、、、、、、、。 27 、、、、、、、、。 28 、、、、、、、、。 29 、、、、、、、、。 252 、、、、、、、。 262 、、、、、、、。 361.372 、、。 371.362 、、。 381.386 、、。 382.385 、、。 391 、、、、、、、。 392 、、、、、、、。 を示す。 負電極端子、 セット用PNP光トランジスター リセット用PNP光トランジスター PN光変調器、 正電極、 負電極、 セット用PNPN光サイリスタ、 リセット用PNPN光サイリスタ、 N形AlGaAsカソード層、 P形AlGaAsアノード層、 N形GaAsゲート吸収層、 P形GaAsゲート吸収層、 正電極、 負電極、
Claims (2)
- (1)入射光によりスイッチする2つの光トランジスタ
ーが、半導体基板上に形成されたPN接合を有する光変
調器上に形成され、かつ前記第1の光トランジスターの
コレクター層と第2の光トランジスターのエミッター層
が光変調器の最上層に接し、かつ2つの光トランジスタ
ーは素子分離されていることを特徴とする光制御回路。 - (2)入射光によりスイッチする2つのPNPN形の光
サイリスターが、半導体基板上に形成された光変調器上
に形成され、かつ前記第1の光サイリスターのカソード
層と第2の光サイリスターのカソード層が光変調器の最
上層に接し、かつ2つの光サイリスターは素子分離され
ていることを特徴とする光制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63168380A JPH0217680A (ja) | 1988-07-05 | 1988-07-05 | 光制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63168380A JPH0217680A (ja) | 1988-07-05 | 1988-07-05 | 光制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0217680A true JPH0217680A (ja) | 1990-01-22 |
Family
ID=15867028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63168380A Pending JPH0217680A (ja) | 1988-07-05 | 1988-07-05 | 光制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0217680A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943929B2 (en) * | 2003-01-13 | 2005-09-13 | Reveo, Inc. | Optical transistor |
-
1988
- 1988-07-05 JP JP63168380A patent/JPH0217680A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943929B2 (en) * | 2003-01-13 | 2005-09-13 | Reveo, Inc. | Optical transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0174073B1 (en) | Integrated optical and electric circuit device | |
US4800262A (en) | Tri-state optical device with quantum well absorption | |
JP2650746B2 (ja) | 対称的光学デバイス | |
US4910571A (en) | Optical semiconductor device | |
US4825081A (en) | Light-activated series-connected pin diode switch | |
JP2784011B2 (ja) | 自己走査型発光素子アレイ | |
JP2523244B2 (ja) | 光通信論理素子部品 | |
JP3016302B2 (ja) | pnpn半導体素子とその駆動回路 | |
JPH0738457B2 (ja) | 光・電子双安定素子 | |
Kasahara | VSTEP-based smart pixels | |
Zhou et al. | Cascadable, latching photonic switch with high optical gain by the monolithic integration of a vertical-cavity surface-emitting laser and a pn-pn photothyristor | |
JPH0645633A (ja) | 半導体光スイッチとその駆動方法 | |
Taylor et al. | Integrated inversion channel optoelectronic devices and circuit elements for multifunctional array applications | |
JPH0217680A (ja) | 光制御回路 | |
JP3071630B2 (ja) | 半導体光機能素子 | |
JPH06188404A (ja) | 負荷抵抗集積型半導体光機能素子 | |
JP2625890B2 (ja) | 光否定回路 | |
JP2625889B2 (ja) | 光否定回路 | |
JPH0210770A (ja) | 光セットリセット回路 | |
US5021694A (en) | Circuit for driving a gated p-n-p-n device | |
JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 | |
JPH0666453B2 (ja) | 光電子集積回路 | |
Zhou et al. | Versatile bistable optical switches and latching optical logic using integrated photothyristors and surface-emitting lasers | |
Bryan et al. | Smart pixel optoelectronic interconnects: integrated microlasers/transistors | |
JP3286034B2 (ja) | 半導体受光素子 |