JP3341296B2 - 光半導体装置 - Google Patents

光半導体装置

Info

Publication number
JP3341296B2
JP3341296B2 JP09717392A JP9717392A JP3341296B2 JP 3341296 B2 JP3341296 B2 JP 3341296B2 JP 09717392 A JP09717392 A JP 09717392A JP 9717392 A JP9717392 A JP 9717392A JP 3341296 B2 JP3341296 B2 JP 3341296B2
Authority
JP
Japan
Prior art keywords
input
optical
light
layer
output memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09717392A
Other languages
English (en)
Other versions
JPH05275983A (ja
Inventor
和彦 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09717392A priority Critical patent/JP3341296B2/ja
Publication of JPH05275983A publication Critical patent/JPH05275983A/ja
Application granted granted Critical
Publication of JP3341296B2 publication Critical patent/JP3341296B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、光半導体装置に関
し、特に、フリップフロップ機能を有する光半導体装置
に関する。
【0002】
【従来の技術】近年、セット入力及びリセット入力が光
であり、出力も光であるRS光フリップフロップを実現
する試みが行われており、これまでにいくつかの提案が
なされている。
【0003】例えば、平成2年春季応用物理学会学術講
演会、講演予稿集28a−D−4には、二つのpnpn
光スイッチ(光サイリスタ)を並列に接続し、各pnp
n光スイッチへの光入力をセット入力及びリセット入力
とし、各pnpn光スイッチから光出力を得るようにし
たRS光フリップフロップが提案されている。
【0004】また、IEEE J. Quantum Electron., vol.
25, 1928(1989)には、電界により光吸収の度合いを変化
させることが可能な二つのpinフォトダイオードを直
列に接続し、各pinフォトダイオードへの光入力をセ
ット入力及びリセット入力とし、各pinフォトダイオ
ードからの透過光を光出力とする受光型の光素子である
SEED(Self-Electrooptic Effect Device)によって
構成されたRS光フリップフロップが提案されている。
【0005】
【発明が解決しようとする課題】二つのpnpn光スイ
ッチにより構成された上述の従来のRS光フリップフロ
ップは、構造は単純であるものの、動作にあたっては、
電源電圧をpnpn光スイッチのオン電圧前後で高速に
振らなければならないなど、厳密な制御が必要であると
いう問題がある。
【0006】一方、SEEDによって構成された上述の
従来のRS光フリップフロップは、SEEDはあくまで
も受光型の光素子であって自己発光型ではないので、光
学的にカスケード接続した場合には、光信号が減衰して
しまうという問題がある。
【0007】従って、この発明の目的は、特に厳密な制
御を必要とせず、しかも自己発光型のRS光フリップフ
ロップを実現することができる光半導体装置を提供する
ことにある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、この発明による光半導体装置は、面発光型の半導体
発光素子(LD)のカソードにオン入力用の第一のフォ
トトランジスタ及びオフ入力用の第二のフォトトランジ
スタが互いに逆極性に接続され、半導体発光素子(L
D)と第一のフォトトランジスタとの間に光フィードバ
ックループが形成された2入力1出力の二つの光入出力
メモリ素子(M1、M2)を有し、二つの光入出力メモ
リ素子(M1、M2)のうちの一方の光入出力メモリ素
子(例えば、M1)の第一のフォトトランジスタ(HP
T11)と二つの光入出力メモリ素子(M1、M2)の
うちの他方の光入出力メモリ素子(例えば、M2)の
二のフォトトランジスタ(HPT22)とに同時に光を
入射させることにより一方の光入出力メモリ素子(M
1)の半導体発光素子(LD)から光出力が得られ、一
方の光入出力メモリ素子(M1)の第二のフォトトラン
ジスタ(HPT21)と他方の光入出力メモリ素子(M
2)の第一のフォトトランジスタ(HPT12)とに同
時に光を入射させることにより他方の光入出力メモリ素
子(M2)の半導体発光素子(LD)から光出力が得ら
れるように構成されたものである。
【0009】
【作用】上述のように構成されたこの発明による光半導
体装置によれば、一方の光入出力メモリ素子(M1)の
第一のフォトトランジスタ(HPT11)と他方の光入
出力メモリ素子(M2)の第二のフォトトランジスタ
(HPT22)とに同時に入射する第一の入力光を一方
の光入出力メモリ素子(M1)のオン入力及び他方の光
入出力メモリ素子(M2)のオフ入力とし、一方の光入
出力メモリ素子(M1)の第二のフォトトランジスタ
(HPT21)と他方の光入出力メモリ素子(M2)の
第一のフォトトランジスタ(HPT12)とに同時に
射する第二の入力光を一方の光入出力メモリ素子(M
1)のオフ入力及び他方の光入出力メモリ素子(M2)
のオン入力とすることにより、第一の入力光及び第二の
入力光をそれぞれセット光及びリセット光とするRS光
フリップフロップを実現することができる。
【0010】このRS光フリップフロップの動作は第一
の入力光及び第二の入力光だけで簡単に制御することが
でき、特に厳密な制御を必要としない。また、このRS
光フリップフロップは、半導体発光素子を有していて自
己発光型であるので、光学的にカスケード接続した場合
にも光信号の減衰が生じない。
【0011】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。なお、実施例の全図において、同
一または対応する部分には同一の符号を付し、重複説明
は省略する。
【0012】まず、この発明の実施例による光半導体装
置の基本構成素子として用いられるオン入力及びオフ入
力が可能な2入力1出力の光入出力メモリ素子について
説明する。
【0013】図1はこの光入出力メモリ素子を示す。
【0014】図1に示すように、この光入出力メモリ素
子においては、アノードが接地されたレーザダイオード
LDのカソードに、二つのヘテロ接合フォトトランジス
タHPT1、HPT2が互いに並列に、かつ互いに逆極
性に接続されたものによりメモリセルが構成されてい
る。この場合には、ヘテロ接合フォトトランジスタHP
T1のコレクタがレーザダイオードLDのカソードに接
続され、そのエミッタには負極電源により負電圧が印加
されている。また、ヘテロ接合フォトトランジスタHP
T2のエミッタがレーザダイオードLDのカソードに接
続され、そのコレクタは接地されている。なお、このヘ
テロ接合フォトトランジスタHPT2のコレクタには、
正極電源により正電圧を印加するようにしても良い。
【0015】この場合、レーザダイオードLDとヘテロ
接合フォトトランジスタHPT1との間には光フィード
バックループが形成される。これに対して、レーザダイ
オードLDとヘテロ接合フォトトランジスタHPT2と
は光学的に独立している。
【0016】上述のように構成された光入出力メモリ素
子においては、光入力1によりヘテロ接合フォトトラン
ジスタHPT1がオンすると、レーザダイオードLDに
そのしきい値電流以上の順方向電流が流れてオン状態と
なることによりこのレーザダイオードLDから光出力が
得られる。そして、この光出力の一部は光フィードバッ
クループを通してヘテロ接合フォトトランジスタHPT
1にフィードバックされることにより、このヘテロ接合
フォトトランジスタHPT1は光入力1がなくなった後
もオン状態を維持し、従ってレーザダイオードLDもオ
ン状態を維持することにより光出力が保持される。以上
が書き込み及び記憶動作である。
【0017】次に、光入力2によりヘテロ接合フォトト
ランジスタHPT2がオンすると、ヘテロ接合フォトト
ランジスタHPT1、HPT2を通って電流が流れるよ
うになることにより、レーザダイオードLDに流れる順
方向電流がしきい値電流以下に減少してこのレーザダイ
オードLDはオフ状態となり、光出力は得られなくな
る。これが消去動作である。
【0018】図2は上述の光入出力メモリ素子の具体的
な構造例を示す。
【0019】図2に示すように、この光入出力メモリ素
子においては、例えばp型GaAs基板1上に、垂直共振器
型面発光レーザから成るレーザダイオードLDとヘテロ
接合フォトトランジスタHPT1、HPT2とがモノリ
シックに集積されている。
【0020】この場合、レーザダイオードLDを構成す
る垂直共振器型面発光レーザは、p型クラッド層として
のp型AlGaAs層2、例えば真性(i型)InGaAs層から成
る活性層3及びn型クラッド層としてのn型AlGaAs層4
の上下にブラッグリフレクタ5、6が設けられた、全体
として例えば円柱状の形状の垂直共振器構造を有し、光
出力は図2中下方に取り出される。ここで、ブラッグリ
フレクタ5、6は、例えばAlAs層とAlGaAs層とを交互に
積層した半導体多層膜により形成される。符号7はn型
AlGaAs層、8は電流ブロック層としてのp型AlGaAs層、
9はn型AlGaAs層を示す。なお、垂直共振器型面発光レ
ーザについては、例えば、Technical Digest of Third
Optoelectronics Conference, 13B1-1, 196(1990) 、Te
chnicalDigest of Third Optoelectronics Conference,
13B1-3, 200(1990) 及びTechnical Digest of Third O
ptoelectronics Conference, 13B1-4, 202(1990) に記
載されている。
【0021】n型AlGaAs層9及びブラッグリフレクタ6
上には、n型AlGaAs層10、p型GaAs層11及びn型Al
GaAs層12が順次形成されている。この場合、平面的に
見てレーザダイオードLDの垂直共振器部から所定距離
だけ離れた部分のn型AlGaAs層10、p型GaAs層11及
びn型AlGaAs層12には、ヘテロ接合フォトトランジス
タHPT1、HPT2の分離用の溝13が形成されてい
る。そして、この溝13の一方の側(図2中左側)のn
型AlGaAs層10、p型GaAs層11及びn型AlGaAs層12
をそれぞれコレクタ層、ベース層及びエミッタ層として
ヘテロ接合フォトトランジスタHPT1が形成され、溝
13の他方の側(図2中右側)のn型AlGaAs層10、p
型GaAs層11及びn型AlGaAs層12をそれぞれエミッタ
層、ベース層及びコレクタ層としてヘテロ接合フォトト
ランジスタHPT2が形成されている。このようにレー
ザダイオードLD上にヘテロ接合フォトトランジスタH
PT1、HPT2が形成された構造により、受光部の並
列分割が極めて簡単に実現されている。
【0022】この場合、ヘテロ接合フォトトランジスタ
HPT1はレーザダイオードLDの垂直共振器部の真上
に直接積層された構造となっており、これによってレー
ザダイオードLDとヘテロ接合フォトトランジスタHP
T1との間に光フィードバックループが形成されるよう
になっている。これに対して、ヘテロ接合フォトトラン
ジスタHPT2は、平面的に見てレーザダイオードLD
の垂直共振器部から十分な距離だけ離れた位置に形成さ
れており、これによってレーザダイオードLDとヘテロ
接合フォトトランジスタHPT2とが光学的に独立にな
るようにしている。
【0023】この図2に示す光入出力メモリ素子は、表
面からの光入力及び裏面からの光出力が可能であるばか
りでなく、レーザダイオードLDとして用いられている
面発光レーザは設計次第でしきい値電流、従って動作電
流をかなり低くすることができるため、二次元アレイ化
に適している。また、このように動作電流が低い面発光
レーザは動作電流の点でトランジスタのような電子素子
との整合性も非常に良いため、レーザダイオードLDと
同時に集積するヘテロ接合フォトトランジスタHPT
1、HPT2の設計に負担がかからず、光半導体装置を
実現する上での柔軟性が高い。
【0024】なお、この光入出力メモリ素子において
は、p型GaAs基板1を通して下方、すなわち基板裏面側
に光出力が取り出されるので、レーザダイオードLDの
発光波長はp型GaAs基板1に対して透明なものである必
要があり、従ってレーザダイオードLDの活性層3はGa
As層ではなくInGaAs層などにより形成する必要がある。
しかし、光出力端となる部分のp型GaAs基板1にエッチ
ングにより穴を形成し、この穴から光出力を取り出すよ
うにすることにより、レーザダイオードLDの発光波長
をp型GaAs基板1に対して透明なものとする必要がなく
なり、レーザダイオードLDの活性層3をGaAs層により
形成することが可能となる。
【0025】また、この光入出力メモリ素子において
は、ヘテロ接合フォトトランジスタHPT1、HPT2
のベース層、すなわち受光層をp型GaAs層11により形
成し、レーザダイオードLDの活性層3を例えばi型In
GaAs層により形成していることから、ヘテロ接合フォト
トランジスタHPT1、HPT2の受光波長とレーザダ
イオードLDの発光波長とは互いに異なる。このため、
この光入出力メモリ素子は、波長変換機能を有している
と言える。
【0026】図2に示す光入出力メモリ素子におけるヘ
テロ接合フォトトランジスタHPT1、HPT2は、好
適には、ベース層としてのp型GaAs層11を中心として
エミッタ層またはコレクタ層としてのn型AlGaAs層10
及びn型AlGaAs層12がエネルギーギャップ及びキャリ
ア濃度とも完全に対称な構造に形成される。このように
ヘテロ接合フォトトランジスタHPT1、HPT2をベ
ース層を中心として対称な構造に形成することによっ
て、次のような利点を得ることができる。
【0027】すなわち、オン入力側のヘテロ接合フォト
トランジスタHPT1とオフ入力側のヘテロ接合フォト
トランジスタHPT2とはエミッタ及びコレクタが逆に
なっているので、これらのヘテロ接合フォトトランジス
タHPT1、HPT2の素子設計を別個に行おうとする
と、理想的にはヘテロ接合フォトトランジスタHPT1
のエミッタ層、ベース層及びコレクタ層とヘテロ接合フ
ォトトランジスタHPT2のエミッタ層、ベース層及び
コレクタ層とを別々に形成しなければならなくなる。し
かし、上述のようにヘテロ接合フォトトランジスタHP
T1、HPT2をベース層を中心として対称な構造とす
ることによって、これらのヘテロ接合フォトトランジス
タHPT1、HPT2はエミッタ及びコレクタを逆にし
て使用しても全く同一の特性を得ることができるため、
これらのヘテロ接合フォトトランジスタHPT1、HP
T2は極性を全く意識せずに形成することができる。こ
のため、全体の素子設計が非常に簡単になり、素子形成
プロセスも極めて簡単になる。
【0028】さらに、これらのヘテロ接合フォトトラン
ジスタHPT1、HPT2においては、好適には、ベー
ス層としてのp型GaAs層11とエミッタ層またはコレク
タ層としてのn型AlGaAs層10及びn型AlGaAs層12と
の間にi型GaAs層及びいわゆるグレーディッド(grade
d)i型AlGaAs層が設けられる。ここで、このグレーデ
ィッドi型AlGaAs層のAl組成は、ベース層としてのp型
GaAs層11に向かって例えば0.3から0に変化させ
る。この場合、ベース層としてのp型GaAs層11の両側
に設けられるi型GaAs層は、光吸収によりベース層、す
なわち受光層としてのp型GaAs層11で発生したキャリ
アがポテンシャルの坂を効率良く走行することができる
ようにするためのものである。また、グレーディッドi
型AlGaAs層は、p型GaAs層11とn型AlGaAs層10及び
n型AlGaAs層12とのヘテロ接合によるエネルギーバン
ドの不連続がもたらすポテンシャルスパイクを抑えるた
めのものである。
【0029】また、この光入出力メモリ素子において、
ヘテロ接合フォトトランジスタHPT1、HPT2を構
成するn型AlGaAs層10、p型GaAs層11及びn型AlGa
As層12の上下にブラッグリフレクタを設けて共振器構
造を形成し、n型AlGaAs層10、p型GaAs層11及びn
型AlGaAs層12の厚さを、ヘテロ接合フォトトランジス
タHPT1、HPT2に対する光入射によってこの共振
器中に形成される光の定在波の腹の部分が受光層として
のp型GaAs層11の部分に位置するように選ぶようにし
ても良い。より具体的には、ヘテロ接合フォトトランジ
スタHPT1、HPT2をベース層を中心として対称な
構造に形成する場合には、n型AlGaAs層10、p型GaAs
層11及びn型AlGaAs層12の合計の厚さ、すなわち共
振器長を、入力光の波長の(n+1)/2倍(n=1、
2、…)に選び、これによって光入射により共振器中に
形成される光の定在波の腹の部分を受光層としてのp型
GaAs層11の部分に位置させるようにしても良い。ま
た、この場合、少なくとも光入射側のブラッグリフレク
タの反射率は、入射光を効率良く取り入れることができ
るように、好適には小さく選ばれる。
【0030】上述のようにヘテロ接合フォトトランジス
タHPT1、HPT2に対する光入射によって共振器中
に形成される光の定在波の腹の部分を受光層としてのp
型GaAs層11の部分に位置させることにより、この受光
層としてのp型GaAs層11の厚さを極めて小さくして
も、十分に高い量子効率(光−キャリア変換効率)、す
なわち十分に高い光利得を得ることができる。
【0031】さらに、ヘテロ接合フォトトランジスタH
PT1、HPT2のベース層、すなわち受光層をp型Ga
As層ではなく例えばInGaAs層により形成する場合には、
ヘテロ接合フォトトランジスタHPT1、HPT2に対
する光入射によって共振器中に形成される光の定在波の
腹の部分を受光層の部分に位置させることは、非常に有
効である。すなわち、InGaAsはAlGaAsに対して格子不整
合があるため、ヘテロ接合フォトトランジスタHPT
1、HPT2のコレクタ層またはエミッタ層としてのn
型AlGaAs層10上に受光層としてのInGaAs層をエピタキ
シャル成長させる場合には、このInGaAs層の厚さは臨界
膜厚以下にする必要がある。ところが、この臨界膜厚は
10〜20nmのオーダーで極めて小さいため、単にこ
のInGaAs層を受光層として用いた場合には、十分な量子
効率、すなわち十分に高い光利得を得ることはできな
い。しかし、このように受光層としてのInGaAs層の厚さ
が極めて小さくても、ヘテロ接合フォトトランジスタH
PT1、HPT2に対する光入射によって共振器中に形
成される光の定在波の腹の部分をこの受光層としてのIn
GaAs層の部分に位置させるようにすることによって、十
分な量子効率、すなわち十分に高い光利得を得ることが
できるようになる。
【0032】図3は上述のような光入出力メモリ素子を
用いて構成されたこの発明の一実施例による光半導体装
置を示す斜視図である。また、図4はこの図3に示す光
半導体装置の平面図である。
【0033】図3及び図4に示すように、この実施例に
よる光半導体装置は、図1及び図2に示す光入出力メモ
リ素子と同様なオン入力及びオフ入力が可能な2入力1
出力の二つの光入出力メモリ素子M1、M2を組み合わ
せたものである。この場合、一方の光入出力メモリ素子
M1は、レーザダイオードLDとオン入力側のヘテロ接
合フォトトランジスタHPT11及びオフ入力側のヘテ
ロ接合フォトトランジスタHPT21とから成り、他方
の光入出力メモリ素子M2はレーザダイオードLDとオ
ン入力側のヘテロ接合フォトトランジスタHPT12及
びオフ入力側のヘテロ接合フォトトランジスタHPT2
2とから成る。ここで、ヘテロ接合フォトトランジスタ
HPT11とヘテロ接合フォトトランジスタHPT21
との間及びヘテロ接合フォトトランジスタHPT12と
ヘテロ接合フォトトランジスタHPT22との間は溝1
3により相互に分離され、光入出力メモリ素子M1、M
2の間は溝14により相互に分離されている。
【0034】この場合、光入出力メモリ素子M1の発光
部であるレーザダイオードLDと光入出力メモリ素子M
2の発光部であるレーザダイオードLDとは対角の位置
に設けられている。そして、光入出力メモリ素子M1の
オン入力部、すなわちヘテロ接合フォトトランジスタH
PT11と光入出力メモリ素子M2のオフ入力部、すな
わちヘテロ接合フォトトランジスタHPT22とは同じ
側に互いに隣接して設けられている。同様に、光入出力
メモリ素子M1のオフ入力部、すなわちヘテロ接合フォ
トトランジスタHPT21と光入出力メモリ素子M2の
オン入力部、すなわちヘテロ接合フォトトランジスタH
PT12も、同じ側に互いに隣接して設けられている。
【0035】上述のように構成されたこの実施例による
光半導体装置においては、光入出力メモリ素子M1のオ
ン入力側のヘテロ接合フォトトランジスタHPT11と
光入出力メモリ素子M2のオフ入力側のヘテロ接合フォ
トトランジスタHPT22とに同時に光が入射すると、
光入出力メモリ素子M1のレーザダイオードLDがオン
して光出力が得られ、光入出力メモリ素子M2のレーザ
ダイオードLDはオフとなる。一方、光入出力メモリ素
子M1のオフ入力側のヘテロ接合フォトトランジスタH
PT21と光入出力メモリ素子M2のオン入力側のヘテ
ロ接合フォトトランジスタHPT12とに同時に光が入
射すると、光入出力メモリ素子M2のレーザダイオード
LDがオンして光出力が得られ、光入出力メモリ素子M
1のレーザダイオードLDはオフとなる。
【0036】すなわち、二種類の入力光A、Bを考え、
入力光Aを光入出力メモリ素子M1のオン入力側のヘテ
ロ接合フォトトランジスタHPT11と光入出力メモリ
素子M2のオフ入力側のヘテロ接合フォトトランジスタ
HPT22とに対する入力とし、入力光Bを光入出力メ
モリ素子M1のオフ入力側のヘテロ接合フォトトランジ
スタHPT21と光入出力メモリ素子M2のオン入力側
のヘテロ接合フォトトランジスタHPT12とに対する
入力とすれば、この実施例による光半導体装置は、入力
光A、Bをそれぞれセット光及びリセット光とするRS
光フリップフロップとなる。
【0037】上述のように、この実施例による光半導体
装置においては、光入出力メモリ素子M1のヘテロ接合
フォトトランジスタHPT11と光入出力メモリ素子M
2のヘテロ接合フォトトランジスタHPT22とに同時
に光を入射させ、同様に、光入出力メモリ素子M1のヘ
テロ接合フォトトランジスタHPT21と光入出力メモ
リ素子M2のヘテロ接合フォトトランジスタHPT12
とにも同時に光を入射させる必要があるが、これは次の
ようにすることによって簡単に実現することができる。
【0038】すなわち、この場合には、同時に光を入射
させる必要がある光入出力メモリ素子M1のヘテロ接合
フォトトランジスタHPT11と光入出力メモリ素子M
2のヘテロ接合フォトトランジスタHPT22とは同じ
側に互いに隣接して設けられており、同様に、同時に光
を入射させる必要がある光入出力メモリ素子M1のヘテ
ロ接合フォトトランジスタHPT21と光入出力メモリ
素子M2のヘテロ接合フォトトランジスタHPT12も
同じ側に互いに隣接して設けられていることから、図5
に示すように、セット光はヘテロ接合フォトトランジス
タHPT11とヘテロ接合フォトトランジスタHPT2
2との両方にまたがるように、またリセット光はヘテロ
接合フォトトランジスタHPT21とヘテロ接合フォト
トランジスタHPT12との両方にまたがるようにそれ
ぞれ広げればよい。このようにすることによって、プリ
ズムなどを用いて入力光を分離する必要がなくなる。
【0039】なお、この実施例による光半導体装置、す
なわちRS光フリップフロップを光学的にカスケード接
続する際には、発光位置が対角位置であるために接続し
にくいときは発光面にレンズなどを設ける必要が生じる
場合もあり得るが、このような場合には、レーザダイオ
ードLDの垂直共振器の位置や共振器端面の形状を適切
に選ぶことにより、レンズなどを用いることなく簡単に
カスケード接続することが可能である。
【0040】具体的には、例えば次のようにすることに
よって、このカスケード接続を簡単に行うことが可能で
ある。すなわち、図6に示すように、光入出力メモリ素
子M1、M2のそれぞれのレーザダイオードLDの垂直
共振器の形状を溝14の方向に偏平な楕円形状にすると
ともに、これらの垂直共振器を溝14寄りの位置に形成
すれば、回折の影響により、カスケード接続される次段
のRS光フリップフロップの同時に光を入射させるべき
二つのヘテロ接合フォトトランジスタにまたがる、溝1
3の方向に偏平な楕円形状の放射パターン(図6におい
て一点鎖線で示す)でレーザダイオードLDの発光を起
こさせることが可能となり、これによっってカスケード
接続を容易に行うことが可能となる。
【0041】以上のように、この実施例によれば、オン
入力及びオフ入力が可能な2入力1出力の二つの光入出
力メモリ素子M1、M2を組み合わせることにより、R
S光フリップフロップを同一基板上にモノリシックに、
しかも非常に簡単に実現することができる。また、この
RS光フリップフロップは、動作にあたって、特に厳密
な制御を必要としない。さらに、光入出力メモリ素子M
1、M2の発光部は垂直共振器型面発光レーザから成る
レーザダイオードLDであるので、このRS光フリップ
フロップは自己発光型であり、従ってカスケード接続し
た場合にも光信号の減衰が生じるのを防止することがで
きる。また、このRS光フリップフロップは、簡単な構
造を有し、しかも入力光の分離のためにプリズムなどを
用いる必要がないので、簡単に製造することができる。
【0042】以上、この発明の一実施例につき具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【0043】例えば、上述の実施例においては、レーザ
ダイオードLDとして垂直共振器型面発光レーザを用い
ているが、この垂直共振器型面発光レーザ以外の面発光
レーザをレーザダイオードLDとして用いても良い。ま
た、レーザダイオードLDの代わりに、面発光型の発光
ダイオードを用いても良い。
【0044】さらに、場合によっては、レーザダイオー
ドLDとヘテロ接合フォトトランジスタHPT11、H
PT21、HPT12、HPT22との上下関係を逆に
しても良い。すなわち、ヘテロ接合フォトトランジスタ
HPT11、HPT21、HPT12、HPT22の上
にレーザダイオードLDを形成しても良い。
【0045】また、レーザダイオードLD及びヘテロ接
合フォトトランジスタHPT11、HPT21、HPT
12、HPT22は、上述の実施例で用いられたものと
異なる半導体ヘテロ構造を用いて形成しても良い。さら
に、p型GaAs基板1の代わりに他の化合物半導体基板を
用いても良い。
【0046】
【発明の効果】以上述べたように、この発明によれば、
特に厳密な制御を必要とせず、しかも自己発光型のRS
光フリップフロップを実現することができる。
【図面の簡単な説明】
【図1】この発明の一実施例による光半導体装置の基本
構成素子として用いられる光入出力メモリ素子を示す回
路図である。
【図2】この発明の一実施例による光半導体装置の基本
構成素子として用いられる光入出力メモリ素子の構造例
を示す断面図である。
【図3】この発明の一実施例による光半導体装置を示す
斜視図である。
【図4】図3に示す光半導体装置の平面図である。
【図5】この発明の一実施例による光半導体装置の動作
を説明するための平面図である。
【図6】この発明の一実施例による光半導体装置の動作
を説明するための平面図である。
【符号の説明】
1 p型GaAs基板 2 p型AlGaAs層 3 活性層 4、10、12 n型AlGaAs層 5、6 ブラッグリフレクタ 11 p型GaAs層 13、14 溝 HPT11、HPT12 オン入力側のヘテロ接合フォ
トトランジスタ HPT21、HPT22 オフ入力側のヘテロ接合フォ
トトランジスタ LD レーザダイオード

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 面発光型の半導体発光素子のカソードに
    オン入力用の第一のフォトトランジスタ及びオフ入力用
    の第二のフォトトランジスタが互いに逆極性に接続さ
    れ、上記半導体発光素子と上記第一のフォトトランジス
    タとの間に光フィードバックループが形成された2入力
    1出力の二つの光入出力メモリ素子を有し、 上記二つの光入出力メモリ素子のうちの一方の光入出力
    メモリ素子の上記第一のフォトトランジスタと上記二つ
    の光入出力メモリ素子のうちの他方の光入出力メモリ素
    子の上記第二のフォトトランジスタとに同時に光を入射
    させることにより上記一方の光入出力メモリ素子の上記
    半導体発光素子から光出力が得られ、上記一方の光入出
    力メモリ素子の上記第二のフォトトランジスタと上記他
    方の光入出力メモリ素子の上記第一のフォトトランジス
    タとに同時に光を入射させることにより上記他方の光入
    出力メモリ素子の上記半導体発光素子から光出力が得ら
    れるように構成された光半導体装置。
JP09717392A 1992-03-24 1992-03-24 光半導体装置 Expired - Fee Related JP3341296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09717392A JP3341296B2 (ja) 1992-03-24 1992-03-24 光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09717392A JP3341296B2 (ja) 1992-03-24 1992-03-24 光半導体装置

Publications (2)

Publication Number Publication Date
JPH05275983A JPH05275983A (ja) 1993-10-22
JP3341296B2 true JP3341296B2 (ja) 2002-11-05

Family

ID=14185200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09717392A Expired - Fee Related JP3341296B2 (ja) 1992-03-24 1992-03-24 光半導体装置

Country Status (1)

Country Link
JP (1) JP3341296B2 (ja)

Also Published As

Publication number Publication date
JPH05275983A (ja) 1993-10-22

Similar Documents

Publication Publication Date Title
US5212706A (en) Laser diode assembly with tunnel junctions and providing multiple beams
US5132982A (en) Optically controlled surface-emitting lasers
US5451767A (en) Optical modulator gate array including multi-quantum well photodetector
US5239550A (en) Transistor lasers
US4910571A (en) Optical semiconductor device
Chan et al. Optically controlled surface‐emitting lasers
JP3016302B2 (ja) pnpn半導体素子とその駆動回路
US5281829A (en) Optical semiconductor device having semiconductor laser and photodetector
JPH0750807B2 (ja) 接合型半導体発光素子
US5122844A (en) Quantum well structure and semiconductor device using the same
US5331659A (en) Optical semiconductor device
US20020000559A1 (en) Device for emitting electromagnetic radiation at a predetermined wavelength and a method of producing such device
Kasahara VSTEP-based smart pixels
EP0501246B1 (en) Opto-electronic switch device
Zhou et al. Cascadable, latching photonic switch with high optical gain by the monolithic integration of a vertical-cavity surface-emitting laser and a pn-pn photothyristor
JP3341296B2 (ja) 光半導体装置
JP3178072B2 (ja) 受光素子
EP0406506A1 (en) Opto-electronic light emitting semiconductor device
JP3071630B2 (ja) 半導体光機能素子
JPH07335976A (ja) 受光素子付き面発光レーザ装置
JP3297748B2 (ja) 光半導体装置
JP3341297B2 (ja) 光半導体装置
US5216538A (en) Electric-signal amplifying device using light transmission
Zhou et al. Surface‐emitting laser‐based optical bistable switching device
JP3057889B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees