JP3297748B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP3297748B2 JP3297748B2 JP8943392A JP8943392A JP3297748B2 JP 3297748 B2 JP3297748 B2 JP 3297748B2 JP 8943392 A JP8943392 A JP 8943392A JP 8943392 A JP8943392 A JP 8943392A JP 3297748 B2 JP3297748 B2 JP 3297748B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- optical semiconductor
- layer
- light
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、光半導体装置に関
し、特に、発光素子と受光素子とが同一の半導体基板上
に集積された光半導体装置に関するものである。
し、特に、発光素子と受光素子とが同一の半導体基板上
に集積された光半導体装置に関するものである。
【０００２】
【従来の技術】発光素子と受光素子との組み合わせによ
る光半導体装置としては、これまでに様々なものが報告
されている。例えば、IEEE Trans．Electron Devices,
vol. ED-31, No.6, 805(1984) には、受光素子としての
一つのヘテロ接合フォトトランジスタのコレクタ部の上
に発光素子としての一つのダブルヘテロ接合発光ダイオ
ードを集積した光半導体装置が開示されている。
る光半導体装置としては、これまでに様々なものが報告
されている。例えば、IEEE Trans．Electron Devices,
vol. ED-31, No.6, 805(1984) には、受光素子としての
一つのヘテロ接合フォトトランジスタのコレクタ部の上
に発光素子としての一つのダブルヘテロ接合発光ダイオ
ードを集積した光半導体装置が開示されている。
【０００３】
【発明が解決しようとする課題】しかし、上述の従来の
光半導体装置においては、受光側は正入力（オン入力）
として働くだけであり、正入力及び負入力（オフ入力）
の両方を実現することは不可能であった。
光半導体装置においては、受光側は正入力（オン入力）
として働くだけであり、正入力及び負入力（オフ入力）
の両方を実現することは不可能であった。
【０００４】従って、この発明の目的は、正入力及び負
入力の両方が可能な光半導体装置を提供することにあ
る。
入力の両方が可能な光半導体装置を提供することにあ
る。
【０００５】この発明の他の目的は、受光部の並列分割
を簡単に実現することができる光半導体装置を提供する
ことにある。
を簡単に実現することができる光半導体装置を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第一の発明は、 発光素子（ＬＤ）と、発
光素子（ＬＤ）の一方の端子に互いに並列に接続された
少なくとも二つのフォトトランジスタ（ＨＰＴ１、ＨＰ
Ｔ２）とを有する光半導体装置であって、 基板（１）上
に発光素子（ＬＤ）が形成され、この発光素子（ＬＤ）
上に光吸収層（７）を介して少なくとも二つのフォトト
ランジスタ（ＨＰＴ１、ＨＰＴ２）を構成する半導体層
（８、９、１０）が形成され、この半導体層（８、９、
１０）に互いに隣接するフォトトランジスタ（ＨＰＴ
１、ＨＰＴ２）間の分離用の溝（１１）が形成されてい
る ことを特徴とするものである。
に、この発明の第一の発明は、 発光素子（ＬＤ）と、発
光素子（ＬＤ）の一方の端子に互いに並列に接続された
少なくとも二つのフォトトランジスタ（ＨＰＴ１、ＨＰ
Ｔ２）とを有する光半導体装置であって、 基板（１）上
に発光素子（ＬＤ）が形成され、この発光素子（ＬＤ）
上に光吸収層（７）を介して少なくとも二つのフォトト
ランジスタ（ＨＰＴ１、ＨＰＴ２）を構成する半導体層
（８、９、１０）が形成され、この半導体層（８、９、
１０）に互いに隣接するフォトトランジスタ（ＨＰＴ
１、ＨＰＴ２）間の分離用の溝（１１）が形成されてい
る ことを特徴とするものである。
【０００７】この発明の第二の発明は、発光素子（Ｌ
Ｄ）と、発光素子（ＬＤ）の一方の端子に互いに並列に
接続された少なくとも二つのフォトトランジスタ（ＨＰ
Ｔ１、ＨＰＴ２）とを有し、基板（１）上に発光素子
（ＬＤ）が形成され、この発光素子（ＬＤ）上に光吸収
層（７）を介して少なくとも二つのフォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）を構成する半導体層（８、９、
１０）が形成され、この半導体層（８、９、１０）に互
いに隣接するフォトトランジスタ（ＨＰＴ１、ＨＰＴ
２）間の分離用の溝（１１）が形成されている要素光半
導体装置が、基板（１）上に互いに溝（１３）により分
離されて一次元アレイ状に集積されていることを特徴と
するものである。この発明の第三の発明は、発光素子
（ＬＤ）と、発光素子（ＬＤ）の一方の端子に互いに並
列に接続された少なくとも二つのフォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）とを有する光半導体装置であっ
て、少なくとも二つのフォトトランジスタ（ＨＰＴ１、
ＨＰＴ２）を構成する半導体層（８、９、１０）はベー
ス層（９）を中心としてエネルギーギャップ及びキャリ
ア濃度が対称な構造を有することを特徴とするものであ
る。
Ｄ）と、発光素子（ＬＤ）の一方の端子に互いに並列に
接続された少なくとも二つのフォトトランジスタ（ＨＰ
Ｔ１、ＨＰＴ２）とを有し、基板（１）上に発光素子
（ＬＤ）が形成され、この発光素子（ＬＤ）上に光吸収
層（７）を介して少なくとも二つのフォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）を構成する半導体層（８、９、
１０）が形成され、この半導体層（８、９、１０）に互
いに隣接するフォトトランジスタ（ＨＰＴ１、ＨＰＴ
２）間の分離用の溝（１１）が形成されている要素光半
導体装置が、基板（１）上に互いに溝（１３）により分
離されて一次元アレイ状に集積されていることを特徴と
するものである。この発明の第三の発明は、発光素子
（ＬＤ）と、発光素子（ＬＤ）の一方の端子に互いに並
列に接続された少なくとも二つのフォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）とを有する光半導体装置であっ
て、少なくとも二つのフォトトランジスタ（ＨＰＴ１、
ＨＰＴ２）を構成する半導体層（８、９、１０）はベー
ス層（９）を中心としてエネルギーギャップ及びキャリ
ア濃度が対称な構造を有することを特徴とするものであ
る。
【０００８】
【作用】上述のように構成されたこの発明の第一の発
明、第二の発明及び第三の発明による光半導体装置によ
れば、発光素子（ＬＤ）に対する受光素子としてのフォ
トトランジスタ（ＨＰＴ１、ＨＰＴ２）の接続の仕方及
びフォトトランジスタ（ＨＰＴ１、ＨＰＴ２）のバイア
スの仕方によって正入力及び負入力の両方が可能にな
る。上述のように構成されたこの発明の第一の発明及び
第二の発明による光半導体装置によれば、受光部の並列
分割を簡単に実現することができる。
明、第二の発明及び第三の発明による光半導体装置によ
れば、発光素子（ＬＤ）に対する受光素子としてのフォ
トトランジスタ（ＨＰＴ１、ＨＰＴ２）の接続の仕方及
びフォトトランジスタ（ＨＰＴ１、ＨＰＴ２）のバイア
スの仕方によって正入力及び負入力の両方が可能にな
る。上述のように構成されたこの発明の第一の発明及び
第二の発明による光半導体装置によれば、受光部の並列
分割を簡単に実現することができる。
【０００９】上述のように構成されたこの発明の第二の
発明による光半導体装置によれば、フォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）への光入力をそれらの端面から
行い、これらの光入力に応じて発光素子（ＬＤ）の端面
から光出力を得ることにより、光半導体装置の一次元ア
レイのカスケード接続を行うことが可能となる。上述の
ように構成されたこの発明の第三の発明による光半導体
装置によれば、少なくとも二つのフォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）を構成する半導体層（８、９、
１０）がベース層（９）を中心としてエネルギーギャッ
プ及びキャリア濃度が対称な構造を有することにより、
これらのフォトトランジスタ（ＨＰＴ１、ＨＰＴ２）を
逆にして使用しても全く同一の特性を得ることができる
ため、これらのフォトトランジスタ（ＨＰＴ１、ＨＰＴ
２）を極性を全く意識せずに形成することができ、これ
によって全体の素子設計が非常に簡単になり、素子形成
プロセスも極めて簡単になる。
発明による光半導体装置によれば、フォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）への光入力をそれらの端面から
行い、これらの光入力に応じて発光素子（ＬＤ）の端面
から光出力を得ることにより、光半導体装置の一次元ア
レイのカスケード接続を行うことが可能となる。上述の
ように構成されたこの発明の第三の発明による光半導体
装置によれば、少なくとも二つのフォトトランジスタ
（ＨＰＴ１、ＨＰＴ２）を構成する半導体層（８、９、
１０）がベース層（９）を中心としてエネルギーギャッ
プ及びキャリア濃度が対称な構造を有することにより、
これらのフォトトランジスタ（ＨＰＴ１、ＨＰＴ２）を
逆にして使用しても全く同一の特性を得ることができる
ため、これらのフォトトランジスタ（ＨＰＴ１、ＨＰＴ
２）を極性を全く意識せずに形成することができ、これ
によって全体の素子設計が非常に簡単になり、素子形成
プロセスも極めて簡単になる。
【００１０】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付し、重複説明は
省略する。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付し、重複説明は
省略する。
【００１１】図１はこの発明の第一実施例による光半導
体装置を示す。
体装置を示す。
【００１２】図１に示すように、この第一実施例による
光半導体装置においては、アノードが接地されたレーザ
ダイオードＬＤのカソードに、二つのヘテロ接合フォト
トランジスタＨＰＴ１、ＨＰＴ２が互いに並列に、かつ
互いに逆極性に接続されている。この場合には、ヘテロ
接合フォトトランジスタＨＰＴ１のコレクタがレーザダ
イオードＬＤのカソードに接続され、そのエミッタには
負極電源により負電圧が印加されている。また、ヘテロ
接合フォトトランジスタＨＰＴ２のエミッタがレーザダ
イオードＬＤのカソードに接続され、そのコレクタは接
地されている。なお、このヘテロ接合フォトトランジス
タＨＰＴ２のコレクタには、正極電源により正電圧を印
加するようにしても良い。
光半導体装置においては、アノードが接地されたレーザ
ダイオードＬＤのカソードに、二つのヘテロ接合フォト
トランジスタＨＰＴ１、ＨＰＴ２が互いに並列に、かつ
互いに逆極性に接続されている。この場合には、ヘテロ
接合フォトトランジスタＨＰＴ１のコレクタがレーザダ
イオードＬＤのカソードに接続され、そのエミッタには
負極電源により負電圧が印加されている。また、ヘテロ
接合フォトトランジスタＨＰＴ２のエミッタがレーザダ
イオードＬＤのカソードに接続され、そのコレクタは接
地されている。なお、このヘテロ接合フォトトランジス
タＨＰＴ２のコレクタには、正極電源により正電圧を印
加するようにしても良い。
【００１３】上述のように構成されたこの第一実施例に
よる光半導体装置においては、ヘテロ接合フォトトラン
ジスタＨＰＴ１のベースへの光入力１及びヘテロ接合フ
ォトトランジスタＨＰＴ２のベースへの光入力２に応じ
て、レーザダイオードＬＤから光出力が得られる。すな
わち、光入力１によりヘテロ接合フォトトランジスタＨ
ＰＴ１がオンしている時にはレーザダイオードＬＤにそ
のしきい値電流以上の順方向電流が流れることによりレ
ーザ発振が起きて光出力が得られるが、光入力２により
ヘテロ接合フォトトランジスタＨＰＴ２がオンすると、
ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２を通
っても電流が流れるようになることにより、レーザダイ
オードＬＤに流れる順方向電流がしきい値電流以下に減
少して光出力が得られなくなる。この場合、光入力１が
正入力、光入力２が負入力になっている。すなわち、正
入力及び負入力の両方が可能であることがわかる。
よる光半導体装置においては、ヘテロ接合フォトトラン
ジスタＨＰＴ１のベースへの光入力１及びヘテロ接合フ
ォトトランジスタＨＰＴ２のベースへの光入力２に応じ
て、レーザダイオードＬＤから光出力が得られる。すな
わち、光入力１によりヘテロ接合フォトトランジスタＨ
ＰＴ１がオンしている時にはレーザダイオードＬＤにそ
のしきい値電流以上の順方向電流が流れることによりレ
ーザ発振が起きて光出力が得られるが、光入力２により
ヘテロ接合フォトトランジスタＨＰＴ２がオンすると、
ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２を通
っても電流が流れるようになることにより、レーザダイ
オードＬＤに流れる順方向電流がしきい値電流以下に減
少して光出力が得られなくなる。この場合、光入力１が
正入力、光入力２が負入力になっている。すなわち、正
入力及び負入力の両方が可能であることがわかる。
【００１４】図２は上述の第一実施例による光半導体装
置の具体的な構造例を示す。
置の具体的な構造例を示す。
【００１５】図２に示すように、この光半導体装置にお
いては、ｐ型GaAs基板１上に、いわゆるＳＤＨ（Separa
ted Double Hetero)レーザから成るレーザダイオードＬ
Ｄとヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
とがモノリシックに集積されている。
いては、ｐ型GaAs基板１上に、いわゆるＳＤＨ（Separa
ted Double Hetero)レーザから成るレーザダイオードＬ
Ｄとヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
とがモノリシックに集積されている。
【００１６】この場合、ｐ型GaAs基板１の表面に形成さ
れた、一方向に延在するストライプ状のリッジ１ａの上
に形成されたｐ型クラッド層としてのｐ型AlGaAs層２
と、その上に形成された例えばｉ型GaAs層から成る活性
層３と、その上に形成された第一のｎ型クラッド層とし
てのｎ型AlGaAs層４とにより、レーザダイオードＬＤを
構成するＳＤＨレーザの共振器が形成されている。符号
５は電流ブロック層としてのｐ型AlGaAs層、６は第二の
ｎ型クラッド層としてのｎ型AlGaAs層を示す。なお、Ｓ
ＤＨレーザについては、例えば12th IEEE Internationa
l SemiconductorLaser Conference, paper F-1, 78(199
0) に記載されている。
れた、一方向に延在するストライプ状のリッジ１ａの上
に形成されたｐ型クラッド層としてのｐ型AlGaAs層２
と、その上に形成された例えばｉ型GaAs層から成る活性
層３と、その上に形成された第一のｎ型クラッド層とし
てのｎ型AlGaAs層４とにより、レーザダイオードＬＤを
構成するＳＤＨレーザの共振器が形成されている。符号
５は電流ブロック層としてのｐ型AlGaAs層、６は第二の
ｎ型クラッド層としてのｎ型AlGaAs層を示す。なお、Ｓ
ＤＨレーザについては、例えば12th IEEE Internationa
l SemiconductorLaser Conference, paper F-1, 78(199
0) に記載されている。
【００１７】ｎ型AlGaAs層６上には光吸収層としてのｎ
型GaAs層７が形成され、その上にｎ型AlGaAs層８、ｐ型
GaAs層９及びｎ型AlGaAs層１０が順次形成されている。
この場合、リッジ１ａの上方の部分のｎ型AlGaAs層８、
ｐ型GaAs層９及びｎ型AlGaAs層１０には、ヘテロ接合フ
ォトトランジスタＨＰＴ１、ＨＰＴ２の分離用の溝１１
が形成されている。そして、この溝１１の一方の側（図
２中左側）のｎ型AlGaAs層８、ｐ型GaAs層９及びｎ型Al
GaAs層１０をそれぞれコレクタ層、ベース層及びエミッ
タ層としてヘテロ接合フォトトランジスタＨＰＴ１が形
成され、溝１１の他方の側（図２中右側）のｎ型AlGaAs
層８、ｐ型GaAs層９及びｎ型AlGaAs層１０をそれぞれエ
ミッタ層、ベース層及びコレクタ層としてヘテロ接合フ
ォトトランジスタＨＰＴ２が形成されている。
型GaAs層７が形成され、その上にｎ型AlGaAs層８、ｐ型
GaAs層９及びｎ型AlGaAs層１０が順次形成されている。
この場合、リッジ１ａの上方の部分のｎ型AlGaAs層８、
ｐ型GaAs層９及びｎ型AlGaAs層１０には、ヘテロ接合フ
ォトトランジスタＨＰＴ１、ＨＰＴ２の分離用の溝１１
が形成されている。そして、この溝１１の一方の側（図
２中左側）のｎ型AlGaAs層８、ｐ型GaAs層９及びｎ型Al
GaAs層１０をそれぞれコレクタ層、ベース層及びエミッ
タ層としてヘテロ接合フォトトランジスタＨＰＴ１が形
成され、溝１１の他方の側（図２中右側）のｎ型AlGaAs
層８、ｐ型GaAs層９及びｎ型AlGaAs層１０をそれぞれエ
ミッタ層、ベース層及びコレクタ層としてヘテロ接合フ
ォトトランジスタＨＰＴ２が形成されている。
【００１８】この図２に示す光半導体装置においては、
光吸収層としてのｎ型GaAs層７を介してレーザダイオー
ドＬＤ上にヘテロ接合フォトトランジスタＨＰＴ１、Ｈ
ＰＴ２が積層されているため、このｎ型GaAs層７により
レーザダイオードＬＤからの出力光が吸収されることに
より、レーザダイオードＬＤとヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２とは光学的に互いに独立して
いる。また、このようにレーザダイオードＬＤ上にヘテ
ロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２が積層さ
れた構造により、受光部の並列分割が極めて簡単に実現
されている。
光吸収層としてのｎ型GaAs層７を介してレーザダイオー
ドＬＤ上にヘテロ接合フォトトランジスタＨＰＴ１、Ｈ
ＰＴ２が積層されているため、このｎ型GaAs層７により
レーザダイオードＬＤからの出力光が吸収されることに
より、レーザダイオードＬＤとヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２とは光学的に互いに独立して
いる。また、このようにレーザダイオードＬＤ上にヘテ
ロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２が積層さ
れた構造により、受光部の並列分割が極めて簡単に実現
されている。
【００１９】図２に示す光半導体装置におけるヘテロ接
合フォトトランジスタＨＰＴ１、ＨＰＴ２は、好適に
は、ベース層としてのｐ型GaAs層９を中心としてエミッ
タ層またはコレクタ層としてのｎ型AlGaAs層８及びｎ型
AlGaAs層１０がエネルギーギャップ及びキャリア濃度と
も完全に対称な構造に形成される。このようにヘテロ接
合フォトトランジスタＨＰＴ１、ＨＰＴ２をベース層を
中心として対称な構造に形成することによって、次のよ
うな利点を得ることができる。すなわち、正入力用のヘ
テロ接合フォトトランジスタＨＰＴ１と負入力用のヘテ
ロ接合フォトトランジスタＨＰＴ２とはエミッタ及びコ
レクタが逆になっているので、これらのヘテロ接合フォ
トトランジスタＨＰＴ１、ＨＰＴ２の素子設計を別個に
行おうとすると、理想的にはヘテロ接合フォトトランジ
スタＨＰＴ１のエミッタ層、ベース層及びコレクタ層と
ヘテロ接合フォトトランジスタＨＰＴ２のエミッタ層、
ベース層及びコレクタ層とを別々に形成しなければなら
なくなる。しかし、上述のようにヘテロ接合フォトトラ
ンジスタＨＰＴ１、ＨＰＴ２をベース層を中心として対
称な構造とすることによって、これらのヘテロ接合フォ
トトランジスタＨＰＴ１、ＨＰＴ２はエミッタ及びコレ
クタを逆にして使用しても全く同一の特性を得ることが
できるため、これらのヘテロ接合フォトトランジスタＨ
ＰＴ１、ＨＰＴ２は極性を全く意識せずに形成すること
ができる。これによって、全体の素子設計が非常に簡単
になり、素子形成プロセスも極めて簡単になる。
合フォトトランジスタＨＰＴ１、ＨＰＴ２は、好適に
は、ベース層としてのｐ型GaAs層９を中心としてエミッ
タ層またはコレクタ層としてのｎ型AlGaAs層８及びｎ型
AlGaAs層１０がエネルギーギャップ及びキャリア濃度と
も完全に対称な構造に形成される。このようにヘテロ接
合フォトトランジスタＨＰＴ１、ＨＰＴ２をベース層を
中心として対称な構造に形成することによって、次のよ
うな利点を得ることができる。すなわち、正入力用のヘ
テロ接合フォトトランジスタＨＰＴ１と負入力用のヘテ
ロ接合フォトトランジスタＨＰＴ２とはエミッタ及びコ
レクタが逆になっているので、これらのヘテロ接合フォ
トトランジスタＨＰＴ１、ＨＰＴ２の素子設計を別個に
行おうとすると、理想的にはヘテロ接合フォトトランジ
スタＨＰＴ１のエミッタ層、ベース層及びコレクタ層と
ヘテロ接合フォトトランジスタＨＰＴ２のエミッタ層、
ベース層及びコレクタ層とを別々に形成しなければなら
なくなる。しかし、上述のようにヘテロ接合フォトトラ
ンジスタＨＰＴ１、ＨＰＴ２をベース層を中心として対
称な構造とすることによって、これらのヘテロ接合フォ
トトランジスタＨＰＴ１、ＨＰＴ２はエミッタ及びコレ
クタを逆にして使用しても全く同一の特性を得ることが
できるため、これらのヘテロ接合フォトトランジスタＨ
ＰＴ１、ＨＰＴ２は極性を全く意識せずに形成すること
ができる。これによって、全体の素子設計が非常に簡単
になり、素子形成プロセスも極めて簡単になる。
【００２０】さらに、これらのヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２は、好適には、例えば図３に
示すような構造に形成される。図３中、ＥC は伝導帯の
下端（底）のエネルギー、ＥV は価電子帯の上端（頂
上）のエネルギーである。図３に示すように、ベース層
としてのｐ型GaAs層９とエミッタ層またはコレクタ層と
してのｎ型AlGaAs層８及びｎ型AlGaAs層１０との間に真
性（ｉ型）GaAs層及びいわゆるグレーディッド（grade
d）ｉ型AlGaAs層が設けられている。ここで、このグレ
ーディッドｉ型AlGaAs層のAl組成は、ベース層としての
ｐ型GaAs層９に向かって例えば０．３から０に変化して
いる。この場合、ベース層としてのｐ型GaAs層９の両側
に設けられたｉ型GaAs層は、光吸収によりベース層、す
なわち受光層としてのｐ型GaAs層９で発生したキャリア
がポテンシャルの坂を効率良く走行することができるよ
うにするためのものである。また、グレーディッドｉ型
AlGaAs層は、ｐ型GaAs層９とｎ型AlGaAs層８及びｎ型Al
GaAs層１０とのヘテロ接合によるエネルギーバンドの不
連続がもたらすポテンシャルスパイクを抑えるためのも
のである。
ジスタＨＰＴ１、ＨＰＴ２は、好適には、例えば図３に
示すような構造に形成される。図３中、ＥC は伝導帯の
下端（底）のエネルギー、ＥV は価電子帯の上端（頂
上）のエネルギーである。図３に示すように、ベース層
としてのｐ型GaAs層９とエミッタ層またはコレクタ層と
してのｎ型AlGaAs層８及びｎ型AlGaAs層１０との間に真
性（ｉ型）GaAs層及びいわゆるグレーディッド（grade
d）ｉ型AlGaAs層が設けられている。ここで、このグレ
ーディッドｉ型AlGaAs層のAl組成は、ベース層としての
ｐ型GaAs層９に向かって例えば０．３から０に変化して
いる。この場合、ベース層としてのｐ型GaAs層９の両側
に設けられたｉ型GaAs層は、光吸収によりベース層、す
なわち受光層としてのｐ型GaAs層９で発生したキャリア
がポテンシャルの坂を効率良く走行することができるよ
うにするためのものである。また、グレーディッドｉ型
AlGaAs層は、ｐ型GaAs層９とｎ型AlGaAs層８及びｎ型Al
GaAs層１０とのヘテロ接合によるエネルギーバンドの不
連続がもたらすポテンシャルスパイクを抑えるためのも
のである。
【００２１】次に、図２に示す光半導体装置の製造方法
について説明する。
について説明する。
【００２２】図２に示すように、まずｐ型GaAs基板１の
表面にリッジ１ａを形成した後、このｐ型GaAs基板１上
に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によ
り、レーザダイオードＬＤ用のｐ型AlGaAs層２、例えば
ｉ型GaAs層から成る活性層３、ｎ型AlGaAs層４、ｐ型Al
GaAs層５及びｎ型AlGaAs層６を順次エピタキシャル成長
させ、このｎ型AlGaAs層６上に光吸収層としてのｎ型Ga
As層７をエピタキシャル成長させた後、このｎ型GaAs層
７上にヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ
２用のｎ型AlGaAs層８、ｐ型GaAs層９及びｎ型AlGaAs層
１０を順次エピタキシャル成長させる。この場合、リッ
ジ１ａ上のｐ型AlGaAs層２、活性層３及びｎ型AlGaAs層
４は、全体として三角柱状にエピタキシャル成長させ
る。なお、ヘテロ接合フォトトランジスタＨＰＴ１、Ｈ
ＰＴ２を図３に示すような構造とする場合には、ｎ型Al
GaAs層８上にグレーディッドｉ型AlGaAs層及びｉ型GaAs
層を順次エピタキシャル成長させた後にこのｉ型GaAs層
上にｐ型GaAs層９をエピタキシャル成長させ、さらにこ
のｐ型GaAs層９上にｉ型GaAs層及びグレーディッドｉ型
AlGaAs層を順次エピタキシャル成長させた後にこのグレ
ーディッドｉ型AlGaAs層上にｎ型AlGaAs層１０をエピタ
キシャル成長させる。
表面にリッジ１ａを形成した後、このｐ型GaAs基板１上
に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によ
り、レーザダイオードＬＤ用のｐ型AlGaAs層２、例えば
ｉ型GaAs層から成る活性層３、ｎ型AlGaAs層４、ｐ型Al
GaAs層５及びｎ型AlGaAs層６を順次エピタキシャル成長
させ、このｎ型AlGaAs層６上に光吸収層としてのｎ型Ga
As層７をエピタキシャル成長させた後、このｎ型GaAs層
７上にヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ
２用のｎ型AlGaAs層８、ｐ型GaAs層９及びｎ型AlGaAs層
１０を順次エピタキシャル成長させる。この場合、リッ
ジ１ａ上のｐ型AlGaAs層２、活性層３及びｎ型AlGaAs層
４は、全体として三角柱状にエピタキシャル成長させ
る。なお、ヘテロ接合フォトトランジスタＨＰＴ１、Ｈ
ＰＴ２を図３に示すような構造とする場合には、ｎ型Al
GaAs層８上にグレーディッドｉ型AlGaAs層及びｉ型GaAs
層を順次エピタキシャル成長させた後にこのｉ型GaAs層
上にｐ型GaAs層９をエピタキシャル成長させ、さらにこ
のｐ型GaAs層９上にｉ型GaAs層及びグレーディッドｉ型
AlGaAs層を順次エピタキシャル成長させた後にこのグレ
ーディッドｉ型AlGaAs層上にｎ型AlGaAs層１０をエピタ
キシャル成長させる。
【００２３】この後、ｎ型AlGaAs層１０上にフォトリソ
グラフィーにより所定形状のレジストパターン（図示せ
ず）を形成し、このレジストパターンをマスクとしてｎ
型AlGaAs層１０、ｐ型GaAs層９及びｎ型AlGaAs層８の所
定部分を例えば反応性イオンエッチング（ＲＩＥ）法の
ようなドライエッチング法により順次エッチング除去す
ることにより、ヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２の分離用の溝１１を形成する。これによっ
て、目的とする光半導体装置が完成される。
グラフィーにより所定形状のレジストパターン（図示せ
ず）を形成し、このレジストパターンをマスクとしてｎ
型AlGaAs層１０、ｐ型GaAs層９及びｎ型AlGaAs層８の所
定部分を例えば反応性イオンエッチング（ＲＩＥ）法の
ようなドライエッチング法により順次エッチング除去す
ることにより、ヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２の分離用の溝１１を形成する。これによっ
て、目的とする光半導体装置が完成される。
【００２４】なお、次のような方法を用いることによ
り、ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
の分離用の溝１１をフォトマスクを用いることなく形成
することが可能である。
り、ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
の分離用の溝１１をフォトマスクを用いることなく形成
することが可能である。
【００２５】すなわち、図４Ａに示すように、光半導体
装置を製造するためのエピタキシャル成長の際にレーザ
ダイオードＬＤの上方の部分のｎ型AlGaAs層１０に比較
的尖った頂部が形成されるようにし、このｎ型AlGaAs層
１０の全面にレジスト１２を塗布する。すると、このレ
ジスト１２はｎ型AlGaAs層１０の頂部の近傍では他の部
分に比べて薄くなる。
装置を製造するためのエピタキシャル成長の際にレーザ
ダイオードＬＤの上方の部分のｎ型AlGaAs層１０に比較
的尖った頂部が形成されるようにし、このｎ型AlGaAs層
１０の全面にレジスト１２を塗布する。すると、このレ
ジスト１２はｎ型AlGaAs層１０の頂部の近傍では他の部
分に比べて薄くなる。
【００２６】そこで、次にこのレジスト１２を全面露光
した後、このレジスト１２の表面層を所定厚さだけ剥離
し、図４Ｂに示すように、ｎ型AlGaAs層１０の頂部を露
出させる。
した後、このレジスト１２の表面層を所定厚さだけ剥離
し、図４Ｂに示すように、ｎ型AlGaAs層１０の頂部を露
出させる。
【００２７】次に、このレジスト１２をマスクとしてｎ
型AlGaAs層１０、ｐ型GaAs層９及びｎ型AlGaAs層８をウ
エットエッチング法により順次エッチングする。これに
よって、図４Ｃに示すように、フォトマスクを用いるこ
となく溝１１を形成することができる。
型AlGaAs層１０、ｐ型GaAs層９及びｎ型AlGaAs層８をウ
エットエッチング法により順次エッチングする。これに
よって、図４Ｃに示すように、フォトマスクを用いるこ
となく溝１１を形成することができる。
【００２８】この第一実施例による光半導体装置におい
ては、上述のようにレーザダイオードＬＤとしてＳＤＨ
レーザを用いていることにより、次のような多くの利点
を得ることができる。すなわち、このＳＤＨレーザは、
しきい値電流が例えば１〜３ｍＡ程度と非常に低く、従
って動作電流を数ｍＡというレーザダイオードとしては
極めて低い値にすることが可能である。このため、この
ＳＤＨレーザは動作電流の点でトランジスタのような電
子素子との整合性が非常に良く、従ってこのＳＤＨレー
ザと同時に集積するヘテロ接合フォトトランジスタＨＴ
Ｐ１、ＨＴＰ２の設計に負担がかからず、光半導体装置
を実現する上での柔軟性が高い。また、光半導体装置の
低消費電力化を図ることができる。
ては、上述のようにレーザダイオードＬＤとしてＳＤＨ
レーザを用いていることにより、次のような多くの利点
を得ることができる。すなわち、このＳＤＨレーザは、
しきい値電流が例えば１〜３ｍＡ程度と非常に低く、従
って動作電流を数ｍＡというレーザダイオードとしては
極めて低い値にすることが可能である。このため、この
ＳＤＨレーザは動作電流の点でトランジスタのような電
子素子との整合性が非常に良く、従ってこのＳＤＨレー
ザと同時に集積するヘテロ接合フォトトランジスタＨＴ
Ｐ１、ＨＴＰ２の設計に負担がかからず、光半導体装置
を実現する上での柔軟性が高い。また、光半導体装置の
低消費電力化を図ることができる。
【００２９】また、ＳＤＨレーザは内部電流狭窄型のレ
ーザであり、一回のエピタキシャル成長で形成すること
ができる。従って、上述のように、ＳＤＨレーザ用の層
とヘテロ接合フォトトランジスタＨＴＰ１、ＨＴＰ２用
の層との全ての層を一回のエピタキシャル成長で成長さ
せることができ、従って光半導体装置の製造プロセスが
非常に簡単である。
ーザであり、一回のエピタキシャル成長で形成すること
ができる。従って、上述のように、ＳＤＨレーザ用の層
とヘテロ接合フォトトランジスタＨＴＰ１、ＨＴＰ２用
の層との全ての層を一回のエピタキシャル成長で成長さ
せることができ、従って光半導体装置の製造プロセスが
非常に簡単である。
【００３０】この第一実施例による光半導体装置は、光
入力１により、図５に示すような光入出力特性を持たせ
ることが可能である。この図５に示す光入出力特性は、
図６に示すような一般的なニューロンの入出力曲線（シ
グモイド関数）に類似の特性である。そして、さらに光
入力２によって、図７に示すような抑制効果を得ること
ができる。従って、この第一実施例による光半導体装置
は、光ニューロ素子としての応用が可能である。
入力１により、図５に示すような光入出力特性を持たせ
ることが可能である。この図５に示す光入出力特性は、
図６に示すような一般的なニューロンの入出力曲線（シ
グモイド関数）に類似の特性である。そして、さらに光
入力２によって、図７に示すような抑制効果を得ること
ができる。従って、この第一実施例による光半導体装置
は、光ニューロ素子としての応用が可能である。
【００３１】また、一般的には、この第一実施例による
光半導体装置は、光入力１と光入力２との信号強度の差
によって動作する差動光増幅素子として利用することが
可能である。この場合、適当なバイアス光を与えること
により、リニアな光増幅素子を実現することが可能であ
る。さらに、例えばしきい値前後の値を２値とした光論
理素子としての応用も可能である。
光半導体装置は、光入力１と光入力２との信号強度の差
によって動作する差動光増幅素子として利用することが
可能である。この場合、適当なバイアス光を与えること
により、リニアな光増幅素子を実現することが可能であ
る。さらに、例えばしきい値前後の値を２値とした光論
理素子としての応用も可能である。
【００３２】また、この第一実施例による光半導体装置
においては、ヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２のベース層、すなわち受光層をｐ型GaAs層９に
より形成し、レーザダイオードＬＤの活性層３をｉ型Ga
As層により形成していることから、ヘテロ接合フォトト
ランジスタＨＰＴ１、ＨＰＴ２の受光波長とレーザダイ
オードＬＤの発光波長とは同一であるが、ヘテロ接合フ
ォトトランジスタＨＰＴ１、ＨＰＴ２のベース層とレー
ザダイオードＬＤの活性層３とを異なる半導体層で形成
することにより、ヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２の受光波長とレーザダイオードＬＤの発光
波長とを異ならせることが可能である。例えば、ヘテロ
接合フォトトランジスタＨＰＴ１、ＨＰＴ２のベース層
をGaInＰ層により形成し、レーザダイオードＬＤの活性
層３を上述と同様にｉ型GaAs層により形成することによ
り、ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
の受光波長を可視光領域の波長とし、レーザダイオード
ＬＤの発光波長を赤外光領域の波長とすることが可能で
ある。このようにヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２の受光波長とレーザダイオードＬＤの発光
波長とを異ならせることにより、この光半導体装置を波
長変換素子として用いることが可能となる。このような
波長変換素子としての光半導体装置は、波長変換を伴っ
た光ニューロ素子、差動光増幅素子、光論理素子などと
しての応用が可能である。
においては、ヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２のベース層、すなわち受光層をｐ型GaAs層９に
より形成し、レーザダイオードＬＤの活性層３をｉ型Ga
As層により形成していることから、ヘテロ接合フォトト
ランジスタＨＰＴ１、ＨＰＴ２の受光波長とレーザダイ
オードＬＤの発光波長とは同一であるが、ヘテロ接合フ
ォトトランジスタＨＰＴ１、ＨＰＴ２のベース層とレー
ザダイオードＬＤの活性層３とを異なる半導体層で形成
することにより、ヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２の受光波長とレーザダイオードＬＤの発光
波長とを異ならせることが可能である。例えば、ヘテロ
接合フォトトランジスタＨＰＴ１、ＨＰＴ２のベース層
をGaInＰ層により形成し、レーザダイオードＬＤの活性
層３を上述と同様にｉ型GaAs層により形成することによ
り、ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２
の受光波長を可視光領域の波長とし、レーザダイオード
ＬＤの発光波長を赤外光領域の波長とすることが可能で
ある。このようにヘテロ接合フォトトランジスタＨＰＴ
１、ＨＰＴ２の受光波長とレーザダイオードＬＤの発光
波長とを異ならせることにより、この光半導体装置を波
長変換素子として用いることが可能となる。このような
波長変換素子としての光半導体装置は、波長変換を伴っ
た光ニューロ素子、差動光増幅素子、光論理素子などと
しての応用が可能である。
【００３３】図８はこの発明の第二実施例による光半導
体装置を示す。
体装置を示す。
【００３４】図８に示すように、この第二実施例による
光半導体装置においては、レーザダイオードＬＤのカソ
ードに、正入力用の並列に接続されたｋ個（ｋ≧２）の
ヘテロ接合フォトトランジスタＨＰＴ１１〜ＨＰＴ１ｋ
と負入力用の並列に接続されたｋ個のヘテロ接合フォト
トランジスタＨＰＴ２１〜２ｋとが互いに並列に接続さ
れている。すなわち、上述の第一実施例による光半導体
装置においては正入力部及び負入力部はそれぞれ１個で
あるのに対して、この第二実施例による光半導体装置に
おいては正入力部及び負入力部はそれぞれｋ個ずつあ
る。
光半導体装置においては、レーザダイオードＬＤのカソ
ードに、正入力用の並列に接続されたｋ個（ｋ≧２）の
ヘテロ接合フォトトランジスタＨＰＴ１１〜ＨＰＴ１ｋ
と負入力用の並列に接続されたｋ個のヘテロ接合フォト
トランジスタＨＰＴ２１〜２ｋとが互いに並列に接続さ
れている。すなわち、上述の第一実施例による光半導体
装置においては正入力部及び負入力部はそれぞれ１個で
あるのに対して、この第二実施例による光半導体装置に
おいては正入力部及び負入力部はそれぞれｋ個ずつあ
る。
【００３５】この第二実施例による光半導体装置の動作
は、光入力が複数になることを除いて、上述の第一実施
例による光半導体装置と同様である。
は、光入力が複数になることを除いて、上述の第一実施
例による光半導体装置と同様である。
【００３６】また、この第二実施例による光半導体装置
の具体的な構造としては、例えば図２に示す構造におけ
るヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２の
代わりに、溝１１により互いに分離されたｋ個のヘテロ
接合フォトトランジスタをそれぞれ形成したものを用い
ることができる。
の具体的な構造としては、例えば図２に示す構造におけ
るヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２の
代わりに、溝１１により互いに分離されたｋ個のヘテロ
接合フォトトランジスタをそれぞれ形成したものを用い
ることができる。
【００３７】図９はこの発明の第三実施例による光半導
体装置を示す。
体装置を示す。
【００３８】図９に示すように、この第三実施例による
光半導体装置においては、ｐ型GaAs基板１上に、図２に
示すと同様な構造の光半導体装置が一次元アレイ状に集
積されている。この一次元アレイ状に集積された各光半
導体装置は、ｎ型AlGaAs層４に達する溝１３により相互
に分離されている。
光半導体装置においては、ｐ型GaAs基板１上に、図２に
示すと同様な構造の光半導体装置が一次元アレイ状に集
積されている。この一次元アレイ状に集積された各光半
導体装置は、ｎ型AlGaAs層４に達する溝１３により相互
に分離されている。
【００３９】この場合、この光半導体装置の一次元アレ
イは、互いに平行に多数設けられている。
イは、互いに平行に多数設けられている。
【００４０】この第三実施例による光半導体装置におい
ては、一次元アレイ状に配列された各光半導体装置のヘ
テロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２への光
入力を図９に示すようにそれらの端面から行い、これら
の光入力に応じてレーザダイオードＬＤから光出力を
得、この光出力を次段の光半導体装置の一次元アレイに
対する光入力として用いることにより、光半導体装置の
一次元アレイをカスケード接続することが可能である。
ては、一次元アレイ状に配列された各光半導体装置のヘ
テロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２への光
入力を図９に示すようにそれらの端面から行い、これら
の光入力に応じてレーザダイオードＬＤから光出力を
得、この光出力を次段の光半導体装置の一次元アレイに
対する光入力として用いることにより、光半導体装置の
一次元アレイをカスケード接続することが可能である。
【００４１】この第三実施例による光半導体装置は、各
光半導体装置のレーザダイオードＬＤとして動作電流の
低いＳＤＨレーザを用いているので、集積型であるにも
かかわらず、消費電力を十分に低くすることができる。
光半導体装置のレーザダイオードＬＤとして動作電流の
低いＳＤＨレーザを用いているので、集積型であるにも
かかわらず、消費電力を十分に低くすることができる。
【００４２】また、この第三実施例による光半導体装置
は、図２に示す光半導体装置を一次元アレイ状に配列
し、それらの間を溝１３により分離しただけの非常に単
純な構造で実現することができるとともに、第一実施例
で述べたと同様の非常に簡単なプロセスで製造すること
ができる。
は、図２に示す光半導体装置を一次元アレイ状に配列
し、それらの間を溝１３により分離しただけの非常に単
純な構造で実現することができるとともに、第一実施例
で述べたと同様の非常に簡単なプロセスで製造すること
ができる。
【００４３】図２に示す光半導体装置は、消費電力及び
製造プロセスの点で集積化に有利な条件を満たしている
ことは上述の通りであるが、そのままでは通常は基板表
面に垂直な方向からヘテロ接合フォトトランジスタＨＰ
Ｔ１、ＨＰＴ２に光入力を行い、レーザダイオードＬＤ
の端面から光出力を得ることになり、光入力の方向と光
出力の方向とが互いに９０°ずれてしまうことから、カ
スケード接続を行う場合には適していない。この点に関
しては、図９に示すように、ヘテロ接合フォトトランジ
スタＨＰＴ１、ＨＰＴ２の端面から光入力を行うことに
よりカスケード接続が可能となるが、入力光のアライン
メントは必ずしも容易でなく、またこの方法で実現可能
なのは一次元アレイのみであり、二次元アレイの実現は
難しい。そこで、次にこの問題を解決することができる
実施例について図１０〜図１４を参照しながら説明す
る。
製造プロセスの点で集積化に有利な条件を満たしている
ことは上述の通りであるが、そのままでは通常は基板表
面に垂直な方向からヘテロ接合フォトトランジスタＨＰ
Ｔ１、ＨＰＴ２に光入力を行い、レーザダイオードＬＤ
の端面から光出力を得ることになり、光入力の方向と光
出力の方向とが互いに９０°ずれてしまうことから、カ
スケード接続を行う場合には適していない。この点に関
しては、図９に示すように、ヘテロ接合フォトトランジ
スタＨＰＴ１、ＨＰＴ２の端面から光入力を行うことに
よりカスケード接続が可能となるが、入力光のアライン
メントは必ずしも容易でなく、またこの方法で実現可能
なのは一次元アレイのみであり、二次元アレイの実現は
難しい。そこで、次にこの問題を解決することができる
実施例について図１０〜図１４を参照しながら説明す
る。
【００４４】図１０はこの発明の第四実施例による光半
導体装置を示し、そのレーザダイオードの導波路方向
（共振器長方向）の断面図である。
導体装置を示し、そのレーザダイオードの導波路方向
（共振器長方向）の断面図である。
【００４５】図１０に示すように、この第四実施例によ
る光半導体装置においては、基板表面に対して４５°傾
斜した溝２１と基板表面に対して垂直な溝２２とがｐ型
GaAs基板１に達するように形成されており、これらの溝
２１、２２の間の部分のｐ型AlGaAs層２、活性層３及び
ｎ型AlGaAs層４により、いわゆる４５°反射型曲がり共
振器構造のスラブ型導波路構造のレーザダイオードＬＤ
が形成されている。この場合、レーザダイオードＬＤの
溝２１側の端面の４５°反射壁によって、図１０中下方
に光出力が取り出される。ここで、この光出力の取り出
し部におけるｐ型GaAs基板１の裏面には、例えば半導体
多層膜から成るいわゆるブラッグリフレクタ（ＤＢＲと
も呼ばれる）２３が設けられている。また、この場合、
ｐ型GaAs基板１を通して光出力が取り出されることか
ら、ｐ型GaAs基板１に対して透明な光出力を得るため
に、レーザダイオードＬＤの活性層３は例えばInGaAs層
により形成される。
る光半導体装置においては、基板表面に対して４５°傾
斜した溝２１と基板表面に対して垂直な溝２２とがｐ型
GaAs基板１に達するように形成されており、これらの溝
２１、２２の間の部分のｐ型AlGaAs層２、活性層３及び
ｎ型AlGaAs層４により、いわゆる４５°反射型曲がり共
振器構造のスラブ型導波路構造のレーザダイオードＬＤ
が形成されている。この場合、レーザダイオードＬＤの
溝２１側の端面の４５°反射壁によって、図１０中下方
に光出力が取り出される。ここで、この光出力の取り出
し部におけるｐ型GaAs基板１の裏面には、例えば半導体
多層膜から成るいわゆるブラッグリフレクタ（ＤＢＲと
も呼ばれる）２３が設けられている。また、この場合、
ｐ型GaAs基板１を通して光出力が取り出されることか
ら、ｐ型GaAs基板１に対して透明な光出力を得るため
に、レーザダイオードＬＤの活性層３は例えばInGaAs層
により形成される。
【００４６】なお、溝２１、２２は、例えばＲＩＥ法の
ようなドライエッチング法によって簡単に形成すること
ができる。
ようなドライエッチング法によって簡単に形成すること
ができる。
【００４７】図１１はこの発明の第五実施例による光半
導体装置を示す。
導体装置を示す。
【００４８】図１１に示すように、この第五実施例によ
る光半導体装置においては、溝２１ばかりでなく、溝２
２も基板表面に対して４５°傾斜して形成されており、
従ってレーザダイオードＬＤの共振器の両端面が４５°
反射壁になっている。そして、このレーザダイオードＬ
Ｄの両端面の４５°反射壁によって、図１１中下方に互
いに等価な二つの光出力が取り出される。この場合、レ
ーザダイオードＬＤの溝２２側の端面の４５°反射壁に
よって取り出される光出力の取り出し部におけるｐ型Ga
As基板１の裏面にも、ブラッグリフレクタ２４が設けら
れている。
る光半導体装置においては、溝２１ばかりでなく、溝２
２も基板表面に対して４５°傾斜して形成されており、
従ってレーザダイオードＬＤの共振器の両端面が４５°
反射壁になっている。そして、このレーザダイオードＬ
Ｄの両端面の４５°反射壁によって、図１１中下方に互
いに等価な二つの光出力が取り出される。この場合、レ
ーザダイオードＬＤの溝２２側の端面の４５°反射壁に
よって取り出される光出力の取り出し部におけるｐ型Ga
As基板１の裏面にも、ブラッグリフレクタ２４が設けら
れている。
【００４９】図１２はこの発明の第六実施例による光半
導体装置を示す。
導体装置を示す。
【００５０】図１２に示すように、この第六実施例によ
る光半導体装置においては、ともに基板表面に対して４
５°傾斜し、かつ互いに平行に溝２１、２２が形成され
ている。また、ｎ型AlGaAs層４と光吸収層としてのｎ型
GaAs層７との間には、ブラッグリフレクタ２５が設けら
れている。この場合、レーザダイオードＬＤの溝２１側
の端面の４５°反射壁によって、図１２中下方に光出力
が取り出される。レーザダイオードＬＤの溝２２側の端
面の４５°反射壁によっても光出力が取り出されるが、
ブラッグリフレクタ２５と光吸収層としてのｎ型GaAs層
７とによって、実際にはこの溝２２側の端面の４５°反
射壁による光出力は、図１２中上方に出てこない。従っ
て、この場合の光出力は、図１０に示す第四実施例によ
る光半導体装置の光出力と等価である。
る光半導体装置においては、ともに基板表面に対して４
５°傾斜し、かつ互いに平行に溝２１、２２が形成され
ている。また、ｎ型AlGaAs層４と光吸収層としてのｎ型
GaAs層７との間には、ブラッグリフレクタ２５が設けら
れている。この場合、レーザダイオードＬＤの溝２１側
の端面の４５°反射壁によって、図１２中下方に光出力
が取り出される。レーザダイオードＬＤの溝２２側の端
面の４５°反射壁によっても光出力が取り出されるが、
ブラッグリフレクタ２５と光吸収層としてのｎ型GaAs層
７とによって、実際にはこの溝２２側の端面の４５°反
射壁による光出力は、図１２中上方に出てこない。従っ
て、この場合の光出力は、図１０に示す第四実施例によ
る光半導体装置の光出力と等価である。
【００５１】なお、上述の第四実施例及び第五実施例に
おいては、溝２１、２２が互いに平行でないため、これ
らの溝２１、２２を形成するためのドライエッチングは
２回必要であったが、この第六実施例においては、溝２
１、２２が互いに平行であるため、これらの溝２１、２
２を形成するためのドライエッチングは１回で済むとい
う利点がある。
おいては、溝２１、２２が互いに平行でないため、これ
らの溝２１、２２を形成するためのドライエッチングは
２回必要であったが、この第六実施例においては、溝２
１、２２が互いに平行であるため、これらの溝２１、２
２を形成するためのドライエッチングは１回で済むとい
う利点がある。
【００５２】図１３はこの発明の第七実施例による光半
導体装置を示す。
導体装置を示す。
【００５３】図１３に示すように、この第七実施例によ
る光半導体装置においては、レーザダイオードＬＤのｐ
型クラッド層としてのｐ型AlGaAs層２の一部に回折格子
（グレーティング）２６が形成されている。このように
ｐ型AlGaAs層２中に回折格子２６を形成するためには、
ｐ型AlGaAs層２ａをエピタキシャル成長させた後、エピ
タキシャル成長を一旦中断してこのｐ型AlGaAs層２ａの
表面にエッチングにより回折格子２６を形成し、その後
ｐ型AlGaAs層２ｂをエピタキシャル成長させればよい。
る光半導体装置においては、レーザダイオードＬＤのｐ
型クラッド層としてのｐ型AlGaAs層２の一部に回折格子
（グレーティング）２６が形成されている。このように
ｐ型AlGaAs層２中に回折格子２６を形成するためには、
ｐ型AlGaAs層２ａをエピタキシャル成長させた後、エピ
タキシャル成長を一旦中断してこのｐ型AlGaAs層２ａの
表面にエッチングにより回折格子２６を形成し、その後
ｐ型AlGaAs層２ｂをエピタキシャル成長させればよい。
【００５４】この第七実施例による光半導体装置におい
ては、導波路であるｐ型AlGaAs層２に形成された回折格
子２６の部分ではｐ型AlGaAs層２に対して垂直な方向に
レーザ光が散乱されることにより、図１３中下方に光出
力が取り出される。
ては、導波路であるｐ型AlGaAs層２に形成された回折格
子２６の部分ではｐ型AlGaAs層２に対して垂直な方向に
レーザ光が散乱されることにより、図１３中下方に光出
力が取り出される。
【００５５】上述の第四実施例、第五実施例、第六実施
例及び第七実施例による光半導体装置においては、ｐ型
GaAs基板１を通して下方、すなわち基板裏面側に光出力
が取り出されるので、レーザダイオードＬＤの発光波長
はｐ型GaAs基板１に対して透明なものである必要があ
り、従ってレーザダイオードＬＤの活性層３はGaAs層で
はなくInGaAs層などにより形成する必要がある。しか
し、図１４に示すこの発明の第八実施例による光半導体
装置のように、ｐ型GaAs基板１にエッチングにより穴１
ｂを形成し、この穴１ｂから光出力を取り出すようにす
ることにより、レーザダイオードＬＤの発光波長をｐ型
GaAs基板１に対して透明なものとする必要がなくなり、
レーザダイオードＬＤの活性層３をｉ型GaAs層により形
成することが可能となる。なお、この場合、穴１ｂの部
分のｐ型AlGaAs層２の裏面にブラッグリフレクタ２３が
設けられる。
例及び第七実施例による光半導体装置においては、ｐ型
GaAs基板１を通して下方、すなわち基板裏面側に光出力
が取り出されるので、レーザダイオードＬＤの発光波長
はｐ型GaAs基板１に対して透明なものである必要があ
り、従ってレーザダイオードＬＤの活性層３はGaAs層で
はなくInGaAs層などにより形成する必要がある。しか
し、図１４に示すこの発明の第八実施例による光半導体
装置のように、ｐ型GaAs基板１にエッチングにより穴１
ｂを形成し、この穴１ｂから光出力を取り出すようにす
ることにより、レーザダイオードＬＤの発光波長をｐ型
GaAs基板１に対して透明なものとする必要がなくなり、
レーザダイオードＬＤの活性層３をｉ型GaAs層により形
成することが可能となる。なお、この場合、穴１ｂの部
分のｐ型AlGaAs層２の裏面にブラッグリフレクタ２３が
設けられる。
【００５６】この第八実施例は、図１０に示す第四実施
例による光半導体装置においてｐ型GaAs基板１に穴１ｂ
を形成したものに相当するが、第五実施例、第六実施例
及び第七実施例による光半導体装置のｐ型GaAs基板１に
同様な穴１ｂを形成するようにしても良い。
例による光半導体装置においてｐ型GaAs基板１に穴１ｂ
を形成したものに相当するが、第五実施例、第六実施例
及び第七実施例による光半導体装置のｐ型GaAs基板１に
同様な穴１ｂを形成するようにしても良い。
【００５７】なお、第四実施例、第五実施例、第六実施
例、第七実施例及び第八実施例による光半導体装置にお
いて、光出力端面にマイクロレンズを直接形成すること
が可能であるが、このマイクロレンズの形成面は平坦で
ある方が望ましいので、このようにマイクロレンズを光
出力端面に直接形成する場合には、第八実施例のように
ｐ型GaAs基板１に穴１ｂを形成する場合よりも、第四実
施例、第五実施例、第六実施例及び第七実施例のように
ｐ型GaAs基板１に穴１ｂを形成しない場合の方が好まし
い。
例、第七実施例及び第八実施例による光半導体装置にお
いて、光出力端面にマイクロレンズを直接形成すること
が可能であるが、このマイクロレンズの形成面は平坦で
ある方が望ましいので、このようにマイクロレンズを光
出力端面に直接形成する場合には、第八実施例のように
ｐ型GaAs基板１に穴１ｂを形成する場合よりも、第四実
施例、第五実施例、第六実施例及び第七実施例のように
ｐ型GaAs基板１に穴１ｂを形成しない場合の方が好まし
い。
【００５８】以上のような第四実施例、第五実施例、第
六実施例、第七実施例及び第八実施例による光半導体装
置によれば、いずれも表面からの光入力及び裏面からの
光出力が可能となるので、光半導体装置の一次元アレイ
は勿論、二次元アレイも容易に実現することができる。
また、光半導体装置のカスケード接続も簡単に行うこと
ができる。
六実施例、第七実施例及び第八実施例による光半導体装
置によれば、いずれも表面からの光入力及び裏面からの
光出力が可能となるので、光半導体装置の一次元アレイ
は勿論、二次元アレイも容易に実現することができる。
また、光半導体装置のカスケード接続も簡単に行うこと
ができる。
【００５９】なお、例えば図２に示すようにレーザダイ
オードＬＤとしてＳＤＨレーザを用いた光半導体装置に
おいて、このＳＤＨレーザを第四実施例、第五実施例及
び第六実施例による光半導体装置におけるレーザダイオ
ードＬＤと同様に４５°反射型曲がり共振器構造とする
ことにより、非常に簡単なプロセスで光半導体装置の製
造が可能である。すなわち、レーザダイオードＬＤ形成
用の層、光吸収層としてのｎ型GaAs層７及びヘテロ接合
フォトトランジスタＨＰＴ１、ＨＰＴ２形成用の層を一
回のエピタキシャル成長で成長させた後、ヘテロ接合フ
ォトトランジスタＨＰＴ１、ＨＰＴ２の分離用の溝１１
を形成し、さらにレーザダイオードＬＤの共振器の４５
°反射壁の形成及び素子分離を行うだけで、光半導体装
置の一次元アレイまたは二次元アレイを実現することが
できる。
オードＬＤとしてＳＤＨレーザを用いた光半導体装置に
おいて、このＳＤＨレーザを第四実施例、第五実施例及
び第六実施例による光半導体装置におけるレーザダイオ
ードＬＤと同様に４５°反射型曲がり共振器構造とする
ことにより、非常に簡単なプロセスで光半導体装置の製
造が可能である。すなわち、レーザダイオードＬＤ形成
用の層、光吸収層としてのｎ型GaAs層７及びヘテロ接合
フォトトランジスタＨＰＴ１、ＨＰＴ２形成用の層を一
回のエピタキシャル成長で成長させた後、ヘテロ接合フ
ォトトランジスタＨＰＴ１、ＨＰＴ２の分離用の溝１１
を形成し、さらにレーザダイオードＬＤの共振器の４５
°反射壁の形成及び素子分離を行うだけで、光半導体装
置の一次元アレイまたは二次元アレイを実現することが
できる。
【００６０】図１５はこの発明の第九実施例による光半
導体装置を示す。
導体装置を示す。
【００６１】図１５に示すように、この第九実施例によ
る光半導体装置においては、全体として例えば円柱状の
形状を有するｐ型AlGaAs層２、活性層３及びｎ型AlGaAs
層４の上下にブラッグリフレクタ２７、２８を設けた共
振器構造を有するいわゆる垂直共振器型面発光レーザが
レーザダイオードＬＤとして用いられており、光出力は
図１５中下方に取り出される。なお、垂直共振器型面発
光レーザについては、例えば、Technical Digest of Th
ird Optoelectronics Conference, 13B1-1, 196(1990)
、Technical Digest of Third Optoelectronics Confe
rence, 13B1-3,200(1990) 及びTechnical Digest of Th
ird Optoelectronics Conference, 13B1-4, 202(1990)
に記載されている。
る光半導体装置においては、全体として例えば円柱状の
形状を有するｐ型AlGaAs層２、活性層３及びｎ型AlGaAs
層４の上下にブラッグリフレクタ２７、２８を設けた共
振器構造を有するいわゆる垂直共振器型面発光レーザが
レーザダイオードＬＤとして用いられており、光出力は
図１５中下方に取り出される。なお、垂直共振器型面発
光レーザについては、例えば、Technical Digest of Th
ird Optoelectronics Conference, 13B1-1, 196(1990)
、Technical Digest of Third Optoelectronics Confe
rence, 13B1-3,200(1990) 及びTechnical Digest of Th
ird Optoelectronics Conference, 13B1-4, 202(1990)
に記載されている。
【００６２】この第九実施例によれば、第四実施例、第
五実施例、第六実施例、第七実施例及び第八実施例のよ
うにレーザダイオードＬＤを４５°反射型曲がり共振器
構造としたり、回折格子２６を形成したりしないで済む
という利点がある。また、この第九実施例による光半導
体装置は、表面からの光入力及び裏面からの光出力が可
能であるばかりでなく、レーザダイオードＬＤとして用
いられている面発光型レーザは設計次第でしきい値電
流、従って動作電流をかなり低くすることができるた
め、光半導体装置の二次元アレイ化に適している。さら
に、このように動作電流が低い面発光レーザは、ＳＤＨ
レーザと同様に、動作電流の点でトランジスタのような
電子素子との整合性も非常に良いため、レーザダイオー
ドＬＤと同時に集積するヘテロ接合フォトトランジスタ
ＨＰＴ１、ＨＰＴ２の設計に負担がかからず、光半導体
装置を実現する上での柔軟性が高い。
五実施例、第六実施例、第七実施例及び第八実施例のよ
うにレーザダイオードＬＤを４５°反射型曲がり共振器
構造としたり、回折格子２６を形成したりしないで済む
という利点がある。また、この第九実施例による光半導
体装置は、表面からの光入力及び裏面からの光出力が可
能であるばかりでなく、レーザダイオードＬＤとして用
いられている面発光型レーザは設計次第でしきい値電
流、従って動作電流をかなり低くすることができるた
め、光半導体装置の二次元アレイ化に適している。さら
に、このように動作電流が低い面発光レーザは、ＳＤＨ
レーザと同様に、動作電流の点でトランジスタのような
電子素子との整合性も非常に良いため、レーザダイオー
ドＬＤと同時に集積するヘテロ接合フォトトランジスタ
ＨＰＴ１、ＨＰＴ２の設計に負担がかからず、光半導体
装置を実現する上での柔軟性が高い。
【００６３】図１６はこの発明の第十実施例による光半
導体装置を示す。
導体装置を示す。
【００６４】図１６に示すように、この第十実施例によ
る光半導体装置は、第九実施例による光半導体装置にお
いて、光出力端のｐ型GaAs基板１に穴１ｂを形成し、こ
の穴１ｂから光出力を取り出すようにしたものである。
る光半導体装置は、第九実施例による光半導体装置にお
いて、光出力端のｐ型GaAs基板１に穴１ｂを形成し、こ
の穴１ｂから光出力を取り出すようにしたものである。
【００６５】この第十実施例によれば、第八実施例と同
様に、レーザダイオードＬＤの発光波長がｐ型GaAs基板
１に対して透明なものに制限されないので、レーザダイ
オードＬＤの活性層３をｉ型GaAs層により形成すること
ができる。
様に、レーザダイオードＬＤの発光波長がｐ型GaAs基板
１に対して透明なものに制限されないので、レーザダイ
オードＬＤの活性層３をｉ型GaAs層により形成すること
ができる。
【００６６】なお、第九実施例及び第十実施例による光
半導体装置においても、光出力端面にマイクロレンズを
直接形成することが可能である。
半導体装置においても、光出力端面にマイクロレンズを
直接形成することが可能である。
【００６７】ところで、図１に示す光半導体装置におい
ては、通常、負極電源とヘテロ接合フォトトランジスタ
ＨＰＴ１との間に例えば数十オーム程度の負荷抵抗が設
けられる。すなわち、図１７に示すように、負極電源と
ヘテロ接合フォトトランジスタＨＰＴ１との間に負荷抵
抗Ｒが設けられる。この負荷抵抗Ｒは光半導体装置の外
部に設けることも考えられるが、次に述べる第十一実施
例のようにすれば、光半導体装置にモノリシックに設け
ることができる。
ては、通常、負極電源とヘテロ接合フォトトランジスタ
ＨＰＴ１との間に例えば数十オーム程度の負荷抵抗が設
けられる。すなわち、図１７に示すように、負極電源と
ヘテロ接合フォトトランジスタＨＰＴ１との間に負荷抵
抗Ｒが設けられる。この負荷抵抗Ｒは光半導体装置の外
部に設けることも考えられるが、次に述べる第十一実施
例のようにすれば、光半導体装置にモノリシックに設け
ることができる。
【００６８】図１８はこの発明の第十一実施例による光
半導体装置を示す。
半導体装置を示す。
【００６９】図１８に示すように、この第十一実施例に
よる光半導体装置においては、ヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２を構成するｎ型AlGaAs層８、
ｐ型GaAs層９及びｎ型AlGaAs層１０の上下にブラッグリ
フレクタ３１、３２が設けられている。これらのブラッ
グリフレクタ３１、３２は、例えばAlAs層とAlGaAs層と
を交互に積層した半導体多層膜により形成される。その
他の構成は、図２に示す光半導体装置と同様である。
よる光半導体装置においては、ヘテロ接合フォトトラン
ジスタＨＰＴ１、ＨＰＴ２を構成するｎ型AlGaAs層８、
ｐ型GaAs層９及びｎ型AlGaAs層１０の上下にブラッグリ
フレクタ３１、３２が設けられている。これらのブラッ
グリフレクタ３１、３２は、例えばAlAs層とAlGaAs層と
を交互に積層した半導体多層膜により形成される。その
他の構成は、図２に示す光半導体装置と同様である。
【００７０】この場合、ヘテロ接合フォトトランジスタ
ＨＰＴ１、ＨＰＴ２を構成するｎ型AlGaAs層８、ｐ型Ga
As層９及びｎ型AlGaAs層１０の上下にブラッグリフレク
タ３１、３２が設けられた構造により共振器が形成され
ている。ここで、ｎ型AlGaAs層８、ｐ型GaAs層９及びｎ
型AlGaAs層１０の厚さは、ヘテロ接合フォトトランジス
タＨＰＴ１、ＨＰＴ２に対する光入射によってこの共振
器中に形成される光の定在波の腹の部分が受光層として
のｐ型GaAs層９の所に位置するように選ばれている。よ
り具体的には、これらのｎ型AlGaAs層８、ｐ型GaAs層９
及びｎ型AlGaAs層１０の合計の厚さ、すなわち共振器長
は、入力光の波長の（ｎ＋１）／２倍（ｎ＝１、２、
…）に選ばれており、これによって光入射により共振器
中に形成される光の定在波の腹の部分を受光層としての
ｐ型GaAs層９の所に位置させることができる。また、こ
の場合、少なくとも光入射側のブラッグリフレクタ３２
の反射率は、入射光を効率良く取り入れることができる
ように、好適には小さく選ばれる。
ＨＰＴ１、ＨＰＴ２を構成するｎ型AlGaAs層８、ｐ型Ga
As層９及びｎ型AlGaAs層１０の上下にブラッグリフレク
タ３１、３２が設けられた構造により共振器が形成され
ている。ここで、ｎ型AlGaAs層８、ｐ型GaAs層９及びｎ
型AlGaAs層１０の厚さは、ヘテロ接合フォトトランジス
タＨＰＴ１、ＨＰＴ２に対する光入射によってこの共振
器中に形成される光の定在波の腹の部分が受光層として
のｐ型GaAs層９の所に位置するように選ばれている。よ
り具体的には、これらのｎ型AlGaAs層８、ｐ型GaAs層９
及びｎ型AlGaAs層１０の合計の厚さ、すなわち共振器長
は、入力光の波長の（ｎ＋１）／２倍（ｎ＝１、２、
…）に選ばれており、これによって光入射により共振器
中に形成される光の定在波の腹の部分を受光層としての
ｐ型GaAs層９の所に位置させることができる。また、こ
の場合、少なくとも光入射側のブラッグリフレクタ３２
の反射率は、入射光を効率良く取り入れることができる
ように、好適には小さく選ばれる。
【００７１】このようにヘテロ接合フォトトランジスタ
ＨＰＴ１、ＨＰＴ２に対する光入射によって共振器中に
形成される光の定在波の腹の部分を受光層としてのｐ型
GaAs層９の所に位置させていることから、この受光層と
してのｐ型GaAs層９の厚さを極めて小さくしても、十分
に高い量子効率（光−キャリア変換効率）、すなわち十
分に高い光利得を得ることができる。
ＨＰＴ１、ＨＰＴ２に対する光入射によって共振器中に
形成される光の定在波の腹の部分を受光層としてのｐ型
GaAs層９の所に位置させていることから、この受光層と
してのｐ型GaAs層９の厚さを極めて小さくしても、十分
に高い量子効率（光−キャリア変換効率）、すなわち十
分に高い光利得を得ることができる。
【００７２】さらに、ヘテロ接合フォトトランジスタＨ
ＰＴ１、ＨＰＴ２のベース層、すなわち受光層をｐ型Ga
As層ではなく例えばInGaAs層により形成する場合には、
ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２に対
する光入射によって共振器中に形成される光の定在波の
腹の部分が受光層の所に位置させることは、非常に有効
である。すなわち、InGaAsはAlGaAsに対して格子不整合
があるため、ヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２のコレクタ層またはエミッタ層としてのｎ型Al
GaAs層８上に受光層としてのInGaAs層をエピタキシャル
成長させる場合には、このInGaAs層の厚さは臨界膜厚以
下にする必要がある。ところが、この臨界膜厚は１０〜
２０ｎｍのオーダーで極めて小さいため、単にこのInGa
As層を受光層として用いた場合には、十分な量子効率、
すなわち十分に高い光利得を得ることはできない。しか
し、このように受光層としてのInGaAs層の厚さが極めて
小さくても、ヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２に対する光入射によって共振器中に形成される
光の定在波の腹の部分をこの受光層としてのInGaAs層の
所に位置させるようにすることによって、十分な量子効
率、すなわち十分に高い光利得を得ることができるよう
になる。
ＰＴ１、ＨＰＴ２のベース層、すなわち受光層をｐ型Ga
As層ではなく例えばInGaAs層により形成する場合には、
ヘテロ接合フォトトランジスタＨＰＴ１、ＨＰＴ２に対
する光入射によって共振器中に形成される光の定在波の
腹の部分が受光層の所に位置させることは、非常に有効
である。すなわち、InGaAsはAlGaAsに対して格子不整合
があるため、ヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２のコレクタ層またはエミッタ層としてのｎ型Al
GaAs層８上に受光層としてのInGaAs層をエピタキシャル
成長させる場合には、このInGaAs層の厚さは臨界膜厚以
下にする必要がある。ところが、この臨界膜厚は１０〜
２０ｎｍのオーダーで極めて小さいため、単にこのInGa
As層を受光層として用いた場合には、十分な量子効率、
すなわち十分に高い光利得を得ることはできない。しか
し、このように受光層としてのInGaAs層の厚さが極めて
小さくても、ヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２に対する光入射によって共振器中に形成される
光の定在波の腹の部分をこの受光層としてのInGaAs層の
所に位置させるようにすることによって、十分な量子効
率、すなわち十分に高い光利得を得ることができるよう
になる。
【００７３】さて、この第十一実施例による光半導体装
置においては、ヘテロ接合フォトトランジスタＨＰＴ１
のエミッタ層としてのｎ型AlGaAs層１０上のブラッグリ
フレクタ３２により所要の抵抗値を有する負荷抵抗Ｒが
形成されるように、このブラッグリフレクタ３２とｎ型
AlGaAs層１０とのヘテロ界面の組成急峻性が調整されて
いる。すなわち、この場合、負荷抵抗Ｒはブラッグリフ
レクタ３２自身に内在しており、光半導体装置内に完全
にモノリシック化されている。これに対して、光吸収層
としてのｎ型GaAs層７とｎ型AlGaAs層８との間のブラッ
グリフレクタ３１は、このブラッグリフレクタ３１とｎ
型AlGaAs層８とのヘテロ界面グレーディッド構造とする
ことなどにより、可能な限り低抵抗化が図られている。
置においては、ヘテロ接合フォトトランジスタＨＰＴ１
のエミッタ層としてのｎ型AlGaAs層１０上のブラッグリ
フレクタ３２により所要の抵抗値を有する負荷抵抗Ｒが
形成されるように、このブラッグリフレクタ３２とｎ型
AlGaAs層１０とのヘテロ界面の組成急峻性が調整されて
いる。すなわち、この場合、負荷抵抗Ｒはブラッグリフ
レクタ３２自身に内在しており、光半導体装置内に完全
にモノリシック化されている。これに対して、光吸収層
としてのｎ型GaAs層７とｎ型AlGaAs層８との間のブラッ
グリフレクタ３１は、このブラッグリフレクタ３１とｎ
型AlGaAs層８とのヘテロ界面グレーディッド構造とする
ことなどにより、可能な限り低抵抗化が図られている。
【００７４】図１９はこの発明の第十二実施例による光
半導体装置を示す。この第十二実施例による光半導体装
置の等価回路は図１７に示す通りである。
半導体装置を示す。この第十二実施例による光半導体装
置の等価回路は図１７に示す通りである。
【００７５】図１９に示すように、この第十二実施例に
よる光半導体装置は、図１５に示す第九実施例による光
半導体装置のヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２の上下にブラッグリフレクタ３１、３２を設け
て共振器構造を形成するとともに、ヘテロ接合フォトト
ランジスタＨＰＴ１のｎ型AlGaAs層１０上のブラッグリ
フレクタ３２に負荷抵抗Ｒを内在させたものである。こ
の負荷抵抗Ｒの形成方法は第十一実施例で述べた通りで
ある。
よる光半導体装置は、図１５に示す第九実施例による光
半導体装置のヘテロ接合フォトトランジスタＨＰＴ１、
ＨＰＴ２の上下にブラッグリフレクタ３１、３２を設け
て共振器構造を形成するとともに、ヘテロ接合フォトト
ランジスタＨＰＴ１のｎ型AlGaAs層１０上のブラッグリ
フレクタ３２に負荷抵抗Ｒを内在させたものである。こ
の負荷抵抗Ｒの形成方法は第十一実施例で述べた通りで
ある。
【００７６】この第十二実施例によれば、レーザダイオ
ードＬＤとして垂直共振器型面発光レーザを用いた光半
導体装置において、第十一実施例と同様な利点を得るこ
とができる。
ードＬＤとして垂直共振器型面発光レーザを用いた光半
導体装置において、第十一実施例と同様な利点を得るこ
とができる。
【００７７】以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
【００７８】例えば、レーザダイオードＬＤとヘテロ接
合フォトトランジスタＨＰＴ、ＨＰＴ２との積層順序を
逆にしても良い。すなわち、ヘテロ接合フォトトランジ
スタＨＰＴ１、ＨＰＴ２の上に光吸収層を介してレーザ
ダイオードＬＤを積層しても良い。
合フォトトランジスタＨＰＴ、ＨＰＴ２との積層順序を
逆にしても良い。すなわち、ヘテロ接合フォトトランジ
スタＨＰＴ１、ＨＰＴ２の上に光吸収層を介してレーザ
ダイオードＬＤを積層しても良い。
【００７９】また、レーザダイオードＬＤ及びヘテロ接
合フォトトランジスタＨＰＴ１、ＨＰＴ２は、AlGaAs／
GaAs系以外の半導体ヘテロ構造を用いて形成しても良
い。さらに、ｐ型GaAs基板１の代わりに他の化合物半導
体基板を用いても良い。
合フォトトランジスタＨＰＴ１、ＨＰＴ２は、AlGaAs／
GaAs系以外の半導体ヘテロ構造を用いて形成しても良
い。さらに、ｐ型GaAs基板１の代わりに他の化合物半導
体基板を用いても良い。
【００８０】また、レーザダイオードＬＤとしては、例
えばいわゆるＳＡＮ（Self-AlignedNarrow Stripe) レ
ーザなどを用いても良い。
えばいわゆるＳＡＮ（Self-AlignedNarrow Stripe) レ
ーザなどを用いても良い。
【００８１】さらにまた、レーザーダイオードＬＤの代
わりに発光ダイオードを用いても良い。
わりに発光ダイオードを用いても良い。
【００８２】
【発明の効果】以上述べたように、この発明の第一の発
明、第二の発明及び第三の発明によれば、正入力及び負
入力の両方が可能な光半導体装置を実現することができ
る。また、この発明の第一の発明及び第二の発明によれ
ば、受光部の並列分割を簡単に実現することができる。
また、この発明の第二の発明によれば、光半導体装置の
一次元アレイのカスケード接続を行うことが可能とな
る。 また、この発明の第三の発明によれば、光半導体装
置全体の素子設計が非常に簡単になり、素子形成プロセ
スも極めて簡単になる。
明、第二の発明及び第三の発明によれば、正入力及び負
入力の両方が可能な光半導体装置を実現することができ
る。また、この発明の第一の発明及び第二の発明によれ
ば、受光部の並列分割を簡単に実現することができる。
また、この発明の第二の発明によれば、光半導体装置の
一次元アレイのカスケード接続を行うことが可能とな
る。 また、この発明の第三の発明によれば、光半導体装
置全体の素子設計が非常に簡単になり、素子形成プロセ
スも極めて簡単になる。
【図１】この発明の第一実施例による光半導体装置を示
す回路図である。
す回路図である。
【図２】この発明の第一実施例による光半導体装置の構
造例を示す断面図である。
造例を示す断面図である。
【図３】この発明の第一実施例による光半導体装置にお
けるヘテロ接合フォトトランジスタのエネルギーバンド
構造の一例を示すエネルギーバンド図である。
けるヘテロ接合フォトトランジスタのエネルギーバンド
構造の一例を示すエネルギーバンド図である。
【図４】この発明の第一実施例による光半導体装置にお
けるヘテロ接合フォトトランジスタの分離用の溝の形成
方法を説明するための断面図である。
けるヘテロ接合フォトトランジスタの分離用の溝の形成
方法を説明するための断面図である。
【図５】この発明の第一実施例による光半導体装置の光
入出力特性の例を示すグラフである。
入出力特性の例を示すグラフである。
【図６】一般的なニューロンの入出力特性を示すグラフ
である。
である。
【図７】この発明の第一実施例による光半導体装置にお
いて光入力２によって抑制効果を得る場合の光入出力特
性の例を示すグラフである。
いて光入力２によって抑制効果を得る場合の光入出力特
性の例を示すグラフである。
【図８】この発明の第二実施例による光半導体装置を示
す回路図である。
す回路図である。
【図９】この発明の第三実施例による光半導体装置を示
す斜視図である。
す斜視図である。
【図１０】この発明の第四実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１１】この発明の第五実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１２】この発明の第六実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１３】この発明の第七実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１４】この発明の第八実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１５】この発明の第九実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１６】この発明の第十実施例による光半導体装置を
示す断面図である。
示す断面図である。
【図１７】この発明の第十一実施例による光半導体装置
を示す回路図である。
を示す回路図である。
【図１８】 この発明の第十一実施例による光半導体装
置の構造例を示す断面図である。
置の構造例を示す断面図である。
【図１９】 この発明の第十二実施例による光半導体装
置を示す断面図である。
置を示す断面図である。
１ ｐ型GaAs基板 ２、５ ｐ型AlGaAs層 ３ 活性層 ４、６、８、１０ ｎ型AlGaAs層 ７ ｎ型GaAs層 １１、１３ 溝 ＨＰＴ１、ＨＰＴ２ ヘテロ接合フォトトランジスタ ＬＤ レーザダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−240766（ＪＰ，Ａ) 特開 昭62−189817（ＪＰ，Ａ) 特開 平２−125467（ＪＰ，Ａ) 特開 平３−274030（ＪＰ，Ａ) 特許3057889（ＪＰ，Ｂ２) 伊賀健一・小山二三夫，総合報告 面 発光半導体レーザー，応用物理，日本応 用物理学会，Ｖｏｌ．60，Ｎｏ．１, ｐ．２−13 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/15 H01L 31/10 - 31/11 H01L 31/12 H01S 5/10 - 5/24 H01L 33/00
Claims (19)
- 【請求項１】 発光素子と、上記発光素子の一方の端子
に互いに並列に接続された少なくとも二つのフォトトラ
ンジスタとを有する光半導体装置であって、 基板上に上記発光素子が形成され、この発光素子上に光
吸収層を介して上記少なくとも二つのフォトトランジス
タを構成する半導体層が形成され、この半導体層に互い
に隣接する上記フォトトランジスタ間の分離用の溝が形
成されていることを特徴とする光半導体装置。 - 【請求項２】 上記少なくとも二つのフォトトランジス
タは上記発光素子の一方の端子に互いに並列に、かつ互
いに逆極性に接続された二つのフォトトランジスタを含
むことを特徴とする請求項１記載の光半導体装置。 - 【請求項３】 上記少なくとも二つのフォトトランジス
タを構成する半導体層はベース層を中心としてエネルギ
ーギャップ及びキャリア濃度が対称な構造を有すること
を特徴とする請求項１記載の光半導体装置。 - 【請求項４】 上記発光素子は内部電流狭窄型の半導体
レーザであることを特徴とする請求項１記載の光半導体
装置。 - 【請求項５】 上記発光素子はＳＤＨレーザであること
を特徴とする請求項１記載の光半導体装置。 - 【請求項６】 上記光半導体装置は光ニューロ素子であ
ることを特徴とする請求項１記載の光半導体装置。 - 【請求項７】 上記光半導体装置は光増幅素子であるこ
とを特徴とする請求項１記載の光半導体装置。 - 【請求項８】 上記光半導体装置は光論理素子であるこ
とを特徴とする請求項１記載の光半導体装置。 - 【請求項９】 上記光半導体装置は波長変換素子である
ことを特徴とする請求項１記載の光半導体装置。 - 【請求項１０】 上記半導体層の上方から上記フォトト
ランジスタに光入力が行われ、上記基板の裏面側から光
出力が行われることを特徴とする請求項１記載の光半導
体装置。 - 【請求項１１】 上記発光素子は曲がり共振器構造を有
する半導体レーザであることを特徴とする請求項１０記
載の光半導体装置。 - 【請求項１２】 上記発光素子は活性層の近傍に回折格
子が形成された半導体レーザであることを特徴とする請
求項１０記載の光半導体装置。 - 【請求項１３】 上記発光素子は垂直共振器型面発光レ
ーザであることを特徴とする請求項１０記載の光半導体
装置。 - 【請求項１４】 上記光出力が行われる部分における上
記基板に穴が形成されていることを特徴とする請求項１
０記載の光半導体装置。 - 【請求項１５】 上記半導体層の上下にブラッグリフレ
クタが設けられていることを特徴とする請求項１記載の
光半導体装置。 - 【請求項１６】 光入力が行われたときに上記ブラッグ
リフレクタの間に形成される光の定在波の腹の部分が上
記フォトトランジスタのベース層に位置するように上記
半導体層の厚さが設定されていることを特徴とする請求
項１５記載の光半導体装置。 - 【請求項１７】 一方の上記ブラッグリフレクタが少な
くとも一つの上記フォトトランジスタの負荷抵抗を構成
することを特徴とする請求項１５記載の光半導体装置。 - 【請求項１８】 発光素子と、上記発光素子の一方の端
子に互いに並列に接続された少なくとも二つのフォトト
ランジスタとを有し、基板上に上記発光素子が形成さ
れ、この発光素子上に光吸収層を介して上記少なくとも
二つのフォトトランジスタを構成する半導体層が形成さ
れ、この半導体層に互いに隣接する上記フォトトランジ
スタ間の分離用の溝が形成されている要素光半導体装置
が、上記基板上に互いに溝により分離されて一次元アレ
イ状に集積されていることを特徴とする光半導体装置。 - 【請求項１９】 発光素子と、上記発光素子の一方の端
子に互いに並列に接続された少なくとも二つのフォトト
ランジスタとを有する光半導体装置であって、 上記少なくとも二つのフォトトランジスタを構成する半
導体層はベース層を中心としてエネルギーギャップ及び
キャリア濃度が対称な構造を有することを特徴とする光
半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8943392A JP3297748B2 (ja) | 1992-03-13 | 1992-03-13 | 光半導体装置 |
| US08/031,098 US5331659A (en) | 1992-03-13 | 1993-03-11 | Optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8943392A JP3297748B2 (ja) | 1992-03-13 | 1992-03-13 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259433A JPH05259433A (ja) | 1993-10-08 |
| JP3297748B2 true JP3297748B2 (ja) | 2002-07-02 |
Family
ID=13970542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8943392A Expired - Fee Related JP3297748B2 (ja) | 1992-03-13 | 1992-03-13 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297748B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235190A (ja) | 2003-01-28 | 2004-08-19 | Sony Corp | 光半導体装置 |
| US8853745B2 (en) | 2009-01-20 | 2014-10-07 | Raytheon Company | Silicon based opto-electric circuits |
| US7994550B2 (en) | 2009-05-22 | 2011-08-09 | Raytheon Company | Semiconductor structures having both elemental and compound semiconductor devices on a common substrate |
-
1992
- 1992-03-13 JP JP8943392A patent/JP3297748B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 伊賀健一・小山二三夫，総合報告 面発光半導体レーザー，応用物理，日本応用物理学会，Ｖｏｌ．６０，Ｎｏ．１，ｐ．２−１３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259433A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881236A (en) | Wavelength-resonant surface-emitting semiconductor laser | |
| US5212706A (en) | Laser diode assembly with tunnel junctions and providing multiple beams | |
| US5637511A (en) | Vertical-to-surface transmission electro-photonic device and method for fabricating the same | |
| JPH0636457B2 (ja) | 半導体レ−ザを組み込むモノリシツク集積光学デバイスの製造方法およびこの方法によつて得られたデバイス | |
| JPH0750807B2 (ja) | 接合型半導体発光素子 | |
| JPH06196681A (ja) | 受光発光集積素子 | |
| US5331659A (en) | Optical semiconductor device | |
| JPH04225588A (ja) | 半導体レーザ構造体 | |
| JP3297748B2 (ja) | 光半導体装置 | |
| KR20010012440A (ko) | 모니터 부착된 면 발광 레이저 및 그 제조 방법 | |
| JP3178072B2 (ja) | 受光素子 | |
| US5379314A (en) | Semiconductor laser and method of manufacturing semiconductor laser | |
| JP3057889B2 (ja) | 光半導体装置 | |
| JPH067623B2 (ja) | 光双安定集積素子 | |
| JP3341297B2 (ja) | 光半導体装置 | |
| JPH0478036B2 (ja) | ||
| JP2697453B2 (ja) | 面発光レーザ | |
| JP3341296B2 (ja) | 光半導体装置 | |
| JPH09246652A (ja) | 半導体レーザ装置およびその製造方法 | |
| EP0164604B1 (en) | Integrated light emitting/receiving amplifier element | |
| JPH07249835A (ja) | 半導体光素子 | |
| JPH065984A (ja) | 半導体レーザ及びその製造方法 | |
| JPS60145690A (ja) | 光双安定発光受光集積素子 | |
| JP2921385B2 (ja) | 面発光レーザならびにその製造方法および端面発光レーザの製造方法 | |
| JPS62162385A (ja) | 半導体レ−ザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |