JP4075442B2 - 光半導体装置とその製造方法 - Google Patents
光半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4075442B2 JP4075442B2 JP2002116394A JP2002116394A JP4075442B2 JP 4075442 B2 JP4075442 B2 JP 4075442B2 JP 2002116394 A JP2002116394 A JP 2002116394A JP 2002116394 A JP2002116394 A JP 2002116394A JP 4075442 B2 JP4075442 B2 JP 4075442B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- wiring
- semiconductor device
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 230000003287 optical effect Effects 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000012792 core layer Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005253 cladding Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 3
- 239000011888 foil Substances 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マッチングのための負荷抵抗を有する光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
光を用いた通信で、大量の情報を迅速に送るために変調周波数を高くする（10GHz以上）ための研究開発が盛んに行われている。光を用いた通信においては、光電変換素子である、フォトダイオードが使用される。光ファイバを伝わってきた光信号は、フォトダイオードで受信されて電気信号に変換される。そして、その電気信号は、電子回路に送られて処理され、最終的には文字、画像、音などに変換される。
【０００３】
このとき、フォトダイオードから見た電子回路側のインピーダンスと、電子回路側から見たフォトダイオード側のインピーダンスとが正確にマッチングされる必要がある。このインピーダンスをマッチングさせるために、抵抗素子が用いられる。従来は、この抵抗素子の材質として、NiCrのような比較的抵抗の高い合金や、高濃度のｎ型半導体層が用いられてきた。
【０００４】
【発明が解決しようとする課題】
しかしながら、数GHzのオーダーに相当するマイクロ波帯よりも高い周波数の光信号を送受信するためには、今まで以上に高い精度でインピーダンスのマッチングを行う必要がある。そのためには、抵抗素子の抵抗値を設計通りの大きさに正確に合わせなければならない。そのためには、抵抗素子の線幅を、ある程度大きくする必要がある。
【０００５】
ところが、今まで抵抗素子の材質として使われていたNiCrやｎ型半導体層の抵抗率は、それほど大きいものではない。抵抗値は材質の抵抗率に比例するので、これらの材質で十分に大きな抵抗値を有する抵抗素子を作製するためには、抵抗素子の線幅を数mm程度に細くしなければならない。なぜなら、抵抗値は線幅に反比例するからである。しかし、線幅を細くすると、線幅の寸法の僅かのずれによって、抵抗値が大きく変化してしまうため、マッチングが困難になるという問題があった。また、線幅が細くなると抵抗素子の誘導成分が大きくなってしまうことも、マッチングを悪くする原因となる。
【０００６】
本発明はこのような問題を解決できる光半導体装置、及びその光半導体装置を用意に製造する方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の光半導体装置は、第１導電型層、活性層、第２導電型層を順次積層してなるフォトダイオードと、ｐ型の半導体層を有する抵抗素子と、第１の配線と、第２の配線とをそれぞれ有する。そして、第１の配線は、第１導電型層に電気的に接続され、第２の配線は、第２導電型層に電気的に接続され、さらに第１の配線及び第２の配線は、ｐ型の半導体層を介して電気的に接続されている。
【０００８】
【発明の実施の形態】
（第1の実施例）
図１（A）、（B）は、本発明の光半導体装置の上面図である。図１（B）は図１（A）をXX'にそって切断したときの断面図である。本発明の第１の実施例を、図１（A）に記載したＡの方向を前として、図１（A）、（B）に基づいて説明する。
【０００９】
本発明の第１の実施例の光半導体装置は、半絶縁性のInP基板101の上に形成されており、フォトダイオード111、２つの抵抗素子121、ｎ配線131、ｐ配線141からなる。また、InP基板101の前面は劈開面であり、SiNからなる無反射膜161が形成されている。
【００１０】
フォトダイオード111は、大きく分けて、上部と下部からなる。フォトダイオード111の下部は、半絶縁性のInP基板101の上に順次積層された、1.0mm厚のn+−InPクラッド層102と0.8mm厚のｎ−InGaAsPコア層103からなる。これらの層は、第１の半導体層に相当する。さらに、フォトダイオード111の上部が、フォトダイオード111の下部の上に搭載されている。フォトダイオード111の上部は、0.6mm厚のノンドープInGaAs活性層104、0.8mm厚のｐ−InGaAsPコア層105、0.4mm厚のp+−InPクラッド層106、0.2mm厚のp++−In0.53Ga0.47Asコンタクト層107が順次積層されてなる。フォトダイオード111の上部のうち、ノンドープInGaAs活性層104以外の層は、第２の半導体層に相当する。また、フォトダイオード111の下部は、図1に示すような形状にエッチング形成されており、InP基板101の後方に延びている。
【００１１】
第1の配線に相当するｎ配線131は金属箔である。ｎ配線131は、フォトダイオード111の下部の上に第1のコンタクトメタル108を介して形成されている。ｎ配線131は、フォトダイオード111の下部と共に、InP基板101の後方に延びている。
【００１２】
また、第２の配線に相当するｐ配線141も金属箔である。ｐ配線141は、図1に示すように、ｎ配線131に挟まれて、InP基板101の後方に延びている。言い換えれば、ｎ配線131は、ｐ配線141に対して線対称となるように配置されている。また、その一端が、第2のコンタクトメタル109を介して、フォトダイオード111の最上層であるp++−In0.53Ga0.47Asコンタクト層107に接続されている。
【００１３】
また、抵抗素子121は、図1（A）に示すような位置に配置されている。図1（A）に示すように、抵抗素子121も、p配線141に対して線対称に配置されている。抵抗素子121は、1.0mm厚のn+−InPクラッド層102、0.8mm厚のｎ−InGaAsPコア層103、0.6mm厚のノンドープInGaAs活性層104、0.8mm厚のｐ−InGaAsPコア層105、0.4mm厚のp+−InPクラッド層106、0.2mm厚のp++−In0.53Ga0.47Asコンタクト層107を順次積層されてなる。したがって、抵抗素子121は、フォトダイオード111と同様の積層構造を有していることになる。図1（A）には、抵抗素子121はｐ配線141の両側に１つずつ配置されていることが開示されているが、抵抗素子141をｐ配線141の片側に複数配置し、それらを直列に接続すると、個々の抵抗素子を幅広く作ることができるため、よりマッチングを取りやすくなる。
【００１４】
そして、ｎ配線131とｐ配線141は、抵抗素子121の最上層であるp++−In0.53Ga0.47Asコンタクト層107を介して、金属箔からなるエアブリッジ151によって電気的に接続されている。このとき、図１（B）に示すように、第2のコンタクトメタル109を介して接続してある。
【００１５】
このとき、抵抗素子121からｎ配線131及びｐ配線141へ向かう方向を長さ、InP基板101と垂直な方向を厚さ、その長さとその厚さにそれぞれ直交する方向を幅としたとき、エアブリッジは、十分な強度を得るためには幅５μm以上、厚さ１μm以上であることが望ましい。また、図1には、抵抗素子121が、ｎ配線131とｐ配線141とにそれぞれ１つづつのエアブリッジによって接続されていることが開示してあるが、ｎ配線131とｐ配線141とにそれぞれ複数のエアブリッジ151で接続すると、その中の一つが断線しても電気的な接続が切れないため、より信頼性の高い配線構造を得ることができる。さらに、エアブリッジ151の長さは、抵抗素子121のInP基板からの高さの２倍以上にすると、エアブリッジが断線しにくくなる。
【００１６】
なお、ｎ配線や抵抗素子が、ｐ配線に対して線対称となるように配置されている理由は、ｎ配線とｐ配線を伝わる電気信号を、効率よく伝えるためである。
【００１７】
また、金属箔であるｎ配線131やｐ配線141を半導体層と接続するとき、コンタクトメタルを介して接続するのは、金属箔と半導体層との間に生じる抵抗を少なくするためである。本発明の第１の実施例において使用するコンタクトメタルは、金属箔をｎ型の半導体層と接続するときには、AuGe、Ni、Auを順次積層したものが好適である。また、金属箔をｐ型の半導体層と接続するときには、Ti、Pt、Auを順次積層したもの、または、AuZn、Auを順次積層したものを適用することができる。
【００１８】
本発明の第１の実施例においては、以上説明したように抵抗に抵抗率の大きいp型の半導体層を適用したので、配線を細く加工する必要がなくなる。そのために、抵抗素子の線幅の変化にりよる抵抗値の変化を減少させることができるので、マッチングを取りやすくなるという効果を奏する。
【００１９】
（第２の実施例）
図２〜図６は、本発明の光半導体装置の製造方法を示す上面図及び前記上面図をXX'に沿って切断した断面を示す断面図である。本発明の第２の実施例を、図２（A）におけるＡの方向を前方として、以上５つの図に基づいて説明する。本発明の第２の実施例は、第１の実施例の光半導体装置の製造方法に相当する。
【００２０】
まず、図２（A）及び（B）に示すように、半絶縁性のInP基板101の上に、有機金属化学蒸着法または分子線エピタキシ法を用いて、1.0mm厚のn+−InPクラッド層102、0.8mm厚のｎ−InGaAsPコア層103、0.6mm厚のノンドープInGaAs活性層104、0.8mm厚のｐ−InGaAsPコア層105、0.4mm厚のp+−InPクラッド層106、0.2mm厚のp++−In0.53Ga0.47Asコンタクト層107を順次エピタキシャル成長させることによって、pin構造を作成する。ここで、n+−InPクラッド層102、ｎ−InGaAsPコア層103がｎ型の層に相当し、ｐ−InGaAsPコア層105、p+−InPクラッド層106、p++−In0.53Ga0.47Asコンタクト層107はｐ型の層に相当する。
【００２１】
次に、図３（A）及び（B）に示すように、Cl2を含有するガスを用いたドライエッチング法によって、ノンドープInGaAs活性層104、ｐ−InGaAsPコア層105、p+−InPクラッド層106、p++−In0.53Ga0.47Asコンタクト層107を選択的に除去することによって、ｎ−InGaAsPコア層103を露出させる。これによって、フォトダイオード111の上部及び抵抗素子121の上部をそれぞれ形成する。このとき、図３（A）に示すように、フォトダイオード111の上部はIｎP基板101の前方中央に形成し、抵抗素子121の上部はフォトダイオード111の上部に対して左右後方に２つ形成する。
【００２２】
そして、図４（A）及び（B）に示すように、HCl及びH3PO4を含有するエッチャントと、H2O2及びH2SO4を含有するエッチャントを用いたウェットエッチング法によって、n+−InPクラッド層102、ｎ−InGaAsPコア層103をそれぞれ選択的に除去することによって、InP基板101を露出させる。これによって、フォトダイオード111の下部及び抵抗素子121の下部をそれぞれ形成する。このとき、n+−InPクラッド層102とｎ−InGaAsPコア層103は、図４（A）に示すような形状に、それぞれ同型に残存するようにする。さらに、先に形成しておいたフォトダイオード111の上部が、フォトダイオード111の上部の上に搭載されるようにする。
【００２３】
さらに、図５（A）及び（B）に示すように、フォトダイオード111の下部の上に、第1のコンタクトメタル108を形成する。また、p++−In0.53Ga0.47Asコンタクト層107にも第2のコンタクトメタル109を形成する。ｎ−InGaAsPコア層103に形成する第1のコンタクトメタル108は、AuGe、Ni、Auを順次積層して形成する。p++−In0.53Ga0.47Asコンタクト層107に形成する第2のコンタクトメタル109は、Ti、Pt、Auを順次積層して、または、AuZn、Auを順次積層して形成する。また、図５（A）に示すように、抵抗素子121の上にも第2のコンタクトメタル109を形成する。
【００２４】
最後に、図６（A）、（B）にそれぞれ示すように、第１の配線に相当するｎ配線131と、第２の配線に相当するｐ配線141とを形成する。ｎ配線131は、ｎ−InGaAsPコア層103の上に形成した第1のコンタクトメタル108上に形成する。ｐ配線141は、第2のコンタクトメタル109を介してp++−In0.53Ga0.47Asコンタクト層107と接続し、InP基板101上において後方に延びるように形成する。さらに、ｎ配線131がその両側に配置されるようにする。そして、エアブリッジ151を用いてｎ配線131と抵抗素子121のp++−In0.53Ga0.47Asコンタクト層107、ｐ配線141と抵抗素子121のp++−In0.53Ga0.47Asコンタクト層107とをそれぞれ接続する。そして、図６（A）における直線YY'、図６（B）における直線 ZZ'にそってInP基板101を劈開する。さらに、劈開面全面に図示しないSiNの無反射膜を形成する。
【００２５】
本発明の第２の実施例においては、同一の積層構造を有するフォトダイオードと抵抗素子とを同時に積層及びエッチングすることによって形成する。したがって、抵抗素子を形成するための特別な工程を必要とせずに、本願発明の第１の実施例に相当する光半導体装置を、容易に作成することができる。
【００２６】
【発明の効果】
以上説明したように、本発明においては、抵抗に抵抗率の大きいp型の半導体層を適用したので、十分に大きな抵抗を得るために、配線を細く加工する必要がなくなる。そのために、抵抗素子の線幅を精度よく設定できるので、抵抗素子の抵抗値を正確に設定することができる。したがって、マッチングを取りやすくなる。
【００２７】
我々の実験によれば、ｐ型半導体層のシート抵抗は最大120Ω/□程度である。これは、ｎ型半導体層のシート抵抗約3Ω/□よりも十分に大きい。そのために、本発明においては、従来よりも抵抗素子の幅を10倍以上大きくしても、抵抗素子の抵抗値を、十分大きな値にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す上面図及び断面図である。
【図２】本発明の第２の実施例を示す断面図及び上面図である。
【図３】本発明の第２の実施例を示す断面図及び上面図である。
【図４】本発明の第２の実施例を示す断面図及び上面図である。
【図５】本発明の第２の実施例を示す断面図及び上面図である。
【図６】本発明の第２の実施例を示す断面図及び上面図である。
【符号の説明】
101 InP基板
102 n+−InPクラッド層
103 ｎ−InGaAsPコア層
104 ノンドープInGaAs活性層
105 ｐ−InGaAsPコア層
106 p+−InPクラッド層
107 p++−In0.53Ga0.47Asコンタクト層
108 第１のコンタクトメタル
109 第２のコンタクトメタル
111 フォトダイオード
121 抵抗素子
131 ｐ配線
141 ｎ配線
151 エアブリッジ
161 無反射膜
【発明の属する技術分野】
本発明は、マッチングのための負荷抵抗を有する光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
光を用いた通信で、大量の情報を迅速に送るために変調周波数を高くする（10GHz以上）ための研究開発が盛んに行われている。光を用いた通信においては、光電変換素子である、フォトダイオードが使用される。光ファイバを伝わってきた光信号は、フォトダイオードで受信されて電気信号に変換される。そして、その電気信号は、電子回路に送られて処理され、最終的には文字、画像、音などに変換される。
【０００３】
このとき、フォトダイオードから見た電子回路側のインピーダンスと、電子回路側から見たフォトダイオード側のインピーダンスとが正確にマッチングされる必要がある。このインピーダンスをマッチングさせるために、抵抗素子が用いられる。従来は、この抵抗素子の材質として、NiCrのような比較的抵抗の高い合金や、高濃度のｎ型半導体層が用いられてきた。
【０００４】
【発明が解決しようとする課題】
しかしながら、数GHzのオーダーに相当するマイクロ波帯よりも高い周波数の光信号を送受信するためには、今まで以上に高い精度でインピーダンスのマッチングを行う必要がある。そのためには、抵抗素子の抵抗値を設計通りの大きさに正確に合わせなければならない。そのためには、抵抗素子の線幅を、ある程度大きくする必要がある。
【０００５】
ところが、今まで抵抗素子の材質として使われていたNiCrやｎ型半導体層の抵抗率は、それほど大きいものではない。抵抗値は材質の抵抗率に比例するので、これらの材質で十分に大きな抵抗値を有する抵抗素子を作製するためには、抵抗素子の線幅を数mm程度に細くしなければならない。なぜなら、抵抗値は線幅に反比例するからである。しかし、線幅を細くすると、線幅の寸法の僅かのずれによって、抵抗値が大きく変化してしまうため、マッチングが困難になるという問題があった。また、線幅が細くなると抵抗素子の誘導成分が大きくなってしまうことも、マッチングを悪くする原因となる。
【０００６】
本発明はこのような問題を解決できる光半導体装置、及びその光半導体装置を用意に製造する方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の光半導体装置は、第１導電型層、活性層、第２導電型層を順次積層してなるフォトダイオードと、ｐ型の半導体層を有する抵抗素子と、第１の配線と、第２の配線とをそれぞれ有する。そして、第１の配線は、第１導電型層に電気的に接続され、第２の配線は、第２導電型層に電気的に接続され、さらに第１の配線及び第２の配線は、ｐ型の半導体層を介して電気的に接続されている。
【０００８】
【発明の実施の形態】
（第1の実施例）
図１（A）、（B）は、本発明の光半導体装置の上面図である。図１（B）は図１（A）をXX'にそって切断したときの断面図である。本発明の第１の実施例を、図１（A）に記載したＡの方向を前として、図１（A）、（B）に基づいて説明する。
【０００９】
本発明の第１の実施例の光半導体装置は、半絶縁性のInP基板101の上に形成されており、フォトダイオード111、２つの抵抗素子121、ｎ配線131、ｐ配線141からなる。また、InP基板101の前面は劈開面であり、SiNからなる無反射膜161が形成されている。
【００１０】
フォトダイオード111は、大きく分けて、上部と下部からなる。フォトダイオード111の下部は、半絶縁性のInP基板101の上に順次積層された、1.0mm厚のn+−InPクラッド層102と0.8mm厚のｎ−InGaAsPコア層103からなる。これらの層は、第１の半導体層に相当する。さらに、フォトダイオード111の上部が、フォトダイオード111の下部の上に搭載されている。フォトダイオード111の上部は、0.6mm厚のノンドープInGaAs活性層104、0.8mm厚のｐ−InGaAsPコア層105、0.4mm厚のp+−InPクラッド層106、0.2mm厚のp++−In0.53Ga0.47Asコンタクト層107が順次積層されてなる。フォトダイオード111の上部のうち、ノンドープInGaAs活性層104以外の層は、第２の半導体層に相当する。また、フォトダイオード111の下部は、図1に示すような形状にエッチング形成されており、InP基板101の後方に延びている。
【００１１】
第1の配線に相当するｎ配線131は金属箔である。ｎ配線131は、フォトダイオード111の下部の上に第1のコンタクトメタル108を介して形成されている。ｎ配線131は、フォトダイオード111の下部と共に、InP基板101の後方に延びている。
【００１２】
また、第２の配線に相当するｐ配線141も金属箔である。ｐ配線141は、図1に示すように、ｎ配線131に挟まれて、InP基板101の後方に延びている。言い換えれば、ｎ配線131は、ｐ配線141に対して線対称となるように配置されている。また、その一端が、第2のコンタクトメタル109を介して、フォトダイオード111の最上層であるp++−In0.53Ga0.47Asコンタクト層107に接続されている。
【００１３】
また、抵抗素子121は、図1（A）に示すような位置に配置されている。図1（A）に示すように、抵抗素子121も、p配線141に対して線対称に配置されている。抵抗素子121は、1.0mm厚のn+−InPクラッド層102、0.8mm厚のｎ−InGaAsPコア層103、0.6mm厚のノンドープInGaAs活性層104、0.8mm厚のｐ−InGaAsPコア層105、0.4mm厚のp+−InPクラッド層106、0.2mm厚のp++−In0.53Ga0.47Asコンタクト層107を順次積層されてなる。したがって、抵抗素子121は、フォトダイオード111と同様の積層構造を有していることになる。図1（A）には、抵抗素子121はｐ配線141の両側に１つずつ配置されていることが開示されているが、抵抗素子141をｐ配線141の片側に複数配置し、それらを直列に接続すると、個々の抵抗素子を幅広く作ることができるため、よりマッチングを取りやすくなる。
【００１４】
そして、ｎ配線131とｐ配線141は、抵抗素子121の最上層であるp++−In0.53Ga0.47Asコンタクト層107を介して、金属箔からなるエアブリッジ151によって電気的に接続されている。このとき、図１（B）に示すように、第2のコンタクトメタル109を介して接続してある。
【００１５】
このとき、抵抗素子121からｎ配線131及びｐ配線141へ向かう方向を長さ、InP基板101と垂直な方向を厚さ、その長さとその厚さにそれぞれ直交する方向を幅としたとき、エアブリッジは、十分な強度を得るためには幅５μm以上、厚さ１μm以上であることが望ましい。また、図1には、抵抗素子121が、ｎ配線131とｐ配線141とにそれぞれ１つづつのエアブリッジによって接続されていることが開示してあるが、ｎ配線131とｐ配線141とにそれぞれ複数のエアブリッジ151で接続すると、その中の一つが断線しても電気的な接続が切れないため、より信頼性の高い配線構造を得ることができる。さらに、エアブリッジ151の長さは、抵抗素子121のInP基板からの高さの２倍以上にすると、エアブリッジが断線しにくくなる。
【００１６】
なお、ｎ配線や抵抗素子が、ｐ配線に対して線対称となるように配置されている理由は、ｎ配線とｐ配線を伝わる電気信号を、効率よく伝えるためである。
【００１７】
また、金属箔であるｎ配線131やｐ配線141を半導体層と接続するとき、コンタクトメタルを介して接続するのは、金属箔と半導体層との間に生じる抵抗を少なくするためである。本発明の第１の実施例において使用するコンタクトメタルは、金属箔をｎ型の半導体層と接続するときには、AuGe、Ni、Auを順次積層したものが好適である。また、金属箔をｐ型の半導体層と接続するときには、Ti、Pt、Auを順次積層したもの、または、AuZn、Auを順次積層したものを適用することができる。
【００１８】
本発明の第１の実施例においては、以上説明したように抵抗に抵抗率の大きいp型の半導体層を適用したので、配線を細く加工する必要がなくなる。そのために、抵抗素子の線幅の変化にりよる抵抗値の変化を減少させることができるので、マッチングを取りやすくなるという効果を奏する。
【００１９】
（第２の実施例）
図２〜図６は、本発明の光半導体装置の製造方法を示す上面図及び前記上面図をXX'に沿って切断した断面を示す断面図である。本発明の第２の実施例を、図２（A）におけるＡの方向を前方として、以上５つの図に基づいて説明する。本発明の第２の実施例は、第１の実施例の光半導体装置の製造方法に相当する。
【００２０】
まず、図２（A）及び（B）に示すように、半絶縁性のInP基板101の上に、有機金属化学蒸着法または分子線エピタキシ法を用いて、1.0mm厚のn+−InPクラッド層102、0.8mm厚のｎ−InGaAsPコア層103、0.6mm厚のノンドープInGaAs活性層104、0.8mm厚のｐ−InGaAsPコア層105、0.4mm厚のp+−InPクラッド層106、0.2mm厚のp++−In0.53Ga0.47Asコンタクト層107を順次エピタキシャル成長させることによって、pin構造を作成する。ここで、n+−InPクラッド層102、ｎ−InGaAsPコア層103がｎ型の層に相当し、ｐ−InGaAsPコア層105、p+−InPクラッド層106、p++−In0.53Ga0.47Asコンタクト層107はｐ型の層に相当する。
【００２１】
次に、図３（A）及び（B）に示すように、Cl2を含有するガスを用いたドライエッチング法によって、ノンドープInGaAs活性層104、ｐ−InGaAsPコア層105、p+−InPクラッド層106、p++−In0.53Ga0.47Asコンタクト層107を選択的に除去することによって、ｎ−InGaAsPコア層103を露出させる。これによって、フォトダイオード111の上部及び抵抗素子121の上部をそれぞれ形成する。このとき、図３（A）に示すように、フォトダイオード111の上部はIｎP基板101の前方中央に形成し、抵抗素子121の上部はフォトダイオード111の上部に対して左右後方に２つ形成する。
【００２２】
そして、図４（A）及び（B）に示すように、HCl及びH3PO4を含有するエッチャントと、H2O2及びH2SO4を含有するエッチャントを用いたウェットエッチング法によって、n+−InPクラッド層102、ｎ−InGaAsPコア層103をそれぞれ選択的に除去することによって、InP基板101を露出させる。これによって、フォトダイオード111の下部及び抵抗素子121の下部をそれぞれ形成する。このとき、n+−InPクラッド層102とｎ−InGaAsPコア層103は、図４（A）に示すような形状に、それぞれ同型に残存するようにする。さらに、先に形成しておいたフォトダイオード111の上部が、フォトダイオード111の上部の上に搭載されるようにする。
【００２３】
さらに、図５（A）及び（B）に示すように、フォトダイオード111の下部の上に、第1のコンタクトメタル108を形成する。また、p++−In0.53Ga0.47Asコンタクト層107にも第2のコンタクトメタル109を形成する。ｎ−InGaAsPコア層103に形成する第1のコンタクトメタル108は、AuGe、Ni、Auを順次積層して形成する。p++−In0.53Ga0.47Asコンタクト層107に形成する第2のコンタクトメタル109は、Ti、Pt、Auを順次積層して、または、AuZn、Auを順次積層して形成する。また、図５（A）に示すように、抵抗素子121の上にも第2のコンタクトメタル109を形成する。
【００２４】
最後に、図６（A）、（B）にそれぞれ示すように、第１の配線に相当するｎ配線131と、第２の配線に相当するｐ配線141とを形成する。ｎ配線131は、ｎ−InGaAsPコア層103の上に形成した第1のコンタクトメタル108上に形成する。ｐ配線141は、第2のコンタクトメタル109を介してp++−In0.53Ga0.47Asコンタクト層107と接続し、InP基板101上において後方に延びるように形成する。さらに、ｎ配線131がその両側に配置されるようにする。そして、エアブリッジ151を用いてｎ配線131と抵抗素子121のp++−In0.53Ga0.47Asコンタクト層107、ｐ配線141と抵抗素子121のp++−In0.53Ga0.47Asコンタクト層107とをそれぞれ接続する。そして、図６（A）における直線YY'、図６（B）における直線 ZZ'にそってInP基板101を劈開する。さらに、劈開面全面に図示しないSiNの無反射膜を形成する。
【００２５】
本発明の第２の実施例においては、同一の積層構造を有するフォトダイオードと抵抗素子とを同時に積層及びエッチングすることによって形成する。したがって、抵抗素子を形成するための特別な工程を必要とせずに、本願発明の第１の実施例に相当する光半導体装置を、容易に作成することができる。
【００２６】
【発明の効果】
以上説明したように、本発明においては、抵抗に抵抗率の大きいp型の半導体層を適用したので、十分に大きな抵抗を得るために、配線を細く加工する必要がなくなる。そのために、抵抗素子の線幅を精度よく設定できるので、抵抗素子の抵抗値を正確に設定することができる。したがって、マッチングを取りやすくなる。
【００２７】
我々の実験によれば、ｐ型半導体層のシート抵抗は最大120Ω/□程度である。これは、ｎ型半導体層のシート抵抗約3Ω/□よりも十分に大きい。そのために、本発明においては、従来よりも抵抗素子の幅を10倍以上大きくしても、抵抗素子の抵抗値を、十分大きな値にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す上面図及び断面図である。
【図２】本発明の第２の実施例を示す断面図及び上面図である。
【図３】本発明の第２の実施例を示す断面図及び上面図である。
【図４】本発明の第２の実施例を示す断面図及び上面図である。
【図５】本発明の第２の実施例を示す断面図及び上面図である。
【図６】本発明の第２の実施例を示す断面図及び上面図である。
【符号の説明】
101 InP基板
102 n+−InPクラッド層
103 ｎ−InGaAsPコア層
104 ノンドープInGaAs活性層
105 ｐ−InGaAsPコア層
106 p+−InPクラッド層
107 p++−In0.53Ga0.47Asコンタクト層
108 第１のコンタクトメタル
109 第２のコンタクトメタル
111 フォトダイオード
121 抵抗素子
131 ｐ配線
141 ｎ配線
151 エアブリッジ
161 無反射膜
Claims (21)
- 第１導電型層、活性層、第２導電型層を順次積層してなるフォトダイオードと、
ｐ型の半導体層を有する抵抗素子と、
第１の配線と、
第２の配線とを有し、
前記第１の配線は、前記第１導電型層に電気的に接続され、
前記第２の配線は、前記第２導電型層に電気的に接続され、
前記第１の配線及び前記第２の配線は、前記ｐ型の半導体層を介して電気的に接続されていることを特徴とする光半導体装置。 - 前記第１導電型層は、ｎ型のクラッド層、ｎ型のコア層を順次積層してなり、前記第２導電型層は、ｐ型のコア層、ｐ型のクラッド層、ｐ型のコンタクト層を順次積層してなり、前記活性層は、前記ｎ型のコア層と前記ｐ型のコア層に挟まれていることを特徴とする請求項１記載の光半導体装置。
- 前記第１の配線及び前記第２の配線は、エアブリッジによって前記抵抗素子の前記ｐ型の半導体層と接続されていることを特徴とする請求項１記載の光半導体装置。
- 前記第１の配線及び前記第２の配線は、複数のエアブリッジによって前記ｐ型の半導体層と接続されていることを特徴とする請求項１記載の光半導体装置。
- 前記フォトダイオードと前記抵抗素子は、半導体基板上に形成されており、前記エアブリッジの長さは前記抵抗素子から前記第１及び第２の配線へ向かう方向であり、前記エアブリッジの厚さは前記半導体基板と垂直な方向であり、前記エアブリッジの幅は前記長さと前記厚さにそれぞれ直交する方向であって、前記エアブリッジの幅が５μm以上であることを特徴とする請求項１記載の光半導体装置。
- 前記フォトダイオードと前記抵抗素子は、半導体基板上に形成されており、前記エアブリッジの厚さは前記半導体基板と垂直な方向であって、前記エアブリッジの厚さが１μm以上であることを特徴とする請求項１記載の光半導体装置。
- 前記フォトダイオードと前記抵抗素子は、半導体基板上に形成されており、前記エアブリッジの長さは前記抵抗素子から前記第１及び第２の配線へ向かう方向であり、前記抵抗素子の高さは前記半導体基板から垂直な方向であって、前記エアブリッジの長さが前記抵抗素子の高さの２倍以上であることを特徴とする請求項１記載の光半導体装置。
- 前記抵抗素子を複数有し、前記抵抗素子は、前記第２の配線に対して線対称の位置にあることを特徴とする請求項1記載の光半導体装置。
- 前記抵抗素子を複数有し、前記抵抗素子の前記ｐ型の層は、電気的に直列に接続されていることを特徴とする請求項1記載の光半導体装置。
- 前記第１の配線を複数有し、前記第１の配線は、前記第２の配線に対して線対称の位置にあることを特徴とする請求項1記載の光半導体装置。
- 前記第１の配線及び前記第２の配線は金属からなり、さらに前記第１の配線は、前記第１導電型層の上に形成されていることを特徴とする請求項１記載の光半導体装置。
- 前記第１の配線は、前記第１導電型層に第１のコンタクトメタルを介して形成されていることを特徴とする請求項１１記載の光半導体装置。
- 前記第１導電型層の導電型がｎ型であって、前記第１のコンタクトメタルは、AuGe、Ni、Auを順次積層してなることを特徴とする請求項１２記載の光半導体装置。
- 前記第２導電型層の導電型がｐ型であって、前記第２の配線は、第２のコンタクトメタルを介して前記第２導電型層と接続されていることを特徴とする請求項１１記載の光半導体装置。
- 前記第１導電型層の導電型がｐ型であって、前記第２のコンタクトメタルは、Ti、Pt、Auを順次積層してなるか、AuZn、Auを順次積層してなることを特徴とする請求項１４記載の光半導体装置。
- 半導体基板上に、ｎ型の半導体層、活性層、ｐ型の半導体層を順次積層する工程と、
前記ｎ型の半導体層、前記活性層、前記ｐ型の半導体層をそれぞれ選択的にエッチングすることによって、フォトダイオード及び抵抗素子を形成する工程と、前記フォトダイオードの前記ｎ型の半導体層と前記抵抗素子の前記ｐ型の半導体層とにそれぞれ電気的に接続された、第１の配線を形成する工程と、
前記フォトダイオードの前記ｐ型の半導体層と前記抵抗素子の前記ｐ型の半導体層とにそれぞれ電気的に接続された、第２の配線を形成する工程とを有することを特徴とする光半導体装置の製造方法。 - 前記ｎ型の半導体層は、ｎ型のクラッド層、ｎ型のコア層を順次積層することによって形成し、前記ｐ型の半導体層は、ｐ型のコア層、ｐ型のクラッド層、ｐ型のコンタクト層を順次積層することによって形成することを特徴とする請求項１６記載の光半導体装置の製造方法。
- 前記第１の配線と、前記第２の配線とを同時に形成することを特徴とする請求項１６記載の光半導体装置の製造方法。
- 前記ｎ型の半導体層、前記活性層、前記ｐ型の半導体層は、それぞれエピタキシャル成長法または有機金属化学蒸着法を用いて積層することを特徴とする請求項１６記載の光半導体装置の製造方法。
- 前記ｎ型の半導体層のエッチングは、ウェットエッチング法により行うことを特徴とする請求項１６記載の光半導体装置の製造方法。
- 前記前記ｐ型の半導体層及び前記活性層のエッチングは、ドライエッチング法により行うことを特徴とする請求項１６記載の光半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116394A JP4075442B2 (ja) | 2002-04-18 | 2002-04-18 | 光半導体装置とその製造方法 |
| US10/411,216 US6858886B2 (en) | 2002-04-18 | 2003-04-11 | Optical semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116394A JP4075442B2 (ja) | 2002-04-18 | 2002-04-18 | 光半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309282A JP2003309282A (ja) | 2003-10-31 |
| JP4075442B2 true JP4075442B2 (ja) | 2008-04-16 |
Family
ID=29207751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116394A Expired - Fee Related JP4075442B2 (ja) | 2002-04-18 | 2002-04-18 | 光半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6858886B2 (ja) |
| JP (1) | JP4075442B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9157737B2 (en) * | 2008-06-11 | 2015-10-13 | Trimble Navigation Limited | Altimeter with calibration |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210334A (ja) * | 1989-02-09 | 1990-08-21 | Matsushita Electric Ind Co Ltd | 光電子集積回路 |
| EP0503729A3 (en) * | 1991-03-15 | 1992-12-02 | N.V. Philips' Gloeilampenfabrieken | Optoelectronic semiconductor device and method of manufacturing such a device |
| US5212395A (en) * | 1992-03-02 | 1993-05-18 | At&T Bell Laboratories | P-I-N photodiodes with transparent conductive contacts |
| JP2001298211A (ja) * | 2000-04-17 | 2001-10-26 | Nec Corp | 半導体受光素子及びその製造方法 |
-
2002
- 2002-04-18 JP JP2002116394A patent/JP4075442B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-11 US US10/411,216 patent/US6858886B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309282A (ja) | 2003-10-31 |
| US20030197172A1 (en) | 2003-10-23 |
| US6858886B2 (en) | 2005-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6610044B2 (ja) | 半導体光変調器および半導体光変調器の製造方法 | |
| US9563100B2 (en) | Optical semiconductor device and method of producing the same | |
| US9366835B2 (en) | Integrated optical semiconductor device and integrated optical semiconductor device assembly | |
| JP2010157691A5 (ja) | ||
| CN102959741A (zh) | 光电子器件及其制造方法 | |
| JP2002368334A (ja) | 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路 | |
| JP4284634B2 (ja) | 半導体受光装置 | |
| JPS61501669A (ja) | 半導体レ−ザを組み込むモノリシツク集積光学デバイスの製造方法およびこの方法によつて得られたデバイス | |
| JP4189610B2 (ja) | 光電変換素子およびその製造方法 | |
| CN105811239B (zh) | 光半导体装置 | |
| JPH08172242A (ja) | 半導体装置及びその製造方法 | |
| JP4075442B2 (ja) | 光半導体装置とその製造方法 | |
| US7232998B2 (en) | Bolometer-type infrared solid-state image sensor | |
| JP3797748B2 (ja) | 発光ダイオードアレイ | |
| JP2739666B2 (ja) | 光変調素子 | |
| CN107037534B (zh) | 可集成光电器件及其制作方法、多个光电器件的集成方法 | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| US10824044B2 (en) | Mach-Zehnder modulator | |
| JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
| CN103053024B (zh) | 用于制造光电子半导体组件的方法和光电子半导体组件 | |
| JP5150216B2 (ja) | 導波路型光検出装置およびその製造方法 | |
| JP6213222B2 (ja) | 光半導体装置及びその製造方法 | |
| US7687295B2 (en) | Method for manufacturing optical semiconductor device | |
| JPH05102615A (ja) | 半導体装置およびその製造方法 | |
| JP4783601B2 (ja) | 光電子集積回路とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |