JPS60793B2 - ジヨセフソン素子を用いた論理回路 - Google Patents
ジヨセフソン素子を用いた論理回路Info
- Publication number
- JPS60793B2 JPS60793B2 JP53137131A JP13713178A JPS60793B2 JP S60793 B2 JPS60793 B2 JP S60793B2 JP 53137131 A JP53137131 A JP 53137131A JP 13713178 A JP13713178 A JP 13713178A JP S60793 B2 JPS60793 B2 JP S60793B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- josephson
- logic
- lines
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ジョセフソン素子を用いて論理和及び論理積
の論理機能が選択的に得られる様に構成された、ジョセ
フソン素子を用いた論理回路に関する。
の論理機能が選択的に得られる様に構成された、ジョセ
フソン素子を用いた論理回路に関する。
従来、種々のジョセフソン素子を用いた論理回路が提案
されているが、何れも、多くのジョセフソン素子を用い
なければならなかったり、論理入力の電流値が電源の電
流値に比し、比較的大でなければならず、従って、論理
入力に対する論理出力の比、すなわち利得が鮫的小なる
ものとしてしか得られなかったり、論理和の論理積との
双方の機能を選択的に得ることができなかったりするな
ど、十分満足し得るものではなかった。
されているが、何れも、多くのジョセフソン素子を用い
なければならなかったり、論理入力の電流値が電源の電
流値に比し、比較的大でなければならず、従って、論理
入力に対する論理出力の比、すなわち利得が鮫的小なる
ものとしてしか得られなかったり、論理和の論理積との
双方の機能を選択的に得ることができなかったりするな
ど、十分満足し得るものではなかった。
依って、本発明は、僅かに２つという少ない数のジョセ
フソン素子を用いて、比較的大なる利得が得られ、また
論理和と論理積の双方の機能が選択的に得られるという
、新規なジョセフソン素子を用いた論理回路を提案せん
とするもので、以下詳述する所から明らかとなるであろ
う。
フソン素子を用いて、比較的大なる利得が得られ、また
論理和と論理積の双方の機能が選択的に得られるという
、新規なジョセフソン素子を用いた論理回路を提案せん
とするもので、以下詳述する所から明らかとなるであろ
う。
第１図は、本発明の一例を示し、次に述べる構成を有す
る。
る。
すなわち、ジョセフソン素子ＪＩと、それに比し大なる
関値電流値を有するジョセフソン素子Ｊ２と、ィンダク
タンス素子ＭＩ及びＭ２とが、ジョセフソンＪ１、ィン
ダクタンス素子Ｍ１，インダクタンス素子Ｍ２及びジョ
セフィン素子Ｊ２の順に、閉ループを形成するように、
接続されている。
関値電流値を有するジョセフソン素子Ｊ２と、ィンダク
タンス素子ＭＩ及びＭ２とが、ジョセフソンＪ１、ィン
ダクタンス素子Ｍ１，インダクタンス素子Ｍ２及びジョ
セフィン素子Ｊ２の順に、閉ループを形成するように、
接続されている。
而して、ィンダクタンス素子ＭＩ及びＭ２の接続点Ａ及
びジョセフソン素子ＪＩ及びＪ２の接続点Ｂに、一対の
電源線ＥＡ及びＥＢの一端が夫々接続され、また、接続
点Ａ及びＢに、一対の論理出力縁日Ａ及びＨＢの一端が
夫々接続されている。
びジョセフソン素子ＪＩ及びＪ２の接続点Ｂに、一対の
電源線ＥＡ及びＥＢの一端が夫々接続され、また、接続
点Ａ及びＢに、一対の論理出力縁日Ａ及びＨＢの一端が
夫々接続されている。
一方、論理出力線ＨＡ及びＨＢの他端間に、例えば抵抗
素子Ｄが接続されている。又、ィンダクタンス素子ＭＩ
及びＭ２に、複数例えば２本の論理入力線ＦＩ及びＦ２
が、電滋議導的に結合されている。
素子Ｄが接続されている。又、ィンダクタンス素子ＭＩ
及びＭ２に、複数例えば２本の論理入力線ＦＩ及びＦ２
が、電滋議導的に結合されている。
この場合、ジョセフソン素子ＪＩ及びＪ２の閥値電流値
を夫々１，及び１２とし、又、ィンダクタンス素子ＭＩ
及びＭ２のィンダクタンス値を夫々Ｌ，及び｝とする場
合、それら闇値電流値１，及び１２ 、及びィンダクタ
ンス値Ｌ及びＬ２が、磁束の電子化単位Ｊ。
を夫々１，及び１２とし、又、ィンダクタンス素子ＭＩ
及びＭ２のィンダクタンス値を夫々Ｌ，及び｝とする場
合、それら闇値電流値１，及び１２ 、及びィンダクタ
ンス値Ｌ及びＬ２が、磁束の電子化単位Ｊ。
＝２．０７×１０‐１５ｗｂとの間に、Ｌ，１，ご−Ｌ
２ごぐ／４ なる関係を満足する様に選ばれている。
２ごぐ／４ なる関係を満足する様に選ばれている。
此処に、閥値電流値は、ジョセフソン素子が超伝導状態
を維持した状態で、そのジョセフソン素子に流し得る最
大電流値を意味する。
を維持した状態で、そのジョセフソン素子に流し得る最
大電流値を意味する。
また「ジョセフソン素子は、これに閥値電流値以下の電
流が供給されている場合「その一対の電極間には、電圧
を発生させていない、という無電圧状態を保っている。
流が供給されている場合「その一対の電極間には、電圧
を発生させていない、という無電圧状態を保っている。
しかしながら、このような状態から、このジョセフソン
素子に、闇値電流値以上の電流が供給されれば、その一
対の電極間に、電圧を発生させている、という有電圧状
態に、スイッチ動作する。以上が、本発明によるジョセ
フソン素子を用いた論理回路の一例構成である。斯る本
発明によるジョセフソン素子を用いた論理回路の構成に
よれば、電源線ＥＡ及びＥＢに、ＩＢ＜１，十１２で表
わされる電流値ＩＢを有する電源電流を供給している状
態で、論理入力線ＦＩ及びＦ２の何れか一方に、直流電
流を、入力電流として流し、そして、その値を増大させ
れば、論理入力線ＦＩ及びＦ２が、ィンダクタンス素子
ＭＩ及びＭ２と電磁譲導的に結合しているので、ジョセ
フソン素子ＪＩ及びＪ２と「ィンダクタンス素子ＭＩ及
びＭ２とによる閉ループに、反磁性電流が誘起して流れ
る。
素子に、闇値電流値以上の電流が供給されれば、その一
対の電極間に、電圧を発生させている、という有電圧状
態に、スイッチ動作する。以上が、本発明によるジョセ
フソン素子を用いた論理回路の一例構成である。斯る本
発明によるジョセフソン素子を用いた論理回路の構成に
よれば、電源線ＥＡ及びＥＢに、ＩＢ＜１，十１２で表
わされる電流値ＩＢを有する電源電流を供給している状
態で、論理入力線ＦＩ及びＦ２の何れか一方に、直流電
流を、入力電流として流し、そして、その値を増大させ
れば、論理入力線ＦＩ及びＦ２が、ィンダクタンス素子
ＭＩ及びＭ２と電磁譲導的に結合しているので、ジョセ
フソン素子ＪＩ及びＪ２と「ィンダクタンス素子ＭＩ及
びＭ２とによる閉ループに、反磁性電流が誘起して流れ
る。
而して、その入力電流が、ある臨界値ｌｃに達すれば、
ジョセフソン素子ＪＩ及びＪ２の何れか一方が、無電圧
状態から、有電圧状態にスイッチ動作する。
ジョセフソン素子ＪＩ及びＪ２の何れか一方が、無電圧
状態から、有電圧状態にスイッチ動作する。
今、入力電流が、ィンダクタンス素子ＭＩ側からィンダ
クタンス素子Ｍ２側に流れる場合の入力電流の符号を、
正とし、又、電源電流が、接続点Ａに流入して接続点Ｂ
から流出する場合の電源電流の符号を、正とすれば、入
力電流の臨界値ｌｃと、電源電流の値ＩＢとの間に、第
２図に示す、点Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ及びＰ
を結ぶ曲線Ｃで表わされる関係が得られる。
クタンス素子Ｍ２側に流れる場合の入力電流の符号を、
正とし、又、電源電流が、接続点Ａに流入して接続点Ｂ
から流出する場合の電源電流の符号を、正とすれば、入
力電流の臨界値ｌｃと、電源電流の値ＩＢとの間に、第
２図に示す、点Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ及びＰ
を結ぶ曲線Ｃで表わされる関係が得られる。
但し、第２図では、横軸に、入力電流の臨界値ｌｃをｌ
ｃ／（Ｌ，十１２）で表し、また、縦軸に、電源電流の
値ＩＢを、ＩＢ／（１，十１２）で表している。ここで
、曲線Ｃ上の点Ｐ，Ｑ及びＲを結ぶ線部と、点Ｔ，Ｕ及
びＶを結ぶ線部とが、ジョセフソン素子１１‘こ関する
入力電流値ｌｃと、電源電流値ＩＢとの関係を表わして
いる。又、曲線Ｃ上の点Ｒ，Ｓ及びＴを結ぶ線部と、点
Ｖ，Ｗ及びＰを結ぶ線部とが、ジョセフソン素子Ｊ２に
関する電流の値ｌｃと、電源電流の値ＩＢとの関係を表
わしている。
ｃ／（Ｌ，十１２）で表し、また、縦軸に、電源電流の
値ＩＢを、ＩＢ／（１，十１２）で表している。ここで
、曲線Ｃ上の点Ｐ，Ｑ及びＲを結ぶ線部と、点Ｔ，Ｕ及
びＶを結ぶ線部とが、ジョセフソン素子１１‘こ関する
入力電流値ｌｃと、電源電流値ＩＢとの関係を表わして
いる。又、曲線Ｃ上の点Ｒ，Ｓ及びＴを結ぶ線部と、点
Ｖ，Ｗ及びＰを結ぶ線部とが、ジョセフソン素子Ｊ２に
関する電流の値ｌｃと、電源電流の値ＩＢとの関係を表
わしている。
但し、第２図は、３１．＝１２、Ｌ１，＝Ｌ２１２ ＝
０．１４０ｏの関係を満たす様に、ジョセフソン素子Ｊ
Ｉ及びＪ２の夫々の関値電流値１，及び１２、ィンダク
タンス素子ＭＩ及びＭ２の夫々のインダクタンス値１，
及び−が、選ばれている場合を示す。
０．１４０ｏの関係を満たす様に、ジョセフソン素子Ｊ
Ｉ及びＪ２の夫々の関値電流値１，及び１２、ィンダク
タンス素子ＭＩ及びＭ２の夫々のインダクタンス値１，
及び−が、選ばれている場合を示す。
依って、第１図に示す本発明によるジョセフソン素子を
用いた論理回路の構成によれば、電源電流の値ＩＢ及び
入力電流の値ｌｃが、第２図の曲線Ｃで囲まれた領域内
の各点に対応している値に選ばれていれば、ジョセフソ
ン素子ＪＩ及びＪ２が共に、超電導状態を維持し、従っ
て無電圧状態を維持し、ジョセフソン素子ＪＩ及びＪ２
に電源電流が流れている。
用いた論理回路の構成によれば、電源電流の値ＩＢ及び
入力電流の値ｌｃが、第２図の曲線Ｃで囲まれた領域内
の各点に対応している値に選ばれていれば、ジョセフソ
ン素子ＪＩ及びＪ２が共に、超電導状態を維持し、従っ
て無電圧状態を維持し、ジョセフソン素子ＪＩ及びＪ２
に電源電流が流れている。
しかしながら、このような状態から、電源電流の値ＩＢ
が、曲線Ｃ上の点Ｐの値より小なる正の値ｌｓに選ばれ
、又「入力電流の値ｌｃが第２図の曲線Ｃで囲まれた領
域外の第１象限の点Ｘに対応している値ｌｉに選ばれれ
ば、先ず、ジョセフソン素子ＪＩが、スイッチ動作して
、有電圧状態になり、その結果、いままでジョセフソン
素子ＪＩに流れていた電源電流が、ジョセフソン素子Ｊ
２側に切替えられて流れるので、次でジョセフソン素子
Ｊ２が、スイッチ動作して、有電圧状態になる。
が、曲線Ｃ上の点Ｐの値より小なる正の値ｌｓに選ばれ
、又「入力電流の値ｌｃが第２図の曲線Ｃで囲まれた領
域外の第１象限の点Ｘに対応している値ｌｉに選ばれれ
ば、先ず、ジョセフソン素子ＪＩが、スイッチ動作して
、有電圧状態になり、その結果、いままでジョセフソン
素子ＪＩに流れていた電源電流が、ジョセフソン素子Ｊ
２側に切替えられて流れるので、次でジョセフソン素子
Ｊ２が、スイッチ動作して、有電圧状態になる。
従って、接続点Ａ及びＢ間に電圧が発生するとともに、
電源電流が、論理出力線ＨＡ及びＨＢを介して、抵抗Ｄ
に流れ、従って出力電流が得られる。又、ジョセフソン
素子Ｊ１及びＪ２が上述した超伝導状態を維持している
状態から、電源電流の値ＩＢが、上述した値ｌｓに選ば
れ、又、入力電流の値ｌｃが、第２図の曲線Ｃで囲まれ
た領域外の第２象限の点Ｙに対応する値−２１ｉ′に選
ばれれば、先ず、ジョセフソン素子Ｊ２が、スイッチ動
作して、有電圧状態になり、その結果、いままでジョセ
フソン素子Ｊ２に流れていた電源電流が、ジョセフソン
素子ＪＩに切替えられて流れるので、次でジョセフソン
素子ＪＩがスイッチして、有電圧状態になり、よって、
接続点Ａ及びＢ間に電圧が生じ、上述したと同様に出力
電流が得られるさらに、曲線Ｃの点Ｐ、Ｑ及びＲを結ぶ
線部と「点Ｔ「 Ｕ及びＶを結ぶ線部とが、原点○から
みて、点対称であり、また、曲線Ｃの点Ｒ、Ｓ及びＴを
結ぶ糠部と、一点Ｖ，Ｗ及びＰを結ぶ線部とも「同機に
「原点○からみて、点対称であるので「 ジョセフソン
素子ＪＩ及びＪ２が上述した超伝導状態を維持している
状態から、電源電流の値ＩＢが、値−ｌｓに選ばれ、又
、入力電流の値ｌｃが、値−ｌｉに選ばれれば、上述し
たと同様に、先ず、ジョセフソン素子Ｊ１が、スイッチ
動作して、有電圧状態になり、次でジョセフソン素子Ｊ
２が、スイッチ動作して有電圧状態になり、接続点Ａ及
びＢ間に電圧が発生し、出力電流が得られる。
電源電流が、論理出力線ＨＡ及びＨＢを介して、抵抗Ｄ
に流れ、従って出力電流が得られる。又、ジョセフソン
素子Ｊ１及びＪ２が上述した超伝導状態を維持している
状態から、電源電流の値ＩＢが、上述した値ｌｓに選ば
れ、又、入力電流の値ｌｃが、第２図の曲線Ｃで囲まれ
た領域外の第２象限の点Ｙに対応する値−２１ｉ′に選
ばれれば、先ず、ジョセフソン素子Ｊ２が、スイッチ動
作して、有電圧状態になり、その結果、いままでジョセ
フソン素子Ｊ２に流れていた電源電流が、ジョセフソン
素子ＪＩに切替えられて流れるので、次でジョセフソン
素子ＪＩがスイッチして、有電圧状態になり、よって、
接続点Ａ及びＢ間に電圧が生じ、上述したと同様に出力
電流が得られるさらに、曲線Ｃの点Ｐ、Ｑ及びＲを結ぶ
線部と「点Ｔ「 Ｕ及びＶを結ぶ線部とが、原点○から
みて、点対称であり、また、曲線Ｃの点Ｒ、Ｓ及びＴを
結ぶ糠部と、一点Ｖ，Ｗ及びＰを結ぶ線部とも「同機に
「原点○からみて、点対称であるので「 ジョセフソン
素子ＪＩ及びＪ２が上述した超伝導状態を維持している
状態から、電源電流の値ＩＢが、値−ｌｓに選ばれ、又
、入力電流の値ｌｃが、値−ｌｉに選ばれれば、上述し
たと同様に、先ず、ジョセフソン素子Ｊ１が、スイッチ
動作して、有電圧状態になり、次でジョセフソン素子Ｊ
２が、スイッチ動作して有電圧状態になり、接続点Ａ及
びＢ間に電圧が発生し、出力電流が得られる。
又、ジョセフソン素子Ｊ１及びＪ２が上述した超伝導状
態を維持している状態から、電源電流の値ＩＢが、値−
ｌｓに選ばれ、又、入力電流の値ｌｃが、値＋２１ｉ′
‘こ選ばれれば、先ず、ジョセフソン素子Ｊ２が、スイ
ッチ動作して、有電圧状態になり、次でジョセフソン素
子ＪＩが、スイッチ動作して、有電圧状態になり、接続
点Ａ及びＢ間に電圧が発生し、出力電流が得られる。
態を維持している状態から、電源電流の値ＩＢが、値−
ｌｓに選ばれ、又、入力電流の値ｌｃが、値＋２１ｉ′
‘こ選ばれれば、先ず、ジョセフソン素子Ｊ２が、スイ
ッチ動作して、有電圧状態になり、次でジョセフソン素
子ＪＩが、スイッチ動作して、有電圧状態になり、接続
点Ａ及びＢ間に電圧が発生し、出力電流が得られる。
従って、第１図に示す本発明によるジョセフソン素子を
用いた論理回路の構成によれば、電源線ＥＡ及びＥＢに
、値ｌｓの電源電流が供給され「又、論理入力線ＦＩ及
びＦ２の夫々に、零電流値を２値表示でｒｏ」、値ｌｉ
を２値表示で「１」とする論理入力が、共に「０」で供
給されているとすれば、ジョセフソン素子ＪＩ及びＪ２
が、共に超電導状態を維持し、よって、論理出力線ＨＡ
及びＨＢ間には、電圧が得られない。
用いた論理回路の構成によれば、電源線ＥＡ及びＥＢに
、値ｌｓの電源電流が供給され「又、論理入力線ＦＩ及
びＦ２の夫々に、零電流値を２値表示でｒｏ」、値ｌｉ
を２値表示で「１」とする論理入力が、共に「０」で供
給されているとすれば、ジョセフソン素子ＪＩ及びＪ２
が、共に超電導状態を維持し、よって、論理出力線ＨＡ
及びＨＢ間には、電圧が得られない。
従って、論理出力線ＨＡ及びＨＢ間に、電圧が得られて
いないことを２値表示で「０」、電圧が得られているこ
とを２値表示で「１」とする論理出力が、「０」で得ら
れている。しかしながら、このような状態から、論理入
力線ＦＩ及びＦ２の少くとも何れか一方に、論理入力が
、「１」で供給されれば、ジョセフソン素子ＪＩ及びＪ
２の双方が、スイッチ動作して、接続中点Ａ及びＢ間に
電圧が発生し、よって、論理出力線ＨＡ及びＨＢ間に、
論理出力が「１」で得られ、これにもとずき、論理出力
線ＨＡ及びＨＢを通って、抵抗Ｄに出力電流が流れる。
いないことを２値表示で「０」、電圧が得られているこ
とを２値表示で「１」とする論理出力が、「０」で得ら
れている。しかしながら、このような状態から、論理入
力線ＦＩ及びＦ２の少くとも何れか一方に、論理入力が
、「１」で供給されれば、ジョセフソン素子ＪＩ及びＪ
２の双方が、スイッチ動作して、接続中点Ａ及びＢ間に
電圧が発生し、よって、論理出力線ＨＡ及びＨＢ間に、
論理出力が「１」で得られ、これにもとずき、論理出力
線ＨＡ及びＨＢを通って、抵抗Ｄに出力電流が流れる。
従って、第１図に示す本発明によるジョセフソン素子を
用いた論理回路によれば、論理和の機能が得られる。
用いた論理回路によれば、論理和の機能が得られる。
又、第１図に示す本発明によるジョセフソン素子を用い
た論理回路によれば、電源線ＥＡ及びＥＢに、値一１ｓ
の電源電流を供給し、又「論理入力線ＦＩ及びＦ２の夫
々に、零電流値を２値表示で「０」、値一１ｉを２値表
示「１」とする論理入力が、論理共に論理入力を「０」
で供給されているとすれば、ジョセフソン素子ＪＩ及び
Ｊ２が、上述したと同様に、共に超電導状態を維持し、
よって、上述したと同様に、論理出力線ＨＡ及びＨＢ間
に、論理出力が、「０」で得られている。
た論理回路によれば、電源線ＥＡ及びＥＢに、値一１ｓ
の電源電流を供給し、又「論理入力線ＦＩ及びＦ２の夫
々に、零電流値を２値表示で「０」、値一１ｉを２値表
示「１」とする論理入力が、論理共に論理入力を「０」
で供給されているとすれば、ジョセフソン素子ＪＩ及び
Ｊ２が、上述したと同様に、共に超電導状態を維持し、
よって、上述したと同様に、論理出力線ＨＡ及びＨＢ間
に、論理出力が、「０」で得られている。
しかしながら、このような状態から、論理入力線ＦＩ及
びＦ２の少くとも何れか一方に、論理入力が、「１」で
供給されれば、上述したと同様に、ジョセフソン素子Ｊ
Ｉ及びＪ２の双方が、スイッチ動作しよって、論理出力
線ＨＡ及びＨＢ間に、論理出力が、「１」で得られる。
びＦ２の少くとも何れか一方に、論理入力が、「１」で
供給されれば、上述したと同様に、ジョセフソン素子Ｊ
Ｉ及びＪ２の双方が、スイッチ動作しよって、論理出力
線ＨＡ及びＨＢ間に、論理出力が、「１」で得られる。
従って、第１図に示す本発明によるジョセフソン素子を
用いた論理回路によれば、同様に、論理和の機能が得ら
れる。更に、第１図に本発明によるジョセフソン素子を
用いた論理回路によれば、電源線ＦＡ及びＥＢに、値ｌ
ｓ（又は一ｌｉ）の電源電流を供給し、又、論理入力線
ＦＩ及びＦ２の夫々に、零電流値を２億表示で「０」、
値２１ｉの１／２即ち−ｌｉ′（又は値２１ｉ′の１／
２即ちｌｉ′）を２値表示で「１」とする２値電流値を
とる論理入力が、共に「０」で供給されているものとす
れば（但し、この場合、値ｌｓ及び−ｌｉ′による、第
２図上でみた座標位置が、点Ｚで示す如く、曲線Ｃ内に
存する様に、値ｌｓ（又は一ｌｓ）及び、２１ｒ（又は
２１ｉ′）が、選ばれている）、ジョセフソン素子ＪＩ
及びＪ２が」共に超電導状態を維持し、よって、論理出
力線ＨＡ及びＨＢ間に、論理出力が、「０」で得られて
いる。
用いた論理回路によれば、同様に、論理和の機能が得ら
れる。更に、第１図に本発明によるジョセフソン素子を
用いた論理回路によれば、電源線ＦＡ及びＥＢに、値ｌ
ｓ（又は一ｌｉ）の電源電流を供給し、又、論理入力線
ＦＩ及びＦ２の夫々に、零電流値を２億表示で「０」、
値２１ｉの１／２即ち−ｌｉ′（又は値２１ｉ′の１／
２即ちｌｉ′）を２値表示で「１」とする２値電流値を
とる論理入力が、共に「０」で供給されているものとす
れば（但し、この場合、値ｌｓ及び−ｌｉ′による、第
２図上でみた座標位置が、点Ｚで示す如く、曲線Ｃ内に
存する様に、値ｌｓ（又は一ｌｓ）及び、２１ｒ（又は
２１ｉ′）が、選ばれている）、ジョセフソン素子ＪＩ
及びＪ２が」共に超電導状態を維持し、よって、論理出
力線ＨＡ及びＨＢ間に、論理出力が、「０」で得られて
いる。
しかしながら、このような状態から、論理入力線ＦＩ及
びＦ２に、共に論理入力を、「１」で供給すれば、前述
したと同様に、先ず、ジョセフソン素子Ｊ２が、スイッ
チ動作して有電圧状態になり、次で、ジョセフソン素子
ＪＩが、スイッチ動作して有電圧状態になり、よって、
論理出力線ＨＡ及びＨＢ間に、論理出力が「１」で得ら
れる。従って、第１図に示す本発明によるジョセフソン
素子を用いた論理回路によれば、論理積の機能も得られ
る。よって、第１図に示す本発明によるジョセフソン素
子を用いた論理回路によれば、論理和の機能と、論理積
の機能とを得ることが出来、而して、斯る機能が「 ２
つのジョセフソン素子ＪＩ及びＪ２を用いた簡易な構成
で得られる、という特徴を有する。
びＦ２に、共に論理入力を、「１」で供給すれば、前述
したと同様に、先ず、ジョセフソン素子Ｊ２が、スイッ
チ動作して有電圧状態になり、次で、ジョセフソン素子
ＪＩが、スイッチ動作して有電圧状態になり、よって、
論理出力線ＨＡ及びＨＢ間に、論理出力が「１」で得ら
れる。従って、第１図に示す本発明によるジョセフソン
素子を用いた論理回路によれば、論理積の機能も得られ
る。よって、第１図に示す本発明によるジョセフソン素
子を用いた論理回路によれば、論理和の機能と、論理積
の機能とを得ることが出来、而して、斯る機能が「 ２
つのジョセフソン素子ＪＩ及びＪ２を用いた簡易な構成
で得られる、という特徴を有する。
又、論理入力が「０」をとる電流値が、雰電流値であり
、又「「１」をとる電流値が、第２図で上述したｌｉ又
は−ｌｉ（又は１，′又は−１，′）であるので、論理
入力の値が、電源電流の値に比し、比較的小で済む。
、又「「１」をとる電流値が、第２図で上述したｌｉ又
は−ｌｉ（又は１，′又は−１，′）であるので、論理
入力の値が、電源電流の値に比し、比較的小で済む。
従って、論理入力に対する論理出力の比、即ち利得が、
鮫的大である、という特徴を有する。尚、上述に於ては
、論理入力線が２本である場合につき述べた。
鮫的大である、という特徴を有する。尚、上述に於ては
、論理入力線が２本である場合につき述べた。
しかしながら、論理入力線は２本以上の任意の複数Ｎ本
としても、上述したと同様に、論理和の機能と、論理積
の機能を得ることができる。
としても、上述したと同様に、論理和の機能と、論理積
の機能を得ることができる。
即ち、例えばＮ＝３とした場合で例説すれば、例えば、
４．７１，＝１２，１１１１＝１２ １２ ＝０．１８
０。なる関係式を満足する様に、ジョセフソン素子ＪＩ
及びＪ２の閥値電流値１，及び１２、及びィンダクタン
ス素子ＭＩ及びＭ２のィンダクタンス値Ｌ，及びＬ２を
選定し、而して、第２図で上述した電源電流の値ＩＢと
入力電流の値ｌｃとの間に、第３図に示す関係を得るこ
とにより、上述した場合と同様に、論理和の機能を得る
ことができる。また、上述した「一２１，′」（又は「
２１，′」）を、「一３１′」（又は「３１ｒ」）と鈴
替え、又、論理入力のｒｌ」を、３１，′の１／３）（
又は３１，′の１／３）と議替えた動作で、上述した場
合と同様に、論理積の機能を得ることが出来る。尚、第
１図に示す本発明によるジョセフソン素子を用いた論理
回路は、一例として、次に述べる簡単な構造で、構成す
ることができる。
４．７１，＝１２，１１１１＝１２ １２ ＝０．１８
０。なる関係式を満足する様に、ジョセフソン素子ＪＩ
及びＪ２の閥値電流値１，及び１２、及びィンダクタン
ス素子ＭＩ及びＭ２のィンダクタンス値Ｌ，及びＬ２を
選定し、而して、第２図で上述した電源電流の値ＩＢと
入力電流の値ｌｃとの間に、第３図に示す関係を得るこ
とにより、上述した場合と同様に、論理和の機能を得る
ことができる。また、上述した「一２１，′」（又は「
２１，′」）を、「一３１′」（又は「３１ｒ」）と鈴
替え、又、論理入力のｒｌ」を、３１，′の１／３）（
又は３１，′の１／３）と議替えた動作で、上述した場
合と同様に、論理積の機能を得ることが出来る。尚、第
１図に示す本発明によるジョセフソン素子を用いた論理
回路は、一例として、次に述べる簡単な構造で、構成す
ることができる。
即ち、第４図及び第５図に示す如く、第１図との対応部
分に同一符号を附して詳細説明は省略するが、絶縁性基
板１１上に、超伝導体接地面１２及び接地面絶縁層１３
が、それ等の順に積層して形成されている。
分に同一符号を附して詳細説明は省略するが、絶縁性基
板１１上に、超伝導体接地面１２及び接地面絶縁層１３
が、それ等の順に積層して形成されている。
而して、その絶縁層１３上に、電極１４が附され、且つ
この電極１４を覆って延長している絶縁層１５が形成さ
れている。
この電極１４を覆って延長している絶縁層１５が形成さ
れている。
この場合、絶縁層１５は、電極１４を、その２つの位置
を除いて、覆っている。又、電極１４の絶縁層１５で覆
われている領域上に、トンネル障壁層１６及び１７が設
けられてトンネル接合型のジョセフソン素子ＪＩ及びＪ
２が構成されている。
を除いて、覆っている。又、電極１４の絶縁層１５で覆
われている領域上に、トンネル障壁層１６及び１７が設
けられてトンネル接合型のジョセフソン素子ＪＩ及びＪ
２が構成されている。
更に、絶縁層１５上に、トンネル障壁層１６及び１７を
連結している電極１８が附され、一方、絶縁層１３上に
、電極１８、絶縁層１５等を覆っている絶縁層１９が形
成されている。
連結している電極１８が附され、一方、絶縁層１３上に
、電極１８、絶縁層１５等を覆っている絶縁層１９が形
成されている。
更に、絶縁層１９上に、論理入力線ＦＩ及びＦ２が、絶
縁層１９上に延長して附されている。
縁層１９上に延長して附されている。
尚、第５図では図示されていないが、電極１４から、電
源線ＥＢと、一端が抵抗素子○の一端に連結せる論理出
力線ＨＢとが、延長され、又、電極１８から、電源線Ｅ
Ａと、一端が抵抗素子Ｄの池端に連結せる論理出力線Ｈ
Ａが、延長されている。以上が、第１図に示す本発明に
よるジョセフソン素子を用いた論理回路の一例構造であ
る。
源線ＥＢと、一端が抵抗素子○の一端に連結せる論理出
力線ＨＢとが、延長され、又、電極１８から、電源線Ｅ
Ａと、一端が抵抗素子Ｄの池端に連結せる論理出力線Ｈ
Ａが、延長されている。以上が、第１図に示す本発明に
よるジョセフソン素子を用いた論理回路の一例構造であ
る。
第１図は、本発明によるジョセフソン素子を用いた論理
回路の一例を示す電気的接続図である。 第２図及び第３図は、その動作の説明に供する曲線図で
ある。第４図は、第１図に示すジョセフソン素子を用い
た論理回路の構造の一例を示す一部を切断して示す略線
的平面図である。第５図は、そのＶ−Ｖ線上の断面図で
ある。Ｊ１，Ｊ２・・・ジョセフソン素子、Ｍ１，Ｍ２
・・。 ィンダクタンス素子、ＥＡ，ＥＢ…電源線、ＨＡ，ＨＢ
・・・論理出力線、Ｆ１，Ｆ２・・・論理入力線、第１
図第２図 第３図 第４図 第５図
回路の一例を示す電気的接続図である。 第２図及び第３図は、その動作の説明に供する曲線図で
ある。第４図は、第１図に示すジョセフソン素子を用い
た論理回路の構造の一例を示す一部を切断して示す略線
的平面図である。第５図は、そのＶ−Ｖ線上の断面図で
ある。Ｊ１，Ｊ２・・・ジョセフソン素子、Ｍ１，Ｍ２
・・。 ィンダクタンス素子、ＥＡ，ＥＢ…電源線、ＨＡ，ＨＢ
・・・論理出力線、Ｆ１，Ｆ２・・・論理入力線、第１
図第２図 第３図 第４図 第５図
Claims (1)
- １ 第１のジヨセフソン素子と、該第１のジヨセフソン
素子に比し大なる閾値電流値を有する第２のジヨセフソ
ン素子と、第１及び第２のインダクタンス素子とが、上
記第１のジヨセフソン素子、上記第１のインダクタンス
素子、上記第２のインダクタンス素子、及び上記第２の
ジヨセフソン素子の順に、閉ループを形成するように、
接続され、 上記第１及び第２のインダクタンス素子の
接続点及び上記第１及び第２のジヨセフソン素子の接続
点に、一対の電流線が夫々接続され、且つ一対の論理出
力線が夫々接続され、 上記第１及び第２のインダクタ
ンス素子に複数の論理入力線が電磁誘導的に結合され、
上記一対の電源線に所定値の電源電流が供給されてい
る状態で、上記複数の論理入力線中の少くとも何れか１
つに、零電流値を２値表示で「０」、零電流値以外の所
定の第１の電流値を２値表示で「１」とする論理入力が
、上記第１のインダクタンス素子側から上記第２のイン
ダクタンス素子側に向って、「１」で供給された場合、
先ず上記１のジヨセフソン素子が有電圧状態にスイツチ
動作し、次で上記第２のジヨセフソン素子が有電圧状態
にスイツチ動作して上記一対の論理出力線間に、無電圧
値を２値表示で「０」、有電圧値を２値表示で「１」と
する論硫出力が、「１」で得られる機構で、論理和の機
能が得られ、 また、上記一対の電源線に所定値の電源
電流が供給されている状態で、上記複数の論理入力線の
全てに、零電流値を２値表示「０」、零電流値以外の所
定の第２の電流値を２値表示ぜ「１」とする２値電流値
をとる論理入力が、上記第２のインダクタンス素子側か
ら第１のインダクタンス素子側に向って、「１」を以っ
て供給された場合、先ず上記第２のスイツチ素子が有電
圧状態にスイツチ動作し、次で上記第１のジヨセフソン
素子が有電圧状態にスイツチ動作して、上記一対の論理
出力線間に、無電圧値を２値表示で「０」、有電圧値を
２値表示で「１」とする論理出力が、「１」で得られる
機構で、論理積の機能が得られる様になされた事を特徴
とするジヨセフソン素子を用いた論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53137131A JPS60793B2 (ja) | 1978-11-07 | 1978-11-07 | ジヨセフソン素子を用いた論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53137131A JPS60793B2 (ja) | 1978-11-07 | 1978-11-07 | ジヨセフソン素子を用いた論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5563134A JPS5563134A (en) | 1980-05-13 |
| JPS60793B2 true JPS60793B2 (ja) | 1985-01-10 |
Family
ID=15191534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53137131A Expired JPS60793B2 (ja) | 1978-11-07 | 1978-11-07 | ジヨセフソン素子を用いた論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60793B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175191A (ja) * | 1982-04-07 | 1983-10-14 | Saitama Daigaku | 超伝導材料素子を用いたメモリ回路装置及びその駆動方法 |
| JPS6182533A (ja) * | 1984-09-28 | 1986-04-26 | Heihachiro Hirai | インバ−タ |
| JP2545125Y2 (ja) * | 1991-03-19 | 1997-08-25 | 三洋電機株式会社 | 販売装置 |
| US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
-
1978
- 1978-11-07 JP JP53137131A patent/JPS60793B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5563134A (en) | 1980-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| EP0061930B1 (en) | Josephson-junction logic circuit | |
| JPH0226077A (ja) | 半導体機能素子 | |
| JPS60793B2 (ja) | ジヨセフソン素子を用いた論理回路 | |
| EP0076160A2 (en) | Josephson-junction logic device | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPS59208873A (ja) | 半導体装置 | |
| JPH0417566B2 (ja) | ||
| JPS6112416B2 (ja) | ||
| JPS5889878A (ja) | 超伝導回路装置 | |
| JP2931725B2 (ja) | 超電導素子 | |
| JP2004186786A (ja) | 伝送線路型コモンモードフィルタ | |
| JPH0218975A (ja) | 超伝導回路 | |
| JP3128877B2 (ja) | 液晶表示装置 | |
| JPS6157738B2 (ja) | ||
| JPH033396B2 (ja) | ||
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH05315205A (ja) | 電解コンデンサの接続方法 | |
| JPS62217679A (ja) | 磁界結合型ジヨセフソン素子 | |
| JPH04177907A (ja) | 入力回路 | |
| JPH0334868B2 (ja) | ||
| JPS63224374A (ja) | 超電導素子 | |
| JPS63124585A (ja) | 磁界結合型ジヨセフソン集積回路 | |
| JPS5957483A (ja) | ジヨセフソン素子回路 | |
| JPH08153903A (ja) | 超伝導接合素子 |