JPH0218975A

JPH0218975A - 超伝導回路

Info

Publication number: JPH0218975A
Application number: JP63167650A
Authority: JP
Inventors: Takeshi Imamura; 健今村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-07-07
Filing date: 1988-07-07
Publication date: 1990-01-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕超伝導回路、特に、デュアルレール方式で多数のジョセ
フソン接合素子を組み合わせることによって所定の論理
を実現するようにした超伝導回路の構成に関し、チップ上におけるグランドレベルの変動を抑制し、回路
の誤動作を防止することを目的とし、共通の超伝導接地
面を間に挟んでその上下に形成された複数のジョセフソ
ン接合素子がデュアルレール方式で組み合わされて構成
された複数のゲートを有し、該複数のゲートは、真信号
と補信号を発生する一対のゲートが前記超伝導接地面を
間に挟んで対称の位置に配置され、かつ、該一対のゲー
トを駆動する各電流が該超伝導接地面の表裏の対応する
部分に流れ込むように、配置されるように構成する。

〔産業上の利用分野〕

本発明は、ジョセフソン接合素子を用いた超伝導回路に
関し、特に、デュアルレール方式で多数のジョセフソン
接合素子を組み合わせることによって所定の論理を実現
するようにした超伝導回路の構成に関する。

近年、ジョセフソン素子としてニオブ・酸化アルミニウ
ム・ニオブ（Ｎｂ／Ａｌ０Ｋ／Ｎｂ）接合を用いた集積
回路の高速動作が数多（報告されている。これらの回路
においては、Ｎｂ／ＡＩＯ，／Ｎｂ接合の他、二酸化珪
素（Ｓ１０２）の層間絶縁膜、モリブデン（ＭＯ）の抵
抗等が用いられているが、更に、バイアススパッタ法に
よるＳｉ口。膜を層間絶縁膜に用いた平坦化技術も進歩
し、２層構造の接合の作製も可能となってきた。

〔従来の技術〕

ジョセフソン接合素子を用いて論理回路を構成する場合
、従来からデュアルレール（ｄｕａｌ　ｒａｉｌン方式
が採用されている。これは、真（Ｔｒｕｅ）信号を発生
するゲートと補（Ｃｏｍｐｌｅｍｅｎｔａｒｙ）信号を
発生するゲート（以下、前者のゲートをＴゲート、後者
のゲートをＣゲートと称する）を１組として論理回路を
構成するものである。この方式によれば、ゲートの数は
余分に必要とするが、ジョセフソン接合素子で発生し難
い反転信号を、３相電源駆動力式とタイミングパルスに
よって動作する簡易な構成のタイムド・インバータ（ｔ
ｉｍｅｄ　１ｎｖｅｒｔｅｒ）により発生可能としてい
るので、高速論理回路を構成できる利点がある。

ＴゲートおよびＣゲートはそれぞれ、上述したようにジ
ョセフソン接合素子を組み合わせることにより構成され
る。以下、ジョセフソン接合素子について第４図を参照
しながら説明する。

同図（ａ）　は磁界結合形ジョセフソン接合素子の構造
を斜視的に表したもので、４１はシリコン（Ｓｌ）基板
、４２はＮｂの接地面（グランドプレーン）、４３はＮ
ｂのべ・−スミ極、４４はＡＩＤ、のトンネル絶縁膜、
４５はＮｂの対向電極、４ＧはＮｂの入力信号線、Ｉｓ
　はバイアス電流、Ｉｃは接合部（４３，４４，４５）
に磁界を与えるための入力端子、をそれぞれ示す。なお
、グランドプレーンとベース電極の間等、超伝導膜間の
絶縁層は省略して描かれている。

第４図（ｂ）および（Ｃ）　はジョセフソン接合素子を
等価的に表したもので、図中、Ｘ印で示されている部分
が接合部（４３，４４，４５）に対応する。また、４７
は負荷抵抗であって、同図（ａ）　　には図示されてい
ないが、次段に接続されるべきジョセフソン接合素子の
接合部に磁界を与えるための入力端子を流すために用い
られる。

同図（ｂ）　　に示されるように人力信号線４６に所定
の入力端子ｌ。を流すと、接合部に磁界が与えられて該
接合の臨界電流が変化し、ジョセフソン接合素子は「電
圧状態」にスイッチする。この結果、バイアス電流Ｉ８
のうちごくわずかの電流１１が該接合に流れ、大部分の
電流ｌ２（）１１）は負荷抵抗４７の方に分流する。一
方、同図（Ｃ）　に示されるように入力端子Ｉ。がＯの
時は、接合部における臨界電流が変化しないので、ジョ
セフソン接合素子は「ゼロ電圧状態」となる。この状態
では、バイアス電流１Ｂ　は実質的に該接合のみに流れ
（１゜ＩＢ）、負荷抵抗４７には電流は流れない。

〔発明が解決しようとする課題〕

第５図にはＴゲートとＣゲートの組み合わせの一例が等
価的に示される。図中、５１および５２はそれぞれゲー
トを表しており、該ゲートは、第４図に示されるような
ジョセフソン接合素子をグランドプレーン上で複数個組
み合わせることによって構成され、具体的な、構成例と
して、第６図（ａ）に示されるようなＭ　Ｖ　Ｔ　Ｌ　
（！、１ｏｄｉｆｉｅｄ　Ｖａｒｉａｂｌｅ　Ｔｈｒｅ
ｓｈｏｌｄ　Ｌｏｇｉｃ）ＯＲゲート　（その等価回路
は第６図（ｂ）に図示）や第６図（Ｃ）　に示されるよ
うな２０Ｒ−ＡＮＤゲートを意味する。また、第５図に
おいて５０はグランドプレーン、５３および５４はそれ
ぞれ対応のゲートに対する負荷抵抗を示す。

第５図（ａ）はＴゲートがスイッチし、Ｃゲートがスイ
ッチしていない時の状態、第５図（ｂ）　はＣゲートが
スイッチし、Ｔゲートがスイッチしていない時の状態を
表している。なお、「ゲートがスイッチしている」とは
、該ゲートを構成するジョセフソン接合素子が電圧状態
にあること（ゲートのオン状態）を意味し、逆に、「ゲ
ートがスイッチしていない」とは、該ゲートを構成する
ジョセフソン接合素子がゼロ電圧状態にあること（ゲー
トのオフ状態）を意味する。

ゲートが電圧状態ヘスイッチすると、バイアス電流（図
示の例では１ｍＡ）は、ジョセフソン接合素子の部分５
１（５２）と負荷抵抗５３（５４）の抵抗比の関係から
、その大部分の電流（図示の例では０．−９ｍＡ）は負
荷抵抗の方へ流れ込む。逆に、ゲートがゼロ電圧状態の
時は、バイアス電流はすべてジョセフソン接合素子の部
分５Ｈ５２）に流れ込む。従って、グランドブレーン５
０の各部分に流れ込む電流は、（ａ）の場合には（Ｑｌ
、　Ｑ２．　Ｑ３．口、）　　＝（０，１ｍＡ、　０．
９ｍＡ。

１．０＋ｔ＋Ａ、　ＯｍＡ）　　となり、（ｂ）の場合
には（Ｑｌ、　Ｑ２＋　０３゜Ｑ４）　　＝　（１，０
ｍＡ、　ＯｍＡ、０．１ｍＡ、０．ｈＡ）　　となる。

つまり、（ａ）　　と（ｂ）　　とでは、グランドプレ
ーン５０に流れ込む電流の分布が異なる。

このように、ＴゲートおよびＣゲートのスイッチ状態に
よってグランドプレーンに流れ込む素子電流の分布が変
化すると、グランドプレーンの電位の局部的な変動が避
けられない。これは、グランドブレーン上に形成された
超伝導回路に時として誤動作をひきおこす要因となり得
るので、好ましいとは言えない。

本発明は、かかる従来技術における課題に鑑み創作され
たもので、チップ上におけるグランドレベルの変動を抑
制し、回路の誤動作を防止することができる超伝導回路
を提供することを目的としている。

〔課題を解決するための手段〕

上述した従来技術における課題を解決するために、本発
明によれば、第１図の原理図に示されるように、共通の
超伝導接地面ＧＰを間に挟んでその上下に形成された複
数のジョセフソン接合素子がデュアルレール方式で組み
合わされで構成された複数のゲー）　Ｔ、、Ｔ２．　　
・・・：　ＣＩ＋Ｃ２，・・・を有し、該複数のゲート
は、真信号と補信号を発生する一対のゲー）　Ｔｔ　、
Ｃｔが前記超伝導接地面を間に挟んで対称の位置に配置
され、かつ、該一対のゲートを駆動する各電流ＩＢｌ＋
　ＩＢ□；Ｉｎ２．Ｉ１１＋が該超伝導接地面の表裏の
対応する部分Ｆ’ｔ　に流れ込むように、配置されてい
ることを特徴とする超伝導回路が提供される。

〔作　用〕

ゲートがオン状態にある時（ジョセフソン接合素子が電
圧状態にある時）に該ゲートを通して超伝導接地面ＧＰ
に流れ込む電流を１８１とすると、ゲートがオフ状態に
ある時（ジョセフソン接合素子がゼロ電圧状態にある時
）に該ゲートを通して超伝導接地面ＧＰに流れ込む電流
はＬａ２（＞　１８１）　と表される。

上述した構成によれば、真信号と補信号を発生する一対
のゲートＴＩ、Ｃｓは超伝導接地面ＧＰを間に挟んで対
称の位置に配置されているので、該−対のゲートが（Ｔ
ｉ　、Ｃｔ　）　＝　（オン、オフ）の状態にある時（
第１図（ｂ）参照）、あるいは（Ｔｉ　＋Ｃ１）−（オ
フ、オン）の状態にある時（第１図（Ｃ）参照）のいず
れの場合でも、該ゲートが配置された超伝導接地面の対
応する部分Ｐ１　に流れ込む電流の総和は（１２１１＋
　Ｉ＋ｚ）で、一定の値となる。

このように、ゲートのスイッチ状態の如何に関わらず、
超伝導接地面に流れ込む電沫が一定となるので、該接地
面上の電位レベルの変動を抑制することかできる。これ
は、超伝導接地面上に形成された回路の誤動作を防止す
ることに寄与するものである。

〔実施例〕

第２図には本発明の一実施例の回路に用いられるジョセ
フソン接合素子の構成が示される。同図（ａ）　は磁界
結合形ジョセフソン接合素子の構造を断面的に示した図
で、（ｂ）はそのジョセフソン接合素子を等価的に表し
た図である。

本実施例に用いられるジョセフソン接合素子は、バイア
ススパッタ法による５ｌＯ７膜を層間絶縁膜に用い、共
通のグランドプレーンを間に挟んで表裏の対応する位置
、すなわち対称の位置に形成された２層構造のＮｂ／八
ｌへＸ／Ｎｂ接合の形態を有している。

第２図（ａ）において、１１はＳｉ基板、１２はＮｂノ
入力信号線、１３は５ｌＯ７絶縁膜、１．４は第１の接
合Ｊ１の一方の電極を構成するＮｂの対向電極、１５は
第１の接合Ｊ１のトンネルバリアを構成する厚さ５０〜
１００人（５〜１０ｎｍ）の八１０Ｘの酸化膜、１６は
第１の接合Ｊ１の他方の電極を構成するＮｂのベース電
極、１７はＳ１０□絶縁膜、１８はベース電極１６に接
続されるＮｂの導電膜、１９は５ｉｎ２絶縁膜、２０は
導電膜１８の一部とコンタクトされるように形成された
Ｎｂのグランドプレーン、２１は５１０２絶、縁膜、２
２はグランドブレーン２０と導電膜１８のコンタクト部
分に対応する位置においてコンタクトされるように形成
された、第２の接合Ｊ２の一方の電極を構成するＮｂの
ベース電極、２３は第２の接合Ｊ２のトンネルバリアを
構成する厚さ５０〜１００人（５〜１０ｎｍ）のＡＩＤ
、の酸化膜、２４は第２の接合ｊ２の他方の電極を構成
するＮｂの対向電極、２５はＳ１０□絶縁膜、２６は対
向電極２４に接続されるＮｂの導電膜、２７は５ｉｎ２
絶縁膜、２８はＮｂの人力信号線、をそれぞれ示す。

また、ＩＢ＋およびＩ８□はそれぞれ第１の接合Ｊ、、
第２の接合Ｊ２に供給されるバイアス電流（第２図（ａ
）には図示せず）、Ｉｃ＋およびＩ。２はそれぞれ第１
の接合Ｊ１、第２の接合Ｊ２に磁界を与えるための入力
端子、をそれぞれ示す。なお、第２図（ｂ）において、
２９および３０はそれぞれ第１の接合Ｊ１、第２の接合
Ｊ２に対応する負荷抵抗を表す。この負荷抵抗には、ジ
ョセフソン接合素子が電圧状態の時に所定の電流が流れ
るようになっており、該電流は、次段に接続されるべき
ゲート　（ジョセフソン接合素子）の接合部に磁界を与
えるための入力電流として用いられる。

次に、第２図におけるジョセフソン接合素子を用いて構
成されたゲートの作用について、第３図を参照しながら
説明する。

第３図はＴゲートとＣゲートの組み合わせの一例を等測
的に示すもので、図中、３１および３２はそれぞれゲー
トを表しており、該ゲートは、第２図に示されるジョセ
フソン接合素子を複数個組み合わせることによって構成
されている。また、３３および３４はそれぞれ対応のゲ
ートに対する負荷抵抗を示す。同図において、（ａ）　
はＴゲートがオン状態（ジョセフソン接合素子が電圧状
態）で、Ｃゲートがオフ状態（ジョセフソン接合素子が
ゼロ電圧状態）にある時の電流分布、（ｂ）　はその逆
の状態にある時の電流分布を表している。

同図に示されるように、仮にバイアス電流を１ｍＡとす
ると、（ａ）の場合にはグランドプレーン２０のＡ点に
流れ込む電流は０．１ｍＡ＋１．０ｍＡ　＝ｌ、１ｍＡ
、３点に流れ込む電流は０．９ｍＡ　十〇ｍＡ＝０．９
ｍＡとなる。一方、（ｂ）の場合にも同様に、Ａ点に流
れ込む電流は１、ＯｍＡ　＋０．１ｍＡ　＝１．１　ｍ
ＡＳＢ点に流れ込む電流はＯｍＡ＋０．９ｍＡ　＝０．
９＋ｍＡとなる。つまり、（ａ）　　と（ｂ）　　とで
は、グランドプレーン２０に流れ込む電流の分布が同じ
になる。

このように本実施例では、第２図に示されるような構造
を有するジョセフソン接合素子を適宜組み合わせて真信
号を発生するＴゲートと補信号を発生するＣゲートを構
成し、かつ、一対のＴゲートおよびＣゲートを、グラン
ドプレーン２０を挟んで対称の位置に配置しているので
、該ＴゲートおよびＣゲートのスイッチ状態の如何に関
わらず、グランドプレーンに流れ込む電流の分布を一定
に保つことができる。従って、従来形に見られたような
グランドブレーン内での電流バスの変動に起因するグラ
ンドレベルの変動を抑制することが可能となる。

〔発明の効果〕

以上説明したように本発明によれば、デュアルレール方
式におけるＴゲートおよびＣゲートのスイッチ状態の如
何に関わらず、グランドプレーンに流れ込む電流の分布
が一定となるので、グランドブレーン内での電流パスの
変動に起因するグランドレベルの変動を抑え、それによ
って回路の誤動作を防ぐことができる。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は本発明による超伝導回路の原理
図、第２図（ａ）および（ｂ）は本発明の一実施例の回路に
用いられるジョセフソン接合素子の構成を示す図であっ
て、（ａ）　は断面図、（ｂ）　は等価回路図、第３図
（ａ）および（ｂ）は第２図におけるジョセフソン接合
素子を用いて構成されたゲートの作用を説明するための
図、第４図（ａ）〜（Ｃ）はジョセフソン接合素子の作用を
説明するための図、第５図（ａ）および（ｂ）　は従来形における問題点を
説明するための図、第６図（ａ）〜（Ｃ）はジョセフソン接合素子を用いた
ゲートの構成例を示す図、である。（符号の説明）ＴＩ、Ｔ２．・・・・・・＋Ｔｊ・・・真信号を発生す
るゲート、Ｃ２，Ｃ２，・・・・・・、ＣＩ・・・補信
号を発生するゲート、ＧＰ・・・超伝導接地面（グラン
ドプレーン）、ＩＢｌ＋ＩＢ□・・・ゲートを駆動する
電流、Ｐ、・・・超伝導接地面の表裏の対応する部分。（ａ）ダート（Ｔｉ、Ｃ１）＝（オン、オフ）の寺（ｂ）ダート（ＴｉＣｉ）＝（オフ、オン）の時代）本発明による超伝導回路の原理図第１図ｌｍＡＴゲートＣダートｌｍＡ（ａ）ｌｍＡＣゲート第２図におけるノヨセフノン接合素子を用いて構成され
たデートの作用を説明するだめの図従来形における問題
点を説明するだめの図図（ｂ）（ｃ）ノヨセフソン接合素子の作用を説明するための図第４１・・・Ｓｉ基板４２　　・　グランドプレーン４３．４５・・　電極４４・・・　トンネル酸化膜４６　・・入力信号線

Claims

【特許請求の範囲】

共通の超伝導接地面（ＧＰ）を間に挟んでその上下に形
成された複数のジョセフソン接合素子がデュアルレール
方式で組み合わされて構成された複数のゲート（Ｔ＿１
、Ｔ＿２、…；Ｃ＿１、Ｃ＿２、…）を有し、該複数の
ゲートは、真信号と補信号を発生する一対のゲート（Ｔ
＿１、Ｃ＿１）が前記超伝導接地面を間に挟んで対称の
位置に配置され、かつ、該一対のゲートを駆動する各電
流（Ｉ＿Ｂ＿１、Ｉ＿Ｂ＿２；Ｉ＿Ｂ＿２、Ｉ＿Ｂ＿１
）が該超伝導接地面の表裏の対応する部分（Ｐ＿１）に
流れ込むように、配置されていることを特徴とする超伝
導回路。