JP4307661B2 - 可変抵抗素子 - Google Patents
可変抵抗素子 Download PDFInfo
- Publication number
- JP4307661B2 JP4307661B2 JP32971799A JP32971799A JP4307661B2 JP 4307661 B2 JP4307661 B2 JP 4307661B2 JP 32971799 A JP32971799 A JP 32971799A JP 32971799 A JP32971799 A JP 32971799A JP 4307661 B2 JP4307661 B2 JP 4307661B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resistance element
- length direction
- voltage
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板上に形成される各種の電子回路の一部として使用される抵抗素子に関し、特に抵抗値が可変自在な可変抵抗素子に関する。
【0002】
【従来の技術】
従来、半導体基板上に形成される電子回路としては、例えば図7〜図9に示すようなものが知られている。
図7は反転増幅回路であり、可変抵抗素子VR1の抵抗値を変えることにより入力と出力の利得を変化できるものである。図8はフィルタ回路であり、可変抵抗素子VR2の抵抗値を変えることにより周波数特性を変化できるものである。図9はMOSトランジスタQ1、Q2からなるカレントミラー回路であり、可変抵抗素子VR3の抵抗値を変えることによりMOSトランジスタQ2に流れる電流を変化できるものである。
【0003】
このように、可変抵抗素子は各種の電子回路に使用され、各回路の機能や特性などを調節する役割を果している。
次に、従来の可変抵抗素子の構成例について、図10および図11を参照して説明する。
図10の可変抵抗素子は、複数の抵抗素子R1〜R4を直列に接続するとともに、その各固定抵抗素子R1〜R4に並列にトランジスタQ11〜Q14を接続し、トランジスタQ11〜Q14を導通または非道通の状態にして抵抗値を変化させるようにしたものである。
【0004】
図11の可変抵抗素子は、トランジスタのゲート電圧を可変自在にし、ゲート電圧の制御により、トランジスタ自体のオン抵抗(導通時の抵抗)を変化させるようにしたものである。
【0005】
【発明が解決しようとする課題】
ところで、図10に示す従来の可変抵抗素子では、トランジスタQ11〜Q14を導通または非道通にすることにより抵抗値を変化させるようにしている。このため、抵抗値を非連続(離散的)にしか変化させることができず、連続的に変化させることができないという不都合があった。
【0006】
また、図11に示す従来の可変抵抗素子では、トランジスタの抵抗値を制御するのが極めて難しい。例えば、制御電圧と抵抗値の関係を直線的(1次関数的)にすることが難しいという不都合があった。
そこで、本発明の目的は、上記の点に鑑み、抵抗値が連続的に変化でき、さらには抵抗値が印加電圧に対してほぼ直線的に変化できるようにした可変抵抗素子を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項1および請求項2に記載の各発明は以下のように構成した。
すなわち、請求項1に記載の発明は、P型あるいはN型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、前記拡散層は、所定領域の長さ方向に沿って1つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とするものである。
【0008】
また、請求項2に記載の発明は、P型あるいはN型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、前記拡散層は、所定領域を挟んで2つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とするものである。
このように本発明では、導体(ゲート)に対して、抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加するようになっているので、導体上の長さ方向の電圧分布はその長さ方向の位置により異なる(例えば図2(B)参照)。そして、その印加電圧を変化させると、導体の下側の半導体基板の表面が導通状態となるしきい値電圧をその導体のその長さ方向に変化させることができ、これはその半導体基板の表面の導通状態の位置を、抵抗素子の長さ方向に変化させることになる。このため、導体の印加電圧を変化させることにより、導体に隣接する拡散層の長さを変化させ、その結果、拡散層の抵抗値を連続的に可変することができる。
【0009】
従って、本発明によれば、拡散層からなる抵抗素子の抵抗値を連続的に変化させることができる上に、その抵抗値を導体への印加電圧に対してほぼ直線的に変化することが可能である。
【0010】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明の可変抵抗素子の第1実施形態の構成について、図1を参照して説明する。図1は、第1実施形態の構成を示し、(A)はその平面図、(B)は(A)のA−A線断面図、(C)は(A)のB−B線断面図である。
【0011】
この第1実施形態にかかる可変抵抗素子は、図1に示すように、P型半導体基板1内の表面側に、所定間隔をおいてN型領域からなる2つの拡散層2、3を形成させ、この拡散層2、3を拡散抵抗(抵抗素子)4、5とする。また、P型半導体基板1上であって拡散層2、3に挟まれた領域に、少なくともその幅が拡散層2、3の間隔からなりその拡散層2、3の長さ方向に沿って酸化シリコンなどの絶縁体からなる絶縁層6を形成する。さらに、その絶縁層6上に、その幅と長さが絶縁層6の幅と長さと同じであり、ポリシリコン(多結晶シリコン)などの導体からなるゲート7を設ける。
【0012】
拡散層2の一端は第1端子8に接続されるとともに、拡散層3の一端は第2端子9に接続され、これら両端子が抵抗端子を形成している。また、ゲート7の両端は、第1ゲート端子10と第2ゲート端子11とに接続され、これらの電極10、11に後述のように電圧が印加されるようになっている。
ここで、拡散抵抗4、5の抵抗値は、例えば最大値で10〔Ω〕〜1000〔Ω〕程度である。
【0013】
次に、このような構成からなる第1の実施形態にかかる可変抵抗素子の動作について、図2を参照して説明する。
この第1の実施形態では、図2(A)に示すように、第1ゲート端子10に電圧V1を印加するとともに第2ゲート端子11に電圧V2を印加し、これにより、ゲート7の長さ方向の電位分布、すなわち拡散層2、3の長さ方向の電位分布が図2(B)に示すように直線的になる。
【0014】
いま、ゲート7の長さ方向の電位分布が、図2(B)の実線aに示すような場合には、ゲート7のしきい値電圧VT(ゲート7の下側のP型半導体基板1の表面が導通状態になるときの電圧であり、MOSトランジスタのゲートのしきい値電圧に相当するもの)はP1の位置になるので、ゲート7の長さ方向のうちP1〜P4の部分はしきい値電圧VTを上回ることになる。このため、ゲート7の真下のP型半導体基板1の表面のうち、ゲート7の電位がしきい値電圧VTを下回る部分(図2(C)のOFFに相当する部分)では非導通状態となり、ゲート7の電位がしきい値電圧VTを上回る部分(図2(C)の斜線のONに相当する部分)では導通状態となる。この結果、拡散層2、3はその導通部分により導通し、図2(C)に示すように、抵抗記号の表示部分が拡散抵抗4、5として機能するようになり、これら拡散抵抗4、5がその導通部分を介して直列接続された状態になる。
【0015】
ここで、上記のしきい値電圧VTは、通常のMOSトランジスタのしきい値電圧に相当するものであり、そのしきい値電圧VTの大きさは、例えば、P型半導体基板1の不純物濃度、ゲート7の膜厚、ゲート7直下のイオン濃度などによって決まる。また、電圧V1、V2の基準は、第1端子8である。
次に、ゲート7の長さ方向の電位分布を、図2(B)の実線aの状態から実線bに示す状態に変化させると(電圧V2を変化させると)、ゲート7のしきい値電圧VTはP2の位置に移動するので、ゲート7の長さ方向のうちP2〜P4の部分がしきい値電圧VTを上回ることになる。このため、ゲート7の真下のP型半導体基板1の表面のうち、ゲート7の電位がしきい値電圧VTを下回る部分(図2(D)のOFFに相当する部分)では非導通となり、ゲート7の電位がしきい値電圧VTを上回る部分(図2(D)の斜線のONに相当する部分)では導通となる。この結果、図2(D)に示すように、拡散層2、3のうち抵抗記号の表示部分が拡散抵抗4、5として機能し、図2(C)の場合に比べて導通領域が減少するので拡散抵抗4、5の抵抗値が増加する。
【0016】
さらに、ゲート7の長さ方向の電位分布を、図2(B)の実線cの状態にすると、ゲート7のしきい値電圧VTはP3の位置に移動するので、ゲート7の長さ方向のうちP3〜P4の部分がしきい値電圧VTを上回ることになる。このため、ゲート7の真下のP型半導体基板1の表面のうち、ゲート7の電位がしきい値電圧VTを下回る部分(図2(E)のOFFに相当する部分)では非導通となり、ゲート7の電位がしきい値電圧VTを上回る部分(図2(E)の斜線のONに相当する部分)では導通となる。この結果、図2(E)に示すように、拡散層2、3のうち抵抗記号の表示部分が拡散抵抗4、5として機能し、図2(D)の場合に比べて導通領域がさらに減少するので、これに伴って拡散抵抗4、5の抵抗値がさらに増加する。
【0017】
以上説明したように、この第1実施形態では、ゲート7の両側であってその長さ方向に拡散層2、3からなる拡散抵抗4、5を形成させ、かつ、ゲート7の長さ方向に傾斜電圧を印加させるようにし、この傾斜電圧の状態を変化させることにより、拡散抵抗4、5の抵抗値を変化させるようにした。このため、この第1実施形態によれば、拡散抵抗4、5の合成抵抗値を連続的に変化できる上に、ゲート7の印加電圧と抵抗値の変化の関係をほぼ直線的にすることができる。
【0018】
次に、本発明の可変抵抗素子の第2実施形態の構成について、図3を参照して説明する。図3は、第2実施形態の構成を示し、(A)はその平面図、(B)は(A)のH−H線断面図、(C)は(A)のJ−J線断面図、(D)は(A)のK−K線断面図である。
この第2実施形態にかかる可変抵抗素子は、図3に示すように、P型半導体基板21内の表面側に、N型領域からなる拡散層22を形成し、この拡散層22を拡散抵抗23とする。また、P型半導体基板21上であって拡散層22の長さ方向に沿って、酸化シリコンなどの絶縁体からなる絶縁層24を形成する。さらに、その絶縁層24上に、その幅と長さが絶縁層24の幅と長さと同じであり、ポリシリコンなどの導体からなるゲート25を設ける。
【0019】
拡散層22の両端は、第1端子26と第2端子27とに接続され、これら両端子が抵抗端子を形成している。また、ゲート25の両端は、第1ゲート端子28と第2ゲート端子29とに接続され、これらの端子28、29に後述のように電圧が印加されるようになっている。
次に、このような構成からなる第2の実施形態にかかる可変抵抗素子の動作について、図4を参照して説明する。
【0020】
この第2の実施形態では、図4(A)に示すように、第1ゲート端子28に電圧V1を印加するとともに第2ゲート端子29に電圧V2を印加し、これにより、ゲート25の長さ方向の電位分布、すなわち拡散層22の長さ方向の電位分布が図4(B)に示すように直線的になる。
いま、ゲート25の長さ方向の電位分布が、図4(B)の実線aに示すような場合には、ゲート25のしきい値電圧VTはP1の位置になるので、ゲート25の長さ方向のうちP1〜P4の部分はしきい値電圧VTを上回ることになる。このため、ゲート25の真下のP型半導体基板21の表面のうち、ゲート25の電位がしきい値電圧VTを下回る部分(図4(C)のOFFに相当する部分)では非導通となり、ゲート25の電位がしきい値電圧VTを上回る部分(図4(C)の斜線のONに相当する部分)では導通となる。この結果、その導通部分によって拡散層22の有効部分が減少し、図4(C)に示すように、拡散層22のうち抵抗記号の表示の部分が拡散抵抗23として機能するようになり、拡散抵抗23の抵抗値が大幅に減少する。
【0021】
次に、ゲート25の長さ方向の電位分布を、図4(B)の実線aの状態から実線bに示す状態に変化させると(電圧V2を変化させると)、ゲート25のしきい値電圧VTはP2の位置に移動するので、ゲート25の長さ方向のうちP2〜P4の部分がしきい値電圧VTを上回ることになる。このため、ゲート25の真下のP型半導体基板21の表面のうち、ゲート25の電位がしきい値電圧VTを下回る部分(図4(D)のOFFに相当する部分)では非導通となり、ゲート25の電位がしきい値電圧VTを上回る部分(図4(D)の斜線のONに相当する部分)では導通となる。この結果、図4(D)に示すように、拡散層22のうち抵抗記号の表示部分が拡散抵抗23として機能し、図4(C)の場合に比べて導通領域が減少するので、拡散抵抗23の抵抗値が増加する。
【0022】
さらに、ゲート25の長さ方向の電位分布を、図4(B)の実線bの状態から実線cに示す状態に変化させると、ゲート25のしきい値電圧VTはP3の位置に移動するので、ゲート25の長さ方向のうちP3〜P4の部分がしきい値電圧VTを上回ることになる。このため、ゲート25の真下のP型半導体基板21の表面のうち、ゲート25の電位がしきい値電圧VTを下回る部分(図4(E)のOFFに相当する部分)では非導通となり、ゲート25の電位がしきい値電圧VTを上回る部分(図4(E)の斜線のONに相当する部分)では導通となる。この結果、図4(E)に示すように、拡散層22のうち抵抗記号の表示部分が拡散抵抗23として機能し、図4(D)の場合に比べて導通領域がさらに減少するので、これに伴って拡散抵抗22の抵抗値がさらに増加する。
【0023】
以上説明したように、この第2実施形態では、拡散層22からなる拡散抵抗23と、拡散層22に沿って設けたゲート25とから形成され、かつ、ゲート25の長さ方向に傾斜電圧を印加させるようにし、この傾斜電圧の状態を変化させることにより、拡散抵抗23の抵抗値を変化させるようにした。このため、この第2実施形態によれば、拡散抵抗23の抵抗値を連続的に変化できる上に、ゲート25の印加電圧と抵抗値の変化の関係をほぼ直線的にすることができる。
【0024】
次に、本発明の可変抵抗素子の第3実施形態の構成について、図5を参照して説明する。図5は、第3実施形態の構成を示し、(A)はその平面図、(B)は(A)のC−C線断面図、(C)は(A)のD−D線断面図、(D)は(A)のE−E線断面図、(E)は(A)のF−F線断面図、(F)は(A)のG−G線断面図である。
【0025】
この第3実施形態にかかる可変抵抗素子は、図5に示すように、P型半導体基板31内の表面側に、N型領域からなり全体が櫛状の拡散層32を形成し、この拡散層32を拡散抵抗33とする。拡散層32は、図5に示すように、所定の厚さからなるとともに、長さ方向の部分32Aと、その長さ方向の部分32Aに直交する方向に所定間隔に設けた複数の凸部32Bとから構成されている。
【0026】
また、P型半導体基板31上であって拡散層32の長さ方向に沿って、酸化シリコンなどの絶縁体からなり全体が櫛形の絶縁層34が形成されている。その絶縁層34上に、その絶縁層34と同一形状からなり、ポリシリコンなどの導体からなるゲート35が設けられている。
絶縁層34とゲート35とは同一形状であるので、ここではゲート35の形態について説明する。すなわち、ゲート35は、図5に示すように、所定の厚さからなるとともに、長さ方向の部分35Aと、その長さ方向の部分35Aに直交する方向に所定間隔に設けた複数の凸状ゲート35Bとから構成されている。そして、ゲート35の所定間隔に配置された各凸状ゲート35Bと、拡散層32の所定間隔に配置された各凸部32Bとは、高さ方向において互いに重ならないように交互に配置されている。
【0027】
さらに、拡散層32の両端は、第1端子36と第2端子37とに接続され、これら両端子が抵抗端子を形成している。また、ゲート35の両端は、第1ゲート端子38と第2ゲート端子39とに接続され、これらの端子38、39に後述のように電圧が印加されるようになっている。
次に、このような構成からなる第3の実施形態にかかる可変抵抗素子の動作について、図6を参照して説明する。
【0028】
この第3の実施形態では、図6(A)に示すように、第1ゲート端子38に電圧V1を印加するとともに第2ゲート端子39に電圧V2を印加し、これにより、ゲート35の長さ方向の電位分布、すなわち拡散層32の長さ方向の電位分布が図6(B)に示すように直線的になる。
いま、ゲート35の長さ方向の電位分布が、図6(B)の実線aに示すような場合には、ゲート35のしきい値電圧VTはP1の位置になるので、ゲート35の長さ方向のうちP1より右の部分はしきい値電圧VTを上回ることになる。このため、複数の凸状ゲート35Bの真下のP型半導体基板31の表面のうち、ゲート35の電位がしきい値電圧VTを下回る部分(図6(C)のOFFに相当する部分)では非導通となり、ゲート35の電位がしきい値電圧VTを上回る部分(図6(C)の斜線のONに相当する部分)では導通となる。この結果、図6(C)に示すように、拡散層32のうち斜線の部分が有効な拡散抵抗33として機能することができる。
【0029】
以上説明したように、この第3実施形態では、拡散層32からなる拡散抵抗33と、拡散層32に沿って設けた複数の凸状ゲート35Bを備えたゲート35からなり、ゲート35の長さ方向に傾斜電圧を印加させるようにし、この傾斜電圧の状態を変化させることにより、拡散層32の形状を代えて拡散抵抗33の抵抗値を変化させるようにした。このため、この第3実施形態によれば、拡散抵抗33の抵抗値をほぼ連続的に変化できる上に、ゲート35の印加電圧と抵抗値の変化の関係をほぼ直線的にすることができる。
【0030】
なお、上記の各実施形態では、半導体基板をP型半導体基板1、21、31のようにP型とし、拡散層2、3、22、23をN型領域とした場合について説明した。しかし、本発明は、これに限定されるものではなく、P型半導体基板1、21、31をN型に代え、これに伴って拡散層2、3、22、23をP型領域に代えて形成するようにしても良い。この場合には、ゲート7、25、35に印加する電圧は、図2(B)、図4(B)、図6(B)のように正の電圧を傾斜状に印加するのではなく、負の電圧を傾斜状に印加することになる。これは、P型MOSトランジスタのゲートに印加する負の電圧に相当する。
【0031】
【発明の効果】
以上述べたように、本発明によれば、拡散層からなる抵抗素子の抵抗値を連続的に変化させることができる上に、その抵抗値を導体への印加電圧に対してほぼ直線的に変化することが可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態の構成を示し、(A)はその平面図、(B)は(A)のA−A線断面図、(C)は(A)のB−B線断面図である。
【図2】第1実施形態の動作などを説明する説明図である。
【図3】本発明の第2実施形態の構成を示し、(A)はその平面図、(B)は(A)のH−H線断面図、(C)は(A)のJ−J線断面図、(D)は(A)のK−K線断面図である。
【図4】第2実施形態の動作などを説明する説明図である。
【図5】本発明の第3実施形態の構成を示し、(A)はその平面図、(B)は(A)のC−C線断面図、(C)は(A)のD−D線断面図、(D)は(A)のE−E線断面図、(E)は(A)のF−F線断面図、(F)は(A)のG−G線断面図である。
【図6】第3実施形態の動作などを説明する説明図である。
【図7】従来の電子回路の構成を示す図である。
【図8】従来の他の電子回路の構成を示す図である。
【図9】従来のさらに他の電子回路の構成を示す図である。
【図10】従来の可変抵抗素子の構成を示す図である。
【図11】従来の可変抵抗素子の他の構成を示す図である。
【符号の説明】
1 P型半導体基板(半導体基板)
2、3 拡散層(N型)
4、5 拡散抵抗
6 絶縁層
7 ゲート(導体)
21 P型半導体基板
22 拡散層
23 拡散抵抗
24 絶縁層
25 ゲート
31 P型半導体基板
32 拡散層
33 拡散抵抗
34 絶縁層
35 ゲート
35B 凸状ゲート
Claims (2)
- P型あるいはN型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、
前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、
前記拡散層は、所定領域の長さ方向に沿って1つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、
前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とする可変抵抗素子。 - P型あるいはN型の半導体領域内に、前記半導体領域とは異なる型の拡散層で抵抗素子を形成させ、
前記半導体の表面から絶縁層を介して絶縁され、かつ、前記抵抗素子に隣接する位置に導体を配置させ、
前記拡散層は、所定領域を挟んで2つ形成するようにし、かつ、前記導体は、前記絶縁層を介するとともに前記所定領域にその長さ方向に向けて配置するようにし、
前記導体に対し前記抵抗素子の長さ方向とほぼ一致する方向に傾斜電圧を印加し、前記傾斜電圧に基づき前記抵抗素子の長さ方向の抵抗成分が可変となっていることを特徴とする可変抵抗素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32971799A JP4307661B2 (ja) | 1999-11-19 | 1999-11-19 | 可変抵抗素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32971799A JP4307661B2 (ja) | 1999-11-19 | 1999-11-19 | 可変抵抗素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001148467A JP2001148467A (ja) | 2001-05-29 |
JP4307661B2 true JP4307661B2 (ja) | 2009-08-05 |
Family
ID=18224487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32971799A Expired - Fee Related JP4307661B2 (ja) | 1999-11-19 | 1999-11-19 | 可変抵抗素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4307661B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327256A (ja) * | 2004-04-15 | 2005-11-24 | Ricoh Co Ltd | 定電圧回路 |
-
1999
- 1999-11-19 JP JP32971799A patent/JP4307661B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001148467A (ja) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10242470A (ja) | 半導体装置及びその製造方法 | |
EP0348998B1 (en) | Semiconductor integrated circuit including differential transistor circuit having a pair of FETs | |
JP2007208101A (ja) | 半導体装置 | |
US20080265339A1 (en) | Semiconductor integrated circuit | |
US7193264B2 (en) | Floating gate transistors | |
CA2179246C (en) | Polysilicon defined diffused resistor | |
US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
JPH06104438A (ja) | 薄膜トランジスタ | |
JP4307661B2 (ja) | 可変抵抗素子 | |
EP0137257B1 (en) | Resistive gate field effect transistor logic family | |
JP4603248B2 (ja) | 半導体素子およびそれを備えた論理回路 | |
JP3150109B2 (ja) | ポリシリコン抵抗素子 | |
JP2713409B2 (ja) | 相補soi型横方向絶縁ゲート整流器 | |
US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
JP3592898B2 (ja) | 半導体装置 | |
JPH07307463A (ja) | 電力用mos電界効果トランジスター | |
US20230197810A1 (en) | Semiconductor device and method for manufacturing the same | |
JP3204376B2 (ja) | 半導体集積回路装置及びその製造方法 | |
CN110168715B (zh) | 电子装置 | |
JP2919398B2 (ja) | 半導体装置 | |
JP2007294668A (ja) | 半導体装置 | |
JP4161340B2 (ja) | 相補型可塑特性細線素子、共鳴型特性素子及びそれらを用いた集積回路 | |
JPS59189675A (ja) | 半導体装置 | |
JPH0793370B2 (ja) | 半導体装置 | |
JPS6342532Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |