JP4273517B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP4273517B2 JP4273517B2 JP2003081903A JP2003081903A JP4273517B2 JP 4273517 B2 JP4273517 B2 JP 4273517B2 JP 2003081903 A JP2003081903 A JP 2003081903A JP 2003081903 A JP2003081903 A JP 2003081903A JP 4273517 B2 JP4273517 B2 JP 4273517B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- integrated circuit
- vacuum tube
- anode
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J21/00—Vacuum tubes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Solid Thermionic Cathode (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路に関し、高速化・高機能化および素子数の低減を図った集積回路に関する。
【０００２】
【従来の技術】
Si半導体集積化技術は、２μｍ→１μｍ→０．５μｍ→０．２５μｍ→０．１３μｍ→０．０９μｍと順調に集積度と速度が向上して来ている。更に一部の半導体メーカでは０．０６５μｍが計画されている。又、露光技術もgline〜iline、位相シフト露光、更にはエキシマー光源と進み、現在はエキシマー光源プラス位相シフト露光まで行なわれている。
【０００３】
また、Ｘ線の縮小投影技術の課題であった縮小光学系を構成できる凹面鏡技術も完成しつつあり、０．０１μｍ級のＸ線ステッパ・Ｘ線スキャン露光器の実現性が見えてきて半導体の加工技術は１０ｎｍレベルに達しつつある。
【０００４】
半導体回路素子は、Ｋファクタ（スケーリングファクタ）則にしたがって微細化してきたが、微細化を牽引してきた技術は、物理原理（半導体動作原理等）の課題の克服というよりも工学的な課題・側面（加工精度・加工法・各種汚染欠陥の除去技術の確立・化学反応の制御等）の克服で、物理（スケーリング則・半導体バンド理論・トランジスタ動作物理等）概念そのものの変更を必要としなかった。
【０００５】
図１４は１チップ上に形成された高速Ａ/Ｄ変換器（フラッシュ式）の一例を示すブロック構成図である。図において、ラダー抵抗（直列抵抗網）３０に入力された電圧はコンパレータ３１を介してエンコーダ３２に入力し、デジタル信号に変換されて出力する。３３はコンパレータ３1の基準電源である。
このような高速Ａ/Ｄ変換器においてはＮビットのＡ/Ｄ変換に対して２ｎ-１個のコンパレータと抵抗を必要とし素子数が極めて大きくなる。
【０００６】
【発明が解決しようとする課題】
しかし、Ｘ線露光技術・電子線露光技術の進展で、０．０６５μｍ以下の超微細化加工が可能になってくると、物理現象であるトンネル効果等の影響で、従来絶縁体としてきたＭＯＳ酸化膜リーク電流の増大・ホットエレクトロンの注入・アバランシェ降伏等、今までのスケーリングファクタが通用できなくなり、ＬＳＩとした時に動作が不安定となるという課題があった。
【０００７】
究極の素子として1電子トランジスタ等の提案もあるが、極低温を必要としたり、1電子量子効果であるため結果が、量子力学的確立法則の下におかれて動作が不安定となる。更に、量子効果を積極的に利用しようとＳｉＧｅ‐ＳｉC等の化合物を持ち込み共鳴トンネリング等の量子効果を導入する研究もあるが、大規模ＬＳＩの機能を一挙に集約するためには、量子干渉効果を導入し高度の論理機能を実現する必要がある。しかし、固体中では、各種散乱効果（不純物散乱、フォノン散乱等）の影響で、室温で量子干渉を起こすことは、極めて困難という課題があった。
微細真空管を基板上に形成する先行技術としては以下のようなものがある。
【０００８】
【特許文献１】
特開平7−１９３０５２号公報
【０００９】
上記課題を解決するために、本発明に係る集積回路は、請求項１においては、半導体を含む基板上に複数の微細真空管素子が形成された微細真空管素子領域、ＣＭＯＳトランジスタ／バイポーラトランジスタを含む電子素子が形成された電子素子領域（回路網領域）を集積化して形成し、前記各素子間を有機的に接続して信号の授受を行うように構成したことを特徴とする。
【００１０】
請求項２においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、この分流手段の後段に配置された磁界発生手段を備え、前記磁界発生手段が発生する磁界の強さを所定の比率に制御してＡＤ変換器を構成したことを特徴とする。
【００１１】
請求項３においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、この分流手段の後段に配置された２本の信号線を備え、この２本の信号線に流す電流を制御することにより論理回路を構成したことを特徴とする。
【００１２】
請求項４においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、前記アノードに接続された電流増幅手段を備え、カソードの表面に光電効果を生じる部材をコーティングし、前記微細真空管素子のシェルに形成した窓から光を照射して光通信用受光集積回路を構成したことを特徴とする。
【００１３】
請求項５においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、前記アノードに接続された電流増幅手段を備え、前記分流された電子の流れの変化を磁界に対応させることにより、磁気センサを構成したことを特徴とする。
【００１４】
請求項６においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられたレンズと、このレンズの後段に配置されスリットとして機能する複数の電極と、これらの電極に接続された電流増幅手段を備え、この電流増幅手段の出力変化を磁界に対応させることにより、磁気センサを構成したことを特徴とする。
【００１５】
請求項７においては、請求項１〜６のいずれかに記載の集積回路において、
前記微細真空管素子はプレーナー型であって、カソードを熱陰極とすると共にカソードに接続された導電部材と先端の発熱部分との間にプラチナを配置したことを特徴とする。
【００１６】
請求項８においては、請求項７に記載の集積回路において、前記熱陰極部にＬａＢ６（六ホウ化ランタン）を付着したことを特徴とする。
【００１７】
【発明の実施の形態】
次に、本発明に係る集積回路の実施形態について、図面を参照して、以下、説明する。
【００１８】
量子効果応用素子は、数素子から数十、数百素子で、数万から数百万半導体トランジスタで実現可能な論理回路を実現できることは、超伝導ＡＤや超伝導ＡＬＵで既に実証されている。
本発明は、通常半導体集積回路に無散乱の状態で量子効果を引き出すことが可能な微細真空素子を一緒に集積化するものである。
【００１９】
図1は、本発明の実施形態の一例を示す平面図である。図１において、1はＳｉやＩｎＰなどの基板であり、この基板の電子素子形成領域２には例えばＣＭＯＳトランジスタやＢｉｐｏｌａｒトランジスタなどの電子が形成され、微小真空管形成領域には公知の技術により微細真空管が形成されている。そして、これらの素子が有機的に接続されて集積回路が構成されている。
【００２０】
図２は基板（シリコン）１上に微小真空管３、電子素子２、回路網４の領域を形成し、電極パッド５および配線６を施して信号の授受を行なう場合の配置を示すものである。
【００２１】
図３は１８００ｋ程度の高温Ｗフィラメントから出た熱電子を、１ｍ程度の弾道距離で単結晶表面を利用し、回折干渉させて蛍光スクリーンに投影した干渉パターンである。重要なのは、１８００ｋの高温フィラメントからの熱電子であっても真空中で無散乱であれば、１ｍ以上のコーヒーレンス長（可干渉距離）を持っていることである。このような真空管は実用温度で、真空でありさえすれば（実用上の無散乱であれば）量子効果を引き起こすことができ、量子効果を利用することができる。
【００２２】
図４は、微細真空管を用いたＡＢ効果素子によりA／D変換器を構成した本発明の実施形態の一例を示す構成図である。図において、７は真空中に配置されたカソード、８はアノードである。これらカソード７とアノード８の間にはカソード７から出射する電子の流れを２分する分流手段（スリット）９が配置されている。１０は磁界発生手段であり、分流手段９とアノード８との間に配置されている。この磁界発生手段１０は入力電流によりその磁界の強さが１：２：４：８の比になるように形成されている。
【００２３】
図４中のアノード８の出力（ａ）〜（ｄ）は磁界発生手段７に入力電流をあたえた場合のそれぞれの出力電流の変化を示すもので、各真空素子（１）〜（４）の波形は横軸にコイルに流れる電流をとると磁場の強さの逆数に比例した周期１／８，１／４，１／２，１で変動する。
【００２４】
図５はカソード７とアノード８を一対設け、図４に示すコイル１０の代わりに２本の信号線ａ，ｂを配置してマッハゼンダー系を構成したもので、この信号線に流す電流を変化させることにより排他的論理和の否定（Ｅｘｃｌｕｃｉｖｅ ｎｏｒ）を構成したものである。
即ち、磁気光学効果によってアノードでの２つの経路の波の位相差がΠ（パイ）となるような磁界（Ｂ）を発生させるための電流を流す。信号線a，ｂともに当該電流を流した場合は出力は１となり、一方に流し、他方に流さない場合は出力は０、信号線a，ｂともに電流を流さない場合は出力は１となる。
このような論理回路を組み合わせることにより、たとえばMPEG−＞AVIエンコーダーのような高度機能集積型の画像処理や信号コード変換装置が可能となる。
【００２５】
一般にたとえばMPEG−＞AVIエンコーダーのような高度機能集積型の画像処理や信号コード変換装置を作製する場合、このような論理回路を５００程度必要とする。従来のトランジスタを用いた論理回路では１論理回路あたり４０〜５０のトランジスタを必要とし、総計２０，０００〜２５，０００個のトランジスタを必要とするが、上述のような論理回路を用いれば１論理１真空素子ですみ、５００程度の真空素子で機能させることができる（集積回路のイメージとしては図２にしめすようなものとなる）。
【００２６】
図６はカソード７の表面に光電効果を生じる部材（仕事関数の低い、例えばセシウムの酸化物）２６をコーティングしておき、微細真空管のシェルに石英窓２５を形成しこの窓を通して光を照射するようにしたものである。
このような構成によればフォトダイオードを用いずに高速な光電変換が可能となる。
【００２７】
図７（ａ）はスリット９の後段にＯＰアンプ１３を接続し電子の流れ（ｅ−）に磁界を印加したものである。このような構成によればＯＰアンプ１３の出力は（ｂ）に示すようなものとなる。
この信号を図（ｃ）に示すように１／４波長程度で磁界（Ｂ）の大きさを対応させればマッハゼンダー系の磁界センサとして利用することができる。
【００２８】
図８はカソードの後段にレンズ１５および２枚の電極１４を設け、各々の電極からの電気信号をＯＰアンプ１３に入力したものである。この場合２枚の電極１４をスリットとし、レンズ１５で絞りカソードからの電子の流れをスリット幅程度とする。この場合もレンズ１５と電極の途中に磁界が存在すると、その磁界の強さに応じて電子の流れ方向が曲げられ、電極の一方に多くの電流が流れる。その結果ＯＰアンプ１３の出力値が変化するので磁界（Ｂ）を検出することができる。
【００２９】
図９は電極を４枚並べて対角に配置したもので、その中心Ｐに電子の流れを集中させるようにしたものである。
このような構成によれば、２枚の電極間の電流差をそれぞれ検出することによりＸＹ平面上の磁界（Ｂ）の向きについても検出することができる。
【００３０】
図１０は本発明で使用する微細真空管素子の一実施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面図（ｂ）である。図１０（ａ），（ｂ）において、１はＳｉやＩｎＰなどの基板であり，この基板１上には例えばＳｉＯ２からなる幅２×２μｍ，高さ１μｍ程度の凸部１６が形成されている。１７は例えば幅３μｍ，長さ５μｍ，厚さ０．２μｍ程度の先の尖った板状の絶縁部材であり、この絶縁部材１７の突端部に０．１μｍ程度の高さにカソード７が形成されている。１９は前記カソード７の一端に形成された導電部材である。
【００３１】
上記の構成によれば，カソード７の部分が凸部１６からはみだした庇状の部分に形成されているので，対地容量が小さくなり，また，発熱体（カソード）７が少面積なので発熱はその限られた部分に集中する。そしてこの発熱部７は基板１に接触していないので基板１に吸収されることがなく発熱量が増大する。その結果電流駆動能力を高めることができる。
【００３２】
なお，一般に導電部材１９はＡｌ薄膜で形成するがＡｌ薄膜は熱抵抗が小さいのでカソード７の発熱を吸収する可能性がある。
図１１はその熱吸収を少なくしたカソードの構成を示す平面図で，この例においてはカソード７に接する所定の範囲に熱抵抗の大きいプラチナ（Pt）薄膜２０を形成し，そのPt２０薄膜の一端に接してＡｌ薄膜を形成している。この様に構成することによりカソード（発熱体）７の導電部材１９側への熱放散を防止することができる。
【００３３】
図１２（ａ）〜（ｃ）は上記熱電子放出素子の一実施例を示す概略製作工程の断面図である。工程に従って説明する。
工程（ａ）において，Ｓｉ基板１の所定の位置に不純物であるＢ（ボロン）21を高濃度（例えば１×１０２０程度）に注入（または拡散）する。
工程（ｂ）において，基板１をKOHなどの液に浸しウェットエッチングを行う。これにより不純物層２１は残り、Ｓｉ基板１の表面と不純物層２１の下部がアンダエッチングされて，凸部１６が形成されるとともにその凸部１６の上に凸部より大面積の高濃度層２１が形成される。
【００３４】
次に工程（ｃ）において，基板１全面を熱酸化するすることにより高濃度層２１を含む基板１上に絶縁層としてのＳｉＯ２膜２３を形成する。
このＳｉＯ２層２３の上に図１０，１１に示すカソード（タングステン，Mｏ，ＬａＢ６）１８を形成するとともに導電部材１９を形成する。
【００３５】
図１３（ａ）〜（ｃ）は上記熱電子放出素子の他の実施例を示す概略製作工程の断面図である。工程に従って説明する。
工程（ａ）においてＳｉ基板１の全面に１μｍ程度の絶縁部材としての熱酸化膜（ＳｉＯ２）２３を形成し，所望の形状にパターニングを行う。
工程（ｂ）において，基板１をKOHなどの液に浸しウェットエッチングを行う。これにより熱酸化膜２３の下部がアンダエッチングされて，凸部１６が形成されるとともにその凸部１６の上に凸部より大面積の絶縁部材２３が形成される。
【００３６】
次に工程（ｃ）において，絶縁部材２３の上に図１０，１１に示すカソード（タングステン）１８を形成するとともに導電部材１９を形成する。
【００３７】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。例えば本実施例では電子素子としてＣＭＯＳトランジスタやＢｉｐｏｌａｒトランジスタなどを示したが、レーザやフォトダイオードなどの光素子等を混載してもよい。
特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【００３８】
【発明の効果】
以上実施例とともに具体的に説明した様に本発明によれば、半導体基板上に微細真空管素子及び他の電子素子を集積化して形成し、前記微細真空管と電子素子間で信号の授受を行なうように構成したので、高速化・高機能化および素子数低減を図った集積回路を実現することができる。
また、マッハゼンダー干渉系を構成するとともに磁界発生手段を設け、磁界発生手段のそれぞれに発生する磁界の強さを所定の倍率に制御することにより、超高速A／Ｄ変換器を実現することができる。
【００３９】
また、マッハゼンダー干渉系を構成するとともに２本の信号線を設け、この信号線に流す電流をオンオフ制御することにより、排他的論理和のＥｘｃｌｕｓｉｖｅ ｎｏｒを構成することができ、このような構成の装置を組み合わせることにより、高度機能集積型の画像処理や信号コード変換装置が可能となる。
【００４０】
また、カソードの表面に光電効果を生じる部材をコーティングしておき、微細真空管のシェルに石英窓を形成しこの窓から光を照射すればフォトダイオードを用いずに高速な光電変換が可能となる。
【００４１】
また、マッハゼンダー干渉系を構成するとともにカソードからの電子をＯＰアンプに入力し、磁界中に配置することにより磁場の強さを検出することができる。
【００４２】
また、マッハゼンダー干渉系を構成するとともにカソードからの電子をレンズで絞って２枚、または４枚の電極の間を通しＯＰアンプで出力差を検出することにより磁場の方向や強さを検出することができる。
【００４３】
また、カソードを熱陰極にすることにより電流駆動能力を高め、熱陰極部に熱電子放射効率の極めて高いＬａＢ６（六ホウ化ランタン）等を付着したので更に電流駆動能力を高めることができる。
【００４４】
【図面の簡単な説明】
【図１】本発明に係る集積回路の構成を示す平面図である。
【図２】本発明に係る集積回路の他の構成を示す平面図である。
【図３】単結晶表面を利用し、回折干渉させて蛍光スクリーンに投影した干渉パターンである。
【図４】微細真空管を用いてマッハゼンダー干渉系を構成し、A／D変換器を構成した本発明に係る集積回路の実施形態の一例を示す構成図である。
【図５】マッハゼンダー系を構成し、排他的論理和の否定を構成した構成図である。
【図６】微細真空管のシェルに石英窓２５を形成して光を照射するようにした構成図である。
【図７】マッハゼンダー系を利用した磁界センサの構成を示す図である。
【図８】マッハゼンダー系を利用した他の磁界センサの構成を示す図である。
【図９】マッハゼンダー系を利用した他の磁界センサの構成を示す図である。
【図１０】本発明で使用する微細真空素子の一実施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面図（ｂ）である。
【図１１】熱吸収を少なくしたカソードの構成を示す平面図である。
【図１２】微小真空素子の概略製作工程の断面図である。
【図１３】微小真空素子の他の概略製作工程の断面図である。
【図１４】高速Ａ/Ｄ変換器の従来例を示すブロック構成図である。
【符号の説明】
１，１０ 基板
２ 電子素子形成領域
３ 微小真空管
４ 回路網形成領域
５ 電極バッド
６ 配線
７ カソード（タングステン，六ホウ化ランタン，Mｏ）アノード
８ アノード
９ 分流手段（スリット）
１０ 磁界発生手段（コイル）
１１ エンコーダ
１３ ＯＰアンプ
１４ 電極
１５ レンズ
１６ 凸部
１７ 絶縁部材
１９ 導電部材
２０ プラチナ
２１ ボロン
２２，２３ 酸化膜
２５ 石英窓
２６ 光電変換素子
３０ ラダー抵抗
３１ コンパレータ
３２ エンコーダ
３３ 基準電源
【発明の属する技術分野】
本発明は、集積回路に関し、高速化・高機能化および素子数の低減を図った集積回路に関する。
【０００２】
【従来の技術】
Si半導体集積化技術は、２μｍ→１μｍ→０．５μｍ→０．２５μｍ→０．１３μｍ→０．０９μｍと順調に集積度と速度が向上して来ている。更に一部の半導体メーカでは０．０６５μｍが計画されている。又、露光技術もgline〜iline、位相シフト露光、更にはエキシマー光源と進み、現在はエキシマー光源プラス位相シフト露光まで行なわれている。
【０００３】
また、Ｘ線の縮小投影技術の課題であった縮小光学系を構成できる凹面鏡技術も完成しつつあり、０．０１μｍ級のＸ線ステッパ・Ｘ線スキャン露光器の実現性が見えてきて半導体の加工技術は１０ｎｍレベルに達しつつある。
【０００４】
半導体回路素子は、Ｋファクタ（スケーリングファクタ）則にしたがって微細化してきたが、微細化を牽引してきた技術は、物理原理（半導体動作原理等）の課題の克服というよりも工学的な課題・側面（加工精度・加工法・各種汚染欠陥の除去技術の確立・化学反応の制御等）の克服で、物理（スケーリング則・半導体バンド理論・トランジスタ動作物理等）概念そのものの変更を必要としなかった。
【０００５】
図１４は１チップ上に形成された高速Ａ/Ｄ変換器（フラッシュ式）の一例を示すブロック構成図である。図において、ラダー抵抗（直列抵抗網）３０に入力された電圧はコンパレータ３１を介してエンコーダ３２に入力し、デジタル信号に変換されて出力する。３３はコンパレータ３1の基準電源である。
このような高速Ａ/Ｄ変換器においてはＮビットのＡ/Ｄ変換に対して２ｎ-１個のコンパレータと抵抗を必要とし素子数が極めて大きくなる。
【０００６】
【発明が解決しようとする課題】
しかし、Ｘ線露光技術・電子線露光技術の進展で、０．０６５μｍ以下の超微細化加工が可能になってくると、物理現象であるトンネル効果等の影響で、従来絶縁体としてきたＭＯＳ酸化膜リーク電流の増大・ホットエレクトロンの注入・アバランシェ降伏等、今までのスケーリングファクタが通用できなくなり、ＬＳＩとした時に動作が不安定となるという課題があった。
【０００７】
究極の素子として1電子トランジスタ等の提案もあるが、極低温を必要としたり、1電子量子効果であるため結果が、量子力学的確立法則の下におかれて動作が不安定となる。更に、量子効果を積極的に利用しようとＳｉＧｅ‐ＳｉC等の化合物を持ち込み共鳴トンネリング等の量子効果を導入する研究もあるが、大規模ＬＳＩの機能を一挙に集約するためには、量子干渉効果を導入し高度の論理機能を実現する必要がある。しかし、固体中では、各種散乱効果（不純物散乱、フォノン散乱等）の影響で、室温で量子干渉を起こすことは、極めて困難という課題があった。
微細真空管を基板上に形成する先行技術としては以下のようなものがある。
【０００８】
【特許文献１】
特開平7−１９３０５２号公報
【０００９】
上記課題を解決するために、本発明に係る集積回路は、請求項１においては、半導体を含む基板上に複数の微細真空管素子が形成された微細真空管素子領域、ＣＭＯＳトランジスタ／バイポーラトランジスタを含む電子素子が形成された電子素子領域（回路網領域）を集積化して形成し、前記各素子間を有機的に接続して信号の授受を行うように構成したことを特徴とする。
【００１０】
請求項２においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、この分流手段の後段に配置された磁界発生手段を備え、前記磁界発生手段が発生する磁界の強さを所定の比率に制御してＡＤ変換器を構成したことを特徴とする。
【００１１】
請求項３においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、この分流手段の後段に配置された２本の信号線を備え、この２本の信号線に流す電流を制御することにより論理回路を構成したことを特徴とする。
【００１２】
請求項４においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、前記アノードに接続された電流増幅手段を備え、カソードの表面に光電効果を生じる部材をコーティングし、前記微細真空管素子のシェルに形成した窓から光を照射して光通信用受光集積回路を構成したことを特徴とする。
【００１３】
請求項５においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、前記アノードに接続された電流増幅手段を備え、前記分流された電子の流れの変化を磁界に対応させることにより、磁気センサを構成したことを特徴とする。
【００１４】
請求項６においては、請求項１記載の集積回路において、
前記微細真空管素子のカソードとアノードの間に設けられたレンズと、このレンズの後段に配置されスリットとして機能する複数の電極と、これらの電極に接続された電流増幅手段を備え、この電流増幅手段の出力変化を磁界に対応させることにより、磁気センサを構成したことを特徴とする。
【００１５】
請求項７においては、請求項１〜６のいずれかに記載の集積回路において、
前記微細真空管素子はプレーナー型であって、カソードを熱陰極とすると共にカソードに接続された導電部材と先端の発熱部分との間にプラチナを配置したことを特徴とする。
【００１６】
請求項８においては、請求項７に記載の集積回路において、前記熱陰極部にＬａＢ６（六ホウ化ランタン）を付着したことを特徴とする。
【００１７】
【発明の実施の形態】
次に、本発明に係る集積回路の実施形態について、図面を参照して、以下、説明する。
【００１８】
量子効果応用素子は、数素子から数十、数百素子で、数万から数百万半導体トランジスタで実現可能な論理回路を実現できることは、超伝導ＡＤや超伝導ＡＬＵで既に実証されている。
本発明は、通常半導体集積回路に無散乱の状態で量子効果を引き出すことが可能な微細真空素子を一緒に集積化するものである。
【００１９】
図1は、本発明の実施形態の一例を示す平面図である。図１において、1はＳｉやＩｎＰなどの基板であり、この基板の電子素子形成領域２には例えばＣＭＯＳトランジスタやＢｉｐｏｌａｒトランジスタなどの電子が形成され、微小真空管形成領域には公知の技術により微細真空管が形成されている。そして、これらの素子が有機的に接続されて集積回路が構成されている。
【００２０】
図２は基板（シリコン）１上に微小真空管３、電子素子２、回路網４の領域を形成し、電極パッド５および配線６を施して信号の授受を行なう場合の配置を示すものである。
【００２１】
図３は１８００ｋ程度の高温Ｗフィラメントから出た熱電子を、１ｍ程度の弾道距離で単結晶表面を利用し、回折干渉させて蛍光スクリーンに投影した干渉パターンである。重要なのは、１８００ｋの高温フィラメントからの熱電子であっても真空中で無散乱であれば、１ｍ以上のコーヒーレンス長（可干渉距離）を持っていることである。このような真空管は実用温度で、真空でありさえすれば（実用上の無散乱であれば）量子効果を引き起こすことができ、量子効果を利用することができる。
【００２２】
図４は、微細真空管を用いたＡＢ効果素子によりA／D変換器を構成した本発明の実施形態の一例を示す構成図である。図において、７は真空中に配置されたカソード、８はアノードである。これらカソード７とアノード８の間にはカソード７から出射する電子の流れを２分する分流手段（スリット）９が配置されている。１０は磁界発生手段であり、分流手段９とアノード８との間に配置されている。この磁界発生手段１０は入力電流によりその磁界の強さが１：２：４：８の比になるように形成されている。
【００２３】
図４中のアノード８の出力（ａ）〜（ｄ）は磁界発生手段７に入力電流をあたえた場合のそれぞれの出力電流の変化を示すもので、各真空素子（１）〜（４）の波形は横軸にコイルに流れる電流をとると磁場の強さの逆数に比例した周期１／８，１／４，１／２，１で変動する。
【００２４】
図５はカソード７とアノード８を一対設け、図４に示すコイル１０の代わりに２本の信号線ａ，ｂを配置してマッハゼンダー系を構成したもので、この信号線に流す電流を変化させることにより排他的論理和の否定（Ｅｘｃｌｕｃｉｖｅ ｎｏｒ）を構成したものである。
即ち、磁気光学効果によってアノードでの２つの経路の波の位相差がΠ（パイ）となるような磁界（Ｂ）を発生させるための電流を流す。信号線a，ｂともに当該電流を流した場合は出力は１となり、一方に流し、他方に流さない場合は出力は０、信号線a，ｂともに電流を流さない場合は出力は１となる。
このような論理回路を組み合わせることにより、たとえばMPEG−＞AVIエンコーダーのような高度機能集積型の画像処理や信号コード変換装置が可能となる。
【００２５】
一般にたとえばMPEG−＞AVIエンコーダーのような高度機能集積型の画像処理や信号コード変換装置を作製する場合、このような論理回路を５００程度必要とする。従来のトランジスタを用いた論理回路では１論理回路あたり４０〜５０のトランジスタを必要とし、総計２０，０００〜２５，０００個のトランジスタを必要とするが、上述のような論理回路を用いれば１論理１真空素子ですみ、５００程度の真空素子で機能させることができる（集積回路のイメージとしては図２にしめすようなものとなる）。
【００２６】
図６はカソード７の表面に光電効果を生じる部材（仕事関数の低い、例えばセシウムの酸化物）２６をコーティングしておき、微細真空管のシェルに石英窓２５を形成しこの窓を通して光を照射するようにしたものである。
このような構成によればフォトダイオードを用いずに高速な光電変換が可能となる。
【００２７】
図７（ａ）はスリット９の後段にＯＰアンプ１３を接続し電子の流れ（ｅ−）に磁界を印加したものである。このような構成によればＯＰアンプ１３の出力は（ｂ）に示すようなものとなる。
この信号を図（ｃ）に示すように１／４波長程度で磁界（Ｂ）の大きさを対応させればマッハゼンダー系の磁界センサとして利用することができる。
【００２８】
図８はカソードの後段にレンズ１５および２枚の電極１４を設け、各々の電極からの電気信号をＯＰアンプ１３に入力したものである。この場合２枚の電極１４をスリットとし、レンズ１５で絞りカソードからの電子の流れをスリット幅程度とする。この場合もレンズ１５と電極の途中に磁界が存在すると、その磁界の強さに応じて電子の流れ方向が曲げられ、電極の一方に多くの電流が流れる。その結果ＯＰアンプ１３の出力値が変化するので磁界（Ｂ）を検出することができる。
【００２９】
図９は電極を４枚並べて対角に配置したもので、その中心Ｐに電子の流れを集中させるようにしたものである。
このような構成によれば、２枚の電極間の電流差をそれぞれ検出することによりＸＹ平面上の磁界（Ｂ）の向きについても検出することができる。
【００３０】
図１０は本発明で使用する微細真空管素子の一実施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面図（ｂ）である。図１０（ａ），（ｂ）において、１はＳｉやＩｎＰなどの基板であり，この基板１上には例えばＳｉＯ２からなる幅２×２μｍ，高さ１μｍ程度の凸部１６が形成されている。１７は例えば幅３μｍ，長さ５μｍ，厚さ０．２μｍ程度の先の尖った板状の絶縁部材であり、この絶縁部材１７の突端部に０．１μｍ程度の高さにカソード７が形成されている。１９は前記カソード７の一端に形成された導電部材である。
【００３１】
上記の構成によれば，カソード７の部分が凸部１６からはみだした庇状の部分に形成されているので，対地容量が小さくなり，また，発熱体（カソード）７が少面積なので発熱はその限られた部分に集中する。そしてこの発熱部７は基板１に接触していないので基板１に吸収されることがなく発熱量が増大する。その結果電流駆動能力を高めることができる。
【００３２】
なお，一般に導電部材１９はＡｌ薄膜で形成するがＡｌ薄膜は熱抵抗が小さいのでカソード７の発熱を吸収する可能性がある。
図１１はその熱吸収を少なくしたカソードの構成を示す平面図で，この例においてはカソード７に接する所定の範囲に熱抵抗の大きいプラチナ（Pt）薄膜２０を形成し，そのPt２０薄膜の一端に接してＡｌ薄膜を形成している。この様に構成することによりカソード（発熱体）７の導電部材１９側への熱放散を防止することができる。
【００３３】
図１２（ａ）〜（ｃ）は上記熱電子放出素子の一実施例を示す概略製作工程の断面図である。工程に従って説明する。
工程（ａ）において，Ｓｉ基板１の所定の位置に不純物であるＢ（ボロン）21を高濃度（例えば１×１０２０程度）に注入（または拡散）する。
工程（ｂ）において，基板１をKOHなどの液に浸しウェットエッチングを行う。これにより不純物層２１は残り、Ｓｉ基板１の表面と不純物層２１の下部がアンダエッチングされて，凸部１６が形成されるとともにその凸部１６の上に凸部より大面積の高濃度層２１が形成される。
【００３４】
次に工程（ｃ）において，基板１全面を熱酸化するすることにより高濃度層２１を含む基板１上に絶縁層としてのＳｉＯ２膜２３を形成する。
このＳｉＯ２層２３の上に図１０，１１に示すカソード（タングステン，Mｏ，ＬａＢ６）１８を形成するとともに導電部材１９を形成する。
【００３５】
図１３（ａ）〜（ｃ）は上記熱電子放出素子の他の実施例を示す概略製作工程の断面図である。工程に従って説明する。
工程（ａ）においてＳｉ基板１の全面に１μｍ程度の絶縁部材としての熱酸化膜（ＳｉＯ２）２３を形成し，所望の形状にパターニングを行う。
工程（ｂ）において，基板１をKOHなどの液に浸しウェットエッチングを行う。これにより熱酸化膜２３の下部がアンダエッチングされて，凸部１６が形成されるとともにその凸部１６の上に凸部より大面積の絶縁部材２３が形成される。
【００３６】
次に工程（ｃ）において，絶縁部材２３の上に図１０，１１に示すカソード（タングステン）１８を形成するとともに導電部材１９を形成する。
【００３７】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。例えば本実施例では電子素子としてＣＭＯＳトランジスタやＢｉｐｏｌａｒトランジスタなどを示したが、レーザやフォトダイオードなどの光素子等を混載してもよい。
特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【００３８】
【発明の効果】
以上実施例とともに具体的に説明した様に本発明によれば、半導体基板上に微細真空管素子及び他の電子素子を集積化して形成し、前記微細真空管と電子素子間で信号の授受を行なうように構成したので、高速化・高機能化および素子数低減を図った集積回路を実現することができる。
また、マッハゼンダー干渉系を構成するとともに磁界発生手段を設け、磁界発生手段のそれぞれに発生する磁界の強さを所定の倍率に制御することにより、超高速A／Ｄ変換器を実現することができる。
【００３９】
また、マッハゼンダー干渉系を構成するとともに２本の信号線を設け、この信号線に流す電流をオンオフ制御することにより、排他的論理和のＥｘｃｌｕｓｉｖｅ ｎｏｒを構成することができ、このような構成の装置を組み合わせることにより、高度機能集積型の画像処理や信号コード変換装置が可能となる。
【００４０】
また、カソードの表面に光電効果を生じる部材をコーティングしておき、微細真空管のシェルに石英窓を形成しこの窓から光を照射すればフォトダイオードを用いずに高速な光電変換が可能となる。
【００４１】
また、マッハゼンダー干渉系を構成するとともにカソードからの電子をＯＰアンプに入力し、磁界中に配置することにより磁場の強さを検出することができる。
【００４２】
また、マッハゼンダー干渉系を構成するとともにカソードからの電子をレンズで絞って２枚、または４枚の電極の間を通しＯＰアンプで出力差を検出することにより磁場の方向や強さを検出することができる。
【００４３】
また、カソードを熱陰極にすることにより電流駆動能力を高め、熱陰極部に熱電子放射効率の極めて高いＬａＢ６（六ホウ化ランタン）等を付着したので更に電流駆動能力を高めることができる。
【００４４】
【図面の簡単な説明】
【図１】本発明に係る集積回路の構成を示す平面図である。
【図２】本発明に係る集積回路の他の構成を示す平面図である。
【図３】単結晶表面を利用し、回折干渉させて蛍光スクリーンに投影した干渉パターンである。
【図４】微細真空管を用いてマッハゼンダー干渉系を構成し、A／D変換器を構成した本発明に係る集積回路の実施形態の一例を示す構成図である。
【図５】マッハゼンダー系を構成し、排他的論理和の否定を構成した構成図である。
【図６】微細真空管のシェルに石英窓２５を形成して光を照射するようにした構成図である。
【図７】マッハゼンダー系を利用した磁界センサの構成を示す図である。
【図８】マッハゼンダー系を利用した他の磁界センサの構成を示す図である。
【図９】マッハゼンダー系を利用した他の磁界センサの構成を示す図である。
【図１０】本発明で使用する微細真空素子の一実施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面図（ｂ）である。
【図１１】熱吸収を少なくしたカソードの構成を示す平面図である。
【図１２】微小真空素子の概略製作工程の断面図である。
【図１３】微小真空素子の他の概略製作工程の断面図である。
【図１４】高速Ａ/Ｄ変換器の従来例を示すブロック構成図である。
【符号の説明】
１，１０ 基板
２ 電子素子形成領域
３ 微小真空管
４ 回路網形成領域
５ 電極バッド
６ 配線
７ カソード（タングステン，六ホウ化ランタン，Mｏ）アノード
８ アノード
９ 分流手段（スリット）
１０ 磁界発生手段（コイル）
１１ エンコーダ
１３ ＯＰアンプ
１４ 電極
１５ レンズ
１６ 凸部
１７ 絶縁部材
１９ 導電部材
２０ プラチナ
２１ ボロン
２２，２３ 酸化膜
２５ 石英窓
２６ 光電変換素子
３０ ラダー抵抗
３１ コンパレータ
３２ エンコーダ
３３ 基準電源
Claims (8)
- 半導体を含む基板上に複数の微細真空管素子が形成された微細真空管素子領域、ＣＭＯＳトランジスタ／バイポーラトランジスタを含む電子素子が形成された電子素子領域（回路網領域）を集積化して形成し、前記各素子間を有機的に接続して信号の授受を行うように構成したことを特徴とする集積回路。
- 前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、この分流手段の後段に配置された磁界発生手段を備え、前記磁界発生手段が発生する磁界の強さを所定の比率に制御してＡＤ変換器を構成したことを特徴とする請求項１記載の集積回路。
- 前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、この分流手段の後段に配置された２本の信号線を備え、この２本の信号線に流す電流を制御することにより論理回路を構成したことを特徴とする請求項１記載の集積回路。
- 前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、前記アノードに接続された電流増幅手段を備え、カソードの表面に光電効果を生じる部材をコーティングし、前記微細真空管素子のシェルに形成した窓から光を照射して光通信用受光集積回路を構成したことを特徴とする請求項１記載の集積回路。
- 前記微細真空管素子のカソードとアノードの間に設けられた電子の流れを２分する分流手段と、前記アノードに接続された電流増幅手段を備え、前記分流された電子の流れの変化を磁界に対応させることにより、磁気センサを構成したことを特徴とする請求項１記載の集積回路。
- 前記微細真空管素子のカソードとアノードの間に設けられたレンズと、このレンズの後段に配置されスリットとして機能する複数の電極と、これらの電極に接続された電流増幅手段を備え、この電流増幅手段の出力変化を磁界に対応させることにより、磁気センサを構成したことを特徴とする請求項１記載の集積回路。
- 前記微細真空管素子はプレーナー型であって、カソードを熱陰極とすると共にカソードに接続された導電部材と先端の発熱部分との間にプラチナを配置したことを特徴とする請求項１〜６のいずれかに記載の集積回路。
- 前記熱陰極にＬａＢ６（六ホウ化ランタン）を付着したことを特徴とする請求項７に記載の集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081903A JP4273517B2 (ja) | 2003-03-25 | 2003-03-25 | 集積回路 |
| US10/767,167 US7732807B2 (en) | 2003-03-25 | 2004-01-30 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081903A JP4273517B2 (ja) | 2003-03-25 | 2003-03-25 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004289042A JP2004289042A (ja) | 2004-10-14 |
| JP4273517B2 true JP4273517B2 (ja) | 2009-06-03 |
Family
ID=33094904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003081903A Expired - Fee Related JP4273517B2 (ja) | 2003-03-25 | 2003-03-25 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7732807B2 (ja) |
| JP (1) | JP4273517B2 (ja) |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3636399A (en) * | 1970-10-21 | 1972-01-18 | Dean E Eastman | Rare earth chalcogenide thermionic emission cathodes |
| JPH07101755B2 (ja) | 1987-11-16 | 1995-11-01 | 三菱電機株式会社 | 半導体受光素子 |
| JPH0226077A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体機能素子 |
| US4991920A (en) * | 1988-12-27 | 1991-02-12 | Andrzej Peczalski | Optical converter |
| US5247223A (en) * | 1990-06-30 | 1993-09-21 | Sony Corporation | Quantum interference semiconductor device |
| JPH04115441A (ja) | 1990-09-04 | 1992-04-16 | Sumitomo Electric Ind Ltd | 真空チャネルを有する集積回路 |
| US5157467A (en) * | 1990-09-12 | 1992-10-20 | Canon Kabushiki Kaisha | Quantum interference device and method for processing electron waves utilizing real space transfer |
| JP2600491B2 (ja) | 1993-02-04 | 1997-04-16 | 日本電気株式会社 | Ａｂ効果素子を用いた測定方法 |
| JP3347203B2 (ja) | 1993-12-27 | 2002-11-20 | 富士通株式会社 | 微細空洞形成方法及び微細空洞を有する微小装置 |
| JP3146103B2 (ja) | 1994-02-21 | 2001-03-12 | 株式会社テラテック | アナログ・ディジタル変換器 |
| US5629580A (en) * | 1994-10-28 | 1997-05-13 | International Business Machines Corporation | Lateral field emission devices for display elements and methods of fabrication |
| US6031250A (en) | 1995-12-20 | 2000-02-29 | Advanced Technology Materials, Inc. | Integrated circuit devices and methods employing amorphous silicon carbide resistor materials |
| US5981297A (en) * | 1997-02-05 | 1999-11-09 | The United States Of America As Represented By The Secretary Of The Navy | Biosensor using magnetically-detected label |
| US5838870A (en) * | 1997-02-28 | 1998-11-17 | The United States Of America As Represented By The Secretary Of The Air Force | Nanometer-scale silicon-on-insulator photonic componets |
| JP2000133179A (ja) | 1998-10-30 | 2000-05-12 | Mitsubishi Heavy Ind Ltd | 電子線発生装置 |
| US6232706B1 (en) * | 1998-11-12 | 2001-05-15 | The Board Of Trustees Of The Leland Stanford Junior University | Self-oriented bundles of carbon nanotubes and method of making same |
| JP3999425B2 (ja) | 1999-11-19 | 2007-10-31 | 日本放送協会 | 高周波信号の光ファイバ伝送用送信機 |
| US6410941B1 (en) * | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
-
2003
- 2003-03-25 JP JP2003081903A patent/JP4273517B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-30 US US10/767,167 patent/US7732807B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004289042A (ja) | 2004-10-14 |
| US20040196674A1 (en) | 2004-10-07 |
| US7732807B2 (en) | 2010-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049294B2 (en) | Front side illuminated, back-side contact double-sided PN-junction photodiode arrays | |
| US7655999B2 (en) | High density photodiodes | |
| KR100940530B1 (ko) | 실리콘 광소자 제조방법 및 이에 의해 제조된 실리콘광소자 및 이를 적용한 화상 입력 및/또는 출력장치 | |
| US20080036356A1 (en) | Light emitters using nanotubes and methods of making same | |
| JP4902094B2 (ja) | ナノ・エレクトロニック・デバイスと回路 | |
| KR20010020527A (ko) | 광자 리소그래피에 의한 프로그램 가능한 패턴 전송 | |
| JPH08250766A (ja) | 半導体冷電子放出素子及びこれを用いた装置 | |
| CN113140650B (zh) | 一种基于表面态吸收原理的垂直耦合透明光电探测器 | |
| JP4273517B2 (ja) | 集積回路 | |
| US20140093994A1 (en) | Front-side illuminated, back-side contact double-sided pn-junction photodiode arrays | |
| Mattioli et al. | Electrical characterization of superconducting single-photon detectors | |
| CA2332556A1 (en) | Planar electron emitter (pee) | |
| JP2004179651A (ja) | 光検出器及び入射光の検出方法 | |
| Mattioli et al. | Large area single photon detectors based on parallel configuration NbN nanowires | |
| JP5590485B2 (ja) | 光スイッチング電子源及びそれを用いた電子線描画装置 | |
| Mingels et al. | Photosensitivity of p-type black Si field emitter arrays | |
| JP2005183538A (ja) | 受光素子及び光受信器 | |
| US10366856B2 (en) | Nanoscale field-emission device and method of fabrication | |
| JP2009272334A (ja) | 半導体装置、この半導体装置を含む太陽電池、及びこれらの製造方法 | |
| JP3654480B2 (ja) | 電界放射型光ー電流変換器 | |
| JP3836987B2 (ja) | 半導体評価装置 | |
| CN113193106B (zh) | 一种超导纳米线单光子探测器阵列的设计方法 | |
| US10333013B2 (en) | Semiconductor nanowire photoelectric device | |
| JP2020009841A (ja) | 超伝導ストリップ、粒子検出装置および粒子検出方法 | |
| US7095186B2 (en) | Control circuit for controlling an electron-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |