JP2009200306A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009200306A
JP2009200306A JP2008041345A JP2008041345A JP2009200306A JP 2009200306 A JP2009200306 A JP 2009200306A JP 2008041345 A JP2008041345 A JP 2008041345A JP 2008041345 A JP2008041345 A JP 2008041345A JP 2009200306 A JP2009200306 A JP 2009200306A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
refractive index
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008041345A
Other languages
English (en)
Other versions
JP5345328B2 (ja
Inventor
Tsutomu Komatani
務 駒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2008041345A priority Critical patent/JP5345328B2/ja
Priority to EP09712194.1A priority patent/EP2246880B8/en
Priority to PCT/JP2009/052537 priority patent/WO2009104554A1/ja
Publication of JP2009200306A publication Critical patent/JP2009200306A/ja
Priority to US12/860,454 priority patent/US8354312B2/en
Application granted granted Critical
Publication of JP5345328B2 publication Critical patent/JP5345328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】シリコンリッチ窒化シリコン膜に起因した不安定な現象を抑制すること。
【解決手段】本発明はＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層１１の上に屈折率が２．２以上の第１窒化シリコン膜１２を形成する工程と、第１窒化シリコン膜１２より屈折率の低い第２窒化シリコン膜１４を第１窒化シリコン膜１２上に形成する工程と、半導体層１１を露出させた領域にソース電極１６およびドレイン電極１８を形成する工程と、第１窒化シリコン膜１２および第２窒化シリコン膜１４が形成された状態でソース電極１６およびドレイン電極１８を熱処理する工程と、ソース電極１６とドレイン電極１８との間の半導体層１１上にゲート電極を形成する工程と、を有する半導体装置の製造方法である。
【選択図】図４

Description

本発明は半導体装置の製造方法に関し、特に、ＧａＮ系またはＩｎＰ系半導体層上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法に関する。
ＧａＮ系半導体またはＩｎＰ系化合物半導体層を用いた半導体装置、例えばＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、携帯電話基地局用増幅器などの高周波数かつ高出力で動作する高周波高出力増幅用素子として注目されている。
特許文献１には、ソース電極とゲート電極との間、およびドレイン電極とゲート電極との間のＧａＮ系半導体層上にシリコンの窒化に対する珪素の組成比が０．８５〜３．０の窒化シリコン膜（屈折率が２．２以上の窒化シリコン膜に相当する。以下、シリコンリッチ窒化シリコン膜ともいう）を形成する技術が開示されている。
特許文献１の技術によれば、シリコンリッチ窒化シリコン膜中の過剰なシリコンは、ＧａＮ系半導体層と窒化シリコン膜界面のガリウム酸化物中の酸素と反応し、ＧａＮ系半導体層と窒化シリコン膜界面のガリウム酸化物を削減させる。これにより、高ドレイン電圧を印加した際に生じるコラプス現象を抑制することができる。
特開２００６−２７８８１２号公報
しかしながら、シリコンリッチ窒化シリコン膜をＧａＮ系またはＩｎＰ系半導体層上に形成したＦＥＴにおいては、シリコンリッチ窒化シリコン膜に起因し不安定な現象が生じることがわかった。例えば、ＧａＮ系半導体層を有するＦＥＴにおいて、ドレイン電流の高温通電を行うと出力電力が減少する（この現象をパワースランプという）ことがわかった。
このように、ＧａＮ系またはＩｎＰ系半導体層上にシリコンリッチ窒化シリコン膜を形成することにより、半導体層と窒化シリコン膜との界面に生成されるガリウム酸化物等の不要な化合物を抑制し、コラプス現象のような不安定現象を抑制することができる。しかしながら、パワースランプのように、さらなる不安定現象が生じてしまう。
本発明は、上記課題に鑑みなされたものであり、屈折率が２．２以上の窒化シリコン膜をＧａＮ系またはＩｎＰ系半導体層上に形成したＦＥＴにおいて、窒化シリコン膜に起因する不安定な現象の発生を抑制することを目的とする。
本発明は、ＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層の上に屈折率が２．２以上の第１窒化シリコン膜を形成する工程と、前記第１窒化シリコン膜より屈折率の低い第２窒化シリコン膜を前記第１窒化シリコン膜上に形成する工程と、前記半導体層を露出させた領域にソース電極およびドレイン電極を形成する工程と、前記第１窒化シリコン膜および前記第２窒化シリコン膜が形成された状態で前記ソース電極および前記ドレイン電極を熱処理する工程と、前記ソース電極と前記ドレイン電極との間の前記半導体層上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、第１窒化シリコン膜の屈折率が２．２以上であるため、半導体層と第１窒化シリコン膜との界面の酸素等の不純物元素を削減させることができる。一方、第２窒化シリコン膜は、屈折率が第１窒化シリコン膜に比べ小さいため、電荷が捕獲されにくい。これにより、半導体層の電荷が第２窒化シリコン膜に捕獲されることを抑制し、窒化シリコン膜に起因する不安定な現象の発生を抑制することができる。
本発明は、ＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層の上に屈折率が２．２以上の第１窒化シリコン膜を形成する工程と、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ストロンチウム、酸化ハフニウム、窒化アルミニウム、酸化ランタン、酸化イットリウムおよび酸化ジルコニウムのいずれかからなる絶縁膜を前記第１窒化シリコン膜上に形成する工程と、前記半導体層を露出させた領域にソース電極およびドレイン電極を形成する工程と、前記第１窒化シリコン膜および前記絶縁膜が形成された状態で前記ソース電極および前記ドレイン電極を熱処理する工程と、前記ソース電極と前記ドレイン電極との間の前記半導体層上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、絶縁膜は、電荷が捕獲されにくいため、半導体層の電荷が絶縁膜に捕獲されることを抑制し、窒化シリコン膜に起因する不安定な現象の発生を抑制することができる。
上記構成において、前記第１窒化シリコン膜の膜厚は１０〜２０ｎｍである構成とすることができる。この構成によれば、半導体層と第１窒化シリコン膜との界面の不純物元素を削減させかつ半導体層内の電荷の第１窒化シリコン膜への捕獲を抑制することができる。
上記構成において、前記第１窒化シリコン膜の屈折率は、２．６以下である構成とすることができる。この構成によれば、第１窒化シリコン膜に起因したリーク電流を抑制することができる。
上記構成において、前記熱処理は、前記第１窒化シリコン膜の形成温度より５０℃以上高い構成とすることができる。この構成によれば、窒化シリコン膜に起因する不安定な現象の発生をより抑制することができる。
上記構成において、前記第２窒化シリコン膜の屈折率は１．９以上２．１以下である構成とすることができる。この構成によれば、窒化シリコン膜に起因する不安定な現象の発生をより抑制することができる。
上記構成において、前記第２窒化シリコン膜の膜厚は１０〜１００ｎｍである構成とすることができる。
上記構成において、前記ゲート電極を形成する工程は、前記絶縁膜上に前記ゲート電極を形成する工程である構成とすることができる。
本発明によれば、第１窒化シリコン膜の屈折率が２．２以上であるため、半導体層と第１窒化シリコン膜との界面の酸素等の不純物元素を削減させることができる。一方、第２窒化シリコン膜は、屈折率が第１窒化シリコン膜に比べ小さいため、電荷が捕獲されにくい。これにより、半導体層の電荷が第２窒化シリコン膜に捕獲されることを抑制し、窒化シリコン膜に起因する不安定な現象の発生を抑制することができる。
まず、発明者が本発明に至った実験について説明する。窒化シリコン膜中のシリコンの窒素に対する原子組成比（Ｓｉ／Ｎ）は、特許文献１の図３のように窒化シリコン膜を成膜直後の屈折率と相関がある。Ｓｉ／Ｎが０．８５とは、屈折率２．１〜２．２に相当する。
図１は、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法を用い成膜した屈折率が２．０の窒化シリコン膜におけるＦＴ−ＩＲ（Fourier Transform Infrared Spectrometer：フーリエ変換赤外分光法）分析結果である。横軸は波数、縦軸は任意スケースの信号強度を示している。窒化シリコン膜の成長温度は約３００℃である。図１を参照に、Ｎ−Ｈは窒素と水素との結合による信号、Ｓｉ−Ｈはシリコンと水素との結合による信号、Ｓｉ−Ｎはシリコンと窒化との結合による信号である。このように、窒化シリコン膜中には水素が存在し、シリコンと窒素との結合だけでなく水素とシリコン、水素と窒素の結合が存在する。Ｓｉ／Ｎが大きくなると（つまり屈折率が大きくなると）シリコンと水素との結合が多くなる。
図２は、屈折率２．３５の窒化シリコン膜のＳｉ−Ｈ信号付近を拡大した図であり、窒化シリコン膜の成膜直後（ａｓ ｄｅｐｏ）および５００℃で熱処理後の信号を示している。図２を参照に、シリコンと水素の結合は熱処理により減少している。これは、シリコンと水素との結合が切れ水素が窒化シリコン膜から脱離していることを示している。
図３は、屈折率が２．３５の窒化シリコン膜を昇温した際の水素の脱離量をＴＤＳ（Thermal Desorption Spectroscopy：昇温脱離ガス分析）法を用い調査した結果である。横軸は温度、縦軸は水素のイオン電流であり、窒化シリコン膜からの水素の脱離量に相当する量である。図３を参照に、窒化シリコン膜の温度が３５０℃（つまり窒化シリコン膜の成膜温度より５０℃高い温度）を越えると水素の脱離が始まり、５００℃以上では水素が急激に脱離する。６００℃を越えると水素の脱離量は飽和する。このように、シリコンリッチ窒化シリコン膜においては、熱処理により水素が脱離することがわかった。
上記実験結果を踏まえ、発明者は、パワースランプ等の不安定現象の原因は、水素が脱離することにより生じるＳｉの未結合手にＧａＮ系半導体層中の電子が捕獲されるために起こるものと推定した。水素の脱離の原因は、ソース電極およびドレイン電極形成後の熱処理が考えられる。
図４は、本発明の原理を説明するための図であり、ＦＥＴの製造工程を示す断面図である。図４を参照に、ＧａＮ系またはＩｎＰ系半導体層１１上にソース電極１６およびドレイン電極１８が形成されている。ソース電極１６およびドレイン電極１８間の半導体層１１上にシリコンリッチ窒化シリコン膜１２および絶縁膜１５が形成されている。この状態で熱処理を行う。シリコンリッチ窒化シリコン膜１２は屈折率が２．２以上の膜であり、半導体層１１と窒化シリコン膜１２との界面の酸素等の不純物元素と反応するのに十分な厚さの範囲で薄く形成する。これにより、半導体層１１と窒化シリコン膜１２との界面の不純物元素を削減しコラプス現象等の不安定現象を抑制することができる。一方、絶縁膜１５は、水素が脱離しにくい屈折率が小さい窒化シリコン膜とする。または、電子等の電荷が捕獲されにくい絶縁膜とする。これにより、半導体層１１の電子等の電荷が絶縁膜１５に捕獲されることを抑制しパワースランプ等の電荷が絶縁膜１５中の捕獲されることに起因した不安定現象を抑制することができる。
以下、本発明の実施例について説明する。
実施例１は、絶縁膜として、屈折率の小さな窒化シリコン膜を用いた例である。図５（ａ）から図７（ｂ）は、実施例１の半導体装置の製造方法を示す図である。図５（ａ）を参照に、ＳｉＣ、Ｓｉまたはサファイアからなる基板１０上にＧａＮ走行層５２、ＡｌＧａＮ電子供給層５４およびＧａＮキャップ層５６（ＧａＮ系半導体層）を例えばＭＯＣＶＤ（Metal Organic CVD）法を用い形成する。ＧａＮ走行層５２、ＡｌＧａＮ電子供給層５４およびＧａＮキャップ層５６はエピタキシャル層５８を構成する。図５（ｂ）を参照に、ＰＥＣＶＤ法を用いＧａＮキャップ層５６上に屈折率が２．３５で膜厚が１０ｎｍの第１窒化シリコン膜１２を約３００℃の成膜温度で形成する。図５（ｃ）を参照に、第１窒化シリコン膜１２上にＰＥＣＶＤ法を用い屈折率が２．０で膜厚が１０ｎｍの第２窒化シリコン膜１４を約３００℃の成膜温度で形成する。図５（ｄ）を参照に、第２窒化シリコン膜１４上にフォトレジスト３０を形成し、露光法およびエッチング法を用いソース電極およびドレイン電極が形成される領域のＧａＮキャップ層５６を露出させる。
図６（ａ）を参照に、エピタキシャル層５８側から順にＴａとＡｌを蒸着することにより、ＧａＮキャップ層５６を露出させた領域にソース電極１６およびドレイン電極１８を形成する。フォトレジスト３０上にもＴａとＡｌの蒸着物１７が形成される。図６（ｂ）を参照に、リフトオフ後、第１窒化シリコン膜１２および第２窒化シリコン膜１４が形成された状態でソース電極１６およびドレイン電極１８を５６５℃で熱処理する。これにより、ソース電極１６およびドレイン電極１８とＧａＮキャップ層５６とがオーミック接触される。ソース電極１６、ドレイン電極１８および第２窒化シリコン膜１４上に屈折率が２．０、膜厚が４０ｎｍの第３窒化シリコン膜２０をＰＥＣＶＤ法を用い約３００℃の成膜温度で形成する。第３窒化シリコン膜２０はソース電極１６またはドレイン電極１８と第２窒化シリコン膜１４との間の隙間等を保護するための保護膜である。
図７（ａ）を参照に、下層３２および上層３４からなる２層フォトレジスト３６を形成する。エピタキシャル層５８側から順にＮｉおよびＡｕを蒸着する。フォトレジスト３４上にもＮｉとＡｕの蒸着物２３が形成される。これにより、ソース電極１６とドレイン電極１８との間のＧａＮキャップ層５６上にゲート電極２２が形成される。図７（ｂ）を参照に、リフトオフする。図７（ｃ）を参照に、膜厚が４００ｎｍの窒化シリコン膜４０をＰＥＣＶＤ法を用い成膜する。次に窒化シリコン膜４０上にフォトレジスト（不図示）を形成し、ソース電極１６およびドレイン電極１８の表面をそれぞれ露出させる。ソース電極１６およびドレイン電極１８上に蒸着法を用いＴｉＷを、メッキ法を用いＡｕを順に形成する。最後にフォトレジストをリフトオフする。ＴｉＷおよびＡｕより配線層４２が形成される。以上により、実施例１のＦＥＴが完成する。
図８は、比較例と実施例１のＦＥＴを用い通電試験を行った結果を示す図である。この比較例は、第１窒化シリコン膜１２のみを成膜したＦＥＴである。比較例の作製方法は、以下の通りである。図５（ｃ）において、屈折率が２．３５、膜厚が約５０ｎｍの第１窒化シリコン膜１２を成膜し、図５（ｄ）の第２窒化シリコン膜１４を形成せずに、図６（ａ）から図７（ｃ）を行った。その他の製造工程は実施例１の図５（ａ）から図７（ｃ）と同じである。
比較例と実施例１とのＦＥＴのゲート長およびゲート幅はそれぞれ０．６μｍおよび２．２５ｍｍである。通電条件は、チャネル温度が２５０℃、ドレイン電圧が５０Ｖ、ドレイン電流が１００ｍＡである。図８の横軸は通電時間を示し、縦軸は通電開始前からの飽和パワーの変化量ΔＰｓａｔを示している。飽和パワーの測定は、通電を止め温度を室温に戻し高周波の出力パワーを測定している。
図８を参照に、比較例では、高温通電により飽和パワーが小さくなりパワースランプが観測される。一方、実施例１においては、高温通電を行っても飽和パワーの変動はほとんどない。以上のように、実施例１においては、比較例に対しパワースランプを抑制させることができる。
図９は第１窒化シリコン膜１４の屈折率が１．８から２．６の範囲で試作したＦＥＴの高温通電試験の結果を示す図である。高温通電試験の方法は図８と同じである。図９のＦＥＴの作製方法は、以下の通りである。図５（ｂ）において、第２窒化シリコン膜１４として屈折率を１．８、１．９、２．０、２．１、２．１５、２．２５、２．３５および２．６とし、その他の製造工程は実施例１の図５（ａ）から図７（ｂ）と同じとしＦＥＴを試作した。
図９を参照に、第２窒化シリコン膜１４の屈折率が大きいと通電に伴いΔＰｓａｔが大きく減少する。一方、第２窒化シリコン膜１４の屈折率が小さいとパワースランプは小さい。図９より、第２窒化シリコン膜１４の屈折率が１．９〜２．１のとき飽和パワーの変動ΔＰｓａｔが許容範囲となる。
第２窒化シリコン膜１４の屈折率が大きいとパワースランプが発生する原因としては、以下のことが考えられる。前述のように屈折率が大きい第１窒化シリコン膜１２および第２窒化シリコン膜１４内の水素はソース電極１６およびドレイン電極１８のオーミック接触を得るための５６５℃の熱処理（図６（ｂ）参照）により脱離する。これにより、第１窒化シリコン膜１２および第２窒化シリコン膜１４内にはシリコンの未結合手が多く形成される。高温のドレイン通電により、ＦＥＴの半導体内の電荷が第１窒化シリコン膜１２および第２窒化シリコン膜１４内のシリコンの未結合手に捕獲される。よって、パワースランプが発生すると考えられる。
一方、第２窒化シリコン膜１４の屈折率が小さいとパワースランプが抑制されるのは、以下のためと考えられる。第２窒化シリコン膜１４の屈折率が小さいと水素は窒素との結合が強固なため、窒素と結合した水素は高温でも脱離しにくい。よって、第２窒化シリコン膜１４内の水素はソース電極１６およびドレイン電極１８の熱処理によっても脱離されない。これにより、高温のドレイン通電によっても電荷は第２窒化シリコン膜１４に捕獲されず、パワースランプの発生が抑制される。
特許文献１より、コラスプ現象を抑制するためには、第１窒化シリコン膜１２の屈折率は２．２以上が求められる。また、パワースランプを抑制させるためには、第２窒化シリコン膜１４の屈折率は第１窒化シリコン膜１２の屈折率より小さいことが求められる。以上により、コラプス現象を抑制しかつパワースランプを抑制することができる。
第１窒化シリコン膜１２の屈折率が２．６以上では、窒化シリコン膜は非晶質シリコンとなり、ゲート電極２２とドレイン電流１８間のリーク電流が増大してしまう。よって、第１窒化シリコン膜１２の屈折率は、２．６以下であることが好ましい。第１窒化シリコン膜１２の屈折率の範囲として好ましくは２．２〜２．５であり、より好ましくは２．３〜２．４である。
図１０（ａ）は、ＧａＮ層上に屈折率が２．２の窒化シリコン膜をＰＥＣＶＤ法を用い形成したサンプルの熱処理前の深さに対するＳｉ、Ｎ、ＧａおよびＯの各原子比のプロファイルを示した図である。図１０（ｂ）は、図１０（ａ）と同様のサンプルについて５６５℃の熱処理後の深さに対する原子比のプロファイルを示した図である。図１０（ａ）および図１０（ｂ）において、深さが０の位置がＧａＮとＳｉＮの界面を示している。深さが正の領域はＳｉＮ内を深さが負の領域はＧａＮ内を示している。これらの分析は、サンプルをエッチングしながらＸＰＳ（X-ray Photoelectron Spectroscopy：Ｘ線光電子分光）法を用いている。
図１０（ａ）および図１０（ｂ）を参照に、熱処理によりＧａＮ層内のＯ（酸素）が窒化シリコン膜に吸い上げられている。これにより、ＧａＮ層の窒化シリコン膜との界面の酸素が減少している。熱処理後は、酸素は窒化シリコン膜内の界面から約２０ｎｍ付近まで検出されている。つまり、窒化シリコン膜の膜厚が約２０ｎｍあれば、酸素を吸い上げる効果を十分発揮することができる。
図１１（ａ）および図１１（ｂ）は、ＧａＮ層上に屈折率が２．６の窒化シリコン膜をＰＥＣＶＤ法を用い形成した直後および５６５℃の熱処理後のサンプルの深さに対する原子比のプロファイルを示した図である。図１１（ａ）および図１１（ｂ）を参照に、熱処理によりＧａＮ層内のＯ（酸素）が窒化シリコン膜に吸い上げられている。熱処理後は、酸素は窒化シリコン膜内の界面から約１０ｎｍ付近まで検出されている。つまり、窒化シリコン膜の膜厚が約１０ｎｍあれば、酸素を吸い上げる効果を十分発揮することができる。
図１０（ｂ）より、半導体層と第１窒化シリコン膜１２との界面の酸化物等を抑制するためには、第１窒化シリコン膜１２の膜厚は、１０ｎｍ以上あれば、その効果を発揮できる。一方、半導体層内の電荷の第１窒化シリコン膜１２中のシリコン未結合手への捕獲を抑制するためには第１窒化シリコン膜１２の膜厚は薄いことが好ましい。図１１（ｂ）より第１窒化シリコン膜１２の膜厚が２０ｎｍより厚くとも酸素を吸い上げる効果は増大しない。つまり、第１窒化シリコン膜１２の膜厚は２０ｎｍ以下であることが好ましい。このように、第１窒化シリコン膜１２の屈折率が２．２以上かつ２．６以下の範囲では、膜厚は１０ｎｍ以上かつ２０ｎｍ以下の範囲であることが好ましい。
飽和パワーの高温通電による変動の許容範囲は一般に±０．５ｄＢである。よって、図９より、第２窒化シリコン膜１４の屈折率は１．９以上２．１以下が好ましい。また、第２窒化シリコン膜１４の膜厚は水素の脱離を防止する観点から１０ｎｍ以上が好ましく、微細なゲート電極加工を行う観点から１００ｎｍ以下であることが好ましい。
図３より、窒化シリコン膜内の水素が脱離するのは、窒化シリコン膜の成膜温度より５０℃以上高い熱処理によってである。よって、図６（ｂ）の熱処理が、第１窒化シリコン膜１２の形成温度より５０℃以上高い場合パワースランプが生じやすく、第２窒化シリコン膜１４を用いることが有効である。また、図６（ｂ）のオーミック接触形成のための熱処理が５００℃以上の場合、窒化シリコン膜内の水素が脱離しやすく、５５０℃以上の場合、水素はさらに離脱しやすい。よって、熱処理温度が５００℃以上の場合、好ましくは５５０℃以上の場合、第２窒化シリコン膜１４を用いることが有効である。
なお、第１窒化シリコン膜１２および第２窒化シリコン膜１４の成膜条件は、例えば、成長温度が約３００℃、ＳｉＨ４流量が４〜１５ｓｃｃｍ、ＮＨ３流量が０〜８ｓｃｃｍ、Ｎ２流量が２０〜７００ｓｃｃｍ、Ｈｅ流量が０〜８００ｓｃｃｍ、高周波パワーが０．０４〜０．２４Ｗ／ｃｍ２とすることができる。
実施例２は第１窒化シリコン膜上に形成される絶縁膜が窒化シリコン膜以外の例である。図１２（ａ）から図１２（ｅ）は、実施例２の半導体装置の製造方法を示す図である。図１２（ａ）を参照に、実施例１の図５（ｃ）の後に、第１窒化シリコン膜１２上に絶縁膜１５を形成する。絶縁膜１５は、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ストロンチウム、酸化ハフニウム、窒化アルミニウム、酸化ランタン、酸化イットリウムおよび酸化ジルコニウムのいずれかからなる。図１２（ｂ）を参照に、実施例１の図６（ｂ）と同様に、ソース電極１６およびドレイン電極１８を形成する。図１２（ｃ）を参照に、ソース電極１６、ドレイン電極１８および絶縁膜１５上のゲート電極形成領域に開口部を有するフォトレジスト３８を形成する。ゲート電極２２を蒸着する。フォトレジスト３８上にも蒸着物２３が形成される。図１２（ｄ）を参照に、リストオフする。図１２（ｅ）を参照に、実施例１の図７（ｃ）と同様に、窒化シリコン膜４０および配線層４２を形成する。以上により実施例２のＦＥＴが完成する。
実施例２によれば、実施例１の第２窒化シリコン膜１４の代わりに前述の絶縁膜１５を用いている。これらの絶縁膜１５は、窒化シリコン膜に比べ電荷が捕獲されにくい膜である。よって、パワースランプを抑制することができる。
また、ゲート電極２２を絶縁膜１５上に形成し、ＭＩＳ（Metal Insulator Semiconductor）ＦＥＴとしてもよい。すなわち、図１０（ｃ）のゲート電極２２を形成する工程は、絶縁膜１５上にゲート電極２２を形成する工程とすることができる。特に、絶縁膜１５のエッチングが難しい場合、ゲート電極２２を絶縁膜１５上に形成することが好ましい。ゲート絶縁膜としては絶縁膜１５以外の膜を含んでいてもよい。
実施例１および実施例２において、ＧａＮ系半導体層を有するＦＥＴを例に説明した。第１窒化シリコン膜１２が形成される半導体層は、ＡｌＧａＮ電子供給層５４上でもよい。ＧａＮ系半導体層を表面に有するＦＥＴにおいては、特許文献１に記載のように、表面のガリウム酸化物を削減することが好ましい。よって、第１窒化シリコン膜１２が形成される半導体層は、その他のＧａＮ系半導体層でもよい。なお、ＧａＮ系半導体とは、例えばＧａＮ、ＡｌＧａＮ以外に、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ等である。
また、ＩｎＰ系半導体層を表面に有するＦＥＴにおいては、例えばＩｎＰ系半導体内のＰが抜けやすいため、ＩｎＰ系半導体表面がＩｎリッチになる。このとき、大気中の酸素とＩｎが結合し、Ｉｎ酸化物が形成されてしまう。実施例１から実施例２と同様にＩｎＰ系半導体上にシリコンリッチ窒化シリコン膜を形成した場合においても、ＩｎＰ系半導体と第１窒化シリコン膜１２との界面のＩｎ酸化物等の不純物を除去することができる。よって、ＩｎＰ系半導体層を有するＦＥＴは、ＧａＮ系半導体層を有するＦＥＴと同様に、コラプス現象を抑制しかつパワースランプを抑制することができる。なお、ＩｎＰ系半導体とは、例えばＩｎＰ、ＩｎＧａＰ、ＩｎＡｌＧａＰ等である。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は窒化シリコン膜のＦＴＩＲ分析結果を示す図である。 図２はＳｉ−Ｈ信号の熱処理による変化を示す図である。 図３は窒化シリコン膜からの水素の脱離の温度依存性を示す図である。 図４は本発明の原理を説明するための図である。 図５（ａ）から図５（ｄ）は実施例１の半導体装置の製造工程を示す断面図（その１）である。 図６（ａ）から図６（ｃ）は実施例１の半導体装置の製造工程を示す断面図（その２）である。 図７（ａ）および図７（ｃ）は実施例１の半導体装置の製造工程を示す断面図（その３）である。 図８は比較例と実施例１のパワースランプを示す図である。 図９は第２窒化シリコン膜の屈折率を変化させた場合のパワースランプを示す図である。 図１０（ａ）は、ＧａＮ上にＳｉＮを形成したサンプルのＳｉＮの屈折率が２．２のときの熱処理前の原子比プロファイル、図１０（ｂ）は、熱処理後の原子比プロファイルである。 図１１（ａ）は、ＧａＮ上にＳｉＮを形成したサンプルのＳｉＮの屈折率が２．６のときの熱処理前の原子比プロファイル、図１１（ｂ）は、熱処理後の原子比プロファイルである。 図１２（ａ）から図１２（ｅ）は実施例２の半導体装置の製造工程を示す断面図である。
符号の説明
１０ 基板
１１ 半導体層
１２ 第１窒化シリコン膜
１４ 第２窒化シリコン膜
１５ 絶縁膜
１６ ソース電極
１８ ドレイン電極
２２ ゲート電極
４０ 窒化シリコン膜
４２ 配線層
５２ ＧａＮ電子走行層
５４ ＡｌＧａＮ電子供給層
５６ ＧａＮキャップ層

Claims (8)

  1. ＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層の上に屈折率が２．２以上の第１窒化シリコン膜を形成する工程と、
    前記第１窒化シリコン膜より屈折率の低い第２窒化シリコン膜を前記第１窒化シリコン膜上に形成する工程と、
    前記半導体層を露出させた領域にソース電極およびドレイン電極を形成する工程と、
    前記第１窒化シリコン膜および前記第２窒化シリコン膜が形成された状態で前記ソース電極および前記ドレイン電極を熱処理する工程と、
    前記ソース電極と前記ドレイン電極との間の前記半導体層上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. ＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層の上に屈折率が２．２以上の第１窒化シリコン膜を形成する工程と、
    酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ストロンチウム、酸化ハフニウム、窒化アルミニウム、酸化ランタン、酸化イットリウムおよび酸化ジルコニウムのいずれかからなる絶縁膜を前記第１窒化シリコン膜上に形成する工程と、
    前記半導体層を露出させた領域にソース電極およびドレイン電極を形成する工程と、
    前記第１窒化シリコン膜および前記絶縁膜が形成された状態で前記ソース電極および前記ドレイン電極を熱処理する工程と、
    前記ソース電極と前記ドレイン電極との間の前記半導体層上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 前記第１窒化シリコン膜の膜厚は１０〜２０ｎｍであることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記第１窒化シリコン膜の屈折率は、２．６以下であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  5. 前記熱処理は、前記第１窒化シリコン膜の形成温度より５０℃以上高いことを特徴とする請求項１または２記載の半導体装置の製造方法。
  6. 前記第２窒化シリコン膜の屈折率は１．9以上２．１以下であることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記第２窒化シリコン膜の膜厚は１０〜１００ｎｍであることを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記ゲート電極を形成する工程は、前記絶縁膜上に前記ゲート電極を形成する工程であることを特徴とする請求項２記載の半導体装置の製造方法。
JP2008041345A 2008-02-22 2008-02-22 半導体装置の製造方法 Active JP5345328B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008041345A JP5345328B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法
EP09712194.1A EP2246880B8 (en) 2008-02-22 2009-02-16 Semiconductor device fabrication method
PCT/JP2009/052537 WO2009104554A1 (ja) 2008-02-22 2009-02-16 半導体装置の製造方法
US12/860,454 US8354312B2 (en) 2008-02-22 2010-08-20 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008041345A JP5345328B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009200306A true JP2009200306A (ja) 2009-09-03
JP5345328B2 JP5345328B2 (ja) 2013-11-20

Family

ID=40985435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008041345A Active JP5345328B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8354312B2 (ja)
EP (1) EP2246880B8 (ja)
JP (1) JP5345328B2 (ja)
WO (1) WO2009104554A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120021597A1 (en) * 2010-07-23 2012-01-26 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
JP2012033578A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置およびその製造方法
JP2012124436A (ja) * 2010-12-10 2012-06-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012151261A (ja) * 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
WO2013005667A1 (ja) * 2011-07-07 2013-01-10 シャープ株式会社 ＧａＮ系半導体素子の製造方法
JP2013211461A (ja) * 2012-03-30 2013-10-10 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2014123667A (ja) * 2012-12-21 2014-07-03 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2014138166A (ja) * 2013-01-18 2014-07-28 Sumitomo Electric Ind Ltd Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法
JP2015109425A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法
JP2018010937A (ja) * 2016-07-12 2018-01-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2018101755A (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2019110256A (ja) * 2017-12-20 2019-07-04 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
JP2019519937A (ja) * 2016-06-23 2019-07-11 日本テキサス・インスツルメンツ合同会社 閾値シフトの低減のためのシリコン窒化プロセス
JP2020065080A (ja) * 2012-06-29 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
US11545550B2 (en) 2020-01-10 2023-01-03 Sumitomo Electric Industries, Ltd. Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
JP6627441B2 (ja) * 2015-11-11 2020-01-08 住友電気工業株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221325A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2004273658A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ナイトライド系半導体素子の作製法
JP2004288952A (ja) * 2003-03-24 2004-10-14 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006278812A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
JP2007073555A (ja) * 2005-09-02 2007-03-22 Furukawa Electric Co Ltd:The 半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221325A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2004273658A (ja) * 2003-03-07 2004-09-30 Nippon Telegr & Teleph Corp <Ntt> ナイトライド系半導体素子の作製法
JP2004288952A (ja) * 2003-03-24 2004-10-14 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006278812A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板およびその製造方法。
JP2007073555A (ja) * 2005-09-02 2007-03-22 Furukawa Electric Co Ltd:The 半導体素子

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815664B2 (en) 2010-07-23 2014-08-26 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
US9627222B2 (en) 2010-07-23 2017-04-18 Sumitomo Electric Industries, Ltd. Method for fabricating nitride semiconductor device with silicon layer
US20120021597A1 (en) * 2010-07-23 2012-01-26 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
US9263544B2 (en) 2010-07-23 2016-02-16 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
JP2012033578A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置およびその製造方法
JP2012124436A (ja) * 2010-12-10 2012-06-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012151261A (ja) * 2011-01-19 2012-08-09 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
WO2013005667A1 (ja) * 2011-07-07 2013-01-10 シャープ株式会社 ＧａＮ系半導体素子の製造方法
JP2013021016A (ja) * 2011-07-07 2013-01-31 Sharp Corp ＧａＮ系半導体素子の製造方法
JP2013211461A (ja) * 2012-03-30 2013-10-10 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US9396928B2 (en) 2012-03-30 2016-07-19 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
JP2020065080A (ja) * 2012-06-29 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
US11393918B2 (en) 2012-06-29 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2014123667A (ja) * 2012-12-21 2014-07-03 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2014138166A (ja) * 2013-01-18 2014-07-28 Sumitomo Electric Ind Ltd Ｍｉｓ構造トランジスタ、及びｍｉｓ構造トランジスタを作製する方法
JP2015109425A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102436895B1 (ko) 2013-10-22 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US10186604B2 (en) 2013-10-22 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20210080622A (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法
JP2019519937A (ja) * 2016-06-23 2019-07-11 日本テキサス・インスツルメンツ合同会社 閾値シフトの低減のためのシリコン窒化プロセス
JP7121237B2 (ja) 2016-06-23 2022-08-18 テキサス インスツルメンツ インコーポレイテッド 閾値シフトの低減のためのシリコン窒化プロセス
JP2018010937A (ja) * 2016-07-12 2018-01-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2018101755A (ja) * 2016-12-22 2018-06-28 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2019110256A (ja) * 2017-12-20 2019-07-04 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
JP7031282B2 (ja) 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
US11545550B2 (en) 2020-01-10 2023-01-03 Sumitomo Electric Industries, Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2009104554A1 (ja) 2009-08-27
EP2246880A1 (en) 2010-11-03
US20100317164A1 (en) 2010-12-16
JP5345328B2 (ja) 2013-11-20
US8354312B2 (en) 2013-01-15
EP2246880A4 (en) 2013-09-25
EP2246880B8 (en) 2017-06-28
EP2246880B1 (en) 2016-12-21

Similar Documents

Publication Publication Date Title
JP5345328B2 (ja) 半導体装置の製造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
US8624260B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US20090001381A1 (en) Semiconductor device
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP2011198837A (ja) 半導体装置およびその製造方法
JP2010192633A (ja) ＧａＮ系電界効果トランジスタの製造方法
US9627222B2 (en) Method for fabricating nitride semiconductor device with silicon layer
US9755044B2 (en) Method of manufacturing a transistor with oxidized cap layer
JP2007235000A (ja) 半導体の処理方法、半導体装置およびその製造方法
JP2008306026A (ja) 半導体装置の製造方法
US10497572B2 (en) Method for manufacturing semiconductor device
US11430653B2 (en) Method of manufacturing high electron mobility transistor and high electron mobility transistor
US10121663B2 (en) Semiconductor device and method for producing same
JP6524888B2 (ja) 化合物半導体装置及びその製造方法
US6933181B2 (en) Method for fabricating semiconductor device
US20230031662A1 (en) Iii nitride semiconductor wafers
JP5540685B2 (ja) 化合物半導体装置の製造方法
JP6983624B2 (ja) 半導体装置、電源装置、高周波増幅器、及び半導体装置の製造方法
JP2004056146A (ja) 半導体装置の製造方法
Pang Development of high-performance gan-based power transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130814

R150 Certificate of patent or registration of utility model

Ref document number: 5345328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250