JP2014082427A - 半導体装置 - Google Patents

Abstract

【課題】Ａｕ含有層上に形成される絶縁膜の浮きや剥れを抑制すること。
【解決手段】半導体層１８と、前記半導体層上に形成されたＮｉ含有金属３３と、前記Ｎｉ含有金属上にめっきにより形成されたＡｕを含有するめっき層３４と、前記めっき層と、前記Ｎｉ含有金属とが直接接する接触領域３７と、前記めっき層上に形成された第１絶縁膜２６と、前記第１絶縁膜に設けられ前記めっき層が露出する第１開口と、を具備し、前記めっき層の表面において前記接触領域とオーバーラップする領域のすべてが、前記第１開口の内側に位置してなる半導体装置。
【選択図】図３

Description

本発明は、半導体装置に関し、例えば、Ａｕメッキ層を覆う絶縁膜を有する半導体装置に関する。

例えば、窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor）等のＦＥＴ（Field Effect Transistor）は、携帯電話基地局用増幅器等の高周波かつ高出力で動作する増幅器として注目されている。この場合、ゲート電極としては窒化物半導体の表面に接して形成されたＮｉ含有電極が採用される（特許文献１）。

特開２００９−２２４６４３号公報

本発明者は、半導体表面にＡｕめっきによって配線や電極パッドを形成した場合、窒化物半導体との密着性が低いため、剥れが懸念されることを見出した。そこで、上記ゲート電極を形成する場合に、配線や電極パッドとなる領域の下部にも上記Ｎｉ含有電極が配置されるようにパターンニングすることを検討した。Ｎｉ含有電極はＡｕめっきに比べて窒化物半導体との密着性が高いため、これをＡｕめっきの下部に配置することは、剥れを抑制することにつながる。しかしながら、このようにして形成されたＡｕめっき層の表面に絶縁膜を被着すると、この絶縁膜に浮きあるいは剥れが生じることが分かった。絶縁膜の浮きや剥れは、水分の浸入経路となり、半導体装置の信頼性低下につながる。

本発明は、上記課題に鑑みなされたものであり、Ａｕ含有層上に形成される絶縁膜の浮きや剥れを抑制することを目的とする。

本発明は、半導体層と、前記半導体層上に形成されたＮｉ含有金属と、前記Ｎｉ含有電極上にめっきにより形成されたＡｕを含有するめっき層と、前記めっき層と、前記Ｎｉ含有金属とが直接接する接触領域と、前記めっき層上に形成された第１絶縁膜と、前記第１絶縁膜に設けられ前記めっき層が露出する第１開口と、を具備し、前記めっき層の表面において前記接触領域とオーバーラップする領域のすべてが、前記第１開口の内側に位置してなることを特徴とする半導体装置である。本発明によれば、Ａｕ含有層上に形成される絶縁膜の浮きや剥れを抑制することができる。

上記構成において、前記オーバーラップする領域のすべてが、前記第１開口の内縁よりも２μｍ以上離間してなる構成とすることができる。

上記構成において、前記Ｎｉ含有金属は、前記半導体層と接してなる構成とすることができる。

上記構成において、前記半導体層は窒化物半導体からなり、前記Ｎｉ含有金属は、ＦＥＴのゲート電極を構成するＮｉ含有電極と同じ成膜工程で設けられた層によって構成されてなる構成とすることができる。

上記構成において、前記半導体層は活性領域と不活性領域とを備え、前記Ｎｉ含有金属および前記めっき層は、前記不活性領域上に位置するゲートパッドあるいはソースパッドの領域に設けられてなる構成とすることができる。

上記構成において、前記半導体層は活性領域と不活性領域とを備え、前記Ｎｉ含有金属は前記不活性領域上において、前記ＦＥＴにおける複数のゲート電極を接続するゲートバスバーのパターンを備えてなり、前記めっき層が前記Ｎｉ含有金属の前記ゲートバスバーのパターン上に設けられてなる構成とすることができる。

上記構成において、前記Ｎｉ含有金属に対向する前記半導体層には、前記Ｎｉ含有金属に到達するビアホールが設けられてなる構成とすることができる。

上記構成において、前記半導体層上には、前記Ｎｉ含有金属のパターンから離間して前記Ｎｉ含有金属のパターンを包囲するパターンからなる第２開口を備えた第２絶縁膜が設けられてなり、前記第１開口の内縁は、前記Ｎｉ含有金属のパターンを包囲するパターンにオーバーラップして位置する構成とすることができる。

上記構成において、前記Ｎｉ含有金属上には、前記Ｎｉ含有金属のパターンの上面を覆う第２絶縁膜が設けられてなり、前記第２絶縁膜には前記Ｎｉ含有金属のパターンの一部を露出する第２開口が設けられてなり、前記第１開口の内縁は、前記第２絶縁膜によって覆われた前記Ｎｉ含有金属のパターンの上面にオーバーラップして位置する構成とすることができる。

本発明によれば、Ａｕ含有層上に形成される絶縁膜の浮きや剥れを抑制することができる。

図１は、実施例に係る半導体装置の平面図である。 図２は、図１のＡ−Ａ断面図であり、ＦＥＴの断面図である。 図３（ａ）および図３（ｂ）は、図１のＢ−Ｂ断面図である。 図４（ａ）は、図１のＣ−Ｃ断面図、図４（ｂ）はＤ−Ｄ断面図、図４（ｃ）はＥ−Ｅ断面図である。 図５（ａ）から図５（ｃ）は、比較例を示す図である。 図６（ａ）から図６（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。 図７（ａ）から図７（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。

以下、図面を参照し実施例について説明する。

図１は、実施例に係る半導体装置の平面図である。図１は本実施例にかかる電界効果型トランジスタを開示している。図１に示すように、窒化物半導体層１８内に、活性領域３１が形成されている。活性領域３１以外の不活性領域は、たとえばアルゴンをイオン注入する方法によって不活性化されている。活性領域３１内の窒化物半導体層１８上には、ソースフィンガー２０、ドレインフィンガー２４およびゲート電極２８が形成されている。複数のゲート電極２８（ゲートフィンガー）は、ゲートバスバー３２によって共通に接続されている。ゲートバスバー３２は、ゲートパッド４０に接続されている。ゲートバスバー３２およびゲートパッド４０は、不活性領域上に設けられている。

ゲート電極２８とゲートバスバー３２との接続部分、およびゲートバスバー３２とゲートパッド４０との接続部分は、ゲート電極を構成するＮｉ含有金属からなる材料によって相互に接続されている。また、ゲートバスバー３２の一部には、Ａｕめっき層３４（めっき層）が設けられている。これによりゲートバスバー３２の抵抗を低減している。Ａｕめっき層３４の下部には、上記Ｎｉ含有金属が配置されている。なお、Ａｕめっき層３４はＡｕを含有する金属であり、めっきによって形成された、ＡｕあるいはＡｕと他の金属の混合物によって構成することができる。

ソースフィンガー２０は、ソースパッド４４に接続されている。ドレインフィンガー２４は、ドレインパッド４５に接続されている。ソースパッド４４およびドレインパッド４５は、不活性領域上に設けられている。ソースフィンガー２０、ドレインフィンガー２４、ゲート電極２８、ゲートバスバー３２、ソースバッド４４、ゲートバッド４０およびドレインパッド４５上には絶縁膜が形成されている。ソースバッド４４、ゲートバッド４０およびドレインパッド４５上には、絶縁膜の開口４２が形成されている。開口４２はボンディングワイヤあるいはバンプの接続窓、または試験時のプローブ針の接触窓として機能する。

図２は、図１のＡ−Ａ断面図であり、ＦＥＴの断面図である。図２に示すように、ＳｉＣ、Ｓｉまたはサファイア等からなる基板１０上に、窒化物半導体層１８が形成されている。窒化物半導体層１８は、基板１０側からチャネル層１２、電子供給層１４およびキャップ層１６を備えている。チャネル層１２は、例えば膜厚が１０００ｎｍのアンドープＧａＮ層、電子供給層１４は、例えば膜厚が２０ｎｍのＡｌＧａＮ層、キャップ層１６は、例えば膜厚が５ｎｍのｎ型ＧａＮ層である。基板１０とチャネル層１２との間にバッファ層としてＡｌＮ層が形成されていてもよい。

窒化物半導体層１８上にはゲート電極２８と、ゲート電極２８を挟むソース電極２１およびドレイン電極２５が形成されている。ゲート電極２８は、窒化物半導体層１８側からＮｉ膜２７およびＡｕ膜２９とから構成されたＮｉ含有金属からなる電極である。Ｎｉ含有金属からなる電極は、窒化物半導体層１８と接している。Ａｕ膜２９はＮｉ膜２７から拡散したＮｉを含有している。Ｎｉ膜２７の膜厚は例えば５０ｎｍ、Ａｕ膜２９の膜厚は例えば４００ｎｍである。また、Ｎｉ膜２７とＡｕ膜２９との間には、さらにＰｄ膜を介在させてもよい。ソース電極２１およびドレイン電極２５は、例えば窒化物半導体層１８側からＴａ膜およびＡｌ膜等の金属膜を含む多層構造の金属層である。この場合、Ｔａ膜の膜厚は例えば３０ｎｍ、Ａｌ膜の膜厚は例えば３００ｎｍである。

ソース電極２１、ドレイン電極２５およびゲート電極２８上には、これを覆うように絶縁膜２３（第２絶縁膜）が形成されている。絶縁膜２３は、例えば、窒化シリコン膜、酸化シリコン膜および酸化窒化シリコン膜であり、膜厚は例えば１００ｎｍから１０００ｎｍである。ソース電極２１およびドレイン電極２５上の絶縁膜２３に開口が形成されている。開口を介し、ソース電極２１およびドレイン電極２５上にそれぞれソース配線２２およびドレイン配線２６が接続されている。ソース配線２２およびドレイン配線２６は、例えばＡｕめっきによって形成された導電層であり、膜厚は例えば１μｍから５μｍの範囲で定めることができる。ここで、ソース電極２１およびソース配線２２からなる積層構造をソースフィンガー２０という。また、ドレイン電極２５およびドレイン配線２６からなる積層構造をドレインフィンガー２４という。

絶縁膜２３上に、ソースフィンガー２０、ドレインフィンガー２４およびゲート電極２８を覆うように絶縁膜３０（第１絶縁膜）が形成されている。絶縁膜３０は、窒化シリコン膜以外に、酸化シリコン膜または酸化窒化シリコン膜を用いることができる。膜厚は例えば３０ｎｍから８００ｎｍである。

図３（ａ）は図１におけるＢ−Ｂ断面図である。図３（ａ）に示すように、ゲートバスバー３２領域において、Ａｕめっき層３４がＮｉ含有金属３３のゲートバスバー３２のパターン上に設けられている。Ａｕめっき層３４（めっき層）が設けられた領域においては、Ａｕめっき層３４とＮｉ含有金属３３とが直接に接触する接触領域３７と、Ａｕめっき層３４とＮｉ含有金属３３とが接触しない領域とが設けられている。Ｎｉ含有金属３３は、ＦＥＴのゲート電極２８を構成するＮｉ含有電極と同じ成膜工程で設けられた層によって構成されている。

図３（ａ）の例では、Ｎｉ含有金属３３のパターンと絶縁膜２３とを離間して設けるための開口（第２開口）を設けることで、この構造を実現している。そして、絶縁膜３０に設けられた開口３８の幅は接触領域３７よりも広く形成されている。つまり開口３８はＮｉ含有金属３３と絶縁層２３とが離間した領域にその内縁が位置する形態になる。これにより、Ａｕめっき層３４の表面において接触領域３７とオーバーラップする領域は、そのすべてが開口３８の内側に位置するようになる。すなわち、絶縁膜２３が有する開口（第２開口）は、Ｎｉ含有金属３３のパターンから離間してＮｉ含有金属３３のパターンを包囲するパターンからなる。開口３８の内縁は、Ｎｉ含有金属３３のパターンを包囲する絶縁膜２３の開口のパターンにオーバーラップして位置する。

図３（ｂ）は、図１におけるＢ−Ｂ断面図の他の例である。図３（ｂ）では、Ｎｉ含有金属３３のパターンの上面を覆って絶縁膜２３が設けられている。また、絶縁膜２３にはＮｉ含有金属３３のパターンの一部を露出する開口（第２開口）が設けられており、この開口内には接触領域３７が露出している。そして、絶縁膜３０に設けられた開口３８の幅は接触領域３７よりも広く形成されている。つまり開口３８の内縁は、絶縁層２３によって覆われたＮｉ含有金属３３のパターンの上面に、オーバーラップして位置する形態になる。これにより、Ａｕめっき層３４の表面において接触領域３７とオーバーラップする領域は、そのすべてが開口３８の内側に位置するようになる。

図３（ａ）あるいは図３（ｂ）において、接触領域３７とオーバーラップしたＡｕめっき層３４の表面には、密着悪化層３６が形成されている。本発明者が検討したところ、Ｎｉ含有金属３３の表面にＡｕめっきを施した場合、Ｎｉ含有金属３３の上方におけるＡｕめっき層３４の表面には、大きな凹凸が生じていることを見出した。このため、その表面に絶縁膜３０を形成した場合、その密着性が著しく低下してしまう。このような密着悪化層３６は、Ａｕめっき層３４の下地がＮｉ含有金属３３でない場合には見られないものである。このような密着悪化層３６は、Ａｕめっき後の熱処理の有無によらず生じる。このため、Ａｕめっきの成長段階でＮｉ含有金属３３が何らかの影響を及ぼしているものと考えられる。

本実施例では、図３（ａ）に示すようにＮｉ含有金属３３と絶縁膜２３とを離間する、あるいは図３（ｂ）に示すようにＮｉ含有金属３３上に絶縁膜２３を重ねて設ける。これらのことで、Ａｕめっき層３４の下部にＮｉ含有金属３３と接触しない領域を確保している。この領域におけるＡｕめっき層３４の表面には密着悪化層３６が生じない。これにより、絶縁膜３０を形成しても、絶縁膜３０に浮きや剥れが生じることがない。

なお、絶縁膜３０の開口３８の端部と密着悪化層３６とは、ある程度の距離をもって離間することが好ましい。この離間間隔Ｌ１は、Ａｕめっき層３４の膜厚の半分以上の距離であることが好ましい。さらに、Ａｕめっき層３４の膜厚以上確保であることが好ましい。例えば、Ａｕめっき層３４の膜厚が４μｍの場合、絶縁膜３０の端部と密着悪化層３６の端部との距離Ｌ１は、２μｍ以上であることが好ましい。例えば、接触領域３７のすべてが、開口３８の内縁部よりも２μm以上離間していることが好ましい。距離Ｌ１は、３μｍ以上であることがより好ましく、４μｍ以上がさらに好ましい。

図４（ａ）は図１のＣ−Ｃ断面図、図４（ｂ）はＤ−Ｄ断面図、図４（ｃ）はＥ−Ｅ断面図である。図４（ａ）に示すように、ゲートパッド４０の領域には、ゲートバスバー３２から配線として引き出されたＮｉ含有金属３３の端部が位置している。また絶縁膜２３は、このＮｉ含有金属３３の端部から離間して設けられている。いっぽう、Ｎｉ含有金属３３がゲートパッド４０の領域に引き出される側の領域においては、Ｎｉ含有金属３３上に絶縁膜２３が重なって設けられている。このように構成することで、Ａｕめっき層３４上には密着悪化層３６とオーバーラップしない領域が確保できる。絶縁膜３０に設けられる開口４２は、Ａｕめっき層３４の表面において、Ａｕめっき層３４とＮｉ含有金属３３とが直接に接触する接触領域３７とオーバーラップしないように設けられている。

図４（ｂ）に示すようにドレインパッド４５の領域においては、ドレインパッド４５の下部にＮｉ含有金属３３が設けられていない。いっぽう、図４（ｃ）に示すようにソースパッド４４の領域においては、ソースパッド４４の下部にＮｉ含有金属３３が設けられている。

ソースパッド４４におけるＮｉ含有金属３３は、ゲート電極２８あるいはゲートバスバー３２から独立したパターンを有している。ソースパッド４４におけるＮｉ含有金属３３は、ソースパッド４４に設けられるビアホール５０を形成する際のエッチングストッパとして機能する。すなわち本実施例においては、ビアホール５０を形成する際のエッチングストッパとして機能する層（例えば、金属で形成された受けパッド）が、ゲート電極２８として機能する材料で構成されており、エッチングストッパとして機能する層の成膜とパターンニングはゲート電極２８と共通に実施される。図４（ｃ）に示すように、ビアホール５０は基板１０および窒化物半導体層１８を貫通して設けられている。Ｎｉ含有金属３３に対向する窒化物半導体層１８には、Ｎｉ含有金属３３に到達するビアホール５０が設けられている。ビアホール５０の内側面にはビア配線４８が形成されている。ソースパッド４４はビア配線４８を介して基板１０裏面に形成されたグランド電極４９と電気的に接続される。

本実施例においては、ソースパッド４４におけるＮｉ含有金属３３の端部は、図３（ａ）の例と同様に絶縁膜２３から離間して設けられている。このため、Ａｕめっき層３４上には密着悪化層３６が設けられない領域が確保できる。絶縁膜３０に設けられる開口４２は、このようにして確保されたＡｕめっき層３４の表面において、Ａｕめっき層３４とＮｉ含有金属３３とが直接に接触する接触領域３７とオーバーラップしないように設けられている。

以上のように構成された本実施例においては、Ａｕめっき層３４とＮｉ含有金属３３とがオーバーラップする接触領域３７のすべてが、絶縁膜３０に設けられた開口３８あるいは開口４２の内側に位置するように形成される。このため、密着悪化層３６と絶縁膜３０との接触を避けることができる。これによりＡｕめっき層３４上における絶縁膜３０の浮きや剥れを生じることが防止できる。絶縁膜３０の浮きや剥れによる水分の浸入経路の発生が防止できるため、本実施例によれば、半導体装置の信頼性低下が抑制できる。

図５（ａ）から図５（ｃ）は比較例を示す図である。図５（ａ）は、本実施例における図３（ａ）あるいは図３（ｂ）に相当する領域、すなわちゲートバスバー３２にＡｕめっき層３４が形成された領域を示している。図５（ａ）においては、Ａｕめっき層３４の表面全面が絶縁膜３０によって覆われるように形成されており、図３（ａ）あるいは図３（ｂ）に示される開口３８は設けられていない。また、図５（ｂ）は本実施例における図４（ａ）に相当する領域、すなわちゲートパッド４０の領域を示している。図５（ｂ）においては、開口４２の内縁がＮｉ含有金属３３とＡｕめっき層３４とが直接に接する接触領域３７とオーバーラップして設けられている。また、図５（ｃ）は本実施例における図４（ｃ）に相当する領域、すなわちソースパッド４４の領域を示している。この構造においても、開口４２の内縁がＮｉ含有金属３３とＡｕめっき層３４とが直接に接する接触領域３７とオーバーラップして設けられている。なお、本比較例のソースパッド４４は開口４２に露出したＡｕめっき層３４からワイヤボンディングによって電気的接続を行なうタイプであり、ビアホールは設けられていない。このように、比較例においては、密着悪化層３６に絶縁膜３０が接触している。

以上説明した本実施例および比較例による半導体装置を製造して、絶縁膜３０の浮きや剥れを検査した。

なお本実施例、比較例ともに、Ｎｉ膜２７の膜厚を５０ｎｍ、Ａｕ膜２９の膜厚を４００ｎｍ、Ａｕめっき層３４の膜厚を４μｍ、絶縁膜２３の膜厚を５００ｎｍ、絶縁膜３０の膜厚を２００ｎｍとした。また密着悪化層３６と絶縁膜３０との距離Ｌ１を２μｍとした。

本実施例および比較例ともに約６０００個のサンプルについてビジュアル検査を実施したところ、比較例においては９９％以上のサンプルにおいて浮きや剥れが確認された。いっぽう本実施例にかかるサンプルにおいては、浮きや剥れが確認されたのは５％未満であった。また、作製した比較例および実施例に対し、耐湿性試験を行なったところ、実施例の寿命は比較例の３倍を確保することができた。

本実施例によれば、ゲートバスバー３２、ゲートパッド４０、ソースパッド４４におけるＡｕめっき層３４と絶縁膜３０の界面からの水分の侵入が防止できるため、半導体装置の耐湿性が劣化することが抑制できる。これは、半導体装置の信頼性向上に寄与する。

本実施例の構造は、図６（ａ）から図６（ｄ）および図７（ａ）から図７（ｃ）において説明する工程によって製造される。図６（ａ）から図７（ｃ）は本実施例における半導体装置の製造工程を示す断面図である。図６（ａ）から図７（ｃ）それぞれの左側の図は、ゲートバスバー３２上にＡｕめっき層３４が形成される領域（領域６０）を示している。また図６（ａ）から図７（ｃ）それぞれの右側の図はゲートパッド４０が形成される領域（領域６２）を示している。まず、図６（ａ）に示すように基板１０上に窒化物半導体層１８が形成された基板を準備する。なお、窒化物半導体層１８の活性領域３１（図１参照）以外の領域には、たとえばアルゴンがイオン注入されることにより、不活性化されている。この不活性化は、活性領域以外の窒化物半導体層１８をエッチングにより除去することにより形成してもよい。

つぎに、図６（ｂ）に示すように、領域６０および６２に、Ｎｉ含有金属３３を、例えば蒸着法により成膜し、リフトオフ法によってパターンニングする。Ｎｉ含有金属３３は、Ｎｉ膜２７とＡｕ膜２９とで構成されている。Ｎｉ含有金属３３は、スパッタリング法等を用い形成してもよい。また、Ｎｉ含有金属３３はゲート電極２８と同時に成膜、パターンニングして形成される。つぎに、図６（ｃ）に示すように、Ｎｉ含有金属３３を覆うように、窒化物半導体層１８上に絶縁膜２３を形成する。絶縁膜２３の形成は、例えばＣＶＤ（Chemical Vapor Deposition）法を用いる。つぎに、図６（ｄ）に示すように、絶縁膜２３に開口５２を形成する。開口５２の形成は、例えばＳＦ_６等のフッ素系ガスを用いたドライエッチングにより行なう。

つぎに、図７（ａ）に示すように、開口５６を有するフォトレジスト５４を絶縁膜２３上に形成する。開口５６は、絶縁膜２３の開口５２を含み、開口５２より大きく形成する。つぎに、図７（ｂ）に示すように、フォトレジスト５４をマスクにしたＡｕめっきを施した後、フォトレジスト５４を除去することにより、Ａｕめっき層３４を形成する。Ａｕめっきは、典型的には電解めっきによって実施されるが、めっき電流を供給するためのシード層は図示を省略している。領域６０においては、Ｎｉ含有金属３３からなるゲートバスバー３２上にＡｕめっき層３４が形成される。また領域６２においては、Ｎｉ含有金属３３上にＡｕめっき層３４よりなるゲートパッド４０が形成される。領域６０および領域６２においてＮｉ含有金属３３とＡｕめっき層３４とが接する接触領域に対応したＡｕめっき層３４の表面には密着悪化層３６が生じる。

つぎに、図７（ｃ）に示すように、Ａｕめっき層３４を覆うように絶縁膜３０を形成し、さらに開口３８および４２を形成する。絶縁膜３０は例えばＣＶＤ法を用いて形成する。開口３８および４２の形成は、例えばＳＦ_６等のフッ素系ガスを用いたドライエッチングにより行なう。以上により、ソースパッド４４およびゲートパッド４０が完成する。なお、図３（ｂ）の構造をゲートバスバー３２の領域に採用する場合、あるいは図４（ｃ）のソースパッド４４の領域を形成する場合についても、同様の方法を用いることができる。

本実施例によれば、Ａｕめっき層３４に接して形成された絶縁膜３０が、Ｎｉ含有金属３３とＡｕめっき層３４とが直接に接する接触領域３７にオーバーラップしないよう形成される。これにより、密着悪化層３６上には絶縁膜３０が形成されない。よって、Ａｕめっき層３４上に再現性がよく密着性の高い絶縁膜３０を形成できる。

なお、Ｎｉ含有金属３３とＡｕめっき層３４との間には、Ａｕめっき層３４を形成する際に設けられる導電性のシード層および／または密着性を向上するための金属層を介し接していてもよい。これらシード層あるいは金属層のＮｉ含有金属３３とオーバーラップする領域の表面にはＮｉが拡散した領域が形成されており、Ａｕめっき層３４はそこに直接に接触する。すなわち、Ｎｉ含有金属３３は、導電性のシード層および／または密着性を向上するための金属層を含んでもよい。

実施例において、窒化物半導体層１８は、例えばＧａＮ層、ＩｎＮ層、ＡｌＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＮ層およびＩｎＡｌＧａＮ層の少なくとも一層を含む層とすることができる。また、窒化物半導体層１８以外の半導体層上にＮｉ含有金属３３およびＡｕめっき層３４を形成してもよい。

また、絶縁膜３０上にポリイミド等の絶縁膜を形成してもよい。さらに、ＦＥＴにはフィールドプレートが形成されていてもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 基板
１８ 窒化物半導体層
２３ 絶縁膜
２８ ゲート電極
３０ 絶縁膜
３２ ゲートバスバー
３３ Ｎｉ含有金属
３４ Ａｕめっき層
３７ 接触領域
４０ ゲートパッド
４４ ソースパッド
４５ ドレインパッド

Claims (9)

1. 半導体層と、
   前記半導体層上に形成されたＮｉ含有金属と、
   前記Ｎｉ含有金属上にめっきにより形成されたＡｕを含有するめっき層と、
   前記めっき層と、前記Ｎｉ含有金属とが直接接する接触領域と、
   前記めっき層上に形成された第１絶縁膜と、
   前記第１絶縁膜に設けられ前記めっき層が露出する第１開口と、
   を具備し、
   前記めっき層の表面において前記接触領域とオーバーラップする領域のすべてが、前記第１開口の内側に位置してなることを特徴とする半導体装置。
2. 前記オーバーラップする領域のすべてが、前記第１開口の内縁よりも２μｍ以上離間してなることを特徴とする請求項１記載の半導体装置。
3. 前記Ｎｉ含有金属は、前記半導体層と接してなることを特徴とする請求項１記載の半導体装置。
4. 前記半導体層は窒化物半導体からなり、前記Ｎｉ含有金属は、ＦＥＴのゲート電極を構成するＮｉ含有電極と同じ成膜工程で設けられた層によって構成されてなることを特徴とする請求項１記載の半導体装置。
5. 前記半導体層は活性領域と不活性領域とを備え、前記Ｎｉ含有金属および前記めっき層は、前記不活性領域上に位置するゲートパッドあるいはソースパッドの領域に設けられてなることを特徴とする請求項４記載の半導体装置。
6. 前記半導体層は活性領域と不活性領域とを備え、前記Ｎｉ含有金属は前記不活性領域上において、前記ＦＥＴにおける複数のゲート電極を接続するゲートバスバーのパターンを備えてなり、前記めっき層が前記Ｎｉ含有金属の前記ゲートバスバーのパターン上に設けられてなることを特徴とする請求項４記載の半導体装置。
7. 前記Ｎｉ含有金属に対向する前記半導体層には、前記Ｎｉ含有金属に到達するビアホールが設けられてなることを特徴とする請求項１記載の半導体装置。
8. 前記半導体層上には、前記Ｎｉ含有金属のパターンから離間して前記Ｎｉ含有金属のパターンを包囲するパターンからなる第２開口を備えた第２絶縁膜が設けられてなり、前記第１開口の内縁は、前記Ｎｉ含有金属のパターンを包囲するパターンにオーバーラップして位置することを特徴とする請求項１記載の半導体装置。
9. 前記Ｎｉ含有金属上には、前記Ｎｉ含有金属のパターンの上面を覆う第２絶縁膜が設けられてなり、前記第２絶縁膜には前記Ｎｉ含有金属のパターンの一部を露出する第２開口が設けられてなり、前記第１開口の内縁は、前記第２絶縁膜によって覆われた前記Ｎｉ含有金属のパターンの上面にオーバーラップして位置することを特徴とする請求項１記載の半導体装置。

Images