JP2012204577A - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012204577A
JP2012204577A JP2011067420A JP2011067420A JP2012204577A JP 2012204577 A JP2012204577 A JP 2012204577A JP 2011067420 A JP2011067420 A JP 2011067420A JP 2011067420 A JP2011067420 A JP 2011067420A JP 2012204577 A JP2012204577 A JP 2012204577A
Authority
JP
Japan
Prior art keywords
region
nitride semiconductor
layer
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011067420A
Other languages
English (en)
Inventor
Masanobu Hiroki
正伸 廣木
Yukihiko Maeda
就彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2011067420A priority Critical patent/JP2012204577A/ja
Publication of JP2012204577A publication Critical patent/JP2012204577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタにおいて、閾値電圧が制御でき、十分な素子特性が得られるようにする。
【解決手段】ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域１２１，第１領域１２１より厚く形成された第２領域１２２，および、第１領域１２１と第２領域１２２との間に形成されて主表面が半極性面とされた第３領域１２３を備える半導体層１０１を備える。また、窒化物半導体装置は、第１領域１２１における半導体層１０１の上に形成されたドレイン電極１０２と、第２領域１２２における半導体層１０１の上に形成されたソース電極１０３と、第３領域１２３における半導体層１０１の上に形成されたゲート電極１０４とを備える。
【選択図】 図１Ａ

Description

本発明は、窒化物半導体を用いた窒化物半導体装置およびその製造方法に関する。
窒化物半導体は、ワイドギャップ，高い絶縁破壊電解，高い飽和電子速度，および熱的安定性を有し、耐高温・高出力・高周波トランジスタなどの電子素子への応用が期待され開発が進められている。窒化物半導体電子素子において、期待されている応用のひとつにスイッチング等の電力応用がある。電力応用においては、回路の信頼性向上のためにノーマリーオフ動作することが求められる。また、オン電圧の閾値は＋１．５Ｖから＋３Ｖ程度が望ましい。
ここで、窒化物半導体を用いたトランジスタでは、ｃ軸方向にエピタキシャル成長させたＡｌＧａＮ／ＧａＮからなる電界効果型トランジスタ（ＦＥＴ）が主流である。しかし、この構造では、ＡｌＧａＮとＧａＮとの界面に発生する分極電界により高濃度の２次元電子ガス（２ＤＥＧ）が、上記界面に誘起するため、通常ノーマリーオンで動作する。このように、窒化物半導体を用いると、通常では、ノーマリーオフで動作するＦＥＴを作製することが不可能である。このため、ノーマリーオフ動作のためには構造の加工が必要である。
ＡｌＧａＮ／ＧａＮヘテロ構造を用いたＦＥＴのノーマリーオフ動作のためには、いくつかの手法が考案されている。
まず、窒化物半導体を用いたＦＥＴでノーマリーオフ動作を実現するために最も盛んに検討が進められている手法として、リセスゲート構造がある（非特許文献１参照）。例えば、ＡｌＧａＮ障壁層を薄層化すると、電子走行層の２次元電子ガス濃度が減少する。これを利用し、ゲート直下のＡｌＧａＮ障壁層を薄層化したリセスゲート構造を用いることで、アクセス領域の抵抗を上昇させることなく、ゲート直下の２次元電子ガスを減少させることが可能である。ゲート直下のＡｌＧａＮ障壁層が所定の膜厚以下になれば、ノーマリーオフ動作が可能である。
ところで、上述したリセス構造を形成するためには、ＡｌＧａＮ障壁層をエッチングにより加工することになる。窒化物半導体の場合、適当なエッチング液が存在せずウェットエッチングが不可能であり、プラズマを用いたドライエッチングによって加工する。しかしながら、プラズマによる処理は結晶にダメージを与え、ゲートリーク，耐圧の低下，界面準位の発生といった素子特性の劣化の要因となる。さらに、ドライエッチングでは、選択エッチングが不可能であるため、ゲート直下の部分のリセス構造とする箇所の障壁層厚さの制御が困難である。このため、閾値の制御や再現性の改善が問題となる。
以上に説明したように、リセスゲート型構造では、リセス構造加工のためのプラズマエッチング工程に起因した、素子特性の劣化、および閾値の制御が課題となっている。
また、窒化物半導体を用いたＦＥＴでノーマリーオフ動作を実現する技術として、絶縁層を用いたＭＩＳ型構造がある。例えば、ＨｆＯ2のような高誘電率（ｈｉｇｈ−ｋ）材料を絶縁層として用いるＭＩＳ型構造により、ノーマリーオフ動作を得る試みも進められている（非特許文献２参照）。
ＧａＮ層単層、あるいは２次元電子ガスを誘起しない程度の薄いＡｌＧａＮ障壁層を有するＡｌＧａＮ／ＧａＮヘテロ構造を結晶成長により作製し、予めソース、ドレイン電極を形成する領域にイオン注入により高濃度の自由電子を局所的に生じさせ、これらの間に高誘電率材料からなる絶縁層を形成し、この上に、ゲート電極を形成すれば、ＭＩＳ構造のＦＥＴが作製できる。
この窒化物半導体を用いたＭＩＳ構造のＦＥＴでは、絶縁層を高誘電率材料から構成しているので、絶縁層を厚く形成しても高い容量が得られ、リークの抑制と高増幅率の両立が可能である。
しかしながら、高誘電率絶縁層と窒化物半導体層との界面状態について不明な点が多く、界面準位の制御方法が確立されていない。また、リセスゲート構造と同様に、閾値電圧の制御が困難であるという課題を有している。
また、窒化物半導体を用いたＦＥＴでノーマリーオフ動作を実現する技術として、非極性面を用いた構造が提案されている（非特許文献３参照）。窒化物半導体はウルツ鉱構造をしており、通常Ｃ軸方向（＜０００１＞）方向に結晶成長して素子として用いる。Ｃ軸方向においては、ＡｌＧａＮ／ＧａＮに生ずる分極電荷により、２次元電子ガスが誘起され、ノーマリーオフ動作のＦＥＴの作製が困難である。
これに対し、非極性面であるＡ面（１１−２０）、Ｍ面（１０−１０）の方位にＡｌＧａＮ／ＧａＮヘテロ構造を作製すれば、分極が生じないために２次元電子ガスは誘起されない。この性質を利用し、非極性面窒化物半導体薄膜を用いることで、ノーマリーオフ動作の素子を作製しようとする試みがある（非特許文献３参照）
しかし、非極性面方向への窒化物半導体の結晶性長法は十分に確立されておらず、高密度の面内欠陥が発生するなど、十分な結晶性が得られていない。このため、非極性面に成長させた窒化物半導体による素子では、電子移動度などＦＥＴ特性に重要な特性が得られていない。また、アクセス領域を低抵抗化する施行が必要となり、このために、変調ドープやイオン注入といった手法が考えられるが、対応する技術は確立されていない。
W. Saito et al. , "Recessed-Gate Structure Approach Toward Normally Off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications",IEEE TRANSACTIONS ON ELECTRON DEVICES, vol.53, no.2, pp.356-362, 2006. S. Sugiura et al. , "Normally-off AlGaN/GaN MOSHFETs with HfO2 gate oxide", physica status solidi (c), vol.5, Issue 6, pp.1923-1925, 2008. T. Fujiwara et al. , "Enhancement-Mode m-plane AlGaN/GaN Heterojunction Field-Effect Transistors",Applied Physics Express, 2, 011001,2009. A. E. Romanov et al. , "Strain-induced polarization in wurtzite III-nitride semipolar layers",JOURNAL OF APPLIED PHYSICS, 100, 023522, 2006.
以上に説明したように、窒化物半導体を用いた電界効果型トランジスタでは、ノーマリーオフ動作とする構成では、製造上の問題などにより閾値電圧制御が困難であり、また、作製工程あるいは結晶成長による結晶品質の劣化および界面準位の発生などにより所望とする素子特性が十分得られないという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタにおいて、閾値電圧が制御でき、十分な素子特性が得られるようにすることを目的とする。
本発明に係る窒化物半導体装置は、ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域，第１領域より厚く形成された第２領域，および、第１領域と第２領域との間に形成されて主表面が半極性面とされた第３領域を備える半導体層と、第１領域における半導体層の上に形成された第１オーミック電極と、第２領域における半導体層の上に形成された第２オーミック電極と、第３領域における半導体層の上に形成されたゲート電極とを備える。
上記窒化物半導体装置において、ゲート電極は、第３領域における半導体層の上にショットキー接続して形成されていればよい。また、ゲート電極は、第３領域における半導体層の上にゲート絶縁層を介して形成されていてもよい。
上記窒化物半導体装置において、第２オーミック電極は、半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して第２領域における半導体層の上に形成されていればよい。また、第１オーミック電極は、ｎ型の窒化物半導体からなるｎ型層を介して第１領域における半導体層の上に形成されていればよい。また、第１オーミック電極は、ｎ型層より高い不純物濃度とされたｎ+型層を介してｎ型層の上に形成されていてもよい。
本発明に係る窒化物半導体装置の製造方法は、窒化物半導体をｃ軸方向に結晶成長して半導体層を形成する第１工程と、半導体層の第１領域を覆う選択成長マスクを半導体層の上に形成する第２工程と、選択成長マスクで覆われていない半導体層の露出領域を再選択成長することで、ｃ軸方向に結晶成長された窒化物半導体から構成されて第１領域より厚く形成された第２領域、および、第１領域と第２領域との間に形成されて主表面が半極性面とされた第３領域を半導体層に形成する第３工程と、第１領域における半導体層の上に第１オーミック電極を形成し、第２領域における半導体層の上に第２オーミック電極を形成し、第３領域における半導体層の上にゲート電極を形成する第４工程とを備える。
上記窒化物半導体装置の製造方法において、ゲート電極は、第３領域における半導体層の上にショットキー接続して形成すればよい。また、ゲート電極は、第３領域における半導体層の上にゲート絶縁層を介して形成してもよい。
上記窒化物半導体装置の製造方法において、第２オーミック電極は、半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して第２領域における半導体層の上に形成すればよい。
上記窒化物半導体装置の製造方法において、第１オーミック電極は、ｎ型の窒化物半導体からなるｎ型層を介して第１領域における半導体層の上に形成すればよい。また、第１オーミック電極は、ｎ型層より高い不純物濃度とされたｎ+型層を介してｎ型層の上に形成してもよい。
以上説明したように、本発明によれば、第１領域と第２領域と間の半極性面とされた第３領域における半導体層の上にゲート電極を形成するようにしたので、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタにおいて、閾値電圧が制御でき、十分な素子特性が得られるようになるという優れた効果が得られる。
図１Ａは、本発明の実施の形態１における窒化物半導体装置の構成を示す構成図である。 図１Ｂは、ＡｌＧａＮ／ＧａＮのｃ軸からの角度とピエゾ分極電荷の関係を示す特性図である。 図２Ａは、本発明の実施の形態２における窒化物半導体装置の構成を示す構成図である。 図２Ｂは、本発明の実施の形態２における窒化物半導体装置の他の構成を示す構成図である。 図２Ｃは、本発明の実施の形態２における窒化物半導体装置の他の構成を示す構成図である。 図３Ａは、本発明の実施の形態３における窒化物半導体装置の構成を示す構成図である。 図３Ｂは、本発明の実施の形態３における窒化物半導体装置の他の構成を示す構成図である。 図３Ｃは、本発明の実施の形態３における窒化物半導体装置の他の構成を示す構成図である。 図４Ａは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｂは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｃは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｄは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｅは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｆは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｇは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｈは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｉは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図４Ｊは、本発明の実施の形態における窒化物半導体装置の製造方法例１を説明するための各工程における状態を模式的に示す断面図である。 図５Ａは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｂは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｃは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｄは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｅは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｆは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｇは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｈは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｉは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｊは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｋは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図５Ｌは、本発明の実施の形態における窒化物半導体装置の製造方法例２を説明するための各工程における状態を模式的に示す断面図である。 図６は、窒化物半導体の選択再成長における斜めのファセットの半極性面の面方位について説明する斜視図である。 図７は、本発明の実施の形態２における窒化物半導体装置の構成を示す構成図である。 図８は、実施の形態２における窒化物半導体装置のゲート絶縁層の層厚ｔと閾値電圧との関係を示す特性図である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態１]
はじめに、本発明の実施の形態１について説明する。図１Ａは、本発明の実施の形態１における窒化物半導体装置の構成を示す構成図である。図１Ａでは、断面を模式的に示している。
この窒化物半導体装置は、ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域１２１，第１領域１２１より厚く形成された第２領域１２２，および、第１領域１２１と第２領域１２２との間に形成されて主表面が半極性面とされた第３領域１２３を備える半導体層１０１を備える。第２領域１２２は、第１領域１２１と同様に、主表面が極性面とされている。
また、窒化物半導体装置は、第１領域１２１における半導体層１０１の上に形成されたドレイン電極（第１オーミック電極）１０２と、第２領域１２２における半導体層１０１の上に形成されたソース電極（第２オーミック電極）１０３と、第３領域１２３における半導体層１０１の上に形成されたゲート電極１０４とを備える。ゲート電極１０４は、例えば、第２領域１２２においてショットキー接続している。
上述した本実施の形態１の窒化物半導体装置によれば、ソースおよびドレインに挟まれ、ゲート電極１０４が形成されるチャネル形成領域となる第３領域１２３を、窒化物半導体の半極性面としている。ここで、図１Ｂに示すように、半極性面においても、非極性面と同様に分極電荷がほぼ発生しない。なお、図１Ｂは、ＡｌＧａＮ／ＧａＮのｃ軸からの角度とピエゾ分極電荷の関係を示している（非特許文献４参照）。従って、例えば、ソース電極１０３をオーミックに接続するために、半導体層１０１の上に障壁層を形成し、ソース電極１０３下の半導体層１０１に２次元電子ガスが形成されるようにしても、第３領域１２３においては、２次元電子ガスが形成されない。
このため、本実施の形態によれば、いわゆるリセスゲート構造にする必要がなく、また、界面状態に不明確な点が多い高誘電率絶縁層を用いる必要もなく、容易にノーマリーオフ動作の電界効果型トランジスタが実現できる。また、後述するように、第１領域１２１および第２領域１２２など、半導体層１０１の主たる結晶成長方向はｃ軸方向とし、この結晶成長を選択再成長することで、第３領域１２３を形成しているので、非極性面とするファセットの制御は、容易に実現できる。従って、閾値電圧が制御でき、十分な素子特性が得られた状態で、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタが得られる。
[実施の形態２]
次に、本発明の実施の形態２について説明する。図２Ａは、本発明の実施の形態２における窒化物半導体装置の構成を示す構成図である。図２Ａでは、断面を模式的に示している。
この窒化物半導体装置は、ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域２２１，第１領域２２１より厚く形成された第２領域２２２，および、第１領域２２１と第２領域２２２との間に形成されて主表面が半極性面とされた第３領域２２３を備える半導体層２０１と、第１領域２２１における半導体層２０１に形成されたｎ型層２０５と、第３領域２２３および第２領域２２２における半導体層２０１の上に形成された障壁層２０６とを備える。半導体層２０１は、ＧａＮから構成され、障壁層２０６は、半導体層２０１よりバンドギャップエネルギーの大きい窒化物半導体であるＡｌＧａＮから構成されている。また、ｎ型層２０５は、不純物としてＳｉを１×１０18ｃｍ-3導入したＧａＮから構成している。
また、窒化物半導体装置は、第１領域２２１における半導体層２０１の上に形成されたドレイン電極（第１オーミック電極）２０２と、半導体層２０１の第２領域２２２に形成されたソース電極（第２オーミック電極）２０３と、第３領域２２３に形成されたゲート電極２０４とを備える。本実施の形態では、ドレイン電極２０２は、ｎ型層２０５の上に形成されてオーミック接合とされている。また、ソース電極２０３は、障壁層２０６の上に形成されてオーミック接合とされている。障壁層２０６を形成することで、第２領域２２２では、半導体層２０１と障壁層２０６との界面に発生する分極電界により、二次元電子ガス２０８が誘起される。これにより、第２領域２２２の障壁層２０６の上に形成するソース電極２０３は、半導体層２０１と低抵抗で接続される。
また、ゲート電極２０４は、例えば、第２領域２２２において、障壁層２０６にショットキー接続している。また、ゲート電極２０４とｎ型層２０５とを絶縁分離するために、絶縁層２０７を形成している。絶縁層２０７は、例えば、酸化シリコンや窒化シリコンなど、アモルファス状態の絶縁材料から構成すればよい。
本実施の形態においても、ソースおよびドレインに挟まれ、ゲート電極２０４が形成されるチャネル形成領域となる第３領域２２３を、分極電荷がほぼ発生しない窒化物半導体の半極性面としている。従って、本実施の形態によれば、閾値電圧が制御でき、十分な素子特性が得られた状態で、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタが得られる。
ところで、図２Ｂに示すように、ゲート電極２０４は、ゲート絶縁層２０９を介して形成してもよい。この構成では、ゲート絶縁層２０９を、ドレイン電極２０２とソース電極２０３との間に形成しており、ドレイン電極２０２のとなりの絶縁層２０７を覆って形成している。また、絶縁層２０７を用いずに、図２Ｃに示すように、ドレイン電極２０２とソース電極２０３との間にゲート絶縁層２１０を形成し、ゲート絶縁層２１０の上にゲート電極２０４を形成してもよい。
[実施の形態３]
次に、本発明の実施の形態３について説明する。図３Ａは、本発明の実施の形態３における窒化物半導体装置の構成を示す構成図である。図３Ａでは、断面を模式的に示している。
この窒化物半導体装置は、ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域３２１，第１領域３２１より厚く形成された第２領域３２２，および、第１領域３２１と第２領域３２２との間に形成されて主表面が半極性面とされた第３領域３２３を備える半導体層３０１と、第１領域３２１における半導体層３０１に形成されたｎ型層３０５と、ｎ型層３０５の上に形成されたｎ+型層３０６と、第３領域３２３および第２領域３２２における半導体層３０１の上に形成された障壁層３０７とを備える。半導体層３０１は、ＧａＮから構成され、障壁層３０７は、ＡｌＧａＮから構成されている。また、ｎ型層３０５は、不純物としてＳｉを５×１０17ｃｍ-3導入したＧａＮから構成し、ｎ+型層３０６は、Ｓｉを５×１０19ｃｍ-3導入したＧａＮから構成している。
また、この窒化物半導体装置は、第１領域３２１における半導体層３０１の上に形成されたドレイン電極（第１オーミック電極）３０２と、半導体層３０１の第２領域３２２に形成されたソース電極（第２オーミック電極）３０３と、第３領域３２３に形成されたゲート電極３０４とを備える。本実施の形態では、ドレイン電極３０２は、ｎ+型層３０６の上に形成されてオーミック接合とされている。このようにすることで、ドレイン電極３０２を、より高濃度な半導体層に接触して形成することができ、より低抵抗なオーミック接合が得られるようになる。
また、ソース電極３０３は、障壁層３０７の上に形成されてオーミック接合とされている。障壁層３０７を形成することで、第２領域３２２では、半導体層３０１と障壁層３０７との界面に発生する分極電界により、二次元電子ガス３０９が誘起される。これにより、第２領域３２２の障壁層３０７の上に形成するソース電極３０３は、半導体層３０１と低抵抗で接続される。
また、ゲート電極３０４は、例えば、第２領域３２２において、障壁層３０７にショットキー接続している。また、ゲート電極３０４とｎ型層３０５とを絶縁分離するために、絶縁層３０８を形成している。絶縁層３０８は、例えば、酸化シリコンや窒化シリコンなど、アモルファス状態の絶縁材料から構成すればよい。
本実施の形態においても、ソースおよびドレインに挟まれ、ゲート電極３０４が形成されるチャネル形成領域となる第３領域３２３を、分極電荷がほぼ発生しない窒化物半導体の半極性面としている。従って、本実施の形態によれば、閾値電圧が制御でき、十分な素子特性が得られた状態で、窒化物半導体を用いたノーマリーオフ動作の電界効果型トランジスタが得られる。
ところで、図３Ｂに示すように、ゲート電極３０４は、ゲート絶縁層３１０を介して形成してもよい。この構成では、ゲート絶縁層３１０を、ドレイン電極３０２とソース電極３０３との間に形成しており、ドレイン電極３０２のとなりの絶縁層３０８を覆って形成している。また、絶縁層３０８を用いずに、図３Ｃに示すように、ドレイン電極３０２とソース電極３０３との間にゲート絶縁層３１１を形成し、ゲート絶縁層３１１の上にゲート電極３０４を形成してもよい。
[製造方法例１]
次に、本発明の実施の形態における窒化物半導体装置の製造方法例について説明する。はじめに、前述した実施の形態２における窒化物半導体装置を作製する製造方法例１について説明する。
まず、図４Ａに示すように、サファイア（コランダム）からなる基板４０１の上のｃ軸方向に、ＧａＮからなる半導体層４０２およびＳｉを１×１０18ｃｍ-3導入したＧａＮからなるｎ型層４０３を、順次にエピタキシャル成長する。次に、図４Ｂに示すように、ｎ型層４０３の上に、酸化シリコンを堆積して絶縁層４０４を形成する。
次に、図４Ｃに示すように、所定の領域を被覆するように絶縁層４０４の上にレジストパターン４０５を形成する。レジストパターン４０５は、絶縁層４０４の上にフォトレジストを塗布してレジスト層を形成し、レジスト層をフォトリソグラフィー技術によりパターニングすることで形成すればよい。ここで、所定の領域は、ドレイン電極（第１オーミック電極）を形成する第１領域に相当する。
次に、図４Ｄに示すように、レジストパターン４０５をマスクとした選択的なドライエッチングにより、絶縁層４０４およびｎ型層４０３を選択的に除去し、また、層厚方向に一部の半導体層４０２を選択的に除去する。選択的に除去されてパターニングされた絶縁層４０４が、後述する選択再成長における選択成長マスクとなる。次に、レジストパターン４０５を除去した後、絶縁層４０４が形成されていない半導体層４０２が露出している領域より、ＧａＮを再度エピタキシャル成長し、加えてＡｌＧａＮをエピタキシャル成長する。
この選択再成長では、絶縁層４０４の形成領域以外の半導体層４０２の露出している領域に、選択的にＧａＮがエピタキシャル成長する。この成長においては、基板４０１の平面に対して平行にエピタキシャル成長する極性面と、絶縁層４０４および露出領域の境界面との間に、基板４０１の平面に対して斜めのファセットが形成される。
この結果、図４Ｅに示すように、半導体層４０２（ｎ型層４０３）に、主表面が極性面とされた第１領域４２１，第１領域４２１より厚く形成された第２領域４２２，および、第１領域４２１と第２領域４２２との間に形成されて主表面が半極性面とされた第３領域４２３が形成される。また、第３領域４２３および第２領域４２２の上に、ＡｌＧａＮからなる障壁層４０６が形成される。
次に、絶縁層４０４の一部を除去し、図４Ｆに示すように、第１領域４２１においてｎ型層４０３の上にドレイン電極（第１オーミック電極）４０７を形成し、また、第２領域４２２において障壁層４０６の上にソース電極（第２オーミック電極）４０８を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ドレイン電極４０７およびソース電極４０８を形成すればよい。なお、一部を除去した後の絶縁層４０４は、第３領域４２３との境界側とドレイン電極４０７との間の第１領域４２１の上に形成された状態とする。
次に、図４Ｇに示すように、第３領域４２３における障壁層４０６上に、ショットキー接続するゲート電極４０９を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ゲート電極４０９を形成すればよい。
なお、図４Ｈに示すように、ゲート絶縁層４１０を介してゲート電極４０９を形成してもよい。この場合、図４Ｅを用いて説明した状態より、絶縁層４０４および障壁層４０６の上にゲート絶縁層４１０となる絶縁層を形成し、この絶縁層の上にゲート電極４０９を形成する。この後、第１領域４２１におけるドレイン電極形成領域、および第２領域４２２におけるソース電極形成領域のゲート絶縁層４１０を除去し、ｎ型層４０３に接続するドレイン電極４０７、および障壁層４０６に接続するソース電極４０８を形成する。
また、次に示すように、ゲート絶縁層を備えるように製造してもよい。まず、図４Ｅを用いて説明した状態より絶縁層４０４を除去し、図４Ｉに示すように、ドレイン電極４０７およびソース電極４０８の間のｎ型層４０３および障壁層４０６が露出した状態とする。
次に、絶縁層を全域に形成し、第３領域４２３において絶縁層の上にゲート電極４０９を形成する。この後、ドレイン電極４０７およびソース電極４０８の上の上記絶縁層を除去することで、図４Ｊに示すように、ドレイン電極４０７とソース電極４０８との間にゲート絶縁層４１１が形成され、ゲート絶縁層４１１の上にゲート電極４０９が形成された状態が得られる。
[製造方法例２]
次に、前述した実施の形態３における窒化物半導体装置を作製する製造方法例２について説明する。
まず、図５Ａに示すように、サファイア（コランダム）からなる基板５０１の上のｃ軸方向に、ＧａＮからなる半導体層５０２，Ｓｉを５×１０17ｃｍ-3導入したＧａＮからなるｎ型層５０３，およびＳｉを５×１０19ｃｍ-3導入したＧａＮからなるｎ+型層５０４を、順次にエピタキシャル成長する。
次に、図５Ｂに示すように、所定の領域を被覆するようにｎ+型層５０４の上にレジストパターン５０５を形成する。レジストパターン５０５は、ｎ+型層５０４の上にフォトレジストを塗布してレジスト層を形成し、レジスト層をフォトリソグラフィー技術によりパターニングすることで形成すればよい。ここで、所定の領域は、ドレイン電極（第１オーミック電極）を形成する第１領域に相当する。
次に、図５Ｃに示すように、レジストパターン５０５をマスクとした選択的なドライエッチングにより、ｎ+型層５０４を選択的に除去する。次に、レジストパターン５０５を除去した後、図５Ｄに示すように、ｎ+型層５０４および上述したパターニングにより露出したｎ型層５０３の上に、酸化シリコンを堆積して絶縁層５０６を形成する。
次に、図５Ｅに示すように、所定の領域を被覆するように絶縁層５０６の上にレジストパターン５０７を形成する。レジストパターン５０７は、絶縁層５０６の上にフォトレジストを塗布してレジスト層を形成し、レジスト層をフォトリソグラフィー技術によりパターニングすることで形成すればよい。ここで、所定の領域は、第１領域に相当する。
次に、図５Ｆに示すように、レジストパターン５０７をマスクとした選択的なドライエッチングにより、絶縁層５０６およびｎ型層５０３を選択的に除去し、また、層厚方向に一部の半導体層５０２を選択的に除去する。選択的に除去されてパターニングされた絶縁層５０６が、後述する選択再成長における選択成長マスクとなる。
次に、レジストパターン５０５を除去した後、絶縁層５０６が形成されていない半導体層５０２が露出している領域より、ＧａＮを再度エピタキシャル成長し、加えてＡｌＧａＮをエピタキシャル成長する。この選択再成長では、絶縁層５０６の形成領域以外の半導体層５０２の露出している領域に、選択的にＧａＮがエピタキシャル成長する。この成長においては、基板５０１の平面に対して平行にエピタキシャル成長する極性面と、絶縁層５０６および露出領域の境界面との間に、基板５０１の平面に対して斜めのファセットが形成される。
この結果、図５Ｇに示すように、半導体層５０２に、主表面が極性面とされた第１領域５２１，第１領域５２１より厚く形成された第２領域５２２，および、第１領域５２１と第２領域５２２との間に形成されて主表面が半極性面とされた第３領域５２３が形成される。また、第３領域５２３および第２領域５２２の上に、ＡｌＧａＮからなる障壁層５０８が形成される。
次に、絶縁層５０６の一部を除去し、図５Ｈに示すように、第１領域５２１においてｎ型層５０３の上にドレイン電極（第１オーミック電極）５０９を形成し、また、第２領域５２２において障壁層５０８の上にソース電極（第２オーミック電極）５１０を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ドレイン電極５０９およびソース電極５１０を形成すればよい。なお、一部を除去した後の絶縁層５０６は、第３領域５２３との境界側とドレイン電極５０９との間の第１領域５２１の上に形成された状態とする。
次に、図５Ｉに示すように、第３領域５２３における障壁層５０８上に、ショットキー接続するゲート電極５１１を形成する。例えば、よく知られたリフトオフ法により選択的に金属を堆積することで、ゲート電極５１１を形成すればよい。
なお、図５Ｊに示すように、ゲート絶縁層５１２を介してゲート電極５１１を形成してもよい。この場合、図５Ｈを用いて説明した状態より、絶縁層５０６および障壁層５０８の上にゲート絶縁層５１２となる絶縁層を形成し、この絶縁層の上にゲート電極５１１を形成する。この後、第１領域５２１におけるドレイン電極形成領域、および第２領域５２２におけるソース電極形成領域のゲート絶縁層５１２を除去し、ｎ型層５０３に接続するドレイン電極５０９、および障壁層５０８に接続するソース電極５１０を形成する。
また、次に示すように、ゲート絶縁層を備えるように製造してもよい。まず、図５Ｇを用いて説明した状態より絶縁層５０６を除去し，図５Ｋに示すように、ドレイン電極５０９およびソース電極５１０の間のｎ+型層５０４、ｎ型層５０３、および障壁層５０８が露出した状態とする。
次に、絶縁層を全域に形成し、第３領域５２３において絶縁層の上にゲート電極５１１を形成する。この後、ドレイン電極５０９およびソース電極５１０の上の上記絶縁層を除去することで、図５Ｌに示すように、ドレイン電極５０９とソース電極５１０との間にゲート絶縁層５１３が形成され、ゲート絶縁層５１３の上にゲート電極５１１が形成された状態が得られる。
次に、上述した窒化物半導体の選択再成長において、斜めファセットの半極性面の面方位について説明する。例えば、図６の（ａ）に示すように、基板６０１の上に半導体層６０２をエピタキシャル成長し、半導体層６０２の上に、絶縁層６０３を形成して再選択成長させた再選択成長層６０４の斜めファセットを、（１１−２２）面とすることができる。これは、選択成長用の絶縁層６０３の延在方向の半導体層６０２の断面が、（１０−１０）面となっていればよい。この状態として再成長させれば、成長条件を制御することで、斜めファセットである（１１−２２）面を再選択成長層６０４に形成することができる。
また、図６の（ｂ）に示すように、基板６０１の上に半導体層６０２をエピタキシャル成長し、半導体層６０２の上に、絶縁層６０３を形成して再選択成長させた再選択成長層６０４の斜めファセットを、（１０−１１）面とすることができる。これは、選択成長用の絶縁層６０３の延在方向の半導体層６０２の断面が、（１１−２０）面となっていればよい。この状態として再成長させれば、成長条件を制御することで、斜めファセットである（１０−１１）面を再選択成長層６０４に形成することができる。
次に、ゲート絶縁層の層厚による閾値電圧の制御性について説明する。図７に示す実施の形態２の窒化物半導体装置において、ゲート絶縁層２０９の層厚ｔを変化させることで、閾値電圧を変化させることができる。図７は、図２Ｂを用いて説明した窒化物半導体装置の構成を示している。なお、層厚ｔを０とした状態は、図２Ａを用いて説明した窒化物半導体装置となる。
上述した層厚ｔと閾値電圧との関係は、図８に示すようになる。図８に示すように、層厚ｔを０とした状態、言い換えると、ゲート絶縁層を用いない場合、閾値電圧は＋２Ｖとなった。また、層厚ｔの増加とともに閾値電圧は小さくなる。このように、ゲート絶縁層の層厚を可変させることで、ノーマリーオフ動作が可能になり、加えて、閾値電圧の制御が可能になる。
以上に説明したように、本発明では、まず、窒化物半導体の半極性面をチャネルとして用いることで、分極電荷量を抑制し、ノーマリーオフ動作を実現している。また、選択再成長により半極性面を作製している。この選択成長による再成長層の層厚により、半極性面（第３領域）の長さを変化させることができ、実効的なゲート長を制御することが可能である。再成長層の層厚は、原子層レベルで制御可能であるので、ゲート長が原子層レベルで制御可能になる。加えて、ゲート絶縁層の厚さで、閾値電圧の制御を可能としている。従って、目的に合わせた増幅特性，周波数特性などを容易に得ることができる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、例えば、ソース電極の接続においては、ＡｌＧａＮ／ＧａＮなどのヘテロ接合構造で二次元電子ガスを誘起し、低抵抗な接続を構成し、また、ドレイン電極の接続においては、ｎ型層を用いることで、低抵抗な接続を構成しているが、これに限るものではない。例えば、ソース電極の接続においても、ｎ型層を用いて低抵抗な接続を得るようにしてもよい。
また、上述した実施の形態では、第１領域の上にドレイン電極を形成し、第２領域の上にソース電極を形成する例を示したが、これに限るものではなく、第１領域の上にソース電極を形成し、第２領域の上にドレイン電極を形成してもよいことは、いうまでもない。また、上述した実施の形態では、ＡｌＧａＮ／ＧａＮのヘテロ接合構造を用いたが、これに限るものではなく、他の材料の組み合わせによるヘテロ構造を用いるようにしてもよいことはいうまでもない。また、基板は、サファイアに限るものではなく、他の結晶材料を用いるようにしてもよい。
１０１…半導体層、１０２…ドレイン電極（第１オーミック電極）、１０３…ソース電極（第２オーミック電極）、１０４…ゲート電極、１２１…第１領域、１２２…第２領域、１２３…第３領域。

Claims (12)

  1. ｃ軸方向に結晶成長された窒化物半導体から構成されて主表面が極性面とされた第１領域，前記第１領域より厚く形成された第２領域，および、前記第１領域と前記第２領域との間に形成されて主表面が半極性面とされた第３領域を備える半導体層と、
    前記第１領域における前記半導体層の上に形成された第１オーミック電極と、
    前記第２領域における前記半導体層の上に形成された第２オーミック電極と、
    前記第３領域における前記半導体層の上に形成されたゲート電極と
    を備えることを特徴とする窒化物半導体装置。
  2. 請求項１記載の窒化物半導体装置において、
    前記ゲート電極は、前記第３領域における前記半導体層の上にショットキー接続して形成されていることを特徴とする窒化物半導体装置。
  3. 請求項１記載の窒化物半導体装置において、
    前記ゲート電極は、前記第３領域における前記半導体層の上にゲート絶縁層を介して形成されていることを特徴とする窒化物半導体装置。
  4. 請求項１〜３のいずれか１項に記載の窒化物半導体装置において、
    前記第２オーミック電極は、前記半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して前記第２領域における前記半導体層の上に形成されていることを特徴とする窒化物半導体装置。
  5. 請求項１〜４のいずれか１項に記載の窒化物半導体装置において、
    前記第１オーミック電極は、ｎ型の窒化物半導体からなるｎ型層を介して前記第１領域における前記半導体層の上に形成されていることを特徴とする窒化物半導体装置。
  6. 請求項５記載の窒化物半導体装置において、
    前記第１オーミック電極は、前記ｎ型層より高い不純物濃度とされたｎ+型層を介して前記ｎ型層の上に形成されていることを特徴とする窒化物半導体装置。
  7. 窒化物半導体をｃ軸方向に結晶成長して半導体層を形成する第１工程と、
    前記半導体層の第１領域を覆う選択成長マスクを前記半導体層の上に形成する第２工程と、
    前記選択成長マスクで覆われていない前記半導体層の露出領域を再選択成長することで、ｃ軸方向に結晶成長された前記窒化物半導体から構成されて前記第１領域より厚く形成された第２領域、および、前記第１領域と前記第２領域との間に形成されて主表面が半極性面とされた第３領域を前記半導体層に形成する第３工程と、
    前記第１領域における前記半導体層の上に第１オーミック電極を形成し、前記第２領域における前記半導体層の上に第２オーミック電極を形成し、前記第３領域における前記半導体層の上にゲート電極を形成する第４工程と
    を備えることを特徴とする窒化物半導体装置の製造方法。
  8. 請求項７記載の窒化物半導体装置の製造方法において、
    前記ゲート電極は、前記第３領域における前記半導体層の上にショットキー接続して形成する特徴とする窒化物半導体装置の製造方法。
  9. 請求項７記載の窒化物半導体装置の製造方法において、
    前記ゲート電極は、前記第３領域における前記半導体層の上にゲート絶縁層を介して形成することを特徴とする窒化物半導体装置の製造方法。
  10. 請求項７〜９のいずれか１項に記載の窒化物半導体装置の製造方法において、
    前記第２オーミック電極は、前記半導体層よりバンドギャップエネルギーの大きい窒化物半導体からなる障壁層を介して前記第２領域における前記半導体層の上に形成することを特徴とする窒化物半導体装置の製造方法。
  11. 請求項７〜１０のいずれか１項に記載の窒化物半導体装置の製造方法において、
    前記第１オーミック電極は、ｎ型の窒化物半導体からなるｎ型層を介して前記第１領域における前記半導体層の上に形成することを特徴とする窒化物半導体装置の製造方法。
  12. 請求項１１記載の窒化物半導体装置の製造方法において、
    前記第１オーミック電極は、前記ｎ型層より高い不純物濃度とされたｎ+型層を介して前記ｎ型層の上に形成することを特徴とする窒化物半導体装置の製造方法。
JP2011067420A 2011-03-25 2011-03-25 窒化物半導体装置およびその製造方法 Pending JP2012204577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011067420A JP2012204577A (ja) 2011-03-25 2011-03-25 窒化物半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067420A JP2012204577A (ja) 2011-03-25 2011-03-25 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012204577A true JP2012204577A (ja) 2012-10-22

Family

ID=47185234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067420A Pending JP2012204577A (ja) 2011-03-25 2011-03-25 窒化物半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2012204577A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283633B2 (en) 2017-09-19 2019-05-07 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2005217361A (ja) * 2004-02-02 2005-08-11 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2007088185A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置及びその製造方法
JP2009099774A (ja) * 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
JP2009170746A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2005217361A (ja) * 2004-02-02 2005-08-11 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2007088185A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置及びその製造方法
JP2009099774A (ja) * 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
JP2009170746A (ja) * 2008-01-18 2009-07-30 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283633B2 (en) 2017-09-19 2019-05-07 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US10475915B2 (en) 2017-09-19 2019-11-12 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US8405125B2 (en) Semiconductor device and method for producing the same
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP4592938B2 (ja) 半導体装置
US8680580B2 (en) Field effect transistor and process for manufacturing same
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US7465968B2 (en) Semiconductor device and method for fabricating the same
JP2006190991A (ja) 電界効果トランジスタ及びその製造方法
JP2007088185A (ja) 半導体装置及びその製造方法
JPWO2020174956A1 (ja) 窒化物半導体装置
JP5510325B2 (ja) 電界効果トランジスタ
US8283700B2 (en) Field effect transistor and manufacturing method thereof
JP5487590B2 (ja) 半導体装置及びその製造方法
JP2010153748A (ja) 電界効果半導体装置の製造方法
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
JP5666992B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法
JP2008227432A (ja) 窒化物化合物半導体素子およびその製造方法
JP7345464B2 (ja) 半導体装置及び高周波モジュール
JP2014060427A (ja) 半導体装置及びその製造方法
JP2012204577A (ja) 窒化物半導体装置およびその製造方法
JP2017152467A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805