JP2012080111A - 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 - Google Patents

保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 Download PDF

Info

Publication number
JP2012080111A
JP2012080111A JP2011254055A JP2011254055A JP2012080111A JP 2012080111 A JP2012080111 A JP 2012080111A JP 2011254055 A JP2011254055 A JP 2011254055A JP 2011254055 A JP2011254055 A JP 2011254055A JP 2012080111 A JP2012080111 A JP 2012080111A
Authority
JP
Japan
Prior art keywords
layer
nitride
electron mobility
protective layer
high electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011254055A
Other languages
English (en)
Other versions
JP6050579B2 (ja
JP2012080111A5 (ja
Inventor
Scott T Sheppard
ティー．シェパード スコット
Richard P Smith
ピーター スミス リチャード
Ling Zoltan
リング ゾルタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2012080111A publication Critical patent/JP2012080111A/ja
Publication of JP2012080111A5 publication Critical patent/JP2012080111A5/ja
Application granted granted Critical
Publication of JP6050579B2 publication Critical patent/JP6050579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成すること、および窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することによって、トランジスタが製作される。
【解決手段】パターニングされたオーム性接触金属領域が、バリア層上に形成され、第１および第２のオーム性接触を形成するためにアニールされる。アニールは、保護層をゲート領域上に載せたままで実施される。バリア層のゲート領域上に、ゲート接点も形成される。ゲート領域内に保護層を有するトランジスタも形成され、バリア層の成長させたままのシート抵抗と実質的に同じシート抵抗をもつバリア層を有するトランジスタも同様である。
【選択図】図１Ｃ

Description

本発明は半導体デバイスに関し、より詳細には、窒化物ベースの活性層を組み込んだトランジスタに関する。
シリコン（Ｓｉ）やガリウムヒ素（ＧａＡｓ）などの材料は、より低電力および（Ｓｉの場合には）より低周波用途向けの半導体デバイスに幅広く応用されてきている。しかし、よく知られているように、これらの半導体材料は、比較的小さなバンドギャップ（例えば、室温で、Ｓｉの場合には１．１２ｅＶ、ＧａＡｓの場合には１．４２ｅＶ）および／または比較的小さな破壊電圧のため、より高電力および／またはより高周波用途向けには適していない。
ＳｉおよびＧａＡｓが示す難点に照らして、高電力、高温および／または高周波の用途ならびにデバイスにおける関心は、炭化ケイ素（α−ＳｉＣの場合には、室温で２．９９６ｅＶ）やＩＩＩ族窒化物（例えば、ＧａＮの場合には、室温で３．３６ｅＶ）などの広バンドギャップの半導体材料に移ってきた。これらの材料は一般に、ガリウムヒ素およびシリコンと比べて、より高い電界破壊強度およびより高い電子飽和速度を有する。
高電力および／または高周波用途向けの、特に関心が寄せられているデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られる。これらのデバイスでは、異なるバンドギャップエネルギーを有し、かつバンドギャップが小さい方の材料がより高い電子親和力を有する２種類の半導体材料のヘテロ接合部で、２次元電子ガス（２ＤＥＧ）が形成されるので、いくつかの状況のもとで、動作上の利点をもたらすことができる。２ＤＥＧは、非ドープの（「意図的でなくドープされた」）、バンドギャップが小さい方の材料中の蓄積層であり、例えば１０１３キャリア／ｃｍ２を上回る、非常に高いシート電子濃度を有することができる。さらに、バンドギャップが広い方の半導体中からの電子が２ＤＥＧに移動し、そこではイオン化不純物散乱が低減されているため、高い電子移動度を持つことが可能になる。
高キャリア濃度と高キャリア移動度がこのように組み合わさることにより、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、また高周波用途向けの金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に勝る、大きな性能上の利点をもたらすことができる。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許出願公開第２００２／００６６９０８号明細書 米国特許仮出願第６０／２９０１９５号明細書 米国特許出願公開第２００２／０１６７０２３号明細書 米国特許出願第１０６１７８４３号明細書 米国特許出願公開第２００３／０１０２４８２号明細書 米国特許仮出願第６０／３３７６８７号明細書 米国再発行特許第３４８６１号明細書 米国特許第４９４６５４７号明細書 米国特許第５２０００２２号明細書 米国特許第６２１８６８０号明細書 米国特許第５２１００５１号明細書 米国特許第５３９３９９３号明細書 米国特許第５５２３５８９号明細書 米国特許第５２９２５０１号明細書
Yuet al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect", Applied Physics Letters,Vol. 73, No. 13, 1998
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製作される高電子移動度トランジスタは、前述の高破壊電界、それらの材料の広いバンドギャップ、大きな伝導帯オフセット、および／または高飽和電子ドリフト速度を含めた材料特性を併せもつため、大きな高周波電力を発生する可能性を有する。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮ中の分極によるものとされている。ＧａＮ／ＡｌＧａＮ系によるＨＥＭＴは、これまでに示されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造および製造方法は、文献に記載されている（特許文献１、特許文献２参照）。半絶縁性炭化ケイ素基板、基板上に窒化アルミニウムバッファ層、バッファ層上に絶縁性窒化ガリウム層、窒化ガリウム層上に窒化アルミニウムガリウムバリア層、窒化アルミニウムガリウムの活性構造上にパッシベーション層を有するＨＥＭＴデバイスが、文献に記載されている（特許文献３参照）。
窒化物ベースのトランジスタの製作における１つの段階は、そうしたトランジスタ用のオーム性接触の形成である。オーム性接触の形成には一般に、高アニール温度（例えば９００℃）が必要とされてきた。そうした高アニール温度は、材料および／またはデバイスに損傷を与えることがある。
例えば、オーム性接触を形成する際に高アニール温度を利用する従来型のデバイスでは、ＡｌＧａＮ層および／またはＧａＮ層のゲート領域（２つの接点間の活性デバイス領域と定義される）のシート抵抗は一般に、成長させたままのＡｌＧａＮ層および／またはＧａＮ層のシート抵抗に比べて増大する。シート抵抗のそうした増大は、デバイスに悪影響を及ぼすと考えられている。
本発明の諸実施形態は、窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成し、窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することによる、トランジスタの製作を提供する。バリア層上に、パターニングされたオーム性接触金属領域を形成し、それをアニールして、第１および第２のオーム性接触を形成する。アニールは、ゲート領域上に保護層を載せたままで実施される。ゲート接点も、バリア層のゲート領域（例えば、第１と第２のオーム性接触間の活性デバイス領域）上に形成される。
本発明の別の諸実施形態では、パターニングされたオーム性接触金属をアニールした後に、保護層が除去される。保護層は窒化アルミニウム層でよい。保護層は、低損傷エッチング技術を利用して除去することができる。例えば、低損傷エッチング技術には、ＫＯＨなどの強塩基を用いた湿式除去が含まれ得る。保護層を除去した後に、バリア層の露出部分上に、パッシベーション層を形成することができる。これらの実施形態では、バリア層のゲート領域の一部分を露出させるために、低損傷エッチング技術を利用してパッシベーション層に陥凹部をエッチングし、パッシベーション層の陥凹部中にゲート接点を形成することによって、ゲート接点を形成することができる。
本発明の別の諸実施形態では、バリア層および保護層の露出部分上に、パッシベーション層が形成される。これらの諸実施形態では、パッシベーション層および保護層を貫通して延びてバリア層に接触するゲート接点を形成することによって、ゲート接点を設けることができる。
本発明の別の諸実施形態では、保護層を形成することは、バリア層上にパターニングされた保護層を形成することを含む。パターニングされた保護層は、ゲート領域に対応するバリア層の第１の部分を覆い、それに隣接すると共に第１および第２のオーム性接触に対応する、バリア層の第２の部分を露出させる。パターニングされたオーム性接触金属領域は、バリア層の第２の部分上に、パターニングされたオーム性接触金属領域を形成することによって設けられる。パターニングされたオーム性接触金属領域は、パターニングされた保護層に隣接すると共にそれから離隔される。
本発明の別の諸実施形態では、パターニングされた保護層を形成することは、バリア層上に保護層材料をブランケット堆積させること、ブランケット堆積された保護層材料上に、第１および第２のオーム性接触の位置に対応するウインドウを有する、一般にはフォトレジストであるマスクを形成すること、ブランケット堆積された保護層を、低損傷エッチング技術を利用して、ウインドウを通してエッチングすること、およびマスクを除去することを含む。第１および第２のオーム性接触の位置に対応するウインドウは、第１および第２のオーム性接触の面積よりも大きくてよい。低損傷エッチング技術は、ＣＦ４／Ｏ２、ＮＦ３／Ｏ２および／または他のフッ素化種を使用する、ＲＩＥ、ＥＣＲ、ダウンストリームプラズマ、ならびに／あるいはＩＣＰのうちの１つまたは複数でよい。
ゲート接点を形成することは、パターニングされた保護層に陥凹部をエッチングして、バリア層の第１の部分の一部分を露出させること、およびゲート接点をその陥凹部中に堆積させることを含むことができる。陥凹部を形成することは、パターニングされた保護層上に、陥凹部の位置に対応するウインドウを有するマスクを形成すること、パターニングされた保護層を、低損傷エッチング技術を利用して、ウインドウを通してエッチングすること、およびマスクを除去することを含むことができる。パターニングされた保護層をエッチングするのに利用される低損傷エッチング技術は、ＣＦ４／Ｏ２、ＮＦ３／Ｏ２および／または他のフッ素化種を使用する、ＲＩＥ、ＥＣＲ、ダウンストリームプラズマ、ならびに／あるいはＩＣＰを含むことができる。
本発明の特別な諸実施形態では、保護層はＳｉＮ、ＡｌＮ、および／またはＳｉＯ２を含む。ＳｉＮ、ＡｌＮ、および／またはＳｉＯ２は、非化学量論的でよく、圧縮歪みまたは引っ張り歪みを有することができる。保護層は、物理気相成長（ＰＶＤ）および／または化学気相成長（ＣＶＤ）を使用して堆積させることができる。
本発明の別の諸実施形態では、パターニングされた保護層と第１および第２のオーム性接触との間の隙間を実質的に埋めるように、パターニングされた保護層上にパッシベーション層が形成される。パターニングされた保護層およびパッシベーション層の材料は、同じでも異なっていてもよい。例えば、パターニングされた保護層は、窒化アルミニウムでよく、パッシベーション層は窒化ケイ素でよい。あるいは、パターニングされた保護層およびパッシベーション層が窒化ケイ素でもよい。
本発明の別の諸実施形態では、バリア層の第１の部分を露出させるために、パターニングされた保護層が除去される。パターニングされた保護層を除去し、それに続いて、バリア層の露出部分上にパッシベーション層を形成することができる。そうした諸実施形態では、パターニングされた保護層は、窒化アルミニウムでよく、パッシベーション層は窒化ケイ素でよい。
本発明の別の諸実施形態では、ゲート接点の形成の前に、パッシベーション層の形成が実施される。ゲート接点は、パッシベーション層に陥凹部を形成して、バリア層の第１の部分の一部分を露出させ、陥凹部中にゲート接点を形成することによって、設けられる。陥凹部を形成することは、パッシベーション層上にマスクを形成することを含むことができる。マスクは、陥凹部の位置に対応するウインドウを有する。パッシベーション層は、低損傷エッチング技術を利用して、ウインドウを通してエッチングされ、次いでマスクが除去される。
本発明の特定の諸実施形態では、窒化物ベースのチャネル層および窒化物ベースの半導体バリア層は、ＩＩＩ族窒化物層である。例えば、チャネル層のバンドギャップがバリア層のバンドギャップよりも小さい場合、チャネル層は、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ＜１）の組成を有することができる。チャネル層は窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）および／または窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）でもよく、バリア層は窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、および／またはＡｌＩｎＧａＮでよい。バリア層および／またはチャネル層は、複数の層でもよい。窒化物ベースのチャネル層を形成するために、バッファ層を基板上に形成し、チャネル層をそのバッファ層上に形成してもよい。チャネル層およびバリア層は、高電子移動度トランジスタ（ＨＥＭＴ）となるように構成することができる。窒化物ベースのチャネル層は、ＳｉＣ基板上に形成することができる。
本発明の別の諸実施形態では、ゲート接点の形成の前に、パッシベーション層の形成が実施される。ゲート接点の形成は、パッシベーション層およびパターニングされた保護層に陥凹部を形成して、バリア層の第１の部分の一部分を露出させること、および陥凹部中にゲート接点を形成することを含む。
本発明の特定の諸実施形態では、保護層はオーム性接触材料の厚さと少なくともほぼ同じ厚さに形成される。保護層は、少なくとも単層約２枚分の厚さを有してもよい。具体的には、保護層は約１ｎｍから約５００ｎｍの厚さを有することができる。
本発明の別の諸実施形態では、高電子移動度トランジスタは、基板上に窒化物ベースのチャネル層を、および窒化物ベースのチャネル層上に窒化物ベースの半導体バリア層を有する。チャネル層とバリア層の間の境界面での電子のチャネルは、窒化物ベースのＨＥＭＴチャネルの成長させたままのシート抵抗と実質的に同じシート抵抗を有する。バリア層上にオーム性接触およびゲート接点が形成される。
高電子移動度トランジスタはさらに、オーム性接触に隣接すると共にそれから離隔され、またゲート接点が中を貫通して延びる、バリア層上に配設された保護層を含むことができる。保護層上にパッシベーション層を形成することもでき、これはオーム性接触と保護層の間の隙間を実質的に埋める。パッシベーション層は、保護層上にあってもよく、ゲート接点は保護層およびパッシベーション層を貫通して延びることができる。ゲート接点を、保護層上に直接形成してもよい。バリア層上のパッシベーション層は、オーム性接触とゲート接点の間の隙間を実質的に埋めることができる。
本発明の特定の諸実施形態では、窒化物ベースのチャネル層および窒化物ベースの半導体バリア層はそれぞれＩＩＩ族窒化物層を含む。チャネル層は、バリア層よりも低いバンドギャップを有することができる。チャネル層は約２０Åを超える厚さを有する非ドープ層を含むことができる。チャネル層は、超格子および／またはＩＩＩ族窒化物層の組合せを含んでもよい。チャネル層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および／または窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含むことができる。バリア層は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、および／またはＡｌＩｎＧａＮを含むことができる。例えば、バリア層はＡｌｘＧａ１−ｘＮ（ただし０＜ｘ＜１）を含むことができる。バリア層は、複数の層を含んでもよい。バッファ層を基板上に形成することもでき、その場合には、バッファ層上に窒化物ベースのチャネル層が配設される。
本発明の別の諸実施形態では、保護層は、オーム性接触の厚さと少なくともほぼ同じ厚さを有する。オーム性接触は、約１Ω−ｍｍ未満の接点抵抗を有してもよい。
本発明の別の諸実施形態では、高電子移動度トランジスタは、基板上に窒化物ベースのチャネル層を、窒化物ベースのチャネル層上に窒化物ベースの半導体バリア層を、バリア層上に保護層を、バリア層上に、保護層に隣接すると共にオーム性接触と保護層の間に隙間を設けるようにそれから離隔されたオーム性接触を、およびバリア層上に保護層を貫通して延びるゲート接点を含む。保護層上にパッシベーション層を形成することもでき、これはオーム性接触と保護層の間の隙間を実質的に埋める。
本発明の別の諸実施形態では、トランジスタの製作は、窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成すること、および窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することを含む。バリア層上に、パターニングされたオーム性接触金属領域が形成される。パターニングされたオーム性接触金属は、第１および第２のオーム性接触、例えばソース接点およびドレイン接点を形成するために、アニールされる。バリア層のゲート領域の一部分を露出させるために、低損傷エッチング技術を利用して、バリア層のゲート領域内の保護層に陥凹部がエッチングされる。ゲート接点は、パッシベーション層の陥凹部中に形成される。
本発明の特定の諸実施形態では、保護層はパッシベーション層を含む。保護層は、例えば、窒化アルミニウム層、窒化ケイ素層、ならびに／あるいは１層または複数層の二酸化ケイ素層でよい。低損傷エッチング技術は、強塩基を使用する湿式エッチングでよい。本発明のいくつかの実施形態では、第１および第２のオーム性接触を形成するために、パターニングされたオーム性接触金属のアニールは、保護層を形成する前に実施される。本発明の他の諸実施形態では、第１および第２のオーム性接触を形成するために、パターニングされたオーム性接触金属のアニールは、保護層を形成した後に実施される。
本発明の諸実施形態による、トランジスタの製作を示す概略図である。 本発明の前記諸実施形態による、トランジスタの製作を示す別の概略図である。 本発明の前記諸実施形態による、トランジスタの製作を示す別の概略図である。 本発明の前記諸実施形態による、トランジスタの製作を示す別の概略図である。 本発明の前記諸実施形態による、トランジスタの製作を示す別の概略図である。 本発明の前記諸実施形態による、トランジスタの製作を示す別の概略図である。 本発明の別の諸実施形態による、トランジスタの製作における一操作を示す概略図である。 本発明の前記別の諸実施形態による、トランジスタの製作における一操作を示す概略図である。 本発明の諸実施形態による、一代替製作段階の概略図である。 本発明の別の諸実施形態による、トランジスタの概略図である。 本発明の別の諸実施形態による、トランジスタの概略図である。
次に本発明を、本発明の諸実施形態が示された添付の図面を参照して、以下により完全に説明する。ただし本発明は、多くの異なる形態で実施することができ、本明細書に記載の実施形態だけに限定されるものと解釈すべきではない。そうではなく、これらの実施形態は、本開示が網羅的で完全なものとなるように、また本発明の範囲を当分野の技術者に十分に伝えるために、提供するものである。同じ数字は、全体を通じて同じ要素を表す。さらに、図面に示す様々な層および領域は、概略的に示されている。したがって、本発明は、添付の図面に示された相対寸法、間隔および配列に限定されるものではない。やはり当分野の技術者には理解されるように、本明細書において、基板または他の層「上」に形成された層という言及は、基板または他の層上に直接形成された層を指すことも、基板または他の層上に形成された１層または複数層の介在する層上に形成された層を指すこともある。別の構成に「隣接」して配設される構造または構成という言及は、隣接する構成と重畳する、またはその下にある部分を有することがあることも、当分野の技術者には理解されるであろう。
本発明の諸実施形態では、トランジスタなどの半導体デバイス中で、ゲート漏れ電流を低減させ、かつ／または高品質のショットキー接点を形成するために、保護層および／または低損傷陥凹部の製作技術を利用する。保護層を使用することにより、デバイスのオーム性接触のアニール中に、トランジスタのゲート領域内で半導体が受ける損傷を低減することができる。したがって、オーム性接触の形成に起因するゲート領域の品質低下が低減された、高品質のゲート接点およびオーム性接触を形成することができる。
本発明の諸実施形態は、ＩＩＩ族窒化物ベースのデバイスなど、窒化物ベースのＨＥＭＴで使用するのに特に十分に適切となり得る。本明細書では、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族の元素、一般にアルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）との間で形成された半導体化合物を指す。この用語は、ＡｌＧａＮやＡｌＩｎＧａＮなど三元化合物および四元化合物も指す。当分野の技術者には十分に理解されるように、ＩＩＩ族元素は窒素と結合して、二元化合物（例えばＧａＮ）、三元化合物（例えばＡｌＧａＮ、ＡｌＩｎＮ）、および四元化合物（例えばＡｌＩｎＧａＮ）を形成することができる。これらの化合物はすべて、１モルの窒素が合計１モルのＩＩＩ族元素と組み合わされた実験式を有する。したがって、それらを記述するために、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ≦１）などの式がしばしば使用される。
本発明の諸実施形態を利用することのできるＧａＮベースのＨＥＭＴのための適切な構造は、文献に記載されている（例えば、本願の譲受人に譲渡された特許文献３および２００１年７月１２日出願、２００２年６月６日公開の、「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」という名称の特許文献４、２００１年５月１１日出願の、「GROUP III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」という名称の特許文献５、２００２年１１月１４日公開の、Smorchkova等の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」という名称の特許文献６、ならびに２００３年７月１１日出願の、「NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES」という名称の特許文献７参照）。
本発明の諸実施形態の製作を、図１Ａ〜１Ｅに概略的に示す。図１Ａから分かるように、その上に窒化物ベースのデバイスを形成することのできる基板１０が提供される。本発明の特定の諸実施形態では、基板１０は、半絶縁性炭化ケイ素（ＳｉＣ）の基板でよく、炭化ケイ素は、例えば４Ｈポリタイプの炭化ケイ素でよい。炭化ケイ素ポリタイプの他の候補には、３Ｃ、６Ｈおよび１５Ｒポリタイプが含まれる。「半絶縁性」という用語は、絶対的な意味ではなく、説明的なものとして使用される。本発明の特定の諸実施形態では、炭化ケイ素のバルク結晶は、室温で約１ｘ１０５Ω−ｃｍ以上の抵抗率を有する。
基板１０上に、バッファ層、核形成層、および／または遷移層（図示せず）を任意選択で形成することができる。例えば、炭化ケイ素基板とデバイスの残りの部分の間で適当な結晶構造の遷移をもたらすために、ＡｌＮバッファ層を形成することができる。さらに、文献に記載されているように、１層または複数層の歪み平衡遷移層（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）を形成することもできる（例えば、本願の譲受人に譲渡された、２００２年７月１９日出願、２００３年６月５日公開の、「STRAIN BALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS」という名称の特許文献８、および２００１年１２月３日出願の、「STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTOR」という名称の特許文献９参照）。
炭化ケイ素の方が、ＩＩＩ族窒化物デバイス用の非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりも、ＩＩＩ族窒化物にずっと近い結晶格子整合を有する。格子整合がより近いことから、サファイア上で一般に得られるものよりも高品質のＩＩＩ族窒化物被膜を得ることができる。炭化ケイ素は、非常に高い熱伝導性も有し、その結果、炭化ケイ素上のＩＩＩ族窒化物デバイスの全出力電力は一般に、サファイア上に形成された同じデバイスの場合ほどは、基板の放熱による制限を受けない。また、半絶縁性炭化ケイ素基板が利用できるので、デバイスの分離および寄生容量の低減をもたらすことができる。適当なＳｉＣ基板は例えば、本発明の譲受人であるノースカロライナ州ダラムのＣｒｅｅ社により製造されており、製造方法は文献に記載されている（例えば、特許文献１０、特許文献１１、特許文献１２、特許文献１３参照。）。同様に、ＩＩＩ族窒化物のエピタキシャル成長技術も、これまでに文献に記載されている（例えば、特許文献１４、特許文献１５、特許文献１６、特許文献１７参照）。
基板材料として炭化ケイ素を使用することができるが、本発明の諸実施形態では、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、どんな適切な基板も利用することができる。いくつかの実施形態では、適当なバッファ層を形成することもできる。
図１Ａに戻ると、基板１０上にチャネル層２０が形成される。チャネル層２０は、上述のようにバッファ層、遷移層、および／または核形成層を使用して、基板１０上に堆積させることができる。チャネル層２０は、圧縮歪みを受けていてよい。さらに、チャネル層および／またはバッファ核形成層（ｂｕｆｆｅｒ ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）および／または遷移層は、ＭＯＣＶＤによって、またはＭＢＥやＨＶＰＥなど、当分野の技術者には公知の他の技術によって、堆積させることができる。
本発明のいくつかの実施形態では、チャネル層とバリア層の間の境界面で、チャネル層２０の伝導帯端のエネルギーの方がバリア層２２の伝導帯端のエネルギーよりも小さいという条件のもとで、チャネル層２０は、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ＜１）などのＩＩＩ族窒化物である。本発明のいくつかの実施形態ではｘ＝０であり、チャネル層２０がＧａＮであることを意味する。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなど、他のＩＩＩ族窒化物でもよい。チャネル層２０は、ドープされていなくて（「意図的でなくドープされていて」）よく、約２０Åを超える厚さにまで成長させることができる。チャネル層２０は、超格子またはＧａＮ、ＡｌＧａＮなどの組合せなどの多層構造でもよい。
チャネル層２０上にバリア層２２が設けられる。チャネル層２０は、バリア層２２のバンドギャップよりも小さなバンドギャップを有することができ、またチャネル層２０は、バリア層２２よりも大きな電子親和力を有することもできる。バリア層２２は、チャネル層２０上に堆積させることができる。本発明のいくつかの実施形態では、バリア層２２は、約０．１ｎｍから約１０ｎｍの間の厚さの、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮである。本発明のいくつかの実施形態による層の例は、文献に記載されている（その開示を、本明細書に完全に記載されているのと同様に、Smorchkova等の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」という名称の、特許文献６参照。）。本発明の特定の諸実施形態では、バリア層２２は、オーム接触金属の下に埋め込まれたときに、分極効果によって、チャネル層２０とバリア層２２の間の境界面で、十分なキャリア濃度を誘起させるのに十分なほど厚く、十分なほど高いＡｌの組成およびドーピングを有する。またバリア層２２は、バリア層２２と第２のキャップ層２４（図１Ｂ）の間の境界面に堆積されたイオン化不純物による、チャネル内での電子の散乱を低減し、または最小限に抑えるのに十分なほど厚くあるべきである。
バリア層２２は、ＩＩＩ族窒化物でよく、チャネル層２０のバンドギャップよりも大きなバンドギャップ、およびチャネル層２０よりも小さな電子親和力を有する。したがって、本発明のいくつかの実施形態では、バリア層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、および／またはＡｌＮまたはそれらの層の組合せである。バリア層２２は、例えば、約０．１ｎｍから約１０ｎｍの厚さでよいが、亀裂または重大な欠陥の形成をその中で引き起こすほど厚くはない。本発明のいくつかの実施形態では、バリア層２２はドープされず、あるいはｎ型ドーパントで約１０１９ｃｍ−３未満の濃度までドープされる。本発明のいくつかの実施形態では、バリア層２２は、ＡｌｘＧａ１−ｘＮ（ただし０＜ｘ＜１）である。特定の諸実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の諸実施形態では、バリア層２２は、アルミニウム濃度が約５％から約１００％の間のＡｌＧａＮを含む。本発明の特定の諸実施形態では、アルミニウム濃度は約１０％を超える。
図１Ｂは、バリア層２２上での保護層２４の形成を示す。保護層２４は、窒化ケイ素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、ならびに／あるいは、二酸化ケイ素（ＳｉＯ２）および／または酸窒化物など、他の適切な保護材料でよい。下にあるバリア層２２に損傷を与えずに材料を除去することができる限り、保護層２４に他の材料を利用してもよい。例えば、保護層２４は、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム、および／または酸窒化アルミニウムを含むこともできる。さらに、保護層２４は、組成が一様および／または非一様な、単一の層あるいは複数の層とすることができる。
本発明の特定の諸実施形態では、保護層２４はＳｉＮである。ＳｉＮはＰＶＤおよび／またはＣＶＤで形成することができ、圧縮歪みまたは引っ張り歪みにおいて非化学量論的でよい。例えば、保護層は、約−１００ＭＰａから約１００ＭＰａの間の応力を有することができる。本発明のいくつかの実施形態では、ＳｉＮ保護層は、６３３ｎｍの波長で約１．６から約２．２の屈折率を有する。特定の諸実施形態では、ＳｉＮ保護層の屈折率は、１．９８±０．０５である。
いくつかの実施形態では、保護層２４はＡｌＮでよい。ＡｌＮは、ＰＶＤおよび／またはＣＶＤで形成することができ、圧縮歪みまたは引っ張り歪みにおいて非化学量論的でよい。例えば、保護層は、約−１００ＭＰａから約１００ＭＰａの間の応力を有することができる。本発明のいくつかの実施形態では、ＡｌＮ保護層は、６３３ｎｍの波長で約１．８から約２．１の屈折率を有する。特定の諸実施形態では、ＡｌＮ保護層の屈折率は、１．８５±０．０５である。
保護層２４はＳｉＯ２でもよい。ＳｉＯ２はＰＶＤおよび／またはＣＶＤで形成することができ、圧縮歪みまたは引っ張り歪みにおいて非化学量論的でよい。例えば、保護層は、約−１００ＭＰａから約１００ＭＰａの間の応力を有することができる。本発明のいくつかの実施形態では、ＳｉＯ２保護層は、６３３ｎｍの波長で約１．３６から約１．５６の屈折率を有する。特定の諸実施形態では、ＳｉＯ２保護層の屈折率は、１．４６±０．０３である。
保護層２４は、バリア層２２上にブランケット形成され、堆積によって形成することができる。例えば、窒化ケイ素層は、高品質なスパッタリングおよび／またはＰＥＣＶＤで形成することができる。一般に、保護層２４は、約３０ｎｍの厚さを有することができるが、他の厚さの層を利用することもできる。例えば、保護層は、後続のオーム性接触のアニール中に、下にある層を保護するために、十分に厚くなければならない。単層２枚または３枚分ほどの薄い層で、そうした目的に十分となり得る。しかし、一般には、保護層２４は約１０ｎｍから約５００ｎｍの厚さを有することができる。また、ＩＩＩ族窒化物層のＭＯＣＶＤ成長を用いて、高品質なＳｉＮ保護層をｉｎ−ｓｉｔｕで成長させることもできる。
図１Ｃに示すように、オーム性接触３０を形成するために、保護層２４にウインドウを開口する。これらのウインドウを、パターニングされたマスクおよびバリア層２２に対する低損傷エッチングを利用して形成して、下にあるバリア層２２を露出させることができる。低損傷エッチング技術の例には、プラズマに直流成分のない、誘導結合プラズマエッチングまたは電子サイクロトロン共鳴（ＥＣＲ）エッチングまたはダウンストリームプラズマエッチングなど、反応性イオンエッチング以外のエッチング技術が含まれる。ＳｉＯ２の場合には、低損傷エッチングは、緩衝フッ化水素酸を用いた湿式エッチングとすることができる。ＩＴＯ、ＳＣＯ、ＭｇＯなどのエッチングストップ層まで、ＳｉＮおよび／またはＳｉＯ２を選択的にエッチングし、それに続いて、エッチングストップ層の低損傷除去を実施することもできる。ＳｉＮの場合には、エッチングストップ層としてＳｉＯ２を使用することができる。そうした諸実施形態では、保護層２４は、ＳｉＮ層、ＡｌＮ層および／またはＳｉＯ２層ならびにエッチングストップ層を含むことができる。したがって、本発明のいくつかの実施形態では、保護層２４は複数の層を含むことができる。
図１Ｃにさらに示すように、後続のフォトリソグラフィ段階および蒸着でオーム金属をパターニングして、オーム性接触３０を形成する。オーム性接触３０は、保護層２４内のウインドウよりも小さくなり、その結果、オーム性接触３０の縁部が保護層２４から離隔されるようにパターニングされる。例えば、オーム性接触３０の縁部は、保護層２４から約０．１μｍから約０．２μｍの距離だけ離隔することができる。オーム性接触３０は、オーム性接触金属の形成およびパターニング時にずれ公差を許容できるほど十分に大きな距離だけ、保護層２４から離隔されるべきである。オーム性接触金属が保護層２４に接触すると、後続の加熱段階中に、金属が保護層２４内に拡散することがあり、その結果ゲート接点と１つまたは複数のオーム性接触３０との間で短絡を生じる恐れがある。ただし、オーム性接触３０と保護層２４の間の隙間は、保護層２４の保護目的を無効にし、それによってデバイスの性能を実質的に低下させるほど大きくあるべきではないが、オーム性材料の、保護層に対する無作為な接触を危うくするほど小さくあるべきでもない。したがって、例えば、本発明のいくつかの実施形態では、隙間は約０．１μｍから約０．５μｍでよい。
オーム性接触材料をアニールして、オーム性接触３０を形成する。アニールは、高温アニールでよい。例えば、アニールは、約９００℃を超える温度でのアニールでよい。オーム性接触のアニールを使用することによって、オーム性接触の抵抗を、高抵抗から約１Ω−ｍｍ未満まで低減させることができる。したがって、本明細書では、「オーム性接触」という用語は、約１Ω−ｍｍ未満の接点抵抗を有する、非整流性接点を指す。高温工程段階中に保護層があるため、そうした段階によって引き起こされる恐れのある、バリア層２２への損傷を抑制することができる。したがって、例えば、オーム性接触を高温アニールした後のゲート領域２１のシート抵抗は、成長させたまま（すなわち、接点をアニールする前）のゲート領域２１のシート抵抗と実質的に同じになることができる。
図１Ｄは、ゲートウインドウの形成を示す。図１Ｄから分かるように、オーム性接触および保護層２４上にマスク２６を形成し、パターニングして、保護層２４の一部分を露出するウインドウを形成する。次いで、バリア層２２の一部分を露出するために、保護層２４を貫通して陥凹部を形成する。陥凹部は、上述のように、マスク２６および低損傷エッチング法を使用して形成する。オーム性接触３０によってソース接点およびドレイン接点が形成される特定の諸実施形態では、陥凹部が、後にはゲート接点３２が、ドレイン接点よりもソース接点の方に近くなるように、陥凹部を、ソース接点とドレイン接点の間で位置決めすることができる。
図１Ｅから分かるように、ゲート接点３２は、陥凹部中に形成され、バリア層２２の露出部分に接触する。ゲート接点は、図１Ｅに示すような「Ｔ」ゲートでよく、従来の製作技術を使用して製作することができる。適切なゲート材料は、バリア層の組成によって変わることがあるが、いくつかの実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮなど、窒化物ベースの半導体材料に対してショットキー接点を形成することのできる従来型の材料を使用することができる。望ましくないことかもしれないが、保護層２４とゲート接点３２の間の小さな隙間が、例えば、低損傷エッチングの異方性の結果として生じることがあり、それによって保護層２４とゲート接点３２の間にバリア層２２の露出した表面がもたらされる。
図１Ｆは、パッシベーション層３４の形成を示す。パッシベーション層は、図１Ｅの構造上にブランケット堆積させることができる。特定の諸実施形態では、パッシベーション層３４は、保護層２４とオーム接触３０の間の隙間を、また保護層２４とゲート接点３２の間の隙間があればそれも、実質的に埋めるように堆積させる。本発明のいくつかの実施形態では、パッシベーション層３４は、窒化ケイ素、窒化アルミニウム、二酸化ケイ素、および／または酸窒化物でよい。さらに、パッシベーション層３４は、組成が一様および／または非一様な、単一の層あるいは複数の層とすることができる。
以上、本発明の諸実施形態を、開口したゲート接点ウインドウを形成するための、また保護層２４に対する隙間をもつゲート接点を形成するための、２つのマスクによる方法に即して説明してきたが、図２Ａおよび図２Ｂは、オーム性接触ウインドウおよびオーム性接触を単一のマスクで形成するための操作を示す。図２Ａから分かるように、保護層２４上に、負の斜角をもつ、フォトレジストなどのマスク２００を形成することができる。マスク２００の負の斜角は、その後形成されるオーム性接触３０とパターニングされた保護層２４との間の隙間の距離に対応する。保護層２４を、上述の低損傷エッチング法を使用して等方的にエッチングして、接点ウインドウを形成する。したがって、接点ウインドウは、マスク２００の底辺寸法によって画定される。エッチングが等方性であり、低損傷エッチングにより実質的にオーバーエッチングされて、横方向のアンダカットを所望の間隔にすることができる場合には、負の斜角をもたないマスク層を使用することもできる。
図２Ｂから分かるように、オーム接触金属３００を、得られた構造上に蒸着させる。マスク２００のオーバーハング部が、露出したバリア層２２上に金属が堆積される場所を画定する。したがって、接触金属３００は、パターニングされた保護層２４から離隔される。マスク２００およびマスク２００上の金属３００を除去すると、図１Ｃの構造がもたらされる。
図２Ａに示す斜角付きのマスクを提供する技術は、当分野の技術者には公知である。さらに、マスク２００は斜角を有するように示してあるが、本発明の他の諸実施形態では、マスクは、段を有することもでき、保護層２４のエッチングおよび接点材料の堆積用の、２つの異なる見かけのウインドウサイズを有するマスクを形成するような他の構成を有することもできる。したがって、例えば、１回の露光で、保護層２４に隣接するフォトレジストの層によって形成されるウインドウの方が、保護層２４から離隔されたフォトレジストの層によって形成されるウインドウよりも大きくなるような、オーバーハングまたは段を有するマスクを形成することのできる、異なる露光感度を有する多層フォトレジストを利用することができる。
図３は、本発明の別の諸実施形態による、トランジスタの製作を示す。図３から分かるように、オーム金属堆積前の保護層２４の形成は省略することができ、バリア層２２上にオーム金属を堆積させ、パターニングして、バリア層２２上にオーム性接触材料領域３０を形成することができる。次いで、バリア層２２のゲート領域およびオーム性接触材料上に、保護層４０を形成する。本発明の特定の諸実施形態では、保護層４０は、窒化アルミニウムをスパッタリングによってブランケット堆積させたものでよい。保護層４０は、保護層２４に関して上記で述べたものなどの材料でもよい。
オーム性接触材料領域３０のアニールは、保護層４０を適切な位置に配置したままで実施する。次いで保護層４０を、例えば、上述のような低損傷エッチング技術を使用して除去することができる。次いで、パッシベーション層３４の形成前または形成後に、ゲート接点３２を形成することができる。例えば、窒化ケイ素層を、スパッタリングによって堆積させることができる。次いで、例えば上述の低損傷エッチング法を使用して、パッシベーション層にゲート陥凹部をエッチングし、陥凹部中にゲートを形成することができる。そのような方法によって、「Ｔ」ゲートの縁部に達する十分な厚さを維持する窒化ケイ素パッシベーション層を形成することができる。したがって、図４に示すような構造を有するトランジスタを形成することができる。
あるいは、図４に示す構造は、図１Ａ〜１Ｆに示す製作段階を利用して形成することもでき、ただし保護層２４は、ゲート接点３２の形成前または後に除去することができる。そうした場合には、保護層２４は、上述のような低損傷エッチング技術を使用して除去すべきである。
図５は、保護層２４が少なくともオーム性接触３０とほぼ同程度の厚さに形成される、本発明の別の諸実施形態を示す。図５から分かるように、そうした諸実施形態では、ゲート接点３４の袖部（ｗｉｎｇ）は、直接保護層２４上に形成することができる。例えば、保護層２４は、約５００から約５０００Åの厚さに形成することができる。保護層２４を通して低損傷エッチングが実施され、「Ｔ」ゲート３２が、直接保護層２４上に載り、またそれを貫通して形成される。例えば、デバイスの環境からの保護を向上させるために、その後にオーバーレイヤ（ｏｖｅｒｌａｙｅｒ）パッシベーション３４を形成することもできる。
以上、本発明の諸実施形態を、本明細書において特定のＨＥＭＴ構造に関して説明してきたが、本発明は、そうした構造に限定されるものと解釈すべきではない。例えば、追加の層をＨＥＭＴデバイス内に含めても、本発明の教示の恩恵を受けることができる。そうした追加の層は、文献に記載のＧａＮキャップ層を含むことができる（例えば、非特許文献１または２００１年７月１２日出願、２００２年６月６日公開の、「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」という名称の特許文献４参照）。いくつかの実施形態では、ＭＩＳＨＥＭＴを製作するために、かつ／または表面を不活性化するために、ＳｉＮｘや比較的高品質のＡｌＮなどの絶縁層を堆積させることができる。追加の層は、組成が傾斜した１層または複数層の遷移層を含むこともできる。
さらに、文献に記載されているように、バリア層２２が複数の層を備えることもできる（その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Smorchkova等の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」という名称の特許文献６参照。）。したがって、本発明の諸実施形態では、バリア層は単一の層に限定されるものと解釈すべきではなく、例えばＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組合せを有するバリア層を含むことができる。例えば、ＧａＮ、ＡｌＮ構造を、合金散乱を低減または回避するために利用することができる。したがって、本発明の諸実施形態は、窒化物ベースのバリア層を含むことができ、そうした窒化物ベースのバリア層は、ＡｌＧａＮベースのバリア層、ＡｌＮベースのバリア層、およびそれらの組合せを含むことができる。
以上、図面および明細書で、本発明の一般的な諸実施形態が開示されてきた。特定の用語が用いられてきたが、それらは限定するためではなく、一般的および説明的な意味において使用されたにすぎない。

Claims (35)

  1. 基板上にある、窒化物ベースのチャネル層と、
    前記窒化物ベースのチャネル層上にあり、窒化物ベースの半導体バリア層の成長させたままのシート抵抗と実質的に同じシート抵抗を有する、窒化物ベースの半導体バリア層と、
    前記バリア層上にある、複数のオーム性接触と、
    前記バリア層上にある、ゲート接点とを備えることを特徴とする高電子移動度トランジスタ。
  2. 前記オーム性接触に隣接すると共にそれから離隔され、また前記ゲート接点が中を貫通して延びる、前記バリア層上に配設された保護層をさらに備えることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  3. 前記保護層上にあり、前記オーム性接触と前記保護層の間の隙間を実質的に埋める、パッシベーション層をさらに備えることを特徴とする請求項２に記載の高電子移動度トランジスタ。
  4. 前記パッシベーション層は、前記保護層上にもあり、前記ゲート接点は、前記保護層および前記パッシベーション層を貫通して延びることを特徴とする請求項３に記載の高電子移動度トランジスタ。
  5. 前記ゲート接点の少なくとも一部分は直接前記保護層上にあり、前記ゲート接点の一部分は、直接前記バリア層上にあることを特徴とする請求項３に記載の高電子移動度トランジスタ。
  6. 前記オーム性接触と前記ゲート接点の間の隙間を実質的に埋める、前記バリア層上のパッシベーション層をさらに備えることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  7. 前記窒化物ベースのチャネル層は、ＩＩＩ族窒化物層を含み、
    前記窒化物ベースの半導体バリア層は、ＩＩＩ族窒化物層を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  8. 前記チャネル層は、前記バリア層よりも低いバンドギャップを有することを特徴とする請求項１に記載の高電子移動度トランジスタ。
  9. 前記チャネル層は、約２０Åを超える厚さを有する非ドープ層を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  10. 前記チャネル層は、超格子および／またはＩＩＩ族窒化物層の組合せを有することを特徴とする請求項１に記載の高電子移動度トランジスタ。
  11. 前記チャネル層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および／または窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含み、
    前記バリア層は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、および／またはＡｌＩｎＧａＮを含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  12. 前記バリア層は、ＡｌｘＧａ１−ｘＮ（ただし０＜ｘ＜１）を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  13. 前記バリア層は、複数の層を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  14. 前記基板上にバッファ層をさらに備え、前記窒化物ベースのチャネル層は、前記バッファ層上に配設されることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  15. 前記保護層は、少なくとも前記オーム性接触と同程度の厚さを有することを特徴とする請求項２に記載の高電子移動度トランジスタ。
  16. 前記オーム性接触は、約１Ω−ｍｍ未満の接点抵抗を有することを特徴とする請求項１に記載の高電子移動度トランジスタ。
  17. 基板上にある、窒化物ベースのチャネル層と、
    前記窒化物ベースのチャネル層上にある、窒化物ベースの半導体バリア層と、
    前記バリア層上にある、保護層と、
    前記バリア層上にあり、オーム性接触と前記保護層の間の隙間を設けるように、前記保護層に隣接すると共にそれから離隔される複数のオーム性接触と、
    前記バリア層上にあり、前記保護層を貫通して延びるゲート接点とを備えることを特徴とする高電子移動度トランジスタ。
  18. 前記保護層上にあり、前記オーム性接触と前記保護層の間の前記隙間を実質的に埋める、パッシベーション層をさらに備えることを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  19. 前記窒化物ベースのチャネル層は、ＩＩＩ族窒化物層を含み、
    前記窒化物ベースの半導体バリア層は、ＩＩＩ族窒化物層を含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  20. 前記チャネル層は、前記バリア層よりも低いバンドギャップを有することを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  21. 前記チャネル層は、約２０Åを超える厚さを有する非ドープ層を含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  22. 前記チャネル層は、超格子および／またはＩＩＩ族窒化物層の組合せを有することを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  23. 前記チャネル層は、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および／または窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を含み、
    前記バリア層は、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、および／またはＡｌＩｎＧａＮを含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  24. 前記バリア層は、ＡｌｘＧａ１−ｘＮ（ただし０＜ｘ＜１）を含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  25. 前記バリア層は、複数の層を含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  26. 前記基板上にバッファ層をさらに備え、前記窒化物ベースのチャネル層は、前記バッファ層上に配設されることを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  27. 前記保護層は、少なくとも前記オーム性接触と同程度の厚さであることを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  28. 前記ゲート接点は、直接前記保護層上にあることを特徴とする請求項２７に記載の高電子移動度トランジスタ。
  29. 前記保護層は、単層約２枚分の厚さを有することを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  30. 窒化物ベースの半導体チャネル層上に、窒化物ベースの半導体バリア層を形成すること、
    前記窒化物ベースの半導体バリア層のゲート領域上に、保護層を形成すること、
    前記バリア層上に、パターニングされた複数のオーム性接触金属領域を形成すること、
    第１および第２のオーム性接触を形成するために、前記パターニングされたオーム性接触金属をアニールすること、
    前記バリア層のゲート領域の一部分を露出させるために、低損傷エッチング技術を利用して、前記バリア層の前記ゲート領域内の前記保護層に陥凹部をエッチングすること、および
    前記パッシベーション層の前記陥凹部中に、前記ゲート接点を形成することを含むことを特徴とするトランジスタの製作方法。
  31. 前記保護層は、パッシベーション層を含むことを特徴とする請求項３０に記載の方法。
  32. 前記保護層は、窒化アルミニウム層、窒化ケイ素層、および／または二酸化ケイ素層を含むことを特徴とする請求項３０に記載の方法。
  33. 前記低損傷エッチング技術は、強塩基を使用する湿式エッチングを含むことを特徴とする請求項３０に記載の方法。
  34. 第１および第２のオーム性接触を形成するために、前記パターニングされたオーム性接触金属をアニールすることは、保護層を形成する前に実施されることを特徴とする請求項３０に記載の方法。
  35. 第１および第２のオーム性接触を形成するために、前記パターニングされたオーム性接触金属をアニールすることは、保護層を形成した後に実施されることを特徴とする請求項３０に記載の方法。
JP2011254055A 2004-01-16 2011-11-21 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 Active JP6050579B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/758,871 2004-01-16
US10/758,871 US7045404B2 (en) 2004-01-16 2004-01-16 Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006549235A Division JP5156235B2 (ja) 2004-01-16 2004-09-28 窒化物ベースのトランジスタの製作方法

Publications (3)

Publication Number Publication Date
JP2012080111A true JP2012080111A (ja) 2012-04-19
JP2012080111A5 JP2012080111A5 (ja) 2013-02-21
JP6050579B2 JP6050579B2 (ja) 2016-12-21

Family

ID=34807509

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006549235A Active JP5156235B2 (ja) 2004-01-16 2004-09-28 窒化物ベースのトランジスタの製作方法
JP2011254055A Active JP6050579B2 (ja) 2004-01-16 2011-11-21 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006549235A Active JP5156235B2 (ja) 2004-01-16 2004-09-28 窒化物ベースのトランジスタの製作方法

Country Status (8)

Country Link
US (3) US7045404B2 (ja)
EP (2) EP2492963B1 (ja)
JP (2) JP5156235B2 (ja)
KR (2) KR101123459B1 (ja)
CN (1) CN100468770C (ja)
CA (1) CA2553669A1 (ja)
TW (1) TW200525760A (ja)
WO (1) WO2005076365A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078557A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 半導体装置

Families Citing this family (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
US7332795B2 (en) * 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP4866007B2 (ja) * 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP4799965B2 (ja) * 2005-09-06 2011-10-26 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
WO2008027027A2 (en) 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
US7399692B2 (en) * 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007234986A (ja) * 2006-03-02 2007-09-13 National Institute Of Information & Communication Technology ＡｌＮ障壁層を有するＧａＮ系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US7737455B2 (en) * 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area
JP5207598B2 (ja) * 2006-05-24 2013-06-12 パナソニック株式会社 窒化物半導体材料、半導体素子およびその製造方法
CN100495724C (zh) * 2006-09-06 2009-06-03 中国科学院半导体研究所 氮化镓基异质结场效应晶体管结构及制作方法
JP5520432B2 (ja) 2006-10-03 2014-06-11 古河電気工業株式会社 半導体トランジスタの製造方法
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5268929B2 (ja) * 2006-11-21 2013-08-21 アイメック ＡｌＧａＮ／ＧａＮＨＥＭＴの表面処理およびパッシベーション
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP5260550B2 (ja) * 2007-01-10 2013-08-14 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US20080265444A1 (en) * 2007-04-26 2008-10-30 Heetronix Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
JP2008288289A (ja) * 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP2008306026A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
KR100922575B1 (ko) * 2007-12-05 2009-10-21 한국전자통신연구원 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법
US7935620B2 (en) 2007-12-05 2011-05-03 Freescale Semiconductor, Inc. Method for forming semiconductor devices with low leakage Schottky contacts
US8431962B2 (en) * 2007-12-07 2013-04-30 Northrop Grumman Systems Corporation Composite passivation process for nitride FET
US7632726B2 (en) * 2007-12-07 2009-12-15 Northrop Grumman Space & Mission Systems Corp. Method for fabricating a nitride FET including passivation layers
US7750370B2 (en) 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
US7842587B2 (en) * 2008-01-30 2010-11-30 Freescale Semiconductor, Inc. III-V MOSFET fabrication and device
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US8384115B2 (en) 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
WO2010122628A1 (ja) * 2009-04-20 2010-10-28 富士通株式会社 化合物半導体装置及びその製造方法
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8105889B2 (en) 2009-07-27 2012-01-31 Cree, Inc. Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US20110068348A1 (en) 2009-09-18 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thin body mosfet with conducting surface channel extensions and gate-controlled channel sidewalls
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
US8907350B2 (en) * 2010-04-28 2014-12-09 Cree, Inc. Semiconductor devices having improved adhesion and methods of fabricating the same
US8847563B2 (en) 2010-07-15 2014-09-30 Cree, Inc. Power converter circuits including high electron mobility transistors for switching and rectifcation
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8860088B2 (en) * 2012-02-23 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
CN108807526B (zh) * 2012-04-20 2021-12-21 苏州晶湛半导体有限公司 增强型开关器件及其制造方法
US20130299895A1 (en) 2012-05-09 2013-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Iii-v compound semiconductor device having dopant layer and method of making the same
US8866195B2 (en) 2012-07-06 2014-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. III-V compound semiconductor device having metal contacts and method of making the same
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9076850B2 (en) 2012-07-30 2015-07-07 Samsung Electronics Co., Ltd. High electron mobility transistor
US9099490B2 (en) * 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
EP2920814A4 (en) 2012-11-16 2016-11-02 Massachusetts Inst Technology SEMICONDUCTOR STRUCTURE AND ETCHING TECHNIQUE FOR VENTING FORMATION
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US20140335666A1 (en) 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP6338832B2 (ja) * 2013-07-31 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置
KR101455283B1 (ko) * 2013-08-09 2014-10-31 홍익대학교 산학협력단 패시베이션막 형성방법 및 이를 포함하는 AlGaN/GaN HFET의 제조방법
CN103760206B (zh) * 2014-01-14 2016-07-06 江苏新广联科技股份有限公司 基于氮化镓材料的人体血糖测试芯片
US20150255589A1 (en) * 2014-03-10 2015-09-10 Toshiba Corporation Indium-containing contact and barrier layer for iii-nitride high electron mobility transistor devices
EP2930754A1 (en) * 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
CN106373874A (zh) * 2015-07-21 2017-02-01 北大方正集团有限公司 基于AlGaN/GaN HEMT的欧姆接触电极的制造方法
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN105226093B (zh) * 2015-11-11 2018-06-26 成都海威华芯科技有限公司 GaN HEMT器件及其制作方法
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
CN105448977A (zh) * 2015-12-31 2016-03-30 深圳市华讯方舟微电子科技有限公司 高电子迁移率晶体管及其制造方法
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
CN107230617A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓半导体器件的制备方法
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10354879B2 (en) 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
CN109314135B (zh) * 2016-07-01 2023-03-10 英特尔公司 用于GaN E模式晶体管性能的栅极堆叠体设计
CN108010840B (zh) * 2016-11-02 2021-04-23 株洲中车时代半导体有限公司 掺杂半导体器件的制备方法和半导体器件
JP2018170458A (ja) * 2017-03-30 2018-11-01 株式会社東芝 高出力素子
CN107424919A (zh) * 2017-05-12 2017-12-01 中国电子科技集团公司第十三研究所 一种低损伤介质栅及其制备方法
US10615273B2 (en) 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10268789B1 (en) 2017-10-03 2019-04-23 Cree, Inc. Transistor amplifiers having node splitting for loop stability and related methods
WO2019073409A1 (en) * 2017-10-11 2019-04-18 King Abdullah University Of Science And Technology SEMICONDUCTOR DEVICES HAVING HETEROGONCTIONS OF A GALLIUM ALUMINUM NITRIDE TERNA ALLOY LAYER AND A SECOND NITRIDE III TERNAIRE ALLOY LAYER
CN109728086A (zh) * 2017-10-31 2019-05-07 中国工程物理研究院电子工程研究所 侧墙栅高迁移率晶体管的制备方法
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
CN108461543B (zh) * 2018-05-29 2022-07-08 苏州闻颂智能科技有限公司 一种GaN HEMT器件及其制备方法
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
WO2020106537A1 (en) 2018-11-19 2020-05-28 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10741496B2 (en) 2018-12-04 2020-08-11 Nxp Usa, Inc. Semiconductor devices with a protection layer and methods of fabrication
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
JP7074045B2 (ja) * 2018-12-21 2022-05-24 住友電気工業株式会社 窒化物半導体デバイスの製造方法及び窒化物半導体デバイス
US10937873B2 (en) 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance
JP7163806B2 (ja) * 2019-02-05 2022-11-01 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN109841677A (zh) * 2019-03-28 2019-06-04 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
CN112436056B (zh) * 2019-08-26 2024-03-26 联华电子股份有限公司 高电子迁移率晶体管
CN112490286B (zh) * 2019-09-12 2023-09-19 联华电子股份有限公司 半导体装置及其制作方法
US11075271B2 (en) 2019-10-14 2021-07-27 Cree, Inc. Stepped field plates with proximity to conduction channel and related fabrication methods
US11658233B2 (en) 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
CN111223925A (zh) * 2019-11-27 2020-06-02 西安电子科技大学 基于AlN/GaN超晶格沟道的双向阻断功率器件及制作方法
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837559B2 (en) 2020-04-03 2023-12-05 Wolfspeed, Inc. Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20210313293A1 (en) 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
KR20220158261A (ko) 2020-04-03 2022-11-30 울프스피드, 인크. 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US11228287B2 (en) 2020-06-17 2022-01-18 Cree, Inc. Multi-stage decoupling networks integrated with on-package impedance matching networks for RF power amplifiers
US11533025B2 (en) 2020-06-18 2022-12-20 Wolfspeed, Inc. Integrated doherty amplifier with added isolation between the carrier and the peaking transistors
US11533024B2 (en) 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11581859B2 (en) 2020-06-26 2023-02-14 Wolfspeed, Inc. Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
CN113937071A (zh) * 2020-07-08 2022-01-14 英诺赛科（珠海）科技有限公司 电子装置
US11887945B2 (en) 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
US11742302B2 (en) 2020-10-23 2023-08-29 Wolfspeed, Inc. Electronic device packages with internal moisture barriers
US20220157671A1 (en) 2020-11-13 2022-05-19 Cree, Inc. Packaged rf power device with pcb routing
US11791389B2 (en) 2021-01-08 2023-10-17 Wolfspeed, Inc. Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
CN114975614A (zh) * 2021-02-24 2022-08-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11869964B2 (en) * 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
US20220376085A1 (en) 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230075505A1 (en) 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
US20230078017A1 (en) 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
WO2023056145A1 (en) 2021-10-01 2023-04-06 Wolfspeed, Inc. Bypassed gate transistors having improved stability
US20230291367A1 (en) 2022-03-08 2023-09-14 Wolfspeed, Inc. Group iii nitride-based monolithic microwave integrated circuits having multi-layer metal-insulator-metal capacitors
US20240106397A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
US20240120202A1 (en) 2022-10-06 2024-04-11 Wolfspeed, Inc. Implanted Regions for Semiconductor Structures with Deep Buried Layers

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261614A (ja) * 1997-03-19 1998-09-29 Sony Corp 窒化物系化合物半導体の選択エッチング方法および半導体装置
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2000349280A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP2002170949A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2002520880A (ja) * 1998-06-12 2002-07-09 クリー インコーポレイテッド 半絶縁性炭化ケイ素基板上の窒化物系トランジスタ
WO2002093650A1 (en) * 2001-05-11 2002-11-21 Cree, Inc. Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2003023015A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp ＧａＡｓ系半導体電界効果トランジスタ
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2003197646A (ja) * 2001-12-27 2003-07-11 Shin Etsu Handotai Co Ltd 電界効果トランジスタ

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) * 1862-04-01 Improved washing-machine
FR1487060A (ja) * 1965-07-30 1967-10-11
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
CA1145482A (en) 1979-12-28 1983-04-26 Takashi Mimura High electron mobility single heterojunction semiconductor device
US4536942A (en) * 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
US4551905A (en) * 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4987008A (en) * 1985-07-02 1991-01-22 Semiconductor Energy Laboratory Co., Ltd. Thin film formation method
JPS6229175A (ja) * 1985-07-29 1987-02-07 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタの製造方法
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
JPS63155671A (ja) * 1986-12-18 1988-06-28 Nec Corp 半導体装置の製造方法
US4987462A (en) * 1987-01-06 1991-01-22 Texas Instruments Incorporated Power MISFET
US5258631A (en) * 1987-01-30 1993-11-02 Hitachi, Ltd. Semiconductor device having a two-dimensional electron gas as an active layer
US4792531A (en) * 1987-10-05 1988-12-20 Menlo Industries, Inc. Self-aligned gate process
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
US5231038A (en) * 1989-04-04 1993-07-27 Mitsubishi Denki Kabushiki Kaisha Method of producing field effect transistor
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5196358A (en) * 1989-12-29 1993-03-23 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing InP junction FETS and junction HEMTS using dual implantation and double nitride layers
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH04167439A (ja) * 1990-10-30 1992-06-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04223342A (ja) * 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3135939B2 (ja) * 1991-06-20 2001-02-19 富士通株式会社 Ｈｅｍｔ型半導体装置
JPH0575139A (ja) * 1991-09-12 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2735718B2 (ja) * 1991-10-29 1998-04-02 三菱電機株式会社 化合物半導体装置及びその製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) 1991-12-25 1995-10-19 Nec Corp Tunneltransistor und dessen Herstellungsverfahren.
JP2978972B2 (ja) * 1992-03-12 1999-11-15 富士通株式会社 半導体装置の製造方法
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05299441A (ja) * 1992-04-24 1993-11-12 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH0653241A (ja) * 1992-08-03 1994-02-25 Nec Corp 電界効果トランジスタの製造方法
EP0592064B1 (en) * 1992-08-19 1998-09-23 Mitsubishi Denki Kabushiki Kaisha Method of producing a field effect transistor
US5399896A (en) * 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
JPH06275655A (ja) * 1993-03-24 1994-09-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE4326714A1 (de) * 1993-08-03 1995-02-09 Mantis Ulv Spruehgeraete Segmentrotationsdüse
JP2560993B2 (ja) * 1993-09-07 1996-12-04 日本電気株式会社 化合物半導体装置の製造方法
JPH0786310A (ja) * 1993-09-20 1995-03-31 Mitsubishi Electric Corp 高融点金属ゲート電極の形成方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JP3294411B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法
US5484740A (en) * 1994-06-06 1996-01-16 Motorola, Inc. Method of manufacturing a III-V semiconductor gate structure
US5514605A (en) * 1994-08-24 1996-05-07 Nec Corporation Fabrication process for compound semiconductor device
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5773334A (en) * 1994-09-26 1998-06-30 Toyota Jidosha Kabushiki Kaisha Method of manufacturing a semiconductor device
JP3380344B2 (ja) * 1994-11-30 2003-02-24 富士通株式会社 半導体装置及びその製造方法
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
JP2687917B2 (ja) * 1995-02-20 1997-12-08 日本電気株式会社 半導体装置の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
US5569943A (en) * 1995-09-01 1996-10-29 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
US5733806A (en) * 1995-09-05 1998-03-31 Motorola, Inc. Method for forming a self-aligned semiconductor device
US6075262A (en) * 1995-09-21 2000-06-13 Fujitsu Limited Semiconductor device having T-shaped gate electrode
JPH09129865A (ja) * 1995-11-06 1997-05-16 Mitsubishi Electric Corp 半導体装置
JPH09139494A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
KR0175030B1 (ko) * 1995-12-07 1999-04-01 김광호 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
JPH09186175A (ja) * 1995-12-28 1997-07-15 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
KR0179116B1 (ko) * 1995-12-30 1999-03-20 구자홍 자가정렬형 티형 게이트 제조방법
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US5710449A (en) * 1996-05-22 1998-01-20 Integrated Device Technology, Inc. Memory cell having active regions without N+ implants
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2891204B2 (ja) * 1996-09-27 1999-05-17 日本電気株式会社 半導体装置の製造方法
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP2904167B2 (ja) * 1996-12-18 1999-06-14 日本電気株式会社 半導体装置の製造方法
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3156620B2 (ja) * 1997-02-12 2001-04-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP3670104B2 (ja) 1997-03-27 2005-07-13 日世株式会社 殺菌済食品の製造方法
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JPH1154527A (ja) * 1997-07-30 1999-02-26 Fujitsu Ltd 電界効果トランジスタおよびその製造方法
KR100307986B1 (ko) * 1997-08-28 2002-05-09 가네꼬 히사시 반도체장치의제조방법
US6242327B1 (en) * 1997-09-19 2001-06-05 Fujitsu Limited Compound semiconductor device having a reduced source resistance
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2002502557A (ja) * 1998-02-09 2002-01-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 埋込チャネルｆｅｔを含む半導体デバイスを製造する方法
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3534624B2 (ja) * 1998-05-01 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
KR100262940B1 (ko) * 1998-05-29 2000-09-01 이계철 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법
JP3385981B2 (ja) * 1998-06-01 2003-03-10 日本電気株式会社 半導体装置及びその製造方法
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
JP2000196029A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP4584379B2 (ja) * 1999-07-16 2010-11-17 三菱電機株式会社 半導体装置の製造方法
US6077733A (en) * 1999-09-03 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned T-shaped gate through dual damascene
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP3362723B2 (ja) * 2000-01-26 2003-01-07 日本電気株式会社 電界効果型トランジスタの製造方法
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
JP4751498B2 (ja) * 2000-03-30 2011-08-17 富士通株式会社 半導体三端子装置
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
JP2002124663A (ja) * 2000-10-13 2002-04-26 Murata Mfg Co Ltd ヘテロ接合電界効果トランジスタ
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
TW466768B (en) * 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US6593193B2 (en) 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3501284B2 (ja) * 2001-03-30 2004-03-02 富士通カンタムデバイス株式会社 半導体装置の製造方法
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
AU2002357640A1 (en) 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US6734111B2 (en) * 2001-08-09 2004-05-11 Comlase Ab Method to GaAs based lasers and a GaAs based laser
JP2003209124A (ja) * 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
KR100438895B1 (ko) * 2001-12-28 2004-07-02 한국전자통신연구원 고전자 이동도 트랜지스터 전력 소자 및 그 제조 방법
JP3733420B2 (ja) * 2002-03-01 2006-01-11 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
JP3986887B2 (ja) 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6852615B2 (en) * 2002-06-10 2005-02-08 Hrl Laboratories, Llc Ohmic contacts for high electron mobility transistors and a method of making the same
US6893947B2 (en) * 2002-06-25 2005-05-17 Freescale Semiconductor, Inc. Advanced RF enhancement-mode FETs with improved gate properties
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US6897137B2 (en) * 2002-08-05 2005-05-24 Hrl Laboratories, Llc Process for fabricating ultra-low contact resistances in GaN-based devices
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261614A (ja) * 1997-03-19 1998-09-29 Sony Corp 窒化物系化合物半導体の選択エッチング方法および半導体装置
JP2002520880A (ja) * 1998-06-12 2002-07-09 クリー インコーポレイテッド 半絶縁性炭化ケイ素基板上の窒化物系トランジスタ
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP2000349280A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
JP2002170949A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
WO2002093650A1 (en) * 2001-05-11 2002-11-21 Cree, Inc. Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
JP2003023015A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp ＧａＡｓ系半導体電界効果トランジスタ
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2003197646A (ja) * 2001-12-27 2003-07-11 Shin Etsu Handotai Co Ltd 電界効果トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078557A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 半導体装置
US10074736B2 (en) 2012-10-09 2018-09-11 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
EP2492963A3 (en) 2013-01-23
US20110140123A1 (en) 2011-06-16
EP1704597B1 (en) 2015-07-22
CN1906765A (zh) 2007-01-31
US7045404B2 (en) 2006-05-16
JP2007518265A (ja) 2007-07-05
US20060255366A1 (en) 2006-11-16
US7906799B2 (en) 2011-03-15
KR20060127046A (ko) 2006-12-11
KR101202497B1 (ko) 2012-11-16
JP6050579B2 (ja) 2016-12-21
EP2492963B1 (en) 2021-03-10
EP2492963A2 (en) 2012-08-29
US20050170574A1 (en) 2005-08-04
TW200525760A (en) 2005-08-01
CA2553669A1 (en) 2005-08-18
KR20110075053A (ko) 2011-07-05
CN100468770C (zh) 2009-03-11
US11316028B2 (en) 2022-04-26
WO2005076365A9 (en) 2006-10-12
EP1704597A1 (en) 2006-09-27
JP5156235B2 (ja) 2013-03-06
KR101123459B1 (ko) 2012-03-26
WO2005076365A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
JP6050579B2 (ja) 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
EP1522091B1 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP5160225B2 (ja) 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6050579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250