JPH10261614A - 窒化物系化合物半導体の選択エッチング方法および半導体装置 - Google Patents

窒化物系化合物半導体の選択エッチング方法および半導体装置

Info

Publication number
JPH10261614A
JPH10261614A JP6653697A JP6653697A JPH10261614A JP H10261614 A JPH10261614 A JP H10261614A JP 6653697 A JP6653697 A JP 6653697A JP 6653697 A JP6653697 A JP 6653697A JP H10261614 A JPH10261614 A JP H10261614A
Authority
JP
Japan
Prior art keywords
layer
etching
gas
nitride
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6653697A
Other languages
English (en)
Other versions
JP3546634B2 (ja
Inventor
Hiroharu Kawai
弘治 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6653697A priority Critical patent/JP3546634B2/ja
Publication of JPH10261614A publication Critical patent/JPH10261614A/ja
Application granted granted Critical
Publication of JP3546634B2 publication Critical patent/JP3546634B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

(57)【要約】 【課題】 Alを含まない窒化物系化合物半導体を、下
地に対してほぼ完全に選択的にエッチングすることがで
き、しかもエッチングの際に損傷を伴わない窒化物系化
合物半導体の選択エッチング方法およびこの選択エッチ
ング方法を用いて製造される半導体装置を提供する。 【解決手段】 Cl2 ガスなどのハロゲンガスおよびH
Clガスなどのハロゲン化合物ガスのうちの少なくとも
一方からなる第1のガスとH2 ガスおよびN2ガスなど
の不活性ガスのうちの少なくとも一方からなる第2のガ
スとの混合ガスからなるエッチングガスを用い、Alを
含む窒化物系化合物半導体をエッチングストップ層とし
てAlを含まない窒化物系化合物半導体を気相で熱化学
的にエッチングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、窒化物系化合物
半導体の選択エッチング方法および半導体装置に関し、
特に、GaNなどの窒化物系III−V族化合物半導体
を用いた半導体装置に適用して好適なものである。
【0002】
【従来の技術】GaN系半導体は直接遷移半導体であ
り、その禁制帯幅は1.9eVから6.2eVに亘って
おり、可視領域から紫外線領域の発光が可能な発光素子
の実現が理論上可能であることから、近年注目を集めて
おり、その開発が活発に進められている。また、GaN
系半導体は、電子走行素子の材料としても大きな可能性
を持っている。すなわち、GaNの飽和電子速度は約
2.5×107 cm/sとSi、GaAsおよびSiC
に比べて大きく、また、破壊電界は約5×106 V/c
mとダイヤモンドに次ぐ大きさを持っている。このよう
な理由により、GaN系半導体は、高周波、大電力用半
導体素子の材料として大きな可能性を持つことが予想さ
れてきた。
【0003】しかしながら、GaN系半導体を用いて電
子走行素子を作る場合には、不純物のイオン注入による
導電層の形成という手法を適用することができない点
で、GaAs系半導体などを用いた従来の半導体素子と
大きく異なる。すなわち、GaN系半導体中にイオン注
入された不純物は熱的アニールによっては活性化されな
いため、例えばGaN系半導体を用いたFETにおいて
は、キャリア濃度が実用上十分に高いソース領域および
ドレイン領域を形成することができず、したがってソー
ス電極およびドレイン電極をそれぞれソース領域および
ドレイン領域に低接触抵抗でオーミック接触させること
ができない。
【0004】このため、GaN系半導体を用いたFET
としては、不純物のイオン注入による導電層の形成とい
う手法を用いない、図13に示すような構造のFETが
試作されている(Appl. Phys. Lett.,62(15),1786(199
3))。図13に示すように、このFETにおいては、c
面サファイア基板101上にアンドープGaN層102
およびチャネル層としてのn型GaN層103が順次積
層され、n型GaN層103上にゲート電極104、ソ
ース電極105およびドレイン電極106が設けられて
いる。ここで、ゲート電極104はn型GaN層103
とショットキー接触し、ソース電極105およびドレイ
ン電極106はn型GaN層103とオーミック接触し
ている。
【0005】また、GaN系半導体を用いた場合には、
不純物のイオン注入による導電層の形成という手法を適
用することができないという上述の困難に加え、GaN
系半導体に対しては有効なウエットエッチング液がまだ
開発されておらず、通常の酸またはアルカリを用いたウ
エットエッチング技術では、全くと言ってよいほどエッ
チングされないという困難もある。このため、GaN系
半導体を用いたFETにおいては、GaAs系半導体を
用いたFETにおいてソース抵抗低減のために用いられ
る、いわゆるリセスゲート構造を良好に形成することは
困難であった。ここで、物理的モードの大きな条件での
反応性イオンエッチング(RIE)法を用いれば、リセ
スゲート構造を形成することは一応可能であるが、この
RIE法では、被エッチング層や下地に損傷が生じてし
まうばかりでなく、選択エッチングが困難であるため、
被エッチング層をエッチングしようとするとその下地ま
でエッチングせざるを得ないという問題があり、実際上
適用は困難である。
【0006】一方、GaN系半導体を用いた高電子移動
度トランジスタ(High Electron Mobility Transistor,
HEMT)として、図14に示すような構造のAlGa
N/GaN HEMTが試作されている(Appl. Phys.
Lett.,68(4),22(1996)) 。図14に示すように、このA
lGaN/GaN HEMTにおいては、c面サファイ
ア基板201上にアンドープGaN層202、電子走行
層としてのアンドープGaN層203および電子供給層
としてのn型AlGaN層204が順次積層され、n型
AlGaN層204上にゲート電極205、ソース電極
206およびドレイン電極207が設けられている。こ
こで、ゲート電極205はn型AlGaN層204とシ
ョットキー接触している。
【0007】しかしながら、この図14に示すAlGa
N/GaN HEMTにおいては、ソース電極206お
よびドレイン電極207が低電子濃度のn型AlGaN
層204上に形成されていることや、AlGaAs/G
aAs HEMTにおけるようにソース電極およびドレ
イン電極の下側にオーミック接触用の合金層を形成する
ことが困難であることなどにより、ソース電極206お
よびドレイン電極207の接触抵抗が極めて高い。この
ため、このAlGaN/GaN HEMTの性能は低か
った。
【0008】また、図15に示すような構造のAlGa
N/GaN接合を用いたFETも試作されている(App
l. Phys. Lett.,69(6),794(1996))。図15に示すよう
に、このFETにおいては、c面サファイア基板301
上にアンドープGaN層302、電子走行層としてのn
型GaN層303、スペーサ層としてのアンドープAl
GaN層304および電子供給層としてのn型AlGa
N層305が順次積層され、n型AlGaN層305上
にゲート電極306、ソース電極307およびドレイン
電極308が設けられている。ここで、ゲート電極30
6はn型AlGaN層305とショットキー接触してお
り、ソース電極307およびドレイン電極308はn型
AlGaN層305とオーミック接触している。このF
ETは、HEMTと類似の構造を有するが、ドーピング
された層であるn型GaN層303を電子走行層に用い
ていることが通常のHEMTと異なる。
【0009】しかしながら、この図15に示すFETに
おいては、ソース電極307およびドレイン電極308
はn型AlGaN層305上に形成されているために接
触抵抗が十分に低くないことなどにより、高性能のもの
が得られていない。
【0010】また、GaN系半導体を用いたFETとし
ては、図16に示すようなものも試作されている(App
l. Phys. Lett.,65(9),1121(1994)) 。図16に示すよ
うに、このFETにおいては、c面サファイア基板40
1上に電子走行層としてのn型GaN層402および電
子供給層としてのn型AlGaN層403が順次積層さ
れている。n型AlGaN層403は所定形状にパター
ニングされている。そして、このn型AlGaN層40
3上にゲート電極404が設けられているとともに、こ
のn型AlGaN層403の両側壁にそれぞれ接触する
ようにソース電極405およびドレイン電極406がn
型GaN層402上に設けられている。ここで、ゲート
電極404はn型AlGaN層403とショットキー接
触し、ソース電極405およびドレイン電極406はn
型GaN層402およびn型AlGaN層403とオー
ミック接触している。このFETは、HEMTと類似の
構造を有するが、ドーピングされた層であるn型GaN
層402を電子走行層に用いていることが通常のHEM
Tと異なる。
【0011】しかしながら、この図16に示すFETに
おいては、n型AlGaN層403のパターニングにR
IE法のような物理的エッチング法を用いざるを得ない
ことから、このn型AlGaN層403および下地のn
型GaN層402に損傷が生じてしまい、素子特性の劣
化をもたらすという問題がある。
【0012】一方、GaN系半導体を用いた半導体レー
ザにおいては、GaAs系半導体を用いた半導体レーザ
においてしきい値電流低減のために用いられる、いわゆ
るリジ構造を良好に形成することは、GaN系半導体を
用いたFETにおいてリセスゲート構造を良好に形成す
ることが困難であるのと同様な理由により、困難であっ
た。
【0013】
【発明が解決しようとする課題】以上のように、GaN
系半導体を用いた電子走行素子や半導体レーザの製造に
おいては、GaN系半導体に固有の問題、すなわち選択
エッチングが困難であることや不純物のイオン注入によ
る導電層の形成が困難であることなどに起因する多くの
課題があり、その解決が望まれていた。
【0014】この発明は、これらの課題を一挙に解決す
るものである。すなわち、この発明の目的は、アルミニ
ウムを含まない窒化物系化合物半導体を、下地に対して
ほぼ完全に選択的にエッチングすることができ、しかも
エッチングの際に損傷を伴わない窒化物系化合物半導体
の選択エッチング方法およびそのような選択エッチング
方法を用いて製造される半導体装置を提供することにあ
る。
【0015】
【課題を解決するための手段】本発明者は、従来の技術
が有する上述の課題を解決すべく鋭意検討を行った結
果、GaNやGaInNなどのアルミニウムを含まない
窒化物系化合物半導体を下地に対してほぼ完全に選択的
にエッチングすることができ、しかもエッチングの際に
損傷を伴わない窒化物系化合物半導体の選択エッチング
方法を得ることができれば、上述の課題を一挙に解決す
ることができることに着目し、種々の実験を経てその具
体的な方法を見い出し、本発明を案出するに至ったもの
である。
【0016】すなわち、上記目的を達成するために、こ
の発明による窒化物系化合物半導体の選択エッチング方
法は、ハロゲンガスおよびハロゲン化合物ガスのうちの
少なくとも一方からなる第1のガスと水素ガスおよび不
活性ガスのうちの少なくとも一方からなる第2のガスと
の混合ガスからなるエッチングガスを用い、アルミニウ
ムを含む窒化物系化合物半導体をエッチングストップ層
としてアルミニウムを含まない窒化物系化合物半導体を
選択的にエッチングするようにしたことを特徴とするも
のである。
【0017】ここで、第1のガスとして用いられるハロ
ゲンガスまたはハロゲン化合物ガスは、エッチング温度
でハロゲンを分離するものであれば、基本的にはどのよ
うなものであってもよい。具体的には、ハロゲンガスは
2 (X=F、Cl、Br)である。また、ハロゲン化
合物ガスは、ハロゲンと水素との化合物のガス(ハイド
ライドガスの一種)、具体的にはHX(X=F、Cl、
Br)や、ハロゲンと炭素との化合物、具体的には例え
ばCX4 (X=F、Cl、Br)や、ハロゲンと水素と
炭素との化合物のガス、具体的には例えばCH3 X(X
=F、Cl、Br)などである。第2のガスとして用い
られる不活性ガスは、具体的にはN2 、Ar、Xe、H
eなどのガスである。さらに、エッチングの際の窒化物
系化合物半導体の面荒れを防止するためには、好適に
は、これらのガスに加えて、活性窒素を放出する化合物
のガスを含ませる。この活性窒素を放出する化合物は、
具体的には、例えば、アンモニアやアミン化合物であ
る。アミン化合物は、具体的には、トリメチルアミン、
ジメチルアミン、ジエチルアミンなどである。
【0018】また、エッチングは、必要なエッチング速
度が得られ、かつ、被エッチング物およびエッチングス
トップ層である窒化物系化合物半導体の結晶の破壊、結
晶性の劣化、面荒れなど、すなわち損傷が生じない範囲
の温度で行う。特に、被エッチング物およびエッチング
ストップ層が窒化物系III−V族化合物半導体である
場合には、エッチングは、典型的には、550℃以上9
00℃以下の温度で行う。ここで、エッチングを550
℃よりも低い温度で行うとエッチング速度が小さすぎ、
エッチングを900℃よりも高い温度で行うと被エッチ
ング物およびエッチングストップ層である窒化物系II
I−V族化合物半導体の損傷が生じてしまう。十分なエ
ッチング速度を得るとともに、被エッチング物およびエ
ッチングストップ層である窒化物系III−V族化合物
半導体の損傷を有効に抑えるために、このエッチング
は、好適には、600℃以上800℃以下の温度で行
う。
【0019】この発明による半導体装置は、アルミニウ
ムを含む窒化物系化合物半導体からなるエッチングスト
ップ層と、エッチングストップ層上のアルミニウムを含
まない窒化物系化合物半導体層とを有し、アルミニウム
を含まない窒化物系化合物半導体層はエッチングにより
形成された端面を有し、かつ、アルミニウムを含まない
窒化物系化合物半導体層で覆われている部分のエッチン
グストップ層の上面とアルミニウムを含まない窒化物系
化合物半導体層で覆われていない部分のエッチングスト
ップ層の上面とが連続的につながっていることを特徴と
するものである。
【0020】また、この発明による半導体装置は、アル
ミニウムを含む窒化物系化合物半導体層と、アルミニウ
ムを含む窒化物系化合物半導体層上のアルミニウムを含
まない窒化物系化合物半導体層とを有し、アルミニウム
を含まない窒化物系化合物半導体層はエッチングにより
形成された端面を有し、かつ、アルミニウムを含まない
窒化物系化合物半導体層で覆われている部分のアルミニ
ウムを含む窒化物系化合物半導体層の上面とアルミニウ
ムを含まない窒化物系化合物半導体層で覆われていない
部分のアルミニウムを含む窒化物系化合物半導体層の上
面とが連続的につながっていることを特徴とするもので
ある。
【0021】この発明において、典型的には、アルミニ
ウムを含む窒化物系化合物半導体はAlx Ga1-x
(ただし、0.02≦x≦1)であり、アルミニウムを
含まない窒化物系化合物半導体はGa1-y Iny N(た
だし、0≦y≦1)である。
【0022】上述のように構成されたこの発明において
は、エッチングガス中に含まれるハロゲンの作用によ
り、気相で熱化学的に、アルミニウムを含まない窒化物
系化合物半導体がエッチングされる。これに対し、アル
ミニウムを含む窒化物系化合物半導体は、それに含まれ
るアルミニウムの作用により実質的にエッチングされな
い。すなわち、アルミニウムを含まない窒化物系化合物
半導体を、下地であるアルミニウムを含む窒化物系化合
物半導体に対して、ほぼ完全に選択的にエッチングする
ことができる。また、このエッチングの際には、アルミ
ニウムを含まない窒化物系化合物半導体およびアルミニ
ウムを含む窒化物系化合物半導体に損傷が生じるのを防
止することができる。さらに、エッチング速度は主に温
度で制御されるので、エッチングの制御性が良好であ
る。
【0023】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
【0024】以下の実施形態においては、c面サファイ
ア基板上にGaN、AlGaN、GaInNなどの窒化
物系III−V族化合物半導体からなる層を積層した構
造を用いるが、まず、これらの窒化物系III−V族化
合物半導体を有機金属化学気相成長(MOCVD)法に
より成長させる一般的な方法について説明する。
【0025】これらの窒化物系III−V族化合物半導
体の成長の際の原料ガスとしては、Ga原料としてトリ
メチルガリウム(TMG)、Al原料としてトリメチル
アルミニウム(TMA)、In原料としてトリメチルイ
ンジウム(TMIn)、N原料としてアンモニア(MH
3 )、n型不純物のドーパントとしてシラン(Si
4 )、p型不純物のドーパントとしてシクロペンタジ
エニルマグネシウム(Cp2 Mg)を用いる。そして、
よく知られているように、まず、c面サファイア基板上
に低温でAlNまたはGaNからなるバッファ層を成長
させた後、NH3 ガスを流しながら成長温度を1000
℃前後に上昇させ、バッファ層上にGaN、AlGaN
などを成長させる。ここで、GaInNなどのInを含
む窒化物系III−V族化合物半導体を成長させる場合
には、成長温度を700〜800℃に下げ、雰囲気ガス
は窒素(N2 )とすることも、よく知られている。
【0026】次に、GaNのエッチング速度の測定結果
について説明する。このエッチング速度の測定のための
試料は、次のようにして作製した。まず、c面サファイ
ア基板上にAlNまたはGaNからなる低温成長による
バッファ層を成長させた後、このバッファ層上に厚さ5
μmのGaN層を成長させる。次に、このGaN層上に
ストライプ形状を有するSiO2 膜からなるマスクを形
成する。次に、このc面サファイア基板を反応炉に導入
する。次に、N2 ガスにHClガスを所定の割合で混合
したエッチングガスを反応炉内に100〜200cc/
minの流量で流し、600〜800℃の温度で5〜6
0分間、試料をエッチングガスにさらした。
【0027】図1は、HClを10%含むエッチングガ
スを100cc/minの流量で流しながら700℃で
GaN層のエッチングを行ったときのエッチング時間と
エッチング深さとの関係を示す。図2は、同一条件にお
けるエッチング温度(T)とエッチング速度との関係を
示す。
【0028】図2より、HClによるGaNのエッチン
グは化学反応によるものであり、その反応の活性化エネ
ルギーは1.43eVであること、エッチング速度は温
度により、1nm/min(600℃)から20nm/
min(800℃)以上まで制御することができること
がわかる。また、図1より、エッチングには時間遅れが
なく、時間によってエッチング深さを精密に制御するこ
とができることがわかる。
【0029】次に、AlGaNのエッチング速度の測定
結果について説明する。このエッチング速度の測定のた
めの試料は、次のようにして作製した。まず、c面サフ
ァイア基板上にAlNまたはGaNからなる低温成長に
よるバッファ層を成長させた後、このバッファ層上にG
aN層を成長させ、引き続いてこのGaN層上に厚さ
0.5μmのAlGaN層を成長させる。次に、このA
lGaN層上にストライプ形状を有するSiO2 膜から
なるマスクを形成する。次に、このc面サファイア基板
を反応炉に導入する。次に、N2 ガスにHClガスを所
定の割合で混合したエッチングガスを反応炉内に100
〜200cc/minの流量で流し、600〜800℃
の温度で5〜60分間、試料をエッチングガスにさらし
た。これらの試料のAlGaN層のAl組成比は7%、
15%および50%の3水準に変えた。一方、比較のた
めに、c面サファイア基板上にバッファ層を介してGa
N層を成長させた試料を別に用意し、この試料も同時に
エッチングガスにさらした。
【0030】まず、HClを5%含むエッチングガスを
100cc/minの流量で流しながら700℃で10
分間AlGaN層のエッチングを試みたところ、3個の
試料のいずれも、AlGaN層はまったくエッチングさ
れなかった。これに対し、同時にエッチングガスにさら
した別の試料のGaN層の表面の段差の高さを測定した
ところ、約55nmであった。すなわち、GaN層は約
55nmエッチングされた。
【0031】次に、HClを10%含むエッチングガス
を100cc/minの流量で流しながら800℃で3
0分間AlGaN層のエッチングを試みたところ、やは
り、3個の試料のいずれも、AlGaN層はほとんどエ
ッチングされなかった。これに対し、同時にエッチング
ガスにさらした別の試料のGaN層は、約1.6μmエ
ッチングされた。
【0032】上述のようにしてエッチングを試みたAl
GaN層の表面を走査型電子顕微鏡(SEM)により観
察したところ、SiO2 マスクで覆われた領域とSiO
2 膜マスクで覆われていない領域とは、コントラストと
してかろうじて区別することができる程度で、明確な段
差は見られなかった。
【0033】上述のように、この実験では、GaN層が
約1.6μmエッチングされても、Al組成比が7%の
AlGaN層、すなわちAl0.07Ga0.93N層はエッチ
ングされない。このAlGaN層の耐エッチング性の理
由はAl−N結合の強さに由来すると考えられるが、極
めて微量のAlの添加でも大きなエッチング耐性を発揮
する理由はいまだ解明されていない。
【0034】次に、この発明の第1の実施形態によるA
lGaN/GaN HEMTの製造方法について説明す
る。
【0035】この第1の実施形態においては、まず、図
3に示すように、c面サファイア基板1上に、AlNま
たはGaNからなるバッファ層(図示せず)を介して、
アンドープGaN層2、アンドープAlGaN層3、n
型不純物として例えばSiがドープされたn+ 型AlG
aN層4、アンドープGaN層5、n型不純物として例
えばSiがドープされたn型AlGaN層6およびn型
不純物として同様にSiがドープされたn+ 型GaN層
7を順次成長させる。ここで、アンドープGaN層5は
電子走行層、n+ 型AlGaN層4およびn型AlGa
N層6は電子供給層である。また、アンドープAlGa
N層3の厚さは例えば300nm、n+型AlGaN層
4の厚さは例えば5nm、アンドープGaN層5の厚さ
は例えば15nm、n型AlGaN層6の厚さは例えば
15nm、n+ 型GaN層7の厚さは例えば150nm
である。
【0036】次に、図4に示すように、例えばCVD法
によりn+ 型GaN層7の全面に例えば厚さが0.4μ
mのSiO2 膜8を形成した後、このSiO2 膜8をリ
ソグラフィーおよびエッチングにより所定のストライプ
形状にパターニングする。このSiO2 膜8で覆われて
いない部分が素子分離領域となる。このSiO2 膜8の
エッチングには、例えば、フッ酸系エッチング液を用い
たウエットエッチング法またはフッ素系エッチングガス
を用いたRIE法を用いる。
【0037】次に、SiO2 膜8をエッチングマスクと
して、例えばRIE法により、アンドープAlGaN層
3に達するまでエッチングする。このときのエッチング
深さは例えば0.35μmである。
【0038】次に、図5に示すように、リソグラフィー
によりソース電極およびドレイン電極形成用の所定形状
のレジストパターン(図示せず)を形成した後、このレ
ジストパターンをエッチングマスクとしてSiO2 膜8
をエッチングすることにより開口8a、8bを形成す
る。次に、例えば真空蒸着法により全面に例えばTi/
Al/Au膜(図示せず)を形成する。次に、このレジ
ストパターンをその上に形成されたTi/Al/Au膜
とともに除去する(リフトオフ)。これによって、開口
8a、8bの部分におけるn+ 型GaN層7上にそれぞ
れソース電極9およびドレイン電極10が形成される。
この後、ソース電極9およびドレイン電極10の接触抵
抗を低くするために、例えば、N2 雰囲気、800℃、
10分の条件でアニールを行う。
【0039】次に、図6に示すように、リソグラフィー
およびエッチングにより、ゲート電極形成領域のSiO
2 膜8を除去した後、HClとN2 との混合ガスからな
り、HClを10%含むエッチングガスを用いて、70
0℃で50分間、熱化学エッチングを行う。このときの
+ 型GaN層7のエッチング深さは約0.15μmで
ある。この場合、このn+ 型GaN層7がエッチングさ
れて下層のn型AlGaN層6が露出した時点でこのエ
ッチングは完全に停止し、したがってこのn型AlGa
N層6は全くエッチングされない。
【0040】次に、例えばCVD法により全面に例えば
厚さが0.3μmのSiO2 膜を形成した後、RIE法
によりエッチバックする。これによって、ゲート電極形
成領域におけるn+ 型GaN層6およびSiO2 膜8の
側壁にSiO2 からなるサイドウォールスペーサ11が
形成される。
【0041】次に、リソグラフィーによりゲート電極形
成用の所定形状のレジストパターン(図示せず)を形成
した後、例えば真空蒸着法により全面に例えばTi/A
u膜を形成する。次に、レジストパターンをその上に形
成されたTi/Au膜とともに除去する。これによっ
て、図7に示すように、n型AlGaN層6とショット
キー接触したゲート電極12が形成される。
【0042】以上により、目的とするAlGaN/Ga
N HEMTが製造される。
【0043】このAlGaN/GaN HEMTにおい
ては、電子走行層であるアンドープGaN層5と電子供
給層であるn+ 型AlGaN層4およびn型AlGaN
層6との界面の近傍におけるアンドープGaN層5にそ
れぞれ2次元電子ガス(図示せず)が存在する。
【0044】この第1の実施形態によれば、次のような
種々の利点を得ることができる。すなわち、ゲート電極
形成領域におけるn+ 型GaN層7のエッチング、すな
わちリセスエッチングの際には、下層のn型AlGaN
層6が露出した時点でエッチングが完全に停止するの
で、ゲート電極形成領域におけるこのn型AlGaN層
6の厚さの減少がなく、このため電子走行層であるアン
ドープGaN層5とゲート電極12との間の距離をこの
n型AlGaN層6の厚さにより正確に規定することが
できる。また、このようにゲート電極形成領域における
+ 型GaN層7のリセスエッチングが可能であること
により、ソース抵抗の大幅な低減を図ることができる。
また、このリセスエッチングの際には、n+ 型GaN層
7およびn型AlGaN層6に損傷が生じるのを防止す
ることができる。さらに、ソース電極9およびドレイン
電極10は高キャリア濃度のn+ 型GaN層7上に形成
しているので、これらのソース電極9およびドレイン電
極10の接触抵抗の大幅な低減を図ることができる。ま
た、ゲート電極形成領域におけるn+ 型GaN層7を選
択的に除去した後、この除去部の側壁にサイドウォール
スペーサ11を形成してからゲート電極12を自己整合
的に形成しているので、エッチングによる加工限界より
もサイドウォールスペーサ11の厚さの2倍小さい寸法
にまで、ゲート長を短縮することができる。一方、この
ゲート電極12の上部の寸法は十分に大きくすることが
できるので、ゲート抵抗の大幅な低減を図ることができ
る。以上により、高性能、高速、大電力のAlGaN/
GaN HEMTを得ることができる。
【0045】次に、この発明の第2の実施形態によるリ
ッジ型AlGaN/GaInN半導体レーザの製造方法
について説明する。
【0046】この第2の実施形態においては、まず、図
8に示すように、c面サファイア基板21上に、AlN
またはGaNからなるバッファ層(図示せず)を介し
て、n型不純物として例えばSiがドープされたn型G
aN層22、n型不純物として同様にSiがドープされ
たn型AlGaNクラッド層23、アンドープのGaI
nN活性層24、p型不純物として例えばMgがドープ
されたp型AlGaNクラッド層25およびp型不純物
として同様にMgがドープされたp型GaN層26を順
次成長させる。ここで、n型GaN層22はn側電極の
コンタクト層となり、p型GaN層26はp側電極のコ
ンタクト層となる。n型AlGaNクラッド層23およ
びp型AlGaNクラッド層25のAl組成比は例えば
0.15、GaInN活性層24のIn組成比は例えば
0.05である。また、これらの層の厚さは、例えば、
n型GaN層22は4μm、n型AlGaNクラッド層
23は0.5μm、GaInN活性層24は0.05μ
m、p型AlGaNクラッド層25は0.5μm、p型
GaN層26は1μmである。
【0047】次に、例えばCVD法によりp型GaN層
26の全面に例えば厚さが0.3μmのSiO2 膜(図
示せず)を形成した後、このSiO2 膜をリソグラフィ
ーおよびエッチングにより例えば幅が7μmの所定のス
トライプ形状にパターニングする。次に、このSiO2
膜をエッチングマスクとして、HClとN2 との混合ガ
スからなり、HClを10%含むエッチングガスを用い
て、750℃で1時間、p型GaN層26の熱化学エッ
チングを行う。これによって、図9に示すように、p型
GaN層26が所定のストライプ形状にパターニングさ
れる。この場合、このp型GaN層26がエッチングさ
れて下層のp型AlGaNクラッド層25が露出した時
点でこのエッチングは完全に停止し、したがってこのp
型AlGaNクラッド層25は全くエッチングされな
い。したがって、p型GaN層26で覆われている部分
のp型AlGaNクラッド層25の上面とp型GaN層
26で覆われていない部分のp型AlGaNクラッド層
25の上面とは連続的につながっていて同一平面上にあ
る。また、このエッチングの際には、同時に、p型Al
GaNクラッド層25およびp型GaN層26のアニー
ルも行われ、それらにドープされたMgが活性化され
る。
【0048】次に、エッチングマスクとして用いられた
上述のSiO2 膜をエッチング除去した後、図10に示
すように、例えばスパッタリング法により全面に例えば
厚さが0.3μmのSiO2 膜27を形成する。次に、
このSiO2 膜27上にリソグラフィーによりp側電極
形成用の所定形状のレジストパターン(図示せず)を形
成した後、このレジストパターンをエッチングマスクと
してSiO2 膜27をエッチングすることにより開口2
7aを形成する。この開口27aの幅は例えば5μmで
ある。次に、例えば真空蒸着法により全面に例えばTi
/Pt/Au膜を形成した後、レジストパターンをその
上に形成されたTi/Pt/Au膜とともに除去する。
これによって、開口27aの部分におけるp型GaN層
26上にp側電極28が形成される。
【0049】次に、SiO2 膜27上にリソグラフィー
により例えば厚さが3μmの所定形状のレジストパター
ン(図示せず)を形成した後、このレジストパターンを
エッチングマスクとして、例えばRIE法により、Si
2 膜27、p型AlGaNクラッド層25、GaIn
N活性層24およびn型AlGaNクラッド層23を順
次エッチングする。次に、リソグラフィーによりn側電
極形成用の所定形状のレジストパターン(図示せず)を
形成した後、例えば真空蒸着法により全面に例えばTi
/Al/Pt/Au膜を形成する。次に、レジストパタ
ーンをその上に形成されたTi/Al/Pt/Au膜と
ともに除去する。これによって、n型GaN層22上に
n側電極29が形成される。この後、このn側電極29
の接触抵抗を低くするために、例えば、N2 雰囲気、8
00℃、10分の条件でアニールを行う。
【0050】以上により、目的とするリッジ型AlGa
N/GaInN半導体レーザが製造される。
【0051】この第2の実施形態によれば、熱化学エッ
チングによりp型GaN層26をストライプ形状にパタ
ーニングしていることにより、このストライプ形状のp
型GaN層26からなるリッジ部を、このp型GaN層
26自身やp型AlGaNクラッド層25に損傷を生じ
ることなく形成することができる。そして、このように
リッジ構造を形成することができることにより、半導体
レーザのしきい値電流の低減を図ることができる。ま
た、p型AlGaNクラッド層25およびp型GaN層
26にドープされたMgの活性化のためのアニールをp
型GaN層26のパターニングのための熱化学エッチン
グで兼用することができることにより、この活性化のた
めのアニールを独立に行う必要がなくなり、したがって
その分だけ半導体レーザの製造工程の簡略化を図ること
ができる。
【0052】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0053】例えば、上述の第1および第2の実施形態
において挙げた数値、構造、材料、原料、成長法などは
あくまでも例に過ぎず、必要に応じてこれと異なる数
値、構造、材料、原料、成長法などを用いてもよい。
【0054】具体的には、上述の第1の実施形態におい
ては、n+ 型GaN層7にソース電極9およびドレイン
電極10を接触させているが、このn+ 型GaN層7の
代わりにn+ 型GaInN層を用い、このn+ 型GaI
nN層にソース電極9およびドレイン電極10を接触さ
せるようにしてもよく、この場合には、ソース電極9お
よびドレイン電極10の接触抵抗をより低減することが
できる。また、上述の第1の実施形態によるAlGaN
/GaN HEMTは、電子走行層であるアンドープG
aN層5の上下に電子供給層であるn型AlGaN層6
およびn+ 型AlGaN層4を設けた、いわゆるダブル
ドープ型のHEMTであるが、この発明は、電子走行層
であるアンドープGaN層5上に電子供給層であるn型
AlGaN層6が積層された、いわゆる順HEMTや、
電子供給層であるn型AlGaN層6上に電子走行層で
あるアンドープGaN層5が積層された、いわゆる逆H
EMTとしてもよい。さらに、電子走行層としては、ア
ンドープGaN層5の代わりに、例えばアンドープGa
InN層を用いてもよい。
【0055】
【発明の効果】以上説明したように、この発明によれ
ば、気相で熱化学的にエッチングが行われるので、アル
ミニウムを含まない窒化物系化合物半導体を、下地に対
してほぼ完全に選択的にエッチングすることができ、し
かもエッチングの際に損傷を伴わないようにすることが
できる。
【図面の簡単な説明】
【図1】GaN層のエッチング時間とエッチング深さと
の関係を示す略線図である。
【図2】GaN層のエッチング温度とエッチング速度と
の関係を示す略線図である。
【図3】この発明の第1の実施形態によるAlGaN/
GaN HEMTの製造方法を説明するための断面図で
ある。
【図4】この発明の第1の実施形態によるAlGaN/
GaN HEMTの製造方法を説明するための断面図で
ある。
【図5】この発明の第1の実施形態によるAlGaN/
GaN HEMTの製造方法を説明するための断面図で
ある。
【図6】この発明の第1の実施形態によるAlGaN/
GaN HEMTの製造方法を説明するための断面図で
ある。
【図7】この発明の第1の実施形態によるAlGaN/
GaN HEMTの製造方法を説明するための断面図で
ある。
【図8】この発明の第2の実施形態によるリッジ型Al
GaN/GaInN半導体レーザの製造方法を説明する
ための断面図である。
【図9】この発明の第2の実施形態によるリッジ型Al
GaN/GaInN半導体レーザの製造方法を説明する
ための断面図である。
【図10】この発明の第2の実施形態によるリッジ型A
lGaN/GaInN半導体レーザの製造方法を説明す
るための断面図である。
【図11】この発明の第2の実施形態によるリッジ型A
lGaN/GaInN半導体レーザの製造方法を説明す
るための断面図である。
【図12】この発明の第2の実施形態によるリッジ型A
lGaN/GaInN半導体レーザの製造方法を説明す
るための断面図である。
【図13】従来の第1の例によるGaN系半導体を用い
たFETを示す断面図である。
【図14】従来の第2の例によるGaN系半導体を用い
たFETを示す断面図である。
【図15】従来の第3の例によるGaN系半導体を用い
たFETを示す断面図である。
【図16】従来の第4の例によるGaN系半導体を用い
たFETを示す断面図である。
【符号の説明】
1、21・・・c面サファイア基板、2、5・・・アン
ドープGaN層、3・・・アンドープAlGaN層、4
・・・n+ 型AlGaN層、6・・・n型AlGaN
層、7・・・n+ 型GaN層、8、27・・・SiO2
膜、9・・・ソース電極、10・・・ドレイン電極、1
2・・・ゲート電極、22・・・n型GaN層、23・
・・n型AlGaNクラッド層、24・・・GaInN
活性層、25・・・p型AlGaNクラッド層、26・
・・p型GaN層、28・・・p側電極、29・・・n
側電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01S 3/18

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 ハロゲンガスおよびハロゲン化合物ガス
    のうちの少なくとも一方からなる第1のガスと水素ガス
    および不活性ガスのうちの少なくとも一方からなる第2
    のガスとの混合ガスからなるエッチングガスを用い、ア
    ルミニウムを含む窒化物系化合物半導体をエッチングス
    トップ層としてアルミニウムを含まない窒化物系化合物
    半導体を選択的にエッチングするようにしたことを特徴
    とする窒化物系化合物半導体の選択エッチング方法。
  2. 【請求項2】 上記ハロゲン化合物ガスはハロゲンと水
    素との化合物のガスであることを特徴とする請求項1記
    載の窒化物系化合物半導体の選択エッチング方法。
  3. 【請求項3】 上記ハロゲン化合物ガスはハロゲンと炭
    素との化合物のガスであることを特徴とする請求項1記
    載の窒化物系化合物半導体の選択エッチング方法。
  4. 【請求項4】 上記ハロゲン化合物ガスはハロゲンと水
    素と炭素との化合物のガスであることを特徴とする請求
    項1記載の窒化物系化合物半導体の選択エッチング方
    法。
  5. 【請求項5】 上記第1のガスは塩化水素ガスであり、
    上記第2のガスは窒素ガスであることを特徴とする請求
    項1記載の窒化物系化合物半導体の選択エッチング方
    法。
  6. 【請求項6】 上記エッチングガスは活性窒素を放出す
    る化合物のガスをさらに含むことを特徴とする請求項1
    記載の窒化物系化合物半導体の選択エッチング方法。
  7. 【請求項7】 上記活性窒素を放出する化合物はアンモ
    ニアであることを特徴とする請求項6記載の窒化物系化
    合物半導体の選択エッチング方法。
  8. 【請求項8】 上記活性窒素を放出する化合物はアミン
    化合物であることを特徴とする請求項6記載の窒化物系
    化合物半導体の選択エッチング方法。
  9. 【請求項9】 550℃以上900℃以下の温度で上記
    エッチングを行うようにしたことを特徴とする請求項1
    記載の窒化物系化合物半導体の選択エッチング方法。
  10. 【請求項10】 600℃以上800℃以下の温度で上
    記エッチングを行うようにしたことを特徴とする請求項
    1記載の窒化物系化合物半導体の選択エッチング方法。
  11. 【請求項11】 上記アルミニウムを含む窒化物系化合
    物半導体はAlx Ga1-x N(ただし、0.02≦x≦
    1)であり、上記アルミニウムを含まない窒化物系化合
    物半導体はGa1-y Iny N(ただし、0≦y≦1)で
    あることを特徴とする請求項1記載の窒化物系化合物半
    導体の選択エッチング方法。
  12. 【請求項12】 アルミニウムを含む窒化物系化合物半
    導体からなるエッチングストップ層と、 上記エッチングストップ層上のアルミニウムを含まない
    窒化物系化合物半導体層とを有し、 上記アルミニウムを含まない窒化物系化合物半導体層は
    エッチングにより形成された端面を有し、かつ、上記ア
    ルミニウムを含まない窒化物系化合物半導体層で覆われ
    ている部分の上記エッチングストップ層の上面と上記ア
    ルミニウムを含まない窒化物系化合物半導体層で覆われ
    ていない部分の上記エッチングストップ層の上面とが連
    続的につながっていることを特徴とする半導体装置。
  13. 【請求項13】 上記アルミニウムを含む窒化物系化合
    物半導体はAlx Ga1-x N(ただし、0.02≦x≦
    1)であり、上記アルミニウムを含まない窒化物系化合
    物半導体層はGa1-y Iny N層(ただし、0≦y≦
    1)であることを特徴とする請求項12記載の半導体装
    置。
  14. 【請求項14】 アルミニウムを含む窒化物系化合物半
    導体層と、 上記アルミニウムを含む窒化物系化合物半導体層上のア
    ルミニウムを含まない窒化物系化合物半導体層とを有
    し、 上記アルミニウムを含まない窒化物系化合物半導体層は
    エッチングにより形成された端面を有し、かつ、上記ア
    ルミニウムを含まない窒化物系化合物半導体層で覆われ
    ている部分の上記アルミニウムを含む窒化物系化合物半
    導体層の上面と上記アルミニウムを含まない窒化物系化
    合物半導体層で覆われていない部分の上記アルミニウム
    を含む窒化物系化合物半導体層の上面とが連続的につな
    がっていることを特徴とする半導体装置。
  15. 【請求項15】 上記アルミニウムを含む窒化物系化合
    物半導体層はAlxGa1-x N層(ただし、0.02≦
    x≦1)であり、上記アルミニウムを含まない窒化物系
    化合物半導体層はGa1-y Iny N層(ただし、0≦y
    ≦1)であることを特徴とする請求項14記載の半導体
    装置。
JP6653697A 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 Expired - Fee Related JP3546634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6653697A JP3546634B2 (ja) 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6653697A JP3546634B2 (ja) 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10261614A true JPH10261614A (ja) 1998-09-29
JP3546634B2 JP3546634B2 (ja) 2004-07-28

Family

ID=13318728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6653697A Expired - Fee Related JP3546634B2 (ja) 1997-03-19 1997-03-19 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3546634B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
WO2003071608A1 (en) * 2002-02-19 2003-08-28 Hoya Corporation Light-emitting device of field-effect transistor type
JP2007073867A (ja) * 2005-09-09 2007-03-22 Sharp Corp 窒化物半導体レーザ素子およびその製造方法
JP2007516615A (ja) * 2003-12-17 2007-06-21 ニトロネックス・コーポレーション 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
JP2010283350A (ja) 2009-06-08 2010-12-16 Internatl Rectifier Corp 希土類エンハンスト高電子移動度トランジスタ及びその製造方法
JP2012080111A (ja) * 2004-01-16 2012-04-19 Cree Inc 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
WO2003071608A1 (en) * 2002-02-19 2003-08-28 Hoya Corporation Light-emitting device of field-effect transistor type
CN100382338C (zh) * 2002-02-19 2008-04-16 Hoya株式会社 场效应晶体管类型发光器件
JP2007516615A (ja) * 2003-12-17 2007-06-21 ニトロネックス・コーポレーション 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
JP2012089867A (ja) * 2003-12-17 2012-05-10 International Rectifier Corp 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法
JP2012080111A (ja) * 2004-01-16 2012-04-19 Cree Inc 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
US11316028B2 (en) 2004-01-16 2022-04-26 Wolfspeed, Inc. Nitride-based transistors with a protective layer and a low-damage recess
JP2007073867A (ja) * 2005-09-09 2007-03-22 Sharp Corp 窒化物半導体レーザ素子およびその製造方法
JP4680015B2 (ja) * 2005-09-09 2011-05-11 シャープ株式会社 窒化物半導体レーザ素子およびその製造方法
JP2010283350A (ja) 2009-06-08 2010-12-16 Internatl Rectifier Corp 希土類エンハンスト高電子移動度トランジスタ及びその製造方法
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3546634B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
US6841410B2 (en) Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device
JP3864735B2 (ja) 半導体発光素子およびその製造方法
US20010029086A1 (en) Semiconductor device, method for fabricating the same and method for fabricating semiconductor substrate
JP2000164926A (ja) 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
JPH09330916A (ja) 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JPH11243253A (ja) 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法、窒化物系iii−v族化合物半導体成長用基板および窒化物系iii−v族化合物半導体成長用基板の製造方法
US6881261B2 (en) Method for fabricating semiconductor device
US20060203871A1 (en) Nitride semiconductor light emitting device and fabrication method thereof
JP3546634B2 (ja) 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法
EP1005123B1 (en) Semiconductor laser, semiconductor device and their manufacturing methods
JP3900196B2 (ja) Iii族窒化物半導体光素子
JP2000164510A (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP3812452B2 (ja) ドライエッチング方法
JP2006279023A (ja) 半導体装置及びその製造方法
JP2000077783A (ja) インジウムを含む窒化物半導体結晶の成長方法
JPH10321956A (ja) 半導体装置及びその製造方法
EP1047163A2 (en) Semiconductor laser, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP3403665B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2003229412A (ja) ドライエッチング方法および半導体素子
JP5874689B2 (ja) 半導体発光素子およびその製造方法
JP2003282543A (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4049200B2 (ja) Iii族窒化物半導体光素子
JP4969210B2 (ja) 半導体レーザおよびその製造方法
JP3938207B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees