JP2010283350A - 希土類エンハンスト高電子移動度トランジスタ及びその製造方法 - Google Patents

希土類エンハンスト高電子移動度トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2010283350A
JP2010283350A JP2010127224A JP2010127224A JP2010283350A JP 2010283350 A JP2010283350 A JP 2010283350A JP 2010127224 A JP2010127224 A JP 2010127224A JP 2010127224 A JP2010127224 A JP 2010127224A JP 2010283350 A JP2010283350 A JP 2010283350A
Authority
JP
Japan
Prior art keywords
iii
layer
intrinsic
intrinsic layer
rare earth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010127224A
Other languages
English (en)
Other versions
JP5876212B2 (ja
Inventor
Ronald H Birkhahn
エイチ バークマン ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical Infineon Technologies Americas Corp
Publication of JP2010283350A publication Critical patent/JP2010283350A/ja
Application granted granted Critical
Publication of JP5876212B2 publication Critical patent/JP5876212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

【課題】半導体活性領域からの電荷キャリアの脱出を阻止して、電荷キャリアのより有効な閉じ込めを示すHEMTを提供する。
【解決手段】希土類添加物をドープされた第1のIII−V族真性層209aを備えた高電子移動度トランジスタ(HEMT)200Aであって、前記真性層の上に形成された第2のIII−V族真性層210a及び該第2のIII−V族真性層の上に形成されたIII−V族半導体層220も備える。HEMTの製造方法は、第1のIII−V族真性層209aを形成し、該第1のIII−V族真性層に希土類添加物をドーピングして絶縁層を形成する。更に前記絶縁層の上に第2のIII−V族真性層210aを形成し、該第2のIII−V族真性層の上にIII−V族半導体層220を形成する。前記III−V族半導体層と前記第2のIII−V族真性層とのヘテロ接合界面に二次元電子ガス(2DEG)212が形成される。
【選択図】図2A

Description

本発明は、一般には半導体デバイス及びその製造の技術分野に関する。より詳細には、本発明は高電子移動度トランジスタ及びその製造の技術分野に関する。
普及している多くの電子デバイス及びシステムは速いスイッチング速度及び大きな電力処理能力を要求し続けている。このような電子デバイス及びシステムの例は、例えばW−CDMA(広大域符号分割多重接続)基地局などの無線通信に使用されている半導体ベースのスイッチング装置及び増幅装置である。
デバイス性能の向上要求に対する一つの解決策はヘテロ接合電界効果トランジスタ(HEFT)などの高電子移動度トランジスタの開発及び実現であった。典型的なHFETにおいては、二次元電子ガス(2DEG)が半導体ヘテロ接合に生成される。2DEGは高移動性で高濃度の電荷キャリアで満たされる極めて薄い伝導層を表し、これらの電荷キャリアはこの伝導層の二次元方向に容易に移動するが伝導層に垂直の第3次元方向への移動は抑制される。
実際上、HFETが高い周波数及び/又は高い電力で良好に機能する能力は半導体へテロ接合に生成される2DEGの特性にある程度依存する。特に、電荷キャリアが伝導層に垂直にデバイス基板の方へ移動して薄い伝導層から出る又は分散する場合には、デバイス性能は悪影響を受ける。あいにく、HFET製造に対する従来の方法は2DEG内への最適な電荷キャリア閉じ込めを提供することに失敗しており、また電荷キャリアの閉じ込めを改良しようとして、他の望ましくない結果を生じ、デバイス性能に悪影響を与えている。
従って、半導体活性領域からの電荷キャリアの脱出を阻止して電荷キャリアのより有効な閉じ込めを示すHFETのようなHEMTを提供することによって、上記の従来技術の欠点及び不利益を克服する必要がある。
希土類エンハンスト高電子移動度トランジスタ及びその製造方法が図面の少なくとも一つの図に示され及び/又はその少なくとも一つの図と関連して説明され、特許請求の範囲により完全に記述される。
従来のヘテロ構造電界効果トランジスタ(HFET)を示すブロック図である。 本発明の一実施例による希土類エンハンストHFET構造を示すブロック図である。 本発明の一実施例による、図2Aの希土類エンハンストHFET構造のより具体的な例を示す。 本発明の一実施例による、希土類添加物をドープされたHFETを製造する方法を示すフローチャートである。
本発明は、希土類エンハンスト高電子移動度トランジスタ(HEMT)及びその製造方法に関する。本発明は特定の実施例に関して記載するが、添付の特許請求の範囲に特定される本発明の原理は本明細書に記載する本発明の特定の実施例を超えて適用可能であることは明らかである。更に、本発明の説明において、本発明の特徴を不明確にならないように一部の詳細が省略されている。省略された詳細は当業者に通常知られていることである。
本願の図面及びそれらの付随の詳細な説明は本発明の単なる例示的実施例に向けられている。簡潔さのために、本発明の原理を利用する本発明の他の実施例は本願明細書に具体的に記載されないとともに図面に具体的に示されない。特に断りのない限り、図中の同じ又は対応する素子は同じ又は対応する参照番号で示される点に留意されたい。更に、本願の図面は概して正確な寸法比で示されておらず、実際の相対寸法に対応していない。
図1は従来のヘテロ構造電界効果トランジスタ(HFET)を示すブロック図である。図1の従来の構造100は、基板102、バッファ層104、任意選択の通常のドーパントを含む第1の真性砒化ガリウム(GaN)層106、第2の真性GaN層110、二次元電子ガス(2DEG)112及びHEFT120を含む。HEFT120の電荷キャリアのための伝導チャネルを提供する2DEGは、HEFT120と第2の真性GaN層110との界面により形成されるヘテロ接合に生成される。
2DEG112は、高移動性で高濃度の電荷キャリアで満たされる極めて薄い伝導チャネルを表し、該チャネル内の電荷キャリアは2DEG112の2次元方向に自由に移動するが、理想的には2DEG112に垂直の第3次元方向への移動、例えば第1の真性GaN層106への移動は抑制される。理論的には、第1の真性GaN層106が十分に絶縁性であれば、2DEG112の電荷キャリアは伝導チャネル内にほぼ完全に閉じ込めることができる。更に、理論的には、完全に形成された第1の真性GaN層106は電荷閉じ込めを確実にする適度な絶縁性層をもたらすことができる。
しかし、従来の実施では、第1の真性GaN層106の形成は第1の真性GaN層106の格子構造に欠陥を導入することが避けられず(図1には欠陥は示されていない)、その結果として2DEG112から第1の真性GaN層106への望ましくない電荷キャリアリークを生じる。第1の真性GaN層106への電荷キャリアのリークを低減させる従来の方法は、第1の真性GaN層106に通常のドーパント108をドーピングすることによって第1の真性GaN層106の絶縁特性を高めるものである。従って、いくつかの従来の実施例では、通常のドーパント108(一般に炭素、イオン又はマグネシウムの一つを含む)を第1の真性GaN層106内にドープすることができるが、他の従来の実施例では、通常のドーパントを第1の真性GaN層106内に存在させることはできない。
通常のドーパント108は2DEG内で発生する電荷キャリアを中和するように作用するが、通常のドーパントとして一般に使用されるドーパントの各種はそれぞれ潜在的に望ましくない結果を導入する。例えば、通常のドーパント108が炭素を含む場合には、炭素は第1の真性GaN層106内に深いレベルのトラップを形成する可能性があり、これらのトラップはGaN層106により与えられる誘電体バリヤを高めるよりはむしろ導電性にする。また、通常のドーパント108がイオンを含む場合には、第1の真性GaN層106の形成中におけるイオンのチャンバ内メモリ効果が慣例のドーパント108のテーリングを生じ、第1の真性GaN層106内における通常のドーパント108の分布を望みどおりに制御することを困難にする可能性がある。
炭素又はイオンの代わりに、通常のドーパント108がマグネシウムを含む場合には、通常のドーパント108の活性化の恐れがある。マグネシウムを含む通常のドーパント108の活性化は、例えばアニール処理中の加熱により生じ、第1の真性GaN層106をp型半導体特性にする可能性がある。従って、2DEG112から第1のGaN層106への電荷のリークを阻止する従来の方法の各々、即ちアンドープの真性GaN層106を用いる方法、又は炭素、イオン又はマグネシウムの一つを含む通常のドーパント108を第1の真性GaN層106にドープする方法は所望の結果を最適に達成することに失敗している。
図2A及び図2Bに戻り説明すると、図2Aは従来の構造の利点及び欠点を克服することに成功した本発明の一実施例による希土類エンハンストHEFT構造を示す。図2Aの構造2000Aは、基板202、バッファ層204、第1のIII−V族真性層206aからなる絶縁層209a、第2のIII−V族真性層210a、2DEG212及びHFET220を備える。HFET220の電荷キャリアのための伝導チャネルを与える2DEG212はHFET220と第2のIII−V族真性層210aとの界面により形成されるヘテロ接合に生成される。
基板202は、例えばサファイヤ、シリコン又は炭化シリコンなどの通常使用されている基板材料とすることができる。図2Aに示されるように、本実施例では、第1のIII−V族真性層206aは基板202上に形成されたバッファ204の上に形成される。本実施例は希土類エンハンストHMETの一例にすぎず、他の実施例では、バッファ204は使用しないことができる点に注意されたい。例えば、基板202が第1のIII−V族真性層206aのために適切なネイティブ基板である場合には、この層(即ち層206a)は基板202上に直接形成することができ、バッファ層204は完全に除去し得る。しかし、本実施例のように、バッファ層204を使用する場合には、バッファ層204は第1のIII−V族真性層206aの成長のために適切な環境を提供する材料とし得る。第1のIII−V族真性層206aが、例えばGaNのような2元III−V族半導体材料である場合には、バッファ層204のために適切な材料はGaN、窒化アルミニウム(AlN)又は酸化亜鉛(ZnO)とすることができる。
第1のIII−V族真性層206a及び第2のIII−V族真性層210aの各々は周期律表のIII族及びV族から選ばれる元素のいくつかの組み合わせの何れかを含むものとし得る。更に、第1のIII−V族真性層206a及び第2のIII−V族真性層210aは、いくつかの実施例では同じIII−V族真性材料を含むものとし、他の実施例ではそれぞれ異なるIII−V族真性材料を備えるものとし得る。例えば、第1のIII−V族真性層206a及び/又は第2のIII−V族真性層210aは、例えば窒化インジウム(InN)、砒化ガリウム(GaAs)などの2元半導体、又はGaN、AlN又は窒化硼素(BN)などの広いバンドギャップの2元半導体を含むものとし得る。また、第1のIII−V族真性層206a及び/又は第2のIII−V族真性層210aは、例えば窒化アルミニウムガリウム(AlGaN)などの3元半導体を含むものとし得る。
第1のIII−V族真性層206aは、その名の通り、例えばアンドープのままであるおかげで真性である。第1のIII−V族真性層206aは、真性III−V族材料として名目上真性である。しかし、例えば第1のIII−V族真性層206aのエピタキシャル成長中に生じる殆ど不可避の結晶欠陥の存在のために、第1のIII−V族真性層206aは、HFET220の動作を支持するために実施される際に、最適な絶縁性よりも低い絶縁性になり得る。その結果、その真性絶縁特性を向上させないと、第1のIII−V族真性層206aは従来技術の欠陥と関連する2DEG212からの電荷キャリアのリークを許容する可能性がある。
しかし、図2Aに示されるように、本発明によれば、2DEG212からの電荷キャリアのリークを有利に減少させるために第1のIII−V族真性層206aに希土類添加物208をドープして絶縁層209aを生成している。「希土類」は、従来一般に認識されているように、2通り解釈することができる。従って、本発明の目的のためには、希土類元素は、ランタノイド又はアクチノイド系列(それぞれランタン及びアクチニウムは除く)のメンバーであると定義する。換言すれば、ここで使用する希土類元素は、原子番号58から71まで及び原子番号90から103までの元素の何れか一つをいう。
希土類添加物208は上記の希土類元素の任意の一つ以上を含むことができる。即ち、希土類添加物は、例えばセリウム(Ce)、プラセオジム(Pr)、ユウロピウム(EU)、エルビウム(Er)又はツリウム(Tm)などの単一のほぼ純粋な希土類元素又は2つ以上のほぼ純粋な希土類元素の組み合わせを含むことができる。第1のIII−V族真性層206a内の希土類添加物208の最適濃度は構造200Aの具体的な実施の詳細に従って変化し得るが、いくつかの実施例では、希土類添加物208の有効濃度は0.0原子パーセントより大で1.0原子パーセント以下の濃度であることが見出された。
本発明の利点及び長所を図2B及び図3を参照して更に説明する。図2Bは本発明の一実施例による図2Aの希土類エンハンスト構造のより具体的な例を示すが、図3は本発明の一実施例による、希土類添加物をドープされたHFETの製造方法のステップを記載するフローチャート300を示す。当業者に明らかないくつかの詳細及び特徴はフローチャート300から除かれている。例えば、ステップは一以上のサブステップを含むことができ、また従来知られているように、専用設備又は材料を用いることができる。フローチャート300のステップ310〜350は本発明の一実施例を説明するのに十分であるが、本発明の他の実施例はフローチャート300に示されるステップと異なるステップを使用してよう。
図2Bの構造200Bは、図2Aの構造200Aにほぼ対応し、基板202、バッファ層204、希土類添加物208及び2DEG212を含む(これらはすべて図2Aに示されている)。加えて、構造200Bは、図2A内の希土類添加物208を添加された第1のIII−V族真性層206aを含む絶縁層209a及び絶縁層209a上に形成された第2のIII−V族真性層210aにそれぞれ対応する希土類添加物2008をドープされた第1の真性GaN層206bを含む絶縁層209b及び絶縁層209b上に形成された第2の真性GaN層210bを備える。また、図2Bには、AlGaN層222を第2の真性GaN層210b上に形成してAlGaN層222と第2の真性GaN層210bとのヘテロ接合界面に2DEG212を生成すること及びソース接点224、ドーパント接点226及びゲート接点228を形成することが示されている。AlGaN層222、ソース接点224、ドーパント接点226及びゲート接点228は全体で図2AのHFET220に対応する。
フローチャート300のステップ310から出発し、図2Bを参照して説明すると、フローチャート300のステップ310は、基板の上又は要すれば基板上に形成されたバッファ層の上に第1の真性層をIII−V族2元半導体材料で形成するものである。図2Bにおいて、ステップ310は、基板202の上に又は要すれば基板202上に形成されたバッファ層204の上に第1の真性GaN層206bを形成することに相当する。現在のところ、GaN形成用のネイティブ基板は入手できないため、図2Bに示す実施例はバッファ層204を含むものとして実施することができる。しかし、GaNの形成に適切な基板が開発されたときは、構造2Bに対応する本発明のいくつかの実施例はバッファ204を含まないものとし得ることが想定される。
本実施例は第1の真性層をIII−V族2元半導体、例えばGaNを備えるものとして示しているが、一般には、第1の真性層は任意の適切なIII−V族材料を備えるものとし得る。図2Bの第1の真性層、例えば真性GaN層206bは、ステップ310において、多数の通常の製造技術のいずれかを用いて形成することができる。例えば、第1の真性GaN層206bは、2〜3の適切な形成技術の例を挙げると、分子ビームエピタキシ(MBE)、有機金属化学気相成長(MOCVD)又はハイドライド気相エピタキシ(HVPE)を用いて形成することができる。
次に図3のステップ320に進み、フローチャート300のステップ320は、第1の真性層に希土類添加物をドープして絶縁層を生成する。図2Bを参照すると、ステップ320は、第1の真性GaN層206bに希土類添加物208をドープして絶縁層209bそ生成することに相当する。第1の真性GaN層206bへの希土類添加物208のドーピングは、例えばその場で続けることができ、またイオン注入により続けることができる。第1の真性GaN層206bから絶縁層209を生成するための希土類添加物208の有効ドーピング濃度は、例えば0.0原子パーセントから1.0原子パーセント(1.0を含む)の範囲内の希土類添加物濃度を含むことができる。
フローチャート300のステップ330は、絶縁層の上に第2の真性層をIII−V族2元半導体材料で形成する。図2Bの実施例では、ステップ330は、絶縁層209bの上に第2の真性GaN層210bを形成することに相当する。本実施例はステップ330の第2の真性層をIII−V族2元半導体を備えるもの、例えば第2の真性GaN層210bとして示すが、一般には、第2の真性層は任意の適切なIII−V族半導体材料を備えるもの、例えばIII−V族3元半導体を備えるものとすることができる。
次にフローチャート300のステップ340に進み、ステップ340は、図2Bに示されるように、第2の真性GaN層210bの上にAlGaN層222を形成することに相当する。更に図2Bに示されるように、AlGaN層222と第2の真性GaN層210bの組み合わせはそれらの界面で形成されるヘテロ接合に2DEG212を生成する結果をもたらす。同様に、本実施例は、ステップ340において、III−V族3元半導体層、例えばAlGaN層222の形成について記載するが、ステップ340は、ステップ330で形成される下側の第2の真性層と結合してその界面に2DEG212を生成し得る任意の適切なIII−V族半導体層の形成を含むことができる。
ステップ340に続いて、希土類エンハンストHFET構造200Bの製造は、ステップ350において、III−V族3元半導体層の上にゲート、ソース及びドーピング接点を形成する。図2Bを参照すると、ステップ350は、AlGaN層222の上へのゲート接点228、ソース接点224及びドーピング接点222の形成に相当する。図3のフローチャート300に示されるステップ310から350の結果として、電荷キャリアのリークの減少を示すHFET構造、より一般的にはHMET構造が提供される。フローチャート300と関連して明確に説明されないが、本方法の他の実施例は、例えばアニールなどの他の処理を含んでよい。アニールは、ステップ320における絶縁層の生成のための第1の真性層への希土類添加物のドーピングをイオン注入により進める実施例において特に望ましい。
本発明の以上の説明から、本発明の範囲から離れることなく本発明の概念を実現するために多くの技術を使用できることが明らかである。更に、本発明を所定の実施例と関連して記載したが、本発明の精神及び範囲から離れることなく構造及び細部に種々の変更を加えることができることは当業者に認識されよう。記載した実施例はすべての点で説明のためであり、限定のためではない。本発明は本明細書に記載された特定の実施例に限定されず、本発明の範囲から離れることなく多くの再配置、変更及び置換が可能であることも理解されたい。

Claims (20)

  1. 希土類添加物をドープされた第1のIII−V族真性層を備える絶縁層と、
    前記絶縁層の上に形成された第2のIII−V族真性層と、
    前記第2のIII−V族真性層の上に形成されたIII−V族半導体層と、
    を備える、高電子移動度トランジスタ(HMET)。
  2. 前記III−V族半導体層と前記第2のIII−V族真性層がヘテロ接合を形成する、請求項1記載のHMET。
  3. 前記第1のIII−V族真性層は、分子ビームエピタキシ(MBE)、有機金属化学気相成長(MOCVD)及びハイドライド気相エピタキシ(HVPE)からなる群から選ばれる技術を用いて形成される、請求項1記載のHMET。
  4. 前記III−V族半導体層はIII−V族3元半導体を含む、請求項1記載のHMET。
  5. 前記III−V族半導体層は窒化アルミニウムガリウム(AlGaN)を含む、請求項1記載のHMET。
  6. 前記第2のIII−V族真性層はIII−V族2元半導体を含む、請求項1記載のHMET。
  7. 前記第2のIII−V族真性層は窒化ガリウム(GaN)を含む、請求項1記載のHMET。
  8. 前記絶縁層は前記希土類添加物を0.0原子パーセントより大で1.0原子パーセント以下の濃度で含む、請求項1記載のHEMT。
  9. 前記希土類添加物は原子番号58以上のランタノイドを含む、請求項1記載のHEMT。
  10. 前記希土類添加物はセリウム(Ce)、プラセオジム(Pr)、ユウロピウム(EU)、エルビウム(Er)又はツリウム(Tm)からなる群から選ばれるランタノイドを含む、請求項1記載のHMET。
  11. 第1のIII−V族真性層を形成するステップと、
    前記第1のIII−V族真性層に希土類添加物をドーピングして絶縁層を生成するステップと、
    前記絶縁層の上に第2のIII−V族真性層を形成するステップと、
    前記第2のIII−V族真性層の上にIII−V族半導体層を形成するステップと、
    を備える、高電子移動度トランジスタ(HMET)の製造方法。
  12. 前記III−V族半導体層と前記第2のIII−V族真性層からヘテロ接合を形成するステップを更に備える、請求項11記載の方法。
  13. 前記第1のIII−V族真性層の形成は、分子ビームエピタキシ(MBE)、有機金属化学気相成長(MOCVD)及びハイドライド気相エピタキシ(HVPE)からなる群から選ばれる技術を用いて実行する、請求項11記載の方法。
  14. 前記III−V族半導体層はIII−V族3元半導体を含む、請求項11記載の方法。
  15. 前記III−V族半導体層は窒化アルミニウムガリウム(AlGaN)を含む、請求項11記載の方法。
  16. 前記第2のIII−V族真性層はIII−V族2元半導体を含む、請求項11記載の方法。
  17. 前記第2のIII−V族真性層は窒化ガリウム(GaN)を含む、請求項11記載の方法。
  18. 前記第1のIII−V族真性層のドーピングは、前記希土類添加物を0.0原子パーセントより大で1.0原子パーセント以下の濃度にドーピングすることを含む、請求項11記載の方法。
  19. 前記希土類添加物は原子番号58以上のランタノイドを含む、請求項11記載の方法。
  20. 前記希土類添加物はセリウム(Ce)、プラセオジム(Pr)、ユウロピウム(EU)、エルビウム(Er)又はツリウム(Tm)からなる群から選ばれるランタノイドを含む、請求項11記載の方法。
JP2010127224A 2009-06-08 2010-06-02 希土類エンハンスト高電子移動度トランジスタ及びその製造方法 Active JP5876212B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/455,933 US8269253B2 (en) 2009-06-08 2009-06-08 Rare earth enhanced high electron mobility transistor and method for fabricating same
US12/455,933 2009-06-08

Publications (2)

Publication Number Publication Date
JP2010283350A true JP2010283350A (ja) 2010-12-16
JP5876212B2 JP5876212B2 (ja) 2016-03-02

Family

ID=43070032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010127224A Active JP5876212B2 (ja) 2009-06-08 2010-06-02 希土類エンハンスト高電子移動度トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US8269253B2 (ja)
JP (1) JP5876212B2 (ja)
DE (1) DE102010023031A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772890B2 (en) * 2008-10-07 2014-07-08 Terasense Group, Inc. Apparatus and method of detecting electromagnetic radiation
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
US8895417B2 (en) 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
US8772910B2 (en) 2011-11-29 2014-07-08 International Business Machines Corporation Doping carbon nanotubes and graphene for improving electronic mobility
US8994032B2 (en) * 2013-03-04 2015-03-31 Translucent, Inc. III-N material grown on ErAIN buffer on Si substrate
US9245991B2 (en) 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
CN103498193B (zh) * 2013-09-26 2016-05-18 西安神光皓瑞光电科技有限公司 一种提高材料晶体质量的外延生长方法
CN103578935B (zh) * 2013-11-20 2016-04-06 北京大学 一种生长高质量全组分可调三元半导体合金的方法
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
TWI656640B (zh) * 2017-09-08 2019-04-11 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
CN110600549B (zh) * 2019-10-21 2023-12-08 重庆麦兜实业有限公司 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291943A (ja) 1990-04-09 1991-12-24 Nec Corp ヘテロ接合型電界効果トランジスタ
JPH06168960A (ja) 1992-11-30 1994-06-14 Fujitsu Ltd Iii−v族化合物半導体装置
JPH10189944A (ja) 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JPH10261614A (ja) 1997-03-19 1998-09-29 Sony Corp 窒化物系化合物半導体の選択エッチング方法および半導体装置
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2006278857A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP2007112633A (ja) * 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
WO2007097264A1 (ja) 2006-02-20 2007-08-30 The Furukawa Electric Co., Ltd. 半導体素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248890A (en) 1989-05-13 1993-09-28 Forschungszentrum Julich Gmbh Valance specific lanthanide doped optoelectronic metal fluoride semiconductor device
US5322813A (en) 1992-08-31 1994-06-21 International Business Machines Corporation Method of making supersaturated rare earth doped semiconductor layers by chemical vapor deposition
US5314547A (en) 1992-09-28 1994-05-24 General Motors Corporation Rare earth slab doping of group III-V compounds
US5847437A (en) 1996-12-23 1998-12-08 National Science Council Rare-earth element-doped III-V compound semiconductor schottky diodes and device formed thereby
TW367626B (en) 1997-11-26 1999-08-21 Nat Science Council Schottky structure with rare earth composite layer and manufacturing method thereof
US6255669B1 (en) 1999-04-23 2001-07-03 The University Of Cincinnati Visible light emitting device formed from wide band gap semiconductor doped with a rare earth element
US8829546B2 (en) 1999-11-19 2014-09-09 Cree, Inc. Rare earth doped layer or substrate for light conversion
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
US20060284282A1 (en) 2003-09-02 2006-12-21 Epitactix Pty Ltd Heterjunction bipolar transistor with tunnelling mis emitter junction
KR101261214B1 (ko) * 2006-05-18 2013-05-06 서울옵토디바이스주식회사 발광 다이오드 제조방법
JP4205119B2 (ja) * 2006-06-27 2009-01-07 シャープ株式会社 ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
US8227328B2 (en) 2006-08-24 2012-07-24 Hongxing Jiang Er doped III-nitride materials and devices synthesized by MOCVD
US20090218589A1 (en) * 2008-03-01 2009-09-03 Goldeneye, Inc. Semiconductor die with reduced thermal boundary resistance

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03291943A (ja) 1990-04-09 1991-12-24 Nec Corp ヘテロ接合型電界効果トランジスタ
JPH06168960A (ja) 1992-11-30 1994-06-14 Fujitsu Ltd Iii−v族化合物半導体装置
JPH10189944A (ja) 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JPH10261614A (ja) 1997-03-19 1998-09-29 Sony Corp 窒化物系化合物半導体の選択エッチング方法および半導体装置
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
JP2005512327A (ja) * 2001-12-03 2005-04-28 クリー インコーポレイテッド へテロ接合トランジスタ及びその製造方法
JP2006278857A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP2007112633A (ja) * 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
WO2007097264A1 (ja) 2006-02-20 2007-08-30 The Furukawa Electric Co., Ltd. 半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US20100308375A1 (en) 2010-12-09
US8269253B2 (en) 2012-09-18
JP5876212B2 (ja) 2016-03-02
DE102010023031A1 (de) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5876212B2 (ja) 希土類エンハンスト高電子移動度トランジスタ及びその製造方法
US9245991B2 (en) Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
KR101620987B1 (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
KR20140013247A (ko) 질화물계 반도체 소자 및 그의 제조 방법
JP7009401B2 (ja) シリコンカーバイド基板に深く注入されたp-型層を有する窒化ガリウム高電子移動度トランジスタ
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
JP6279296B2 (ja) エンハンスメントモードヘテロ接合トランジスタの製造方法
US20120007049A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2010182750A (ja) Iii−v族化合物半導体素子
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20130014850A (ko) 파워소자의 제조방법
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
CN108122966B (zh) 氮化镓基外延结构、半导体器件及其形成方法
KR20230007512A (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
JP2011054809A (ja) 窒化物半導体装置およびその製造方法
KR101041729B1 (ko) AlGaN/GaN 이종접합 구조를 가지는 반도체 기판 및 이를 이용한 이종접합 전계효과 트랜지스터
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2008205199A (ja) GaN系半導体素子の製造方法
KR102402771B1 (ko) 반도체 장치 및 이의 제조 방법
KR20230110537A (ko) 전기적 특성들을 제어하기 위한 전도성 구성요소를 갖는 화합물 반도체 디바이스들
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN115050830A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
KR20150091703A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130403

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140418

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160121

R150 Certificate of patent or registration of utility model

Ref document number: 5876212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250