DE102010023031A1 - Mit Seltenerden verbesserter Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung - Google Patents

Mit Seltenerden verbesserter Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102010023031A1
DE102010023031A1 DE102010023031A DE102010023031A DE102010023031A1 DE 102010023031 A1 DE102010023031 A1 DE 102010023031A1 DE 102010023031 A DE102010023031 A DE 102010023031A DE 102010023031 A DE102010023031 A DE 102010023031A DE 102010023031 A1 DE102010023031 A1 DE 102010023031A1
Authority
DE
Germany
Prior art keywords
layer
group iii
intrinsic
rare earth
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010023031A
Other languages
English (en)
Inventor
Ronald H. Birkhahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102010023031A1 publication Critical patent/DE102010023031A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Gemäß einer Ausführungsform umfasst ein Transistor mit hoher Elektronenbeweglichkeit (HEMT) eine Isolatorschicht, die eine erste intrinsische Gruppe-III-V-Schicht umfasst, die mit einem Seltenerden-Zusatz dotiert ist. Der HEMT umfasst auch eine zweite intrinsische Gruppe-III-V-Schicht, die über der Isolatorschicht gebildet ist und eine Gruppe-III-V-Halbleiterschicht, die über der zweiten intrinsischen Gruppe-III-V-Schicht gebildet ist. In einer Ausführungsform umfasst ein Verfahren zum Herstellen eines HEMT das Bilden einer ersten intrinsischen Gruppe-III-V-Schicht und das Dotieren der ersten intrinsischen Gruppe-III-V-Schicht mit einem Seltenerden-Zusatz, um eine Isolatorschicht zu erzeugen. Das Verfahren umfasst auch das Bilden einer zweiten intrinsischen Gruppe-III-V-Schicht über der Isolatorschicht und ferner das Bilden einer Gruppe-III-V-Halbleiterschicht über der zweite intrinsischen Gruppe-III-V-Schicht. Ein zweidimensionales Elektronengas (2DEG) wird an einer Heteroübergangsschnittstelle der Gruppe-III-V-Halbleiterschicht und der zweiten intrinsischen Gruppe-III-V-Schicht gebildet.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bewegt sich im Allgemeinen auf dem Gebiet der Halbleiterbauteile und ihrer Herstellung. Insbesondere bewegt sich die vorliegende Erfindung auf dem Gebiet der Transistoren mit hoher Elektronenbeweglichkeit und ihrer Herstellung.
  • 2. Hintergrund
  • Viele der momentanen elektronischen Bauteile und Systeme benötigen immer noch schnellere Schaltgeschwindigkeiten und umfangreichere Fähigkeiten zur Handhabung von Leistung. Beispiele derartiger elektronischer Bauteile und Systeme sind Schalt- und Verstärkungsbauteile auf Halbleiterbasis, die beispielsweise bei drahtlosen Kommunikationen wie etwa W-CDMA-Basisstationen (W-CDMA = „Wide Band Code Division Multiple Access”/Breitband-Code-Vielfachzugriff) und Ähnlichem eingesetzt werden.
  • Eine Lösung für den erhöhten Bedarf nach einem Bauteilleistungsvermögen war die Entwicklung und die Implementierung von HEMTs (HEMT = „High Electron Mobility Transistor”/Transistor mit hoher Elektronenbeweglichkeit), wie etwa der Heterostruktur-Feldeffekttransistor beziehungsweise HFET. Bei einem typischen HFET wird ein zweidimensionales Elektronengas (2DEG) an einem Halbleiterheteroübergang erzeugt. Das 2DEG stellt eine sehr dünne Leitungsschicht hochbeweglicher und hochkonzentrierter Ladungsträger dar, die sich leicht frei in den zwei Dimensionen der Leitungsschicht bewegen können, aber eingeschränkt sind hinsichtlich einer Bewegung in einer dritten Dimension senkrecht zu der Leitungsschicht.
  • In der Praxis hängt die Fähigkeit eines HFET, bei einer hohen Frequenz und/oder bei einer hohen Leistung ein gutes Verhalten zu zeigen, zum Teil von der Charakteristik des an dem Halbleiterheteroübergang erzeugten 2DEG ab. Insbesondere dort, wo Ladungsträger nur unzureichend an einem Wegbewegen oder einem Dispergieren von der dünnen Leitungsschicht gehindert sind, beispielsweise durch eine Bewegung senkrecht zu der Leitungsschicht in Richtung des Bauteilsubstrats, wird das Leistungsvermögen des Bauteils nachteilig beeinflusst. Leider zeigen herkömmliche Herangehensweisen bei der HFET Herstellung entweder keine optimale Ladungsträgerbeschränkung auf das 2DEG, sind daran gescheitert, den Einschluss der Ladungsträger zu verbessern oder haben andere unerwünschte Ergebnisse erzeugt, die das Leistungsverhalten des Bauteils negativ beeinflussen.
  • Es besteht demnach ein Bedarf dahingehend, die Nachteile und Mängel in dem Stand der Technik zu beseitigen, indem ein HEMT, wie etwa ein HFET, zur Verfügung gestellt wird, der eine effektivere Eingrenzung der Ladungsträger durch Verhindern einer Ladungsträgermigration aus dem aktiven Bereich des Halbleiters zu verhindern.
  • Kurzer Abriss der Erfindung
  • Transistoren mit hoher Elektronenbeweglichkeit, die mit Seltenen Erden verbessert sind, und Verfahren zur Herstellung derselben, im Wesentlichen gezeigt und/oder beschrieben in Verbindung mit zumindest einer der Figuren und vollständiger dargelegt in den Ansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Blockdiagramm, das einen konventionellen Heterostruktur Feldeffekttransistor (HFET = „Heterostructure Field Effect Transistor”) zeigt.
  • 2A ist ein Blockdiagramm, das eine mit Seltenen Erden verbesserte HFET-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist ein Ablaufdiagramm, das ein Verfahren zum Herstellen eines HFET darstellt, der mit einem Seltenerden-Zusatz dotiert ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung betrifft mit Seltenerden verbesserte Transistoren mit hoher Elektronenbeweglichkeit (HEMT = „High Electron Mobility Transistor”) und ein Verfahren zur Herstellung desselben. Obwohl die Erfindung bezüglich spezieller Ausführungsformen beschrieben ist, können die Prinzipien der Erfindung, wie sie durch die angehängten Ansprüche definiert sind, offensichtlich jenseits der spezifisch beschriebenen Ausführungsform der Erfindung, wie sie hierin beschrieben ist, angewendet werden. Insbesondere sind bei der Beschreibung der vorliegenden Erfindung bestimmte Details weggelassen, um nicht die erfinderischen Aspekte der vorliegenden Erfindung zu verdecken. Die weggelassenen Details liegen innerhalb des Wissens eines einschlägigen Fachmanns.
  • Die Zeichnungen der vorliegenden Anmeldung und die begleitende detaillierte Beschreibung dienen lediglich dazu, Ausführungsformen der Erfindung beispielhaft darzustellen. Um es kurz zu halten, wurden andere Ausführungsformen der Erfindung, welche die Prinzipien der vorliegenden Erfindung verwenden, nicht speziell in der vorliegenden Anmeldung beschrieben und sind nicht speziell durch die vorliegenden Zeichnungen veranschaulicht. Man sollte berücksichtigen, dass, außer wo es anders vermerkt ist, ähnliche oder entsprechende Elemente in den Figuren durch ähnliche oder entsprechende Bezugszeichen angezeigt sind. Darüber hinaus sind die Zeichnungen und die Illustrationen der vorliegenden Anmeldung im Allgemeinen nicht maßstabsgetreu und sind nicht dazu gedacht, tatsächlichen relativen Abmessungen zu entsprechen.
  • 1 ist ein Blockdiagramm, das einen herkömmlichen Heterostruktur-Feldeffekttransistor (HFET = „Heterostructure Field Effect Transistor”) zeigt. Die Struktur 100 in 1 weist ein Substrat 102, eine Pufferschicht 104, eine erste intrinsische GaN-Schicht 106 (GaN Galliumnitrid), die optional einen herkömmlichen Dotierstoff 108 aufweist, eine zweite intrinsische GaN-Schicht 110, ein zweidimensionales Elektronengas (2DEG) 112 und einen HFET 120 aufweist. Das 2DEG 112, das einen Leitungskanal für die Ladungsträger des HFET 120 zur Verfügung stellt, wird an dem Heteroübergang erzeugt, der durch die Schnittstelle des HFET 120 und der zweiten intrinsischen GaN-Schicht 110 gebildet wird.
  • Das 2DEG 112 stellt einen sehr dünnen Leitungskanal dar, der durch hochbewegliche und hochkonzentrierte Ladungsträger bevölkert ist, die sich frei in den zwei Dimensionen des 2DEG 112 bewegen können, aber idealerweise an einer Bewegung in einer dritten Dimension senkrecht zu dem 2DEG 112 gehindert sind, beispielsweise in die erste intrinsische GaN-Schicht 106. Theoretisch könnten die Ladungsträger des 2DEG 112 nahezu perfekt innerhalb des Leitungskanals begrenzt sein, wenn die erste intrinsische GaN-Schicht 106 ausreichend isolierend wäre. Ferner könnte theoretisch eine perfekt gebildete erste intrinsische GaN-Schicht 106 eine adäquat isolierende Schicht erzeugen, um einen Ladungseinschluss sicherzustellen.
  • Gemäß der herkömmlichen Praxis jedoch bringt die Bildung der ersten intrinsischen GaN-Schicht 106 unvermeidlich Defekte in die Gitterstruktur der ersten intrinsischen GaN-Schicht 106 ein (die Defekte sind in 1 nicht gezeigt), was zu einem unerwünschten Ladungsträgerverlust des 2DEG 112 in die erste intrinsische GaN-Schicht 106 führt. Eine konventionelle Maßnahme zum Reduzieren des Ladungsträgerverlusts in die erste intrinsische GaN-Schicht 106 versucht, die dielektrischen Eigenschaften der ersten intrinsischen GaN-Schicht 106 durch Dotieren der ersten intrinsischen GaN-Schicht 106 mit einem herkömmlichen Dotierstoff 108 zu verbessern. Somit wird in einigen konventionellen Ausführungsformen der herkömmliche Dotierstoff 108, der üblicherweise Kohlenstoff, Eisen oder Magnesium umfasst, in die erste intrinsische GaN-Schicht 106 dotiert, wohingegen in anderen herkömmlichen Ausführungsformen keine herkömmlichen Dotierstoffe 108 in der ersten intrinsischen GaN-Schicht 106 vorhanden sind.
  • Obwohl der herkömmliche Dotierstoff 108 eine Neutralisierung der Ladungsträger bewirken kann, die von dem 2DEG 112 stammen, hat jede Art von Dotierstoff, die üblicherweise als herkömmlicher Dotierstoff 108 verwendet wird, eigene, möglicherweise unerwünschte Konsequenzen. Wenn beispielsweise ein herkömmlicher Dotierstoff 108 Kohlenstoff umfasst, kann der Kohlenstoff tiefe Störstellen („deep-level traps”) in der ersten intrinsischen GaN-Schicht 106 bilden, die leitfähig sind, anstatt die dielektrische Barriere zu verstärken, die durch die GaN-Schicht 106 gebildet wird. Wenn alternativ der herkömmliche Dotierstoff 108 Eisen umfasst, kann der In-Kammer-Memoryeffekt von Eisen während der Bildung der ersten intrinsischen GaN-Schicht 106 ein sogenanntes Tailing des herkömmlichen Dotierstoffs 108 bewirken, was es schwierig macht, die Verteilung des herkömmlichen Dotierstoffs 108 in der ersten intrinsischen GaN-Schicht 106 in gewünschter Weise zu steuern.
  • Wenn anstatt Kohlenstoff oder Eisen der herkömmliche Dotierstoff 108 Magnesium umfasst, besteht das Risiko, dass der herkömmliche Dotierstoff 108 aktiviert wird. Die Aktivierung des herkömmlichen Dotierstoffs 108, der Magnesium enthält, kann sich beispielsweise bei einem Erwärmen während eines Ausheilprozesses (Annealingprozess) ergeben und kann dazu führen, dass die erste intrinsische GaN-Schicht 106 in unerwünschter Weise die Eigenschaften eines P-Halbleiters annimmt. Somit werden mit keiner der herkömmlichen Vorgehensweisen zur Vermeidung eines Verlustes an Ladungsträgern des 2DEG 112 in die erste intrinsische GaN-Schicht 106 auf optimale Weise das gewünschte Ergebnis erzielt, das heißt, nicht mit der Verwendung einer undotierten intrinsischen GaN-Schicht 106 oder der Verwendung eines herkömmlichen Dotierstoffs 106, der Kohlenstoff, Eisen oder Magnesium umfasst, um die erste intrinsische GaN-Schicht 106 zu dotieren.
  • Es wird nun Bezug genommen auf 2A. 2A ist ein Blockdiagramm, das eine mit Seltenen Erden verbesserte HFET-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, die erfolgreich die Nachteile und Mängel herkömmlicher Strukturen überwindet. Struktur 200A in 2A umfasst ein Substrat 202, eine Pufferschicht 204, eine Isolierschicht 209a, die aus einer ersten intrinsischen Gruppe-III-V-Schicht 206a gebildet ist, die mit einem Seltenerden-Zusatz 208 dotiert ist, eine zweite intrinsische Gruppe-III-V-Schicht 210a, ein 2DEG 212 und ein HFET 220. Das 2DEG 212, das einen Leitungskanal für die Ladungsträger des HFET 220 zur Verfügung stellt, wird an dem Heteroübergang durch die Schnittstelle des HFET 220 und der zweiten intrinsischen Gruppe III-V-Schicht 210a gebildet.
  • Das Substrat 202 kann ein üblicherweise verwendetes Substratmaterial umfassen, wie etwa beispielsweise Saphir, Silizium oder Siliziumkarbid. Wie in der 2A gezeigt, wird in der vorliegenden Ausführungsform eine erste intrinsische Gruppe-III-V-Schicht 206a über der Pufferschicht 204 gebildet, die selbst über dem Substrat 202 gebildet wird. Es wird festgestellt, dass die vorliegende Ausführungsform lediglich eine Darstellung eines mit Seltenen Erden verbesserten HEMT ist und in anderen Ausführungsformen die Pufferschicht 204 stattdessen nicht verwendet wird. Wo beispielsweise das Substrat 202 ein geeignetes natives Substrat für die erste intrinsische Gruppe-III-V-Schicht 206a ist, kann die Schicht (das heißt die Schicht 206a) direkt auf dem Substrat 202 gebildet werden, was die Pufferschicht 204 vollständig eliminiert. Wo jedoch, wie in der vorliegenden Ausführungsform, die Pufferschicht 204 verwendet wird, kann die Pufferschicht 204 ein beliebiges Material umfassen, das eine geeignete Umgebung für ein Wachstum der ersten intrinsischen Gruppe-III-V-Schicht 206a zur Verfügung stellt. In Fällen, in denen die erste intrinsische Gruppe-III-V-Schicht 206a ein binäres Gruppe-III-V-Halbleitermaterial wie etwa GaN umfasst, kann beispielsweise ein geeignetes Material für eine Pufferschicht 204 GaN, Aluminiumnitrid (AlN) oder Zinkoxid (ZnO) sein.
  • Die erste intrinsische Gruppe III-V-Schicht 206a und die zweite intrinsische Gruppe-III-V-Schicht 210a können jeweils beliebige verschiedene Kombinationen aus Elementen umfassen, die aus den Gruppen III und V des Periodensystems ausgewählt sind. Darüber hinaus können die erste intrinsische Gruppe-III-V-Schicht 206a und die zweite intrinsische Gruppe-III-V-Schicht 210a in einigen Ausführungsformen das gleiche intrinsische Gruppe-III-V-Material umfassen und in anderen Ausführungsformen umfasst jede unterschiedliche intrinsische Gruppe-III-V-Materialien. Beispielsweise kann die erste intrinsische Gruppe-III-V-Schicht 206a und/oder die zweite intrinsische Gruppe III-V-Schicht 210a einen binären Halbleiter wie etwa Indiumnitrid (InN) oder Galliumarsenid (GaAs) oder einen binären Halbleiter mit großer Bandlücke wie etwa GaN, AlN oder beispielsweise Bornitrid (BN) umfassen. Alternativ kann die erste intrinsische Gruppe-III-V-Schicht 206a und/oder die zweite intrinsische Gruppe III-V-Schicht 210a einen ternären Halbleiter wie etwa beispielsweise Aluminiumgalliumnitrid (AlGaN) umfassen.
  • Die erste intrinsische Gruppe-III-V-Schicht 206a ist, wie der Name nahelegt, intrinsisch, beispielsweise aufgrund der Tatsache, dass sie undotiert verbleibt. Wie bei einem intrinsischen Gruppe-III-V-Material ist die erste intrinsische Gruppe-III-V-Schicht 206a nominell isolierend. Aufgrund des weitgehend unvermeidbaren Vorhandenseins von Kristalldefekten jedoch, die beispielsweise während des Epitaxiewachstums der intrinsischen Gruppe-III-V-Schicht 206a erzeugt werden, kann die erste intrinsische Gruppe-III-V-Schicht 206a weniger als optimal isolierend sein, wenn sie implementiert wird, um den Betrieb des HFET 220 zu unterstützen. Im Ergebnis kann die erste intrinsische Gruppe-III-V-Schicht 206a ohne eine Verbesserung ihrer intrinsischen isolierenden Eigenschaften einen Verlust von Ladungsträgern des 2DEG 212 im Zusammenhang mit den Nachteilen des herkömmlichen Standes der Technik ermöglichen.
  • Wie in 2A gezeigt, ist jedoch gemäß der vorliegenden Erfindung die erste intrinsische Gruppe-III-V-Schicht 206a mit einem Seltenerden-Zusatz 208 dotiert, um eine Isolatorschicht 209a zu erzeugen, um vorteilhafterweise einen Verlust von Ladungsträgern weg von dem 2DEG 212 zu reduzieren. Der Ausdruck „Seltene Erden” kann auf mehr als eine Weise interpretiert werden, wie es üblicherweise in dem Fachgebiet erfolgt. Folglich wird für den Zweck der vorliegenden Erfindung ein Seltenerden-Element als ein Mitglied der Lanthaniden- oder Actiniden-Reihen definiert, ausschließlich jeweils Lanthan und Actinium. Mit anderen Worten, ein Seltenerden-Element, wie es hier verwendet wird, bezieht sich auf eines der Elemente mit den zugeordneten Atomzahlen Achtundfünfzig (58) bis einschließlich Einundsiebzig (71) und mit den Atomzahlen Neunzig (90) bis einschließlich Einhundertdrei (103).
  • Ein Seltenerden-Zusatz 208 kann eines oder mehrere der oben beschriebenen Seltenerden-Elemente umfassen. Dies bedeutet, ein Seltenerden-Zusatz kann ein einzelnes, im Wesentlichen reines Seltenerden-Element wie etwa Cer (Ce), Praseodym (Pr), Europium (Eu), Erbium (Er) oder Thulium (Tm) oder eine Kombination beispielsweise zweier oder mehrerer im Wesentlichen reiner Seltenerden-Elemente sein. Obwohl eine optimale Konzentration für den Seltenerden-Zusatz 208 in der intrinsischen ersten Gruppe-III-V-Schicht 206a gemäß der spezifischen Implementationsdetails der Struktur 200A variieren kann, kann in einigen Ausführungsformen eine effektive Konzentration des Seltenerden-Zusatzes 208 beispielsweise mehr als 0,0 Atomprozent und weniger als 1,0 Atomprozent betragen.
  • Der Nutzen und die Vorteile der vorliegenden Erfindung werden nun unter Bezugnahme auf die 2B und 3 weiter beschrieben.
  • 2B zeigt ein spezifischeres Beispiel der mit Seltenerden verbesserten HFET-Struktur der 2A gemäß einer Ausführungsform der vorliegenden Erfindung, wohingegen 3 ein Ablaufdiagramm 300 zeigt, das die Schritte gemäß einer Ausführungsform der vorliegenden Erfindung eines Verfahrens zur Herstellung eines mit einem Seltenerden-Zusatz dotierten HFET beschreibt. Bestimmte Details und Merkmale, die für den einschlägigen Fachmann offensichtlich sind, wurden in dem Ablaufdiagramm 300 weggelassen. Beispielsweise kann ein Schritt einen oder mehrere Unterschritte umfassen oder kann eine spezielle Ausrüstung oder Materialien erfordern, wie es in der Technik bekannt ist. Während die Schritte 310 bis 350, wie sie in dem Ablaufdiagramm 300 angezeigt sind, ausreichend sind, um eine Ausführungsform der vorliegenden Erfindung zu beschreiben, können andere Ausführungsformen der Erfindung Schritte verwenden, die sich von den in dem Ablaufdiagramm 300 gezeigten unterscheiden.
  • Die Struktur 200B in 2B entspricht im Allgemeinen der Struktur 200A in 2A und umfasst ein Substrat 202, eine Pufferschicht 204, einen Seltenerden-Zusatz 208 und ein 2DEG 212, alle in der vorhergehenden Figur gezeigt. Zusätzlich umfasst die Struktur 200B eine Isolatorschicht 209b, die eine erste intrinsische GaN-Schicht 200b aufweist, die mit einem Seltenerden-Zusatz 208 dotiert ist, sowie eine zweite intrinsische GaN-Schicht 210b, die über der Isolatorschicht 209b gebildet ist, entsprechend jeweils der Isolatorschicht 209a, die eine erste intrinsische Gruppe-III-V-Schicht 206a aufweist, die mit einem Seltenerden-Zusatz 208 dotiert ist und eine zweite intrinsische Gruppe-III-V-Schicht 210a, die über der Isolatorschicht 209a in 2A gebildet ist. Auch in 2B gezeigt sind die AlGaN-Schicht 222, die über der zweiten intrinsischen GaN-Schicht 210b gebildet ist, um ein 2DEG 212 bei einer Heteroübergang-Schnittstelle der AlGaN-Schicht 222 und der zweiten intrinsischen GaN-Schicht 210b zu erzeugen, sowie ein Source-Kontakt 222, ein Drain-Kontakt 226 und ein Gate-Kontakt 228. Insgesamt entsprechen die AlGaN-Schicht 222, der Source- Kontakt 224, der Drain-Kontakt 226 und der Gate-Kontakt 228 dem HFET 220 in 2A.
  • Beginnend mit Schritt 310 des Ablaufdiagramms 300 und unter Bezugnahme auf 2B umfasst der Schritt 310 des Ablaufdiagramms 300 das Bilden einer ersten intrinsischen Schicht aus einem binären Gruppe-III-V-Halbleitermaterial über einem Substrat oder optional über einer über dem Substrat gebildeten Pufferschicht. In 2B entspricht der Schritt 310 dem Bilden einer ersten intrinsischen GaN-Schicht 210b über einem Substrat 202 oder optional über einer Pufferschicht 204, die über dem Substrat 202 gebildet ist. Nachdem es momentan kein. verfügbares natives Substrat für die Bildung von GaN gibt, kann die Implementierung der in 2B gezeigten Ausführungsform heutzutage eine Pufferschicht 204 aufweisen. Es ist jedoch vorgesehen, dass, wenn ein geeignetes Substrat zur Bildung von GaN entwickelt ist, einige Ausführungsformen der vorliegenden Erfindung entsprechend der Struktur 2B keine Pufferschicht 204 aufweisen können.
  • Obwohl die vorliegende Ausführungsform die erste intrinsische Schicht als eine darstellt, die einen binären Gruppe-III-V-Halbleiter umfasst, z. B. GaN, kann die erste intrinsische Schicht generell ein beliebiges geeignetes Gruppe-III-V-Material umfassen. Die erste intrinsische Schicht, zum Beispiel die erste intrinsische GaN-Schicht 206b in 2B, kann in Schritt 310 unter Verwendung einer beliebigen herkömmlichen Produktionstechnik gebildet werden. Beispielsweise kann die erste intrinsische GaN-Schicht 206b unter Verwendung molekularer Strahlepitaxy (MBE = „Molecular Beam Epitaxy”), metallorganischer Gasphasenabscheidung (MOCVD = „Metal-Organic Chemical Vapor Deposition”) oder Hydridgasphasenepitaxie. (HVPE = „Hydride Vapor Phase Epitaxy”) gebildet werden, um einige geeignete Bildungstechniken zu nennen.
  • Es wird fortgefahren mit Schritt 320 der 3. Schritt 320 des. Ablaufdiagramms 300 umfasst das Dotieren der ersten intrinsischen Schicht mit einem Seltenerden- Zusatz, um eine Isolatorschicht herzustellen. Unter erneuter Bezugnahme auf 2B entspricht Schritt 320 dem Dotieren der ersten intrinsischen GaN-Schicht 206b mit einem Seltenerden-Zusatz 208, um die Isolatorschicht 209b herzustellen. Das Dotieren der ersten intrinsischen GaN-Schicht 209b mit einem Seltenerden-Zusatz 208 kann in situ oder beispielsweise durch Ionenimplantation vor sich gehen. Eine effektive Dotierkonzentration des Seltenerden-Additivs 208 zum Herstellen der Isolatorschicht 209b aus der ersten intrinsischen GaN-Schicht 206b kann Seltenerden-Zusatzkonzentrationen beispielsweise von 0,0 Atomprozent bis zu einschließlich 1,0 Atomprozent umfassen.
  • Der Schritt 330 des Ablaufdiagramms 300 umfasst das Bilden einer zweiten intrinsischen Schicht aus einem binären Gruppe-III-V-Halbleitermaterial über der Isolatorschicht. In der Ausführungsform der 2B entspricht der Schritt 330 dem Bilden der zweiten intrinsischen GaN-Schicht 210b über der Isolatorschicht 209b. Obwohl die vorliegende Ausführungsform die zweite intrinsische Schicht des Schritts 330 so darstellt, dass sie einen binären Gruppe-III-V-Halbleiter umfasst, beispielsweise die zweite intrinsische GaN-Schicht 210b, kann generell die zweite intrinsische Schicht ein beliebiges geeignetes Gruppe-III-V-Halbleitermaterial umfassen und kann beispielsweise einen ternären Gruppe-III-V-Halbleiter aufweisen.
  • Es wird mit Schritt 340 des Ablaufdiagramms 300 fortgefahren. Der Schritt 340 umfasst das Bilden einer ternären Gruppe-III-V-Halbleiterschicht über der zweiten intrinsischen Schicht. Der Schritt 340 entspricht der Bildung einer AlGaN-Schicht 222 über der zweiten intrinsischen GaN-Schicht 210b, wie in 2B gezeigt. Wie ferner in 2B gezeigt, kann die Kombination der AlGaN-Schicht 222 und der zweiten intrinsischen GaN-Schicht 210b eine Erzeugung eines 2DEG 212 an einem Heteroübergang ergeben, der durch deren Schnittstellen gebildet wird. Nochmals, obwohl die vorliegende Ausführungsform die Bildung einer ternären Gruppe-III-V-Halbleiterschicht, z. B. der AlGaN-Schicht 222 in Schritt 340 anführt, kann generell der Schritt 340 die Bildung einer beliebigen geeigneten Gruppe-III- V-Halbleiterschicht umfassen, die in Kombination mit der darunterliegenden zweiten intrinsischen Schicht, die in Schritt 330 gebildet wird, in der Lage ist, ein 2DEG 212 an deren Heteroübergangsschnittstellen zu erzeugen.
  • Nachfolgend dem Schritt 340 fährt die Herstellung einer mit Seitenerden verbesserten HFET-Struktur 200B mit der Bildung von Gate-, Source- und Drain-Kontakten über der ternären Gruppe-III-V-Halbleiterschicht in Schritt 350 fort. Es wird nun wiederum Bezug genommen auf 2B. Der Schritt 350 entspricht der Bildung des Gate-Kontakts 228, des Source-Kontakts 224 und des Drain-Kontakts 226 über der AlGaN-Schicht 222. Als Ergebnis der Schritte 310 bis 350, die in dem Ablaufdiagramm 300 der 3 gezeigt sind, wird ein HFET beziehungsweise generell eine HEMT-Struktur zur Verfügung gestellt, die einen reduzierten Verlust an Ladungsträgern zeigt. Obwohl es nicht ausdrücklich in Verbindung mit dem Ablaufdiagramm 300 beschrieben wurde, können andere Ausführungsformen des vorliegenden Verfahrens zusätzliche Prozesse aufweisen, wie etwa beispielsweise ein Ausheilen („annealing”). Das Ausheilen ist insbesondere bei Ausführungsformen wünschenswert, bei denen eine Dotierung der ersten intrinsischen Schicht mit einem Seitenerden-Zusatz zur Erzeugung einer Isolatorschicht in Schritt 320 durch Ionenimplantation vorgenommen wird.
  • Aus der obigen Beschreibung der Erfindung ist es offenkundig, dass verschiedene Techniken zum Implementieren der Konzepte der vorliegenden Erfindung verwendet werden können, ohne von dessen Geltungsbereich abzuweichen. Darüber hinaus würde, während die Erfindung unter spezieller Bezugnahme auf bestimmte Ausführungsformen beschrieben worden ist, eineinschlägiger Fachmann erkennen, dass Veränderungen in Form und Detail vorgenommen werden können, ohne von dem Geist und dem Geltungsbereich der Erfindung abzuweichen. Die beschriebenen Ausführungsformen sind in allen Aspekten als veranschaulichend und nicht beschränkend zu erachten. Es versteht sich, dass die Erfindung nicht auf die bestimmten hier beschriebenen Ausführungsformen beschränkt ist, sondern für viele Umgestaltungen, Modifikationen und Ersetzungen geeignet ist, ohne von dem Geltungsbereich der Erfindung abzuweichen.

Claims (20)

  1. Transistor mit hoher Elektronenbeweglichkeit (HEMT), umfassend: eine Isolatorschicht, die eine erste intrinsische Gruppe-III-V-Schicht umfasst, die mit einem Seltenerden-Zusatz dotiert ist; eine zweite intrinsische Gruppe-III-V-Schicht, die über der Isolatorschicht gebildet ist; eine Gruppe-III-V-Halbleiterschicht, die über der zweiten intrinsischen Gruppe-III-V-Schicht gebildet ist.
  2. HEMT nach Anspruch 1, wobei die Gruppe-III-V-Halbleiterschicht und die zweite intrinsische Gruppe-III-V-Schicht einen Heteroübergang bilden.
  3. HEMT nach Anspruch 1, wobei die erste intrinsische Gruppe-III-V-Schicht unter Verwendung einer Technik gebildet ist, die aus der Gruppe ausgewählt ist, die aus Molekularstrahlepitaxy (MBE), metallorganischer Gasphasenabscheidung (MOCVD) und Hydridgasphasenepitaxie (HVPE) besteht.
  4. HEMT nach Anspruch 1, wobei die Gruppe-III-V-Halbleiterschicht einen ternären Gruppe-III-V-Halbleiter umfasst.
  5. HEMT nach Anspruch 1, wobei die Gruppe-III-V-Halbleiterschicht Aluminiumgalliumnitrid (AlGaN) umfasst.
  6. HEMT nach Anspruch 1, wobei die zweite intrinsische Gruppe-III-V-Schicht einen binären Gruppe-III-V-Halbleiter umfasst.
  7. HEMT nach Anspruch 1, wobei die zweite intrinsische Gruppe-III-V-Schicht Galliumnitrid (GaN) umfasst.
  8. HEMT nach Anspruch 1, wobei die Isolatorschicht den Seltenerden-Zusatz mit einer Konzentration umfasst, die größer als 0,0 Atomprozent und kleiner oder gleich 1,0 Atomprozent ist.
  9. HEMT nach Anspruch 1, wobei der Seltenerden-Zusatz ein Lanthanid mit einer Atomzahl von Achtundfünfzig oder größer umfasst.
  10. HEMT nach Anspruch 1, wobei der Seltenerden-Zusatz ein Lanthanid umfasst, das aus der Gruppe ausgewählt ist, die aus Cer (Ce), Praseodym (Pr), Europium (Eu), Erbium (Er) und Thulium (Tm) besteht.
  11. Verfahren zum Herstellen eines Transistors mit hoher Elektronenbeweglichkeit (HEMT), wobei das Verfahren umfasst: Bilden einer ersten intrinsischen Gruppe-III-V-Schicht; Dotieren der ersten intrinsischen Gruppe-III-V-Schicht mit einem Seltenerden-Zusatz, um eine Isolatorschicht zu erzeugen; Bilden einer zweiten intrinsischen Gruppe-III-V-Schicht über der Isolatorschicht; Bilden einer Gruppe-III-V-Halbleiterschicht über der zweiten intrinsischen Gruppe-III-V-Schicht.
  12. Verfahren nach Anspruch 11, ferner umfassend das Bilden eines Heteroübergangs aus der Gruppe-III-V-Halbleiterschicht und der zweiten intrinsischen Gruppe-III-V-Schicht.
  13. Verfahren nach Anspruch 11, wobei das Bilden der ersten intrinsischen Gruppe-III-V-Schicht unter Verwendung einer Technik durchgeführt wird, die aus der Gruppe ausgewählt ist, die aus Molekularstrahlepitaxie (MBE), metallorganischer Gasphasenabscheidung (MOCVD) und Hydridgasphasenepitaxie (HVPE) besteht.
  14. Verfahren nach Anspruch 11, wobei die Gruppe-III-V-Halbleiterschicht einen ternären Gruppe-III-V-Halbleiter umfasst.
  15. Verfahren nach Anspruch 11, wobei die Gruppe-III-V-Halbleiterschicht Aluminiumgalliumnitrid (AlGaN) umfasst.
  16. Verfahren nach Anspruch 11, wobei die zweite intrinsischen Gruppe-III-V-Schicht einen binären Gruppe-III-V-Halbleiter umfasst.
  17. Verfahren nach Anspruch 11, wobei die zweite intrinsische Gruppe-III-V-Schicht Galliumnitrid (GaN) umfasst.
  18. Verfahren nach Anspruch 11, wobei das Dotieren der ersten intrinsischen Gruppe-III-V-Schicht das Dotieren mit dem Seltenerden-Zusatz mit einer Konzentration umfasst, die größer als 0,0 Atomprozent und kleiner oder gleich 1,0 Atomprozent beträgt.
  19. Verfahren nach Anspruch 11, wobei der Seltenerden-Zusatz ein Lanthanid mit der Atomzahl Achtundfünfzig oder größer umfasst.
  20. Verfahren nach Anspruch 11, wobei der Seltenerden-Zusatz ein Lanthanid umfasst, das aus der Gruppe ausgewählt ist, die aus Cer (Ce), Praseodym (Pr), Europium (Eu), Erbium (Er) und Thulium (Tm) besteht.
DE102010023031A 2009-06-08 2010-06-08 Mit Seltenerden verbesserter Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung Withdrawn DE102010023031A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/455,933 2009-06-08
US12/455,933 US8269253B2 (en) 2009-06-08 2009-06-08 Rare earth enhanced high electron mobility transistor and method for fabricating same

Publications (1)

Publication Number Publication Date
DE102010023031A1 true DE102010023031A1 (de) 2010-12-16

Family

ID=43070032

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010023031A Withdrawn DE102010023031A1 (de) 2009-06-08 2010-06-08 Mit Seltenerden verbesserter Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US8269253B2 (de)
JP (1) JP5876212B2 (de)
DE (1) DE102010023031A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772890B2 (en) * 2008-10-07 2014-07-08 Terasense Group, Inc. Apparatus and method of detecting electromagnetic radiation
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
US8895417B2 (en) 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
US8772910B2 (en) 2011-11-29 2014-07-08 International Business Machines Corporation Doping carbon nanotubes and graphene for improving electronic mobility
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置
US8994032B2 (en) * 2013-03-04 2015-03-31 Translucent, Inc. III-N material grown on ErAIN buffer on Si substrate
US9245991B2 (en) * 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
CN103498193B (zh) * 2013-09-26 2016-05-18 西安神光皓瑞光电科技有限公司 一种提高材料晶体质量的外延生长方法
CN103578935B (zh) * 2013-11-20 2016-04-06 北京大学 一种生长高质量全组分可调三元半导体合金的方法
US9142406B1 (en) * 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
TWI656640B (zh) * 2017-09-08 2019-04-11 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
DE102018108604A1 (de) * 2018-04-11 2019-10-17 Aixtron Se Nukleationsschicht-Abscheideverfahren
CN110600549B (zh) * 2019-10-21 2023-12-08 重庆麦兜实业有限公司 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248890A (en) 1989-05-13 1993-09-28 Forschungszentrum Julich Gmbh Valance specific lanthanide doped optoelectronic metal fluoride semiconductor device
JP2606405B2 (ja) 1990-04-09 1997-05-07 日本電気株式会社 ヘテロ接合型電界効果トランジスタ
US5322813A (en) 1992-08-31 1994-06-21 International Business Machines Corporation Method of making supersaturated rare earth doped semiconductor layers by chemical vapor deposition
US5314547A (en) 1992-09-28 1994-05-24 General Motors Corporation Rare earth slab doping of group III-V compounds
JP3224437B2 (ja) 1992-11-30 2001-10-29 富士通株式会社 Iii−v族化合物半導体装置
US5847437A (en) 1996-12-23 1998-12-08 National Science Council Rare-earth element-doped III-V compound semiconductor schottky diodes and device formed thereby
JPH10189944A (ja) 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP3546634B2 (ja) 1997-03-19 2004-07-28 ソニー株式会社 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法
TW367626B (en) 1997-11-26 1999-08-21 Nat Science Council Schottky structure with rare earth composite layer and manufacturing method thereof
JP2000243947A (ja) * 1999-02-19 2000-09-08 Sharp Corp 窒化物系化合物半導体装置
US6255669B1 (en) * 1999-04-23 2001-07-03 The University Of Cincinnati Visible light emitting device formed from wide band gap semiconductor doped with a rare earth element
US8829546B2 (en) 1999-11-19 2014-09-09 Cree, Inc. Rare earth doped layer or substrate for light conversion
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
CN1864268A (zh) 2003-09-02 2006-11-15 埃皮泰克帝斯克有限公司 具有隧道式mis发射结的异质结双极晶体管
JP2006278857A (ja) * 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP2007112633A (ja) * 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
KR101261214B1 (ko) * 2006-05-18 2013-05-06 서울옵토디바이스주식회사 발광 다이오드 제조방법
JP4205119B2 (ja) * 2006-06-27 2009-01-07 シャープ株式会社 ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
US8227328B2 (en) 2006-08-24 2012-07-24 Hongxing Jiang Er doped III-nitride materials and devices synthesized by MOCVD
US20090218589A1 (en) * 2008-03-01 2009-09-03 Goldeneye, Inc. Semiconductor die with reduced thermal boundary resistance

Also Published As

Publication number Publication date
US20100308375A1 (en) 2010-12-09
JP2010283350A (ja) 2010-12-16
US8269253B2 (en) 2012-09-18
JP5876212B2 (ja) 2016-03-02

Similar Documents

Publication Publication Date Title
DE102010023031A1 (de) Mit Seltenerden verbesserter Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung
EP2465142B1 (de) Halbleiterstruktur
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE102016109876B4 (de) Verfahren zum Herstellen eines HEMT-Transistors und HEMT-Transistor mit verbesserter Elektronenmobilität
DE102013105701B4 (de) Verbindungshalbleiterbauteil, das Galliumnitrid-Gatestrukturen aufweist, und Verfahren
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102013010487A1 (de) Gruppe III-Nitrid-Transistor unter Verwendung einer wiederaufgewachsenen Struktur
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE112010001557T5 (de) Dotierungsdiffusionsverfahren an GaN-Pufferschichten
EP2248192A1 (de) Optoelektronischer halbleiterkörper mit tunnelübergang und verfahren zur herstellung eines solchen
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102013223414A1 (de) Ein pseudomorphischer Transistor mit hoher Elektronenmobilität, welcher eine dotierte Niedrig-Temperatur Pufferschicht aufweist
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE102006058324A1 (de) Feldeffekttransistor
DE102015000190A1 (de) Dotierter Gallium-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE112017008243T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112017007595T5 (de) Verfahren zur herstellung einer halbleitereinheit
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE112022005035T5 (de) Management elektrischer felder in halbleitervorrichtungen
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R120 Application withdrawn or ip right abandoned