JP4714583B2 - エピタキシャル成長方法 - Google Patents
エピタキシャル成長方法 Download PDFInfo
- Publication number
- JP4714583B2 JP4714583B2 JP2005511461A JP2005511461A JP4714583B2 JP 4714583 B2 JP4714583 B2 JP 4714583B2 JP 2005511461 A JP2005511461 A JP 2005511461A JP 2005511461 A JP2005511461 A JP 2005511461A JP 4714583 B2 JP4714583 B2 JP 4714583B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molecular beam
- compound semiconductor
- group
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Vapour Deposition (AREA)
Description
図6に示すHEMT構造は、InPからなる半絶縁性基板101上に、ノンドープのInAlAs層(バッファ層)102,ノンドープのInGaAs層(電子走行層)103,ノンドープのInAlAs層(スペーサ層)104,n型不純物をドーピングしたInAlAs層(電子供給層)105,ノンドープのInAlAs層(スペーサ層)106,ノンドープのInP層(エッチストッパー層)107,n型不純物をドーピングしたInAlAs層(抵抗低減層)108,n型不純物をドーピングしたInGaAs層(抵抗低減層)109が積層されてなる。
なお、n型InAlAs層108およびn型InGaAs層109はエッチングにより分割され、エッチングされた領域からはInP層107が露出する。また、分割されたInGaAs層109上にはソース電極またはドレイン電極となるオーミック電極110,111が形成され、露呈されたInP層107上にはゲート電極となるショットキー電極が形成されている。
上述したHEMT構造において、InP層107のエッチング速度(燐酸系やクエン酸系のエッチャント)は、InAlAs層108やInGaAs層109のエッチング速度に比較して数10分の1から数100分の1であるため、エッチャントによる浸食は少なく非常に高い選択性が得られる。したがって、InP層107より下のInAlAs層105,106までエッチングが進行してしまい、HEMTの高周波特性などのデバイス特性が低下するのを防止する役割を果たしている。
また、上述したHEMT構造においては、InAlAs層106,108とInP層107の境界で、V族元素の異なるヘテロ接合界面(以下、ヘテロ界面と称する)が形成されることとなる。このようなヘテロ接合を利用したデバイスでは、そのヘテロ界面における原子の組成分布の急峻性および平坦性がデバイス特性を大きく左右する。例えば、このヘテロ界面を形成するにあたり、形成条件が悪く、InP層107にAsが混入したり、界面にAsとPの混合した遷移層が形成されたりすると、エッチストッパー層としてのInP層107の選択性が著しく低下してしまうことがある。
また、InP層107をエッチストッパー層として用いる場合は、InP層107の膜厚は薄いほどよく、通常3〜6nm程度の膜厚とされる。このようにInP層107を非常に薄く形成する場合は、特にヘテロ界面の形成条件がInP層107の選択性に及ぼす影響が大きくなるため、ヘテロ界面の形成条件を最適化することが重要となる。
そこで、MOCVD法によるHEMTの形成については、InAlAs層107やInGaAs層108等をエッチングする際にInP層107のエッチングされる密度が所定値以下となるように、InP層107を成長させる際の原料ガスの供給量を調整するようにしている(例えば、特開平11−266009号公報)。
ところで、MBE法によるHEMTの形成では、分子線源に設けられたシャッターおよびバルブのON/OFFにより、各半導体層の形成に応じて原料となる元素の分子線の照射を制御している。図7は、従来のエピタキシャル成長方法によりInAlAs層とInP層とのヘテロ界面を形成するときの原料供給手順を示すタイミングチャートである。工程AでIn,Al,Asの分子線を照射することでInAlAs層を形成し、工程BでIn,Pの分子線を照射することでInP層を形成する。なお、In分子線は停止することなく照射され、As分子線とP分子線の照射を同時に切り替えることで、InAlAs層とInP層とを連続して形成している。
このとき、MBE法ではMOCVD法のようなガスの流れがないことから、供給される分子線の切り替えは瞬時にできているものと考えられている。実際に、III族元素の分子線(例えばAl分子線)について見ると、工程Bにおいて基板に供給される分子線強度はシャッターの駆動時間(通常1秒以下)に対応して1%以下となることが確認されている。
これに対して、V族元素(As)はIII族元素に比べると蒸気圧が高いため、分子線の供給を停止した後も成長室内にその分子が残留し、ヘテロ界面を形成する際に元素の混合が起こりやすいことが判明した。しかしながら、この残留V族分子を考慮して成長条件(ヘテロ界面の形成条件)を決めていないめ、分子線源のバルブの開閉速度やシャッターの動作状態が変わると、残留V族元素の量(残留V族元素の分子線強度)に対応してInAlAs層やInGaAs層とInP層とのヘテロ界面の特性が微妙に変化した。また、このようにしてHEMTのエッチストッパー層としてのInP層を形成すると、選択性が低下してしまうという不具合があった。
本発明は、上記課題を解決するために、MBE法によるエピタキシャル成長におけるV族元素の切り替え時の残留V族元素量に着目してなされたもので、安定した特性を有するヘテロ界面の形成、ひいては高い選択性を持ったInPエッチストッパー層の形成を実現するエピタキシャル成長方法を提案することを目的とする。
また、分子線エピタキシャル成長法によりIII−V族系化合物半導体のヘテロ接合を有する半導体薄膜を形成するエピタキシャル成長方法であって、少なくとも一種類以上のIII族元素の分子線と第1のV族元素の分子線とを照射して第1の化合物半導体層を形成する第1の工程と、前記III族元素の分子線と前記第1のV族元素の分子線の照射を停止するとともに、第2のV族元素の分子線を照射し、前記第1のV族元素の供給量が前記第1の工程における供給量の1/10以下となるまで成長を中断する第2の工程と、さらに、少なくとも一種類以上のIII族元素の分子線を照射して前記第1の化合物半導体層上に前記第1の化合物半導体とは異なる第2の化合物半導体層を形成する第3の工程と、を備えるようにしたものである。ここで、第2の工程ではV族元素の分子線は照射されているが、III族元素の分子線は照射されないのでエピタキシャル層の成長は中断される。これにより、第3の工程で第2の化合物半導体層の形成を開始する当初から第2のV族元素を所望の分子線強度で供給することができるので、第2の化合物半導体層への第1のV族元素の混入量をさらに低減できる。
また、前記第1の化合物半導体層をInAlAs層またはInGaAs層とし、前記第2の化合物半導体層をInP層またはInGaP層とするようにした。すなわち、InAlAs層またはInGaAs層上にInP層をエッチストッパー層として形成してHEMTを作成する場合に有効である。また、形成する化合物半導体層を反対にして、前記第1の化合物半導体層をInP層またはInGaP層とし、前記第2の化合物半導体層をInAlAs層またはInGaAs層とする場合にも適用できる。
以下に、本発明を完成するに至った経緯について、InAlAs層上にInP層を形成する場合を例に挙げて説明する。
初めに、InP基板上にInAlAs層を成長させた後、成長室内に残留したバックグランドのAs分子が、InP層を成長させる際にInP層へ取り込まれることに着目し、取り込まれたAsの量とInP層(Asが混入している)のエッチング速度の関係を調べた。具体的には、As分子線源のバルブを閉めるときの開度(バルブの開閉速度)を調整することによりバックグランドに対応するAsの分子線強度を変えてInP層を成長させ、そのときのAs混入量とInP(As混入)層の燐酸系のエッチャントに対するエッチング速度の関係を調べた。
図3にAs混入量とInP層のエッチング速度の関係を示す。例えば、3nm厚のInP層をエッチストッパー層として用いる場合、燐酸系エッチャントに対する耐性を30秒以上得ようとすると、エッチング速度は0.1nm/秒よりも低いことが要求される。この場合、図3よりInP層に混入されるAsの量としては組成にして0.05以下としなければならないこととなる。望ましくは、InP層に混入されるAsの量を0.02以下とすればエッチング速度は0.05nm/秒以下となるので、InP層をエッチストッパー層として用いたときにより高い選択性を得ることができる。
次に、MBE装置のシャッターおよびバルブの開閉にともなう、AsおよびPの分子線強度の変化を調べた。図4はAs分子線を供給・停止したときの分子線強度の変化を示す説明図で、図5はP分子線を供給・停止したときの分子線強度の変化を示す説明図である。なお、時間軸の10secにおいてシャッターおよびバルブを開いて分子線の供給を開始し、30secにおいてシャッターおよびバルブを閉じて分子線の供給を停止している。
図4からAs分子線の強度は分子線の供給を停止した後約1secで約1/14となり、約10secで1/50以下となる。一方、図5からP分子線の強度は分子線の供給を停止した後約1secで約1/7となり、約10secで1/100以下となる。これより、V族元素は蒸気圧が高いために分子線の供給を停止した後も成長室内にその分子が成長時の供給量に対して数%残留し、ヘテロ界面を形成する際に元素の混合が起こりやすいことがわかる。また、P分子線の供給においては、所望の分子線強度となるまでに数secを要している。
さらに、InAlAs層上にInP層を形成する場合のプロセスを検討して、ヘテロ界面の遷移層の厚さとAs混入量の関係を実験により解析して、最適のヘテロ界面形成プロセスを求めることを目的として実験を行った。そして、As分子線強度がInAlAs層成長時の供給量に対して1/10以下となった後にInP層の成長を開始することでAs混入量は組成にして0.05以下となることを突き止め、本発明を完成するに至った。
本発明によれば、分子線エピタキシャル成長法によりIII−V族系化合物半導体のヘテロ接合を有する半導体薄膜を形成するエピタキシャル成長方法であって、少なくとも一種類以上のIII族元素の分子線と第1のV族元素の分子線とを照射して第1の化合物半導体層を形成する第1の工程と、前記III族元素の分子線と前記第1のV族元素の分子線の照射を停止し、前記第1のV族元素の供給量が前記第1の工程における供給量の1/10以下となるまで成長を中断する第2の工程と、少なくとも一種類以上のIII族元素の分子線と第2のV族元素の分子線とを照射して前記第1の化合物半導体層上に前記第1の化合物半導体とは異なる第2の化合物半導体層を形成する第3の工程と、を備えるようにしたので、第2の化合物半導体層への第1のV族元素の混入量を所定値以下(例えば組成にして0.05以下)とすることができる。
したがって、本発明のエピタキシャル成長方法により、HEMT構造におけるエッチストッパー層としてのInP層を形成した場合、非常に高い選択性が得られるので精細なエッチングが可能となる。
図2は、本発明に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。
図3は、As混入量とInP層のエッチング速度の関係を示す説明図である。
図4は、As分子線を供給・停止したときの分子線強度の変化を示す説明図である。
図5は、P分子線を供給・停止したときの分子線強度の変化を示す説明図である。
図6は、一般的なHEMT構造の断面図である。
図7は、従来技術に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。
発明を実施するため最良の形態
以下に本発明の好適な実施形態を図面に基づいて具体的に説明する。
図1は、本実施形態に係る半導体薄膜であり、MBE法によりInP基板10上にInAlAs層20を成長させ、さらにその上にInP層30を成長させて形成される。このInAlAs層20とInP層とのヘテロ界面は、図6に示すHEMT構造のInAlAs層106とInP層107とのヘテロ界面に相当する。
図2は本発明に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。まず、タイミングT0でIn,Al,As分子線の照射を開始してInP基板10上にInAlAs層20を成長させ、タイミングT1でIn,Al,As分子線の照射を停止して200nm厚のInAlAs層20を形成した(工程a)。
次いで、タイミングT1でIn,Al,As分子線の照射を停止すると同時にP分子線の照射を開始し、As分子線強度が工程aにおけるAs分子線強度の1/10となる時間(例えば30sec)だけ成長を中断した(工程b)。この工程bにおいては、P分子線は照射されているがIn分子線は照射されていないのでInP層30は形成されない。また、図5よりPの供給量が所望の分子線強度となるまでに数secを要するが、As分子線の停止と同時にP分子線の照射を開始することで工程cでは開始当初から所望の分子線強度でP分子線を供給することができる。
次いで、タイミングT2でIn分子線の照射を開始することでInP層30の成長を開始し、タイミングT3でIn,P分子線の照射を停止して3.0nm厚のInP層30を形成した(工程c)。
上述した方法により得られた半導体薄膜について、燐酸系のエッチャントを用いてエッチング処理を行い、InP層30がなくなるまでのエッチング時間を測定してInP層30のエッチング耐性を評価した。その結果、40秒まではInP層30の表面に変化がなく、45秒で表面が白濁して、50秒で完全に除去された。すなわち、本実施形態に係るInP層30のエッチング速度は0.06nm/secであり、図3よりInP層30へのAs混入量は組成にして0.025程度と推定された。このように、本発明に係るエピタキシャル成長方法によれば、InP層30へのAs混入量がInP層30のエッチング耐性に影響を与えない程度まで低減されるので、エッチストッパー層としてのInP層30は非常に高い選択性を有するようになる。
次に、比較例として、従来技術により形成された半導体薄膜について説明する。図7は従来技術に係るエピタキシャル成長方法による原料供給手順を示すタイミングチャートである。
まず、タイミングt0でIn,Al,As分子線の照射を開始してInP基板10上にInAlAs層20を成長させ、タイミングt1でAl,As分子線の照射を停止して200nm厚のInAlAs層20を形成した(工程A)。このとき、In分子線は停止することなく連続して照射される。
次いで、タイミングt1でAl,As分子線の照射を停止すると同時にP分子線の照射を開始してInP層30を成長させ、タイミングt2でIn,P分子線の照射を停止して3.0nm厚のInP層30を形成した(工程B)。
上述した方法により得られた半導体薄膜について、燐酸系のエッチャントを用いてエッチング処理を行い、InP層30がなくなるまでのエッチング時間を測定してエッチング耐性を評価した。その結果、20秒のエッチングによりInP層30は完全に除去された。すなわち、比較例に係るInP層のエッチング速度は0.15nm/secであり、図3よりInP層30へのAs混入量は組成にして0.084程度と推定された。これより、従来技術では、In分子線の供給を停止することなく、As分子線の照射を停止した直後にP分子線の照射を開始してInAlAs層20とInP層30を連続して成長させたために、成長室内に残留したAsがInP層30へ混入してしまいInP層30のエッチング耐性が低下したものと考えられた。
上述したように、本発明ではInAlAs層とInP層のヘテロ界面を形成する時に、As分子線強度の減衰に応じてエピタキシャル成長を一時停止することにより、InP層に不要なV族元素(As)が混入するのを抑えることができるので、急峻なヘテロ界面の形成が可能となる。したがって、InP層をエッチストッパー層として用いる際、非常に薄くInP層を形成してもその特性(エッチング耐性)が低下することはなく、高い選択性を有することとなる。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。例えば、本実施形態ではInAlAs層上にInP層を形成する場合について述べたが、InAlAs層の代わりにInGaAs層とし、InP層の代わりInGaP層としても同様の効果が得られる。また、形成する層構造が逆、例えばInP層またはInGaP層上にInAlAs層またはInGaAs層を形成する場合であっても同様の効果が得られる。
Claims (4)
- 分子線エピタキシャル成長法によりIII−V族系化合物半導体のヘテロ接合を有する半導体薄膜を形成するエピタキシャル成長方法であって、
少なくとも一種類以上のIII族元素の分子線と第1のV族元素の分子線とを照射して第1の化合物半導体層を形成する第1の工程と、
前記III族元素の分子線と前記第1のV族元素の分子線の照射を停止し、前記第1のV族元素の供給量が前記第1の工程における供給量の1/10以下となるまで成長を中断する第2の工程と、
少なくとも一種類以上のIII族元素の分子線と第2のV族元素の分子線とを照射して前記第1の化合物半導体層上に前記第1の化合物半導体とは異なる第2の化合物半導体層を形成する第3の工程と、を備え、
前記第2の化合物半導体層が、この第2の化合物半導体層上に形成された少なくとも1種類以上のIII族元素と前記第1のV族元素からなる化合物半導体層を、エッチャントにより前記第2の化合物半導体層の一部が露出するまでエッチングする際に、前記第1の化合物半導体層にエッチングが進行するのを防止するエッチストッパー層となることを特徴とするエピタキシャル成長方法。 - 分子線エピタキシャル成長法によりIII−V族系化合物半導体のヘテロ接合を有する半導体薄膜を形成するエピタキシャル成長方法であって、
少なくとも一種類以上のIII族元素の分子線と第1のV族元素の分子線とを照射して第1の化合物半導体層を形成する第1の工程と、
前記III族元素の分子線と前記第1のV族元素の分子線の照射を停止するとともに、第2のV族元素の分子線を照射し、前記第1のV族元素の供給量が前記第1の工程における供給量の1/10以下となるまで成長を中断する第2の工程と、
さらに、少なくとも一種類以上のIII族元素の分子線を照射して前記第1の化合物半導体層上に前記第1の化合物半導体とは異なる第2の化合物半導体層を形成する第3の工程と、を備え、
前記第2の化合物半導体層が、この第2の化合物半導体層上に形成された少なくとも1種類以上のIII族元素と前記第1のV族元素からなる化合物半導体層を、エッチャントにより前記第2の化合物半導体層の一部が露出するまでエッチングする際に、前記第1の化合物半導体層にエッチングが進行するのを防止するエッチストッパー層となることを特徴とするエピタキシャル成長方法。 - 前記第1の化合物半導体層はInAlAs層またはInGaAs層であり、前記第2の化合物半導体層はInP層またはInGaP層であることを特徴とする請求項1または請求項2に記載のエピタキシャル成長方法。
- 前記第1の化合物半導体層はInP層またはInGaP層であり、前記第2の化合物半導体層はInAlAs層またはInGaAs層であることを特徴とする請求項1または請求項2に記載のエピタキシャル成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005511461A JP4714583B2 (ja) | 2003-07-15 | 2004-04-28 | エピタキシャル成長方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003274441 | 2003-07-15 | ||
JP2003274441 | 2003-07-15 | ||
JP2005511461A JP4714583B2 (ja) | 2003-07-15 | 2004-04-28 | エピタキシャル成長方法 |
PCT/JP2004/006144 WO2005006421A1 (ja) | 2003-07-15 | 2004-04-28 | エピタキシャル成長方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010187972A Division JP5032638B2 (ja) | 2003-07-15 | 2010-08-25 | 高電子移動度トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005006421A1 JPWO2005006421A1 (ja) | 2006-08-24 |
JP4714583B2 true JP4714583B2 (ja) | 2011-06-29 |
Family
ID=34056074
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005511461A Expired - Fee Related JP4714583B2 (ja) | 2003-07-15 | 2004-04-28 | エピタキシャル成長方法 |
JP2010187972A Expired - Fee Related JP5032638B2 (ja) | 2003-07-15 | 2010-08-25 | 高電子移動度トランジスタの製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010187972A Expired - Fee Related JP5032638B2 (ja) | 2003-07-15 | 2010-08-25 | 高電子移動度トランジスタの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8231728B2 (ja) |
EP (1) | EP1646078A4 (ja) |
JP (2) | JP4714583B2 (ja) |
CN (1) | CN100472715C (ja) |
TW (1) | TW200507070A (ja) |
WO (1) | WO2005006421A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008532549A (ja) | 2005-03-15 | 2008-08-21 | アラーガン、インコーポレイテッド | 内因性クロストリジウム毒素受容体系に対する増大した標的能力を有する修飾クロストリジウム毒素 |
CN102130158B (zh) * | 2011-01-05 | 2012-07-25 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
CN104073876B (zh) * | 2014-06-05 | 2017-01-04 | 中国科学院上海微系统与信息技术研究所 | 一种提高异质材料界面质量的分子束外延生长方法 |
CN106486366B (zh) * | 2015-08-26 | 2019-09-27 | 中芯国际集成电路制造(北京)有限公司 | 减薄磷化铟层的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01315128A (ja) * | 1988-06-15 | 1989-12-20 | Nec Corp | 半導体異種接合作製方法 |
JPH04252019A (ja) * | 1991-01-28 | 1992-09-08 | Fujitsu Ltd | ヘテロエピタキシアル結晶成長方法 |
JPH0697097A (ja) * | 1992-07-30 | 1994-04-08 | Nec Corp | ヘテロ界面形成方法 |
JPH0786162A (ja) * | 1993-09-13 | 1995-03-31 | Hitachi Ltd | ヘテロ構造薄膜の成長方法およびその装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2535560B2 (ja) * | 1987-09-16 | 1996-09-18 | 富士通株式会社 | 分子線結晶成長方法 |
JPH0817739A (ja) * | 1994-06-24 | 1996-01-19 | Nippon Telegr & Teleph Corp <Ntt> | 結晶成長方法 |
JP3555717B2 (ja) * | 1996-05-09 | 2004-08-18 | シャープ株式会社 | 半導体製造方法 |
JP3416051B2 (ja) | 1998-03-18 | 2003-06-16 | 日本電信電話株式会社 | Iii−v族化合物半導体装置の製造方法 |
JP3177962B2 (ja) * | 1998-05-08 | 2001-06-18 | 日本電気株式会社 | プレーナ型アバランシェフォトダイオード |
JP3783485B2 (ja) | 1999-09-21 | 2006-06-07 | 日立電線株式会社 | 化合物半導体多層薄膜の製造方法 |
TWI288435B (en) * | 2000-11-21 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and equipment for communication system |
-
2004
- 2004-04-28 WO PCT/JP2004/006144 patent/WO2005006421A1/ja active Search and Examination
- 2004-04-28 US US10/563,105 patent/US8231728B2/en not_active Expired - Fee Related
- 2004-04-28 JP JP2005511461A patent/JP4714583B2/ja not_active Expired - Fee Related
- 2004-04-28 EP EP04730022A patent/EP1646078A4/en not_active Ceased
- 2004-04-28 CN CNB2004800203848A patent/CN100472715C/zh not_active Expired - Fee Related
- 2004-06-30 TW TW093119843A patent/TW200507070A/zh not_active IP Right Cessation
-
2010
- 2010-08-25 JP JP2010187972A patent/JP5032638B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01315128A (ja) * | 1988-06-15 | 1989-12-20 | Nec Corp | 半導体異種接合作製方法 |
JPH04252019A (ja) * | 1991-01-28 | 1992-09-08 | Fujitsu Ltd | ヘテロエピタキシアル結晶成長方法 |
JPH0697097A (ja) * | 1992-07-30 | 1994-04-08 | Nec Corp | ヘテロ界面形成方法 |
JPH0786162A (ja) * | 1993-09-13 | 1995-03-31 | Hitachi Ltd | ヘテロ構造薄膜の成長方法およびその装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200507070A (en) | 2005-02-16 |
TWI331359B (ja) | 2010-10-01 |
JP5032638B2 (ja) | 2012-09-26 |
EP1646078A1 (en) | 2006-04-12 |
JP2010278469A (ja) | 2010-12-09 |
EP1646078A4 (en) | 2009-09-02 |
US8231728B2 (en) | 2012-07-31 |
WO2005006421A1 (ja) | 2005-01-20 |
CN100472715C (zh) | 2009-03-25 |
US20060178000A1 (en) | 2006-08-10 |
CN1833311A (zh) | 2006-09-13 |
JPWO2005006421A1 (ja) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100117118A1 (en) | High electron mobility heterojunction device | |
EP2492963B1 (en) | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof | |
JP3733420B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
EP0064370A2 (en) | High electron mobility semiconductor device | |
US20150318374A1 (en) | Enhancement mode iii-nitride device and method for manufacturing thereof | |
JP2008124262A (ja) | 選択再成長を用いたAlGaN/GaN−HEMTの製造方法 | |
US10559677B2 (en) | Method of fabricating an enhancement mode group III-nitride HEMT device and a group III-nitride structure fabricated therefrom | |
JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
DE102016124650B4 (de) | Halbleiterwafer und verfahren | |
JP2011023677A (ja) | 化合物半導体エピタキシャルウェハおよびその製造方法 | |
WO2019106843A1 (ja) | 半導体装置の製造方法、半導体装置 | |
JP4517077B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
JP5032638B2 (ja) | 高電子移動度トランジスタの製造方法 | |
US11424353B2 (en) | Semiconductor structure and method for manufacturing the same | |
JP2005268507A (ja) | 電界効果トランジスタ及びその製造方法 | |
US9337281B2 (en) | Planar semiconductor growth on III-V material | |
US6099640A (en) | Molecular beam epitaxial growth method | |
JP5460016B2 (ja) | 半導体装置及びその製造方法 | |
US11424352B2 (en) | Semiconductor structure and method for manufacturing the same | |
JP3783485B2 (ja) | 化合物半導体多層薄膜の製造方法 | |
CN117790307A (zh) | 原位钝化的超宽禁带高电子迁移率晶体管及其制作方法 | |
KR20160114922A (ko) | 반도체 소자 제조방법 | |
KR20240043176A (ko) | 금속산화물반도체 고전자 이동도 트랜지스터의 제조방법 및 이에 의해 제조된 금속산화물반도체 고전자 이동도 트랜지스터 | |
JPH05166724A (ja) | シリコン基板化合物半導体装置とその製造方法 | |
JP3945085B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100902 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
LAPS | Cancellation because of no payment of annual fees |