JP2903590B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2903590B2 JP2903590B2 JP2128090A JP2128090A JP2903590B2 JP 2903590 B2 JP2903590 B2 JP 2903590B2 JP 2128090 A JP2128090 A JP 2128090A JP 2128090 A JP2128090 A JP 2128090A JP 2903590 B2 JP2903590 B2 JP 2903590B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- algaas layer
- doped
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は共通したオーミック電極及び共通したゲート
電極から構成され、且つ動作層が細線状に仕切られてお
り、量子細線を形成している半導体装置及びその製造方
法に関する。
電極から構成され、且つ動作層が細線状に仕切られてお
り、量子細線を形成している半導体装置及びその製造方
法に関する。
近年、分子線エピタキシー（Molecular Beam Epitax
y;MBE）や原子層エピタキシー（Atomic Layer Epitaxy;
ALE）等に代表されるようなエピタキシャル成長技術を
はじめ、原子層単位で膜厚を制御し、界面の乱れが1,2
原子層に抑えられた良質のヘテロ構造の結晶層の作製が
可能となっている。又、不純物の添加を選択的に行うこ
とにより、ヘテロ界面上に高移動度の２次元電子ガス系
を形成しうるようになってきた。一方半導体素子の集積
化、高速化の要請から、素子の微細化が叫ばれ、その加
工技術も大きく発展を遂げている。量産レベルでは既に
1/4μｍ級のゲート加工が行われつつあり、研究レベル
では実に0.1μｍを下回る微細加工も可能となってい
る。
y;MBE）や原子層エピタキシー（Atomic Layer Epitaxy;
ALE）等に代表されるようなエピタキシャル成長技術を
はじめ、原子層単位で膜厚を制御し、界面の乱れが1,2
原子層に抑えられた良質のヘテロ構造の結晶層の作製が
可能となっている。又、不純物の添加を選択的に行うこ
とにより、ヘテロ界面上に高移動度の２次元電子ガス系
を形成しうるようになってきた。一方半導体素子の集積
化、高速化の要請から、素子の微細化が叫ばれ、その加
工技術も大きく発展を遂げている。量産レベルでは既に
1/4μｍ級のゲート加工が行われつつあり、研究レベル
では実に0.1μｍを下回る微細加工も可能となってい
る。
以上の結晶成長技術と微細加工技術により高速デバイ
ス素子の作製がなされ、その素子特性の向上がなされて
きている。特に２次元系のデバイス素子として選択ドー
プ構造２次元電子ガス電界効果トランジスタは、その飛
躍的な高速特性及び雑音特性により既に広く実用化され
ている。上記技術をもってすれば更に低次元の電子系の
形成が可能である。ド・ブロイ波長程度の径をもつ細線
を作製した場合には高移動度が期待できることもあっ
て、その１次元系の伝導現象の研究解明、更にデバイス
への応用が試みられている。
ス素子の作製がなされ、その素子特性の向上がなされて
きている。特に２次元系のデバイス素子として選択ドー
プ構造２次元電子ガス電界効果トランジスタは、その飛
躍的な高速特性及び雑音特性により既に広く実用化され
ている。上記技術をもってすれば更に低次元の電子系の
形成が可能である。ド・ブロイ波長程度の径をもつ細線
を作製した場合には高移動度が期待できることもあっ
て、その１次元系の伝導現象の研究解明、更にデバイス
への応用が試みられている。
細線中の電子の振舞いに於いては、普遍的伝導度揺ら
ぎと呼ばれる磁場に対する伝導度の揺らぎが存在する。
これは細線中の電子の流れるいくつかの複数の経路に於
いて、その長さにそれぞれ微妙な距離の相違が存在する
ことによるものである。細線中の不純物散乱体の配置が
原因となって細線中の各経路を伝わってきた各電子波間
に干渉が生じ、伝導度に影響を及ぼすことになる。磁場
により電子波の位相には変化が誘起される。電子波間の
干渉は複雑に変化し、伝導度にある種の揺らぎを引き起
こす。これが普遍的伝導度揺らぎである。この揺らぎは
バリスチック伝導に近いと考えられるが、量子干渉効果
のデバイス応用に当たってはこの現象は本質的な雑音源
となってしまい特性向上の妨げとなる。揺らぎを回避す
るには散乱体を減らすこと、あるいは細線幅を狭くし電
子の伝導経路を少なく抑えることが必要である。細線の
寸法を小さくいて行くことにより電子の運動は量子化さ
れ１次元的な振舞いをするようになる。１次元系に於い
ては不純物ボテンシャルの影響を受けにくくなり散乱確
立は低下し、従って移動度は増加することになる。
ぎと呼ばれる磁場に対する伝導度の揺らぎが存在する。
これは細線中の電子の流れるいくつかの複数の経路に於
いて、その長さにそれぞれ微妙な距離の相違が存在する
ことによるものである。細線中の不純物散乱体の配置が
原因となって細線中の各経路を伝わってきた各電子波間
に干渉が生じ、伝導度に影響を及ぼすことになる。磁場
により電子波の位相には変化が誘起される。電子波間の
干渉は複雑に変化し、伝導度にある種の揺らぎを引き起
こす。これが普遍的伝導度揺らぎである。この揺らぎは
バリスチック伝導に近いと考えられるが、量子干渉効果
のデバイス応用に当たってはこの現象は本質的な雑音源
となってしまい特性向上の妨げとなる。揺らぎを回避す
るには散乱体を減らすこと、あるいは細線幅を狭くし電
子の伝導経路を少なく抑えることが必要である。細線の
寸法を小さくいて行くことにより電子の運動は量子化さ
れ１次元的な振舞いをするようになる。１次元系に於い
ては不純物ボテンシャルの影響を受けにくくなり散乱確
立は低下し、従って移動度は増加することになる。
１次元系量子細線を応用した半導体装置としていくつ
かの構造が提案されている。例えばY.C.Changらがアプ
ライド・フィジックス・レターズ（Applyed Physics Le
tters）第47巻1324頁で提案しているものがあげられ
る。Y.C.Changらは図３に示すように、Alの組成の異な
るAl×1Ga1-×1As層12とAl×2Ga1-×2As層13からなる超
格子構造の側面にGaAs層11からなる井戸層とAl×3Ga
1-×3As層14からなる障壁層を再成長し、Al×1Ga1-×1A
s/GaAs/Al×3Ga1-×3As、Al×2Ga1-×2As/GaAs/Al×3Ga
1-×3As量子井戸のエネルギー順位に差が生じるのを利
用しており、GaAsバッファー層中に１次元細線が形成さ
れる。又、D.B.Renschらがアイ・イー・イー・イー・ト
ランザクション（IEEE Transaction）の第ED-34巻2232
頁に示しているようなものもある。これは不純物無添加
GaAs基板に対し、ソース・ドレイン方向に平行にFIB（F
ocused Ion Beam）により細線状にSiイオンを複数本イ
オン注入し、伝導層を形成している。又、岡田らが第20
回ソリッド・ステート・デバイスズ・アンド・マテリア
ルズ・コンファレンス（Solid State Devices and Mate
rials Conference）のアブストラクト503頁に報告して
いるような構造、すなわちAlGaAs/GaAs選択ドープ構造
による２次元電子ガス層（2DEG層）を用いキャップGaAs
層のみを細線状に形成したFETも報告されている。この
他にも、干渉露光によりストライプ状のゲートを形成し
たGaAs/AlGaAs選択ドープ構造電界効果トランジスタに
対し、ゲート電圧をかけて伝導層を擬１次元化するなど
の例も発表されている。以上に示したこれらの例は共に
相互コンダクタンスの向上が確認されており、量子細線
構造の電界効果トランジスタの有効性を示しているとい
える。
かの構造が提案されている。例えばY.C.Changらがアプ
ライド・フィジックス・レターズ（Applyed Physics Le
tters）第47巻1324頁で提案しているものがあげられ
る。Y.C.Changらは図３に示すように、Alの組成の異な
るAl×1Ga1-×1As層12とAl×2Ga1-×2As層13からなる超
格子構造の側面にGaAs層11からなる井戸層とAl×3Ga
1-×3As層14からなる障壁層を再成長し、Al×1Ga1-×1A
s/GaAs/Al×3Ga1-×3As、Al×2Ga1-×2As/GaAs/Al×3Ga
1-×3As量子井戸のエネルギー順位に差が生じるのを利
用しており、GaAsバッファー層中に１次元細線が形成さ
れる。又、D.B.Renschらがアイ・イー・イー・イー・ト
ランザクション（IEEE Transaction）の第ED-34巻2232
頁に示しているようなものもある。これは不純物無添加
GaAs基板に対し、ソース・ドレイン方向に平行にFIB（F
ocused Ion Beam）により細線状にSiイオンを複数本イ
オン注入し、伝導層を形成している。又、岡田らが第20
回ソリッド・ステート・デバイスズ・アンド・マテリア
ルズ・コンファレンス（Solid State Devices and Mate
rials Conference）のアブストラクト503頁に報告して
いるような構造、すなわちAlGaAs/GaAs選択ドープ構造
による２次元電子ガス層（2DEG層）を用いキャップGaAs
層のみを細線状に形成したFETも報告されている。この
他にも、干渉露光によりストライプ状のゲートを形成し
たGaAs/AlGaAs選択ドープ構造電界効果トランジスタに
対し、ゲート電圧をかけて伝導層を擬１次元化するなど
の例も発表されている。以上に示したこれらの例は共に
相互コンダクタンスの向上が確認されており、量子細線
構造の電界効果トランジスタの有効性を示しているとい
える。
従来の技術で述べた例の中のいくつかに示したような
再成長を含むプロセスにより作製される構造の半導体装
置は、デバイス作製上その条件設定が困難であり、プロ
セス自体の複雑化を招く。
再成長を含むプロセスにより作製される構造の半導体装
置は、デバイス作製上その条件設定が困難であり、プロ
セス自体の複雑化を招く。
動作層が量子細線構造であるような半導体装置を得る
もっとも簡単な方法は、２次元電子ガス層をメサにより
細かないくつかの部分に分割することである。その上で
各動作層上に共通したゲート電極を形成する。この場合
厳密な微細量子細線を形成するのは困難であるが、擬１
次元細線構造の半導体装置を作製する上では充分であ
り、この構造によっても量子細線の効果をデバイス性能
に反映させる上では大いに期待できる。この場合最も問
題となるのは、メサエッヂに於て２次元電子ガス層とゲ
ート電極金属の接触部分が増え、実質上の接触面積が増
大する。これはゲートリークの増大を引き起こし、又耐
圧の低減を招くこととなる。通常の選択ドープ構造２次
元電子ガスFETの場合には、このような箇所が少ないた
め動作する上ではほとんど問題とならないが、ここで考
えているような構造のFETに対してはこの問題は深刻で
あり、特にInGaAs/InAlAs系等の材料系を用いる場合な
どは装置作動上の大きな欠点となる。
もっとも簡単な方法は、２次元電子ガス層をメサにより
細かないくつかの部分に分割することである。その上で
各動作層上に共通したゲート電極を形成する。この場合
厳密な微細量子細線を形成するのは困難であるが、擬１
次元細線構造の半導体装置を作製する上では充分であ
り、この構造によっても量子細線の効果をデバイス性能
に反映させる上では大いに期待できる。この場合最も問
題となるのは、メサエッヂに於て２次元電子ガス層とゲ
ート電極金属の接触部分が増え、実質上の接触面積が増
大する。これはゲートリークの増大を引き起こし、又耐
圧の低減を招くこととなる。通常の選択ドープ構造２次
元電子ガスFETの場合には、このような箇所が少ないた
め動作する上ではほとんど問題とならないが、ここで考
えているような構造のFETに対してはこの問題は深刻で
あり、特にInGaAs/InAlAs系等の材料系を用いる場合な
どは装置作動上の大きな欠点となる。
この問題を避けるため、チャネル層のすぐ上に数十Å
の不純物無添加スペーサを設け、エッチングをそこで停
止させることでゲート金属とチャネルの直接的な接触を
回避し、ゲートリークの問題を解消する方法も考えられ
る。しかしエッチングをスペーサで停止させるような選
択的なエッチングプロセスは大変難しい。
の不純物無添加スペーサを設け、エッチングをそこで停
止させることでゲート金属とチャネルの直接的な接触を
回避し、ゲートリークの問題を解消する方法も考えられ
る。しかしエッチングをスペーサで停止させるような選
択的なエッチングプロセスは大変難しい。
本発明の目的は上記のような問題を解決し、しかも特
性の向上が期待できる新規構造の量子細線半導体装置と
共に、その製造方法を提供するものである。
性の向上が期待できる新規構造の量子細線半導体装置と
共に、その製造方法を提供するものである。
第１の発明の半導体装置は、半絶縁性GaAs基板上にチ
ャネル層として順次形成された不純物無添加GaAs層と不
純物添加AlGaAs層と、このチャネル層上に形成されたソ
ース電極とドレイン電極と、このソース電極及びドレイ
ン電極間の前記不純物添加AlGaAs層が細線状にエッチン
グされたチャネル層上に、チャネル電流の流れる方向に
対して垂直方向に長手方向が形成されたゲート電極とを
備えてなる半導体装置において、前記不純物添加AlGaAs
層中のAlモル比が表面側から基板側に行くにしたがって
段階的に減少していくように設定されているものであ
る。
ャネル層として順次形成された不純物無添加GaAs層と不
純物添加AlGaAs層と、このチャネル層上に形成されたソ
ース電極とドレイン電極と、このソース電極及びドレイ
ン電極間の前記不純物添加AlGaAs層が細線状にエッチン
グされたチャネル層上に、チャネル電流の流れる方向に
対して垂直方向に長手方向が形成されたゲート電極とを
備えてなる半導体装置において、前記不純物添加AlGaAs
層中のAlモル比が表面側から基板側に行くにしたがって
段階的に減少していくように設定されているものであ
る。
第２の発明の半導体装置の製造方法は、半絶縁性GaAs
基板に不純物無添加GaAs層と段階的にAlのモル比が基板
側から表面側へ増加するように変化させた不純物添加Al
GaAs層をこの順に結晶成長させる工程と、前記不純物添
加AlGaAs層をAlのモル比によってエッチングがとまる選
択エッチング法により細線状にエッチング形成する工程
と、前記不純物添加AlGaAs層上にソース電極及びドレイ
ン電極を形成する工程と、このソース電極及びドレイン
電極間にあって前記不純物添加AlGaAs層上にゲート電極
を形成する工程とをこの順に行うものである。
基板に不純物無添加GaAs層と段階的にAlのモル比が基板
側から表面側へ増加するように変化させた不純物添加Al
GaAs層をこの順に結晶成長させる工程と、前記不純物添
加AlGaAs層をAlのモル比によってエッチングがとまる選
択エッチング法により細線状にエッチング形成する工程
と、前記不純物添加AlGaAs層上にソース電極及びドレイ
ン電極を形成する工程と、このソース電極及びドレイン
電極間にあって前記不純物添加AlGaAs層上にゲート電極
を形成する工程とをこの順に行うものである。
第３の発明の半導体装置の製造方法は、半絶縁性GaAs
基板に不純物無添加GaAs層と段階的にAlのモル比が基板
側から表面側へ増加するように変化させた不純物添加Al
GaAs層をこの順に結晶成長させる工程と、前記不純物添
加AlGaAs層上にソース電極及びドレイン電極を形成する
工程と、前記不純物添加AlGaAs層をAlのモル比によって
エッチングがとまる選択エッチング法により細線状にエ
ッチング形成する工程と、前記ソース電極及びドレイン
電極間にあって前記不純物添加AlGaAs層上にゲート電極
を形成する工程とをこの順に行うものである。
基板に不純物無添加GaAs層と段階的にAlのモル比が基板
側から表面側へ増加するように変化させた不純物添加Al
GaAs層をこの順に結晶成長させる工程と、前記不純物添
加AlGaAs層上にソース電極及びドレイン電極を形成する
工程と、前記不純物添加AlGaAs層をAlのモル比によって
エッチングがとまる選択エッチング法により細線状にエ
ッチング形成する工程と、前記ソース電極及びドレイン
電極間にあって前記不純物添加AlGaAs層上にゲート電極
を形成する工程とをこの順に行うものである。
ゲート電極は常にAlGaAs層にあることから、メサエッ
ヂ部分でゲート電極金属とチャネルである2DEG層が接触
することで起こるゲートリークの問題を回避することが
可能となる。加えて不純物添加AlGaAs層のAlモル比を表
面側から基板側に行くにしたがって段階的に増加するよ
うに設定してあることにより、前記不純物添加AlGaAs層
中の所望の位置でエッチングが止まるような選択エッチ
ングが可能である様な条件を設定することにより、量子
細線形成時におけるメサエッチングの際に、エッチング
が2DEG層にまで達しないようにすることが可能となる。
ゲート電極金属は常に不純物添加AlGaAs層上に形成され
ていることになり、2DEG層と直接接触することはない。
従ってゲートリークの心配がなく耐圧の劣化も避けられ
る。
ヂ部分でゲート電極金属とチャネルである2DEG層が接触
することで起こるゲートリークの問題を回避することが
可能となる。加えて不純物添加AlGaAs層のAlモル比を表
面側から基板側に行くにしたがって段階的に増加するよ
うに設定してあることにより、前記不純物添加AlGaAs層
中の所望の位置でエッチングが止まるような選択エッチ
ングが可能である様な条件を設定することにより、量子
細線形成時におけるメサエッチングの際に、エッチング
が2DEG層にまで達しないようにすることが可能となる。
ゲート電極金属は常に不純物添加AlGaAs層上に形成され
ていることになり、2DEG層と直接接触することはない。
従ってゲートリークの心配がなく耐圧の劣化も避けられ
る。
エッチング後の残りのAlGaAs層を、表面空乏層により
直下では2DEGキャリアが形成されない程度に薄層化する
ことで、チャネルの細線化は充分になすことが可能であ
る。細線パターン形成をソース・ドレイン電極であるオ
ーミック電極形成前に行う工程は、細線パターンを大き
くすることによりパターンをオーミック電極内に食い込
んだ形状を構成することが可能であり、つまりチャネル
に対するオーミックコンタクトの仕方が２次元的ではな
く３次元的に取るような形状を構成することが可能とな
る。逆に、細線パターン形成をオーミック電極形成後に
行う工程は、細線パターンをオーミック電極間にいれ込
むことが容易となり目合わせ精度の向上が期待できると
いうメリットがある。
直下では2DEGキャリアが形成されない程度に薄層化する
ことで、チャネルの細線化は充分になすことが可能であ
る。細線パターン形成をソース・ドレイン電極であるオ
ーミック電極形成前に行う工程は、細線パターンを大き
くすることによりパターンをオーミック電極内に食い込
んだ形状を構成することが可能であり、つまりチャネル
に対するオーミックコンタクトの仕方が２次元的ではな
く３次元的に取るような形状を構成することが可能とな
る。逆に、細線パターン形成をオーミック電極形成後に
行う工程は、細線パターンをオーミック電極間にいれ込
むことが容易となり目合わせ精度の向上が期待できると
いうメリットがある。
以下に図面を参照して本発明の実施例を詳細に説明す
る。
る。
図１（ａ）〜（ｅ）は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図、
図２は本発明の一実施例の側面図である。
説明するための工程順に示した半導体チップの断面図、
図２は本発明の一実施例の側面図である。
まず図１（ａ）に示すように、半絶縁性のGaAs基板１
上に不純物無添加（ｉ）GaAs層２を適当な厚みで成長さ
せる。この時の厚みはチャネルに対しGaAs基板１からの
影響が無視できる程度の厚みを意味する。続いて不純物
添加AlxGa1−xAs層３を成長させるわけであるが、ここ
のAlモル比ｘは、基板側から表面側へいくにしたがって
段階的に増加するように設定する。ここでは例えばｘ＝
0.1から0.3までを0.1づつ100Åづつ設定するものとす
る。つまり不純物添加AlGaAs層３をn+Al0.1Ga0.9As層3
A,n+-Al0.2Ga0.8As層3B,n+-Al0.3Ga0.7As3Cと連続して
成長させる。ここでの不純物濃度は例えば２×1018cm-3
とする。最後にソース抵抗の低減を意図して不純物添加
n+-GaAs層４を例えば２×1018cm-3の程度で例えば500Å
成長させる。以上で基板の成長工程を終了する。
上に不純物無添加（ｉ）GaAs層２を適当な厚みで成長さ
せる。この時の厚みはチャネルに対しGaAs基板１からの
影響が無視できる程度の厚みを意味する。続いて不純物
添加AlxGa1−xAs層３を成長させるわけであるが、ここ
のAlモル比ｘは、基板側から表面側へいくにしたがって
段階的に増加するように設定する。ここでは例えばｘ＝
0.1から0.3までを0.1づつ100Åづつ設定するものとす
る。つまり不純物添加AlGaAs層３をn+Al0.1Ga0.9As層3
A,n+-Al0.2Ga0.8As層3B,n+-Al0.3Ga0.7As3Cと連続して
成長させる。ここでの不純物濃度は例えば２×1018cm-3
とする。最後にソース抵抗の低減を意図して不純物添加
n+-GaAs層４を例えば２×1018cm-3の程度で例えば500Å
成長させる。以上で基板の成長工程を終了する。
次に素子間分離を意図してメサエッチングを行うわけ
であるが、量子細線を形成させるためゲート電極が形成
されるチャネル部分を２つ以上の部分に細かく分割する
工程もこのメサ形成時に同時に行うものとする。分割方
向はチャネル方向である。細線の形成にあたる表面不純
物添加GaAs層４及び不純物添加AlGaAs層３のエッチング
においては不純物添加n+-AlGaAs層3A〜3B中のAlモル比
によってエッチングを不純物添加AlGaAs層３中の特定箇
所でエッチング速度を遅くあるいは停止させることがで
きる。このような選択エッチングには過酸化水素水と、
酸あるいはアルカリと、水を主成分とする混合液を用い
ることにより容易に可能である。このような選択的エッ
チングには例えばpHを７付近に調整したアンモニア水と
過酸化水素水と水の混合液により可能である。これは通
常GaAsとAlGaAsの選択エッチャントとして知られている
が、適宜pHを調整することでAlGaAs層中のAlモル比の違
いによるエッチング速度の違いを利用することが可能で
ある。
であるが、量子細線を形成させるためゲート電極が形成
されるチャネル部分を２つ以上の部分に細かく分割する
工程もこのメサ形成時に同時に行うものとする。分割方
向はチャネル方向である。細線の形成にあたる表面不純
物添加GaAs層４及び不純物添加AlGaAs層３のエッチング
においては不純物添加n+-AlGaAs層3A〜3B中のAlモル比
によってエッチングを不純物添加AlGaAs層３中の特定箇
所でエッチング速度を遅くあるいは停止させることがで
きる。このような選択エッチングには過酸化水素水と、
酸あるいはアルカリと、水を主成分とする混合液を用い
ることにより容易に可能である。このような選択的エッ
チングには例えばpHを７付近に調整したアンモニア水と
過酸化水素水と水の混合液により可能である。これは通
常GaAsとAlGaAsの選択エッチャントとして知られている
が、適宜pHを調整することでAlGaAs層中のAlモル比の違
いによるエッチング速度の違いを利用することが可能で
ある。
エッチング工程の実際は図１（ｂ）に示すように、フ
ォトレジスト膜８を用いた露光現像工程によりチャネル
に相当する部分のパターニングを行う。
ォトレジスト膜８を用いた露光現像工程によりチャネル
に相当する部分のパターニングを行う。
次に図１（ｃ），（ｄ）に示すように、このフォトレ
ジスト膜８をマスクとして結晶のエッチングを行ったの
ち、フォトレジスト膜８を除去する。パターニングの際
には光学マスクによる露光でも良いが、量子効果等のデ
バイス特性向上を期待するためにはより細線の間隔を狭
くすることが要求されるため現状では荷電粒子線、ある
いはＸ線、エキシマレーザ等の微細パターン形成可能な
露光法を用いることが望ましいといえる。また、プロセ
スによってはフォトレジスト膜のパターンを高温下でも
支障のないように例えば絶縁膜等に転写する事も考えら
れる。
ジスト膜８をマスクとして結晶のエッチングを行ったの
ち、フォトレジスト膜８を除去する。パターニングの際
には光学マスクによる露光でも良いが、量子効果等のデ
バイス特性向上を期待するためにはより細線の間隔を狭
くすることが要求されるため現状では荷電粒子線、ある
いはＸ線、エキシマレーザ等の微細パターン形成可能な
露光法を用いることが望ましいといえる。また、プロセ
スによってはフォトレジスト膜のパターンを高温下でも
支障のないように例えば絶縁膜等に転写する事も考えら
れる。
続いて図２に示すように、ソース電極６及びドレイン
電極７を、例えばAuGe/Ni/Auをレジストを用いた蒸着リ
フトオフ法により形成し、アロイ化によりオーミック電
極とする。あるいはイオン注入により導電部分を形成す
ることも考えられよう。ソース電極６及びドレイン電極
７が形成された時点でチャネル部分は細線い細線状に分
割されていることになる。
電極７を、例えばAuGe/Ni/Auをレジストを用いた蒸着リ
フトオフ法により形成し、アロイ化によりオーミック電
極とする。あるいはイオン注入により導電部分を形成す
ることも考えられよう。ソース電極６及びドレイン電極
７が形成された時点でチャネル部分は細線い細線状に分
割されていることになる。
ここでのチャネル部分にゲートを形成するわけである
が、例えばレジストを用いた蒸着リフトオフによりゲー
ト形成を行うのが一般的である。ゲート電極５は、図１
（ｅ）および図２に示すように、例えばTi/AlあるいはT
i/Pt/Au等を蒸着し、リフトオフすることにより形成す
る。ゲート電極５はオーミック電極間のエッチングされ
た形状を反映して波うった形を示すことになる。以上に
より本発明におけるデバイスの作製を終了する。
が、例えばレジストを用いた蒸着リフトオフによりゲー
ト形成を行うのが一般的である。ゲート電極５は、図１
（ｅ）および図２に示すように、例えばTi/AlあるいはT
i/Pt/Au等を蒸着し、リフトオフすることにより形成す
る。ゲート電極５はオーミック電極間のエッチングされ
た形状を反映して波うった形を示すことになる。以上に
より本発明におけるデバイスの作製を終了する。
ここではオーミック電極形成前に細線パターンの形成
を行なったが、こうすることにより細線パターンが大き
い場合にオーミック電極に細線パターンを食い込ませる
ような構造が可能となる等、オーミック電極に対する細
線パターンの位置関係を比較的自由に設定することが可
能である。又、この順を逆にし、オーミック電極形成後
に細線パターンの形成を行なってもよい。この場合はオ
ーミック電極に対する細線パターンの位置精度を向上さ
せることが出来るという効果が期待できる。
を行なったが、こうすることにより細線パターンが大き
い場合にオーミック電極に細線パターンを食い込ませる
ような構造が可能となる等、オーミック電極に対する細
線パターンの位置関係を比較的自由に設定することが可
能である。又、この順を逆にし、オーミック電極形成後
に細線パターンの形成を行なってもよい。この場合はオ
ーミック電極に対する細線パターンの位置精度を向上さ
せることが出来るという効果が期待できる。
尚、本発明の実施例は特定の材料、特定の値を用いて
説明したがこれは理解を容易にするためのものであり、
例えばゲート電極に用いる金属として使用できるものは
Ti/AlやTi/Pt/Auに限るものであればよく、ショットキ
ー接合を形成するものであればよく、この金属組成が本
発明の本質的な効果に変化をもたらせるものではない。
又、不純物添加AlGaAs層のAl組成の変化率及びその厚み
であるが、必ずしもここに示したものと同様である必要
もなく、構造とプロセスを勧案して設定することは可能
である。又エッチャントの組成についても同様であり、
選択性のあるエッチャントを用いれば良く、ここに例と
して示したものに限らない。
説明したがこれは理解を容易にするためのものであり、
例えばゲート電極に用いる金属として使用できるものは
Ti/AlやTi/Pt/Auに限るものであればよく、ショットキ
ー接合を形成するものであればよく、この金属組成が本
発明の本質的な効果に変化をもたらせるものではない。
又、不純物添加AlGaAs層のAl組成の変化率及びその厚み
であるが、必ずしもここに示したものと同様である必要
もなく、構造とプロセスを勧案して設定することは可能
である。又エッチャントの組成についても同様であり、
選択性のあるエッチャントを用いれば良く、ここに例と
して示したものに限らない。
本発明においてはゲートが不純物添加AlGaAs層中の特
定箇所に形成されるため、ゲート金属と量子井戸層に於
ける電子ガスが直接接触することはなく、したがってゲ
ートリークの心配はない。本発明によりこれらの利点を
活かし、ピンチオフ特性が良く、高相互コンダクタンス
が期待できる擬１次元細線構造の半導体装置が得られ
る。又、不純物添加AlGaAs層中のAlモル比を操作するこ
とにより、エッチングに於ける選択比を得ることができ
るので、このような構造の半導体装置の製造に関しては
過酸化水素水と、酸あるいはアルカリと、水の混合液を
主成分とするエッチング液を使用することで容易に可能
であり、プロセスの条件設定に於て大幅な簡略化が可能
である。
定箇所に形成されるため、ゲート金属と量子井戸層に於
ける電子ガスが直接接触することはなく、したがってゲ
ートリークの心配はない。本発明によりこれらの利点を
活かし、ピンチオフ特性が良く、高相互コンダクタンス
が期待できる擬１次元細線構造の半導体装置が得られ
る。又、不純物添加AlGaAs層中のAlモル比を操作するこ
とにより、エッチングに於ける選択比を得ることができ
るので、このような構造の半導体装置の製造に関しては
過酸化水素水と、酸あるいはアルカリと、水の混合液を
主成分とするエッチング液を使用することで容易に可能
であり、プロセスの条件設定に於て大幅な簡略化が可能
である。
図１（ａ）〜（ｅ）は本発明の一実施例の製造方法を説
明するための半導体チップの断面図、図２は一実施例の
側面図、図３は従来例の断面図である。 １……GaAs基板、２……不純物無添加GaAs層、3A……n+
-Al0.1Ga0.9As層、3B……n+-Al0.2Ga0.8As層、3C……n+
-Al0.3Ga0.7As層、４……n+-GaAs層、５……ゲート電
極、６……ソース電極、７……ドレイン電極、８……フ
ォトレジスト膜。
明するための半導体チップの断面図、図２は一実施例の
側面図、図３は従来例の断面図である。 １……GaAs基板、２……不純物無添加GaAs層、3A……n+
-Al0.1Ga0.9As層、3B……n+-Al0.2Ga0.8As層、3C……n+
-Al0.3Ga0.7As層、４……n+-GaAs層、５……ゲート電
極、６……ソース電極、７……ドレイン電極、８……フ
ォトレジスト膜。
Claims (3)
- 【請求項１】半絶縁性GaAs基板上にチャネル層として順
次形成された不純物無添加GaAs層と不純物添加AlGaAs層
と、このチャネル層上に形成されたソース電極とドレイ
ン電極と、このソース電極及びドレイン電極間の前記不
純物添加AlGaAs層が細線状にエッチングされたチャネル
層上に、チャネル電流の流れる方向に対して垂直方向に
長手方向が形成されたゲート電極とを備えてなる半導体
装置において、前記不純物添加AlGaAs層中のAlモル比が
表面側から基板側に行くにしたがって段階的に減少して
いくように設定されていることを特徴とする半導体装
置。 - 【請求項２】半絶縁性GaAs基板に不純物無添加GaAs層と
段階的にAlのモル比が基板側から表面側へ増加するよう
に変化させた不純物添加AlGaAs層をこの順に結晶成長さ
せる工程と、前記不純物添加AlGaAs層をAlのモル比によ
ってエッチングがとまる選択エッチング法により細線状
にエッチング形成する工程と、前記不純物添加AlGaAs層
上にソース電極及びドレイン電極を形成する工程と、こ
のソース電極及びドレイン電極間にあって前記不純物添
加AlGaAs層上にゲート電極を形成する工程とをこの順に
行うことを特徴とする半導体装置の製造方法。 - 【請求項３】半絶縁性GaAs基板に不純物無添加GaAs層と
段階的にAlのモル比が基板側から表面側へ増加するよう
に変化させた不純物添加AlGaAs層をこの順に結晶成長さ
せる工程と、前記不純物添加AlGaAs層上にソース電極及
びドレイン電極を形成する工程と、前記不純物添加AlGa
As層をAlのモル比によってエッチングがとまる選択エッ
チング法により細線状にエッチング形成する工程と、前
記ソース電極及びドレイン電極間にあって前記不純物添
加AlGaAs層上にゲート電極を形成する工程とをこの順に
行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128090A JP2903590B2 (ja) | 1990-01-30 | 1990-01-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128090A JP2903590B2 (ja) | 1990-01-30 | 1990-01-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03225874A JPH03225874A (ja) | 1991-10-04 |
| JP2903590B2 true JP2903590B2 (ja) | 1999-06-07 |
Family
ID=12050725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2128090A Expired - Fee Related JP2903590B2 (ja) | 1990-01-30 | 1990-01-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903590B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309130A (zh) * | 2017-07-26 | 2019-02-05 | 新唐科技股份有限公司 | 异质结肖特基二极管元件 |
-
1990
- 1990-01-30 JP JP2128090A patent/JP2903590B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309130A (zh) * | 2017-07-26 | 2019-02-05 | 新唐科技股份有限公司 | 异质结肖特基二极管元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03225874A (ja) | 1991-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119151A (en) | Quasi-one-dimensional channel field effect transistor having gate electrode with stripes | |
| US20080224183A1 (en) | Method for Manufacturing a Compound Semiconductor Field Effect Transistor Having a Fin Structure, and Compound Semiconductor Field Effect Transistor Having a Fin Structure | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| US5448086A (en) | Field effect transistor | |
| JPH11103046A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
| US8288260B1 (en) | Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2903590B2 (ja) | 半導体装置及びその製造方法 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS62169483A (ja) | シヨツトキゲ−ト電界効果トランジスタの構造及び製造方法 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP2699746B2 (ja) | 量子細線型電界効果トランジスタ及びその製造方法 | |
| JP3020578B2 (ja) | 半導体装置 | |
| JP2677808B2 (ja) | 電界効果型トランジスタ | |
| JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JP2679544B2 (ja) | 量子細線型電界効果トランジスタ及びその製造方法 | |
| JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |