JP2013258368A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013258368A
JP2013258368A JP2012134913A JP2012134913A JP2013258368A JP 2013258368 A JP2013258368 A JP 2013258368A JP 2012134913 A JP2012134913 A JP 2012134913A JP 2012134913 A JP2012134913 A JP 2012134913A JP 2013258368 A JP2013258368 A JP 2013258368A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
gate electrode
electrode
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012134913A
Other languages
English (en)
Inventor
Fumio Sasaki
文雄 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012134913A priority Critical patent/JP2013258368A/ja
Priority to US13/773,330 priority patent/US8912084B2/en
Publication of JP2013258368A publication Critical patent/JP2013258368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】装置の寿命を延ばすことができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置５０は、脚部５６ａおよび庇部５６ｂからなるＴ字状のゲート電極５６を有する。このゲート電極５６の脚部５６ａの底面には、バリア層５８が設けられている。そして、脚部５６ａの底面に設けられたバリア層５８の下面には、このバリア層５８の電極幅Ｗ１より広い電極幅Ｗ２を有するショットキ金属層５７が、半導体層１２とショットキ接合するように設けられている。
【選択図】図１６

Description

本発明の実施形態は、半導体装置に関する。
例えばＩＩＩ−Ｖ化合物ＨＥＭＴ系半導体装置のゲート電極は、Ｔ型を成した構造であることが主流となっている。従来のＴ型のゲート電極は、電極幅が狭い脚部上に、電極幅が広い庇部が設けられた電極構造をなしている。
この従来のＴ型のゲート電極は、ショットキ電極層であるチタン層（Ｔｉ層）、バリア層であるプラチナ層（Ｐｔ層）、低抵抗層である金層（Ａｕ層）をこの順に積層することによって形成されている。特に庇部は、低抵抗層である金層（Ａｕ層）によって形成されている。
しかし、バリア層は、ショットキ電極層上の全面に積層されるため、バリア層は、ゲート電極の脚部の側面から露出する。また、ショットキ電極層は一般に薄い。従って、半導体層上に設けられるゲート電極の側面から露出するバリア層は、半導体層に近接した状態となっている。従って、このようなＴ型のゲート電極を有する半導体装置を動作させると、動作時の熱によってバリア層が半導体層に流れ出し、ゲート電極直下のチャネル部分が時間の経過とともに狭くなる。その結果、ドレイン−ソース間電流が時間の経過とともに小さくなる問題、すなわち装置の寿命が短くなる問題がある。
特開２００２−１００６３９号公報
実施形態は、装置の寿命を延ばすことができる半導体装置を提供することを目的とする。
実施形態に係る半導体装置は、半導体基板、半導体層、ドレイン電極、ソース電極、およびゲート電極、を具備する。前記半導体層は、前記半導体基板上に設けられる。前記ドレイン電極および前記ソース電極は、前記半導体層の表面上において、互いに離間した位置に、それぞれが前記半導体層とオーミック接触するように設けられる。前記ゲート電極は、脚部、およびこの脚部上に設けられた、前記脚部より電極幅が広い庇部、によって構成されたＴ字状の電極である。そして、このＴ字状のゲート電極は、前記脚部の底面に設けられたバリア層と、このバリア層の下面に接するとともに前記半導体層とショットキ接合し、前記バリア層より広い電極幅を有するショットキ金属層と、を有する。
第１の実施形態に係る半導体装置を示す断面図である。 図１の半導体装置のゲート電極を拡大して示す断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第１の実施形態に係る半導体装置が動作しているときのゲート電極の断面図を示す。 第１の実施形態に係る半導体装置における、ドレイン−ソース間電流と経過時間との関係を示すグラフである。 従来の半導体装置が有するゲート電極を示す図であり、同図（ａ）は、従来の半導体装置のゲート電極の構成を示す断面図であり、同図（ｂ）は、従来の半導体装置が動作しているときのゲート電極の断面図を示す。 従来の半導体装置における、ドレイン−ソース間電流と経過時間との関係を示すグラフである。 第１の実施形態に係る半導体装置のゲート電極の変形例を示す図であり、同図（ａ）は、変形例に係るゲート電極の構成を示す断面図であり、同図（ｂ）は、変形例に係るゲート電極を有する半導体装置が動作しているときのゲート電極の断面図を示す。 第１の実施形態に係る半導体装置のゲート電極の他の変形例を示す図であり、同図（ａ）は、他の変形例に係るゲート電極の構成を示す断面図であり、同図（ｂ）は、他の変形例に係るゲート電極を有する半導体装置が動作しているときのゲート電極の断面図を示す。 第２の実施形態に係る半導体装置を示す断面図である。 図１５の半導体装置のゲート電極を拡大して示す断面図である。 第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第２の実施形態に係る半導体装置が動作しているときのゲート電極の断面図を示す。 第２の実施形態に係る半導体装置における、ドレイン−ソース間電流と経過時間との関係を示すグラフである。
以下に、実施形態に係る半導体装置について説明する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示す断面図である。図１に示すように、第１の実施形態に係る半導体装置１０において、半導体基板１１上には、電子走行層１２ａ、電子供給層１２ｂがこの順に積層された半導体層１２が設けられている。そして、半導体層１２のうち、電子供給層１２ｂの表面には、凹状のリセス部１３が設けられている。
半導体基板１１は、例えばＧａＡｓからなる半絶縁性半導体基板である。半導体基板１１がＧａＡｓである場合、電子走行層１２ａは例えばアンドープＧａＡｓからなり、電子供給層１２ｂは例えばｎ型のＡｌＧａＡｓからなる。
リセス部１３を除く半導体層１２の表面上には、ドレイン電極１４およびソース電極１５が設けられている。ドレイン電極１４とソース電極１５とは、半導体層１２の表面上において、両者がリセス部１３を挟む位置に、互いに離間するように設けられている。
ドレイン電極１４およびソース電極１５はそれぞれ、例えばＡｕＧｅ等の電子供給層１２ｂとオーミック接触する金属層を有するものである。
また、半導体層１２の表面上において、リセス部１３の表面上には、ゲート電極１６が形成されている。すなわち、ドレイン電極１４とソース電極１５との間には、ゲート電極１６が形成されている。
ゲート電極１６は、底面から上部に向かって電極幅が連続的に広くなり、側面が湾曲している脚部１６ａと、この脚部１６ａ上に設けられ、少なくとも脚部１６ａの底面より広い電極幅を有する庇部１６ｂと、によって構成されたＹ字状のゲート電極１６であり、脚部１６ａの底面が半導体層１２（電子供給層１２ｂ）に接し、庇部１６ｂが半導体層（電子供給層１２ｂ）の表面から上方に離間するように設けられている。
このＹ字状のゲート電極１６は、電子供給層１２ｂとショットキ接合する金属として、例えばチタン層（Ｔｉ層）からなるショットキ金属層１７、例えばプラチナ層（Ｐｔ）からなるバリア層１８、および例えば金層（Ａｕ層）からなる低抵抗層１９、によって構成されている。なお、バリア層１８は、低抵抗層１９であるＡｕが熱によってショットキ金属層１７を介して半導体層１２（電子供給層１２ｂ）に拡散し、装置の信頼性が低下してしまうことを抑制するための層である。
図２は、このゲート電極１６を拡大して示す断面図である。以下に、図２を参照して、ゲート電極１６についてより詳細に説明する。
図２に示すように、ゲート電極１６の脚部１６ａの底面には、バリア層１８が設けられている。このバリア層１８は、さらに、脚部１６ａの側面にも設けられている。
また、脚部１６ａの底面に設けられたバリア層１８の下面には、上面の一部がバリア層１８の下面に接し、下面が半導体層１２（電子供給層１２ｂ）とショットキ接合するショットキ金属層１７が設けられている。すなわち、脚部１６ａの底面に設けられた、電極幅Ｗ１を有するバリア層１８の下面には、この層の電極幅Ｗ１より広い電極幅Ｗ２を有するショットキ金属層１７が設けられている。
このようなショットキ金属層１７は、さらに、脚部１６ａの側面に設けられたバリア層１８の下面全面を覆うように設けられている。
このようにバリア層１８およびショットキ金属層１７が設けられたゲート電極１６は、脚部１６ａの底面に設けられたバリア層１８の下面に接するショットキ金属層１７の下面がリセス領域１３の表面に接するように設けられている。この結果、脚部１６ａの側面に設けられたバリア層１８の下面に接するショットキ金属層１７の上端部１７ａは、半導体層１２の表面から所定の空間を介して上方に配置される。
次に、図１、図２に示す実施形態に係る半導体装置１０の製造方法について、図３乃至図８を参照して説明する。図３乃至図８はそれぞれ、実施形態に係る半導体装置１０の製造方法を説明するための断面図である。
まず図３に示すように、例えばＧａＡｓ等の半絶縁性半導体基板からなる半導体基板１１の表面上に、電子走行層１２ａおよび電子供給層１２ｂをこの順に積層することによって半導体層１２を形成する。さらに、半導体層１２の表面上に、ドレイン電極１４およびソース電極１５を形成する。
この後、ドレイン電極１４およびソース電極１５を含む半導体層１２の表面上に、第１のレジスト層２０を形成し、ドレイン電極１４とソース電極１５との間の第１のレジスト層２０に、第１の開口部２１を形成する。
第１の開口部２１は、ドレイン電極１４とソース電極１５との間の第１のレジスト層２０の一部を、露光装置（例えばＥＢ描画）を用いて露光し、一部が露光された第１のレジスト層２０を現像することにより設けられる。設けられた第１の開口部２１の側面は、半導体層１２の表面に対して略垂直になっている。
次に、図４に示すように、第１のレジスト層２０をマスクとして用いて、半導体層１２の表面、すなわち電子供給層１２ｂの表面をウエットエッチングにより除去し、所望の深さのリセス部１３を形成する。
次に、第１のレジスト層２０を所望の温度にて熱処理によりリフローする。第１のレジスト層２０を熱処理すると、図５に示すように、第１の開口部２１付近の第１のレジスト層２０がリセス部１３内に落ち込み、第１の開口部２１の側面が傾斜した形状となる。すなわち、第１のレジスト層２０を熱処理すると、第１の開口部２１は、第１の開口部２１の下方から上部に向かって開口径Ｗ３が連続的に広くなり、かつ側面が湾曲した形状となる。
次に、図６に示すように、第１のレジスト層２０上に、第２の開口部２３を有する第２のレジスト層２２を形成する。第２の開口部２３は、第２のレジスト層２２の表面部分の開口径Ｗ４が最少であり、そこから下方に向かって開口径が広がる、いわゆるオーバーハング状の開口部である。本実施形態に係るゲート電極はＹ字状の電極であるため、第２の開口部２３の最少の開口径Ｗ４が、第１のレジスト層２０の第１の開口部２１の開口径Ｗ３より広くなるように形成されている。このような第２の開口部２３を有する第２のレジスト層２２は、第２の開口部２３が第１のレジスト層２０の第１の開口部２１の上方に配置されるように形成される。
次に、図７に示すように、第２のレジスト層２２の上方から、ゲート電極のショットキ金属層１７となる例えばＴｉ層を蒸着する。ショットキ金属層１７は、第1の開口部２１から露出するリセス部１３の表面、および第１のレジスト層２０の第１の開口部２１の傾斜した側面に接するように形成される。
この工程において、第１のレジスト層２０の第1の開口部２１の側面は傾斜しているため、第1の開口部２１の側面に設けられるショットキ金属層１７は、リセス部１３の表面上に設けられるショットキ接合層１７と接合して設けられる。
次に、図８に示すように、第２のレジスト層２２の上方から、ゲート電極のバリア層１８となる例えばＰｔ層、および低抵抗層１９となる例えばＡｕ層をこの順で蒸着する。バリア層１８は、ショットキ金属層１７上に積層され、低抵抗層１９は、バリア層１８上に積層される。
最後に、リフトオフ法によって、第２のレジスト層２２上に形成されたショットキ金属層１７、バリア層１８、低抵抗層１９を、第２のレジスト層２２および第１のレジスト層２０とともに除去し、図１および図２に示す半導体装置１０が製造される。
以上に説明した本実施形態に係る半導体装置１０によれば、ゲート電極１６の脚部１６ａの底面および側面にバリア層１８が設けられており、このバリア層１８の下面全面を覆うように、ショットキ金属層１７が設けられている。その結果、ショットキ金属層１７の上端部１７ａが半導体層１２の表面から所定の空間を介して上方に配置される。従って、半導体装置の動作時の熱によってバリア層１８が半導体層１２に流れ出すことを抑制することができる。その結果、ドレイン−ソース間電流が時間の経過とともに小さくなる問題は抑制され、装置の寿命を延ばすことができる。
すなわち、図９に、本実施形態に係る半導体装置１０が動作しているときのゲート電極１６の断面図を示すように、バリア層１８の下面全面がショットキ金属層１７で覆われているため、装置の動作時の熱によってバリア層１８はショットキ金属層１７の上端部１７ａの側面に流れ出す。すなわち、ショットキ金属層１７の上端部１７ａの側面には、流れ出したバリア層１８ａが設けられる。しかし、ショットキ金属層１７の上端部１７ａは、半導体層１２（電子供給層１２ｂ）の表面から所望の空間を介して配置されている。従って、ショットキ金属層１７の上端部１７ａに流れ出したバリア層１８ａが半導体層１２に到達することが抑制されるため、装置の寿命を延ばすことができる。
実際に本願発明者等は、本実施形態に係る半導体装置１０のドレイン電極１４とソース電極１５との間に所定の電圧を印加し、それによってドレイン電極１４とソース電極１５との間に流れる電流の値が、時間の経過とともにどのように変化するのかを実験により確認した。図１０は、その結果を示す。
図１０は、本実施形態に係る半導体装置１０における、ドレイン電極１４とソース電極１５との間に流れる電流の値（以下、ドレイン−ソース間電流と称する）と、経過時間と、の関係を示すグラフであり、横軸は経過時間（Ｔｉｍｅ（ｈｏｕｒ））、縦軸はドレイン−ソース間電流（Ｉｄｓｓ）を示す。図１０に示すように、本実施形態に係る半導体装置１０によれば、１００時間程度連続動作させても、ドレイン−ソース間電流（Ｉｄｓｓ）はほとんど変化なく、１０００時間程度連続動作させた後であっても、ドレイン−ソース間電流（Ｉｄｓｓ）は、１０％程度しか低下しなかった。
これに対して、図１１（ａ）に示すような、ショットキ接合層１１７、バリア層１１８、および低抵抗層１１９からなるゲート電極１１６が半導体層１１２の表面上に設けられた従来の半導体装置が動作する場合、図１１（ｂ）に示すように、装置の動作時の熱によってバリア層１１８は、ゲート電極１１６の側面に沿って流れ出す。流れ出したバリア層１１８ａは、半導体層１１２に到達する。その結果、ゲート電極１１６直下の半導体層１１２に金属層１００が形成されてしまう。この結果、ドレイン−ソース間電流は時間の経過とともに小さくなり、装置の寿命は短くなる。
実際に本願発明者等は、従来の半導体装置のドレイン電極とソース電極との間に所定の電圧を印加し、それによってドレイン−ソース間電流の値が、時間の経過とともにどのように変化するのかを実験により確認した。図１２は、その結果を示す。
図１２は、従来の半導体装置における、ドレイン−ソース間電流と、経過時間と、の関係を示すグラフであり、横軸は経過時間（Ｔｉｍｅ（ｈｏｕｒ））、縦軸はドレイン−ソース間電流（Ｉｄｓｓ）を示す。図１２に示すように、従来の半導体装置によれば、１００時間程度連続動作させた後に、ドレイン−ソース間電流（Ｉｄｓｓ）はおよそ１０％程度低下してしまい、１０００時間程度連続動作させた後に、ドレイン−ソース間電流（Ｉｄｓｓ）は、３５％以上低下した。
以上に説明した図１０と図１２との実験結果の比較からも明らかなように、本実施形態に係る半導体装置１０によれば、ゲート電極１６から流れ出したバリア層１８ａが半導体層１２に到達することが抑制され、装置の寿命を延ばすことができる。
なお、本実施形態に係る半導体装置において、ゲート電極を構成するショットキ金属層は、例えば以下のように設けられていても、本実施形態に係る半導体装置と同様の効果を得ることができる。図１３および図１４は、本実施形態に係る半導体装置のゲート電極の変形例を拡大して示す図であり、各図（ａ）はそれぞれ、変形例に係るゲート電極３６、４６の構成を示す断面図であり、各図（ｂ）は、変形例に係るゲート電極３６、４６を有する半導体装置が動作しているときのゲート電極３６、４６の断面図を示す。なお、図１３および図１４において、図２に示すゲート電極１６と同一構成については、同一の符号を付すとともに、説明を省略する。
図１３（ａ）に示すように、脚部３６ａおよび庇部３６ｂからなるゲート電極３６において、ショットキ金属層３７は、脚部３６ａの側面に設けられたバリア層１８の下面には設けられず、脚部３６ａの底面に設けられたバリア層１８の下面に接するように設けられている。なお、ショットキ金属層３７の電極幅Ｗ２は、脚部３６ａの側面に設けられたバリア層１８の電極幅Ｗ１より広い。
このようにショットキ金属層３７を設けた場合であっても、図１３（ｂ）に示すように、バリア層１８は、ショットキ金属層３７の表面に流れ出す。しかし、流れ出したバリア層３８ａはショットキ金属層３７の表面に留まる。従って、流れ出したバリア層３８ａが半導体層１２に到達することを抑制することができ、装置の寿命を延ばすことができる。
また、図１４（ａ）に示すように、脚部４６ａおよび庇部４６ｂからなるゲート電極４６において、ショットキ金属層４７は、図２または図１３（ａ）に示すショットキ金属層１７、２７と同様に、脚部４６ａの底面に設けられたバリア層１８の下面に接するとともに、脚部４６ａの側面に設けられたバリア層１８の下面の一部に接するように設けられている。
このようにショットキ金属層４７を設けた場合であっても、図１４（ｂ）に示すように、バリア層１８は、ショットキ金属層４７の上端部４７ａに流れ出す。しかし、ショットキ金属層４７の上端部４７ａは、半導体層１２の表面から所望の空間を介して配置されている。従って、ショットキ金属層４７の上端部４７ａに流れ出したバリア層４８ａが半導体層１２に到達することが抑制され、装置の寿命を延ばすことができる。
（第２の実施形態）
図１５は、第２の実施形態に係る半導体装置を示す断面図である。図１５に示すように、第２の実施形態に係る半導体装置５０は、第１の実施形態に係る半導体装置１０と比較して、ゲート電極５６が異なっており、他の構成は同一である。従って、以下の第２の実施形態に係る半導体装置５０の説明において、第１の実施形態に係る半導体装置１０と同一部分については同一の符号を付すとともに、説明を省略する。
第２の実施形態に係る半導体装置５０において、ゲート電極５６は、電極幅が細い脚部５６ａと、この脚部５６ａ上に設けられ、脚部５６ａより広い電極幅を有する庇部５６ｂと、によって構成されたＴ字状のゲート電極５６であり、脚部５６ａの底面が半導体層１２（電子供給層１２ｂ）に接し、庇部５６ｂが半導体層（電子供給層１２ｂ）の表面から上方に離間するように設けられている。
このＴ字状のゲート電極５６は、電子供給層１２ｂとショットキ接合する金属として、例えばチタン層（Ｔｉ層）からなるショットキ金属層５７、例えばプラチナ層（Ｐｔ）からなるバリア層５８、および例えば金層（Ａｕ層）からなる低抵抗層５９、によって構成されている。
図１６は、このゲート電極５６を拡大して示す断面図である。以下に、図１６を参照して、ゲート電極５６についてより詳細に説明する。
図１６に示すように、ゲート電極５６の脚部５６ａの底面には、バリア層５８が設けられている。また、バリア層５８の下面には、上面の一部がバリア層５８の下面に接し、下面が半導体層１２（電子供給層１２ｂ）とショットキ接合するショットキ金属層５７が設けられている。すなわち、脚部５６ａの底面に設けられた、電極幅Ｗ１を有するバリア層５８の下面には、この層の電極幅Ｗ１より広い電極幅Ｗ２を有するショットキ金属層５７が設けられている。
このようにバリア層５８およびショットキ金属層５７が設けられたゲート電極５６は、ショットキ金属層５７の下面がリセス領域１３の表面に接するように設けられている。
なお、ゲート電極５６の庇部５６ｂの下面にも、バリア層５８およびショットキ金属層５７が設けられているが、これらのバリア層５８およびショットキ金属層５７は、製造の都合上設けられるものであり、ゲート電極５６にとって必ずしも必要なものではない。
次に、図１５、図１６に示す第２の実施形態に係る半導体装置５０の製造方法について、図１７および図１８を参照して説明する。図１７および図１８はそれぞれ、第２の実施形態に係る半導体装置５０の製造方法を説明するための断面図である。
なお、半導体装置５０の製造方法は、第１の実施形態に係る半導体装置１０の製造方法と比較して、第２の開口部２３を有する第２のレジスト層２２を形成する工程（図６）までは、第１のレジスト層２０をリフロー処理しないことを除いて、同一である。従って、以下の第２の実施形態に係る半導体装置５０の製造方法の説明においては、第２のレジスト層２２を形成した後の工程から説明する。
リフロー処理が施されておらず、Ｗ３´の開口径を有する第１の開口部２１が設けられた第１のレジスト層２０上に、最少の開口径がＷ４（＞Ｗ３´）であるオーバーハング状の第２の開口部２３を有する第２のレジスト層２２を形成した後、図１７に示すように、第２のレジスト層２２の上方から、ゲート電極のショットキ金属層５７となる例えばＴｉ層を、いわゆるプラネタ方式により蒸着する。すなわち、ショットキ金属層５７となる金属を、斜め方向から蒸着する。
この工程において、ショットキ金属層５７は、リセス部１３の表面に設けられるが、ショットキ金属層５７は、金属を斜め方向から蒸着することにより設けられるため、形成されたショットキ金属層５７の電極幅Ｗ２は、第１の開口部２１の開口径Ｗ３´より広くなる。
なお、ショットキ金属層５７は、斜め方向から蒸着することにより形成するため、第１のレジスト層２０の表面、第１の開口部２１の側面、第２のレジスト層２２の表面、および第２の開口部２３の側面にも設けられる。
次に、図１８に示すように、第２のレジスト層２２の上方から、ゲート電極のバリア層５８となる例えばＰｔ層を、いわゆる垂直方式により蒸着する。すなわち、バリア層５８となる金属を、垂直方向から蒸着する。
この工程において、バリア層５８は、金属を垂直方向から蒸着することにより設けられるため、ショットキ金属層５７上に、第１の開口部２１の開口径Ｗ３´と略一致する電極幅Ｗ１を有するように形成される。
なお、第２のレジスト層２２の表面における第２の開口部２３の開口径Ｗ４は、第１のレジスト層２０の第１の開口部２１の開口径Ｗ３´より広いため、バリア層５８は、第２の開口部２３内において露出する第１のレジスト層２０の表面上の一部にも形成される。
ここで、上記略一致とは、完全一致を意味しない。すなわち、バリア層５８を形成する前工程において、ショットキ金属層５７となる金属を斜め方向から蒸着している。従って、第１のレジスト層２０の第１の開口部２１の側面には、極めて薄いショットキ金属層５７が形成されている。従って、バリア層５８を形成する際に、第１の開口部２１の開口径は、実際にはＷ３´より僅かに狭くなっている。この結果、形成されるバリア層５８の電極幅Ｗ１は、第１の開口部２１の開口径Ｗ３´より僅かに狭くなっている。
続いて、第２のレジスト層２２の上方から、ゲート電極の低抵抗層５９となる例えばＡｕ層を、いわゆる垂直方式により蒸着する。これにより、バリア層５８上に、ゲート電極の脚部となる、電極幅がＷ１の低抵抗層５９、およびゲート電京の庇部となる、電極幅がＷ４の低抵抗層５９が形成される。
最後に、リフトオフ法によって、不要のショットキ金属層５７、バリア層５８、および低抵抗層５９を、第２のレジスト層２２および第１のレジスト層２０とともに除去し、図１５および図１６に示す半導体装置５０が製造される。
以上に説明した本実施形態に係る半導体装置５０によれば、バリア層５８の下面に、バリア層５８より広い電極幅を有するショットキ金属層５７が設けられている。従って、半導体装置の動作時の熱によってバリア層５８が半導体層１２に流れ出すことを抑制することができる。その結果、ドレイン−ソース間電流が時間の経過とともに小さくなる問題は抑制され、装置の寿命を延ばすことができる。
すなわち、図１９に、本実施形態に係る半導体装置５０が動作しているときのゲート電極５６の断面図を示すように、バリア層５８の下面に、バリア層５８より広い電極幅を有するショットキ金属層５７が設けられているため、装置の動作時の熱によってバリア層５８はショットキ金属層５７の表面に流れ出す。しかし、流れ出したバリア層５８ａはショットキ金属層５７の表面に留まる。従って、流れ出したバリア層５８ａが半導体層１２に到達することを抑制することができ、装置の寿命を延ばすことができる。
実際に本願発明者等は、本実施形態に係る半導体装置５０のドレイン電極１４とソース電極１５との間に所定の電圧を印加し、それによってドレイン電極１４とソース電極１５との間に流れる電流の値が、時間の経過とともにどのように変化するのかを実験により確認した。図２０は、その結果を示す。
図２０は、本実施形態に係る半導体装置５０における、ドレイン−ソース間電流と、経過時間と、の関係を示すグラフであり、横軸は経過時間（Ｔｉｍｅ（ｈｏｕｒ））、縦軸はドレイン−ソース間電流（Ｉｄｓｓ）を示す。図２０に示すように、本実施形態に係る半導体装置５０においても、１００時間程度連続動作させても、ドレイン−ソース間電流（Ｉｄｓｓ）はほとんど変化なく、１０００時間程度連続動作させた後であっても、ドレイン−ソース間電流（Ｉｄｓｓ）は、１０％程度しか低下しなかった。
以上に説明した図２０と、従来の半導体装置におけるドレイン−ソース間電流の経時的変化を示す図１２と、の比較からも明らかなように、本実施形態に係る半導体装置５０においても、ゲート電極５６から流れ出したバリア層５８ａが半導体層１２に到達することが抑制され、装置の寿命を延ばすことができる。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、５０・・・半導体装置
１１・・・半導体基板
１２、１１２・・・半導体層
１２ａ・・・電子走行層
１２ｂ・・・電子供給層
１３・・・リセス部
１４・・・ドレイン電極
１５・・・ソース電極
１６、３６、４６、５６、１１６・・・ゲート電極
１６ａ、３６ａ、４６ａ、５６ａ・・・脚部
１６ｂ、３６ｂ、４６ｂ、５６ｂ・・・庇部
１７、３７、４７、５７、１１７・・・ショットキ金属層
１７ａ、４７ａ・・・ショットキ金属層の上端部
１８、５８、１１８・・・バリア層
１８ａ、３８ａ、４８ａ、５８ａ、１１８ａ・・・流れ出したバリア層
１９、５９、１１９・・・低抵抗層
２０・・・第１のレジスト層
２１・・・第１の開口部
２２・・・第２のレジスト層
２３・・・第２の開口部
１００・・・金属層

Claims (2)

  1. 半導体基板と、
    この半導体基板上に設けられた半導体層と、
    この半導体層の表面上において、互いに離間した位置に設けられ、それぞれが前記半導体層とオーミック接触するドレイン電極およびソース電極と、
    脚部、およびこの脚部上に設けられた、前記脚部より電極幅が広い庇部、によって構成され、前記脚部の底面に設けられたバリア層、およびこのバリア層の下面に接するとともに前記半導体層とショットキ接合し、前記バリア層より広い電極幅を有するショットキ金属層、を有するＴ字状のゲート電極と、
    を具備することを特徴とする半導体装置。
  2. 前記ショットキ接合層は、Ｔｉからなることを特徴とする請求項１に記載の半導体装置。
JP2012134913A 2012-06-14 2012-06-14 半導体装置 Pending JP2013258368A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012134913A JP2013258368A (ja) 2012-06-14 2012-06-14 半導体装置
US13/773,330 US8912084B2 (en) 2012-06-14 2013-02-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012134913A JP2013258368A (ja) 2012-06-14 2012-06-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2013258368A true JP2013258368A (ja) 2013-12-26

Family

ID=49755126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012134913A Pending JP2013258368A (ja) 2012-06-14 2012-06-14 半導体装置

Country Status (2)

Country Link
US (1) US8912084B2 (ja)
JP (1) JP2013258368A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979991A (zh) * 2019-04-16 2019-07-05 成都海威华芯科技有限公司 一种基于I-line和EBL制作T形栅的光刻工艺、T形栅和晶体管
CN111640795A (zh) * 2020-04-28 2020-09-08 西安电子科技大学 一种具有弧形栅电极的氮化镓高频晶体管及制作方法
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158779A (ja) * 1987-12-15 1989-06-21 Fujitsu Ltd 半導体装置
JPH02122632A (ja) * 1988-11-01 1990-05-10 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPH02237113A (ja) * 1989-03-10 1990-09-19 Nippon Mining Co Ltd 多層電極の形成方法
JPH0786310A (ja) * 1993-09-20 1995-03-31 Mitsubishi Electric Corp 高融点金属ゲート電極の形成方法
JPH08172102A (ja) * 1994-12-20 1996-07-02 Murata Mfg Co Ltd 半導体装置の製造方法
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
JP2005085961A (ja) * 2003-09-08 2005-03-31 Suntek Compound Semiconductor Co 電界効果型トランジスタのゲート構造の形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130619A (ja) * 1990-09-20 1992-05-01 Mitsubishi Electric Corp 半導体装置の製造方法
KR100211070B1 (ko) * 1994-08-19 1999-07-15 아끼구사 나오유끼 반도체 장치 및 그 제조방법
JP3120754B2 (ja) * 1997-05-29 2000-12-25 日本電気株式会社 半導体装置およびその製造方法
JP4751498B2 (ja) * 2000-03-30 2011-08-17 富士通株式会社 半導体三端子装置
JP2002100639A (ja) 2000-09-20 2002-04-05 Ricoh Co Ltd 半導体装置およびその製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
JP4308277B2 (ja) * 2007-02-07 2009-08-05 ユーディナデバイス株式会社 電界効果トランジスタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01158779A (ja) * 1987-12-15 1989-06-21 Fujitsu Ltd 半導体装置
JPH02122632A (ja) * 1988-11-01 1990-05-10 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPH02237113A (ja) * 1989-03-10 1990-09-19 Nippon Mining Co Ltd 多層電極の形成方法
JPH0786310A (ja) * 1993-09-20 1995-03-31 Mitsubishi Electric Corp 高融点金属ゲート電極の形成方法
JPH08172102A (ja) * 1994-12-20 1996-07-02 Murata Mfg Co Ltd 半導体装置の製造方法
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
JP2005085961A (ja) * 2003-09-08 2005-03-31 Suntek Compound Semiconductor Co 電界効果型トランジスタのゲート構造の形成方法

Also Published As

Publication number Publication date
US20130334647A1 (en) 2013-12-19
US8912084B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
US20110095337A1 (en) Semiconductor device and method of manufacturing the same
JP5585665B2 (ja) 半導体装置及びその製造方法
JP2012231107A (ja) 窒化物半導体素子及びその製造方法
US20110057257A1 (en) Semiconductor device and method for manufacturing the same
JP5526470B2 (ja) 窒化物系化合物半導体装置
JP2012231108A (ja) 窒化物半導体素子及びその製造方法
JP2016062976A (ja) 半導体装置およびその製造方法
JP2012231109A (ja) 窒化物半導体素子及びその製造方法
JP2012231106A (ja) 窒化物半導体素子及びその製造方法
WO2019181391A1 (ja) 窒化物半導体装置
JP2017011088A (ja) 半導体装置
JP2013258368A (ja) 半導体装置
JP2012231128A (ja) 窒化物半導体素子及びその製造方法
US20140091312A1 (en) Power switching device and method of manufacturing the same
WO2019187789A1 (ja) 窒化物半導体装置
KR20120064179A (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2010067693A (ja) 半導体装置及び半導体装置の製造方法
US9991349B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2014003231A (ja) 半導体装置及びその製造方法
JP2013258367A (ja) 半導体装置
JP2019079909A (ja) 半導体装置
JP5714987B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014011317A (ja) ＧａＮ系半導体装置
JP2015177055A (ja) 半導体装置及びその製造方法
US9960263B2 (en) Field effect transistor and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151117