DE3424085C2 - - Google Patents

Info

Publication number
DE3424085C2
DE3424085C2 DE3424085A DE3424085A DE3424085C2 DE 3424085 C2 DE3424085 C2 DE 3424085C2 DE 3424085 A DE3424085 A DE 3424085A DE 3424085 A DE3424085 A DE 3424085A DE 3424085 C2 DE3424085 C2 DE 3424085C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
insulating layer
strip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3424085A
Other languages
English (en)
Other versions
DE3424085A1 (de
Inventor
Kazuaki Sorimachi
Etsuo Yamamoto
Hiroshi Tanabe
Katsumi Aota
Kanetaka Sekiguchi
Seigo Tokorozawa Saitama Jp Togashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58117488A external-priority patent/JPH0652794B2/ja
Priority claimed from JP58122205A external-priority patent/JPS6014468A/ja
Priority claimed from JP58136162A external-priority patent/JPS6028276A/ja
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Publication of DE3424085A1 publication Critical patent/DE3424085A1/de
Application granted granted Critical
Publication of DE3424085C2 publication Critical patent/DE3424085C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1365Active matrix addressed cells in which the switching element is a two-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Her­ stellung einer Dünnschichtdiode nach dem Oberbegriff des Anspruchs 1. Ein solches Verfahren ist aus der zum Stand der Technik gemäß § 3 Abs. 2 PatG Zählenden DE-OS 33 34 918 bekannt.
In jüngerer Zeit haben Flüssigkristallmatrixanzeige­ felder in den verschiedenen Anwendungsbereichen Verbrei­ tung gefunden. Bei bestimmten neueren Anwendungen solcher Felder, z. B. miniaturiserter Fernsehbildschirme, ist es erforderlich, die Anzeigeelemente innerhalb einer relativ kleinen Anzeigefläche mit sehr hoher Dichte unterzubringen, so daß jedes Anzeigeelement äußerst klein sein muß.
In der Vergangenheit haben in hohem Ausmaß Flüssig­ kristallmatrixanzeigefelder des sogenannten passiven Typs, d. h. Anzeigefelder, in denen nicht mit jedem An­ zeigeelement ein Treiberelement verbunden ist, Verwen­ dung gefunden, doch waren diese nicht in der Lage, eine so hohe Anzeigeelementdichte zu schaffen, wie sie für Verwendung als Fernsehbildschirme benötigt werden. Es wurde daher für notwendig erachtet, für solche An­ zeigefelder "aktive Matrix"-Flüssigkeitskristallanzeige­ felder zu verwenden. Bei einem "aktiven Matrix"-Anzeige­ feld ist jedes Anzeigeelement mit einem individuellen Treiberelement verbunden, welches das Potential steuert, welches von den Steuerelektroden der Matrix auf das Anzeigeelement gebracht wird. Als aktive Elemente wurden in der Vergangenheit in solchen Anzeigefeldern im allgemeinen Dünnschichttransistoren verwendet. Je­ doch bereitet die Anordnung einer großen Anzahl von Dünnschichttransistoren verschiedene Herstellungs­ probleme, wie z. B. die Schwierigkeit, einen ausreichend guten Herstellungsertrag zu erzielen, und außerdem ist der Herstellungsprozeß relativ vielschichtig, so daß die Herstellungskosten solcher Anzeigefelder groß sind.
Außerdem ist die Feldfläche, die von den aktiven Elementen solcher Anzeigefelder besetzt wird, groß. Wenn die Anzeigegröße gering und die Anzeigeelement­ dichte groß ist, d. h., wenn die Fläche, die von jedem aktiven Element benötigt wird, im Vergleich zur Größe der Anzeigeelemente nicht genügend klein ist, wird das Öffnungsverhältnis der Anzeige vermindert, was zu einer verminderten Anzeige-Helligkeit und zu ver­ mindertem Anzeigekontrast führt. Es ist daher wünschens­ wert, aktive Elemente zu verwenden, die billiger als Dünnschichttransistoren hergestellt werden können und die nur ein Minimum der Anzeigefläche in Anspruch nehmen.
Wie in der eingangs genannten DE-OS 33 34 918 beschrieben, hat es sich unlängst herausgestellt, daß es möglich ist, aus Diodenringen gebildete nichtlineare Widerstandselemente als aktive Elemente in derartigen Anzeigefeldern zu verwenden. Ein Diodenring ist ein Zweipolelement, welches im allgemeinen ein mit ent­ gegengesetzten Polaritäten parallel zueinandergeschal­ tetes Diodenpaar aufweist, d. h., welches in einer Ringkonfiguration miteinander verbunden ist. Als aktive Elemente in einer Flüssigkeitskristallanzeige­ fläche werden Dünnschichtdioden verwendet, deren Halb­ leitermaterial im allgemeinen aus amorphem Silizium besteht. Solche Diodenringe bringen einige bedeu­ tende Vorteile. Einer davon liegt darin, daß die Ansteuerung unter Verwendung der Durchlaßkennlinie der Dioden erfolgt. Diese Charakte­ ristik ist extrem stabil und kann im Stadium der Her­ stellung einfach beeinflußt werden. Bei den bekannten Herstellungsmethoden zur Herstellung einer Dünnschicht­ diodenreihe auf einem Träger ist es allerdings nicht möglich, die Fläche, die von den Dioden benötigt wird, unter einen bestimmten minimalen Flächenwert zu drücken, wobei dieser Wert größer ist, als man eigentlich auf der Basis der Grenzen des Ätzverfahrens allein er­ reichen könnte. Dies rührt daher, daß der Aufbau einer solchen Dünnschichtdiode nach dem Stand der Technik im wesentlichen aus einer unteren Elektrode, d. h. einem kleinen metallischen Streifen, der auf dem Substrat ausgebildet ist, und einer ungefähr quadra­ tische Halbleiterschicht, die auf der unteren Elektrode ausgebildet ist, besteht. Weiterhin weist diese Dünnschichtdiode eine Schicht aus einem isolie­ renden Material auf, die über die Halbleiterschicht und die umgebenden Flächen der unteren Elektrode ge­ legt ist, wobei ein Kontaktloch durch einen Be­ reich der Isolierschicht, die die Oberfläche der Halbleiterschicht abdeckt, ausgebildet ist, und es ist weiterhin eine obere Elektrode vorgesehen, die über der Isolierschicht liegt und die durch das Kontaktloch hindurch mit der Oberfläche der Halbleiterschicht in Berührung steht, von der unteren Elektrode aber durch die Isolierschicht getrennt ist. Die Kontakt­ löcher werden durch ein Schablonenverfahren herge­ stellt, wobei eine Maske verwendet wird und die Iso­ lationsschicht an den Stellen, die die Löcher bilden sollen, geätzt wird. Weil die Maske nur bis zu einem bestimmten Genauigkeitsgrad justiert werden kann, muß bezüglich der Anbringung der Kontaktlöcher hin­ sichtlich der Halbleiterschicht eine bestimmte Tole­ ranz erlaubt sein, und daher kann die Fläche, die von der Diode benötigt wird, nicht kleiner gemacht wer­ den, als diese Ausrichtungstoleranz für die Kontakt­ löcher vorgibt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Herstellungsverfahren für Dünnschichtdioden anzugeben, mit dem eine Verringerung der erforderlichen Flächengröße für die Ausbildung einer Diode erzielbar ist.
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Ausgestaltung der Erfindung sind Gegenstand der Unteransprüche.
Durch diese Maßnahmen wird ein Diodenaufbau ge­ schaffen und ein Verfahren zur Herstellung, wobei die Substratfläche, die von jeder Diode benötigt wird, auf ein absolutes Minimum reduziert werden kann, und keine Notwendigkeit besteht, die Diodenflächen über das Minimum aufgrund von Ausrichtungstoleranzerfor­ dernissen hinaus auszudehnen. Als Ergebnis kann die Fläche, die von einer nach der Erfindung hergestell­ ten Dünnschichtdiode benötigt wird, gleich der Über­ schneidungsfläche zwischen zwei schmalen metallischen Streifen, die als Anschlußkontakte und Diodenelektronen wirken, gemacht werden, d. h. auf eine Fläche von 4 µm × 4 µm reduziert werden. Das Herstellungsverfahren gemäß der vor­ liegenden Erfindung umfaßt die Schritte der Ausbildung eines zweischichtigen, länglichen Streifens auf einem elektrisch isolierenden Substrat, wobei dieser zweischichtige Streifen eine untere Elektrode die aus einem metallischen Material besteht, und eine Schicht eines geeignet dotierten Halbleiter­ materials, z. B. einer PIN-Schicht aus amorphem Silizium, die über der unteren Elektrode ausgebildet ist, umfaßt und umfaßt dann die Ausbildung einer Schicht aus isolie­ rendem Material (z. B. SiO₂) über diesem Zweischicht­ streifen, dann das Entfernen des Teils der Isolier­ schicht, die die Oberfläche der Halbleiterschicht abdeckt, während die seitlichen Flächen der Halb­ leiterschicht und die untere Elektrode durch die Iso­ lierschicht abgedeckt bleibt, dann das Ausbilden eines länglichen Metallstreifens als obere Elektrode über dem zweischichtigen Streifen, die dadurch die Oberfläche der Halbleiterschicht kontaktiert, während sie von den Seitenflächen der Halbleiterschicht und der unteren Elektrode isoliert ist. Die obere Elektrode bildet dabei eine Diodenelektrode und einen Anschluß­ kontakt, d. h. die Diodenstruktur wird bei der Über­ schneidung zwischen der unteren und der oberen Elektrode gebildet. Unnötige Bereiche der Halbleiterschicht (d. h. Bereiche der Halbleiterschicht, die nicht zwi­ schen der Überschneidung der oberen und der unteren Elektrode liegen), werden teilweise oder ganz besei­ tigt, jeweils bevor oder nachdem die obere Elektrode ausgebildet worden ist.
Wenn die unnötigen Halbleiterschichtbereiche nach dem Aufbringen der oberen Elektrode beseitigt werden, kann die obere Elektrode als Maske beim Ätzprozeß, der zum Entfernen dieser Halbleiterschichtbereiche ange­ wandt wird, dienen, was etwa vergleichbar zur Vorbereitung der Ausbildung eines Kanalbereiches bei einem Silizium-Dünnfilmtransistor in IEEE Electron Device Letters, Vol. EDL-3, No. 7, Seiten 187-189, Juli 1982 bereits beschrieben ist. Wenn dagegen die nicht benötigten Halbleiterschichtbereiche vor der Ausbildung der oberen Elektrode entfernt werden, können die oberen Elektroden von zwei angrenzenden Dioden so angeordnet werden, daß sie auch als untereinander verbindende Kontakte dienen, um einen Diodenring zu formen, ohne daß hierzu ein zusätzlicher Her­ stellungsschritt benötigt wird, um diese verbin­ denden Kontakte zu schaffen.
Da das Freilegen der oberen Oberfläche der Halb­ leiterschicht zur Herstellung eines Kontaktes mit der oberen Elektrode dadurch vorgenommen wird, daß im wesentlichen die gesamte Isolierschicht auf dem Bereich entfernt wird, der die Oberfläche der Halb­ leiterschicht abdeckt - anders als nur ein bestimm­ ter Bereich dieser Isolierschicht - besteht nicht die Möglichkeit einer unrichtigen Ausrichtung, wie das der Fall sein kann, wenn Kontaktlöcher ausgebildet werden sollen.
Die Erfindung wird im folgenden anhand der in den Figuren dargestellten Ausführungsbeispiele weiter er­ läutert und beschrieben.
Fig. 1(a) und 1(b) zeigen eine Draufsicht und eine Schnittansicht der Konstruktion zur Erläuterung des Herstellungsverfahrens einer Dünnschichtdiode nach dem Stand der Technik,
Fig. 2(a) und 2(b) dienen zur Erläuterung der Aus­ wirkungen, die die Lochausrichtungstoleranz auf die minimale Größe einer solchen Dünnschichtdiode nach dem Stand der Technik haben.
Fig. 3 ist eine perspektivische Darstellung zur Erläuterung eines Ausführungsbeispiels einer Dünn­ schichtdiode, die nach einem ersten erfindungsgemäßen Herstellungsverfahren hergestellt wurde und die
Fig. 4(a) und 4(e) zeigen perspektivische Dar­ stellungen, um die einzelnen Stadien der letztge­ nannten Herstellungsmethode darzustellen.
Fig. 5 zeigt ein Diagramm, welches die Durchlaß­ kennlinie und die Sperrkennlinie einer Dünnschichtdiode zeigt.
Fig. 6 zeigt in einem Querschnitt die Beziehung zwischen der unteren Elektrode und den Seitenflächen der Halbleiterschicht einer Dünnschichtdiode, die erfindungsgemäß hergestellt wurde und Teile der Isolierschicht, die die Seitenflächen abdeckt.
Fig. 7(a) bis 7(f) zeigen perspektivische Dar­ stellungen zur Erläuterung der einzelnen Stadien in einem zweiten Herstellungsverfahren nach der Erfindung.
Fig. 8 zeigt das Diagramm eines Diodenrings, der von zwei Dioden gebildet wird.
Fig. 9(a) und 9(b) zeigen in einer Draufsicht und in einem Querschnitt Darstellungen zur Erläute­ rung eines Herstellungsverfahrens für einen Diodenring, der aus Dünnschichtdioden gebildet wurde, nach dem Stand der Technik.
Fig. 10 zeigt die Abdeck- oder Schablonenschritte bei einem erfindungsgemäßen Herstellungsverfahren eines Diodenrings, der nach dem erfindungsgemäßen Verfahren gebildet wird.
Fig. 11(a) bis 11(e) zeigen jeweils im Querschnitt die einzelnen Stadien in dem letztgenannten Verfahren bei der Herstellung eines Diodenrings.
Fig. 12(a) bis 12(d) zeigen in einer Draufsicht die einzelnen Stadien der letztgenannten Herstellungs­ methode eines Diodenringes.
Fig. 13 zeigt in einem Querschnitt einen modifi­ zierten Aufbau einer Dünnschichtdiode, die erfin­ dungsgemäß hergestellt worden ist.
Bevor der Aufbau und das Herstellungsverfahren einer Dünnschichtdiode nach der Erfindung beschrieben wer­ den soll, soll zunächst der typische Aufbau und ein Herstellungsverfahren, wie es im Stand der Technik nach der DE-OS 33 34 918 beschrieben ist, erläutert werden. Die Fig. 1(a) und 1(b) zeigen in einer Draufsicht und in einem Quer­ schnitt, der entlang den Linien A-A′ genommen wurde, eine im Stand der Technik bekannte Dünnschichtdiode, die Teil einer Reihe von Dünnschichtdioden auf einem Substrat 10 darstellt. Diese Dünnschichtdiode be­ sitzt eine untere Elektrode 2 und eine Halbleiter­ schicht 3, die zunächst nacheinander auf dem Substrat 10 ausgebildet werden. Dann wird die Isolierschicht 4 über diese Schichten gelegt. Ein Kontaktloch 16 wird dann in einem Bereich der Isolierschicht 4 ausgebildet, der die Oberfläche der Halbleiterschicht 3 abdeckt, um einen Teil der Oberfläche freizulegen, und dann wird eine obere Elektrode 5 über die anderen Schich­ ten gelegt, um den Diodenaufbau zu komplettieren. Wie dargestellt, ist die obere Elektrode 5 über dem Kontaktloch 16 angeordnet, um so mit der Oberfläche der Halbleiterschicht 3 in Kontakt zu stehen. Gegen­ über den Seitenflächen der Halbleiterschicht 3 und gegenüber der unteren Elektrode ist sie durch die Iso­ lierschicht 4 getrennt. Zur Ausbildung des Kontaktloches 16 wird ein fotolithographisches Verfahren verwendet, so daß bezüglich der Positionierung dieser Löcher gegenüber der Halbleiterschicht sich einige fehler­ hafte Abweichungen ergeben können. Dies ist in der Draufsicht und im Querschnitt in den Fig. 2(a) und 2(b) dargestellt, die die Beziehungen zwischen der Größe der Diodenstruktur und der Kontaktlochausrichtungs­ toleranz, die aufgrund des letztgenannten Positionier­ fehlers vorhanden sein muß, zeigt. Die notwendige Toleranz zur Ausrichtung der Kontaktlöcher ist durch das Bezugzeichen 8 angedeutet. Es ist klar, daß wenn diese gegebene Toleranz hinsichtlich der Ausrich­ tung der Kontaktlöcher ungenügend groß ist, d. h., wenn die Diodenstruktur nicht ausreichend groß ist (bezüg­ lich der abgedeckten Substratfläche), dann kann die fehlerhafte Ausrichtung der Kontaktlöcher dazu führen, daß ein Teil der Seitenflächen der Halbleiterschicht 3 beim Einbringen der Kontaktlöcher diesem Prozeß mit ausgesetzt wird. Wenn daraufhin dann die obere Elektrode aufgebracht wird, kann es passieren, daß die innere Struktur der Diode kurzgeschlossen wird, das bedeutet, daß, wenn die Halbleiterschicht 3 einen aufeinander­ folgenden PIN-geschichteten Aufbau hat, die PIN-Schich­ ten durch die obere Elektrode kurzgeschlossen werden, was zu einer fehlerhaften Wirkung der Diode führt oder zu Veränderungen der Diodenarbeitskennlinien.
Daher muß eine bestimmte Toleranz zur Ausrich­ tung der Kontaktlöcher geschaffen werden, die un­ gefähr gleich der Länge einer jeden Seite der Kontakt­ löcher ist, vorausgesetzt, daß letztere, wie dar­ gestellt, quadratisch sind. Die minimal erreichbare Größe eines solchen Kontaktloches ist z. Z. typischer­ weise ungefähr 6 µm, wodurch aufgrund des notwendigen Toleranzfaktors die minimale Herstellungs­ größe der Diodenstruktur etwa 20 µm × 20 µm beträgt. Aus diesem Grunde wird das Öffnungsverhält­ nis der Anzeige aufgrund der relativ großen Anzeige­ flächen, die die Dioden benötigen, reduziert, wenn derartige Dünnschichtdioden verwendet werden, und nichtlineare Widerstandselemente in einem Flüssig­ keitskristall-Matrixanzeigefeld verwendet werden, in welchem die Anzeigeelemente sehr klein sein müssen.
Wenn dagegen ein Aufbau und ein Verfahren zur Herstellung einer Dünnschichtdiode gemäß der Erfin­ dung verwendet wird, ist es nicht mehr nötig, eine Toleranz zur Ausrichtung der Kontaktlöcher vorzu­ sehen, wie sich aufgrund der im folgenden beschrie­ benen Ausführungsbeispiele ergeben wird. Fig. 3 zeigt in einer perspektivischen Darstellung ein Beispiel einer Dünnschichtdiode, die erfindungs­ gemäß hergestellt worden ist. Diese Dünnschicht­ diode umfaßt einen Träger oder ein Substrat 10, auf welchem die untere Elektrode 12 ausgebildet ist. Sie umfaßt weiterhin eine Halbleiterschicht 14, die über der unteren Elektrode angeordnet ist. Die Halbleiterschicht 14 besteht aus amorphem Silizium und hat daher einen aufeinanderfolgenden PIN­ geschichteten inneren Aufbau. Eine Isolierschicht 19 wird wie dargestellt aufgebracht, so daß sie die Seitenflächen der unteren Elektrode 12 und der Halb­ leiterschicht 14 (die sich in Längsrichtung der unteren Elektrode 12 erstreckt) von der oberen Elektrode 18, die darauf ausgebildet ist, zu iso­ lieren und um die untere Elektrode 12 gegenüber der oberen Elektrode 18 zu trennen, während die Oberfläche der Halbleiterschicht 14 im wesentlichen ganz freigelegt ist, um mit der oberen Elektrode 18 einen Kontakt herzustellen.
Der Herstellungsprozeß einer Diode mit einem solchen Aufbau wird nun unter Bezugnahme auf die Fig. 4(a) bis 4(e) beschrieben. Zunächst wird eine Schicht aus metallischem Material auf einem optisch durchlässigen, elektrisch nicht leitenden Träger 10 ausgebildet, danach eine Halbleiterschicht, z. B. aus einem amorphen Silizium mit einem inneren PIN­ geschichteten Aufbau, welche dann auf die metalli­ sche Schicht aufgebracht wird. Diese beiden Schich­ ten werden gleichzeitig gestaltet, um so einen läng­ lichen zweischichtigen Streifen zu bilden, der einen länglichen metallischen Streifen umfaßt, der als untere Elektrode 12 bezeichnet werden kann und mit einem genau entsprechenden Halbleiterschichtstrei­ fen 14, der dadurch über der unteren Elektrode 12, wie in Fig. 1(a) dargestellt, ausgebildet ist.
Wie gezeigt, enthalten die äußeren Flächen dieses zweischichtigen Streifens die Seitenflächen 12 a und 14 a der unteren Elektrode 12 bzw. der Halbleiter­ schicht 14, und eine Oberfläche 14 b der Halbleiter­ schicht 14. Danach wird eine dünne Schicht 19 aus einem isolierenden Material, wie z. B. SiO₂ über diesen zweischichtigen Streifen und die umgebende Fläche des Trägers 10 gelegt und es wird eine Schicht 26 von photoempfindlichem, ätzresistenten Material über die Isolierschicht 19 gebracht. Auf die Rückfläche des Trägers 10 werden dann Lichtstrahlen 28 gestrahlt, wie das in Fig. 4(b) gezeigt ist. Die Abdeckschicht 26 wird dadurch entwickelt und die Bereiche der Abdeckschicht, die nicht im vorausgehenden Schritt belichtet worden sind (das sind die Bereiche, die die Oberfläche 14 b der halbleitenden Schicht 14 abdeckt und die durch die halbleitende Schicht 14 und die untere Elektrode 12 vom Licht abgeschirmt sind) werden entfernt. Danach werden alle Bereiche der Isolierschicht 19 weg­ geätzt, die nicht durch das Abdeckmittel abgedeckt waren. Das Ätzen wird bis auf eine Tiefe durchge­ führt, die mindestens gleich der Dicke der Isolier­ schicht 19 ist. Auf diese Weise wird der Teil der Isolierschicht 19, die die Oberfläche 14 b der halb­ leitenden Schicht 14 abdeckt, im wesentlichen ganz entfernt. Der daraus resultierende Aufbau ist in Fig. 4(c) dargestellt und ergibt sich, nachdem die verbleibenden Teile des Abdeckmaterials entfernt worden sind.
Es ist klar, daß durch dieses Vorgehen die Seiten­ flächen 12 a, 14 a der unteren Elektrode 12 und der Halbleiterschicht 14 durch die Abschnitte 20 der Isolierschicht 19 bedeckt bleiben, während die Oberfläche 14 b der halbleitenden Schicht 14 nun offen, d. h. nicht mehr durch die Isolierschicht 19 abgedeckt ist. Die Stellen und Flächen derjenigen Abschnitte der Isolierschicht 19, die jeweils aus dem zweischichtigen Streifen 15 entfernt werden und die darauf belassen werden, um die Seitenflächen abzudecken, ergeben sich von selbst durch die Form des zweischichtigen Streifens 15 und werden nicht durch die Ätzmaske bestimmt. Daher wird die Breite des Bereichs der Halbleiterschicht 14, der von der Isolierschicht 19 nicht abgedeckt ist, exakt gleich der Breite des zweischichtigen Streifens 15 gemacht, was gleichzeitig auch der Breite der unteren Elektrode 12 entspricht. Danach wird eine zweite metallische Schicht über die zunächst ausgebildeten Schichten gebracht und so angeordnet, daß sie die obere Elektrode 18 bildet, die ebenfalls die Form eines länglichen Streifens hat, der die Längser­ streckung der tieferen Elektrode 12 in einem rechten Winkel schneidet, d. h. senkrecht zur Richtung der unteren Elektrode 12, wie das in Fig. 4(d) gezeigt ist. Danach wird die Bearbeitung der Halbleiter­ schicht 14 und der Isolierschicht 19 durchgeführt, indem die obere Elektrode 18 als Maske verwendet wird, um somit alle Bereiche der Halbleiterschicht 14 außer den Bereichen, die direkt zwischen den Über­ lappungszonen der unteren Elektrode und der oberen Elektrode 18 liegen, zu entfernen, d. h. es wird bis auf eine Tiefe geätzt, die mindestens der Tiefe der Halbleiterschicht 14 entspricht. Der erhaltene Aufbau der fertiggestellten Dünnschichtdiode ist in Fig. 4(e) gezeigt, wobei die Diode im Über­ schneidungsbereich zwischen der oberen Elektrode 18 und der unteren Elektrode 12 entstanden ist. Eine derartige Diode braucht den minimal möglichen Betrag an Fläche.
Aus Obenstehendem ergibt sich, daß Abweichungen im Ätzmuster, durch welches die obere Elektrode 18 ge­ bildet wird, absolut keinen Einfluß auf die endgültig erhaltene Diodenstruktur haben, die unabhängig davon direkt zwischen den Überschneidungsflächen der oberen Elektrode 18 und der unteren Elektrode 12 ausgebildet wird, wobei die Seitenflächen der Halb­ leiterschicht und der unteren Elektrode 12 bezüglich der oberen Elektrode 18 durch Teile der Isolier­ schicht völlig abgetrennt sind. Es haben daher Ausrichtungstoleranzen der Schablonen bzw. Masken keinen Einfluß auf die mögliche Diodengröße, die allein durch die Breite der oberen Elektrode 18 und der unteren Elektrode 12 bestimmt ist. Diese Breite kann heutzutage bis zu 6 µm klein gemacht werden, so daß die Diode auf einer Trägerfläche von nur 6 µm × 6 µm verwirklicht werden kann. Als geeignetes Material für den Träger 10 kann Corning 7059 Borsilikatglas verwendet werden, während die obere Elektrode aus aufeinanderfolgen­ den Schichten aus InO₃ : Sn (ITO) und Cr gebildet werden kann. Die Halbleiterschicht 14 besteht aus einer Schicht aus amorphem Silizium welches einen PIN-geschichteten Aufbau hat. Die Isolierschicht 6 besteht aus SiO₂, welche durch Plasma CVD aufge­ bracht wurde. Die obere Elektrode 18 besteht aus nacheinander aufgebrachten Cr- und Al-Schichten. Das Entfernen des Isolierschichtteils von der Ober­ fläche der Halbleiterschicht 14 (Schritt 4(b) bis 4(c), wie oben beschrieben), wird unter Verwendung einer oxidierenden Pufferfilmätzlösung durchgeführt. Die Herstellung der Halbleiterschicht und der Iso­ lierschicht in der Art, wie das durch den Schritt 4(e) gezeigt ist, wird vorzugsweise mit Hilfe eines reaktiven Ionenätzverfahrens (RIE) durchgeführt.
Das in Fig. 5 dargestellte Diagramm zeigt die Durchlaß- und die Sperrkennlinie, mit den Bezugszeichen 30 bzw. 31 bezeichnet, einer Dünnschicht­ diode, die nach der oben beschriebenen Herstellungs­ methode gefertigt wurde. Dioden mit solchen Charakteristiken können als nichtlineare Wider­ standselemente als Treiber von Anzeigeelementen in einem Flüssigkeitskristallmatrix-Anzeigefeld verwendet werden, d. h. sie stellen ein nichtlineares Widerstandselement dar, welches eine geeignete Schwellenwertcharakteristik hat.
Wie oben ausgeführt, kann eine Dünnschichtdiode nach der vorliegenden Erfindung bis zu 6 µm × 6 µm klein verwirklicht werden. Bei Stand der Technik betrug die minimal erreichtbare Größe derartiger Dioden ungefähr 20 µm × 20 µm. Eine Diodenstruktur und die Herstellungsmethode nach der vorliegenden Erfindung ermöglicht es daher, daß die von jeder Diode benötigte Fläche wesentlich reduziert werden kann, was auch zu einer wesentlichen Verminderung der internen Kapazität der Diode führt.
Im oben beschriebenen Herstellungsverfahren wird eine rückwärtige Belichtung des Substrates in Ver­ bindung mit einer photoempfindlichen Ätzabdeckung angewandt, um die Fläche der Isolierschicht fest­ zulegen, die von der Oberfläche der Halbleiter­ schicht entfernt werden soll. Wenn in diesem Stadium eine geeignet große Belichtungsstärke verwendet wird, kann zu einem gewissen Maße Streulicht auf­ treten, was, wie nun beschrieben werden wird, vor­ teilhafte Auswirkungen hat. Dieses Streulicht (siehe Fig. 6) führt dazu, daß ein kleiner Teil des Abdeckmaterials, welches den Rand der Oberfläche der Halbleiterschicht 14 leicht überdeckt, dem Licht ausgesetzt wird, was zu einer nachfolgenden Ent­ wicklung führt. Wenn die nichtbelichteten Abschnitte des Abdeckmaterials dann entfernt werden und das Ätzen der unbedeckten Flächen der Isolierschicht 19 durchgeführt wird, führt dies zu einem in Fig. 6 dargestellten Ergebnis. Abschnitte 34 der Seiten­ bereiche 20 der Isolierschicht stehen über den Rand der Oberfläche 14 b der Halbleiterschicht über, und stellen dabei sicher, daß die Seitenflächen der Halbleiterschicht 14 und die untere Elektrode 12 zuverlässig durch die Isolierschicht abgedeckt sind und daher vollständig gegenüber der oberen Elektrode 18 isoliert sind. Dies ist unabhängig von Abweichun­ gen in der Ätztiefe der Isolierschicht, Abweichungen in der Dicke der Isolierschicht, wenn diese zuerst aufgebracht wird, und Abweichungen in der Qualität der Isolierschicht 19 (wie sie z. B. durch Tieftempe­ ratur, Anwachsen der SiO₂-Schicht entstehen), usw. sichergestellt. Dieses Abdecken der äußeren Randbe­ reiche der Oberfläche 14 b der Halbleiterschicht 14 hat keine wahrnehmbaren Auswirkungen auf die minimal erreichbare Größe der Diode und stellt sicher, daß, die Diodenkennlinien exakt gleich sind.
Ein zweites Ausführungsbeispiel eines erfindungs­ gemäßen Herstellungsverfahrens wird im folgenden unter Bezugnahme auf die Fig. 7(a) bis 7(f) be­ schrieben. Die ersten beiden Schritte in diesem Prozeß, in denen der längliche; zweischichtige Streifen 15 gebildet wird, der die untere Elektrode 12 mit einer sich darauf befindlichen Halbleiter­ schicht 14 umfaßt, und in denen die isolierende Schicht aus SiO₂ über diesen Schichten aufgebracht wird, mit dem sich daraus ergebenden Aufbau, wie er in den Fig. 7(a) und 7(b) dargestellt ist, sind mit denen des anhand der Fig. 4(a) bis 4(e) be­ schriebenen Ausführungsbeispiels identisch. Es wird jedoch ein unterschiedliches Verfahren angewandt, um den die Oberfläche 14 b der Halbleiter­ schicht 14 abdeckenden Teil der Isolierschicht 19 zu entfernen. Wie in Fig. 7(c) dargestellt ist, wird ein reaktives Ionenätzverfahren (RIE) ver­ wendet. Dies deuten die Bezugszeichen 36 an. RIE wird auf die Isolierschicht 19 in einer anisotropen Weise angewandt, da es sich herausgestellt hat, daß damit ein schnelleres und gleichförmigeres Ätzen möglich ist als es durch reaktives Ionenätzen, welches nur in einer Richtung durchgeführt wird, d. h. senkrecht zur Trägerebene, möglich ist.
Das Ätzen wird bis zu einer ausreichenden Tiefe fortgesetzt, um den Abschnitt der Isolierschicht 19 zu entfernen, der die Oberfläche 14 b der Halbleiter­ schicht 14 des zweischichtigen Streifens 15 abdeckt. Das dadurch erhaltene Ergebnis ist in Fig. 7(d) dargestellt. Es ist zu erkennen, daß die Seiten­ flächen 14 a, 12 a der Halbleiterschicht 14 und der unteren Elektrode 12 jeweils vollständig durch Isolierschichtbereiche 20 abgedeckt sind, und daß die Oberfläche 14 b der Halbleiterschicht 14 freiliegt. Daraus ergibt sich auch, daß die Stellen und die Ausdehnungen dieser freiliegenden Ober­ fläche 14 b und der Isolierschichtabschnitte, die die Seitenflächen 14 a, 12 a der Halbleiterschicht bzw. der unteren Elektrode 12 abdecken, von vorn­ herein selbstdefinierend festgelegt sind, nämlich durch die Form des ursprünglichen zweischichtigen Streifens 15 und der Dauer des nachfolgenden Ätz­ prozesse, nicht dagegen durch das Ätzmaskenmuster.
Danach wird, wie bei dem anhand von Fig. 4(a) bis 4(e) beschriebenen Ausführungsbeispiel, eine zweite metallische Schicht 14 über die zunächst ausgebildeten Schichten gelegt, und so abgeätzt, daß sie eine obere Elektrode 18 bildet, die ein schmaler länglicher Metallstreifen ist, der so an­ geordnet ist, daß er die untere Elektrode 12 im wesentlichen senkrecht überkreuzt. Das Wegätzen der nichtbenötigten Abschnitte der Halbleiterschicht 14, die sich auf jeder Seite der oberen Elektrode er­ strecken, wird dann durchgeführt, um diese Bereiche zu entfernen, wobei die obere Elektrode 18 als Maske dient. Somit umfaßt der endgültig erhaltene Diodenaufbau, wie im zuvor beschriebenen Ausfüh­ rungsbeispiel, einen Abschnitt einer Halbleiter­ schicht 14, der zwischen den Überschneidungsflächen der unteren Elektrode 12 und der oberen Elektrode 18 eingebettet ist.
Bei diesem Ausführungsbeispiel eines erfindungs­ gemäßen Verfahrens haben, ebenso wie bei dem zuvor geschilderten Ausführungsbeispiel, Justierfehler bei der Herstellung der zweischichtigen Streifen 15 und der oberen Elektrode 18, die durch ein Schablo­ nenverfahren ausgebildet werden, keinen Einfluß auf den Aufbau und die Arbeitskennlinien der fer­ tiggestellten Diode, da die Diode in dem Über­ schneidungsbereich zwischen der oberen und der unteren Elektrode ausgebildet ist.
Fig. 8 zeigt den Schaltplan eines Diodenrings, der als nichtlineares Widerstandselement verwendet werden kann, um als Treiber für ein Anzeigeelement eines Flüssigkeitskristallmatrix-Anzeigefeldes verwendet zu werden. Dieser Diodenring besteht einfach aus zwei Dioden 44 und 46, die mit ent­ gegengesetzten Polaritäten parallelgeschaltet sind, um ein Zweipolelement zu bilden.
In den Fig. 9(a) und 9(b) ist in einer Draufsicht und in einem Querschnitt (entlang der Linie A-A″ in Fig. 9(a)) ein Verfahren nach dem Stand der Technik beschrieben, mit dem so ein Diodenring unter Verwendung von Dünnschichtdioden gebildet wird. Jede Dünnfilmdiode ist in der Art konstruiert, wie dies hier unter Bezug auf die Fig. 1(a) und 1(b) bereits beschrieben worden ist. Es sind entsprechende Bezugszeichen verwendet worden. Bei diesem Ausfüh­ rungsbeispiel dient die untere Elektrode 2 jeder Diode als ein Pol des Diodenringes, d. h. als einer der Pole 48, 50, die in Fig. 8 dargestellt sind, während die oberen Elektroden 5 der Dioden jeweils mit der unteren Elektrode der gegenüberliegenden Diode verbunden sind.
Ein solcher Aufbau hat die bereits unter Bezug­ nahme auf die Fig. 1(a) und 1(b) oben erwähnten Nachteile, d. h., daß aufgrund der bereitzustellen­ den Ausrichtungstoleranz für die Kontaktlöcher die Trägerfläche, die von jeder Diode benötigt wird, derart groß gemacht werden muß, daß sie wesentlich größer ist als eigentlich zur Erzeugung der Dioden­ funktion notwendig ist. Das bedeutet, daß ein Teil der Isolierschicht 4 zwischen der Oberfläche der Halbleiterschicht 3 und der oberen Elektrode 5 eingebettet liegt, und zwar um das Kontaktloch 16 und daß der Bereich der Halbleiterschicht 3, der unterhalb diesem letztgenannten Isolierschicht­ bereich liegt, bezüglich der Diodenfunktion un­ wirksam ist, d. h. nur der Bereich der Halbleiter­ schicht, der zwischen dem Kontaktloch und der un­ teren Elektrode 2 liegt, wirkt als Diode. Der nicht wirksame Halbleiterschichtabschnitt führt zur Reduzierung des Anzeigeöffnungsanteils, wenn solche Diodenringe auf einem Flüssigkeitskristall­ matrixanzeigefeld ausgebildet werden. Mit einer Diode, die gemäß der Erfindung hergestellt ist, wie oben beschrieben, ist es jedoch möglich, alle nicht benötigten Abschnitte der Halbleiter­ schicht zu entfernen, so daß sichergestellt ist, daß der minimalst mögliche Betrag der Trägerfläche jeder Diode zur Verfügung steht.
Es ist klar, daß ein Dünnschichtdiodenaufbau, wie er mit den obenbeschriebenen Verfahren unter Bezug auf Fig. 4(a) bis (e) und Fig. 7(a) bis (f) hergestellt wird, in einfacher Weise verwendet werden kann, um Diodenringe zu gestalten. Das bedeutet, daß ein dicht nebeneinanderliegendes, zweischichtiges Streifenpaar 15 gebildet werden kann und daß die Herstellung so vorgenommen werden kann, daß, nachdem die oberen Elektroden aufgebracht worden sind, ein weiterer Herstellungsschritt ausgeführt wird, um die oberen und unteren Elektroden der angrenzenden Dioden miteinander zu verbinden, damit diese einen Diodenring bilden. Um dies zu erreichen, ist es nicht notwendig, Kontaktlöcher auszubilden, wie das bei dem anhand der Fig. 9(a) und 9(b) beschriebenen Aufbau nach dem Stand der Technik notwendig ist. Es ist auch möglich, das erfindungsgemäße Verfahren so abzuändern, daß eine noch einfachere Erzeugung von Diodenringen möglich ist. Dies wird im folgenden unter Bezug auf die Fig. 10, 11 und 12 beschrieben.
Fig. 10 zeigt in einer Draufsicht Ätzmaskenmuster, die nacheinander bei diesem Verfahren verwendet werden, während die Fig. 11(a) bis 11(f) Querschnitte entlang den Linien A-A′-A″ der Fig. 10 zeigen, um die aufeinanderfolgenden Schritte im Herstellungs­ prozeß zu erläutern. Die Fig. 12(a) bis 12(d) zeigen Draufsichten, um ebenfalls die einzelnen Schritte zu erläutern. In einem ersten Herstellungsschritt wird das in Fig. 10 gezeigte Raster 70 verwendet, um ein nebeneinanderliegendes zweischichtiges Streifenpaar einzuätzen, wobei jeder Streifen eine untere Elektrode und eine Halbleiterschicht umfaßt, die mit 12 a, 14 a, 12 b, 14 b jeweils für den linken und rechten Streifen, der in den Diagrammen ge­ zeigt ist, zu bezeichnen. Eine Ätzabdeckschicht 76 a, 76 b bleibt als oberste Schicht auf jedem Streifen übrig. Diese Abdeckschicht ist auch im nächsten Schritt vorhanden, in dem eine Schicht 19 aus isolierendem Material aufgebracht wird, wie das in Fig. 11(b) dargestellt ist, um diesen Her­ stellungsschritt zu vereinfachen. Danach werden die Abdeckschichten 76 a, 76 b und die Abschnitte der Isolier­ schicht 19, die die Oberfläche der Halbleiter­ schichtabschnitte 14 a und 14 b abdecken, beseitigt, so daß ein Aufbau entsteht, wie er in den Fig. 11(c) und 12(b) dargestellt ist. Die Seitenflächen der Halbleiterschichten 14 a und der unteren Elektrode 12 a sind dabei durch Isolierschichtabschnitte 20, wie das in den vorangehenden Ausführungsbeispielen gezeigt ist, abgedeckt. Unter Verwendung von Ätzrastern, die in Fig. 10 mit dem Bezugszeichen 72 versehen sind, wird dann die weitere Herstellung vorgenommen, wobei alle Teile der Halbleiterschicht 14, die außerhalb der leicht verlängerten rechteckigen Abschnitte 14 a′ und 14 b′ liegen, werden beseitigt, was in den Fig. 11(d) und 12(c) dargestellt ist. Die Seitenflächen dieser Abschnitte 14 a′ und 14 b′ in Längsrichtung der unteren Elektroden bleiben dabei durch den entsprechenden Isolierschichtabschnitt 20 bedeckt.
Danach wird auf den zunächst ausgebildeten Schichten eine zweite Metallschicht ausgebildet, und obere Elektroden 18 a und 18 b werden unter Ver­ wendung von Ätzrastern 74 in Fig. 10 ausgebildet. Wie in Fig. 12(d) dargestellt ist umfaßt jede Obere Elektrode 18 a, 18 b einen länglichen Streifen. Die Elektrode 18 a liegt über dem Halbleiterschicht­ abschnitt 14 a′ und über der unteren Elektrode 12 b, während die obere Elektrode 18 b so angeordnet ist, daß sie über den Halbleiterschichtabschnitt 14 b′ und der unteren Elektrode 12 a zu liegen kommt. Auf diese Art und Weise wird eine erste Dünnschichtdiode im Überschneidungsbereich zwischen der unteren Elektrode 12 a und der oberen Elektrode 18 a ausgebil­ det, während eine zweite Dünnschichtdiode im Über­ schneidungsbereich zwischen der unteren Elektrode 12 b und der oberen Elektrode 18 b entsteht. Diese Dioden sind in der Art eines Diodenringes miteinan­ der verbunden. Die obere Elektrode 18 a und die untere Elektrode 12 a können, wie das in Fig. 12(d) gezeigt ist, verlängert werden, so daß sie als Anschlußkontakte für den Diodenring dienen.
Dieser Aufbau und das Herstellungsverfahren für diese Dioden unterscheiden sich von den zuvor be­ schriebenen Ausführungsbeispielen dadurch, daß die Halbleiterschichtabschnitte 14 a′ und 14 b′, die als Dioden eingesetzt werden, vor der Ausbildung der oberen Elektroden 18 a, 18 b erzeugt werden. Es ist er­ forderlich, jeden dieser Halbleiterschichtabschnitte 14 a′, 14 b′ etwas länger als die Breite der oberen Elektroden zu machen, damit eine gewisse Toleranz bei der Anordnung der Muster in Längsrichtung der unteren Elektrode erhalten wird, zur Erzeugung der oberen Elektroden 18 a, 18 b. Es soll jedoch beachtet werden, daß die daraus resultierenden kleinen Bereiche einer nicht be­ nötigten Halbleiterschicht, die auf jeder Seite der oberen Elektroden 18 a, 18 b in diesem Falle übrig bleiben, d. h. die sich in Längsrichtung der unteren Elektroden 12 a und 12 b erstrecken, nicht zu einem Ansteigen der von jeder Diode benötigten Trägerfläche im Vergleich mit den Ausführungsbeispielen der er­ findungsgemäßen Dioden, wie sie oben beschrieben worden sind, führt. Daher ist es möglich, auch mit diesem Verfahren zur Herstellung von Dünnschicht­ dioden und bei gleichzeitiger Verbindung der Dioden­ elektroden, damit diese einen Diodenring bilden können, dieselben Vorteile hinsichtlich der Klein­ heit der Dioden zu erhalten, so daß auch kleine innere Kapazitäten erhalten werden, wie das schon oben unter Bezug auf die zuerst beschriebenen Ausfüh­ rungsbeispiele erwähnt wurde. Es wäre natürlich auch möglich, wenn dies gewünscht ist, einen weiteren Ätzschritt vorzunehmen, bei dem dann die oberen Elektroden 18 a und 18 b als Masken dienen können, um den kleinen oben beschriebenen überstehenden Bereich der Halbleiterschicht zu entfernen.
Bei den oben beschriebenen Ausführungsbeispielen berühren die oberen und unteren Elektroden der Dioden jeweils die obere und untere Fläche der Halbleiterschicht direkt, d. h. die untere Elektrode berührt, z. B. die N-dotierte Schicht und die obere Elektrode kontaktiert die P-dotierte Schicht der PIN-Halbleiterschicht. Es ist jedoch auch mög­ lich, Zwischenschichten zwischen der oberen Elektrode und der unteren Elektrode und der Halbleiterschicht einzubringen, wie das in dem in Fig. 13 darge­ stellten Querschnitt gezeigt ist. Dort sind jeweils Zwischenschichten 96 und 98 zwischen der oberen Elektrode 18 und dem P-dotierten Bereich der Halbleiterschicht 14 und zwischen der unteren Elektrode 12 und dem N-dotierten Bereich der Halb­ leiterschicht 14 vorgesehen. Diese Zwischenschichten können verschiedenartig ausgebildet sein und ver­ schiedene Funktionen haben. Sie können z. B. einen verbesserten Kontakt zwischen den oberen und unte­ ren Elektroden und der Halbleiterschicht herstellen, können die Halbleiterschicht gegen einfallendes Licht schützen usw. Die Zwischenschichten können zwischen der Halbleiterschicht und zwischen den oberen als auch unteren Elektroden vorgesehen sein, oder aber auch nur bei einer der Elektroden. Ge­ eignete Materialien für derartige Zwischenschichten schließen Cr, Al, Mo usw. ein.
Aus Vorstehendem wird deutlich, daß der Aufbau und das Herstellungsverfahren einer Dünnschicht­ diode nach der vorliegenden Erfindung die Möglich­ keit schafft, derartige Dioden mit einer ganz be­ trächtlich verringerten Größe herzustellen, als dies bisher im Stand der Technik der Fall war, so daß die Verwendung solcher Dioden (in der Art von Dioden­ ringen) als nichtlineare Widerstandselemente gerade in Flüssigkristallmatrixanzeigefeldern mit hoher Anzeigeelementendichte als Treiber für die Anzeige­ elemente beträchtlich vereinfacht wird.
Vorstehend wurde das erfindungsgemäße Verfahren als Herstellungsverfahren für einzelne Dioden und einzelne Diodenringelemente beschrieben. Es ist je­ doch klar, daß in der Praxis dieses Verfahren ange­ wandt werden kann, um gleichzeitig eine große An­ zahl von Elementen, die auf einem Substrat in Reihen angeordnet sind, auszubilden. Die vorstehende Beschreibung wurde nur auf einzelne Elemente aus Gründen der Einfachheit beschränkt.

Claims (12)

1. Verfahren zum Herstellen einer Dünnschichtdiode durch Ausbilden einer streifenförmigen (unteren) Metallschicht auf einem isolierenden Substrat, die eine untere An­ schlußelektrode bildet, Ausbilden einer Halbleiter­ schicht mit PIN-Innenstruktur wenigstens örtlich auf der Metallschicht, Aufbringen einer Isolierschicht über der Halbleiter- und der Metallschicht, die auch die Seiten­ flächen der Halbleiterschicht und ggf. auch die diese umgebenden Bereiche des Substrats bedeckt, Entfernen der Isolierschicht wenigstens von einem Teilbereich der Oberseite der Halbleiterschicht und Ausbilden einer obe­ ren streifenförmigen Metallschicht als obere Anschluß­ elektrode auf der Anordnung aus zweischichtigem Strei­ fen, Isolierschicht und Substrat, die die untere An­ schlußelektrode kreuzt und die Halbleiterschicht in dem von der Isolierschicht freigelegten Bereich kontaktiert, gekennzeichnet durch folgende Merkmale:
die untere Metallschicht und die Halbleiterschicht wer­ den gleichzeitig so bearbeitet, daß diese einen läng­ lichen, durchgehend zweischichtigen Streifen bilden,
die anschließend auf die Anordnung aus zweischichtigem Streifen und Substrat aufgebrachte Isolierschicht wird im wesentlichen von der gesamten Oberseite der Halblei­ terschicht wieder entfernt, jedoch an den Seitenflächen des zweischichtigen Streifens belassen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Ausbilden der oberen Anschlußelektrode alle Bereiche der Halbleiterschicht weggeätzt werden, die nicht direkt unter der oberen Anschlußelektrode liegen, wobei diese als Maske für den Ätzprozeß verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß nach dem Ausbilden der oberen Anschluß­ elektrode die Halbleiterschicht so weggeätzt wird, daß ein verkürzter Längenabschnitt derselben, gemessen in Längsrichtung der unteren Anschlußelektrode, verbleibt, der mindestens gleich der Breite der oberen Anschluß­ elektrode plus einem Ausrichttoleranzwert für die Her­ stellung der oberen Anschlußelektrode ist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekenn­ zeichnet, daß das Wegätzen der Halbleiterschicht mit einem anisotropen, reaktiven Ionenstrahl durchgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus einem optisch durchsichtigen Mate­ rial gebildet ist und das Entfernen der Isolierschicht folgende Schritte umfaßt: Ausbilden einer Schicht aus photoempfindlichem Ätzwiderstandsmaterial über der Iso­ lierschicht, Belichten des Substrats von seiner Rücksei­ te, Entwickeln der Ätzwiderstandsmaterialschicht und Wegätzen der unbelichteten Bereiche derselben, die ober­ halb der Isolierschicht über der Halbleiterschicht lie­ gen.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht von der Oberseite der Halbleiter­ schicht durch gleichförmiges Abätzen mit Hilfe reaktiver Ionenstrahlen entfernt wird, um eine vorbestimmte Dicke der Isolierschicht abzutragen.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausbildung des zweischichtigen Streifens aus un­ terer Metallschicht und Halbleiterschicht durch photo­ lithographisches Ätzen hergestellt wird, wobei eine Ab­ deckschicht aus ätzresistentem Material auf der Obersei­ te der Halbleiterschicht nach Fertigstellung des zwei­ schichtigen Streifens verbleibt, daß die Isolierschicht über dieser Abdeckschicht ausgebildet wird und die Ab­ deckschicht nach dem Entfernen der Isolierschicht von der Oberseite der Halbleiterschicht entfernt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitermaterial amorphes Silicium verwendet wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht aus SiO₂ hergestellt wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die untere Anschlußelektrode aus nacheinander aufge­ brachten Schichten aus InO₃ : Sn und Cr besteht, und daß die obere Anschlußelektrode aus übereinanderliegenden Schichten aus Cr und Al besteht.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Aufbringen der obe­ ren Metallschicht die Isolierschicht von dem Substrat, ausgenommen in dem die Seitenflächen des zweischichtigen Streifens bedeckenden Bereich, wieder entfernt wird.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung eines Diodenrings, der aus zwei Dünnschichtdioden besteht, die mit entgegengesetzten Leitfähigkeitsrichtungen parallelgeschaltet sind, die folgenden Schritte ausgeführt werden:
aus der unteren Metallschicht und der Halbleiterschicht werden ein erster und ein zweiter zweischichtiger Strei­ fen parallel zueinanderliegend auf dem Substrat ausge­ bildet,
die Schicht aus isolierendem Material wird über beiden zweischichtigen Streifen und den diese umgebenden Ober­ flächenbereichen des Substrats ausgebildet,
die Isolierschicht wird von den Oberseiten beider Halb­ leiterstreifen im wesentlichen überall entfernt, während die Seitenflächen der zweischichtigen Streifen durch die Isolierschicht abgedeckt bleiben,
die Halbleiterschicht der beiden zweischichtigen Strei­ fen wird zu beiden Seiten je eines vorgegebenen Längen­ abschnitts vollständig entfernt, wobei diese Längenab­ schnitte gleiche Größe haben und in Richtung der Strei­ fen gegeneinander um wenigstens diese Abschnittslänge versetzt sind,
auf die verbliebenen Halbleiterschichtabschnitte und die umgebenden Bereiche aus Isolierschicht und freigelegten unteren Metallschichtstreifen wird eine zweite Metall­ schicht aufgebracht, und
die zweite Metallschicht wird anschließend so ausgestal­ tet, daß sich zwei obere Anschlußelektroden ergeben, die jeweils im wesentlichen streifenförmig sind, parallel zueinander verlaufen, die unteren Metallschichtstreifen über den Halbleiterschichtabschnitten kreuzen und eine Breite haben, die wenigstens um eine Ausrichttoleranz kleiner als die Längenabschnitte der verbliebenen Halbleiterschichtabschnitte ist.
DE19843424085 1983-06-29 1984-06-29 Verfahren zur herstellung von hoechstminiaturisierten duennschichtdioden Granted DE3424085A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP58117488A JPH0652794B2 (ja) 1983-06-29 1983-06-29 薄膜ダイオードの製造方法
JP58122205A JPS6014468A (ja) 1983-07-05 1983-07-05 薄膜ダイオ−ド
JP58136162A JPS6028276A (ja) 1983-07-26 1983-07-26 薄膜ダイオ−ドの製造方法

Publications (2)

Publication Number Publication Date
DE3424085A1 DE3424085A1 (de) 1985-01-17
DE3424085C2 true DE3424085C2 (de) 1989-05-03

Family

ID=27313386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843424085 Granted DE3424085A1 (de) 1983-06-29 1984-06-29 Verfahren zur herstellung von hoechstminiaturisierten duennschichtdioden

Country Status (3)

Country Link
DE (1) DE3424085A1 (de)
FR (1) FR2548450B1 (de)
GB (1) GB2144266B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2579775B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation d'elements de commande non lineaire pour ecran plat de visualisation electro-optique et ecran plat realise selon ce procede
FR2579809B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
FR2581781B1 (fr) * 1985-05-07 1987-06-12 Thomson Csf Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication
NL8702490A (nl) * 1987-10-19 1989-05-16 Philips Nv Weergeefinrichting met laterale schottky-dioden.
NL8802409A (nl) * 1988-09-30 1990-04-17 Philips Nv Weergeefinrichting, steunplaat voorzien van diode en geschikt voor de weergeefinrichting en werkwijze ter vervaardiging van de steunplaat.
FR2714765B1 (fr) * 1993-12-30 1996-02-02 France Telecom Procédé de réalisation d'une connexion électrique entre deux couches conductrices.
DE4410799C2 (de) * 1994-03-29 1996-02-08 Forschungszentrum Juelich Gmbh Diode
GB2304993B (en) * 1995-08-23 1997-08-06 Toshiba Cambridge Res Center Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US4425379A (en) * 1981-02-11 1984-01-10 Fairchild Camera & Instrument Corporation Polycrystalline silicon Schottky diode array
DE3279239D1 (en) * 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
US4642620A (en) * 1982-09-27 1987-02-10 Citizen Watch Company Limited Matrix display device

Also Published As

Publication number Publication date
GB8416632D0 (en) 1984-08-01
DE3424085A1 (de) 1985-01-17
GB2144266A (en) 1985-02-27
GB2144266B (en) 1987-03-18
FR2548450B1 (fr) 1987-04-30
FR2548450A1 (fr) 1985-01-04

Similar Documents

Publication Publication Date Title
DE3587485T2 (de) Flüssigkristall-anzeige-element und dessen herstellung.
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE3587536T2 (de) Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung.
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE68917654T2 (de) Anzeigevorrichtung.
DE69017262T2 (de) Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung.
DE69111906T2 (de) Verfahren zur Herstellung von Matrixen von MIM-Anordnungen und solche Matrixen enthaltende Anzeigevorrichtungen.
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE3117950A1 (de) Planare duennfilmtransistoren, transistoranordnungen und verfahren zu ihrer herstellung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4344897A1 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE102004048723A1 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE2315761B2 (de) Verfahren zur Herstellung einer integrierten Schaltung aus Oberflächen-Feldeffekttransistoren
DE3424085C2 (de)
DE19724245A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE2746335C2 (de)
DE2854994C2 (de) Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand
DE69203948T2 (de) Verfahren zur Herstellung von Matrixen von MIM-Anordnungen und solche Matrixen enthaltende Anzeigevorrichtungen.
DE3226097C2 (de)
DE69629974T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee