FR2548450A1 - Procede de fabrication de diode en film mince ultra-miniature - Google Patents
Procede de fabrication de diode en film mince ultra-miniature Download PDFInfo
- Publication number
- FR2548450A1 FR2548450A1 FR8410296A FR8410296A FR2548450A1 FR 2548450 A1 FR2548450 A1 FR 2548450A1 FR 8410296 A FR8410296 A FR 8410296A FR 8410296 A FR8410296 A FR 8410296A FR 2548450 A1 FR2548450 A1 FR 2548450A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor layer
- layer
- lower electrode
- insulating film
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 121
- 239000010408 film Substances 0.000 claims description 65
- 238000007493 shaping process Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 238000010884 ion-beam technique Methods 0.000 claims 1
- 239000004922 lacquer Substances 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 claims 1
- 239000012780 transparent material Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
Abstract
A.LA PRESENTE INVENTION CONCERNE UNE NOUVELLE STRUCTURE DE DIODE ET UN PROCEDE DE FABRICATION DE CELLE-CI. B.LE PROCEDE CONFORME A L'INVENTION PERMET DE REDUIRE AU MINIMUM ABSOLU LA SURFACE DU SUBSTRAT OCCUPEE PAR CHAQUE DIODE, SANS LA NECESSITE D'AUGMENTER LA SURFACE OCCUPEE PAR LA DIODE AU-DESSUS DU MINIMUM DU A DES EXIGENCES DE TOLERANCE D'ALIGNEMENT. IL EN RESULTE QUE LA SURFACE OCCUPEE PAR UNE DIODE EN FILM MINCE REALISEE CONFORMEMENT A LA PRESENTE INVENTION EST EGALE A LA ZONE D'INTERSECTION ENTRE DEUX BANDES METALLIQUES ETROITES QUI SERVENT DE FILS DE CONNEXION ET D'ELECTRODES DE LA DIODE, ZONE POUVANT ETRE REDUITE A UN CARRE DE 4 MICRONMETRES DE COTE. C.APPLICATION: REALISATION DE PANNEAUX DE VISUALISATION A MATRICE A CRISTAUX LIQUIDES.
Description
Ces dernières années, les panneaux de visualisation à matrice à cristaux
liquides ont trouvé des applications de plus en plus étendues Dans certaines applications récentes de ces panneaux, par exemple comme dispositif de visualisation pour télévision miniature, il est nécessaire de réaliser une densité très élevée d'éléments de visualisation dans une zone de visualisation relativement restreinte, si bien que chaque élément de visualisation doit avoir des dimensions minimes Bien que, dans le passé, on ait largement utilisé un panneau de visualisation à 10 matrice à cristaux liquides de type passif, c'est-à-dire un panneau de visualisation dans lequel aucun élément de contrôle d'activation restassocié aux éléments de visualisation, ces panneaux n'offrent pas la possibilité d'une densité élevée des éléments de visualisation, ce qui est nécessaire aux applications 15 telles que dispositifs de visualisation TV Par conséquent, on s'est tourné vers des panneaux de visualisation à cristaux liquides en "matrice active" pour réaliser ces dispositifs de visualisation Dans un panneau de visualisation à "matrice active", chaque élément de visualisation est couplé à un élément de contrôle d'activation individuel, élément qui contrôle le potentiel appliqué sur l'élément de visualisation à partir des électrodes d'activation de la matrice Dans le passe, on a utilisé en général des transistors en film mince comme éléments actifs dans ees panneaux de visualisation Toutefois, la fabrication de tran25 sistors en film mince on grand nombre présente des problèmes de fabrication, par exemple la difficulté d'arriver à un rendement satisfaisant et, en outre, le procédé de fabrication s'avère relativement complexe, de sorte que le coot de fabrication de ces panneaux de visualisation est élevé En outre, la zone du panneau 30 occupée par les éléments actifs d'un tel panneau de visualisation devient un facteur important, lorsqu'il s'agit d'un panneau de visualisation de faible dimension et lorsque la densité des éléments de visualisation est élevée, c'est-à-dire que, si la zone occupée par chaque élément actif n'est pas suffisamment faible par rapport aux dimensions de l'élément de visualisation, le rapport d'ouverture du panneau de visualisation sera diminué, entraînant une diminution de la luminosité et du contraste de la visualisation Pour cettre raison, il est souhaitable d'utiliser des éléments actifs pouvant être fabriqués à un moindre coût que les transistors en film mince et qui peuvent être agencés pour occuper un minimum de la surface de visualisation. On a constaté récemment (comme le décrit le brevet japonais n 57-167945) qu'il est possible d'utiliser un élément de résistance non linéaire sous forme d'anneau de diodes comme élément actif satisfaisant pour de tels panneaux de visualisation Un 10 anneau de diodes est un élément à deux bornes, comprenant en principe deux diodes montées en parallèle l'une par rapport à l'autre, avec des polarités opposées, c'est-à-dire montées selon une configuration-en anneau Pour constituer les éléments actifs d'un panneau de visualisation à cristaux liquides, on utilise des 15 diodes en film mince, le matériau semi-conducteur étant en général du silicium amorphe Ces anneaux de diodes présentent certains avantages importants dont la possibilité d'utiliser la caractéristique de conduction directe des diodes pour assurer le contrôle de l'activation des éléments de visualisation Cette 20 caractéristique est extrêmement stable et peut être aisément contrôlée au niveau de la fabrication Toutefois, les procédés de l'art antérieur de réalisation d'un ensemble de telles diodes en film mince sur un substrat ne permettent pas de réduire la surface occupée par chaque diode au-dessous d'une certaine valeur, 25 valeur qui est supérieure aux limites dimensionnelles imposées par attaque chimique Ce problème résulte de la structure d'une telle diode en film mince de l'art antérieur, structure qui comprend essentiellement une électrode inférieure, c'est-à-dire une bande métallique étroite déposée sur le substrat, une couche 30 sensiblement carrée d'un matériau semi conducteur déposée sur l'électrode inférieure, un film d'un matériau isolant réalisé sur la couche semi-conductrice et les zones entourantes de l'électrode inférieure, un trou de contact étant percé dans la portion du film isolant qui recouvre la face supérieure de la couche semi35 conductrice, et une électrode supérieure déposée sur le film isolant de façon à être en contact avec la face supérieure de la couche semi-conductrice à travers le trou de contact et qui est
isolée de l'électrode inférieure par le film isolant.
Ces trous de contact sont réalisés par un procédé faisant appel à un masque et une attaque chimique pour réaliser les 5 trous Du fait que le masque ne peut être aligné qu'avec un certain degré de précision, une certaine tolérance doit être admise dans la mise en place des trous de contact par rapport à
la couche semi-conductrice et, par conséquent, la zone occupée par la diode ne peut être plus petite que celle déterminée par 10 cette tolérance d'alignement du trou de contact.
Un but de la présente invention est de remédier à cet inconvénient des procédés de fabrication de diodes en film mince de l'art antérieur, en proposant une structure de diode et un procédé de fabrication qui permettent de réduire au minimum 15 absolu la zone du substrat occupée par chaque diode, sans la nécessité d'augmenter la zone occupée par la diode au-delà du minimum dû aux exigences de tolérance d'alignement Il en résulte, que la surface occupée par une diode en film mince réalisée selon la présente invention peut être égale à la zone d'intersec20 tion entre deux bandes métalliques étroites qui servent de fils de connexion et d'électrodes de diodes et peut avoir par conséquent une surface de 4 microns de côté Le procédé de fabrication conforme à la présente invention comprend essentiellement les étapes qui consistent à déposer une bande allongée à deux 25 couches sur un substrat électriquement isolant, cette bande à deux couches comprenant une électrode inférieure en un matériau métallique et une couche d'un matériau semi-conducteur dopée de manière appropriée (par exemple une couche PIN de silicium amorphe) déposée sur l'électrode inférieure, à déposer un film de matériau isolant (par exemple Si O 2) sur cette bande à deux couches, à éliminer la portion du film isolant qui recouvre la face supérieure de la couche semi-conductrice tout en laissant les faces latérales de la couche semi-conductrice et de l'électrode inférieure recouvertes du film isolant, à déposer ensuite une bande métallique de forme allongée comme électrode supérieure sur la bande à deux couches pour qu'elle soit en contact avec la face supérieure de la couche semi-conductrice tout en étant isolée par rapport aux faces latérales de la couche semi-conductrice et de l'électrode inférieure Cette électrode supérieure joue le rôle donc d'une électrode de diode et d'un fil de connexion, c'est-à5 dire une structure de diode est réalisée au niveau de l'intersection entre l'électrode inférieure et l'électrode supérieure Les portions inutiles de la couche semi-conductrice (c'est-à-dire les portions de la couche semi-conductrice autres que celles prises en sandwich au niveau de l'intersection entre les électrodes
supérieure et inférieure) sont éliminées, partiellement ou entièrement, soit avant soit après le dépôt de l'électrode supérieure.
Si les portions inutiles de la couche semi-conductrice doivent être éliminées après la formation de l'électrode supérieure, l'électrode supérieure peut servir elle-même de masque permettant l'élimination par attaque chimique de ces portions de la couche semi-conductrice En variante, si les portions inutiles de la couche semi-conductrice doivent être éliminées avant la formation de l'électrode supérieure, on peut alors faire en sorte que les électrodes supérieures des deux diodes voisines servent 20 également de fils d'interconnexion pour réaliser un anneau de
diodes, ce qui permet de supprimer l'étape de fabrication nécessaire à la réalisation de ces fils d'interconnexion.
Du fait que l'exposition de la face supérieure de la couche semiconductrice, pour assurer le contact avec l'électrode supé25 rieure, est réalisée en éliminant sensiblement la totalité de la portion du film isolant recouvrant la face supérieure de la couche semi-conductrice plutôt qu'une portion déterminée de ce film isolant, il ne subsiste aucune possibilité d'un mauvais
alignement tel que celui qui se produit lorsqu'on utilise des 30 trous de contact.
Une forme d'exécution de la présente invention est décrite ci-après à titre d'exemple, en référence aux dessins annexés dans lesquels: les figures 1 (a) et 1 (b) sont des vues en plan et en coupe 35 transversale illustrant une construction et un procédé de fabrication d'une diode en film mince de l'art antérieur; les figures 2 (a) et 2 (b) sont des schémas illustrant les effets de la tolérance d'alignement des trous de connexion sur les dimensions minimales d'une telle diode en film mince de l'art antérieur; la figure 3 est une vue oblique illustrant un mode de réalisation d'une diode en film mince réalisée selon un premier procédé conforme à la présente invention, et les Figures 4 (a) à 4 (e) sont des vues obliques illustrant des étapes de ce dernier procédé de fabrication; la figure 5 est un graphique représentant les caractéristiques de conduction directe et inverse d'une diode en film mince réalisée conformément à la présente invention; la figure 6 est un schéma en coupe transversale illustrant la relation entre, d'une part, les faces latérales de l'électrode inférieure et de la couche semi-conductrice d'une diode en film mince réalisée selon la présente invention et, d'autre part, des portions d'un film isolant recouvrant ces faces latérales; les figures 7 (a) à 7 (f) sont des vues obliques illustrant 20 des étapes d'un second procédé de -fabrication d'une diode en film mince conformément à la présente invention; la figure 8 est un schéma de connexion d'un anneau de diodes comprenant deux diodes; les figures 9 (a) et 9 (b) sont des vues en plan et en coupe 25 transversale respectivement illustrant un procédé de l'art antérieur de fabrication d'un anneau de diodes comprenant des diodes en film mince; la figure 10 est un schéma illustrant l'élaboration d'anneaux de diodes sous forme de diodes en film mince 30 selon un procédé de fabrication conforme à la présente invention; les figures 11 (a) à 11 (e) sont des vues en coupe transversale illustrant des étapes de ce dernier procédé de fabrication d'un anneau de diodes; les figures 12 (a) à 12 (d) sont des vues en plan illustrant des étapes de ce dernier procédé de fabrication d'un anneau de diodes; et la figure 13 est une vue en coupe transversale illustrant une variante de réalisation de la structure d'une diode en film mince réalisée conformément à la présente invention. Avant de décrire la configuration et le procédé de fabrication d'une diode en film mince conformément à la présente invention, on va rappeler d'abord une configuration et un procédé de fabrication typique de l'art antérieur Les figures 1 (a) et 1 (b) 10 sont une vue en plan et une vue en coupe transversale (suivant les lignes A-A') respectivement d'une diode en film mince connue, qui est réalisée comme partie d'un ensemble de diodes en film mince sur un substrat 10, l'électrode inférieure 2 et une couche semi-conductrice 3 étant déposées d'abord successivement sur le 15 substrat, un film isolant 4 étant déposé sur celles-ci Un trou de contact 16 est ensuite réalisé dans la portion du film isolant qui recouvre la face supérieure de la couche semi-conductrice afin d'exposer une portion de cette face supérieure et ensuite une électrode supérieure 5 est déposée sur les autres couches 20 pour compléter la structure de la diode Comme on le voit, l'électrode supérieure est positionnée sur le trou de contact 16, afin d'entrer en contact avec la face supérieure de la couche semiconductrice 3, et est isolée des faces latérales de la couche semiconductrice et de l'électrode inférieure par le film 25 isolant 4 On met en oeuvre une technique photolithographique pour réaliser le trou de contact 16, de sorte qu'il y aura un degré d'erreur de mise en place de ces trous par rapport à la position de la couche semi-conductrice Cette situation est représentée sur les vues en plan et en coupe transversale respecti30 ves des figures 2 (a) et 2 (b) qui représentent la relation entre, d'une part, les dimensions de la structure de la diode et, d'autre part, la tolérance d'alignement du trou de contact qui doit être admise pour compenser cette erreur de mise en place La tolérance d'alignement du trou de contact nécessaire est indiquée 35 par les numéros de référence 8 Il est évident que si l'on admet une tolérance d'alignement du trou de contact insuffisante, c'est-à-dire que les dimensions de la structure de la diode ne sont pas suffisamment grandes (c'est-à-dire par rapport à la surface recouverte du subst Tat), un mauvais alignement du trou de contact pourrait avoir comme conséquence qu'une portion de la face latérale de la couche semi-conductrice 3 soit exposée lors de la réalisation du trou de contact Par conséquent, lors du dépôt ultérieur de l'électrode supérieure il pourrait y avoir un court-circuit de la structure interne de la diode, c'est-à-dire que, si la couche semi- conductrice 3 se compose de couches PIN successives, ces couches PIN pourraient être court-circuitées par
l'électrode supérieure, rendant de ce fait le fonctionnement de la diode inefficace ou entraînant une détérioration des caractéristiques de fonctionnement de la diode.
Par conséquent, il est nécessaire de prévoir une tolérance d'alignement du trou de contact qui est approximativement égale à la longueur de chaque côté du trou de contact (en supposant que ce trou a une forme carrée vue en plan) La dimension minimale praticable d'un tel trou de contact est actuellement d'environ 6 microns, de sorte que ce facteur de tolérance nécessaire entraînera une augmentation des dimensions praticables minimales
de la structure de diode à un carré de côté d'environ 20 microns.
Pour cette raison, si l'on utilise ces diodes en film mince pour constituer un élément de résistance non linéaire d'un 25 panneau de visualisation à matrice à cristaux liquides dans lequel les éléments de visualisation sont de très faible dimension, le rapport d'ouverture de la surface de visualisation sera réduit en raison de la surface de visualisation relativement
importante occupée par les diodes.
Grâce à la configuration et au procédé de fabrication d'une diode en film mince conforme à la présente invention, toutefois, il n'est pas nécessaire de prévoir une telle tolérance d'alignement du trou de contact, comme on le verra en étudiant les modes de réalisation suivants La figure 3 est une vue oblique d'un 35 exemple d'une diode en film mince réalisée conformément à la présente invention Cette diode comprend un substrat 10, sur lequel est déposée une électrode inférieure 12, une couche semiconductrice 14 étant déposée sur l'électrode inférieure 12 La couche semi-conductrice 14 est en silicium amorphe et présente une configuration interne de couches PIN successives Un film isolant 19 est disposé comme représenté de façon à isoler les faces latérales de l'électrode inférieure 12 et de la couche semi-conductrice 14 (s'étendant dans le sens d'allongement de l'électrode inférieure 12) par rapport à une électrode supérieure 18 déposée sur celle-ci, et à isoler l'électrode inférieure 12 de 10 l'électrode supérieure 18, alors que la face supérieure de la couche semi-conductrice 14 est exposée sensiblement entièrement
au contact de l'électrode supérieure 18.
On va décrire maintenant le procédé de fabrication d'une diode dotée d'une telle structure, en se référant aux figures 15 4 (a) à 4 (e) Tout d'abord, on dépose une couche d'un matériau métallique sur un substrat électriquement non conducteur et optiquement transparent 10, et ensuite on dépose sur la couche métallique une couche d'un matériau semi- conducteur, par-exemple du silicium amorphe ayant une structure à couches PIN internes Ces 20 deux couches sont mises en forme simultanément pour obtenir une bande à deux couches de forme allongée comprenant une bande métallique allongée qui seront désignées électrode inférieure 12 avec, sur celle-ci, une bande-d'une couche semi-conductrice 14
correspondant exactement à la couche inférieure 12, comme le 25 montre la figure 4 (a).
Comme on le voit, les faces externes de cette bande à deux couches comprennent les faces latérales 12 a, 14 a de l'électrode inférieure 12 et de la couche semi-conductrice 14 respectivement, et la face supérieure 14 b de la couche semi-conductrice 14 Un 30 film mince 19 d'un matériau isolant, par exemple Si 02, est ensuite déposé sur cette bande à deux couches et sur la zone entourante du substrat 10, une couche photosensible résistant h une attaque chimique étant déposée sur le film isolant 19 Des rayons lumineux 28 sont ensuite dirigés sur la face arrière du substrat 10, comme le montre la figure 4 (b) La couche résistante 26 est ensuite développée et les portions, de cette couche, qui n'ont pas été soumises à l'insolation lors de l'étape précédente (c'est-3-dire la portion recouvrant la face supérieure 14 b de la couche semi-conductrice 14, protégée de la lumière 12 par la couche semi- conductrice 14 et l'électrode inférieure 12) sont éliminées On effectue ensuite une attaque chimique pour éliminer toutes les portions du film isolant qui ne sont pas recouvertes de la couche résistante, cette attaque étant réalisée jusqu'à une profondeur au moins égale à celle de l'épaisseur du film isolant 19 Ainsi, la portion du film isolant 19 recouvrant la face supérieure 14 b de la couche semi-conductrice 14 est éliminée sensiblement en totalité La structure résultante est représentée sur la figure 4 (c), après l'élimination des portions restantes de
la couche résistante.
Il est évident que, à l'issue de ce procédé, les faces laté15 tales 12 a, 14 a de l'électrode inférieure 12 et de la couche semi-conductrice 14 restent recouvertes des portions 20 du film isolant 19, tandis que la face supérieure 14 b de la couche semiconductrice 14 n'est plus recouverte du film isolant Les positions et les surfaces des portions du film isolant 19 qui sont, 20 d'une part, éliminées de la bande à deux couches 14 et, d'autre part, laissées en place pour isoler les faces latérales de celle-ci sont déterminées automatiquement grâce à la forme de la bande à deux couches 14, et ne sont plus déterminées à l'aide d'un masque Par conséquent, la largeur de la portion de la couche semi- conductrice 14 qui est débarrassée du film isolant 19 est pres que exactement égale à la largeur de la bande à deux couches 14, c'est-à-dire à la largeur de l'électrode inférieure 12. Ensuite, on dépose une seconde couche métallique sur les couches réalisées préalablement qui est mise en forme pour obtenir une électrode supérieure 18 ayant la forme d'une bande allongée qui coupe le sens d'allongement de l'électrode inférieure 12 sous un angle oblique, c'est-à-dire perpendiculaire à cette direction, comme on le voit sur la figure 4 (d) On procède ensuite à la mise en forme de la couche semi-conductrice 14 et du film isolant 19, en utilisant l'électrode supérieure 18 comme masque, pour éliminer toutes les portions de la couche semiconductrice 14 autre que celle située directement entre les zones de recouvrement de l'électrode inférieure 12 et de l'électrode supérieure 18, c'est-à-dire en réalisant une attaque chimique jusqu'à une profondeur au moins égale à celle de la couche semiconductrice 14 La structure résultante de la diode en film mince terminée est celle représentée sur la figure 4 (e), la diode étant réalisée au niveau de l'intersection entre l'électrode supérieure
18 et l'électrode supérieure 12 Une telle diode occupe une 10 partie de la surface du substrat la plus faible possible.
Il ressort clairement de ce qui précède que des écarts de la mise en place de l'attaque chimique établissant l'électrode supérieure 18 n'auront absolument aucuqi effet sur la structure finale de la diode, qui sera invariablement établie directement entre 15 l Ies zones d'intersection d'une électrode supérieure 18 et d'une électrode inférieure 12, les faces latérales de la couche semiconductrice et de l'électrode inférieure 12 adjacentes à l'électrode supérieure 18 étant totalement isolées de celle-ci par des portions du film isolant Ainsi, les facteurs de tolérance d'ali20 gnement du modèle n'ont aucun effet sur les dimensions permissibles de la diode, dimensions qui sont déterminées uniquement par les largeurs de l'électrode supérieure 18 et de l'électrode inférieure 12 Grâce à la technologie actuelle, ces largeurs peuvent descendre jusqu'h 6 microns, de sorte qu'il est possible de réaliser une diode occupant une surface du substrat selon un
carré de côté d'environ 6 microns.
Un matériau approprié pour réaliser le substrat 10 est du verre de borosilicate 7059 de Corning, tandis que l'électrode supérieure 12 peut être établie à partir de couches déposées successivement de In O 3: Sn (ITO) et Cr La couche semi-conductrice 14 comprend une couche de silicium amorphe dotée d'une structure à couches PIN Le film isolant 6 est en Si O 2, réalisé
par dépôt plasmique sous vide L'électrode supérieure 18 est réalisée à partir de couches de Cr et Al déposées successivement.
L'élimination de la portion du film isolant de la face supérieure de la couche semi-conductrice 14 (entre les étapes 4 (b) et 4 (c) ll décrites ci-dessus) est réalisée à l'aide d'une solution d'attaque de film tampon oxydant La mise en forme de la couche semiconductrice et du film isolant pour arriver à la situation représentée à l'étape 4 (e) est réalisée de préférence par attaque ionique réactive. La figure 5 est un graphique représentant les caractéristiques de conduction directe et inverse, désignées par les numéros de référence 30 et 31 respectivement, d'une diode en film mince réalisée selon le procédé de la présente invention décrit ci10 dessus Des diodes dotées de telles caractéristiques sont satisfaisantes pour la réalisation d'éléments de résistance non linéaires de commande d'éléments de visualisation d'un panneau de visualisation à matrice à cristaux liquides, c'est-à-dire
qu'elles constituent des éléments de résistance non linéaires 15 dotés de caractéristiques de seuil appropriées.
Comme on l'a déjà signalé, une diode en film mince réalisée selon le procédé de la présente invention peut se tenir dans un carré de 6 micronmétres de côté Dans l'art intérieur, les dimensions minimales pouvant être atteintes par une telle diode est un 20 carré d'environ 20 micronmètres de côté Ainsi, grâce à la structure de diode et au procédé de fabrication proposé par la présente invention, on peut réduire de manière importante la surface du
substrat occupée parchaque diode et assurer en outre une diminution importante de la capacitance interne de la diode.
Selon le mode de fabrication décrit ci-dessus, on utilise l'insolation du substrat par arrière conjointement avec un matériau photosensible résistant à l'attaque chimique pour délimiter la zone du film isolant devant être éliminée de la face supérieure de la couche semi-conductrice Si on applique un niveau d'in30 solation élevé à ce stade, il y aura une certaine dispersion de la lumière qui aura un effet bénéfique comme on va le décrire maintenant En se référant à la figure 6, cette dispersion de la lumière aura pour conséquence d'exposer à la lumière et au développement ultérieur une faible portion de la couche résistance 35 qui chevauche légèrement les bords de la face supérieure de la couche semi- conductrice 14 Une fois les portions non exposées de la couche résistante éliminéeset l'attaque chimique de la surface découverte du film isolant 19 achevée, le résultat final sera comme le représente la figure 6 Des parties 34 des portions latérales 20 du film isolant recouvriront le bord de la face su5 périeure 14 b de la couche semi-conductrice 14, assurant de ce fait une isolation des faces latérales de la couche semi- conductrice 14 et de l'électrode inférieure 12 par rapport à l'électrode supérieure 18, malgré des écarts de profondeur d'attaque du film isolant, des écarts d'épaisseur du film isolant 19 lorsqu'il 10 est déposé en premier lieu, des variations de qualité du film isolant 19 (par exemple résultant d'une croissance à basse température du film Si O 2), etc Ce recouvrement des portions extrêmes des bords de la face supérieure 14 b de la couche semi-conductrice 14 n'auront aucun effet perceptible sur les dimensions minimales 15 d'une diode pouvant être atteintes,et assurera l'obtention de diodes
présentant des caractéristiques parfaitement uniformes.
On va décrire maintenant un second exemple du procédé de fabrication conforme à l'invention en se référant aux figures 7 (a) à 7 (f) Les deux premières étapes de ce procédé, lors des20 quelles une bande à deux couches allongée 15 est élaborée, comprenant une électrode inférieure 12 sur laquelle est déposée une couche semi-conductrice 14, un film isolant en Si O 2 étant déposé sur ces couches, pour arriver aux structures représentées
sur les figures 7 (a) et 7 (b), sont identiques à celles de l'exem25 pie représenté sur les figures 4 (a) à 4 (e) et décrit ci-dessus.
Toutefois, on fait appel à un procédé différent pour éliminer la portion du film isolant 19 qui couvre la face supérieure 14 b de la couche semiconductrice 14 Comme on le voit sur la figure 7 c, on fait appel à une attaque ionique réactive (RIE) comme l'indi30 que le numéro 36 Cette attaque du film isolant 19 se fait de manière anisotropique, du fait que l'on a constaté qu'on obtient ainsi une attaque plus rapide et plus uniforme que par une attaque ionique réactive réalisée selon un seul sens, c'est-à-dire
perpendiculairement au plan du substrat.
Cette attaque se poursuit jusqu'à une profondeur suffisante pour éliminer la portion du film isolant 19 recouvrant la face supérieure 14 b de la couche semi-conductrice 14 de la bande à deux couches 15, le résultat final étant indiqué sur la figure 7 (d) Comme on le voit, les faces latérales 14 a, 12 a de la couche semi-conductrice 14 et de l'électrode inférieure 12 respective5 ment sont laissées complètement recouvertes de portionsdu film isolant 20, tandis que la face supérieure 14 b de la couche semiconductrice 14 est laissée exposée Il ressort clairement de ce qui précède que la position et l'étendue de cette face supérieure exposée 14 b et des portions du film isolant qui recouvre les faces latérales 14 a, 12 a de la couche semi-conductrice 14 et de
l'électrode inférieure 12 sont déterminées de manière automatique, c'està-dire par la forme de la bande 8 deux couches initiales 15 et la durée du procédé d'attaque et ne sont plus déterminées par un masque.
Ensuite, comme pour l'exemple des figures 4 (a) à 4 (e), on dépose une seconde couche métallique 40 sur les couches réalisées préalablement et cette couche est attaquée pour obtenir une électrode supérieure 18 sous forte de bande métallique allongée étraite disposée pour couperl'électrode inférieure 12 sensible20 -ent perpendiculairement On procède ensuite à une attaque des portions inutiles de la couche semi-conductrice 14 s'étendant de part et d'autre de l'électrode supérieure 18 afin d'éliminer ces
portions, en utilisant l'électrode supérieure 18 comme masque.
Par conséquent, comme dans l'exemple précédent, la structure de la diode obtenue comprend essentiellement la portion de la couche semi-conductrice 14 qui reste en sandwich entre les zones d'intersection de l'électrode inférieure et de l'électrode supérieure 18. Dans cet exemple de mise en oeuvre du procédé de la présente 30 invention, comme pour l'exemple précédent, toute erreur d'alignement lors des opérations de mise en forme de la bande à deux couches 15 et de l'électrode supérieure 18 n'aura absolument
aucun effet sur la structure ou sur les caractéristiques de fonctionnement de la diode finie, du fait que la diode est établie au 35 niveau de l'intersection entre les électrodes supérieure et inférieure.
La figure 8 est un diagramme de connexionsd'un anneau de diodes, pouvant être utilisé comme élément de résistance non linéaire pour commander un élément de visualisation d'un panneau de visualisation à matrice à cristaux liquides Cet anneau comprend simplement deux diodes 44 et 46 montées en parallèle avec des polarités opposées afin d'obtenir un élément à deux bornes. Les figures 9 (a) et 9 (b) sont une vue en plan et une vue en coupe transversale (suivant la ligne A-A" de la figure 9 (a)) d'un 10 exemple d'un procédé connu de réalisation d'une anode de diodes utilisant des diodes en film mince Chaque diode en film mince est réalisée de la manière décrite ci-dessus en référence aux figures 1 (a) et 1 (b), avec les numéros de référence correspondant Dans cet exemple, l'électrode inférieure de chaque diode 15 constitue une des bornes de l'anneau de diodes, c'est-à-dire une des bornes 48, 50 représentés sur la figure 8, tandis que chacune des électrodes supérieures 5 des diodes est reliée à l'électrode
inférieure de la diode opposée.
Une telle structure présente les inconvénients évoqués ci20 dessus en référence aux figures 1 (a), 1 (b), c'est-à-dire qu'en raison de la nécessité de prévoir une tolérance d'alignement du trou de contact, il faut augmenter la surface du substrat occupée par chaque diode jusqu'à une valeur sensiblement supérieure à celle nécessaire au fonctionnement de la diode, c'est-à-dire qu'une portion du film isolant 4 est laissée en sandwich entre la face supérieure de la couche semi-conductrice 3 et l'électrode supérieure 5, autour du trou de contact 16, et la portion de la couche semi-conductrice 3 située au-dessous de cette portion du film isolant ne joue en fait aucun rôle dans le fonctionnement de 30 la diode, c'est-à-dire que seule la portion de la couche'semiconductrice 3 située entre le trou de contact 16 et l'électrode inférieure 2 joue un rôle Cette portion inutile de la couche semi-conductrice a pour effet de réduire le rapport d'ouverture de visualisation, lorsque ces anneaux de diodes sont disposés sur 35 un panneau de visualisation à matrice à cristaux liquides Toutefois, une diode réalisée conformément à la présente invention, comme on l'a décrit ci-dessus permet d'éliminer complètement toutes les portions inutiles de la couche semi-conductrice pour assurer qu'une partie de surface la plus faible possible du
substrat est occupée par chaque diode.
Il est évident que les structures de diode en film mince réalisées par les procédés décrits en référence aux figures 4 (a) à (e) et 7 (a) à (f) peuvent être aisément constituées en anneaux de diodes C'est-h-dire que l'on peut déposer deux bandes à deux couches 15 écartées d'une faible distance et la mise en forme 10 peut être agencée de sorte que, après l'étape d'élaboration des électrodes supérieure, une étape de mise en forme subséquente permet de relier entre elles les électrodes supérieures et inférieures des diodes voisines pour réaliser un anneau de diodes Il n'y a pas besoin de réaliser des trous de contact à cette fin, 15 comme cela est nécessaire avec la structure connue des figures 9 (a), 9 (b) Toutefois, il est également possible de modifier le procédé de la présente invention pour permettre d'élaborer des anneaux de diodes de manière même plus simple, comme on va le
décrire en référence aux figures 10, 11 et 12.
La figure 10 est une vue en plan représentant les modèles de masquage mis en oeuvre successivement dans ce procédé, tandis que les figures 11 (a) h 11 (f) sont des vues en coupe transversale suivant les lignes A-A'-A" de la figure 10 pour illustrer des étapes de fabrication successives du procédé, et les figures 25 12 (a) à 12 (d) sont des vues en plan pour illustrer ces étapes successives Dans une première étape de mise en forme, on utilise le motif 70 représenté sur la figure 10 pour obtenir deux bandes à deux couches voisines, comprenant chacune une électrode inférieure et une couche semi-conductrice désignées en 12 a, 14 a et 30 12 b, 14 b pour les bandes représentées respectivement h gauche et à droite sur les dessins Une couche résistant à l'attaque 76 a, 76 b reste comme couche supérieure sur chaque bande et cette couche résistante reste en place lors de l'étape suivante qui
consiste h appliquer un film de matériau isolant, comme le montre 35 la figure 11 (b) afin de simplifier le procédé de fabrication.
Ensuite, on élimine les couches résistantes et les portions de la couche isolante recouvrant les faces supérieures, les portions 14 a, 14 b de la couche semi-conductrice pour obtenir la structure représentée sur les figures 11 (c) et 12 (b), les faces latérales des couches isolantes et des électrodes inférieures restant re5 couvertes de portionsdu film isolant 20 comme dans les modes de réalisation précédents On procède ensuite à la mise en forme en utilisant des motifs indiqués en 72 sur la figure 10, pour éliminer toute la couche semi-conductrice à l'exception de deux
portions rectangulaires de forme légèrement allongée 14 a', 14 b', 10 comme on le voit sur les figures 11 (d) et 12 (c), les faces latérales de ces portions 14 a', 14 b' dans le sens d'allongement des électrodes supérieures étant recouvertes de portions correspondantes du film isolant 20.
On dépose ensuite une seconde couche métallique sur les 15 couches réalisées préalablement et on élabore des électrodes supérieures 18 a et 18 b par la mise en forme de cette seconde couche métallique à l'aide du motif 74 représenté sur la figure Comme on le voit sur la figure 12 (d), chacune des électrodes
supérieures 18 a, 18 b comprend une bande de forme allongée.
L'électrode 18 a est disposée sur la portion 14 a' 'de la couche semiconductrice et sur l'électrode inférieure 12 b, tandis que l'électrode supérieure 18 b est disposée sur la portion 14 b' de la couche semiconductrice et sur l'électrode inférieure 12 a De cette façon, on obtient une première diode en film mince au 25 niveau de l'intersection entre l'électrode inférieure 12 a et l'électrode supérieure 18 a, tandis qu'une seconde diode en film mince se forme au niveau de l'intersection entre l'électrode inférieure 12 b et l'électrode supérieure 18 b, ces électrodes étant montées en anneau de diodes L'électrode supérieure 18 a et 30 l'électrode inférieure 12 a peuvent être prolongées, comme on le voit sur la figure 12 (d), pour servir de fil de connexion de
cette anode de diode.
Ce mode de réalisation et ce procédé de fabrication des diodes diffèrent des exemples précédents en ce que, du fait que les portions 14 a', 14 b' servant à réaliser les diodes sont élaborées chacune avant l'élaboration des électrodes supérieures 18 a, 18 b, il sera nécessaire de faire en sorte que chacune de ces portions 14 a', 14 b' de la couche semiconductrice soit légèrement plus longue que la largeur des électrodes supérieures Ce pour permettre une certaine tolérance d'alignement des motifs (seule5 ment dans le sens d'allongement des électrodes inférieures) lors de la mise en forme des électrodes supérieures 18 a, 18 b Toutefois, il est à noter qua les petites portions inutiles résultantes de la couche semi-conductrice qui subsiste de part et d'autre des électrodes supérieures 18 a, 18 b dans ce cas, c'est-à-dire s'étendant dans le sens d'allongement des électrodes inférieures 12 a, 12 b, n'auront pour effet aucune augmentation de la surface du substrat occupéepar chaque diode, par rapport au mode de réalisation de la présente invention décrit ci- dessus Par conséquent, ce procédé de fabrication de diode en film mince et en mê me temps d'interconnexion des électrodes des diodes pour réaliser un anneau de diode, apporte les mêmes avantages de faible dimension de diode, avec une faible capacitance interne, que pour les modes de réalisation de l'invention décrits ci-dessus On pourrait bien entendu prévoir une étape supplémentaire, utilisant 20 les électrodes supérieures 18 a, 18 b, comme masque, pour éliminer les petites portions en excès de la couche semi-conductrice
décrite ci-dessus.
Dans les descriptions des modes de réalisation données cidessus, on a supposé que les électrodes supérieure et inférieure 25 des diodes sont respectivement en contact direct avec les faces
supérieure et inférieure de la couche semi-conductrice, c'est-àdire que l'électrode inférieure est en contact avec la couche de type N et que i'êlectrode supérieure est en contact avec la couche de type P d'une coucha semi-conductrice PIN Toutefois, il 30 est possible de prévoir des couches intermédiaires entre l'électrode supérieure et l'électrode inférieure et la couche semiconductrice, comme le représente en coupe la figure 13 Dans ce cas, des couches intermédiaires 96 et 98 sont réalisées respectivement entre une électrode supérieure 18 et une région de type P 35 de la couche semi-conductrice 19, et entre l'électrode inférieure 12 et une région de type N Ces couches intermédiaires peuvent être de divers types et remplir diverses fonctions, pour améliorer par exemple le contact entre les électrodes supérieure et inférieure et la couche semiconductrice, pour protéger la couche semi-conductrice contre la lumière incidente, etc Ces couches intermédiaires peuvent être réalisées entre la couche semiconductrice et les deux électrodes supérieure et inférieure, ou seulement une des électrodes Des matériaux appropriés pour la constitution de ces couches intermédiaires comprennent des métaux tels que Cr, Al, Mo, etc. Il ressort de ce qui précède que la configuration et le procédé de fabrication de diodes en film mince conformément à la présente invention permet d'obtenir des diodes de dimensions sensiblement inférieures à celles obtenues avec des techniques connues, facilitant énormément l'utilisation de ces diodes (sous 15 forme d'anneau de diodes) comme élément de résistance non linéaire faisant partie d'un panneau de visualisation à matrice à cristaux liquides haute densité pour commander les éléments de visualisation. Le procédé conforme à la présente invention que l'on vient 20 de décrire concerne la fabrication de diodes séparées et d'éléments séparés en anneau de diodes Toutefois, on conçoit
aisément qu'en pratique ce procédé serait appliqué à la fabrication simultanée d'un grand nombre d'éléments assemblés sur un substrat, et que la description n'a été limitée b des éléments 25 séparés que pour la clarté de l'exposé.
Bien que l'on vienne de décrire des modes de réalisation précis de la présente invention, il va de soi que de nombreuses modifications peuvent y être apportées sans pour autant sortir du
cadre de l'invention qui est Iimité seulement par les revendica30 tions annexées.
Claims (11)
1 Procédé de fabrication d'une diode en film mince caractérisé en ce qu'il comprend les étapes qui consistent: (a) à déposer une première couche métallique ( 12) sur un substrat électriquement isolant ( 10); (b) à déposer sur la première couche métallique ( 12) une couche d'un matériau semi-conducteur ( 14) doté d'une structure interne en couches PIN successives; (c) à procéder simultanément à la mise en forme de la première couche métallique ( 12) et de la couche semi-conductrice ( 14) pour obtenir une bande allongée à deux couches comprenant une bande métallique allongée constituant une électrode inférieure ( 12) réalisée à partir de la première couche métallique-,-et une portion allongée de la couche semi-conductrice ( 14) réalisée 15 sur l'électrode inférieure, la surface extérieure de la bande à deux couches comprenant de ce fait une face supérieure ( 14 a) de la portion allongée de la couche semiconductrice et des faces latérales ( 20) de la couche semi-conductrice de forme allongée et de ladite électrode inférieure; (d) à déposer un film de matériau isolant ( 19) sur la bande à deux couches ( 12) et sur les zones de la surface entourante dudit substrat ( 10); (e) à éliminer le film isolant ( 19) de la face supérieure ( 14 a) de la couche semi- conductrice de forme allongée ( 14), tout 25 en laissant les faces latérales ( 14 a, 12 a) de la portion allongée de la couche semi- conductrice ( 14) et de l'électrode inférieure ( 12) recouvertesdu film isolant; et (f) h déposer une seconde couche métallique ( 18) sur les couches réalisées précédemment, et à procéder à la mise en forme 30 de la seconde couche métallique pour obtenir une électrode supérieure ( 18) constituée d'une bande de forme allongée disposée pour couper et recouvrir une portion de la face supérieure de la portion allongée de la couche semi-conductrice; ladite diode en film mince étant par conséquent constituée 35 d'une couche semi-conductrice prise en sandwich entre des
portions opposées qui se recouvrent de ladite électrode supérieu-
re ( 18) et de l'électrode inférieure ( 12), et par lesdites
portions des électrodes opposées qui se recouvrent mutuellement.
2 Procédé de fabrication d'une diode en film mince selon la revendication 1, caractérisé en ce que l'étape (f) d'élaboration, de l'électrode supérieure ( 18) est suivie d'une étape d'élimination, par attaque chimique, de toutes les portions de la portion de la couche semiconductrice ( 14) à l'exception d'une portion de
celle-ci située directement au-dessous de la seconde électrode ( 18), utilisant ladite seconde électrode comme masque lors de 10 ladite attaque chimique.
3 Procédé de fabrication d'une diode en film mince selon la revendication 1, caractérisé en ce que l'étape (f) d'élaboration de l'électrode supérieure ( 18) est précédée d'une étape de mise en forme par attaque chimique de ladite portion allongée de la couche semi-conductrice ( 14) pour obtenir une portion raccourcie de celle-ci de longueur prédéterminée mesurée dans le sens d'allongement de l'électrode inférieure ( 12), le film isolant ( 19) étant laissé en place pour recouvrir les faces latérales de ladite portion raccourcie de la couche semi-conductrice, et en ce 20 que l'électrode supérieure ( 18) est positionnée lors-de l'étape (f) pour s'étendre à travers la face supérieure de la portion raccourcie de la couche semi-conductrice ( 14) tout en étant séparée des faces latérales ( 14 a) de celle-ci et de la portion sousjacente de l'électrode inférieure ( 12) par le film isolant ( 19), 25 la longueur de la portion raccourcie de la couche semi-conductrice étant ajustée à une valeur au moins égale à la largeur de l'électrode supérieure ( 18) plus une valeur de tolérance
d'alignement pour la mise en forme de l'électrode supérieure.
4 Procédé de fabrication d'une diode en film mince selon la 30 revendication 2 ou la revendication 3, caractérisé en ce que la mise en forme de la couche semi-conductrice est réalisée par
att Laque ionique réactive anisotropique.
Procédé de fabrication d'une diode en film mince selon la revendication 1, caractérisé en ce que le substrat ( 10) est en un 35 matériau optiquement transparent et en ce que ladite étape (e) d'élimination de ladite portion du film isolant ( 19) comprend les étapes qui consistent: h déposer sur le film isolant ( 19) une couche d'un matériau photosensible résistant à l'attaque ( 26); à procéder h l'insolation de la face du substrat opposée h celle sur laquelle le film isolant est déposé; h développer la couche résistante; et h procéder à une attaque chimique pour éliminer une portion de la couche résistante ( 26) disposée au-dessus du film isolant ( 19) sur la portion allongée de la couche semi- conductrice ( 14) 10 qui a été protégée de l'insolation, et à éliminer une portion correspondante du filn isolant situé sur la face supérieure de la
portion allongée de la couche semi-conductrice.
6 Procédé de fabrication d'une diode en filmin mince selon la revendication 1, caractérisé en ce que l'étape (e) d'élimination 15 de la portioni du film isolant de la face supérieure de la portion allongée de la couche semi-conductrice est réalisée par attaque
par faisceau ionique réactif du film isolant.
7 Procédé de fabrication d'une diode en film mince selon la revendication 1, caractérisé en ce que l'étape (c) de mise en 20 forme de la première couche métallique ( 12) et de la couche semi-conductrice ( 14) est réalisée par un procédé photolithographique, une couche de matériau résistant h l'attaque restant sur la face supérieure de la portion allongée de la couche semiconductrice ( 14) lors de ll'achèvement de mise en forme, et en ce 25 que le film isolant ( 19) élaboré lors de l'étape (d) de la revendictlion 1 est déposé sur la couche résistante ( 26), et en ce que la couche résistante est éliminée avant l'élimination du film isolant de la face supérieure de la couche semi-conductrice h
l'étape (e) de la revendication 1.
8 Procédé de fabrication d'une diode en film mince selon la
revendication 1, caractérisé en ce que le matériau semi-conducteur ( 14) est du silicium amorphe.
9 Procéd& de fabrication d'une diode en film mince selon la
revendication 1, caractérisé en ce que le film isolant ( 19) 35 comprend du Sio 2.
Procédé de fabrication d'une diode en film mince selon la revendication 1, caractérisé en ce que l'électrode inférieure ( 12) comprend des couches de In 03: Sn et Cr déposées successivement et en ce que l'électrode supérieure ( 18) comprend des couches de Cr et Al déposées successivement. 11 Structure de diode en film mince comprenant: une électrode inférieure ( 12) constituée d'une bande de forme allongée d'un matériau métallique déposée sur un substrat électriquement isolant ( 10); une couche de silicium amorphe dotée d'une configuration interne en couches successives PIN déposée sur l'électrode inférieure ( 12), la largeur de cette couche de silicium amorphe étant sensiblement identique à celle de l'électrode inférieure; des portions d'un film isolant ( 19) disposées pour recouvrir 15 entièrement les faces latérales ( 14 a, 12 a) de la couche de silicium amorphe et de l'électrode inférieure s'étendant dans le sens d'allongement de l'électrode inférieure ( 12); et une électrode supérieure ( 18) constituée d'une bande allongée d'un matériau métallique disposée de façon à couper le sens d'allongement de l'électrode inférieure ( 12) sensiblement perpendiculairement et à sensiblement recouvrir et entrer en contact avec la face supérieure de la couche de silicium amorphe et à
être isolée des faces latérales ( 12 a, 14 a) de l'électrode inférieure ( 12) et de la couche de silicium amorphe ( 14) par ladite 25 portion du film isolant ( 19).
12 Structure de diode en film mince selon la revendication 11, caractérisée en ce qu'elle comprend en outre une couche
intermédiaire ( 96, 98) déposée entre la couche de silicium amorphe ( 14) et au moins une des électrodes supérieure et inférieure 30 ( 18, 12).
13 Structure de diode en film mince selon la revendication 12, caractérisée en ce que ladite couche intermédiaire est réalisée en au moins un matériau choisi dans un groupe de matériaux
comprenant Cr, Al et Mo.
14 Procédé de fabrication d'un élément en anneau de diodes comprenant deux diodes en film mince reliées entre elles en parallèle avec des sens de conduction opposés, caractérisé en ce qu'il consiste: (a) à déposer une première couche métallique ( 12) sur un substrat électriquement isolant ( 10); (b) à déposer sur la première couche métallique ( 12) une couche d'un matériau semi-conducteur ( 14) ayant une structure interne en couches PIN successives; (c) h procéder simultanément à la mise en forme de la première couche métallique ( 12) et de la couche semi-conductrice 10 ( 14) pour obtenir des première et seconde bandes à deux couches de forme allongée comprenant chacune une bande métallique de forme allongée sensiblement linéaire constituant une électrode inférieure ( 12), réalisée à partir de la première couche métallique, et une portion allongée de ladite couche semi-conductrice 15 ( 14) réalisée sur l'électrode inférieure ( 12), la surface extérieure de chacune de ces bandes à deux couches comprenant de ce fait une face supérieure ( 14 a) de ladite portion allongée de la couche semi-conductrice et des faces latérales ( 14 a, 12 a) de ladite portion allongée de la couche semi- conductrice et de 20 l'électrode inférieure, les première et seconde bandes à deux couches étant disposées parallèlement l'une à côté de l'autre; (d) à déposer un film d'un matériau isolant ( 19) sur les bandes à deux couches et sur les zones de surface entourantes dudit substrat ( 10); (e) à procéder à une attaque chimique pour éliminer le film isolant des faces supérieures des portions allongées de la couche semi- conductrice tout en laissant les faces latérales des portions allongées de la couche semi-conductrice et des électrodes inférieures recouvertes du film isolant ( 19); (f) à procéder à la mise en forme de la première portion allongée de la couche semi-conductrice ( 14) pour éliminer les portions de celle-ci s'étendant dans le sens de l'allongement de celle-ci de part et d'autre d'une première portion raccourcie de la couche semi- conductrice de longueur prédéterminée mesurée dans 35 le sens d'allongement, afin d'obtenir des portions exposées de l'électrode inférieure correspondante ( 12) de part et d'autre de ladite première portion rectangulaire ( 14 a') de la couche semiconductrice et à procéder à la mise en forme par attaque chimique de la seconde portion allongée de la couche semi-conductrice pour éliminer les portions de celles-ci s'étendant dans le sens d'allongement de celle-ci de part et d'autre d'une seconde portion raccourcie de la couche semi-conductrice de longueur égale à celle de la première portion rectangulaire de la couche semi-conductrice, afin d'obtenir des portions exposées de l'électrode inférieure correspondante de part et d'autre de la seconde 10 portion raccourcie de la couche semi-conductrice, les première et seconde portions raccourcies de la couche semi-conductrice étant décalées mutuellement par rapport au sens d'allongement d'une distance au moins égale à ladite longueur prédéterminée de celles-ci; (g) à déposer une seconde couche de matériau métaliique sur les portions raccourcies de la couche semi-conductrice et sur les zones entourantes du film isolant et sur les portions exposées des électrodes inférieures; (h) à procéder à la mise en forme de la seconde couche métallique pour réaliser deux secondes électrodes, chacune ayant une forme allongée sensiblement linéaire et une largeur qui est inférieure à ladite longueur prédéterminée des portions raccourcies de la couche semi-conductrice d'une valeur au moins égale à une valeur de tolérance d'alignement de ladite mise en forme admise dans le sens d'allongement des électrodes inférieures et alignée pour couper le sens d'allongement des électrodes inférieures sensiblement perpendiculairement, une première des électrodes supérieures étant disposée de façon à s'étendre à travers une première portion raccourcie de la couche semi-conductrice et 30 d'une portion exposée de l'électrode inférieure de la seconde portion raccourcie de la couche semi-conductrice pour réaliser une interconnexion électrique entre elles, et une seconde des électrodes supérieures étant disposée de façon à s'étendre à travers une seconde portion raccourcie de la couche semi-conduc35 trice et sur une portion exposée de l'électrode inférieure de la premnière portion raccourcie de la couche semi-conductrice pour
réaliser une interconnexion électrique entre elles.
Procédé de fabrication d'un élément en anode de diode selon la revendication 14, caractérisé en ce que le matériau semi-conducteur est du silicium amorphe.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117488A JPH0652794B2 (ja) | 1983-06-29 | 1983-06-29 | 薄膜ダイオードの製造方法 |
| JP58122205A JPS6014468A (ja) | 1983-07-05 | 1983-07-05 | 薄膜ダイオ−ド |
| JP58136162A JPS6028276A (ja) | 1983-07-26 | 1983-07-26 | 薄膜ダイオ−ドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2548450A1 true FR2548450A1 (fr) | 1985-01-04 |
| FR2548450B1 FR2548450B1 (fr) | 1987-04-30 |
Family
ID=27313386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8410296A Expired FR2548450B1 (fr) | 1983-06-29 | 1984-06-29 | Procede de fabrication de diode en film mince ultra-miniature |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE3424085A1 (fr) |
| FR (1) | FR2548450B1 (fr) |
| GB (1) | GB2144266B (fr) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579775A1 (fr) * | 1985-04-02 | 1986-10-03 | Thomson Csf | Procede de realisation d'elements de commande non lineaire pour ecran plat de visualisation electro-optique et ecran plat realise selon ce procede |
| FR2579809A1 (fr) * | 1985-04-02 | 1986-10-03 | Thomson Csf | Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede |
| FR2581781A1 (fr) * | 1985-05-07 | 1986-11-14 | Thomson Csf | Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication |
| EP0314211A1 (fr) * | 1987-10-19 | 1989-05-03 | Koninklijke Philips Electronics N.V. | Dispositif de visualisation muni de diodes Schottky latérales |
| EP0362928A1 (fr) * | 1988-09-30 | 1990-04-11 | Koninklijke Philips Electronics N.V. | Dispositif de reproduction muni de diodes et procédé de fabrication d'un dispositif de reproduction |
| FR2714765A1 (fr) * | 1993-12-30 | 1995-07-07 | France Telecom | Procédé de réalisation d'une connexion électrique entre deux couches conductrices. |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4410799C2 (de) * | 1994-03-29 | 1996-02-08 | Forschungszentrum Juelich Gmbh | Diode |
| GB2304993B (en) * | 1995-08-23 | 1997-08-06 | Toshiba Cambridge Res Center | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2280979A1 (fr) * | 1974-08-02 | 1976-02-27 | Rca Corp | Structure de semi-conducteur et procede de fabrication |
| EP0058124A1 (fr) * | 1981-02-11 | 1982-08-18 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Matrice de diodes Schottky en silicium polycristallin et procédé de fabrication |
| EP0071244A2 (fr) * | 1981-07-27 | 1983-02-09 | Kabushiki Kaisha Toshiba | Transistor à couche mince et procédé de fabrication |
| GB2129183A (en) * | 1982-09-27 | 1984-05-10 | Citizen Watch Co Ltd | Matrix display device |
-
1984
- 1984-06-29 GB GB08416632A patent/GB2144266B/en not_active Expired
- 1984-06-29 FR FR8410296A patent/FR2548450B1/fr not_active Expired
- 1984-06-29 DE DE19843424085 patent/DE3424085A1/de active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2280979A1 (fr) * | 1974-08-02 | 1976-02-27 | Rca Corp | Structure de semi-conducteur et procede de fabrication |
| EP0058124A1 (fr) * | 1981-02-11 | 1982-08-18 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Matrice de diodes Schottky en silicium polycristallin et procédé de fabrication |
| EP0071244A2 (fr) * | 1981-07-27 | 1983-02-09 | Kabushiki Kaisha Toshiba | Transistor à couche mince et procédé de fabrication |
| GB2129183A (en) * | 1982-09-27 | 1984-05-10 | Citizen Watch Co Ltd | Matrix display device |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN vol. 23, no. 3, aout 1980, New York, USA; T.H. NING "Borderless contact to polysilicon lineshaving CVD oxide insulation", pages 1255-1258 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579775A1 (fr) * | 1985-04-02 | 1986-10-03 | Thomson Csf | Procede de realisation d'elements de commande non lineaire pour ecran plat de visualisation electro-optique et ecran plat realise selon ce procede |
| FR2579809A1 (fr) * | 1985-04-02 | 1986-10-03 | Thomson Csf | Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede |
| EP0198754A1 (fr) * | 1985-04-02 | 1986-10-22 | Thomson-Csf | Procédé de réalisation de matrices de commande à diodes pour écran plat de visualisation électrooptique, et écran plat réalisé par ce procédé |
| EP0200599A1 (fr) * | 1985-04-02 | 1986-11-05 | Thomson-Csf | Procédé de réalisation d'éléments de commande non linéaire pour écran plat de visualisation électrooptique et écran plat réalisé selon ce procédé |
| US4653858A (en) * | 1985-04-02 | 1987-03-31 | Thomson-Csf | Method of fabrication of diode-type control matrices for a flat electrooptical display screen and a flat screen constructed in accordance with said method |
| FR2581781A1 (fr) * | 1985-05-07 | 1986-11-14 | Thomson Csf | Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication |
| EP0202150A1 (fr) * | 1985-05-07 | 1986-11-20 | Thomson-Csf | Elément de commande non linéaire pour écran plat de visualisation électrooptique et son procédé de fabrication |
| US4810637A (en) * | 1985-05-07 | 1989-03-07 | Thomson-Csf | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element |
| EP0314211A1 (fr) * | 1987-10-19 | 1989-05-03 | Koninklijke Philips Electronics N.V. | Dispositif de visualisation muni de diodes Schottky latérales |
| EP0362928A1 (fr) * | 1988-09-30 | 1990-04-11 | Koninklijke Philips Electronics N.V. | Dispositif de reproduction muni de diodes et procédé de fabrication d'un dispositif de reproduction |
| FR2714765A1 (fr) * | 1993-12-30 | 1995-07-07 | France Telecom | Procédé de réalisation d'une connexion électrique entre deux couches conductrices. |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3424085A1 (de) | 1985-01-17 |
| GB8416632D0 (en) | 1984-08-01 |
| FR2548450B1 (fr) | 1987-04-30 |
| GB2144266B (en) | 1987-03-18 |
| GB2144266A (en) | 1985-02-27 |
| DE3424085C2 (fr) | 1989-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500451B1 (fr) | Dispositif photovoltaique et module solaire à transparence partielle, et procédé de fabrication | |
| EP0524067B1 (fr) | Structure d'écran à cristal liquide, à matrice active et à haute définition | |
| EP0094716B1 (fr) | Procédé pour connecter un semi-conducteur à des éléments d'un support, notamment d'une carte portative | |
| EP1421623B1 (fr) | Capteur d'image couleur a colorimetrie amelioree et procede de fabrication | |
| EP2044474B1 (fr) | Structure matricielle de filtrage optique et capteur d'images associé | |
| EP2140406B1 (fr) | Carte incorporant un affichage electronique | |
| FR2895805A1 (fr) | Substrat de reseau de transistors en couches minces pour un afficheur a cristaux liquides et son procede de fabrication | |
| EP1721337B1 (fr) | Circuit integre avec diode de lecture de tres petites dimensions | |
| EP1870739A1 (fr) | Procédé de fabrication de lentilles, notamment pour imageur comprenant un diaphragme | |
| FR2530057A1 (fr) | Afficheur a cristaux liquides en matrice de points | |
| WO1988002872A1 (fr) | Ecran de visualisation electro-optique a transistors de commande et procede de realisation | |
| FR2548450A1 (fr) | Procede de fabrication de diode en film mince ultra-miniature | |
| EP3157067A1 (fr) | Fabrication d'une matrice de photodiodes multispectrale en cdhgte par diffusion de cadmium | |
| EP1518145B1 (fr) | Cellule d affichage, notamment a cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion a un circuit electronique de commande | |
| EP1421624B1 (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| EP2432033B1 (fr) | Détecteur bispectral multicouche à photodiodes | |
| CA2457899C (fr) | Capteur d'image couleur sur substrat transparent et procede de fabrication | |
| FR2863773A1 (fr) | Procede de fabrication de puces electroniques en silicium aminci | |
| EP1618611B1 (fr) | Procede de realisation d un dispositif semi-conducteur a met allisations auto-alignees. | |
| WO2003019670A1 (fr) | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot | |
| EP3227925B1 (fr) | Fil textile photovoltaïque | |
| WO2006131427A2 (fr) | Capteur d'image a substrat semiconducteur aminci avec metallisation arriere | |
| EP0842538B1 (fr) | Procede de fabrication d'une matrice active pour ecran plat | |
| FR2732781A1 (fr) | Procede de fabrication de matrice active tft pour ecran de systeme de projection | |
| FR2718885A1 (fr) | Procédé de fabrication d'un TFT étagé inverse. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |