JPS6028276A - 薄膜ダイオ−ドの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は液晶表示／メネル等ρ駆動に用いる薄膜ダイオ
ードの製造方法に関する。

液晶表示パネルは広（用いられ、この液晶表示パネルの
駆動には、最近は薄膜アクティブ素子によるアクティブ
・マトリクスが高密度表示として有望視されている。こ
のアクティブ素子としては薄膜トランジスタ（ＴＰＴ　
）−ＬＰ薄膜ダイオードがあり、特に非晶質シリコン（
ａ−８ｉ）を用いた薄膜ダイオードを並列逆接続（ダイ
オードリング接続）して非線形抵抗として使う方法は前
出願（特願昭５７−１６７９４５）で示した如（、製造
の容易さ、表示品質、拡張性等から極めて有望である。

この様な用途に使われる薄膜ダイオードに要求される条
件は幾つかあるが、中でも製造上の簡易さ及び菓子容量
の低さが重要である。

第１図はダイオード・リング接続による非線形抵抗の公
知の等価回路である。この様な回路を薄膜ダイオードで
実現するには前出願（特願昭５７−１６７９４５）で述
べた如く第２図（ａ）、第２図（ｂ）の構造を用いると
よい。第２図（ａ）は従来技術による薄膜ダイオード・
リングの平面図、第２図（ｂ）は第２図（ａ）のＡ−Ａ
′ｉｆの断面図である。ノ（タン１は下層の第１の電極
層６のための、バタン２は上層の第２の電極層８のため
の、破線のバタン６はダイオード主部となる半導体層９
のための、バタン４は両電極層の層間絶縁膜７のための
、コンタクトホール部である。また５は基板、１０は非
想形素子部ケ示す。この様に４層独立バタン化が必要で
ある。

ここで液晶表示パネルの製造コストを考える。

能動累子火用いたアクティブ・マトリクスと、用いない
パッシブ・マ）　ＩＪクスでは表示品質、多分割性で前
者が、製造コストで後者が優れている。

しかし近来パッシブ・マトリクスの表示品質の改善も目
覚しく、ポータプルテレビに迄応用され始めているのに
対し、アクティブ・マ）　ＩＪクスは主に製造コストが
高すぎろ事により一部の分野にしか実用化されていない
。非勝形抵抗型アクティブ・マトリクスはＴＦＴｆｉに
比ベコスト面で優れてはいるが、第２図の構造ではまだ
まだノクノシブ・マトリクスには大力打出来ない。第２
図の素子を製造する場合の困難さは１から４迄のバタン
をそれぞれ位置を正確に合わせてバタン化する工程にあ
る。バタン合わせが正確でないと素子特性のばらつきと
なって表示品質を低下させる。したがってバタンの数を
減らし、しかも相互の合わせ精度を問わない様な製造法
が望まれる。

本発明は前記従来の欠点を解決し、低容蓋でしかも製造
の容易な薄膜ダイオードを実現するための製造方法を提
供することを目的とするものである。以下図面にもとづ
き本発明の詳細な説明する。

第３図は本発明による製造方法で形成される薄膜ダイオ
ード・リングの一実施例を示す平面図である。第４図は
製造工程を示す第３図のＡ−Ｘ−！での断面図であり、
（ａ）が最初の工程、（ｅ）が最後の工程で、（ａ）か
ら（ｅ）に行（につれ順次次の工程を示している。本実
施例では１１．１２．１３の３バタンで済む。

まず（ａ）の如（第１の電極層１４及び半導体層１５は
第１のバタン１１でバタン化される。本実施例では第１
の電極層１４はＩｎ２Ｏ，：５ｎ（ＩＴＯ）膜であり、
半導体層はａ−ｓｉｐ工Ｎ構造である。バタン化は半導
体層１５、第１の電極層１４の順でレジスト膜１６をマ
スクにしたエノチング工程で行なわれる。続いて（ｂ）
に示す如（レジスト膜１６を除去することなく、第１の
電極層１４、半導体層１５、レジスト膜１６を覆う様に
眉間絶縁膜１７を形成し、その後（Ｃ）に示ス如＜レジ
スト膜１６を除去すると同時にその上の層間絶縁膜１７
も除去され、コンタクトホールな自己整合的に形成する
。続いて（ｄ）の如（半導体層１５が第２のバタン１２
によりバタン化されて半導体層１８となる。これは１０
１．１０２０部分で第１と第２電極層の相互接続を行な
うための準備であり、ダイオード単体で用いる場合には
不安である。続いて第１電極層１４の上と半導体層１８
の上に、第２電極層１９を形成し、（ｅ）の様に第２の
電極層１９が第３のバタン１３によりバタン化される。

本実施例では第２の′醒極層１９はＡＡ／Ｃｒの２層膜
である。

以上の実施例では半導体層１５は第１及び第２のバタン
の重なり部に自己整合的に形成されている。この結果各
バタン間の合わせ精度は緩和され、多少ずれても同一形
状の素子が正確に形成される。

この様に本実施例ではバタン数が少なくて済みしかも製
造精度が厳しくない。

本実施例のもう一つの長所は累子容量を低減できる点で
ある。非―形累子型パネルでは累子容量が負荷容量より
も十分率さな事が必要である。容量な下げるには面積を
小さくすればよい。ところが第２図では最小寸法がコン
タクトホールバタン４であるため、ダイオード面積はバ
タン６の如く太き（なってしまう。更に上下電極は絶縁
層７を挟んで非想形菓子部１０の部分で対間するため累
子容量は非常に太き（なってしまう。これを補うために
バタン寸法を全体に小さくすると製造精度が厳しくなり
製造装置の直截化、歩留りの低下をきたし最終的にはコ
ストを上昇させる。しかるに第３図、第４図で明らかの
如（本実施例ではバタンルール上の最小緋巾が角の太さ
さのため累子面積を容易に低減できる。具体的に述べる
と実効的に１２μｍ角の素子を作る場合、第２図の従来
例では最小寸法６μ虱パタン合わせ２μｍ必要なのに対
し、本実施例では最小寸法１２μｍでバタン合わせはパ
タン間隔が２０μｍなら２０μｍ迄許容される。

更に本実施例によればダイオードリングの全面積を低減
できる。具体的には最小寸法１０μｍの時第２図の従来
例では８０μｍ０μｍ必要なのに対し、本実施例では１
／４の４０μｍ角で十分である。実際の表示画素の太さ
さば１００〜３００μｍ角程度であり、８０μｍ角では
笑効画累面積（開口率）が十分とれず暗い画面しか得ら
れない。

この点からも本実施例は優れている。第５図は本発明の
製造方法による薄膜ダイオードリングの他の実施例を示
す断面図であり、平面図は第３図と同じなので、本実施
例の説明にも第３図を使用する。本実施例では半導体層
の上下に中間層２０．２１を挿入してあり、その他は前
記第３図、第４図の実施例と同一である。この中間層２
０．２１は電極層と半導体層との接触の改善、相互拡散
の防止、光シールド等に有効でありどちらか片方でもよ
い。具体的にはＣｒ、Ａ′、ｄ、Ｍｏ等の金属層を使用
するとよい。

本実施例の製造方法では中間層２０．２１も半導体層と
同一のバタンでバタン化している。即チ第１のバタン１
１で、第１の電極層１４、半導体層１５と共に中間層２
０．２１もバタン化し、第２のバタン１２で第２の電極
層９、半導体層と共に中間層２０．２１もバタン化する
。

以上明らかな如（、本発明により低容量、小面積、簡単
なプロセスで均一な特性の薄膜ダイオードの製造が可能
である。従って本発明は、液晶表示パネル上の薄膜ダイ
オードの製造法として極めて有効である。

【図面の簡単な説明】

第１図はダイオードリング接続による非線形抵抗の公知
の等価回路、第２図（ａ）は従来技術による薄Ｉｆｆダ
イオードリングの平面図、第２図（ｂ）は第２図（ａ）
のＡ−Ａ′−Ｘの断面図、第３図は本発明による製造方
法で形成される薄膜ダイオードリングの一芙施例を示す
平面図、第４図は製造工程を説明するための第３図の　
、／　１を断面図、第５図は本発明の製造方法による薄
膜ダイオードリングの他の実施例を示す断面図である。 １１・・・・・・第１のバタン、 １２・・・・・第２のバタン、 １６・−・・・第３のバタン、 １４・・・・・・第１の電極層、 １５．１８・・・・・・半導体層、 １７・・・・・層間絶縁膜、 １９・・・・鎮２の電極層、 ２０．２１・・・・・中間層。 −： 第１図 第２図 （Ｑ） 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 基板上に形成された第１の電極層と、該第１の電極層上
   に形成された半導体層と、該半導体層上に設けられた第
   ２の電極層、及び該第２の電極層の層間絶縁膜とからな
   る薄膜ダイオードの製造方法に於いて前記第１の電極層
   上に形成された半導体層上にエツチングマスクを形成し
   た後に半導体層、第１電極層の順でバタン化し、その後
   前記第１電極層、半導体層、エツチングマスクを覆う様
   に眉間絶縁膜を形成し、更に前記エツチングマスクと該
   エツチングマスク上の層間絶縁膜を同時に除去した後前
   記半導体層をバタン化しコンタクトホールな自己整合的
   に形成し、更に第２の電極層を形成することを特徴とす
   る薄膜ダイオードの製造方法０