JP2002182236A - 平面表示装置用アレイ基板 - Google Patents
平面表示装置用アレイ基板Info
- Publication number
- JP2002182236A JP2002182236A JP2000376498A JP2000376498A JP2002182236A JP 2002182236 A JP2002182236 A JP 2002182236A JP 2000376498 A JP2000376498 A JP 2000376498A JP 2000376498 A JP2000376498 A JP 2000376498A JP 2002182236 A JP2002182236 A JP 2002182236A
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- insulating film
- resin film
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
び柱状スペーサを備える平面表示装置用アレイ基板にお
いて、製造工程数を少なくすることができるとともに、
製造工程数の削減によって他の不良を発生させることの
ないものを提供する。 【解決手段】透光性厚型樹脂膜5にはTFT7のチャネ
ル部71近傍の個所に抜き部51を設けておく。遮光性
厚型樹脂膜8を、抜き部51の個所、及び走査線11上
の所定個所にのみ形成させる。これにより、柱状スペー
サ−は、遮光性厚型樹脂膜8と透光性厚型樹脂膜5とが
重ねられる、走査線11上の所定個所でのみ形成され
る。一方、TFT7のチャネル部71近傍は遮光性厚型
樹脂膜8により充分に遮光される。
Description
表される平面表示装置等に用いられるアレイ基板に関す
る。特には、画素電極を載置する厚型樹脂膜と、TFT
のチャネル部近傍を覆う遮光膜と、柱状スペーサとを備
えるアレイ基板に関する。
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナル・コンピュータ、ワードプロセッサあるいはTV等
の表示装置として、更に投射型の表示装置として各種分
野で利用されている。
的に接続されて成るアクティブマトリクス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。
型液晶表示装置を例にとり、その構成について簡単に説
明する。
装置は、マトリクスアレイ基板(以下アレイ基板と呼
ぶ)と対向基板とが所定の間隔をなすよう近接配置さ
れ、この間隔中に、両基板の表層に設けられた配向膜を
介して液晶層が保持されて成っている。
縁基板上に、上層の金属配線パターンとして例えば複数
本の信号線と、下層の金属配線パターンとして例えば複
数本の走査線とが絶縁膜を介して格子状に配置され、格
子の各マス目に相当する領域にITO(Indium-Tin-Oxid
e)等の透明導電材料からなる画素電極が配される。そし
て、格子の各交点部分には、各画素電極を制御するスイ
ッチング素子が配されている。スイッチング素子が薄膜
トランジスタ(以下、TFTと略称する。)である場合
には、TFTのゲート電極は走査線に、ドレイン電極は
信号線にそれぞれ電気的に接続され、さらにソース電極
は画素電極に電気的に接続されている。
ITOから成る対向電極が配置されてなる。
ば、カラーフィルタ層が対向基板またはアレイ基板上に
あって少なくとも画素電極に対応する個所に配置され
る。また、両基板の間には、これら基板の間の間隔を一
定にするための多数のスペーサが配置される。
ちゲート電極よりも表層側に半導体活性膜が配置される
ものである場合には、TFTのチャネル部近傍を遮光す
るための遮光膜が対向基板またはアレイ基板上に配置さ
れる。これは、チャネル部の両端側にあるサイドチャネ
ル部に光が照射された場合に、TFTにリーク電流が生
じ、動作不良を生じるからである。ここで、TFTのチ
ャネル部とは、チャネル保護膜を有しないバックチャネ
ルカット型の場合には、ソース及びドレイン電極の間の
個所である。チャネル保護膜を有する、いわゆるエッチ
ングストッパ型の場合は、ソース及びドレイン電極との
オーミックコンタクト部に挟まれた個所である。したが
って、エッチングストッパ型の場合にはチャネル保護膜
の幅がチャネル長となる。
間隔、及び、画素電極の縁部と走査線との間の間隔を覆
う個所にも遮光膜が設けらていた。これは、画素電極と
信号線または走査線とが重なることによる不所望の電気
容量や短絡を充分に防止しつつ、画素電極のパターンと
信号線または走査線のパターンとの位置ずれを吸収し、
該間隔からの光漏れを確実に防止するためである。
絶縁性の厚型樹脂膜を介して、画素電極の四周の縁部を
信号線及び走査線と重ね合わせることが行われている。
厚型樹脂膜は、例えば1μm以上の厚さを有する低誘電
率の有機樹脂からなり、これを介して重ねられる画素電
極と信号線等との間での、電気容量の発生や短絡のおそ
れを充分に小さくすることを可能にするものである。こ
のような厚型樹脂膜の配置により、位置合わせマージン
に起因する画素開口の損失をなくすことができるので、
画素開口率を大きく向上することができる。
く、TFTを覆う遮光膜をアレイ基板上に設けることが
検討されている。遮光膜をアレイ基板上に設けるならば
アレイ基板と対向基板との位置合わせに関連した位置合
わせマージンを設ける必要がないので、その分だけ画素
開口率を向上させることができるのである。
FTを覆う遮光膜とを設けることが考えられる。
ーサとして、パターニングにより柱状のスペーサを設け
ることが種々検討されている(例えば特願平10−16
8480)。柱状スペーサを用いることにより、従前の
非固定の球状スペーサで生じる凝集や分布の不均一等に
よる表示不良を確実に防止することができる。
が、より一般的である。しかし、柱状スペーサを確実に
TFT上等の画素開口以外の個所に配置しつつ、アレイ
基板と対向基板との位置合わせ精度の要求を下げて組立
工程を簡略にするためには、柱状スペーサをもアレイ基
板上に形成するのが好ましい。カラー表示を行う液晶表
示装置であってもカラーフィルタを厚型樹脂膜により形
成することで、対向基板とアレイ基板との精密な位置合
わせを不要にすることができる(特願平11−1803
45)。
上に、透光性の厚型樹脂膜、TFT上の遮光膜、及び柱
状スペーサを全て設けるためには、それぞれについて、
コーティングまたは堆積とパターニングとを行う必要が
あった。そのため、アレイ基板の製造コストの低減およ
び製造効率の向上において問題があった。
であり、透光性の厚型樹脂膜、TFT上の遮光膜、及び
柱状スペーサを備える平面表示装置用アレイ基板におい
て、製造工程数を少なくすることができ、これにより、
製造コストの低減および製造効率の向上を図ることがで
きるとともに、製造工程数の削減によって不良を発生さ
せることのないアレイ基板を提供するものである。
用アレイ基板は、絶縁基板上に配置されるゲート電極、
前記ゲート電極上にゲート絶縁膜を介して配置される半
導体活性膜、及び、前記半導体活性膜に電気的に接続さ
れるソース及びドレイン電極を含み、前記ソース及びド
レイン電極間の前記半導体活性膜をチャネル部となす薄
膜トランジスタと、前記ゲート電極に電気的に接続され
る複数の走査線と、前記ドレイン電極に電気的に接続さ
れ、前記走査線に略直交して配置される複数の信号線
と、前記走査線及び信号線により囲まれる領域内に配置
される光透過性絶縁膜と、前記光透過性絶縁膜上に配置
され、前記ソース電極と前記光透過性絶縁膜のコンタク
トホールを介して電気的に接続された画素電極と、前記
光透過性絶縁膜上に配置される遮光性樹脂膜と、を備え
た表示装置用アレイ基板において、前記光透過性絶縁膜
は前記薄膜トランジスタの少なくとも前記チャネル部に
対応する領域に抜き部または凹部を含み、前記抜き部ま
たは凹部に前記遮光性樹脂膜が選択的に配置されるとと
もに、前記光透過性絶縁膜と、この前記光透過性絶縁膜
上に配置される前記遮光性樹脂膜とで柱状スペーサを成
すことを特徴とする。
ことができ、これにより、製造コストの低減および製造
効率の向上を図ることができる。
5を用いて説明する。
構成を模式的に示すものであり、図2〜5の積層断面図
は、それぞれ、TFT近傍(図1のII−II断面)、補助
容量(Cs)形成部(図1のIII−III断面)、柱状スペ
ーサ形成部(図1のIV−IV断面)、及び、信号線の画素
開口に挟まれた部分(図1のV−V断面)を示す。
層の信号線31との交点付近には、走査線11に印加さ
れるパルス電圧にしたがい信号線31から画素電極52
への信号入力をスイッチングするためのTFT7が配置
されている。TFT7のゲート電極11aは走査線11
からの延在部により形成されており、TFT7のドレイ
ン電極32は、信号線31の延在部により形成されてい
る。そして、TFT7のソース電極33は、層間絶縁膜
4及び透光性厚型樹脂膜5を貫くコンタクトホール4
2,52を通じて、画素電極61に電気的に接続してい
る。
とがなすマス目状の画素開口ごとに配置され、TFT7
のチャネル部71近傍以外で、画素開口の全体を覆うと
ともに四周の縁部が走査線11及び信号線31と重ねら
れている。
m以上であり、低誘電率の絶縁性の樹脂材料からなる。
特には、アクリル系樹脂等の感光型の硬化性有機樹脂材
料からなる。透光性厚型樹脂膜5は、TFT7のチャネ
ル部71近傍を露出させる抜き部51と、コンタクトホ
ール52,53の個所とを除き、画素配列領域の全体を
被覆する。
は、レッド(R)、グリーン(G)、及びブルー(B)
に塗り分けられた着色膜であって、カラー表示を実現す
るためのカラーフィルタの役割をも果たしている。図示
の例で、透光性厚型樹脂膜5は、信号線31に沿って並
ぶ画素開口の列ごとに、ストライプ状に色分けされてい
る。
5の形成のためには、例えば、3色のそれぞれについ
て、顔料または染料を含む透光性樹脂層のコーティング
と、マスクパターンを露光及びパターニングとを行うこ
とができる。または、完全に硬化する前の一つの染料受
容性の無色の樹脂層に対してインクジェット法にて染料
を所定領域ごとに塗布することもできる。
光性厚型樹脂膜8が、上記抜き部51の個所と、走査線
11上の柱状スペーサ形成部75とに配置される。遮光
性厚型樹脂膜8は、画素電極61と、対向基板上の対向
基板との所定間隔(セルギャップ)に相当する充分な厚
さを有し、柱状スペーサ形成部75では、透光性厚型樹
脂膜5と重ねられて柱状スペーサをなす。一方、抜き部
51の個所に配された遮光性厚型樹脂膜8は、柱状スペ
ーサ形成部75におけるよりも突出高さが低いので柱状
スペーサをなさず、TFT7のチャネル部71近傍を確
実に遮光するのみである。
μmであり、絶縁性の樹脂材料からなる。特には、透光
性厚型樹脂膜5と同一の、アクリル系樹脂等の材料から
作成することができる。但し、遮光性を付与するため
に、黒色の顔料または染料が加えられる。
0個の画素開口ごとに1個、例えば6〜7個の画素開口
ごとに1個の割合で画素配列領域内に略均一に分布する
ように配される。柱状スペーサの分布密度が低すぎると
セルギャップを均一にできないための表示不良が生じる
が、分布密度が高すぎると低温環境で使用する場合に
「低温泡」と呼ばれる表示不良が生じる。「低温泡」と
は、基板のたわみ変形等によるセルギャップの調整が温
度低下による液晶の体積減少に充分に追随することがで
きずに、気泡が生じることをいう。
極33との接続個所から見て逆側の縁からは、走査線1
1を覆う画素電極延在部62が設けられている。この画
素電極延在部62の近傍の個所では、信号線31等と同
時に形成される島状金属パターン35が走査線11との
間で補助容量(Cs)を形成する。そして、画素電極延
在部62と島状金属パターン35とが層間絶縁膜4及び
透光性厚型樹脂膜5を貫くコンタクトホール43,53
を通じて電気的に接続される。
いて詳細に説明する。
えばモリブデン−タングステン合金膜(MoW膜)を堆
積させた後、走査線11、及びその延在部からなるゲー
ト電極11aを形成する。
ゲート絶縁膜16、および、窒化シリコン膜からなる第
2ゲート絶縁膜17を堆積させて2層膜からなるゲート
絶縁膜15を形成し、さらに、TFT9の半導体活性層
をなすためのアモルファスシリコン(a-Si:H)層3
6、及び窒化シリコン膜からなる絶縁保護膜を、連続し
て堆積させる。
てTFT7のチャネル部71に対応する個所にチャネル
保護膜21を形成する。
ン(n+a-Si:H)層37を堆積し、さらに、スパッタ
リングにより、例えばアルミニウム金属層が上下のモリ
ブデン層によりサンドイッチ状となった三層金属膜(Mo
/Al/Mo)を堆積する。この三層金属膜と半導体層3
6,37を一括してパターニングすることにより、信号
線31と、この延在部から成るドレイン電極32と、ソ
ース電極33とを作成する。これと同時に、走査線11
と重なる領域に補助容量形成用の島状金属パターン35
を作成する(図1及び3)。
ス電極33と画素電極61を導通させるためのコンタク
トホール42、及び島状金属パターン35と画素電極延
在部62とを導通させるためのコンタクトホール43を
作成する。なお、図には示さないが、画素配列領域を囲
む周縁領域でパッド部を露出させるコンタクトホールを
同時に作成する。
たアクリル系樹脂等からなる厚さ2μmの感光性の硬化
性樹脂液を均一に塗布した後、マスクパターンによる露
光をはじめとする一連の操作を行う。このようにして、
画素開口の列ごとに塗り分けられたストライプ状の着色
パターンを備えた透光性厚型樹脂膜5を形成する。この
透光性厚型樹脂膜5には、TFT7のチャネル部71近
傍に相当する抜き部51と、層間絶縁膜4のコンタクト
ホール42,43にそれぞれ略一致するコンタクトホー
ル52,53とパターニングにより形成されている。
わけを行う場合には次のように行う。
2μmの感光性の硬化性樹脂液を均一に塗布した後、マ
スクパターンによる露光をはじめとする一連の操作を行
うことより、抜き部51とコンタクトホール52,53
とを備えた一つの透光性厚型樹脂膜5を形成する。
5をプリベークした後、パターン露光及び熱処理によ
り、信号線31の幅方向中央部、及び走査線11の幅方
向中央部について、インクが吸収されにくくなるよう疎
水化を行う。これにより隣接する画素間での染料の混色
を防止する。次いで、インクジェット法により、所定領
域ごとの疎水化されていない個所に、レッド(R)、グ
リーン(G)、及びブルー(B)の各色の染料を吐出し
て着色を行う。乾燥後、熱処理により硬化性樹脂材料を
硬化させて、着色パターンを含む透光性厚型樹脂膜5を
完成させる。
ニングにより、画素電極62を作成する。このとき、同
時にパッド部を覆うITO膜が形成される。
性の硬化性樹脂液を均一に塗布した後、マスクパターン
による露光をはじめとする一連の操作を行う。これによ
り、画素配列領域において、透光性厚型樹脂膜5の抜き
部51の個所と、柱状スペーサ形成部75とにのみ遮光
性厚型樹脂膜8を配置する。
部51の内縁と、遮光性厚型樹脂膜8の外縁との間に間
隔が空いているように描かれているが、これらの間を充
分に密着させることができる。これら厚型樹脂膜5,8
のパターンの縁はある程度テーパー状になるのであり、
膜厚が大きいことからテーパー状の縁部にある程度の幅
が生じることとなる。したがって、このようなテーパー
状縁部を重ねることによって、マスクパターンの位置合
わせずれを吸収しつつ、不所望の柱状スペーサーの生成
や、抜き部51の内縁と遮光性厚型樹脂膜8の外縁との
間の間隙の生成を防止することができる。特には、透光
性及び遮光性の厚型樹脂膜5,8が、互いに組み合わさ
って、TFT7近傍を完全に被覆する保護絶縁膜をなす
ようにすることができる。
脂膜、TFT上の遮光膜、及び柱状スペーサを、それぞ
れ別個の工程により製造する場合に比べて、製造工程数
を大幅に削減することができる。また、同時に、柱状ス
ペーサーの分布密度を任意の最適な値に設定することが
できる。
部71近傍に対応して透光性厚型樹脂膜5に抜き部51
が設けられるとしたが、適当な凹部であっても良い。例
えば、ネガ型の感光性樹脂を用い、マスクパターンを用
いる露光の際に、通常より弱い光を照射することによっ
て、凹部を形成することが可能である。この場合、透光
性厚型樹脂膜5そのものに、充分な保護絶縁膜としての
機能を持たせることができる。
なる層間絶縁膜4を設けることにより絶縁の信頼性を高
めたが、上記のように透光性厚型樹脂膜5に凹部のみが
設けられる場合や、透光性及び遮光性の厚型樹脂膜5,
8が組み合わさって信頼性のある絶縁保護膜をなす場合
には、層間絶縁膜4を省くことができる。
膜、及び柱状スペーサを備える平面表示装置用アレイ基
板において、製造工程数を少なくすることができ、これ
により、製造コストの低減および製造効率の向上を図る
ことができる。また、製造工程数を削減しても低温泡等
の不良を発生させることがない。
式的に示す平面図である。
断面図である。
形成部の積層断面図である。
部の積層断面図である。
た部分の信号線を示す積層断面図である。
Claims (6)
- 【請求項1】絶縁基板上に配置されるゲート電極、前記
ゲート電極上にゲート絶縁膜を介して配置される半導体
活性膜、及び、前記半導体活性膜に電気的に接続される
ソース及びドレイン電極を含み、前記ソース及びドレイ
ン電極間の前記半導体活性膜をチャネル部となす薄膜ト
ランジスタと、 前記ゲート電極に電気的に接続される複数の走査線と、 前記ドレイン電極に電気的に接続され、前記走査線に略
直交して配置される複数の信号線と、 前記走査線及び信号線により囲まれる領域内に配置され
る光透過性絶縁膜と、 前記光透過性絶縁膜上に配置され、前記ソース電極と前
記光透過性絶縁膜のコンタクトホールを介して電気的に
接続された画素電極と、 前記光透過性絶縁膜上に配置される遮光性樹脂膜と、を
備えた表示装置用アレイ基板において、 前記光透過性絶縁膜は前記薄膜トランジスタの少なくと
も前記チャネル部に対応する領域に抜き部または凹部を
含み、前記抜き部または凹部に前記遮光性樹脂膜が選択
的に配置されるとともに、 前記光透過性絶縁膜と、この前記光透過性絶縁膜上に配
置される前記遮光性樹脂膜とで柱状スペーサを成すこと
を特徴とする平面表示装置用アレイ基板。 - 【請求項2】前記柱状スペーサが前記走査線と重なる領
域に設けられることを特徴とする請求項1記載の平面表
示装置用アレイ基板。 - 【請求項3】前記柱状スペーサが、5〜10個の前記画
素開口に対して1個の割合で分布していることを特徴と
する請求項1記載の平面表示装置用アレイ基板。 - 【請求項4】前記光透過性樹脂膜が、特定の前記画素開
口ごとに色分けされた着色膜であることを特徴とする請
求項1記載の平面表示装置用アレイ基板。 - 【請求項5】前記抜き部を有する前記光透過性樹脂膜と
前記遮光性樹脂膜との組み合わせ、または、前記凹部を
有する前記遮光性樹脂膜が、層間絶縁膜の役割を果たす
ことを特徴とする請求項1記載の平面表示装置用アレイ
基板。 - 【請求項6】絶縁基板上に配置されるゲート電極、前記
ゲート電極上にゲート絶縁膜を介して配置される半導体
活性膜、及び、前記半導体活性膜に電気的に接続される
ソース電極及びドレイン電極を含み、前記ソース及びド
レイン電極間の前記半導体活性膜をチャネル部となす薄
膜トランジスタを作成するとともに、前記ゲート電極に
電気的に接続される複数の走査線と、前記ドレイン電極
に電気的に接続され、前記走査線に略直交して配置され
る複数の信号線とを作成するための一連の工程と、 前記走査線及び信号線により囲まれる領域内に配置され
る光透過性絶縁膜を作成する工程と、 前記光透過性絶縁膜上に配置され、前記ソース電極と前
記光透過性絶縁膜のコンタクトホールを介して電気的に
接続された画素電極を作成する工程と、 前記光透過性絶縁膜上に配置される遮光性樹脂膜を作成
する工程とからなる表示装置用アレイ基板の製造方法に
おいて、 前記光透過性絶縁膜を作成する工程にて、前記薄膜トラ
ンジスタのうちの少なくとも一部のものにおける少なく
とも前記チャネル部に対応する領域に、前記光透過性絶
縁膜の抜き部または凹部が形成され、 前記遮光性樹脂膜を形成する工程にて、前記光透過性絶
縁膜と、この前記光透過性絶縁膜上に配置される前記遮
光性樹脂膜とで柱状スペーサが形成されることを特徴と
する表示装置用アレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000376498A JP2002182236A (ja) | 2000-12-11 | 2000-12-11 | 平面表示装置用アレイ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000376498A JP2002182236A (ja) | 2000-12-11 | 2000-12-11 | 平面表示装置用アレイ基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002182236A true JP2002182236A (ja) | 2002-06-26 |
Family
ID=18845346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000376498A Abandoned JP2002182236A (ja) | 2000-12-11 | 2000-12-11 | 平面表示装置用アレイ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002182236A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170576B2 (en) | 2003-06-17 | 2007-01-30 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and fabricating method thereof |
US8873001B2 (en) | 2010-08-06 | 2014-10-28 | Samsung Display Co., Ltd. | Display substrate and display device including the same |
US9568790B2 (en) | 2014-03-19 | 2017-02-14 | Samsung Display Co., Ltd. | Liquid crystal display having contact holes adjacently disposed in thin film transistor forming region |
-
2000
- 2000-12-11 JP JP2000376498A patent/JP2002182236A/ja not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170576B2 (en) | 2003-06-17 | 2007-01-30 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and fabricating method thereof |
US8873001B2 (en) | 2010-08-06 | 2014-10-28 | Samsung Display Co., Ltd. | Display substrate and display device including the same |
US9568790B2 (en) | 2014-03-19 | 2017-02-14 | Samsung Display Co., Ltd. | Liquid crystal display having contact holes adjacently disposed in thin film transistor forming region |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781254A (en) | Active matrix LCD having a non-conductive light shield layer | |
US7440041B2 (en) | Method of fabricating array substrate having color filter on thin film transistor structure | |
KR100634919B1 (ko) | 표시 장치용 배선 기판 및 그 제조 방법 | |
JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2002055363A (ja) | カラー液晶表示装置及びその製造方法 | |
KR20090126765A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR100249710B1 (ko) | 액정표시장치 | |
JPH1096955A (ja) | 液晶表示装置 | |
JP2006195098A (ja) | マトリクスアレイ基板、その製造方法、及び平面表示装置 | |
KR100305523B1 (ko) | 액정표시장치및액정표시장치의제조방법 | |
JP4217308B2 (ja) | 液晶表示装置およびその製造方法 | |
KR100625027B1 (ko) | 액정표시소자와 그 제조방법 | |
KR20050001710A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
JP4090594B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
JP3900775B2 (ja) | 電気光学装置および電子機器 | |
JP2002182236A (ja) | 平面表示装置用アレイ基板 | |
KR100648422B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
US20080149933A1 (en) | Display panel | |
JPH07175088A (ja) | 液晶パネル用基板とその製造方法 | |
WO2009142089A1 (ja) | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法 | |
JPH1138437A (ja) | 液晶表示装置及びその製造方法 | |
KR20040061950A (ko) | 티에프티-엘씨디 및 그 제조방법 | |
JPH09127548A (ja) | 液晶表示装置 | |
KR100743418B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070420 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |