DE2003952A1 - Halbleitervorrichtung mit einem isolierenden Bereich und Verfahren zu ihrer Herstellung - Google Patents
Halbleitervorrichtung mit einem isolierenden Bereich und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE2003952A1 DE2003952A1 DE19702003952 DE2003952A DE2003952A1 DE 2003952 A1 DE2003952 A1 DE 2003952A1 DE 19702003952 DE19702003952 DE 19702003952 DE 2003952 A DE2003952 A DE 2003952A DE 2003952 A1 DE2003952 A1 DE 2003952A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- porous
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 239000013078 crystal Substances 0.000 claims description 35
- 239000012212 insulator Substances 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 12
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 238000003411 electrode reaction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004063 acid-resistant material Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
Description
NIPPON .TEIjEGKAPH ΑΈΰ TEIiBPHQM PUBLIC CORPORATION
Halbleiter vor richtung mit eimern isolierenden Bereich und. Ver-
£ä0a3?en zu ihrer Herstellung
■■■■ ·■■ ■■■■ ■ ■■■'■ ■- .■■■■-■■ i
Die ErSlwävmg betrifft eime Halbleitervorrlciitimg mit einem
isolierertäen Berel'ck vorgeschriebener Begrenzung in einem
Halblelterjkristall waä ein Verfaliren zur Herstellung einer
Wenn man von den integrierten D ünnscliiclitkr ei sen mit einem
Isolator als Substrat absieht, sind bislier isolierende
Bereiche in Halbleitervorrichtungen grundsätzlicn nach
zwei Verfahren hergestellt worden.
; ■ ■■ ' ;■'.■■. ■■· :■,
Das eine Verfahren besteht darin, daß der Halbleiterkristall
selbst in dem betreffenden Bereich in einen Isolator verwandelt wird. Hierzu dient eine chemische Reaktion, z,B,
thermische Oxidation bei höherer Temperatur oder anodische
Oxidation von Silizium. Das andere Verfahren besteht darin,
daß auf den Halbleiterkristall eine isoliere^β Schicht durch
Aufdampfen im Vakuum oder eine Reaktion in der Dampfphase
aufgebracht wird.
Das Verfahren der Verwandlung des Halbleiters selbst in einen Isolator mittels einer chemischen Reaktion ist leicht
auszuführen und ergibt im allgemeinen gute Isolationseigenschaften, führt aber zu Schwierigkeiten, wenn der Isolator
eine größere Schichtdicke haben soll. Verwendet man z.B. die thermische Oxidation eines Siliziumkristalls, so ist
zur Bildung eines Oxidfilms von zwei Mikrorr Dicke eine
Wärmebehandlung bei einer Temperatur von mehr als 110O0C
während eines Mehrfachen von 10 Stunden erforderlich. Selbst trenn aber ein solcher etwa 2yifrdicker Oxidfilm nach diesem
Verfahren gebildet ist, treten unweigerlich Risse und Sprünge in der Schicht auf, so daß sie unbrauchbar wird.
Andererseits ist bei anodischer Oxidation der Widerstand gegen Stromfluß umso größer, je dicker die Oxidschicht wird.
Um eine konstante elektrische Stromstärke aufrecht zu erhalten, muß die Formierungsspannung ständig gesteigert werden, aber
wenn sie einen bestimmten Wert übersehreitet, erfolgt ein dielektrischer Durchbruch, weshalb die Schichtdicke nicht
mehr ansteigt. Da die Wachstumsgeschwindigkeit der Oxidschicht proportional zur elektrischen Stromstärke ist, besteht
eine obere Grenze in der Dicke einer durch anodische
Oxidation gebildeten Oxidschicht. Aus diesem Grunde ist es bereits fa^st unmöglich, eine Schichtdicke von IM, zu erzielen.
Im allgemeinen hat Silizium die Eigenschaft, daß seine Ab-
10ÖÖ86/Ö623
_ O
messungen bei der Oxidation zunehmen. So ist die Dicke einer
nach dem. obigen Verfahren gebildeten Oxidschicht mehr als doppelt so groß wie diejenige der Siliziumschicht, die an
der Reaktion teilgenommen hat. Wenn also in einem Siliziumkristall
eine,Oberflächenschicht bis zu einer Tiefe von Λμ,
oxidiert wird, so hat die gebildete Oxidschicht eine Dicke von mehr als 2Lb. Da es aus den oben auseinandergesetzten
■ i
Gründen sehr schwierig ist, eine Oxidschicht von mehr als 1^
IUtDicke zu erzeugen, ist es offenbar ebenso schwierig,
eine Siliziumschicht von mehr als 1ü/ Dicke in ein isolierendes
Material zu verwandeln.
Mit dem Verfahren der Aufbringung eines Isolators auf dem Halbleiterkristall kann die Schichtdicke durch entsprechende
Wahl der Ablagerungsgeschwindigkeit und Ablagerungszeit ohne weiteres auf mehr als 2M>
gesteigert werden. Bei diesem Verfahren treten jedoch gelegentlich Sprünge in der Schicht M
auf und außerdem ist die Durchführung etwas komplizierter
als beim ersten Verfahren, Ferner wird an der Grenze zwischen dem Ablagerungsbereich des Isolators und demjenigen Bereich,
auf dem keine Ablagerung stattfindet, eine Stufe erzeugt.,
Diese Stufe wird hoher, wenn die Schichtdicke größer gewählt
wird. Sie kann bei der nachfolgenden Anbringung von Elektroden und dgl, zu Schwierigkeiten führen.
Aufgabe der Erfindung ist es, das erstgenannte.Verfahren zur
1098 86/0Θ2 3 -
Herstellung einer HaIbIeitervorrichtung mit einem isolierenden
Bereich, vorgeschriebener Begrenzung in einem Halbleiterkristall
derart zu verbessern., daß einwandfreie Isolierschichten
beliebiger Dicke ohne Schwierigkeiten hergestellt werden können. Weiter ist es Aufgabe der Erfindung, unter Benutzung
dieses Verfahrens eine Halbleitervorrichtung mit einem; isolierenden
Bereich vorgeschriebener Begrenzung und beliebiger Schichtdicke in einem Halbleiterkaristall zur Verfügung; zxt
stellen.
Die erfindungsgemSße Kalbleitervorrichtung dieser Art ist
dadurch gekennzeichnet, daß der isolierende Bereich aus einer porösen, aus dem Halbleiterkristall ausgearbeiteten
Zone besteht.
Das erf indungsgemäße Verfahren zur Herstellung ein;«r solchen
Halbleitervorrichtung ist dadurch gekennzeichnet, daß der zu behandelnde Oberflächenbereich des Halbleiterkristalls
in einer wässrigen Lösung von Fluorwasserstoff säur*- mit
einer Konzentration von mehr als 1050 anodisiert wird, bis
er sich in der gewünschten Dicke in eine poröse Substanz verwandelt hat.
Durch eine anschließende Oxidationsbehandlung läßt sich die poröse Substanz in einfacher Weise in einen Isolator verwandeln.
Der Lösung können andere Substanzen beigemischt
109886/0623
- 5 - ■"-"■■ · - ■■■■■■
werden,, soweit die Wirkung der Fluorwasserstoffsäure
dadurch aiicht gestört wird., Die Anodisierung wird in -. . v
bekannter Weise so durchgeführt,daß in ein Bad, das aus .
der eirwähaiten Lösung besteht, der zu behandelnde Halbleiterkristall rand eine neutrale Elektrode aus einem säurefesten
Material wie Platin oder dgl► eingehängt werden. ¥enn nun
eine Sleiclisp.annung' an diese Elektroden derart angelegt
w±r€, daß -der .Halbleiterkristall die positive Spannung ;M
und die andere Elektrode die negative Spannung erhält,
tritt eine JElektrodenreaktion ein, durch welche der Halbleiterkristall
von seiner Oberfläche aus nach innen schrittweise
in eine poröse Schicht umgewandelt wird*
Die Konzentration der Fluorwasserstoffsäure wird vorzugsweise
erheblich höher als 10% gewählt. Bei höherer Konzentration ist nämlich die zur Erzeugung einer bestimmten Stromstärke
erforderliche Spannung geringer als bei niedrigerer Konzentration. ^
Auch bei geringeren Konzentrationen als 10% kann eine poröse
Schicht erzeugt werden, wenn die Spannung nicht zu hoch gewählt
wird. Die Bildungsgeschwindigkeit einer solchen Schicht
ist aber gering und es ist schwierig, eine dicke Schicht zu , -\
• erhalten. Deshalb kann eine Lösung mit geringer Konzentration ι
■ praktisch nicht verwendet werden. Mit Konzentrationen von etwa
3% läßt sich bei Anlegung einer elektrischen Spannung von mehr !
als 2 Volt eine elektrolytischePolierung durchführen, während
100086/0623
mit solchen Spannungen im Falle der Konzentration von mehr als 10% eine poröse Schicht gebildet würde. Auch bei den erwähnten
Konzentrationen ist aber die Dicke einer bei so geringer Spannung gebildeten porösen Schicht kleiner als
iyU/, also bemerkenswert dünn.
Bei konstanter Spannung ändert sich die Stromdichte im Verlauf der Reaktion. Die Stromdichte nimmt aber nicht
wie bei der anodischen Oxidation proportional zur Schichtdicke zu, denn der elektrische Widerstand der gebildeten
porösen Substanz ist gering. Es empfiehlt sich, die Stromdichte geringer als 5mA/mm zu wählen, weil bei höheren
Stromdichten die Oberfläche der gebildeten Substanz uneben wird.
Um die Elektrodenreaktionen auf den gewünschten Oberflächenbereich
des Halbleiters zu beschränken, sollen die übrigen Stellen der Oberfläche vorher mit einem Isoliermaterial abgedeckt
werden, das nicht oder nur wenig in Fluorwasserstoffsäure löslich ist. Solche Materialien sind z.B. säurebeständiges
Wachs, eine Silizium-Nitridschicht und dgl. Die Verwendung einer Silizium-Nitridschicht wird gegenwärtig
bevorzugt, da eine selektive Aetzung der Silizium-Nitrid schicht durch Verwendung heißer Phosphorsäure mit
" hoher Genauigkeit ausgeführt werden kann.
109886/0^23
I
i*
Die durch Anodisierung gebildete poröse Substanz an einer
bestimmten Stelle des Halbleitersubstrats läßt sich durch Erhitzen in einer Sauerstoffatmosphäre oxidieren und dadurch
in einen Isolator verwandeln. Die poröse Substanz wird durch Eintauchen in ein Gemisch einer wässrigen Lösug
von Fluorwasserstoffsäure und Salpetersäure rasch aufgelöst,
so daß sie leicht entfernt werden kann. Infolgedessen kann das erfindungsgemäße Verfahren auch zur Herstellung von
■ ■ ■ i
Halbleitern vom Mesa-Typ verwendet werden. Es ist auch ™
möglich, eine Halbleitervorrichtung mit ebener Oberfläche
zu erhalten, die durch die poröse Schicht in beträchtliche
Tiefe eindiffundierte Verunreinigungen aufweist.
Die erfindungsgemäßen Halbleitervorrichtungen haben einen weiten Anwendungsbereich, beispielsweise in integrierten
Schaltungen, Transistoren und dgl. Wenn es sich um Halbleitervorrichtungen
mit isolierenden Bereichen handelt, so können Elektroden leicht an denselben angebracht werden, M
da die Oberflächen des isolierenden Bereichs und des benachbarten Halbleiterkristalls in der gleichen Ebene liegen.
Einige Ausführungsbeispiele der Erfindung werden nachstehend
anhand der Zeichnung beschrieben. Hierin zeigen:
Fig. 1A bis 1,5 . verschiedene Stufen des erf indungsgeinäßen -·
Herstellungsverfahrens'in'Anwendung auf
eine Diode} .
- ff -
20O3352
Fig« 2 eine erfindungsgemäße Halbleitervorrichtung in
Anwendung auf eine integrierte Schaltung;
Fig. 3A bis 3E verschiedene- Stufen des erfindumgsgemiaJB-eH
Verfahrens in Anwendung auf die Isolierung cäje-r
Elemente einer- integriertes Sdbaltiaag ι
Fig. 4Ä bis 4E eine andere Ausffhiiruiigsfoarm äes in Fig.
erläuterten Verfahrensί
Fig. 5A bis 5E eine weitere Variante des in Fig» 3 erläuterten
Verfahrens}
Fig. 6A bis 6H verschiedene Stufen des erfindungsgemäßen
Verfahrens in Anwendung auf die Herstellung eines Transistors and
Fig. 7A bis 7E eine Variante des in Fig. 6 erläuterten
Verfahrens.
Fig. 1 zeigt als Beispiel die Herstellung einer Diode.
Eine Oberfläche eines Halbleiterkristalls 1 vom p-Typ mit ,
einem spezifischen Widerstand von 0,5 Ohm-cm wird spiegelglatt poliert und dann mit einem Aetzmittel (z.B. einem
.Gemisch von Fluorwasserstoffsäure und Salpetersäure) leicht
109886/QS23 ofuqwal mpzcrsD
angeätzt. Dann werden mehrere kreisförmige Inseln .2 aus
SiliziiOTi-Nitrid mit «inem Durchmesster von 1 ram;.auf. der
Oberfläche ausgebildet ;(Fig. 1·Δ). Dann wird der Kristall
als An©de ±n «in Bad .eingebracht, das .aus einer 46%igen
wässrigen lösung -von TluOrwasserstoffsäure besteht, und :
2 Mimiten bei .EiTmertemperatur -aniadisiert.Die' Stromdichte
gegen Eaaäe der Behandlung beträgt etwa 2mA/mm .. Dadurch
wird eine etwa 5^ tiefe poröse Schicht 3 gebildet (Fig. 10).
Da der Teilj äer durch den Silijziiiin-Nitrid-IJieberzug 2 ge- M
schützt ist» nicht reagiert, bleib-t am Rand d<er porösen
Schicht 3 ein 5Mr hoher jmesaartiger.massiver Balbleiter-
teil stehen, - --.---_
Dann wird der Silizium-N"itrid-lIet)erzug 2 durch Eintauchen
des Siliziumlcristalls 1 in heiße Phosphorsäure entfernt ,
~(Fig. 1C). Wenn nun das Siliziumkriställ 1 30 Minuten lang
in einer feuchten Sauerstoffatmosphäre bei 11500G erhitzt
wird, oxidiert sich die poröse Schicht 3 und wird.zu einer
Isolatorschicht 5 (Fig. 1D). In diesem Zeitpunkt hat sich v~"
auch die Oberfläche des massiven Halbleiterkristalls mit
einer dünnen Oxidschicht 4 überzogen,. Die auf der ebenen :
Oberfläche gebildete Oxidschicht 4 wird dann durch mechanisches
Polieren entfernt (Fig. TE). Anschließend wird Phosphor
nach der Dampfphasenmethode eindiffundiert, so daß in
dem Mesa-Teil ein pn-Uebergang gebildet wird (Fig. TF).
Hier sind-die gebildete η-Zone β und das Substrat 1 vom p-Typ
sichtbar. Da die nicht an der Oberfläche des Mesa-Teils frei-·
liegenden Teile des Halbleiterkristalls mit dem Oxidüberzug
bedeckt sind, kann sich nur im Mesa-Teil ein pn-üebergang ausbilden. Schließlich wird Aluminium im Vakuum aufgedampft,
so daß Elektroden 7 und 8 auf den Oberflächen der Siliziumbereiche
vom η-Typ und vom p-Typ entstehen (Fig. 13).
Das Endergebnis des beschriebenen Verfahrens ist eine Diode W vom Mesa-Typ mit ebenen Oberflächen. Wie Fig. 1G deutlich
erkennen läßt, hat diese Diode sowohl Eigenschaften der
Mesa-Dioden, als auch der Planardioden. Die Ausbildung der Elektroden auf der Siliziumscheibe ist so leicht, weil die
betreffenden Oberflächen des Siliziumkristalls und der Isolatorschicht sich in der gleichen Ebene befinden. Ferner
hat die so erhaltene Diode eine hohe Durchbruchsspannung,
da der pn-Uebergang eben ist. Die Durchbruchsspannung der
Diode beträgt etwa 23 Volt, ist also größer als diejenige ^P der bekannten pn-Uebergänge vom Planartyp im allgemeinen.
Ein Vergleich der physikalischen Eigenschaften der in der oben beschriebenen Weise erzeugten porösen Substanz und Iso-
': latorschicht mit denjenigen des zugrunde liegenden Silizium-
' halbleiterkristalls ergibt sich aus der nachfolgenden Tabelle
-. ■ ■ | 2,9 ; | B | C |
Spezifischer Wider stand Ohm-cm |
11 ; | 3,8 . 1O9 | ^>3,8 . 1O9 |
R-lative Dielektrizi tätskonstante |
2,33 | 2,6 | 1,4 |
Dichte | 0,95 | ||
In der Tabelle 1 bedeuten: A -
B -
einen Siliziumkristall vom
p-Typ (epitaktisch)
eine auf der Oberfläche dieses
Einkristalls in 50%iger wässriger Lösung von Fluorwasserstoffsäure
unter einer Spannung von 3V nach 7 Minuten entstandene poröse
Schicht und
G- einen durch Erhitzen dieser porösen Schicht in feuchtem
Sauerstoff bei 11OO°C in 30 Minuten entstandenen porösen
Isolator. "
Die Tnikroskopischen Beobachtungsergebnisse solcher Schichten
sind in den beigefügten Photos I und II gezeigt.
Photo I ist eine elektronenmikroskopische Aufnahme (10 OOO-fache Vergrößerung) der Oberfläche der porösen Schicht,. ¥ie man sieht,
ist diese mit zahlreichen Löchern durchsetzt.
Photo II zeigt im Schrägschliff die innere Beschaffenheit der
109866/0621 .
porösen Isolatorschicht C in Tabelle 1. Man erkennt den ungestörten
Kristall 1, eine auf die SiIiziumoberflache aufgedämpfte
Aluminiumschicht 2, eine auf der Siliziumoberfläche
ausgebildete Siliziumoxidschicht 3, einen porösen Isolator 4 und die Kreuzungsstelle 5 der schrägen Schliffläche mit
der Oberfläche des Siliziumkristalls. In dieser Aufnahme beträgt die Tiefe des porösen Isolators etwa 15///.
Da es mit dem beschriebenen Verfahren möglich ist, die Isolatorschicht
tiefer als bisher in den Halbleiterkristall hineinragen zu lassen, läßt sich dieses Verfahren zur Herstellung neuer
Typen integrierter Schaltungen, Transistoren und dgl. anwend en.
Fig. 2 zeigt ein Ausführungstei spiel in Anwendung auf die
Isolation einer integrierten Schaltung.
Die einzelnen Bauelemente der Halbleiterschaltung sind mit 8, 8' und 8" bezeichnet. Sie werden durch poiüse Isolationsschichten 5 voneinander getrennt. Auf der Halbleiteroberfläche
ist ein Oxidfilm 4 ausgebildet. Die einzelnen Bauelemente enthalten je eine p-leitende Schicht 1 und eine
η-leitende Schicht 6. Die Ausbildung der porösen Isolationsschichten tritt hier einfach anstelle der bekannten Diffusion
zur Trennung der einzelnen Bauelemente.
Fig. 3 zeigt ein anderes Verfahren zur gegenseitigen Isolierung
109886/0 623
der einzelnen Bauelemente einer integrierten Schaltung.
Es wird ausgegangen von einer Siliziumschicht 6 vom n-Typ.
Darauf wird eine n+-Schicht 9 ausgebildet und darauf wieder eine poröse Isolatorschicht 10 (Fig. 3A).
Nun wird die so behandelte Oberfläche durch Aetzen oder dgl.
unter Verwendung einer Abdeckung aus Silizium-Nitrid, einem , Wachs oder einer anderen, nicht von-'Fluorwasserstoffsäure,
Salpetersäure und dgl. angegriffenen Substanz mit Mesas versehen. (Fig. 3B). Die ganze Oberfläche mit den Mesas wird nun
epitaktisch mit einer Siliziumschicht 1 vom p-Typ in einer
Dicke zwischen:einigen 10 und einigen 1QO Mikron überdeckt
(Fig. 3C). Dann wird das Substrat β bis zu der Stelle abgeschliffen,
wo die Grundflächen der einzelnen Mesas freigelegt sind (Fig. 3D"). Zuletzt wird nur der untere Teil der im
Schritt D freigelegten Teile der Siliziumschicht 1 vom p-Typ, nämlich bis zur Höhe des isolierenden Ueberzugs |O, in eine
poröse Isolationsschicht 5 verwandelt (Fig. 3E). In diesem
Falle benötigt die Anodisierung des Siliziums vom p-Typ
keinerlei Abdeckung der -übrigen Teile, da Silizium vom p-Typ
viel leichter als Silizium vom η-Typ porös gemacht herden kann.
Auf diese Weise können-die einzelnen Halbleiterbauelemente 6
mittels der porösen Isolatorschicht 10 und der Trennschichten
5 vollständig voneinander isoliert werden. Die Isolatorschicht 10'
j. V.-
1098 86/06
braucht nicht porös zu sein, sondern kann auch aus Silizium-
Nitrid oder Siliziumdioxid bestehen.
Fig. 4 zeigt eine weitere Möglichkeit der Isolierung der einzelnen Bauelemente einer integrierten Schaltung. Gemäß
Fig. 4A wird auf einem Substrat 1 aus p-leitendem Silizium
ein Ueberzug 2 aus Silizium-Nitrid gebildet und dann durch
flp Photoätzung teilweise wieder entfernt. Die freiliegende
Fläche des Siliziumsubstrats 1 wird nun anodisiert und oxidiert, so daß eine poröse Isolatorschicht 5 gebildet wird,
woraufhin der restliche Silizium-Nitrid-Ueberzug 2 entfernt wird (Fig, 4B), Dann läßt man eine Siliziumschicht 6 vom
p+-Typ in einer Dicke von mehreren 100 ίμ epitaktisch aufwachsen
und schleift das Siliziumsubstrat 1 auf eine Dicke von etwa 10/^ ab. (Fig. 4C). Nun wird auf der Unterseite der
Siliziumschicht 1 ein Ueberzug aus Silizium-Nitrid aufgebracht,
a · der anschließend abgesehen von denjenigen Stellen, die der
porösen Isolatorschicht 5 gegenüberstehen, durch Photoätzen
wieder entfernt wird. (Fig. 4D). Schließlich werden nur diejenigen Teile des Siliziumsubstrats 1 , die nicht vom
Siiizium-Nitrid-Ueberzug 2 bedeckt sind, durch Anodisieren .und Oxidieren in eine poröse Isolatorschicht 51 verwandelt,
welche die Siliziumschicht 1 vollständig durchdringt, d.h. bis zu dem p-Silizium 6 reicht. Zuletzt wird der Silizium-Nitrid-Ueberzug
2 entfernt (Fig. 4E).
Die verbleibenden Halbleiterbereiche 1, in denen dann ent-
109886/0623
sprechende pn-üebergänze ausgebildet werden können, sind
mittels der porösen Isolatoren 5 und 5' vollständig voneinander
getrennt.
Fig. 5 zeigt eine weitere Möglichkeit der Isolation der
einzelnen Bauelemente einer integrierten Schaltung. Sie
unterscheidet sich von der vorhergehenden Beispielen darin, daß von vornherein eine Anzahl von Mesaabschnitten auf dem
SiIiζiumsubstrat 6 ausgebildet wird. Es werden also die H
Mesas in einer Höhe von etwa 10 bis einigen ΛΟΙλ/ durch
Aetzen, selektives epitaktisches Wachstum oder dgl. auf dem Siliziumkristall 6 vom η-Typ ausgebildet. (Fig. 5A). Dann
wird eine n+-leitehde Siliziumschicht 6' von einigen xc
bis mehreren 10 U* Dicke durch ep/itaktisches Wachstum auf
dem Siliziumkristall 6 ausgebildet (Fig. 5B). Danach wird die n+-Schicht 6' nach dem oben beschriebenen Verfahren teilweise
in eine pisröse^ Isolatorschicht 10 verwandelt, die eine Dicke
von einigen/*' bis einigen 10/tx>
aufweist (Fig. 5C). Anschließend M
wird eine polykristalline Siliziumschicht 11 mit einer Dicke von mehreren Λ00 Ur
< durch epitaktisches Wachstum auf der porösen Isolatorschicht 10ausgebildet (Fig.5D). Schließlich
wird der Siliziumkristall 6 abgeschliffen, so daß nur die
Mesaabschnitte übrig bleiben (Fig. 5E). So ergeben sich
Kalbleiterbereiche 6, die durch die poröse Isolatorschicht
10 vollständig voneinander getrennt sind.
Hun sollen noch zwei Ausführungsbeispiele in Anwendung,auf die
■ .■ " - 109886/0623
Herstellung von Transistoren beschrieben werden.
Bei dem Beispiel nach Fig. 6 wird von einer epitaktischen Schicht 1 aus p-leitendem Silizium ausgegangen, die sich
auf einem Kristall T aus p+-leitendem Silizium befindet. (Fig. 6A). Dieses Material wird dann durch Photoätzen teilweise
mit einer Oxidschicht 4 auf der Oberfläche versehen (Fig. 6B). Nun wird in den Aussparungen der Oxidschicht durch
™ Diffusion aus der Dampfphase eine Verunreinigung vom n-Typ
in die Schicht 1 eindiffundiert. Der entsprechende Bereich
ist in Fig. 6C mit 6 bezeichnet. Der Oxidüberzug 4 auf der Oberfläche wird dann entfernt (Fig. 6D) und anschließend
der nicht durch Diffusion η-leitende Teil des Oberflächenbereichs durch Anodisieren in der oben beschriebenen Weise in
eine poröse Schicht 3 verwandelt (Fig. 6E). Durch thermische
Oxidation wird nun auf der Schicht 3 ein Oxidüberzug 4' ausgebildet, um als Maske für die Emitterdiffusion zu dienen.
φ Gleichzeitig wird die poröse Schicht 3 oxidiert, so daß sie
sich in eine Isolatorschicht 5 verwandelt (Fig. 5F). Nun wird eine Verunreinigung vom p-Typ in die Schicht 6 eindiffundiert,
um so den Emitterbereich 12 zu bilden (Fig. 6G). Zuletzt wird
der Siliziumdioxid überzug 4' durch Photoätzen oder dgl.
teilweise entfernt und es werden Metallelektroden 7,7' und 8 angebracht (Fig. 6H), um den Transistor fertigzustellen.
Auf diese Weise ist es möglich,einen Transistor herzustellen,
der gleichzeitig Merkmale von Transistoren vom Mesatyp und
109886/0823
- 17 ■- 2003052
vom Planartyp aufwei st.
In dem Ausführungsbeispiel der Fig. 7 wird von einem Siliziumkristall
1 vom p-Typ ausgegangen, indem durch Eindiffundieren einer Verunreinigung vom η-Typ eine Basisschicht 13 ausgebildet
wird. Darauf wird ein Oxidüberzug 14 aufgebracht (Fig. 7a),
Nun wird ein Silizium-Nitrid-Ueberzug 2 als Maske aufgebracht
und die Basisschicht 13 an den freiliegenden Stellen in der ^
oben beschriebenen Weise teilweise in eine .poröse Schicht 3 Ψ
umgewandelt (Fig. 7B), Dann wird eine Diffusion mit einer
Verunreinigung vom η-Typ derart durchgeführt, daß die Oberflächenkonzentration der Basisschicht 13 an den durch die
poröse Schicht verti-eften Qberf lächenstellen im wesentlichen
wieder erreicht wird. Anschließend wird die poröse Schicht durch Oxidation in eine Isölatorsehicht 5 umgewandelt und
der Silizium-Nitrid-Ueberzug 2 entfernt (Fig. 7C). Nun wird
durch Bind if fusion einer Verunreinigung vom p.-Typ. eine
Emitterschicht 12 gebildet und anschließend durch Oxidation φ
ein Oxidüberzug 4' auf der Schicht 12 ausgebildet (Fig, 7D).
Zuletzt wird eine Elektrode 7 an der Basisschicht 13 durch Metallaufdampfung und Photoätzung angebracht (Fig. 7E).
Das zuletzt beschriebene Ausführungsbeispiel zeichnet sich
. vor allem dadurch aus, daß eine Diffusion durch die poröse
Schicht 3 hindurch in die-Basisschicht 13 stattfindet. Dadurch
kann eine Verunreinigung von der Oberfläche des HaIbleitefmater'ials
in eine beträchtlicjhe Tiefe eindringen. Es ist
109886/0623
ggf. sogar möglich, einen pn-Uebergang an einer tiefliegenden
S-teHe des Halbleiters auszubilden.
Dank des anhand der Fig. 7 beschriebenen Verfahrens hat der fertige Transistor keinen erhöhten Basiswiderstand infolge
der Einschnürung unterhalb des Emitters und die Streukapazität der Emittergrenzschicht wird verringert.
109886/0623
Claims (7)
- MtENTANVALTI)R1HEINRICHHERMELINk München, den ?829/OO5-Dr.Hk/pNIPPON TELEGRAPH AND TELEPHONE PUBLIC CORPORATIO1,003952P a t en ta η SprücheHalbleitervorrichtung mit einem isolierenden Bereich vor-■ igeschriebener Begrenzung in einem Halbleiterkristall, ^dadurch gekennzeichnet, daß der isolierende Bereich (5) aus einer porösen, aus dem Halbleiterkristall (1) ausge-, arbeiteten Zone besteht.
- 2. Halbleitervorrichtung nach Anspruch 1,dadurch gekennzeichnet, daß die isolierende poröse Zone von der Oberfläche des Halbleiterkristalls in eine Tiefe von mehr als 1/*1 reicht.
- 3. Halbleitervorrichtung nach Anspruch 1 oder t, dadurch gelcenn zeichnet, daß der Halbleiterkristall aus Silizium besteht.
- 4. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet, daß ein vorgeschriebener Oberflächenbereich des Halbleiterkristalls in einer wässrigen Lösung von Fluorwasserstoffsäure mit einer Konzentration von mehr als 10% anodisiert wird, bis er sich in der gewünschten Dicke in eine poröse Substanz verwandelthat. -109886/0621 :.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die poröse Substanz nachträglich in einen Isolator verwandelt wird.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dafi die poröse Substanz nachträglich oxidiert wird.^
- 7. Anwendung des Verfahrens nach einem der Ansprüche 4 bis auf die Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3.10988B/0623
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP597569A JPS4919030B1 (de) | 1969-01-29 | 1969-01-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2003952A1 true DE2003952A1 (de) | 1972-02-03 |
DE2003952B2 DE2003952B2 (de) | 1974-08-01 |
DE2003952C3 DE2003952C3 (de) | 1975-03-20 |
Family
ID=11625834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702003952 Expired DE2003952C3 (de) | 1969-01-29 | 1970-01-29 | Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS4919030B1 (de) |
DE (1) | DE2003952C3 (de) |
FR (1) | FR2029636B1 (de) |
GB (1) | GB1287221A (de) |
NL (1) | NL142825B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961353A (en) * | 1974-10-21 | 1976-06-01 | International Business Machines Corporation | High power semiconductor device |
US4016017A (en) * | 1975-11-28 | 1977-04-05 | International Business Machines Corporation | Integrated circuit isolation structure and method for producing the isolation structure |
US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
GB2038548B (en) * | 1978-10-27 | 1983-03-23 | Nippon Telegraph & Telephone | Isolating semiconductor device by porous silicon oxide |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE671953A (de) * | 1964-11-05 |
-
1969
- 1969-01-29 JP JP597569A patent/JPS4919030B1/ja active Pending
-
1970
- 1970-01-27 GB GB387670A patent/GB1287221A/en not_active Expired
- 1970-01-28 FR FR7003022A patent/FR2029636B1/fr not_active Expired
- 1970-01-28 NL NL7001170A patent/NL142825B/xx not_active IP Right Cessation
- 1970-01-29 DE DE19702003952 patent/DE2003952C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2029636B1 (de) | 1973-10-19 |
FR2029636A1 (de) | 1970-10-23 |
GB1287221A (en) | 1972-08-31 |
DE2003952B2 (de) | 1974-08-01 |
NL7001170A (de) | 1970-07-31 |
DE2003952C3 (de) | 1975-03-20 |
JPS4919030B1 (de) | 1974-05-14 |
NL142825B (nl) | 1974-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2652294C2 (de) | Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
DE2224634C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1614283B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3014363C2 (de) | ||
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2615754C2 (de) | ||
DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
DE1489240B1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
DE2328090A1 (de) | Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung | |
DE2531003A1 (de) | Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht | |
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE2162445C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
DE2003952A1 (de) | Halbleitervorrichtung mit einem isolierenden Bereich und Verfahren zu ihrer Herstellung | |
DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
DE1170082B (de) | Verfahren zum Herstellen von Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO, |
|
8328 | Change in the person/name/address of the agent |
Free format text: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING. SCHWEPFINGER, K., DIPL.-ING. BUNKE, H., DIPL.-CHEM. DR.RER.NAT. DEGWERT, H., DIPL.-PHYS., PAT.-ANW., 8000 MUENCHEN |