DE2063726B2 - Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents
Verfahren zum Herstellen eines HalbleiterbauelementsInfo
- Publication number
- DE2063726B2 DE2063726B2 DE2063726A DE2063726A DE2063726B2 DE 2063726 B2 DE2063726 B2 DE 2063726B2 DE 2063726 A DE2063726 A DE 2063726A DE 2063726 A DE2063726 A DE 2063726A DE 2063726 B2 DE2063726 B2 DE 2063726B2
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- silicon
- layer
- silicon oxide
- produced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims 3
- 238000005137 deposition process Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 210000000352 storage cell Anatomy 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
während der Nitridabscheidung eingestellt.
Nach einer Weiterbildung der Erfindung erfolgt vor der Nitridabscheidung eine Stickstoffbeglimmung. Nach
einer weiteren Ausgestaltung der Erfindung wird der Spannungshub des Speicherelements durch die Dauer
der Stickstoffbeglimmung eingestellt.
Ein Feldeffekttransistor mit isolierter Gateelektrode wird nach einer weiteren Ausgestaltung der Erfindung
dadurch hergestellt, daß nach einer mit Hilfe der Diffusionsmaskentechnik durchgeführten Eindiffusion
der Sourcezone und der Drainzone in die auf der Halbleiteroberfläche vorhandene Isolierschicht Kontaktieningsfenster
zur Kontaktierung der Sourcezone und der Drainzone eingebracht werden und die
Halbleiteroberfläche außerdem in demjenigen Bereich freigelegt wird, in dem die isolierte Gateelektrode
vorgesehen ist, daß dann auf dieser Oberflächenseite die Siliziumoxydschicht und die Siliziumnitridschicht durch
die Glimmentladung erzeugt werden und daß anschließend die Siliziumoxydschicht und die Siliziumnitridschicht
im Bereich der Kontaktierungsfenster für die Sourcezone und die Drainzone wieder entfernt werden
und daß schließlich die Elektroden zur Kontaktierung der Sourcezone und der Drainzone sowie die Gateelektrode
aufgebracht werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher
beschrieben.
Die Fig. 1 zeigt die Einstellung der Hysterese (Spannungshub) beim Speicherelement durch entsprechende
Bemessung der Oxydschichtdicke.
Die F i g. 2 zeigt die Abhängigkeit der t lysierese von
der angelegten Steuerspannung.
Die Fig. 3 zeigt die Einstellung der Ilysierese in
Abhängigkeit von der Silankonzentralion während der Nitridabscheidung.
Die Fig.4 zeigt die Abhängigkeit der Hysterese von
der Dauer einer vor der Nitridabscheidung durchgeführten Stickstoffbeglimmung. Die Fig. 5 bis IO zeigen
die Herstellung eines MNOS-Feldeffckttransistors.
Bei der Herstellung eines MNOS-Feldeffekttransistors
geht man beispielsweise gemäß der F i g. 5 von einem Halbleiterkörper 1 aus Sili/.ium aus und erzeugt
auf seiner einen Oberflächenseite eine thermisch gewachsene Siliziumdioxydschicht 2 als Diffusionsmaske
for die Eindiffusion der Sourcezone und Drainzone, Anschließend werden gemäß der Fig.6 in die
Siliziumdioxydschicht 2 Diffusionsfenster 3 und 4 eingebracht, durch die die Sourcezone 5 und die
Drainzons 6 in den Halbleiterkörper 1 eindiffundim
werden. Hat der Halbleiterkörper 1 beispielsweise den n-Leitungstyp, so haben die Sourcezone und die
Drainzone den /j-Leitungstyp.
Nach der Eindiffusion der Sourcezone und Drainzone
ίο wird erneut oxydiert, so daß die durch die Diffusionsfenster
freigelegten Bereiche der Halbleiteroberfläche gemäß der Fig.7 wieder mit einer Siliziumdioxydschicht
2' bedeckt werden. In diese OxydschJcht 2' werden anschließend gemäß der Fig.8 Kontaktierungsfenster
7 und 8 eingebracht, und zwar zur Kontaktierung der Sourcezone und Drainzone. Gleichzeitig
wird gemäß der Fi g. 8 auch derjenige Bereich 9 der Halbleiteroberfläche freigelegt, auf der die Gateelektrode
vorgesehen ist Da es sich um eine isolierte Gateelektrode mit MNOS-Struktur handelt, wird
zunächst gemäß der Fig.9 die Isolierschicht für die
Gateelekirode erzeugt, und zwar in Gestalt einer Siliziumdioxydschicht 10 in einer Siliziumnitridschicht
11. Beide Isolierschichten werden durc'.eine Glimment-
»i ladung erzeugt. Während die Siliziumoxydschicht 10
durch eine Glimmbehandlung des Siliziumhalble;'erkörpers
in Sauerstoff hergestellt wird, wird die Siliziumnitridschicht 11 durch eine Glimmentladung aus den
Gasen SiIU und N> erhalten. Die Glimmentladungstem-
Jt) peratur bei der Herstellung der Nitridschicht beträgt beispielsweise 35O°C. Während die Siliziumdioxydschicht
10 beispielsweise eine Dicke von etwa 500 nm hat, beträgt die Dicke der Nitridschicht 11 beispielsweise
10 000 nm.
ii Nach der Herstellung der Isolierschichten 10 und 11
werden diese Schichten aus den Bereichen der Kontaktierungsfenster 7 und 8 für die Sourcezone und
Drainzone gemäß der Fig. 10 wieder entfernt, während sie im Bereich der Gateelektrode natürlich belassen
w werden. Anschließend werden schließlich noch die
Sourceelektrode 12, die Drainelektrode 13 und die Gateelektrode 14 aufgebracht, und zwar vorzugsweise
durch Aufdampfen. Als Material für diese Elektroden eignet sich beispielsweise Aluminium.
Hierzu 6 Blatt Zeichnungen
Claims (8)
1. Verfahren zum Herstellen eines Halbleiterbauelements mit einem Halbleiterkörper aus Silicium, bei
dem auf eine Halbleiteroberfläche des Halbleiterkörpers eine Siliciumoxydschicht durch Glimmentladung
in einer Sauerstoff enthaltenden Atmosphäre und auf der Siliciumoxydschicht in der gleichen
Apparatur eine Siliciumnitridschicht durch eine Glimmentladung in einer SiHn und N: enthaltenden
Atmosphäre hergestellt wird, dadurch gekennzeichnet, daß die Siliciumoxydschicht (10)
dadurch hergestellt wird, daß die Glimmentladung in Sauerstoff durchgeführt wird und daß die Siliciumnitridschicht
(11) aus SiH4 und N2 hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Nitridabscheidung bei einer Temperatur unter 4000C erfolgt
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der Siliziumoxydschicht
(IG/Zwischen 200 und 2000 nm und die Dicke
der Siläziumnitridschicht (!!) zwischen 5000 und
20 000 nm gewählt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3 zum Herstellen eines MNOS-Speicherelements,
dadurch gekennzeichnet, daß der Spannungshub des Speicherelements durch die Dicke der Oxydschicht
eingestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 3 zum Herstellen eines MNOS-Speicherelements,
dadurch gekennzeichnet, daß der Spannungshub des Speicherelerpcnts durch die Silankonzentration
während der Nitridabscheidung eingestellt wird.
6. Verfahren nach einem uer Ansprüche I bis 3, dadurch gekennzeichnet, daß vor der Nitridabscheidung
eine Stickstoffbeglimmunj, erfolgt.
7. Verfahren nach Anspruch 6 zum Herstellen eines MNOS-Speicherelements, dadurch gekennzeichnet,
daß durch die Dauer der Stickstoffbeglimmung der Spannungshub des Speicherelements
eingestellt wird.
8. Verfahren nach einem der Ansprüche 1, 2, 3 oder 6 zum Herstellen eines Feldeffekttransistors
mit isolierter Gateelektrode, dadurch gekennzeich- -ti
net, daß nach einer mit Hilfe der Diffusionsmaskentechnik durchgeführten Eindiffusion der Sourcezone
(5) und Drainzone (6) in die auf der Halbleiteroberfläche vorhandene Isolierschicht (2) Kontaktierungsfenster
(7, 8) zur Kontaktierung der Sourcezone (5) >n und der Drainzone (6) eingebracht werden und die
Halbleiteroberfläche außerdem in demjenigen Bereich (9) freigelegt wird, in dem die isolierte
Gateelektrode vorgesehen ist, daß dann auf dieser Oberflächenseite die Siliziumoxydschichl (10) und r,
die Siliziumnitridschicht (I I) durch die Glimmentladung erzeugt werden und daß anschließend die
Siliziumoxydschicht (10) und die Siüziumnitridschicht (1 I) im Bereich der Kontaktierungsfenster (7,
8) für die Sourcezone (5) und die Drainzone (6) h>
wieder entfernt werden, und daß schließlich die Elektroden (12,13) zur Kontaktierung der Sourcezone
(5) und der Drainzone (6) sowie die Gateelektrode (14) aufgebracht werden.
Die Erfindung betrifft ein Verfahren zum Herstellen
eines Halbleiterbauelementes mit einem Halbleiterkörper aus Sülizium, bei dem auf eine Halbleiteroberfläche
des Halbleiterkörpers eine Siliziumoxydschicht durch Glimmentladung in einer Sauerstoff enthaltenden
Atmosphäre und auf der Siliziumoxydschicht in der gleichen Apparatur eine Siliziumnitridschicht durch eine
Glimmentladung in einer S1H4 und N2 enthaltenden Atmosphäre hergestellt wird.
Ein derartiges Verfahren ist aus der DE-OS 16 14 455
bekannt- Bei diesem bekannten Verfahren wird
während des gesamten Abscheideprozesses ein zur Abscheidung von Siliziumnitrid befähigtes Reaktionsgas verwendet und diesem Reaktionsgas während eines
Teiles des Abscheidungsprozesses ein zur Abgabe von Sauerstoff befähigtes Reaktionsgas zugemischt, so daß
neben einer Siliziumnitridschicht auch eine Siliziumoxydschicht erhalten wird.
Das bekannte Verfahret hat jedoch den Nachteil, daß bei der Erzeugung der Oxydschicht Komponenten im
Reaktionsraum vorhanden sind, die die Ausbildung einer optimalen Oxydschicht erschweren.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches dafür sorgt, daß die
Oxydschicht und die Nitridschicht mit Hilfe von möglichst wenigen und reinen Komponenten hergestellt
werden.
Diese Aufgabe wird bei einem Verfahren der eingangs erwähntco Art nach der Erfindung dadurch
gelöst, daß die Siliziumoxydschicht dadurch hergestellt wird, daß die Glimmentladung in Sauerstoff durchgeführt
wird und daß die Siüziumnitridschicht aus SiH4 und
N2 hergestellt wird.
Aus der DE-AS 12 89 382 ist ein Verfahren zum Herstellen eines Halbleiterbauelementes mit einem
I lalbleiterkörper aus Silizium bekannt, bei dem auf einer Halbleiteroberfläche des Halbleiterkörpers eine Siliziumoxydschicht
dadurch hergestellt wird, daß eine Glimmentladung in Sauerstoff durchgeführt wird. Aus
der US-PS 34 47 310 ist ein Verfahren zum Herstellen eines Feldeffekttransistors mit isc'ierter Gate-Elektrode
bekannt, bei dem nach einer mit Hilfe der Diffusionsmaskentechnik durchgeführten Eindiffusion
der Source- und Drain-Zone in die auf der Halbleiteroberfläche vorhandene Isolierschicht Kontaktfenster
zur Kontaktierung der Source· und Drain-Zone eingebracht werden. MNOS-Speichcrelcmente sind aus
der Zeitschrift Solid-State-Elcelmnics, Vol. 12, 1969,
Nr. 12, Seiten 981 bis 987 bekannt. MNOS-Feldeffekttransistorcn
sind aus der Zeitschrift. Electronics, Vol. 42, 1969,Nr. 7, Seiten 117,118 und 120 bekannt.
Gemäß einer Weiterbildung der Erfindung erfolgt die Nitridabscheidung bei einer Temperatur unter 400°C.
Solche niedrigen Arbeitstempcraturen lassen keine unerwünschten Veränderungen im Halbleiterkörper
bzw. in der Oxydschicht aufgrund thermischer Einflüsse befürchten. Nach einer weiteren Ausgestaltung der
Erfindung wird die Dicke der Sili/iumdioxydschicht
zwischen 200 und 200() mn und die Dicke der
Siliziuinnitridschicht zwischen r)0(M) und 20 000 mn
gewählt.
Bei der Herstellung eines MNOS-Speicherelements wie z. B. eines Feldeffekttransistors mit isolierter
Gateelektrnde wird gemäß einer Weiterbildung der Erfindung der Spannungshub des Speicherelements
durch die Dicke der Oxydschicht eingestellt. Gemäß einer weiteren Ausgestaltung wird der Spannungshub
des Speicherelements durch die Silankonzentration
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2063726A DE2063726C3 (de) | 1970-12-24 | 1970-12-24 | Verfahren zum Herstellen eines Halbleiterbauelements |
US00211612A US3788894A (en) | 1970-12-24 | 1971-12-23 | Method of manufacturing an mnos storage element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2063726A DE2063726C3 (de) | 1970-12-24 | 1970-12-24 | Verfahren zum Herstellen eines Halbleiterbauelements |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2063726A1 DE2063726A1 (de) | 1972-07-13 |
DE2063726B2 true DE2063726B2 (de) | 1979-01-04 |
DE2063726C3 DE2063726C3 (de) | 1979-09-06 |
Family
ID=5792123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2063726A Expired DE2063726C3 (de) | 1970-12-24 | 1970-12-24 | Verfahren zum Herstellen eines Halbleiterbauelements |
Country Status (2)
Country | Link |
---|---|
US (1) | US3788894A (de) |
DE (1) | DE2063726C3 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4089992A (en) * | 1965-10-11 | 1978-05-16 | International Business Machines Corporation | Method for depositing continuous pinhole free silicon nitride films and products produced thereby |
NL7506594A (nl) * | 1975-06-04 | 1976-12-07 | Philips Nv | Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze. |
DE2642949C3 (de) * | 1976-09-24 | 1980-11-20 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren zur Herstellung von innenbeschichteten Glasrohren zum Ziehen von Lichtleitfasern |
DE2846096C2 (de) * | 1978-10-23 | 1985-01-10 | Rudolf Dipl.-Phys. Dr. 8521 Spardorf Hezel | Solarzelle aus Halbleitermaterial |
US4250206A (en) * | 1978-12-11 | 1981-02-10 | Texas Instruments Incorporated | Method of making non-volatile semiconductor memory elements |
JPS581878A (ja) * | 1981-06-26 | 1983-01-07 | Fujitsu Ltd | 磁気バブルメモリ素子の製造方法 |
CA1163231A (en) * | 1981-07-24 | 1984-03-06 | Don E. Brodie | Reactive plating method and product |
US5013692A (en) * | 1988-12-08 | 1991-05-07 | Sharp Kabushiki Kaisha | Process for preparing a silicon nitride insulating film for semiconductor memory device |
US5849632A (en) * | 1991-08-30 | 1998-12-15 | Micron Technology, Inc. | Method of passivating semiconductor wafers |
US6136654A (en) * | 1996-06-07 | 2000-10-24 | Texas Instruments Incorporated | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics |
-
1970
- 1970-12-24 DE DE2063726A patent/DE2063726C3/de not_active Expired
-
1971
- 1971-12-23 US US00211612A patent/US3788894A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2063726A1 (de) | 1972-07-13 |
DE2063726C3 (de) | 1979-09-06 |
US3788894A (en) | 1974-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3317954C2 (de) | ||
DE2414982C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1696625B2 (de) | Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper | |
DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
DE2557079C2 (de) | Verfahren zum Herstellen einer Maskierungsschicht | |
DE2063726C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
DE2454595C2 (de) | Verfahren zur dielektrischen Isolation von Bauelementen einer integrierten Schaltungsanordnung | |
DE1913718C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1489258B1 (de) | Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers | |
DE2539943A1 (de) | Verfahren zum stabilisieren von mos-bauelementen | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE2052221C3 (de) | Verfahren zum Erzeugen einer Siliciumoxidschicht auf einem Süiciumsubstrat und Vorrichtung zur Durchführung dieses Verfahrens | |
DE1923035A1 (de) | Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm | |
EP0026376A3 (de) | Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden | |
DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
DE2422970C3 (de) | Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase | |
DE3313163A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2533897C3 (de) | Verfahren zur Herstellung einer dünnen Schicht aus InSb | |
DE1614358C3 (de) | Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern | |
DE2555187C2 (de) | ||
DE2654689C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem bipolaren Transistor | |
DE2014903A1 (de) | Halbleitervorrichtung mit niedrigem Rauschpegel und Verfahren zu deren Herstellung | |
DE2243285A1 (de) | Verfahren zur herstellung einer isolierenden schicht | |
DE2746941A1 (de) | Verfahren zur herstellung einer duennen oxidschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |