DE2555187C2 - - Google Patents

Info

Publication number
DE2555187C2
DE2555187C2 DE2555187A DE2555187A DE2555187C2 DE 2555187 C2 DE2555187 C2 DE 2555187C2 DE 2555187 A DE2555187 A DE 2555187A DE 2555187 A DE2555187 A DE 2555187A DE 2555187 C2 DE2555187 C2 DE 2555187C2
Authority
DE
Germany
Prior art keywords
metallization
oxidizing medium
protective layer
layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2555187A
Other languages
English (en)
Other versions
DE2555187A1 (de
Inventor
Erich Dipl.-Chem. Dr. 8021 Taufkirchen De Pammer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752555187 priority Critical patent/DE2555187A1/de
Publication of DE2555187A1 publication Critical patent/DE2555187A1/de
Application granted granted Critical
Publication of DE2555187C2 publication Critical patent/DE2555187C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruches 1.
Solche Verfahren sind sowohl bei der Herstellung von Einzelhalb­ leiterbauelementen als auch bei der Herstellung von Verbundan­ ordnungen (monolithischen integrierten Schaltungen) üblich. Da­ bei werden vorzugsweise aus einkristallinem Silicium bestehende und an ihrer Oberfläche mit einer Schutzschicht aus anorgani­ schem Isoliermaterial zu versehende Halbleiterkristalle mit Elektroden und zu den Elektroden führenden elektrischen Leitbah­ nen und Schutzschirmen versehen, die vorwiegend in Aufdampf­ technik oder durch Aufstäuben aufgebracht werden. Dabei kann man zur Formung der Metallisierung die Oberfläche mit einer z. B. aus Photolack bestehenden Maskierung versehen, welche nur die zu metallisierenden Teile der Oberflä­ che unbedeckt läßt, oder man bringt die Metallisierung zunächst ganzflächig auf und entfernt dann das überschüssige Metall mit­ tels einer Photolack-Ätztechnik.
Für die Metallisierung ist vor allem eine gute Haftfestigkeit an der Unterlage, eine verhältnismäßig leichte Aufbringbarkeit und eine ausreichende elektrische Leitfähigkeit und Korrosions­ beständigkeit zu wünschen. Außerdem soll die Metallisierung auf der aus anorganischem Material, insbesondere SiO2, Si3N4, Al2O3 oder Phosphorglas bestehenden Schutzschicht auf der Halblei­ teroberfläche gut halten.
Erfahrungsgemäß wird den Forderungen durch eine Metallisierung aus Aluminium bzw. aus Titan oder einer Schicht aus poly­ kristallinem Silicium in besonders befriedigendem Maße entsprochen. Außerdem ist die Forderung nach ausreichender elektrischer Leitfähigkeit im Falle der beiden Metalle ohne Weiteres, im Falle von Silicium durch eine entsprechende Dotierung erfüllt. Hingegen sind die genannten Metalle nicht besonders korrosionsbeständig. Da man jedoch Halbleitervorrichtungen mit einer die gesamte Oberfläche einschließlich der Elektroden und Leitbahnen bedeckenden äußeren Schutzschicht versieht, welche lediglich die Stellen des elektrischen Anschlusses ausspart, bzw. die Anordnung innerhalb eines abgeschlossenen Gehäuses an­ ordnet, hat man hierauf bisher wenig geachtet.
Es ist jedoch, wie bei den zu der Erfindung führenden Unter­ suchungen festgestellt werden mußte, auf eine Wechselwirkung solcher Metallisierungen mit ihrer unmittelbaren Umgebung, also auch mit einer abdeckenden äußeren Schutzschicht und den durch eine solche Schutzschicht ggf. nach innen dringenden Einflüssen, zu achten. Da bei der Erzeugung der äußeren Schutzschichten im allgemeinen wegen des fortgeschrittenen Fertigungszustandes der betreffenden Halbleitervorrichtung hohe Temperaturen nicht an­ wendbar sind, weist eine solche äußere Schutzschicht häufig schwache Stellen auf, über welche störende Fremdstoffe, insbe­ sondere Wassermoleküle oder Alkaliionen, an die Leitbahnen und Elektroden und sogar an den Halbleiterkörper gelangen können. Da ferner die Leitbahnen und Elektroden im Betrieb unter elektrischer Spannung und elektrischem Strom stehen, können - be­ günstigt durch die elektrischen Felder - elektrisch geladene materielle Teilchen an ihnen entlang wandern und auf diese Weise gerade zu den empfindlichsten Stellen der ganzen Anordnung gelangen.
Häufig enthält außerdem die äußere Schutzschicht Substanzen, die ihrerseits aufgrund der elektrischen Felder in der Schutzschicht wandern und sich dann an der Oberfläche der Leitbahn mit deren Material chemisch umsetzen können.
Die darauf beruhende nachträgliche Korrodierung der Leitbahn­ oberflächen kann schließlich das elektrische Verhalten der Ge­ samtanordnung in unerwünschter Weise verändern und sogar zu deren Ausfall führen. Besonders kritisch ist dabei die Situa­ tion an den den äußeren Anschlußstellen benachbarten Teilen der elektrischen Leitbahnen.
Deshalb werden, beispielsweise gemäß DE-OS 19 10 736, die elek­ trischen Leitbahnen, Elektroden und Schutzschirme mit einer un­ mittelbar aus deren Substanz erzeugten, isolierenden Schutz­ schicht abgedeckt.
Aufgabe der vorliegenden Erfindung ist es, das bekannte Ver­ fahren so weiterzubilden, daß die Schutzschicht besonders dicht wird und daß das Verfahren zeitlich besser steuerbar wird.
Diese Aufgabe wird bei dem gattungsgemäßen Verfahren gelöst durch die kennzeichnenden Merkmale des Patentanspruches 1. Vor­ teilhafte Weiterbildung sind in Unteransprüchen ge­ kennzeichnet.
Unter dem Begriff "Wärme" ist dabei eine Temperaturbehandlung von mindestens 80°C, vorwiegend bis 400°C, unter dem Begriff "er­ höhtem Druck" ein Überdruck von mindestens 0,2 bar, vorzugswei­ se von 15 bis 100 bar und darüber, zu verstehen. Dann wird die Oberfläche aus Aluminium bzw. Titan bzw. polykri­ stallinem Silicium in eine dichte zusammenhängende Schutz­ schicht aus Al2O3 bzw. TiO2 bzw. SiO2 verwandelt, wel­ che den metallischen Kern der Metallisierung, insbesondere Leitbahn oder Elektrode, wirkungsvoll gegen Korrosion schützt, die Entstehung von Lokalelementen vereitelt und das Entlangwan­ dern von Fremdionen an der Oberfläche der Leitbahnen unterbin­ det.
Eine aus dem Element Silicium bestehende Metallisierung muß zur Erzielung einer ausreichenden elektrischen Leitfähigkeit in aus­ reichendem Maße dotiert werden. Dabei ist es besonders günstig, wenn der hierzu verwendete Dotie­ rungsstoff bei der Oxydation ein Oxyd liefert, welches eben­ falls für sich allein genommen, ein elektrisches Schutzschicht­ material liefert. Solche Dotierungsstoffe sind z. B. Aluminium und Gallium. Es stört aber nicht, wenn die Dotierung einer solchen dem erfindungsgemäßen Verfahren zu unterwerfenden Metallisierung aus Bor bzw. Phosphor, Arsen oder Antimon, d. h. also glasbildenden Substanzen, besteht.
Bevorzugt wird das erfindungsgemäße Verfahren zum Schutze von elektrischen Leitbahnen, Elektroden und Schutzschirmen, die aus Al, Ti und Si bestehen, angewendet. In diesem Falle wird die auf der zu behandelnden Halbleiteranordnung aufgebrachte Metallisie­ rung nur an ihrer Oberfläche in das entsprechende Oxyd umgewan­ delt, so daß man die Behandlung abbricht, bevor die gesamte Me­ tallisierung in Oxyd umgewandelt ist. Gewöhnlich wird man dabei anstreben, daß eine Schutzschicht von 0,05-0,2 µm, insbesondere von 0,1 µm Stärke entsteht, zu deren Herstellung man etwa eine halb so starke Schicht der Metallisierung oxydieren muß. Die hierzu erforderliche Zeit wird durch den angewendeten Druck, der angewendeten Temperatur sowie durch die Art des angewendeten Oxydationsmittels bestimmt, so daß die jeweiligen Parameter in konkreten Einzelfällen empirisch bestimmt werden müssen.
Allgemein ist jedoch festzustellen, daß die Oxydationsgeschwin­ digkeiten und die Dicke der in einer bestimmten Zeitspanne ent­ stehenden Oxydschichten sowohl mit dem Druck des oxydierenden Mediums als auch mit der Temperatur anwächst, so daß man durch Anwendung von entsprechend höherem Druck die Möglichkeit hat, in kurzer Zeit, also innerhalb von 45 bis 60 Minuten, auch bei niedrigen Temperaturen, d. h. bei 80°C bis 100°C, den Anforderungen genügende Passivierungsschichten zu erzeugen.
Das erfindungsgemäße Verfahren läßt sich aber auch so steuern, daß eine als Al bzw. To bzw. polykristallinem Silicium bestehende Metallisierungsschicht gänzlich in eine aus dem betreffenden Oxyd bestehende Schicht umgewandelt wird, so daß hiermit ein Weg geöffnet ist, weitere nichtleitende Schutz­ schichten unmittelbar auf einer bereits an der Halbleiterober­ fläche vorhandenen anorganischen Schutzschicht zu erzeugen. So kann man z. B. nach Durchführung des erfindungsgemäßen Verfahrens zur Sicherung von elektrischen Leitbahnen und sonstigen Me­ tallisierungen das erfindungsgemäße Verfahren erneut, diesmal zur Erzeugung einer äußeren Schutzschicht, anwenden. Zu diesem Zweck wird die Gesamtoberfläche der Anordnung erneut mit einer als Al bzw. Ti bzw. Polysilicium bestehenden Metallisierung bedeckt, die dann durch thermische Oxydation unter erhöhtem Druck in das betreffende Oxyd - und zwar diesmal vollständig - um­ gewandelt wird. Da die bereits vorhandenen Leitbahnen und Elek­ troden aufgrund der ersten Anwendung des erfindungsgemäßen Ver­ fahrens bereits mit einer dichten Oxydschicht geschützt sind, sind dann bei dem soeben beschriebenen Verfahren die eigentlichen Leitbahnen und Elektroden gegen weitere Oxydation im allgemeinen ausreichend geschützt.
Bei der Durchführung des erfindungsgemäßen Verfahrens wird der zu behandelnde und mit der isolierenden Schutzschicht und der als Al bzw. Ti bzw. Si bestehenden Metallisierung versehene Halbleiterkristall in einem gasförmigen oder flüssigen oxydie­ renden Medium unter erhöhtem Druck erhitzt. Der erforderliche Druck wird am einfachsten erreicht, wenn man die Oxydation in einem abgeschlossenen Druckgefäß stattfinden läßt.
Die Erfindung wird nun anhand der Fig. 1 bis 3 näher beschrie­ ben. Dabei stellt die
Fig. 1 eine zur Durchführung des Verfahrens geeignete Apparatur dar, während anhand der
Fig. 2 und 3 der Aufbau einer dem erfindungsgemäßen Verfahren unterworfenen Halbleitervorrichtung im Beispiel dargestellt wird.
Die dem Verfahren zu unterwerfende Vorrichtung besteht gemäß Fig. 2 und 3 aus einem scheibenförmigen Halbleiter­ einkristall 1, insbesondere einem Siliciumeinkristall 1, der mit - vorwiegend durch Planartechnik erzeugten - pn-Übergängen 2 und einer Schutzschicht 3 aus anorganischem Isoliermaterial versehen ist. Die Schutzschicht 3 kann auch aus mehreren über­ einander angeordneten Teilschichten aus unterschiedlichen Ma­ terialien zusammengesetzt sein. So hat man im Beispiel gemäß Fig. 3 eine innere Teilschicht 3 a aus durch Oxydation der Oberfläche des aus Silicium bestehenden Halbleiterkristalls 1 erzeugtem SiO2, eine mittlere Teilschicht 3 b aus während der Herstellung des pn-Übergangs 2 gebildetem dotierungsstoffhaltigem Glas und eine äußere Teilschicht 3 b aus aus einem entsprechenden bekannten Reaktionsgas abgeschiedenen Siliciumnitrid bzw. Sili­ ciumoxid etc.
In der Schutzschicht 3 a bzw. 3 a bis 3 c sind in üblicher Weise Aussparungen vorgesehen, in welchen den Halbleiterkörper 1 un­ mittelbar kontaktierende Elektroden 4 und 5 bzw. 4 vorgesehen sind. Bei dem in Fig. 2 dargestellten Ausführungsbeispiel sind die Elektroden 4 und 5 getrennt von der sie kontaktierenden Leit­ bahn 7 erzeugt, die aus aufgedampften bzw. aufgestäubten (aufge­ sputterten) bzw. aufgesinterten Aluminium bzw. Titan oder aus aufgedampften oder aus einem geeigneten Reaktionsgas abgeschie­ denen und dotierstoffhaltigen polykristallinen Silicium besteht. Bei der in Fig. 2 dargestellten Anordnung werden die beiden Elektroden 4 und 5 durch die Leitbahn 7 mit einer für den äußeren Anschluß vorgesehenen Kontaktstelle 6 leitend verbunden.
Bei der in Fig. 3 gezeigten Anordnung ist nur eine Elektrode 4 dargestellt, die gleichzeitig mit der zu der Anschlußstelle 6 führenden Leitbahn 7 in einem einzigen Herstellungsprozeß z. B. durch Aufdampfen erzeugt ist. Demzufolge besteht die Elektrode 4 und die Leitbahn 7 entweder zur Gänze aus einem der Metalle Aluminium, Titan bzw. aus polykristallinem dotiertem Silicium oder, im Falle einer Mehrschichtmetallbedampfung, zumindest in der obersten Bedampfungsschicht aus Al, Ti oder Polysilicium.
Es kann zweckmäßig sein, bereits jetzt die Stelle 6 für den äußeren Anschluß der Leitbahn 7 mit einem - zweckmäßig aus nicht ohne weiteres oxidierendem Metall, z. B. Gold, bestehenden - Draht 8 zu kontaktieren, bevor das erfindungsgemäße Verfahren durchgeführt wird. In anderen Fällen muß man die Kontaktstelle 6 von der auf­ grund des erfindungsgemäßen Verfahrens entstehenden Oxydschicht 12 wieder befreien, was sich beispielsweise durch Rücksputtern, naß­ chemische oder Plasmaätzung etc. in Gegenwart einer die übrigen Oxydbereiche schützenden ätzresistenten Schicht (meist Fotolack) erreichen läßt. Das Kontaktfenster 6 kann auch vor der Druck­ oxydation mit einer geeigneten Schutzschicht aus druck- und oxydationsresistentem Fotolack, Polyimid bzw. SiO2 bzw. Si3N4 lokal abgedeckt werden, die sich später leicht wieder entfernen läßt.
Die dem erfindungsgemäßen Verfahren zu unterwerfenden Halbleiter­ anordnungen H werden zur Durchführung des erfindungsgemäßen Ver­ fahrens vorzugsweise in einem Druckgefäß 9 angeordnet, in welches man außerdem ein gasförmiges oder flüssiges oxidierendes Medium M einbringt, bevor man das Druckgefäß 9 gasdicht und druckfest ver­ schließt. Um den Inhalt des Autoklaven 9 auf die für die Durch­ führung des erfindungsgemäßen Verfahrens gewünschte Temperatur aufzuheizen, ist in seiner Wandung eine elektrische Heizwicklung 10 eingebaut, die von einer einstellbaren Heizstromquelle 11 mit dem erforderlichen Heizstrom versorgt wird. Die dann von der Heiz­ wicklung 10 entwickelte Wärme gelangt durch Wärmeleitung in den Autoklaven 9 aus druckfestem Metall, insbesondere Stahl, zu den Halbleiter­ anordnungen H und dem oxidierenden Medium M, das in Folge dessen mit steigender Behandlungstemperatur in zunehmendem Maße unter Überdruck steht.
Auf diese Weise werden auf einfache Weise die zur Durchführung des erfindungsgemäßen Verfahrens notwendigen Bedingungen ge­ schaffen.
Zur Überwachung des Drucks im Innern des Autoklaven 9 ist ein Manometer 9 a vorgesehen, dessen Angaben zugleich Rückschlüsse über die Temperatur in Innern des Druckgefäßes erlauben.
Als oxidierendes Medium wird man zweckmäßig eine nicht-ätzende, oxidierende Flüssigkeit oder ein oxidierendes Gas verwenden. Im ersten Fall kommen vor allem in Betracht: reines Wasser, mit H2O2, Sauerstoff oder Ozon angereichertes Wasser, Wasser mit alkali­ freien Zusätzen von Ce+4-Ionen, von CrO4-Ionen, von MnO4-Ionen, No2- und No3 -Ionen; im zweiten Falle empfehlen sich vor allem O2, H2O-Dampf, Luft und Stickstoffoxyde, insbesondere N2O bzw. NO und NO2. Die aggressiveren dieser Gase bzw. N2O3 und NO2 werden dabei zweckmäßig mit O2 oder einem Inertgas, vor allem N2, verdünnt.
Hat man als oxidierendes Medium ein Gas, z. B. Sauerstoff oder Luft, so wird eine Temperaturerhöhung auf 100°C eine Drucker­ höhung etwa um den Faktor 4/3, eine Temperaturerhöhung auf 200°C eine Druckerhöhung etwa um den Faktor 5/3 bewirken. Noch stärker wird die Druckerhöhung, wenn das oxidierende Medium eine Flüssig­ keit ist. Hier hat man bei einer Erhitzung auf 120°C bereits einen Druck von 2 bar, bei Erhitzen auf 150°C bereits einen Druck von 3 bis 4 bar.
Verwendet man Luft, Sauerstoffgas oder Wasser als oxidierendes Medium M, so erreicht man bei etwa 60 Minuten bei einer Erhitzung auf 200°C und einem Druck von etwa 15 bar eine 0,1 µm starke Schutzschicht 12 aus Al2O3 auf einer Aluminiummetallisierung, eine etwa 0,05 µm starke Schutzschicht 12 aus TiO2 auf einer aus Ti bestehenden Metallisierung und eine etwa 0,1 µm starken SiO2- Schicht 12 auf einer aus polykristallinen Silicium bestehenden Metallisierung. Die Stärke der Schicht 12 wird bei entsprechend niedrigeren Temperaturen und Drucken und kürzeren Zeiten kleiner. Bei längerer Behandlungsdauer, höherer Temperatur, höherem Druck hingegen größer. Die Erfahrung hat jedoch gezeigt, daß eine ein­ stündige Behandlungsdauer in vollem Maße ausreichend ist, um eine einwandfreie, isolierende Schutzschicht 12 zu erzielen.
Zur Fertigstellung der Anordnung kann man, wie in Fig. 2 darge­ stellt, noch eine auch die Leitbahnen abdeckende äußere Isolier­ schicht 13 aus einem anorganischen Isoliermaterial, z. B. durch Auf­ stäuben oder CVD-Verfahren aufbringen, die dann lediglich am Ort der äußeren Anschlußstellen 6 ausgespart wird. Im allge­ meinen ist jedoch eine Schutzschicht aus anorganischem Isolier­ material nicht mehr erforderlich. Es ist vielmehr in jedem Falle ausreichend, wenn als äußere Schutzschicht 13 gemäß dem in Fig. 3 dargestellten Ausführungsbeispiel eine Lackschicht, z. B. aus Foto­ lack, Polyimid oder Siliconlack, oder überhaupt keine weitere Schutzschicht 13 vorgesehen wird.
Die aufgrund des erfindungsgemäßen Verfahrens entstandenen Oxydschichten 12 schützen nämlich die Leitbahnen 7 nicht nur gegen chemische Einflüsse und störende Ionen, sondern auch me­ chanisch, da die aufgrund des erfindungsgemäßen Verfahrens ent­ standenen Schichten 13 auch in mechanischer Weise äußerst stabil sind.

Claims (8)

1. Verfahren zum Herstellen einer isolierenden Schutzschicht auf einer Halbleitervorrichtung, bei dem die Oberfläche eines Halbleiterkristalls mit ei­ ner Schicht aus anorganischem Isoliermaterial versehen und auf dieser und/oder auf der freien Halbleiterober­ fläche eine Metallisierung aus Aluminium bzw. Titan bzw. polykristallinem Silicium aufgebracht wird, bei dem die Oberfläche der Metallisierung durch Einwirkung von Wärme und eines oxidierenden Mediums oxidiert wird, dadurch gekennzeichnet, daß gleichzeitig mit der Einwirkung der Wärme das oxidierende Medium unter erhöhtem Druck steht.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Behandlungstemperatur auf höchstens 500°C, insbesondere auf 200°C und der Behandlungsdruck auf 2-100 bar und die Behandlungszeit auf etwa eine Stunde bemessen wird.
3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß als oxidierendes Medium ein Gas, ins­ besondere Luft, Sauerstoff, Wasserdampf, N2O, N2O3, NO2 ange­ wendet wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als oxidierendes Medium eine nichtätzende oxidieren­ de Flüssigkeit, insbesondere Wasser, verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekenn­ zeichnet, daß dem flüssigen oxidierenden Medium eine Sauerstoff abgebende Substanz, insbesondere ein Peroxyd, z. B. H2O2, Ce+4-Ionen und/oder CrO4-Ionen und/oder MnO4-Ionen, bei­ gegeben wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zunächst eine Elektrode bzw. eine Leitbahn der zu oxidie­ renden Metallisierung mit einem Draht aus nicht oxidie­ rendem Metall, z. B. Au, kontaktiert und erst dann die freie Oberfläche der Metallisierung oxidiert wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Oxidschicht auf der Metallisierung mit einer weiteren Schicht, insbesondere aus anorganischem Isolier­ material, abgedeckt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine zusätzliche Schutzschicht erzeugt wird, indem eine aus Aluminium und/oder Titan und/oder polykristallinem Silicium bestehende Metalli­ sierung aufgebracht und vollständig oxidiert wird.
DE19752555187 1975-12-08 1975-12-08 Verfahren zum herstellen einer halbleitervorrichtung Granted DE2555187A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752555187 DE2555187A1 (de) 1975-12-08 1975-12-08 Verfahren zum herstellen einer halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752555187 DE2555187A1 (de) 1975-12-08 1975-12-08 Verfahren zum herstellen einer halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE2555187A1 DE2555187A1 (de) 1977-06-16
DE2555187C2 true DE2555187C2 (de) 1987-12-10

Family

ID=5963815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752555187 Granted DE2555187A1 (de) 1975-12-08 1975-12-08 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE2555187A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5937591B2 (ja) * 1979-05-21 1984-09-11 インターナシヨナルビジネス マシーンズ コーポレーシヨン 電気的にプログラム可能な電界効果トランジスタ装置
JPS57113264A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of mis type capacitor
US4526629A (en) * 1984-05-15 1985-07-02 International Business Machines Corporation Catalytic oxidation of solid materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237271A (en) * 1963-08-07 1966-03-01 Bell Telephone Labor Inc Method of fabricating semiconductor devices
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US3632436A (en) * 1969-07-11 1972-01-04 Rca Corp Contact system for semiconductor devices
FR2076208A5 (en) * 1970-01-06 1971-10-15 Sescosem Multilevel inter connections for integrated circuits - using oxidised metal insulating layers

Also Published As

Publication number Publication date
DE2555187A1 (de) 1977-06-16

Similar Documents

Publication Publication Date Title
DE4400200C2 (de) Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3311635C2 (de)
DE3132905C2 (de)
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2834344A1 (de) Verfahren zur herstellung einer optoelektronischen integrierten struktur und eine solche enthaltender optoelektronischer bauteil
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2716143A1 (de) Lichtemittierendes halbleiterbauelement
EP0328757B1 (de) Verfahren zur Herstellung dünner Schichten aus oxydischem Hochtemperatur-Supraleiter
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE2654979C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3434727C2 (de)
DE2555187C2 (de)
DE2148120C3 (de) Verfahren zum Niederschlagen von Glasfilmen
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE1589866A1 (de) Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
DE19902769A1 (de) Keramisches, passives Bauelement
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE3721929C2 (de)
DE2937989A1 (de) Halbleitervorrichtung
AT347503B (de) Verfahren zur erzeugung einer glasschutzschicht auf der oberflaeche von halbleiterbauelementen
DE2543079B2 (de) Verfahren zum Herstellen von Trockenelektrolytkondensatoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/60

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee