TW490711B - Film forming method and film formed by the method - Google Patents

Film forming method and film formed by the method Download PDF

Info

Publication number
TW490711B
TW490711B TW089111496A TW89111496A TW490711B TW 490711 B TW490711 B TW 490711B TW 089111496 A TW089111496 A TW 089111496A TW 89111496 A TW89111496 A TW 89111496A TW 490711 B TW490711 B TW 490711B
Authority
TW
Taiwan
Prior art keywords
thin film
film
patent application
deposition
forming
Prior art date
Application number
TW089111496A
Other languages
English (en)
Inventor
Yujiro Ikeda
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW490711B publication Critical patent/TW490711B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

A7
五、發明說明（1 ) 發明背景 1 ·發明範圍 - 本發明係關於一種形成降低_素元素成分的金屬膜或矽 化物膜之方法，及利用此方法形成之膜。更特別地是，本 t明係關於-種使用已接受特別預處理的沉積設備形成具 有降低_素元素成分的金屬膜或矽化物膜之方法，及利用 此方法形成之膜。 2 ·相關技藝之描述 熟知的含鹵素薄膜有用做電晶襤電極閘的w s丨薄膜（多 晶薄膜wSi/多晶矽），例如。已熟知，於利用傳統的wsi 薄膜形成技術製造多晶薄膜時，在形成WSi及多晶矽薄膜 之後於熱處理步驟期間易因WSi薄膜中的氟而在wsi薄膜 及多晶矽薄膜的接合界面間發生氧化反應，同時類似的氧 化反應亦易在W S 1及多晶矽薄膜蝕刻之後發生在w s i薄膜 側邊。更詳細地説，由多晶薄膜組成的WSi薄膜包含了氟 在其中，因爲通常利用Si%氣體與WF6氣體反應形成wsi 薄膜。包含於WSi薄膜的氟會切斷在多晶薄膜下形成之閘 氧化物薄膜中的Si-ο鍵結及取代〇原子。切掉的〇原子與 閘氧化物薄膜中的多晶矽薄膜反應以形成Si〇x。因此在 WSi-多晶矽接合界面或在WSi薄膜側邊形成氧化物薄膜。 於此之後指爲不正常的氧化反應。 爲了處理此問題，日本未檢查的專利公告案號hei 9(1997)-2 13942提出將氮導入閘氧化物薄膜乂根據此公 告，因爲導入閘氧化物薄膜的氮會強烈地與矽或閘氧化物 -4- 490711 A7 B7 五、發明說明（2 薄M中的氧結合，則氟無法切斷閘氧化物薄膜中的Si-ο键 結。因此’可抑制上述提及之不正常氧化。但是，利用此 技術形成的w S i薄膜會有在其它非閘氧化物薄膜的位置發 生不正常氧化的可能性。 另一個建議的方法為於製造W S 1多晶薄膜及多晶矽時， 在w S 1薄膜的頂端及侧邊形成si〇2薄膜及si3N4薄膜而做為 氧化反應的保護薄膜，因而防止W S i薄膜在高溫下之直接 氧_化。但是，此方法在蝕刻w S i及多晶矽薄膜之後亦會在 w S 1薄膜侧邊發生不正常的氧化一。 再者，日本未檢查的專利公告案號HEI 2(199〇)_218164， 汪意到W S i薄膜的應力，提出一種於w s i多晶薄膜及多 矽上沉積P-SigN4薄膜的方法，以補償w s i薄膜的應力.〜 時使用P-SyN4薄膜為遮罩以形成侧邊薄膜而可選擇性地氧 化多晶薄膜侧邊。此方法可對WSi薄膜的應力有所改良。 但是，如圖3顯示，不正常的氧化會發生在多晶WSi薄膜 的侧邊與侧邊氧化物薄膜之間的接合界面丨〇，因為w s 土 薄膜中的氟成分沒有控制。 曰本未檢查的專利公告案號ΗΕΙ Μ〗"6)」862%提出一 於WSi的多晶薄膜及多晶矽之頂端及侧邊形成Si〇2薄膜 ShN4薄膜及其類似物之方法，以防止WSi薄膜的剝落（參 見圖4 )。但是，此方法的問題為若於8 〇 〇至它的高 下進行快速熱處理形成Si〇2薄膜時w s丨薄膜會發生裂開 對於上述描述之傳統形成WSl薄膜的方法；實際狀況/ 其仍然會發生WSl薄膜的不正常氧化，特別是在蝕刻^^ 事 頁 曰曰 訂 種 、、四 /m 為 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱）—
4907U 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 及多晶石夕薄膜之後於WSi薄膜側邊的不正常氧化 成多晶薄膜W S i /多晶珍時—w s i薄膜的裂開及薄膜的剝茨> 發明概述 各。 此外’考慮到此狀況，本發明之目標爲提供—種开;成产 低i素元素成分的薄膜之方法，以防止薄膜的不‘常‘ 化、剝落及斷裂，及利用此方法獲得薄膜。 爲了解決上述提及的問題，本發明之發明家已注音到 積設備的預處理條件。通常地，在進行沉積之前/，^積⑶ 備會利用將淨化氣體通過沉積設備來淨化，以移除於先ς 沉積時使用的氣體殘餘物質及由此產生的粉塵。或在淨2 之後，設備經常會留在低壓下一段時間，之後有時會=行 空沉積。未預期地，本發明家已發現若在淨化之後二用丁 經空沉積一段時間的沉積設備來形成薄膜，則可有效地 低薄膜的南素元素成分而達成本發明。 本發明提供一種薄膜形成方法，其包括形成降低卣素 素成分的金屬薄膜或矽化物薄膜，其使用已通過淨化氣 而淨化的沉積設備，且該設備在淨化後之2 4小時内接受 要使用的金屬或碎化物薄膜材料之空沉積。 本發明亦提供一種利用上述描述的方法形成之w s i 膜’其氟成分降低至4x 1016個原子/立方公分或較少。 本申請的這些及其它目標將從以後提供的詳細説明變 更容易明瞭。但是，應該了解提供的詳細説明及特定的 施例，同時爲本發明的較佳具體實施例，僅在闡明， 在本發明的精神及範圍内不同的改變及改質將由熟知此技 6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事
再Φ 填零·寫裝 本衣 頁I 已 降 元 體 相 薄 得實 因爲 訂 經濟部智慧財產局員工消費合作社印製 A7 ---^____B7____五、發明說明（4 ) 藝之人士從此詳細説明中變得明顯。 圖形簡述 - 圖1⑷至1⑷爲使用本發明之方法的多晶薄膜製造步驟之 圖式截面圖； 圖2爲使用本發明之方法製造的多晶薄膜之截面圖； 圖3馬利用傳統方法製造的多晶薄膜之截面圖；及 圖4爲利用傳統方法製造的多晶薄膜之截面圖。 較佳具體貪施例之描述 、根據本發明之方法，利用一沉積設備製造降低鹵素元素 成分的金屬或矽化物薄膜，該設備藉由通過淨化氣體而淨 化且在淨化後之2 4小時内使用想要的金屬或矽化物薄膜材 料進行空沉積。 沉積設備可爲任何一種能夠合適地進行形成想要的金屬 或石夕化物薄膜之方法的設備，例如，熟知的方法有錢射 法、大氣C V D法、；LPC：VD法或其類似物。沉積設備則利用 將淨化氣體通過沉積設備而淨化。淨化氣體可移除殘餘在 沉積設備内部牆壁的殘餘氣體及殘餘氣體產生的粉塵。 淨化氣體並無特別地限制可爲任何於淨化沉積設備中常 使用的氣體。例如，有NF3、N2及惰性氣體諸如He、Ne、 Ar、Kr、Xe及Rn，其可單獨地或組合地使用。淨化氣體 之/jfL速可爲2 0 0至2，〇 〇 〇立方公分/分鐘，例如。淨化時間 可爲4至4 0分鐘，例如。 於本發明上下文中的空沉積意謂著在沉積薄膜之相同條 件下操作沉積設備，但是沒有在沉積設備中放置欲沉積薄 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注音？事項再填寫本頁} 裝 J^T·
490711 A7 B7 五、發明說明（5 膜的樣品。 請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁 可利用熟知的方法，例如，濺射法、大氣C v D法、 LPCVD法或其類似物進行空沉積。可根據使用的沉積設備 種類及想要形成的薄膜種類適當地調整薄膜之形成條件。 獲由使用空沉積，於沉積設備的内部牆壁塗佈著意欲形 成的金屬薄膜或矽化物薄膜。 根據本發明之方法，在淨化沉積設備之後的2 4小時内進 行空沉積，較佳地在1小時内。若在淨化後大於2 4小時才 進行’則產生的薄膜其卣素元素成分會變高及於高溫下會 發生不正常的氧化。此外，在多晶矽膜上形成W S i薄膜 時’例如，會在多晶矽_WSi接合界面及w s丨薄膜側邊發生 不正¥的氧化。在熱處理之後亦會增加薄膜剝落的可能 性。 根據本發明之方法，以如於空沉積時的相同方法形成金 屬或碎化物薄膜。可根據使用的沉積設備種類及意欲形成 的薄膜種類適當地調整薄膜之形成條件。 經濟部智慧財產局員工消費合作社印製 利用本發明形成之含降低的自素元素成分之金屬或矽化 物薄膜並無特別限制，其限制條件爲使用含卣素元素的氣 骹材料形成薄膜。例如，所提及的有W S i薄膜、鈦薄膜、 氮化鈦薄膜、MoSi薄膜及其類似物。 可根據意欲形成的薄膜適當地選擇形成薄膜時需要使用 勺氣把。例如’若欲形成W s丨薄膜，可使用氣體、 SiH4氣體、WI?6氣體及其類似物。若欲形成鈦薄膜，可使 用丁1(^4氣體及其類似物。若欲形成氮化鈦薄膜，可使用 8- 490711 經濟部智慧財產局員工消費合作社印製 A7 ~~B -------— 一 五、發明說明（6 ) TK14氣體、N2(NH3)氣體及其類似物。若欲形成^^以薄 膜，可使用M0CI5氣體、SiCl4氣體及其類似物。“ t用本發明之方法形成的WS1薄膜具有低的氟成分，較佳 地貺成分為4xl 〇16個原子/立方公分或較少。wSi薄膜中的 w/s；i組成比率無特別限制，但是較佳地為2 5至2 6。 通常會迴火利用本發明之方法形成的WSi薄膜。 可利用熟知的方法，例如，電子烤箱迴火、雷射迴火、 燈管迴火或其類似物進行迴火。 根據本發明，代替傳統的迴火技術，w s i薄膜可在第一 沉積溫度下利用於W S i薄膜上形成氧化物薄膜而迴火，然 後在比第一沉積溫度高的第二沉積溫度下於氧化物薄膜上 形成氮化物薄膜。 於此的第一沉積溫度通常意謂著設定在形成氧化物薄膜 而不k成W S i薄膜斷裂之溫度。例如，第一沉積溫度可為 3 5 0 至 500。(：，較佳地 3 8 0 至 450。(：。 形成氧化物薄膜之方法並無特別限制，可使用熟知的方 法，例如，濺射、大氣CVD、LPCVD、熱氧化反應、破璃 旋轉法（SOG)或其類似法。 用以形成氧化物薄膜的氣體可為TE〇S(Si(C2H5〇)4)氣 體、Sic%氣體、〇2氣體及其類似物，其中丁較佳。 在比第一沉積溫度高的第二沉積溫度下形成氮化物薄 膜。第二沉積溫度可為6 5 0至85〇t：，較佳地7〇〇至8〇〇。(：。形 成氮化物薄膜的方法並無特別限制，及可使用熟知的方 法，例如，大氣CVD、LPCVD或其類似物。 -9- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁} 裝 訂： % 490711 A7 一"· ' -------------------------------— B7 五、發明說明（7 ) 欲形成氮化物薄膜使用的氣體可為sm2Ci2氣體、沉14氣 體、Sih4乳體、簡3氣體及其類似物，其中使用仙 NH3之組合較佳。 ，形成々氮化物薄膜之前’可將氧化物薄膜表面之雜質及 氧化物薄Μ足濕氣泵出移除以緻密化氧化物薄膜。 、如土所述，當在第一溫度下形成氧化物薄膜及在比第一 溫度高的第二溫度下形成氮化物薄膜時，可因此迴火w s工 薄膜及結晶化。 在利用本發明之薄膜形成方法.形成WS1薄膜之後，可於 w s i薄膜的侧邊形成保護的氧化物薄膜。 實施例 現在參考著圖式解釋於WS1/多晶矽的多晶薄膜中形成 W S 1薄膜之薄膜形成方法，而為本發明之實施例。但是， 本發明不限制於此實施例。 首先，如於圖1(a)中顯示，於Si基材i上形成7毫微米厚 的閘氧化物薄膜2。於閘氧化物薄膜2上利用乙1>(：：¥1)在62〇它 的沉積溫度及沉積壓力40帕下，使用4〇〇 %咖的以4氣體 形成1 0 0毫微米厚的多晶矽薄膜3。隨後地，於多晶矽薄 膜3的全部表面，以2〇 keV的能量及3><1〇15個原子/平方公 分的劑量注入31P +雜質。其後，於8〇〇ι的N〗大氣氛中將 多晶矽薄膜3迴火3 〇分鐘以活化多晶矽薄膜3中摻雜的雜 質。已在多晶矽薄膜3生長的氧化物薄膜經此迴火可移除 稀少的HF。然後在多晶矽薄膜3上將具有…/以組成比率為 2.5至2.6的WSi薄膜4生長至1〇〇毫微米厚，於此方法中 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） --------—•丨裝丨丨 (請先閱讀背面之注意事項再填寫本頁) 訂-- 經濟部智慧財產局員工消費合作社印製 490711 A7 _______B7__ 五、發明說明（8 ) 氟雜質成分為4χ 1016個原子/立方公分或較少。 更詳細地解釋W S i薄膜4之形成。於此利用大氣c V D形 成W S i薄膜：’因此’使用大氣C V D之沉積設備。因為與 沉積設備内部艙壁接觸的金屬會產生粉塵，故以nf3氣體 在減壓下淨化沉積設備的内部艙壁。於此期間的壓力為 4 0 0帕及連績地將N F 3氣體以2 0 0立方公分/分鐘的流速通 過搶2 0分鐘。 在淨化1小時之後，於500°C、160帕下使用WF6氣體（3.5 立方公分/分鐘）及SiH2C12氣體（5立方公分/分鐘）進行 空沉積5分鐘，因此在内部艙壁塗佈w S i。 其次，將上面已形成多晶矽薄膜3的半導體基材放進沉 積設備，於550°C的沉積溫度、1 6 0帕的沉積壓力下使用
SiH2Cl2(175 seem)、WF6(3.5 seem)及Ar(825 seem)於多晶矽 薄膜3上形成W S i薄膜4。 其次，於W S i薄膜4上，利用大氣c V D於400°C的沉積 溫度、4600帕的沉積壓力下使用2 5 0毫克於4 wt%的〇3成 分及〇3/〇2氣體（5,000 seem)中的TEOS，以形成550毫微米 厚的Si02薄膜。 經濟部智慧財產局員工消費合作社印製 隨後地，將Si〇2薄膜5之表面雜質及Si〇2薄膜之濕氣栗 出排除，因此緻密化Si02薄膜5。 P过後地’於7 7 0 C的沉積溫度、2 0帕的沉積壓力下利用 LPC VD使用 NH3(540 seem)及 SiH2Cl2(72 seem)，於 Si02 薄膜 5上形成2 0 0毫微米厚的Si3N4薄膜6。 - 如上所述，因為當形成Si〇2薄膜5時加熱w S i薄膜4至 -11 - 490711 A7 B7 五、發明說明（9 ) 經濟部智慧財產局員工消費合作社印製 400°C及當形成513心薄膜6時進一步至770。(：，則迴火WSi 薄膜4。 ^ 其次，利用光平版印刷術於Si#4薄膜形成阻抗圖案以將 SyNq/SiCVWSi/多晶矽製成0.3〇微米寬的線，然後利用乾 敍刻法蝕刻ShNJSiiCVWSi/多晶矽（參見圖i(b))。 隨後地，於WSl/多晶矽的侧邊上在9〇〇t：的沉積溫度下 使用〇2氣體（151/分鐘）60分鐘以形成1 〇毫微米.厚的保護 氧化物薄膜7(參見圖1(c))。 其次，為了產生L D D結構的瞽晶體，在上面已形成問 電極的半導體基材之全部表面上，於77(rc的沉積溫度、 2 〇帕的沉積壓力下，使用蘭3(540 sccm)及仙2%(72 “⑽) 利用LPCVD形成丨00毫微米厚的薄膜8 (參見圖 1 (d))。然後，利用乾蝕刻將Si#4薄膜8的全部表面蝕刻回 去以於多晶物的侧邊上形成叫乂的侧邊薄膜9 (丨〇 〇毫微 米厚）（參見圖1(e))。 於WSi-多晶矽接合界面及w s丨薄膜侧邊發生的不正常氧 化可利用進行S E Μ測試來檢查。於此實施例中，在wsi/ 多晶矽侧邊形成保護的氧化物薄膜7後進行sem測試。结 果顯示於wSl-多晶矽接合界面及WSl薄膜4的侧邊上並^ 觀察到不正常的氧化。 據此實施例之方法，主要地使用已接受特別預處理的 〉儿積设備來形成W S!薄膜以便降低w s i薄膜的氟成分至某 值或軟/，可防止於wsi_多晶矽接合界面及w s i薄膜侧邊 發生不正常的氧化，及可抑制w s i薄膜的剝落及斷裂。 C請先閱讀背面之注音？事項再填寫本頁} 裝 ----訂·-------- % -12- 本紙張尺度適用中國_冢標準（CNS)A4 49U711 五、發明說明（1〇 ) 表1爲在WSi薄膜中於 氟成分（原方公分） 4χ1〇^ 2xl〇i7 氟成分及不正常氧化間之關係 表1 -、 ---_ 不正常氧化
NO
YES 已從表1中了解WSi薄膜並無不正常的氧化，而該薄膜 具有的氟成分爲4xl〇16個原子/立方公分。 根據本發明之薄膜形成方法，可形成具有降低1¾素元素 成为之金屬薄膜或石夕化物薄膜。因此，f抑制不正常的氧 化及減低薄膜剝落及斷裂，而形成穩定的薄膜。 (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 490711 第89111496號專利申請案 中文申請專利範圍修正本（90年12月)六、申請專利範圍 A8 B8 C8 D8
    1. -種薄膜形成方法’其包括利用一沉積設備形成金屬 或矽化物薄膜，該設備利用通過淨化氣體來淨化且在 淨化後之24小時内使用欲形成的金屬或矽化物薄膜材 料接受空沉積，由此降低於形成的金屬或矽化物薄膜 中之自素元素成分。 2·根據申請專利範圍第1項之薄膜形成方法，其中在淨化 沉積設備後之1小時内進行空沉積。 3·根據申請專利範圍第1或第2項之薄膜形成方法，其中 該淨化氣體由一種或多種NF3、N2、He、Ne、Αι*、Κι:、 Xe及Rn組成。 4 ·根據申凊專利範圍第1項的薄膜形成方法，其中淨化氣 體在2 0 0至2,000立方公分/分鐘的流速條件下進行淨 化。 5·根據申請專利範圍第1項的薄膜形成方法，其中進行淨 化4至40分鐘。 6 ·根據申請專利範圍第1項的薄膜形成方法，其中可利用 濺射法、大氣CVD法或LPCVD法進行空沉積。 7 ·根據申請專利範圍第1項的薄膜形成方法，其中想要的 金屬或矽化物薄膜為W S i薄膜。 8.根據申請專利範圍第7項之薄膜形成方法，其中在形成 WSi薄膜之後，於預定的沉積溫度下在WSi薄膜上形 成氧化物薄膜，隨後地在比該沉積溫度高的沉積溫度 下於氧化物薄膜上形成氮化物薄膜，因此而迴火WSi 薄膜。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱）
    裝 訂 490711 A8 B8 C8 ______ D8 六 、申請專利範圍 9·根據申請專利範圍第8項之薄膜形成方法，其中於38(rc 至450°C的沉積溫度下使用TEOS形成氧化物薄膜，及於 700 C至800 C的沉積溫度下使用SiH^Cl2氣體及nh3氣體 形成氮化物薄膜。 10.根據申請專利範圍第8項之薄膜形成方法，其中利用賤 射法、大氣CVD法、LPCVD法、熱氧化反應法或玻璃 旋轉法（SOG)形成氧化物薄膜。 11·根據申請專利範圍第8項的薄膜形成方法，其中利用大 氣C VD法或LPCVD法形成氮化物薄膜。 12·根據申請專利範圍第8項的薄膜形成方法，其中於氧化 物薄膜表面的雜質及於氧化物薄膜的濕氣利用幫浦移 除，以在形成氮化物薄膜之前緻密化氧化物薄膜。 13· —種利用如於申請專利範圍第7項的方法形成之w s丨薄 膜，其中WSi薄膜的氟成分降低至4xl〇16個原子/立方 公分或較少。 14.根據申請專利範圍第i 3項之w S i薄膜，其中該w s丨薄 膜具有的W/Si組成比率為2.5至2.6。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
TW089111496A 1999-07-02 2000-06-13 Film forming method and film formed by the method TW490711B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18920199A JP3562997B2 (ja) 1999-07-02 1999-07-02 成膜方法

Publications (1)

Publication Number Publication Date
TW490711B true TW490711B (en) 2002-06-11

Family

ID=16237226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111496A TW490711B (en) 1999-07-02 2000-06-13 Film forming method and film formed by the method

Country Status (4)

Country Link
US (1) US6346483B1 (zh)
JP (1) JP3562997B2 (zh)
KR (1) KR100372046B1 (zh)
TW (1) TW490711B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4411215B2 (ja) * 2002-11-11 2010-02-10 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US7049245B2 (en) * 2003-09-12 2006-05-23 Promos Technologies, Inc. Two-step GC etch for GC profile and process window improvement
KR100945868B1 (ko) * 2007-12-03 2010-03-05 주식회사 동부하이텍 반도체 소자 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218164A (ja) 1989-02-17 1990-08-30 Matsushita Electron Corp Ｍｉｓ型電界効果トランジスタ
US5558910A (en) * 1992-12-22 1996-09-24 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
JPH08186256A (ja) 1994-12-29 1996-07-16 Sony Corp Ｌｄｄ構造のトランジスタの製造方法及びトランジスタ
JPH09213942A (ja) 1996-01-29 1997-08-15 Matsushita Electron Corp 半導体装置およびその製造方法
US6125859A (en) * 1997-03-05 2000-10-03 Applied Materials, Inc. Method for improved cleaning of substrate processing systems
US6037213A (en) * 1998-06-03 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making cylinder-shaped capacitors for dynamic random access memory

Also Published As

Publication number Publication date
KR20010049541A (ko) 2001-06-15
KR100372046B1 (ko) 2003-02-14
US6346483B1 (en) 2002-02-12
JP2001015438A (ja) 2001-01-19
JP3562997B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
TW379369B (en) Method for selective deposition of refractory metal and device formed thereby
US6246095B1 (en) System and method for forming a uniform thin gate oxide layer
JP5015134B2 (ja) 基板から酸化物を除去する方法
TW382028B (en) Continuous process for forming improved titanium nitride barrier layers
TW200849392A (en) Method for depositing a high quality silicon dielectric film on germanium with high quality interface
JP2010505274A (ja) 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成
TW490711B (en) Film forming method and film formed by the method
TW473915B (en) Manufacture method of silicon nitride layer
TWI329340B (en) Method for manufacturing semiconductor device
JPH11162875A (ja) 半導体装置の製造方法
JP3213437B2 (ja) 半導体装置
JP4769638B2 (ja) 原子層成長法
JP2000286268A (ja) 半導体シリコンウェーハの製造方法
JPH07245268A (ja) 薄膜形成方法
US7358197B2 (en) Method for avoiding polysilicon film over etch abnormal
JPH06275624A (ja) 導電層の形成方法
JPS62166527A (ja) シリコン酸化膜の形成方法
TW483141B (en) Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same
JP7154232B2 (ja) 堆積－処理－エッチングプロセスを用いたシリコンの選択的堆積
JPH09115901A (ja) ＳｉＮｘ／ＰＳＧ積層構造の形成方法
JPH10223556A (ja) 半導体装置の製造方法
JP2772416B2 (ja) 成膜方法
TW320751B (en) Polycide process capable of lowering salicide reflectivity
TW546706B (en) Manufacturing method of silicon oxide in nitride and silicon nitride in oxide
TW202417669A (zh) 半導體裝置的製造方法，程式，基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees