JPH05267157A - 配線形成法 - Google Patents

配線形成法

Info

Publication number
JPH05267157A
JPH05267157A JP4091990A JP9199092A JPH05267157A JP H05267157 A JPH05267157 A JP H05267157A JP 4091990 A JP4091990 A JP 4091990A JP 9199092 A JP9199092 A JP 9199092A JP H05267157 A JPH05267157 A JP H05267157A
Authority
JP
Japan
Prior art keywords
ashing
resist
gas
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4091990A
Other languages
English (en)
Other versions
JP3084910B2 (ja
Inventor
Takashi Tawara
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP04091990A priority Critical patent/JP3084910B2/ja
Priority to US08/033,178 priority patent/US5451293A/en
Publication of JPH05267157A publication Critical patent/JPH05267157A/ja
Application granted granted Critical
Publication of JP3084910B2 publication Critical patent/JP3084910B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 配線パターニング後のレジストアッシング処
理において、防食性能を高めると共にレジスト除去を容
易にする。 【構成】 半導体基板10の表面を覆う絶縁膜12の上
にAl系の配線材層を形成した後、この配線材層をレジ
スト層16をマスクとしてCl系ガスで選択的にエッチ
して配線層14を形成する。そして、O2 /CHF3
CH3 OH等のF,H含有O2 ガスのプラズマを用い且
つ基板10を加熱しないでレジスト層16のアッシング
を行なう。この場合、Cl成分がHClの形で除去され
ると共に、過剰なH成分がHFの形で除去されてH2
の生成・付着が抑制されるので、防食性能が向上する。
また、基板を加熱しないので、レジストの変質・硬化が
抑制され、レジスト除去が容易となる。この後、O2
CHF3 等のF含有O2 ガスのプラズマを用いてアッシ
ングを行なってもよい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LSI等の集積回路
の製造に用いられる配線形成法に関し、特に配線パター
ニング後のレジストアッシング処理においてO2 /CH
3 /CH3OH等のF,H含有O2 ガスのプラズマを
用いて加熱なしでアッシングを行なうことにより防食性
能を高めると共にレジスト除去を容易にしたものであ
る。
【0002】
【従来の技術】従来、LSI等の配線形成法としては、
図7に示すような方法が知られている。すなわち、シリ
コン等の半導体基板10の表面を覆うシリコンオキサイ
ド等の絶縁膜12の上にAl又はAl合金等のAl系配
線材を被着した後、その被着層をレジスト層16をマス
クとしてBCl3 、Cl2 等のCl系ガスで選択的にエ
ッチして配線層14を形成する。
【0003】この後、レジスト層16及びエッチング時
の反応生成物を除去すべくアッシング処理を行なう。こ
のようなアッシング処理としては、CF4 等のF含有ガ
スとO2 ガスとの混合ガスのプラズマを用いてアッシン
グを行なう第1の方法と、CH3 OH(メタノール)等
のH含有ガスとO2 ガスとの混合ガスのプラズマを用い
てアッシングを行なう第2の方法とが知られている(第
1及び第2の方法についてはそれぞれ特開昭58−87
276号公報及び特開平3−83337号公報参照)。
【0004】
【発明が解決しようとする課題】上記した第1の方法に
よると、エッチング時に基板上面に付着したCl成分を
十分に除去することができず、残留したCl成分により
配線腐食が生ずるという問題点があった。特に、Al系
配線材層の下にTiW,TiN等のバリアメタル層を敷
いた積層膜にあっては、残留Cl成分の作用の他に配線
材間の局部的な電池作用も加わるため、一層腐食が生じ
易かった。
【0005】このような問題点を解決すべく提案された
のが、上記した第2の方法である。しかし、第2の方法
によると、実用的なアッシング速度を得るために200
〜350℃程度の温度で基板(又はウエハ)を加熱する
必要がある。このような加熱処理は、エッチングガスや
反応生成物(AlClx ,CuCl2 ,SiClx 等)
が打込まれたレジスト表面層を変質・硬化させ、特に図
7に示すようにレジスト層16の両側部のレジスト表面
層16a,16bを除去不能にしてしまう。残されたレ
ジスト表面層16a,16bは、ラビットイヤー(うさ
ぎの耳)と呼ばれることがある。
【0006】なお、第1の方法を用いた場合にも、アッ
シング後に16a,16bのようなレジスト表面層が残
ることがあるが、これらはアミン系の溶剤で簡単に除去
することができる。しかし、第2の方法を用いた場合に
は、アミン系の溶剤で処理しても除去できないほどレジ
ストが変質・硬化することがあり、歩留りの低下を免れ
なかった。
【0007】レジストの変質・硬化を回避するため、加
熱温度を低下させることが試みられた。しかし、このよ
うにすると、アッシング速度が低下するだけでなく、防
食性能も低下する。このように防食性能が低下するの
は、プラズマ放電により生成されたH2 Oが基板上面に
付着し、残留するためであると考えられる。
【0008】この発明の目的は、配線パターニング後の
レジストアッシング処理において、防食性能を高めると
共にレジスト除去を容易にすることにある。
【0009】
【課題を解決するための手段】この発明による配線形成
法は、(a)基板の絶縁性表面上に配線材層を形成する
工程と、(b)前記配線材層をレジスト層をマスクとす
る選択エッチングによりパターニングして配線層を形成
する工程と、(c)前記パターニングの後前記レジスト
層をH成分含有ガスとF成分含有ガスとO2 ガスとの混
合ガスのプラズマを用い且つ前記基板を加熱しないでア
ッシングする工程とを含むものである。
【0010】このような配線形成法にあっては、前記ア
ッシングの後F成分含有ガスとO2ガスとの混合ガスの
プラズマにより追加のアッシング処理を行なってもよ
い。
【0011】
【作用】この発明の配線形成法によれば、アッシングガ
ス中にH成分が含まれているので、エッチング時に基板
上面に付着したCl成分がHClの形で除去される。ま
た、アッシングガス中にF成分が含まれているので、ア
ッシング速度が増大すると共に、過剰なH成分がHFの
形で除去され、H2 Oの生成・付着が抑制される。従っ
て、防食性能が大幅に向上する。その上、基板を加熱し
ないので、レジストの変質・硬化を回避することがで
き、レジスト除去が容易となる。
【0012】上記したように追加のアッシング処理を行
なうと、基板上面に残留するレジスト、Cl成分、H2
O等の付着物が効率的に除去され、防食性能が一層向上
する。
【0013】
【実施例】図1〜3は、この発明の一実施例による配線
形成法を示すもので、各々の図に対応する工程(1)〜
(3)を順次に説明する。
【0014】(1)シリコン等の半導体基板10の表面
を覆うシリコンオキサイド等の絶縁膜12の上にスパッ
タ法等によりAl系の配線材層14Aを形成する。配線
材層14Aは、一例としてTiN層(バリアメタル層)
14aの上にAl−Si−Cu合金層14bを積層して
形成する。そして、回転塗布法により基板上面にレジス
トを被着した後その被着層をホトリソグラフィ処理によ
りパターニングすることにより所望の配線パターンに対
応したレジスト層16を配線材層14A上に形成する。
【0015】(2)次に、レジスト層16をマスクとす
るドライエッチング処理により配線材層14Aをパター
ニングして配線層14を形成する。このとき、エッチン
グガスとしては、BCl3 、Cl2 等のCl系のガスを
用いる。
【0016】(3)次に、レジスト層16及びエッチン
グ時の反応生成物を除去すべくアッシング処理を行な
う。この実施例では、図4に示すようなマイクロ波プラ
ズマアッシャを用いて2ステップのアッシング処理を行
なう。
【0017】図4において、アッシャの処理室20内の
試料台22上には、ウエハ状の半導体基板10が載置さ
れる。試料台22は、冷却水22Aを循環させることに
より約20℃に冷却されている。第1ステップのアッシ
ング処理において、処理室20内には給気管24Aから
処理ガスGとしてO2 /CHF3 /CH3 OHの混合ガ
スが供給され、ガスGは圧力調整弁26を有する排気管
24Bを介して排気される。圧力調整弁26を調整する
ことにより処理圧力は、1.2[Torr]に設定され
た。また、O2 /CHF3 /CH3 OHの流量は、20
0/5/40[sccm]であった。
【0018】この後、第2ステップのアッシング処理で
は、処理室20内に処理ガスGとしてO2 /CHF3
混合ガスを100/5[sccm]なる流量で供給し、
処理圧力を0.3[Torr]に設定した。このような
ガス及び圧力の条件をアッシング条件Aと称し、第1ス
テップのガス及び圧力の条件をアッシング条件A1と称
すると、この実施例のアッシング条件Dは、アッシング
条件A1+アッシング条件Aで表わされる。
【0019】図5は、コロージョン数のアッシング条件
依存性を示すものであり、コロージョン数は、図6に示
すようなコロージョン観察パターンにて測定されたもの
である。図6において、P1 〜P10は、図3の14と同
様にして下地絶縁膜上に形成されたAl−Si−Cu/
TiN配線層であり、各配線層の長さLは61[μ
m]、各配線層の幅WL は1[μm]、各配線間隔WS
は3[μm]であった。また、図5において、「4hr
s後」及び「26hrs後」は、それぞれアッシングの
4時間後及び26時間後を意味する。
【0020】図5において、アッシング条件Aは、上記
実施例のアッシング処理の第2ステップのみ行なったも
ので、従来技術として述べた第1の方法に相当する。ア
ッシング条件Aでのコロージョン数は、アッシングの4
時間後及び26時間後にそれぞれ40[個]及び136
[個]であったのに対し、この発明によるアッシング条
件Dでのコロージョン数は、アッシングの4時間後及び
26時間後のいずれもゼロであり、このゼロ状態はアッ
シングの4日後まで続いた。
【0021】図5には、比較のため、アッシング条件
B、C−1〜C−3でのコロージョン数も示されてい
る。これらのアッシング条件の詳細は、次の通りであ
る。
【0022】アッシング条件B:これは、処理ガスGと
してO2 /CH3 OHの混合ガスを200/40[sc
cm]なる流量で供給すると共に、処理圧力を1.2
[Torr]に設定して第1ステップのアッシング処理
を行なった後、前述のアッシング条件Aと同一条件で第
2ステップのアッシング処理を行なったもので、従来技
術として述べた第2及び第1の方法をこの記載の順序で
組合せたものに相当する。
【0023】アッシング条件C−1:これは、前述のア
ッシング条件Aと同一条件で第1ステップのアッシング
処理を行なった後、処理ガスGとしてO2 /CH3 OH
の混合ガスを50/10[sccm]なる流量で供給し
且つ処理圧力を0.2[Torr]に設定して第2ステ
ップのアッシング処理を30秒間行なったもので、従来
技術として述べた第1及び第2の方法をこの記載の順序
で組合せたものに相当する。
【0024】アッシング条件C−2:これは、アッシン
グ条件C−1において、第2ステップのアッシング処理
時間を50秒に変更したもので、他の条件はアッシング
条件C−1と同様である。
【0025】アッシング条件C−3:これは、アッシン
グ条件C−1において、O2 /CH3 OHの流量を50
/15[sccm]に変更すると共に第2ステップの処
理時間を50秒に変更したもので、他の条件はアッシン
グ条件C−1と同様である。換言すれば、アッシング条
件C−3は、アッシング条件C−2に対してO2 /CH
3 OHの流量を50/15[sccm]とした点でのみ
異なるものである。
【0026】図5において、アッシング条件AとBとで
コロージョン数を比較すると、アッシング条件Bの方が
防食性能が高いといえる。しかし、この程度では実用上
不十分である。また、アッシング条件C−2及びC−3
では、アッシング条件Aよりもコロージョン数が多くな
っている。これは、O2 /CH3 OHの混合ガスのプラ
ズマの生成物であるH2 Oが基板上面に付着してコロー
ジョンを促進させたためである。
【0027】ここで、H2 Oは、式(1)及び式(2)
のような反応により生成されるものと考えられる。
【0028】 2H+O→H2 O (1) H+OH→H2 O (2) また、HやOHは、式(3)及び式(4)のような反応
により生成されるものと考えられる。
【0029】 CH3 OH+e→CH3 +OH+e (3) CH3 +e→CH3-x +xH+e (4) アッシング条件Dにおいて、防食性能が向上したのは、
次の(イ)〜(ハ)のような理由によるものと考えられ
る。
【0030】(イ)Hラジカルが式(5)のような反応
によりCl成分を除去するため、基板上面へのClの付
着量が減少する。
【0031】 H+Cl→HCl↑ (5) (ロ)CHF3 の添加によりアッシング速度が増大して
反応熱で基板の上面温度が上昇するため、基板上面への
2 Oの付着量が減少する。
【0032】(ハ)Fラジカルが過剰なHラジカルを式
(6)のような反応により取り除くため、前述の式
(1)や式(2)のような反応が抑制され、H2 Oの生
成量が減少する。
【0033】 H+F→HF (6) なお、この発明は、上記実施例に限定されるものではな
く、種々の改変形態で実施可能である。例えば、次の
(A)〜(C)のような変更が可能である。
【0034】(A)H成分含有ガスとしては、CH3
Hに限らず、C25 OH(エタノール)、CH3 CO
CH3 (アセトン)、H2 (水素)、CH4 (メタン)
等を使用可能である。
【0035】(B)F成分含有ガスとしては、CHF3
に限らず、CF4 、C26 、NF3 、SF6 等のガス
であって、Oと反応して不揮発性の反応生成物を形成し
ないものを使用可能である。
【0036】(C)アッシング装置としては、マイクロ
波プラズマアッシャに限らず、平行平板型プラズマアッ
シャ等の他の型式のものを使用可能である。
【0037】
【発明の効果】以上のように、この発明によれば、H成
分含有ガスとO2 ガスとの混合ガスにF成分含有ガスを
添加したアッシングガスを用い且つ基板を加熱しないで
レジストのプラズマアッシングを行なうようにしたの
で、防食性能が向上すると共にレジスト除去が容易とな
り、高信頼の集積回路を高歩留りで製造可能となる効果
が得られるものである。
【図面の簡単な説明】
【図1】〜
【図3】 この発明の一実施例による配線形成法を示す
基板断面図である。
【図4】 この発明の実施に用いられるマイクロ波プラ
ズマアッシャを示す断面図である。
【図5】 コロージョン数のアッシング条件依存性を示
すグラフである。
【図6】 コロージョン観察パターンを示す上面図であ
る。
【図7】 従来のアッシング処理を説明するための基板
断面斜視図である。
【符号の説明】
10:半導体基板、12:絶縁膜、14A:配線材層、
14:配線層、16:レジスト層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 H 7353−4M 21/3205

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】(a)基板の絶縁性表面上に配線材層を形
    成する工程と、 (b)前記配線材層をレジスト層をマスクとする選択エ
    ッチングによりパターニングして配線層を形成する工程
    と、 (c)前記パターニングの後前記レジスト層をH成分含
    有ガスとF成分含有ガスとO2 ガスとの混合ガスのプラ
    ズマを用い且つ前記基板を加熱しないでアッシングする
    工程とを含む配線形成法。
  2. 【請求項2】 前記アッシングの後F成分含有ガスとO
    2 ガスとの混合ガスのプラズマにより追加のアッシング
    処理を行なうことを特徴とする請求項1記載の配線形成
    法。
JP04091990A 1992-03-18 1992-03-18 配線形成法 Expired - Lifetime JP3084910B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04091990A JP3084910B2 (ja) 1992-03-18 1992-03-18 配線形成法
US08/033,178 US5451293A (en) 1992-03-18 1993-03-16 Method of making a wiring layer wherein the masking material is ashed using an alcohol containing plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04091990A JP3084910B2 (ja) 1992-03-18 1992-03-18 配線形成法

Publications (2)

Publication Number Publication Date
JPH05267157A true JPH05267157A (ja) 1993-10-15
JP3084910B2 JP3084910B2 (ja) 2000-09-04

Family

ID=14041895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04091990A Expired - Lifetime JP3084910B2 (ja) 1992-03-18 1992-03-18 配線形成法

Country Status (2)

Country Link
US (1) US5451293A (ja)
JP (1) JP3084910B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377711B1 (ko) * 1998-01-28 2003-03-26 애논 인코포레이티드 기판으로부터 유기 물질의 회화 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824604A (en) * 1996-01-23 1998-10-20 Mattson Technology, Inc. Hydrocarbon-enhanced dry stripping of photoresist
US6006764A (en) * 1997-01-28 1999-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of stripping photoresist from Al bonding pads that prevents corrosion
US5854134A (en) * 1997-05-05 1998-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Passivation layer for a metal film to prevent metal corrosion
US6379576B2 (en) 1997-11-17 2002-04-30 Mattson Technology, Inc. Systems and methods for variable mode plasma enhanced processing of semiconductor wafers
US6214717B1 (en) 1998-11-16 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for adding plasma treatment on bond pad to prevent bond pad staining problems
US6214739B1 (en) 1999-02-05 2001-04-10 Taiwan Semiconductor Manufacturing Company Method of metal etching with in-situ plasma cleaning
US6130167A (en) * 1999-03-18 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of preventing corrosion of a metal structure exposed in a non-fully landed via
US6805139B1 (en) 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP2001313280A (ja) * 2000-04-02 2001-11-09 Axcelis Technologies Inc ポスト・エッチ・フォトレジストおよび残留物の除去法
US6440864B1 (en) 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US20030200835A1 (en) * 2002-04-02 2003-10-30 Snecma Services Diffusion-brazing filler powder for parts made of an alloy based on nickel, cobalt or iron
US20070193602A1 (en) * 2004-07-12 2007-08-23 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
KR100654051B1 (ko) * 2005-12-28 2006-12-05 동부일렉트로닉스 주식회사 Cmos 이미지 센서의 제조방법
KR100654052B1 (ko) * 2005-12-28 2006-12-05 동부일렉트로닉스 주식회사 Cmos 이미지 센서의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200628A (ja) * 1988-02-05 1989-08-11 Toshiba Corp ドライエッチング方法
JPH0383337A (ja) * 1989-08-28 1991-04-09 Hitachi Ltd 後処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887276A (ja) * 1981-11-19 1983-05-25 Matsushita Electronics Corp ドライエツチング後処理方法
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
JP3016261B2 (ja) * 1991-02-14 2000-03-06 ソニー株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200628A (ja) * 1988-02-05 1989-08-11 Toshiba Corp ドライエッチング方法
JPH0383337A (ja) * 1989-08-28 1991-04-09 Hitachi Ltd 後処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377711B1 (ko) * 1998-01-28 2003-03-26 애논 인코포레이티드 기판으로부터 유기 물질의 회화 방법

Also Published As

Publication number Publication date
JP3084910B2 (ja) 2000-09-04
US5451293A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
US11404272B2 (en) Film deposition apparatus for fine pattern forming
US6013575A (en) Method of selectively depositing a metal film
JP3084910B2 (ja) 配線形成法
US5312518A (en) Dry etching method
JPH05160081A (ja) ドライエッチング方法
KR100255404B1 (ko) 드라이에칭방법
JP3318801B2 (ja) ドライエッチング方法
US6214725B1 (en) Etching method
JP3259529B2 (ja) 選択エッチング方法
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
JP2865517B2 (ja) Ti/TiN/W膜のドライエッチング方法
JPH05343366A (ja) ドライエッチング方法
US6376156B1 (en) Prevent defocus issue on wafer with tungsten coating on back-side
JPH05109702A (ja) 半導体装置の製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
JPH0697123A (ja) ドライエッチング方法
JP2661355B2 (ja) 半導体装置の製造方法
KR100600259B1 (ko) 반도체 소자의 제조 방법
JP3116369B2 (ja) 多層レジストドライエッチング方法
JP3271085B2 (ja) エッチング方法
JP2708019B2 (ja) コンタクトホール形成方法
JP2708018B2 (ja) コンタクトホール形成方法
JP2795029B2 (ja) 多層配線の形成方法
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
JPH04343422A (ja) クリーン化ドライエッチング方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12