TWI680570B - 記憶體裝置及其形成方法 - Google Patents

Abstract

一種記憶體裝置包含基材、第一閘極結構、以及第一氧化物層。基材具有第一凸出部以及與第一凸出部相鄰之第二凸出部。第一閘極結構位在基材上以及第一凸出部與第二凸出部之間。第一氧化物層設置於基材與第一閘極結構之間，第一氧化物層還包含第一部分及第二部分，其中第一部分位在第一閘極結構與第一凸出部之間，第二部分位在第一閘極結構與第二凸出部之間，且第一部分之厚度大於第二部分之厚度。

Description

記憶體裝置及其形成方法

本發明是關於一種記憶體裝置以及一種記憶體裝置之形成方法。

隨著積體電路之體積縮減，較小的主動區域使得凹槽陣列中漏電問題變得嚴重。如此一來，使得動態隨機存取記憶體的保留時間下降。因此，漏電問題需避免或降低以增進動態隨機存取記憶體之效能。

本揭露之一技術態樣為一種記憶體裝置。

於本揭露之一些實施例中，記憶體裝置包含基材、第一閘極結構、以及第一氧化物層。基材具有第一凸出部以及與第一凸出部相鄰之第二凸出部。第一閘極結構位在基材上以及第一凸出部與第二凸出部之間。第一氧化物層設置於基材與第一閘極結構之間，第一氧化物層還包含第一部分及第二部分，其中第一部分位在第一閘極結構與第一凸出部之間，第二部分位在第一閘極結構與第二凸出部之間，且第一部分之厚 度大於第二部分之厚度。

於本揭露之一些實施例中，第一凸出部以及第二凸出部分別具有第一源極/汲極區域以及第二源極/汲極區域，第一氧化物層之第一部分以及第二部分分別延伸至第一源極/汲極區域之側壁以及第二源極/汲極區域之側壁。

於本揭露之一些實施例中，第一氧化物層之第一部分延伸至第一閘極結構之底部。

於本揭露之一些實施例中，記憶體裝置還包含介電層，位在第一閘極結構上，其中第一氧化物層之第一部分及第二部分延伸至介電層之側壁。

於本揭露之一些實施例中，介電層位在第一氧化物層之第一部分與第二部分之間。

於本揭露之一些實施例中，第一凸出部以及第二凸出部分別具有第一源極/汲極區域以及第二源極/汲極區域，且第一氧化物層之每一第一及第二部分位在介電層與第一及第二源極/汲極區域中之一者之間。

於本揭露之一些實施例中，基材更包含鄰近第二凸出部之第三凸出部，且記憶體裝置更包含第二閘極結構以及第二氧化物層。第二閘極結構位在基材上及第二凸出部與第三凸出部之間。第二氧化物層設置於基材與第二閘極結構之間，第二氧化物層還包含第一部分及第二部分，其中第二氧化物層之第一部分及第二部分具有不同之厚度。

於本揭露之一些實施例中，第二氧化物層之第一部分位在第二閘極結構與第三凸出部之間，第二氧化物層之第 二部分位在第二閘極結構與第二凸出部之間，且第二氧化物層之第一部分之厚度大於第二氧化物層之第二部分之厚度。

於本揭露之一些實施例中，第三凸出部具有第三源極/汲極區域，且第二氧化物層之第一部分及第二部分分別延伸至第三極/汲極區域之側壁及第二極/汲極區域之側壁。

於本揭露之一些實施例中，第一氧化物層之第二部分及第二氧化物層之第二部分位在第二凸出部相對之兩側壁。

本揭露之另一技術態樣為一種記憶體裝置之形成方法。

於本揭露之一些實施例中，記憶體裝置之形成方法包含形成第一溝槽以及第二溝槽於基材，使得第一溝槽及第二溝槽各具有第一側壁及相對第一側壁之第二側壁，其中第二側壁位在第一側壁之間；形成遮罩層以覆蓋第一溝槽及第二溝槽；執行離子佈植於第一溝槽及第二溝槽之第一側壁；移除遮罩層；以及分別形成第一氧化物層以及第二氧化物層於第一溝槽及第二溝槽內，使得位在第一溝槽及第二溝槽之第一側壁上之第一氧化物層及第二氧化物層的厚度大於位在第一溝槽及第二溝槽之第二側壁上之第一氧化物層及第二氧化物層的厚度。

於本揭露之一些實施例中，形成遮罩層更包含形成遮罩層於基材之一頂表面上；以及研磨遮罩層。

於本揭露之一些實施例中，形成遮罩層更包含於研磨遮罩層後，形成光阻層於覆蓋第一溝槽及第二溝槽之遮罩 層上。

於本揭露之一些實施例中，形成遮罩層更包含於形成光阻層後，移除未被光阻層覆蓋之遮罩層。

於本揭露之一些實施例中，記憶體裝置之形成方法更包含於執行離子佈植後，移除光阻層。

於本揭露之一些實施例中，離子佈植為使用氟而執行。

本揭露之另一技術態樣為一種記憶體裝置之形成方法。

於本揭露之一些實施例中，記憶體裝置之形成方法包含形成第一溝槽以及第二溝槽於基材，使得第一溝槽及第二溝槽各具有第一側壁及相對第一側壁之第二側壁，其中第二側壁位在第一側壁之間；形成第一氧化物層於第一溝槽內及形成第二氧化物層於第二溝槽內；形成遮罩層以及光阻層以覆蓋第一溝槽及第二溝槽之第二側壁；移除位在該些第一側壁上之該一氧化物層及該第二氧化物層；分別形成第三氧化物層以及第四氧化物層於第一側壁上，使得第三氧化物層之厚度大於第一氧化物層之厚度，且第四化物層之厚度大於第二氧化物層之厚度；以及移除遮罩層及光阻層。

於本揭露之一些實施例中，形成遮罩層及光阻層更包含形成遮罩層於第一氧化物層及第二氧化物層上；以及研磨遮罩層。

於本揭露之一些實施例中，記憶體裝置之形成方法更包含：於研磨遮罩層後，形成光阻層於覆蓋第一溝槽及第 二溝槽之第二側壁之遮罩層。

於本揭露之一些實施例中，形成遮罩層以及光阻層更包含於形成光阻層後，移除未被光阻層覆蓋之遮罩層。

於本揭露之上述實施例中，凹槽陣列中的閘極引發汲極漏電流(gate induced drain leakage,GIDL)可藉由較厚的第一氧化物層之第一部分及第二氧化物層之第一部分而被抑制。因此，可增進動態隨機存取記憶體裝置之保留時間。

100‧‧‧記憶體裝置

110‧‧‧基材

1126‧‧‧頂表面

112a‧‧‧第一凸出部

112b‧‧‧第二凸出部

112c‧‧‧第三凸出部

1122a‧‧‧第一源極/汲極區域

1122b‧‧‧第二源極/汲極區域

1122c‧‧‧第三源極/汲極區域

120a‧‧‧第一閘極結構

120b‧‧‧第二閘極結構

130a、230a‧‧‧第一氧化物層

130b、230b‧‧‧第二氧化物層

132a、132b、232a、232b‧‧‧第一部分

134a、134b、234a、234b‧‧‧第二部分

140a‧‧‧第一介電層

140b‧‧‧第二介電層

150‧‧‧淺溝槽隔離

160a‧‧‧第一溝槽

160b‧‧‧第二溝槽

162a、162b‧‧‧第一側壁

164a、164b‧‧‧第二側壁

170‧‧‧遮罩層

180‧‧‧光阻層

236a‧‧‧第三氧化物層

236b‧‧‧第四氧化物層

S11~S15‧‧‧步驟

S21~S26‧‧‧步驟

第1圖為根據本揭露一些實施例之記憶體裝置的剖面圖。

第2圖為根據本揭露一些實施例之記憶體裝置之形成方法的流程圖。

第3圖至第10圖為根據本揭露一些實施例之記憶體裝置之形成方法中不同階段的剖面圖。

第11圖為根據本揭露一些實施例之記憶體裝置之形成方法的流程圖。

第12圖至第19圖為根據本揭露一些實施例之記憶體裝置之形成方法中不同階段的剖面圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必 要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且若實施上為可能，不同實施例的特徵係可以交互應用。

第1圖為根據本揭露一些實施例之記憶體裝置100的剖面圖。記憶體裝置100具有基材110、第一閘極結構120a、第二閘極結構120b、第一氧化物層130a、以及第二氧化物層130b。於一些實施例中，記憶體裝置100為動態隨機存取記憶體裝置(dynamic random-access memory device,DRAM)。

基材110具有第一凸出部112a、第二凸出部112b、以及第三凸出部112c。第二凸出部112b與第一凸出部112a及第三凸出部112c相鄰，且第二凸出部112b位在第一凸出部112a與第三凸出部112c之間。第二閘極結構120b位在基材110上以及第二凸出部112b與第三凸出部112c之間。第一凸出部112a、第二凸出部112b、以及第三凸出部112c分別具有第一源極/汲極區域1122a、第二源極/汲極區域1122b、以及第三源極/汲極區域1122c。

第一閘極結構120a位在基材110上以及第一凸出部112a與第二凸出部112b之間。第二閘極結構120b位在基材110上以及第二凸出部112b與第三凸出部112c之間。

第一氧化物層130a設置於基材110與第一閘極結構120a之間，且第一氧化物層130a環繞第一閘極結構120a。第二氧化物層130b設置於基材110與第二閘極結構120b之間，且第二氧化物層130b環繞第二閘極結構120b。

第一氧化物層130a具有第一部分132a及第二部分134a。第一氧化物層130a之第一部分132a位在第一閘極結構120a與基材110的第一凸出部112a之間。第一氧化物層130a之第二部分134a位在第一閘極結構120a與基材110的第二凸出部112b之間。

第二氧化物層130b具有第一部分132b及第二部分134b。第二氧化物層130b之第一部分132b位在第二閘極結構120b與基材110的第三凸出部112c之間。第二氧化物層130b之第二部分134b位在第二閘極結構120b與基材110的第二凸出部112b之間。

第一氧化物層130a之第一部分132a及第二氧化物層130b之第一部分132b皆具有厚度D1。第一氧化物層130a之第二部分134a及第二氧化物層130b之第二部分134b皆具有厚度D2。第一部分132a及第一部分132b之厚度D1大於第二部分134a及第二部分134b之厚度D2。第一氧化物層130a之第二部分134a及第二氧化物層130b之第二部分134b位在第二凸出部112b之相對兩側。

根據上述，凹陷陣列中的閘極引發汲極漏電流(gate induced drain leakage,GIDL)可藉由較厚的第一氧化物層130a之第一部分132a及第二氧化物層130b之第一部分132b而被抑制。因此，可增進動態隨機存取記憶體裝置100之保留時間。

於一些實施例中，記憶體裝置100還具有第一介電層140a以及第二介電層140b。第一介電層140a位在第一閘 極結構120a上以及第一凸出部112a與第二凸出部112b之間。第二介電層140b位在第二閘極結構120b上以及第二凸出部112b與第三凸出部112c之間。

第一氧化物層130a之第一部分132a延伸至第一源極/汲極區域1122a之一側壁以及第一介電層140a之一側壁。第一氧化物層130a之第二部分134a延伸至第二源極/汲極區域1122b之一側壁以及第一介電層140a之一側壁。換句話說，第一氧化物層130a之第一部分132a位在第一源極/汲極區域1122a與第一介電層140a之間，且第一氧化物層130a之第二部分134a位在第二源極/汲極區域1122b與第一介電層140a之間。

第二氧化物層130b之第一部分132b延伸至第三源極/汲極區域1122c之一側壁以及第二介電層140b之一側壁。第二氧化物層130b之第二部分134b延伸至第二源極/汲極區域1122b之一側壁以及第二介電層140b之一側壁。換句話說，第二氧化物層130b之第一部分132b第三源極/汲極區域1122c與第一介電層140a之間，且第二氧化物層130b之第二部分134b位在第二源極/汲極區域1122b與第二介電層140b之間。

記憶體裝置100還具有淺溝槽隔離150(shallow trench isolation,STI)，分別與基材110之第一凸出部112a及第三凸出部112c相鄰。接觸結構進一步設置在第一源極/汲極區域1122a、第二源極/汲極區域1122b、以及第三源極/汲極區域1122c上。此外，位元線可形成於第二凸出部112b上。電 容可形成於接觸結構上。於本實施例中，厚度D1較厚的第一氧化物層130a之第一部分132a以及位在第1圖之右側的淺溝槽隔離150分別位在第一凸出部112a之相對兩側。第二氧化物層130b之第一部分132b厚度D1較厚的以及位在第1圖之左側的淺溝槽隔離150分別位在第三凸出部112c之相對兩側。

第2圖為根據本揭露一些實施例之記憶體裝置100之形成方法的流程圖。形成方法開始於步驟S11，第一溝槽以及第二溝槽形成於基材中，使得第一溝槽及第二溝槽各具有第一側壁及相對第一側壁之第二側壁，其中第二側壁位在第一側壁之間。之後於步驟S12中，形成遮罩層以覆蓋第一溝槽及第二溝槽。接著於步驟S13中，執行離子佈植於第一溝槽及第二溝槽之第一側壁。之後於步驟S14中，移除遮罩層。接續地，於步驟S15中，第一氧化物層及第二氧化物層分別形成於第一溝槽及第二溝槽內，使得位在第一溝槽及第二溝槽之第一側壁上的第一氧化物層及第二氧化物層之厚度大於位在第一溝槽及第二溝槽之第二側壁上的第一氧化物層及第二氧化物層之厚度。前述之步驟將於後續段落中詳細說明。

第3圖至第10圖根據本揭露一些實施例之記憶體裝置100之形成方法中不同階段的剖面圖。參照第3圖及第2圖之步驟S11。第一溝槽160a以及第二溝槽160b形成於基材110中。第一溝槽160a具有第一側壁162a以及相對第一側壁162a之第二側壁164a，第二溝槽160b具有第一側壁162b具有第一側壁162b之第二側壁164b。第一溝槽160a之第二側壁164a及第二溝槽160b之第二側壁164b位在第一溝槽160a之第一側壁 162a及第二溝槽160b之第一側壁162b之間。於一些實施例中，淺溝槽隔離150形成於基材110上，且第一溝槽160a以及第二溝槽160b位在兩淺溝槽隔離150之間。

第一溝槽160a以及第二溝槽160b將基材110的上部分隔為第一凸出部112a、第二凸出部112b、以及第三凸出部112c。第一凸出部112a、第二凸出部112b、以及第三凸出部112c分別具有第一源極/汲極區域1122a、第二源極/汲極區域1122b、以及第三源極/汲極區域1122c。

參照第4圖及第2圖之步驟S12。形成遮罩層170以覆蓋第一溝槽160a及第二溝槽160b，且遮罩層170位於第一源極/汲極區域1122a、第二源極/汲極區域1122b、以及第三源極/汲極區域1122c上。換句話說，遮罩層170位在基材110之頂表面1126上。於一些實施例中，遮罩層170由包含氮化物之材料組成，但本揭露並不以此為限。

參照第5圖，遮罩層170藉由化學機械研磨(chemical mechanical planarization,CMP)製程研磨，使基材110之頂表面1126仍被遮罩層170。於研磨遮罩層170後，形成光阻層180於遮罩層170上。光阻層180覆蓋遮罩層170位在第一溝槽160a、第二溝槽160b、以及第二源極/汲極區域1122b上之部分。

請參照第6圖，於形成光阻層180後，藉由蝕刻移除遮罩層170位在第一源極/汲極區域1122a以及第三源極/汲極區域1122c上之部分。換句話說，未被光阻層180覆蓋的遮罩層170被移除。

參照第7圖及第2圖之步驟S13，離子佈植190執行於第一溝槽160a之第一側壁162a及第二溝槽160b之第一側壁162b。於本實施例中，離子佈植190是使用氟而執行。於一些實施例中，佈植濃度介於約1x1013至約1x1015(原子數/平方公分)，且佈植能量介於約10k至約20k電子伏特已使氟離子集中於第一側壁162a及第一側壁162b。因此，氟離子可藉由遮罩層170及光阻層180選擇性地僅佈植於第一側壁162a及第一側壁162b。

參照第7圖及第8圖，於執行該離子佈植190後，移除光阻層180。參照第8圖、第9圖及第2圖之步驟S14，於移除光阻層180後，移除遮罩層170。因此，位在第一溝槽160a內的第一凸出部112a、第一源極/汲極區域1122a、第二凸出部112b、以及第二源極/汲極區域1122b被暴露，位在第二溝槽160b內的第二凸出部112b、第二源極/汲極區域1122b、第三凸出部112c、以及第三源極/汲極區域1122c被暴露。

參照第10圖及第2圖之步驟S15，第一氧化物層130a以及第二氧化物層130b分別形成於第一溝槽160a及第二溝槽160b內。第一氧化物層130a具有位在第一溝槽160a之第一側壁162a的第一部分132a，且具有位在第一溝槽160a之第二側壁164a的第二部分134a。第二氧化物層130b具有位在第二溝槽160b之第一側壁162b的第一部分132b，且具有位在第二溝槽160b之第二側壁164b的第二部分134b。

第一氧化物層130a之第一部分132a及第二氧化物層130b之第一部分132b皆具有厚度D1。第一氧化物層130a 之第二部分134a及第二氧化物層130b之第二部分134b皆具有厚度D2。

含有氟的第一凸出部112a之第一側壁162a及第三凸出部112c之第一側壁162b可增進氧化反應，使得較厚的氧化物層可形成於第一側壁162a及第一側壁162b上。也就是說，第一部分132a及第一部分132b之厚度D1大於第二部分134a及第二部分134b。

於後續製程中，第1圖之第一閘極結構120a及第二閘極結構120b分別形成於第一溝槽160a及第二溝槽160b中，且第1圖之第一介電層140a及第二介電層140b分別形成於第一閘極結構120a及第二閘極結構120b上以覆蓋第一氧化物層130a及第二氧化物層130b。如此一來，可得到第1圖之記憶體裝置100。於一些實施例中，第一閘極結構120a及第二閘極結構120b由包含鎢(tungsten)之材料所形成，但本揭露並不以此為限。此外，位在基材110之頂表面1126上的第一氧化物層130a及第二氧化物層130b之水平部分被移除。如第1圖所述，接觸結構及電容形成於第一源極/汲極區域1122a、第二源極/汲極區域1122b、以及第三源極/汲極區域1122c上。

第11圖為根據本揭露一些實施例之記憶體裝置100之形成方法的流程圖。形成方法開始於步驟S21，形成第一溝槽以及第二溝槽於基材中，使得第一溝槽及第二溝槽各具有第一側壁及相對第一側壁之第二側壁，其中第二側壁位在第一側壁之間。之後於步驟S22中，形成第一氧化物層於第一溝槽內及形成第二氧化物層於第二溝槽內。接著於步驟S23中， 形成遮罩層以及光阻層以覆蓋第一溝槽及第二溝槽之第二側壁。之後於步驟S24中，移除位在第一側壁上之第一氧化物層及第二氧化物層。接續地，於步驟S25中，分別形成第三氧化物層以及第四氧化物層於第一側壁上，使得第三氧化物層之厚度大於第一氧化物層之厚度，且第四化物層之厚度大於第二氧化物層之厚度。接著於步驟S26中，移除遮罩層及光阻層。

第12圖至第19圖為根據本揭露一些實施例之記憶體裝置100之形成方法中不同階段的剖面圖。

參照第12圖及第11圖之步驟S21，第一溝槽160a以及第二溝槽160b形成於基材110中。如第3圖所述，第一溝槽160a具有第一側壁162a以及相對第一側壁162a之第二側壁164a，第二溝槽160b具有第一側壁162b具有第一側壁162b之第二側壁164b。

參照第13圖及第11圖之步驟S22，第一氧化物層230a以及第二氧化物層230b分別形成於第一溝槽160a及第二溝槽160b內。第一氧化物層230a具有位在第一溝槽160a之第一側壁162a的第一部分232a，且具有位在第一溝槽160a之第二側壁164a的第二部分234a。第二氧化物層230b具有位在第二溝槽160b之第一側壁162b的第一部分232b，且具有位在第二溝槽160b之第二側壁164b的第二部分234b。第一部分232a、第一部分232b、第二部分234a、及第二部分234b中每一者皆具有實質上相等的厚度D5。

參照第14圖，遮罩層170形成以覆蓋第一氧化物層230a以及第二氧化物層230b。

參照第15圖及第11圖之步驟S23，遮罩層170藉由化學機械研磨製程研磨，使基材110之頂表面1126仍被遮罩層170。於研磨遮罩層170後，形成光阻層180於遮罩層170上。光阻層180覆蓋遮罩層170位在第一氧化物層230a之第二部分234a、第二氧化物層230b之第二部分234b、以及第二源極/汲極區域1122b上之部分。換句話說，位在光阻層180下方之遮罩層170覆蓋第一溝槽160a之第二側壁164a及第二溝槽160b之第二側壁164b。

參照第16圖及第11圖之步驟S23，於形成光阻層180後，藉由蝕刻移除位在第一源極/汲極區域1122a、第三源極/汲極區域1122c、第一氧化物層230a之第一部分232a、以及第二氧化物層230b之第一部分232b的遮罩層170。換句話說，未被光阻層180覆蓋的遮罩層170被移除，第一氧化物層230a之第一部分232a以及第二氧化物層230b之第一部分232b被暴露。

參照第16圖、第17圖及第11圖之步驟S24，第一氧化物層230a之第一部分232a以及第二氧化物層230b之第一部分232b被移除。因此，第一溝槽160a之第一側壁162a及第二溝槽160b之第一側壁162b分別與第一氧化物層230a及第二氧化物層230b分隔。

參照第18圖及第11圖之步驟S25，第三氧化物層236a形成於第一溝槽160a之第一側壁162a上，第四氧化物層236b形成於第二溝槽160b之第一側壁162b上。第三氧化物層236a及第四氧化物層236b之厚度D6大於第一氧化物層230a 之第二部分234a及第二氧化物層230b之第二部分234b之厚度D5。

於本實施例中，第三氧化物層236a延伸至第一溝槽160a之底部，第四氧化物層236b延伸至第二溝槽160b之底部。換句話說，位在第一溝槽160a之底部的第三氧化物層236a與覆蓋第一氧化物層230a之遮罩層170接觸，位在第二溝槽160b之底部的第四氧化物層236b與覆蓋第二氧化物層230b之遮罩層170接觸。

參照第18圖、第19圖及第11圖之步驟S26，移除遮罩層170及光阻層180。因此，第一氧化物層230a及第三氧化物層236a共同覆蓋第一溝槽160a，第二氧化物層230b及第四氧化物層236b共同覆蓋第二溝槽160b。

於後續製程中，第1圖之第一閘極結構120a及第二閘極結構120b分別形成於第一溝槽160a及第二溝槽160b中，且第1圖之第一介電層140a及第二介電層140b分別形成於第一閘極結構120a及第二閘極結構120b上以覆蓋第一氧化物層230a與第三氧化物層236a之組合及第二氧化物層230b與第四氧化物層236b之組合。如此一來，可得到記憶體裝置。於一些實施例中，第一閘極結構120a及第二閘極結構120b由包含鎢(tungsten)之材料所形成，但本揭露並不以此為限。此外，位在基材110之頂表面1126上的第一氧化物層230a、第二氧化物層230b、第三氧化物層236a、及第四氧化物層236b之水平部分被移除。如第1圖所述，接觸結構及電容形成於第一源極/汲極區域1122a、第二源極/汲極區域1122b、以及第三 源極/汲極區域1122c上。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (19)

1. 一種記憶體裝置，包含：一基材，具有一第一凸出部、與該第一凸出部相鄰之一第二凸出部以及鄰近該第二凸出部之一第三凸出部；一第一閘極結構，位在該基材上以及該第一凸出部與該第二凸出部之間；一第二閘極結構，位在該基材上及該第二凸出部與該第三凸出部之間；以及一第一氧化物層，設置於該基材與該第一閘極結構之間，該第一氧化物層還包含一第一部分及一第二部分，其中該第一部分位在該第一閘極結構與該第一凸出部之間，該第二部分位在該第一閘極結構與該第二凸出部之間，且該第一部分之一厚度大於該第二部分之一厚度；以及一第二氧化物層，設置於該基材與該第二閘極結構之間，該第二氧化物層還包含一第一部分及一第二部分，其中該第二氧化物層之該第一部分及該第二部分具有不同之厚度。
2. 如請求項1所述之記憶體裝置，其中該第一凸出部以及該第二凸出部分別具有一第一源極/汲極區域以及一第二源極/汲極區域，該第一氧化物層之該第一部分以及該第二部分分別延伸至該第一源極/汲極區域以及該第二源極/汲極區域之側壁。
3. 如請求項1所述之記憶體裝置，其中該第一氧化物層之該第一部分延伸至該第一閘極結構之一底部。
4. 如請求項1所述之記憶體裝置，還包含：一介電層，位在該第一閘極結構上，其中該第一氧化物層之該第一部分及該第二部分延伸至該介電層之側壁。
5. 如請求項4所述之記憶體裝置，其中該介電層位在該第一氧化物層之該第一部分與該第二部分之間。
6. 如請求項4所述之記憶體裝置，其中該第一凸出部以及該第二凸出部分別具有一第一源極/汲極區域以及一第二源極/汲極區域，且該第一氧化物層之每一該些第一及第二部分位在該介電層與該些第一及第二源極/汲極區域中之一者之間。
7. 如請求項1所述之記憶體裝置，其中該第二氧化物層之該第一部分位在該第二閘極結構與該第三凸出部之間，該第二氧化物層之該第二部分位在該第二閘極結構與該第二凸出部之間，且該第二氧化物層之該第一部分之一厚度大於該第二氧化物層之該第二部分之一厚度。
8. 如請求項1所述之記憶體裝置，其中該第三凸出部具有一第三源極/汲極區域，且該第二氧化物層之該第一部分及該第二部分分別延伸至該第三極/汲極區域及該第二極/汲極區域之側壁。
9. 如請求項1所述之記憶體裝置，其中該第一氧化物層之該第二部分及該第二氧化物層之該第二部分位在該第二凸出部相對之兩側壁。
10. 一種記憶體裝置之形成方法，包含：形成一第一溝槽以及一第二溝槽於一基材，使得該第一溝槽及該第二溝槽各具有一第一側壁及相對該第一側壁之一第二側壁，其中該些第二側壁位在該些第一側壁之間；形成一遮罩層以覆蓋該第一溝槽及該第二溝槽；執行一離子佈植於該第一溝槽及該第二溝槽之該些第一側壁；移除該遮罩層；以及分別形成一第一氧化物層以及一第二氧化物層於該第一溝槽及該第二溝槽內，使得位在該第一溝槽及該第二溝槽之該些第一側壁上之該第一氧化物層及該第二氧化物層的厚度大於位在該第一溝槽及該第二溝槽之該些第二側壁上之該第一氧化物層及該第二氧化物層的厚度。
11. 如請求項10所述之記憶體裝置之形成方法，其中形成該遮罩層更包含：形成該遮罩層於該基材之一頂表面上；以及研磨該遮罩層。
12. 如請求項11所述之記憶體裝置之形成方法，其中形成該遮罩層更包含：於研磨該遮罩層後，形成一光阻層於覆蓋該第一溝槽及該第二溝槽之該遮罩層上。
13. 如請求項11所述之記憶體裝置之形成方法，其中形成該遮罩層更包含：於形成該光阻層後，移除未被該光阻層覆蓋之該遮罩層。
14. 如請求項13所述之記憶體裝置之形成方法，更包含：於執行該離子佈植後，移除該光阻層。
15. 如請求項10所述之記憶體裝置之形成方法，其中該離子佈植為使用氟而執行。
16. 一種記憶體裝置之形成方法，包含形成一第一溝槽以及一第二溝槽於一基材，使得該第一溝槽及該第二溝槽各具有一第一側壁及相對該第一側壁之一第二側壁，其中該些第二側壁位在該些第一側壁之間；形成一第一氧化物層於該第一溝槽內及一第二氧化物層於該第二溝槽內；形成一遮罩層以及一光阻層以覆蓋該第一溝槽及該第二溝槽之該些第二側壁；移除位在該些第一側壁上之該一氧化物層及該第二氧化物層；分別形成一第三氧化物層以及一第四氧化物層於該些第一側壁上，使得該第三氧化物層之一厚度大於該第一氧化物層之一厚度，且該第四化物層之一厚度大於該第二氧化物層之一厚度；以及移除該遮罩層及該光阻層。
17. 如請求項16所述之記憶體裝置之形成方法，其中形成該遮罩層及該光阻層更包含：形成該遮罩層於該第一氧化物層及該第二氧化物層上；以及研磨該遮罩層。
18. 如請求項17所述之記憶體裝置之形成方法，更包含：於研磨該遮罩層後，形成該光阻層於覆蓋該第一溝槽及該第二溝槽之該些第二側壁之該遮罩層。
19. 如請求項18所述之記憶體裝置之形成方法，其中形成該遮罩層以及該光阻層更包含：於形成該光阻層後，移除未被該光阻層覆蓋之該遮罩層。