JPH0223670A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0223670A
JPH0223670A JP63174128A JP17412888A JPH0223670A JP H0223670 A JPH0223670 A JP H0223670A JP 63174128 A JP63174128 A JP 63174128A JP 17412888 A JP17412888 A JP 17412888A JP H0223670 A JPH0223670 A JP H0223670A
Authority
JP
Japan
Prior art keywords
trench
gate oxide
oxide film
diffusion layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63174128A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63174128A priority Critical patent/JPH0223670A/ja
Priority to KR1019890007221A priority patent/KR0173111B1/ko
Priority to US07/360,486 priority patent/US5142640A/en
Publication of JPH0223670A publication Critical patent/JPH0223670A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はトレンチ−ゲートＭＯＳ −ト酸化膜構造に関する。
ＩＰ］！ｌ！Ｔのゲ すなわち、Ｓｉ基板２１の表面に形成されたトレンチ部
にはゲート酸化膜２２とゲート電極２４が形成され、前
記ゲート酸化膜２２のソースあるいはドレイン拡散層２
５．２５’の表面に於てゲート電極２４との重ね合わせ
部酸化膜２３．２３’は同一の厚みを有しているのが通
例であった。
［発明が解決しようとする課題］ しかし、上記従来技術によると、ゲート電極と拡散層と
の重ね合わせ部での電気容量が増大し、トレンチ・ゲー
）ＭＯＳ　　ＦＦ１Ｔ素子のスイッチング速度を低下さ
せると云う課題があった。
本発明は、かかる従来技術の課題を解決するためのトレ
ンチ・ゲー）ＭＯＳ　　ＦＦ１Ｔの新らしいゲート酸化
膜構造を提供する事を目的とする。
［従来の技術功 従来のトレンチ愉ゲー）ＭＯＳ　　ＦＥＴは第３図に要
部の断面図として示す如きゲート酸化膜構造を取るのが
通例であった。
［課題を解決するための手段］ 上記課題を解決し、上記目的を達成するために本発明は
半導体装置に関し、トレンチ・ゲートＭＯ３ＦＥＴのゲ
ート酸化膜を拡散層とゲート電極との重ね合わせ部に於
て、他のゲート酸化膜厚より厚く形成する手段を取る。
［実施例コ 以下、実施例により本発明を詳述する。
第１図及び第２図は本発明の実施例を示すトレンチ・ゲ
ー）ＭＯ３ＦＩＴの要部の断面図である。
第１図では、Ｓｉ基板１の表面からまずソース及びドレ
インの拡散層５，５′となる拡散層を全面にイオン打込
み等により形成後、トレンチを形成し、該トレンチの側
壁にゲート酸化膜２を形成すると、拡散層５，５′と接
するゲートｚ化膜６．３′は図示の如く、熱酸化による
と他のゲート醸化膜領域より厚く形成される。この場合
、拡散層５，５′の表面にも厚い酸化膜が形成されるこ
とになるが、図では省略されている。次でトレンチ内に
ＯＶＤ法により多結晶Ｓ１やＴｉＮあるいはｗ、ｗｓｉ
等から成るゲート電極４′を埋め込んで形成されて成る
。
第２図では、８１基板１１の表面にル＋ｐｏ　１ｙＳｉ
から成る拡散層１５　、１５’を全面に形成後、該拡散
層１５　、１５’をトレンチ・エッチすると共に、Ｓｉ
基板１１もトレンチ・エッチし、前記拡散層１５　、１
５’のトレンチ巾を少し広くエツチング後、ゲート酸化
膜１２と、拡散層１５゜１５′の表面を含む側面に厚い
ゲート酸化膜１３．１６′を同時に熱酸化により形成後
、ゲート電極１４をＯＶＤ法によりトレンチを埋め込ん
で形成する。
第１図及び第２図及び第６図共、ゲート電極４．１４．
２４は８１基板１，１１．２１の表面等から突出し、絶
縁膜を介して延在して形成されるものである。
［発明の効果コ 本発明により、トレンチ・ゲー）ＭＯＳ　　ＦＥＴのゲ
ート電極ととりわけドレイン拡散層との電気容量低減に
よるスイッチング速度や伝播速度の向上を計ることがで
きる効果がある。
【図面の簡単な説明】
第１図及び第２図は本発明の実施例を示す断面図、第３
図は従来技術のトレンチ・ゲー）ＭＯ５ＦＥＴの要部の
断面図である。 １．１１．！１・・・・・・Ｓｉ基板 ２．１２．２２・・・・・・ゲート酸化膜５．５’　　
、１３，１３’　、２３，２１’・・・・・・・・・・
・・・重ね合わせ部酸化膜 ４．１４，２４・・・・・・ゲート電極５．５’　　、
１５，１５’　、２５，２５’・・・・・・・・・・・
・・・・拡散層 以上

Claims (1)

    【特許請求の範囲】
  1. トレンチ・ゲートＭＯＳＦＥＴのゲート酸化膜を拡散層
    とゲート電極との重ね合わせ部に於て他のゲート酸化膜
    厚より厚く形成されて成る事を特徴とする半導体装置。
JP63174128A 1988-06-02 1988-07-12 半導体装置 Pending JPH0223670A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63174128A JPH0223670A (ja) 1988-07-12 1988-07-12 半導体装置
KR1019890007221A KR0173111B1 (ko) 1988-06-02 1989-05-30 트렌치 게이트 mos fet
US07/360,486 US5142640A (en) 1988-06-02 1989-06-02 Trench gate metal oxide semiconductor field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63174128A JPH0223670A (ja) 1988-07-12 1988-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH0223670A true JPH0223670A (ja) 1990-01-25

Family

ID=15973147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63174128A Pending JPH0223670A (ja) 1988-06-02 1988-07-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH0223670A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078078A (en) * 1998-10-01 2000-06-20 Advanced Micro Devices, Inc. V-gate transistor
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
JP2008199027A (ja) * 2007-02-13 2008-08-28 Qimonda Ag ３次元チャネル電界効果トランジスタを備えた集積回路およびその製造方法
JP2009054999A (ja) * 2007-07-27 2009-03-12 Seiko Instruments Inc 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078078A (en) * 1998-10-01 2000-06-20 Advanced Micro Devices, Inc. V-gate transistor
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
US7723184B2 (en) 2006-11-27 2010-05-25 Elpida Memory, Inc. Semiconductor device and manufacture method therefor
JP2008199027A (ja) * 2007-02-13 2008-08-28 Qimonda Ag ３次元チャネル電界効果トランジスタを備えた集積回路およびその製造方法
JP2009054999A (ja) * 2007-07-27 2009-03-12 Seiko Instruments Inc 半導体装置およびその製造方法
JP2013179333A (ja) * 2007-07-27 2013-09-09 Seiko Instruments Inc 半導体装置

Similar Documents

Publication Publication Date Title
KR920001754A (ko) Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법
US4181537A (en) Method of fabricating an insulated gate field effect device
TWI266386B (en) Dual vertical cannel thin film transistor for SRAM and manufacturing method thereof
JP2780162B2 (ja) 半導体デバイスの製造方法
TW374212B (en) Metal insulative semiconductor field effect transistor having a planar member and electrodes on its upper surface and method for manufacturing the same
JPH0223670A (ja) 半導体装置
JP2965283B2 (ja) 薄膜トランジスタの製造方法
JP3337012B2 (ja) 半導体装置およびその製造方法
JPS62136877A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPH02216871A (ja) パワーｍｏｓｆｅｔ
JPH01194362A (ja) 埋め込みゲート型ｍｏｓｆｅｔの製造方法
JPH0230147A (ja) 薄膜トランジスタ及びその製造方法
JPS6333868A (ja) Ｍｉｓ型電界効果トランジスタの製造方法
JP2994944B2 (ja) 薄膜トランジスタの製造方法
JPH04206732A (ja) 薄膜トランジスタ
JPS6243176A (ja) 半導体装置の製造方法
JP2838932B2 (ja) 電界効果型半導体装置
KR100298429B1 (ko) 반도체소자및그의제조방법
JPH0234970A (ja) 電界効果型薄膜トランジスタ
JPH0246775A (ja) 半導体装置の製造方法
JPH0223666A (ja) 半導体装置
JPH02216848A (ja) 半導体装置およびその製造方法
KR930020686A (ko) 프리채널 mosfet 및 그 제조방법
JPS63114174A (ja) 半導体装置の製造方法
JPS63211678A (ja) 絶縁ゲ−ト型電界効果トランジスタの製法