JP2008010483A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008010483A JP2008010483A JP2006176650A JP2006176650A JP2008010483A JP 2008010483 A JP2008010483 A JP 2008010483A JP 2006176650 A JP2006176650 A JP 2006176650A JP 2006176650 A JP2006176650 A JP 2006176650A JP 2008010483 A JP2008010483 A JP 2008010483A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate electrode
- region
- insulating film
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000015654 memory Effects 0.000 claims abstract description 55
- 125000006850 spacer group Chemical group 0.000 claims abstract description 49
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 53
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 53
- 230000004888 barrier function Effects 0.000 abstract description 22
- 230000007257 malfunction Effects 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract description 2
- 238000003754 machining Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011534 incubation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】ＮＡＮＤフラッシュ等のメモリセル領域および周辺回路領域を備え、周辺回路領域にＬＤＤ構造を有するトランジスタを形成する場合に、加工工程で不具合が発生するのを極力抑制することができる構成を備えた半導体装置及びその製造方法を提供する。
【解決手段】ＬＤＤ構造のトランジスタのスペーサ１４ａの加工時に、メモリセルトランジスタおよびＬＤＤ構造でないトランジスタのシリコン窒化膜１４をマスクして加工しないので、ゲート電極４、７の側壁と活性領域３、６の表面にも同じ膜構成で残す構成とすることができ、後工程のバリア用のシリコン窒化膜１５を均一で精度良く形成できる。埋め込み性を向上させることができる。
【選択図】図１
【解決手段】ＬＤＤ構造のトランジスタのスペーサ１４ａの加工時に、メモリセルトランジスタおよびＬＤＤ構造でないトランジスタのシリコン窒化膜１４をマスクして加工しないので、ゲート電極４、７の側壁と活性領域３、６の表面にも同じ膜構成で残す構成とすることができ、後工程のバリア用のシリコン窒化膜１５を均一で精度良く形成できる。埋め込み性を向上させることができる。
【選択図】図１
Description
本発明は、メモリセルトランジスタを備えたメモリセル領域およびＬＤＤ構造を有するＭＯＳ型トランジスタを備えた周辺回路領域を有する半導体装置およびその製造方法に関する。
不揮発性の半導体装置であるＮＡＮＤ型フラッシュメモリでは、周辺回路領域のトランジスタにＬＤＤ（Lightly Doped Drain）構造を有するトランジスタを備えたものがある。このような構成の不揮発性メモリの製造工程としては、例えば特許文献１に示されるものがある。
すなわち、メモリセル領域のトランジスタに拡散領域を形成すると共に周辺回路領域のトランジスタにも拡散領域を形成し、この後、全面にシリコン窒化膜を成膜し、ゲート電極の側壁にスペーサを形成するための加工処理を行い、続いて、形成したスペーサをマスクとしてＬＤＤ構造のトランジスタに選択的に高濃度拡散領域を形成するというものである。
特開平８−８８２８８号公報
上述した特許文献１に示される製造工程を採用した場合に、メモリセル領域のＬＤＤ構造を必要としないトランジスタにおいては、ゲート電極の側壁に形成されたスペーサがその後の加工工程の妨げになることがある。すなわち、特にメモリセル領域においては、デザインルールが厳しくなるにつれて、ゲート電極間の隙間がさらに狭まることになり(高アスペクト比化)、これによって層間絶縁膜の埋め込み性が低下することが懸念される。例えば、ＮＡＮＤ型フラッシュメモリの場合、メモリセル領域の選択ゲート間の層間絶縁膜の埋め込み性が悪化すると、ビット線―ビット線間の致命的なショート不良に直結することになる。
更に、ゲート電極の側壁にはスペーサとしてのシリコン窒化膜が堆積されているが、半導体基板上には異方性エッチングの際にシリコン窒化膜が除去されているため、その後のバリア用のシリコン窒化膜の成膜条件に差ができてしまう。これにより、加工工程では、シリコン酸化膜とシリコン窒化膜上のインキュベーションタイム差からバリア用のシリコン窒化膜の堆積レートが半導体基板上よりもゲート電極側壁の方が速くなり、半導体基板上へのシリコン窒化膜堆積が少なくなることが予想され、この結果、バリアとしての役割を果たさなくなることが考えられる。
また、ゲート電極材料としてタングステンシリサイド膜などを使用している場合には、ゲート電極形成後の熱工程などによりゲート側壁が不均一な面を有する形状になり、このような形状では、側壁へのシリコン窒化膜の堆積速度が速すぎると開口部が狭くなって、さらに半導体基板面への堆積が遅くなることも考えられる。
そして、上述の原因でバリア用のシリコン窒化膜の堆積量が少なかったり堆積しない状態となった場合には、後工程で形成する層間絶縁膜のＢＰＳＧやＰＳＧのボロンやリンがシリコン基板内に拡散し、トランジスタ特性を大きく変化させ、最悪の場合には正常に動作しなくなることが考えられる。
加えて、ゲート電極の側壁へのスペーサ形成の工程で、シリコン窒化膜を堆積した後の異方性エッチング時に半導体基板までエッチングされることも懸念され、既にトランジスタの拡散層に不純物注入されている箇所については拡散層がエッチングされることで、拡散層抵抗の上昇によるトランジスタのオン電流値が減少するなどトランジスタ特性の劣化、最悪の場合は正常に動作しなくなることが考えられる。
このように従来のＬＤＤ構造を製作するプロセスフローでは、ＬＤＤ構造を取らないトランジスタ、特に微細化が進むにつれ、デザインルールの厳しいセルアレイ部などに関しては上記に示したような問題が発生する可能性がある。
本発明は上記事情を考慮してなされたもので、その目的は、メモリセル領域および周辺回路領域を備え、周辺回路領域にＬＤＤ構造を有するトランジスタを形成する場合でも、加工工程で不具合が発生するのを極力抑制することができる構成を備えた半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体基板と、この半導体基板のメモリセル領域に形成されたメモリセルトランジスタと、前記半導体基板の周辺回路領域に形成されＬＤＤ（Lightly Doped Drain）構造を有するトランジスタとを備え、前記メモリセルトランジスタは、ソース／ドレイン領域に形成される絶縁膜とゲート電極側壁に形成される絶縁膜とが同じ膜厚に設定され、前記ＬＤＤ構造を有するトランジスタはゲート電極側壁にスペーサ絶縁膜を備えたところに特徴を有する。
また、本発明の半導体装置の製造方法は、半導体基板に複数のメモリセルトランジスタを有するメモリセル領域およびＬＤＤ構造のトランジスタを有する周辺回路領域の各トランジスタのゲート電極を形成する工程と、前記メモリセル領域および周辺回路領域の各トランジスタの前記半導体基板部分にソース／ドレイン領域となる拡散領域を形成する工程と、前記半導体基板および各ゲート電極の表面に第１の絶縁膜を形成する工程と、形成した前記第１の絶縁膜のうちの前記ＬＤＤ構造のトランジスタに形成した部分を選択的に加工して前記ゲート電極の側壁にスペーサを形成する工程と、前記ＬＤＤ構造のトランジスタの前記半導体基板部分に高濃度不純物領域を形成する工程と、前記半導体基板および前記ゲート電極の表面に第２の絶縁膜を形成する工程と、層間絶縁膜を形成する工程とを備えたところに特徴を有する。
上記構成および製造方法を採用することにより、周辺回路領域にＬＤＤ構造を有するトランジスタを形成する場合でも、ＬＤＤ構造の拡散領域を形成する際の加工工程で第２の絶縁膜が形成不良を起こしたりする不具合が発生するのを極力抑制することができる。
（第１の実施形態）
以下、本発明をＮＡＮＤ型フラッシュメモリに適用した場合の第１の実施形態について図１ないし図１３を参照して説明する。
以下、本発明をＮＡＮＤ型フラッシュメモリに適用した場合の第１の実施形態について図１ないし図１３を参照して説明する。
図１および図２はメモリセル領域および周辺回路領域の各トランジスタの断面および平面を模式的に示したものである。図２において、（ａ）はメモリセル領域のメモリセルトランジスタのアレイ状態に配置されたものを示し、（ｂ）は周辺回路領域のトランジスタのうちＬＤＤ構造を有しないトランジスタを示し、（ｃ）はＬＤＤ構造を有するトランジスタを示している。
まず、図２（ａ）において、半導体基板であるシリコン基板１には、素子分離領域としてＳＴＩ（Shallow Trench Isolation）２が所定間隔で形成されており、これにより素子形成領域としての活性領域３が分離形成されている。これらの活性領域３と直交するようにゲート電極４が形成されている。活性領域３は、ゲート電極４と直交する部分にチャンネル領域が形成され、その両側にソース／ドレイン領域が形成され、これによってメモリセルトランジスタが構成されている。
同様にして図２（ｂ）、（ｃ）においても、ＳＴＩ５により活性領域６が分離形成されており、その活性領域６と直交するようにゲート電極７、８がそれぞれ形成されている。活性領域６は、ゲート電極７や８と直交する部分にチャンネル領域が形成され、その両側にソース／ドレイン領域が形成されている。この場合、周辺回路領域のトランジスタは、メモリセルトランジスタよりもサイズが大きく形成されており、高耐圧仕様のものや低耐圧仕様のものが混在している。また、図２（ｃ）に示したトランジスタは、後述するようにＬＤＤ構造を有するトランジスタである。
図１（ａ）、（ｂ）、（ｃ）は、それぞれ図２（ａ）、（ｂ）、（ｃ）のＡ−Ａ切断線、Ｂ−Ｂ切断線、Ｃ−Ｃ切断線で切断した状態、すなわち活性領域３、６に沿ってゲート電極４、７、８部分を切断した模式的断面図である。図１（ａ）において、シリコン基板１の活性領域３には、ゲート電極４間の領域に前述したソース／ドレイン領域となる不純物拡散領域９が形成されている。
ゲート電極４は、下からゲート絶縁膜１０、フローティングゲート電極１１、ゲート間絶縁膜１２およびコントロールゲート電極１３が積層された構成である。図２（ａ）で示したゲート電極４は、ＳＴＩ２を横切って形成されている状態となっているが、フローティングゲート電極１１はＳＴＩ２上には形成されておらず、ゲート間絶縁膜１２およびコントロールゲート電極１３が連続的に形成されている。
そして、上記したゲート電極４の上面および側面と露出しているシリコン基板１の表面を覆うように、第１の絶縁膜としてのスペーサ形成用のシリコン窒化膜１４および第２の絶縁膜としてのバリア用のシリコン窒化膜１５が積層形成されている。このシリコン窒化膜１５の上には、ゲート電極４間の隙間を埋めるように層間絶縁膜１６が形成され、その上面は平坦化処理がされている。
次に、周辺回路領域に対応した構成のうち、ＬＤＤ構造を有さないトランジスタの構造を示す図１（ｂ）において、シリコン基板１の活性領域６には、ゲート電極７の両側に前述したソース／ドレイン領域となる不純物拡散領域１７が形成されている。ゲート電極７は、ゲート絶縁膜１０を介して形成されている。ゲート電極７の上面および側面と露出しているシリコン基板１の表面を覆うように、スペーサ形成用のシリコン窒化膜１４およびバリア用のシリコン窒化膜１５が積層形成されている。このシリコン窒化膜１５の上には、ゲート電極７を埋めるように層間絶縁膜１６が形成され、その上面は平坦化処理がされている。
同様にして、図１（ｃ）に示すＬＤＤ構造のトランジスタにおいて、シリコン基板１の活性領域６には、ゲート電極８の両側に前述したソース／ドレイン領域となる不純物拡散領域１８が形成されると共に、ＬＤＤ構造に対応した高濃度不純物拡散領域１９が形成されている。ゲート電極８は、ゲート絶縁膜１０を介して形成されている。ゲート電極８の側面にはスペーサ形成用の窒化シリコン膜１４をスペーサ加工したスペーサ１４ａが形成され、これらを覆うようにバリア用のシリコン窒化膜１５が積層形成されている。このシリコン窒化膜１５の上には、ゲート電極７を埋めるように層間絶縁膜１６が形成され、その上面は平坦化処理がされている。
上記構成においては、ＬＤＤ構造を採用する図１（ｃ）に示すトランジスタのみにスペーサ１５ａを形成するので、他のＬＤＤ構造を採用していないトランジスタについてはスペーサが形成されず、これによって、図１３にメモリセル領域の構成について拡大して示すように、ゲート電極４や７の側壁とシリコン基板１の露出面とにシリコン窒化膜１４ｓが残存する構成となり、スペーサ１４ａの形成後のバリア用のシリコン窒化膜１５の際に、シリコン基板１の部分にもシリコン窒化膜１５ｓとして均一な成膜を行うことができるようになる。
この場合、メモリセル領域のトランジスタにおいては、アスペクト比の大きいゲート間の領域に均一なシリコン窒化膜１５を形成することができることで、ボイドの発生やシリコン基板１の表面へのシリコン窒化膜１５の膜厚不足も解消できる。
次に、上記構成の製造方法について図３〜図１２も参照して説明する。
図３（ａ）〜（ｃ）はシリコン基板１にゲート電極４、７、８を形成した後、メモリセル領域のトランジスタにドレイン／ソース領域となる不純物拡散領域９を形成するために、周辺回路領域にフォトリソグラフィ処理によってフォトレジスト２０をパターンニング形成した状態を示している。シリコン基板１上にゲート絶縁膜１０が形成され、この上にゲート電極４、７、８が積層形成されている。
図３（ａ）〜（ｃ）はシリコン基板１にゲート電極４、７、８を形成した後、メモリセル領域のトランジスタにドレイン／ソース領域となる不純物拡散領域９を形成するために、周辺回路領域にフォトリソグラフィ処理によってフォトレジスト２０をパターンニング形成した状態を示している。シリコン基板１上にゲート絶縁膜１０が形成され、この上にゲート電極４、７、８が積層形成されている。
この場合、ゲート電極４は、前述したようにゲート絶縁膜１０の上に多結晶シリコン膜などの導電性膜からなるフローティングゲート電極１１、ＯＮＯ（Oxide-Nitride-Oxide）膜などからなるゲート間絶縁膜１２および多結晶シリコン膜などの導電性膜からなるコントロールゲート電極１３を積層して形成したものである。コントロールゲート電極１３は、必要に応じて多結晶シリコン膜の上部にタングステンなどの膜を堆積させた上でシリサイド化の処理を行うことで、上部側にタングステンシリサイド膜を積層した構成となっている。
なお、図示の状態では、ゲート絶縁膜１０は共通した膜厚に形成された状態で示しているが、実際には高耐圧系のトランジスタでは対応する膜厚に形成されている。また、図示の状態では、ゲート電極７、８は、一体物として示しているが、実際にはゲート電極４と同様にして積層された膜のうちゲート間絶縁膜１２の一部を開口することで実質的にフローティングゲート電極１１およびコントロールゲート電極１３を短絡状態となるように形成したものである。
上記した状態において、この工程では、フォトレジスト２０をマスクとして、メモリセル領域のシリコン基板１に選択的に不純物を注入し不純物拡散領域９を形成する。不純物は、例えばＮチャンネルトランジスタの場合では、Ａｓ（砒素）やＰ（リン）をイオン注入により導入して低濃度の不純物拡散領域９を形成する。この後、フォトレジスト２０を除去して図４に示すような構成を得る。
次に、図５（ａ）〜（ｃ）に示すように、フォトリソグラフィ処理により、メモリセル領域のみをフォトレジスト２１でカバーするようにパターンニングし、周辺回路領域のトランジスタのシリコン基板１にソース／ドレイン領域となる不純物拡散領域１７、１８を形成するためのイオン注入を行う。メモリセル領域と同様に、不純物は、例えばＮチャンネルトランジスタの場合では、Ａｓ（砒素）やＰ（リン）をイオン注入により導入して低濃度の不純物拡散領域１７、１８を形成する。この後、フォトレジスト２０を除去して図６（ａ）〜（ｃ）に示すような構成を得る。
なお、上記工程において、メモリセル領域および周辺回路領域のそれぞれへの不純物拡散領域９、１７、１８の形成では、上記順序に限らず、先に周辺回路領域の不純物拡散領域１７、１８を形成するようにしても良い。さらに、不純物のイオン注入処理は、複数回に分けて実施することもできる。
次に、図７（ａ）〜（ｃ）に示すように、ゲート電極４、７、８のそれぞれを覆うように、シリコン基板１の全面に渡って第１の絶縁膜としてのスペーサ形成用のシリコン窒化膜１４を堆積させる。続いて図８（ｃ）に示すように、周辺回路領域のＬＤＤ構造を有するトランジスタのゲート電極８にスペーサ１４ａを形成する。ここでは、図８（ａ）、（ｂ）にも示すように、メモリセル領域と周辺回路領域のＬＤＤ構造を採用しないタイプのトランジスタに対してフォトリソグラフィ処理によってフォトレジスト２２で覆うようにパターンニングする。
この後、図８（ｃ）に示しているように、ＲＩＥ（Reactive Ion Etching）法などの異方性エッチング処理によりゲート電極８の側壁部のみにシリコン窒化膜１４を残存させる加工をしてスペーサ１４ａを形成する。この後、フォトレジスト２２を除去して図９（ａ）〜（ｃ）に示す構成を得る。この工程では、ＬＤＤ構造を有するトランジスタのゲート電極８のみにスペーサ１４ａが形成され、他のトランジスタについてはシリコン窒化膜１４がそのまま残った状態とされる。
このように処理を行うことで、ＬＤＤ構造を採用していないトランジスタにおいては、ＲＩＥ処理においてシリコン基板１が露出することがなくなり、この結果特にメモリセルトランジスタなどにおいてはシリコン基板１の表面がエッチングでダメージを受けるという不具合も回避することができるようになる。
この後、周辺回路領域のＬＤＤ構造を採用するトランジスタについて、高濃度不純物拡散領域１９を形成する。これは、図１０（ａ）〜（ｃ）に示すように、メモリセル領域およびＬＤＤ構造を採用しないトランジスタについて、フォトリソグラフィ処理によりフォトレジスト２３で覆うようにパターンニングを行う。続いて、ＬＤＤ構造を採用するトランジスタについてシリコン基板１の活性領域６の面に不純物を高濃度で導入すべくイオン注入処理を行う。
この後、フォトレジスト２３を除去すると、図１１（ａ）〜（ｃ）に示すように、スペーサ１４ａがマスクとなって、ゲート電極８の端部よりも離れた位置に高濃度不純物拡散領域１９が形成され、これにより、ＬＤＤ構造を得る。
次に、図１２（ａ）〜（ｃ）に示すように、全面に第２の絶縁膜としてのバリア用のシリコン窒化膜１５を堆積させる。この工程では、次の点で、従来の工程を採用する場合に比べて改善されている。すなわち、一般に、ゲート電極材料にタングステンシリサイド膜などを使用している場合、ゲート形成後の熱工程などにより、ゲート側壁が凹凸形状になり側壁窒化膜の堆積が速すぎるために間口が狭くなる現象が発生する。
この点、本実施形態におけるプロセスフローの場合、メモリセル領域のトランジスタや周辺回路領域のＬＤＤ構造を採用していないトランジスタでは、ゲート電極４、７の側壁とシリコン基板１上にもシリコン窒化膜１４が堆積されているので、バリア用のシリコン窒化膜１５の堆積レートについて、ゲート電極４、７の側壁（横方向）とシリコン基板１上（縦方向）のインキュベーションタイム差を無くすことができる。これによって横方向のバリア用のシリコン窒化膜１５の堆積レートが高くなることを防ぎ、間口が狭くなることについての抑制効果が期待できる。
このバリア用のシリコン窒化膜１５の成膜時のカバレッジ特性を向上させることで、ＢＰＳＧ、ＰＳＧなどのシリケードガラスからなる層間絶縁膜１６の内部に含有しているボロンやリンがゲート電極４、７側に拡散する異常拡散を抑制することができ、バリア用のシリコン窒化膜１５の堆積レートなどのプロセスばらつきに対してもマージンのあるプロセスが構築できる。
このような本実施形態によれば、次のような効果を得ることができる。
すなわち、周辺回路領域のＬＤＤ構造を有するトランジスタについて、ゲート８の加工後に側壁のスペーサ１４ａ形成の為のシリコン窒化膜１４を堆積し、ＲＩＥによる異方性エッチングを行うが、この異方性エッチングする加工エリアをＬＤＤ構造部のみに選択的に行い、メモリセル領域などのＬＤＤ構造を必要としないトランジスタについてはエッチングを行わないようにした。これにより、バリア用のシリコン窒化膜１５の堆積に際してインキュベーションタイム差の抑制ができ、カバレッジ特性向上も期待できる。さらに、ＬＤＤ構造を必要とする部分にのみＲＩＥを行うので、他のトランジスタのシリコン基板１の表面が基板掘れ（ガウジング）を起こすことがなくなる。
すなわち、周辺回路領域のＬＤＤ構造を有するトランジスタについて、ゲート８の加工後に側壁のスペーサ１４ａ形成の為のシリコン窒化膜１４を堆積し、ＲＩＥによる異方性エッチングを行うが、この異方性エッチングする加工エリアをＬＤＤ構造部のみに選択的に行い、メモリセル領域などのＬＤＤ構造を必要としないトランジスタについてはエッチングを行わないようにした。これにより、バリア用のシリコン窒化膜１５の堆積に際してインキュベーションタイム差の抑制ができ、カバレッジ特性向上も期待できる。さらに、ＬＤＤ構造を必要とする部分にのみＲＩＥを行うので、他のトランジスタのシリコン基板１の表面が基板掘れ（ガウジング）を起こすことがなくなる。
（第２の実施形態）
図１４〜１７は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、第２の絶縁膜であるスペーサ形成用のシリコン窒化膜１４およびスペーサ１４ａを除去した構成としたところである。図１４（ａ）〜（ｃ）に示すように、いずれの構成においてもシリコン窒化膜１４、スペーサ１４ａは除去された構成となっている。
図１４〜１７は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、第２の絶縁膜であるスペーサ形成用のシリコン窒化膜１４およびスペーサ１４ａを除去した構成としたところである。図１４（ａ）〜（ｃ）に示すように、いずれの構成においてもシリコン窒化膜１４、スペーサ１４ａは除去された構成となっている。
このような構成によっても、第１の実施形態と同様の効果を得ることができると共に、後述するように、製造工程上においては、スペーサ用のシリコン窒化膜１４を除去した後にバリア用のシリコン窒化膜１５を成膜することになることから、特にメモリセル領域の場合には、アスペクト比が大きくなるのを抑制して均一で良好な成膜を行うことができるようになる。
次に、図１５〜１７も参照して製造工程の異なる部分について説明する。
図１５（ａ）〜（ｃ）は、第１の実施形態における図１１の状態と同様の状態となるまで工程を進めたところである。したがって、この状態では、メモリセル領域および周辺回路領域のそれぞれのトランジスタについて、ソース／ドレイン領域となる不純物拡散領域９、１７、１８を形成した後に、スペーサ形成用のシリコン窒化膜１４を成膜し、ＬＤＤ構造を必要とするトランジスタについて選択的にスペーサ加工を行い、高濃度不純物拡散領域１９が形成されている。
図１５（ａ）〜（ｃ）は、第１の実施形態における図１１の状態と同様の状態となるまで工程を進めたところである。したがって、この状態では、メモリセル領域および周辺回路領域のそれぞれのトランジスタについて、ソース／ドレイン領域となる不純物拡散領域９、１７、１８を形成した後に、スペーサ形成用のシリコン窒化膜１４を成膜し、ＬＤＤ構造を必要とするトランジスタについて選択的にスペーサ加工を行い、高濃度不純物拡散領域１９が形成されている。
この実施形態においては、この後、図１６（ａ）〜（ｃ）に示すように、高濃度不純物拡散領域１９を形成するために成膜したシリコン窒化膜１４とこれを加工して形成したスペーサ１４ａとを、共にＨｏｔリン酸などの薬液処理により除去する。
次に、図１７に示すように、第２の絶縁膜であるバリア用のシリコン窒化膜１５を１０ｎｍ〜１０００ｎｍの範囲で堆積する。この後、ＢＰＳＧ、ＰＳＧなどのシリケードガラスなる層間絶縁膜１６を１０〜１０００ｎｍ程度堆積し、図１４に示した構成を得る。
このような第２の実施形態によれば、第１の実施形態と同様に、ＬＤＤ構造を必要とするトランジスタのゲート電極８にスペーサ１４ａをＲＩＥなどで加工する際に、前述同様にして形成することにより、シリコン基板１の掘れを抑制できると共に、その後、スペーサ１４ａおよびその他の部分に形成されたシリコン窒化膜１４を除去することで、メモリセル領域などのデザインルールの厳しい箇所のアスペクト比を下げ、層間絶縁膜１６の埋め込み性向上が期待できる。また同様にゲート電極間のスペースが広がる為、ゲート側壁の凹凸形状に対してもバリア用のシリコン窒化膜１５のカバレッジを確保できることがメリットとして挙げられる。
（第３の実施形態）
図１８〜２５は本発明の第３の実施形態を示すもので、第２の実施形態と異なるところは、ＬＤＤ構造を必要とするトランジスタのゲート電極８の側壁へのスペーサ１４ａの形成に際して、ここでは従来同様のプロセスを採用し、その後に、スペーサ加工されたシリコン窒化膜を除去するようにしたところである。
図１８〜２５は本発明の第３の実施形態を示すもので、第２の実施形態と異なるところは、ＬＤＤ構造を必要とするトランジスタのゲート電極８の側壁へのスペーサ１４ａの形成に際して、ここでは従来同様のプロセスを採用し、その後に、スペーサ加工されたシリコン窒化膜を除去するようにしたところである。
すなわち、図１８（ａ）〜（ｃ）に示した構成では、第２の実施形態で示した図１４の構成と同様となっており、第１の実施形態の場合と異なり、スペーサ形成用のシリコン窒化膜１４やスペーサ１４ａは除去された構成となっている。そして、このような構成によっても第２の実施形態と同様の効果を得ることができると共に、後述するように、製造工程上においては、スペーサ１４ａを除去した後にバリア用のシリコン窒化膜１５を成膜することになることから、特にメモリセル領域の場合には、アスペクト比が大きくなるのを抑制して均一で良好な成膜を行うことができると共に、ＲＩＥエリアを選択するリソグラフィーも必要ないなどプロセスの簡略化ができるメリットがある。
次に、上記構成の製造工程について図１９〜２５も参照して説明する。
図１９（ａ）〜（ｃ）は、第１の実施形態と同様の工程を経て、第１の絶縁膜であるスペーサ形成用のシリコン窒化膜１４を形成した状態（図７と同じ状態）を示している。この状態から、フォトリソグラフィ処理でレジストなどのマスク材を使って他の部分を覆うようにパターンニングし、選択的にＲＩＥ処理で異方性エッチングを行うのではなく、図２０に示すように、従来プロセスと同様に全面について、ＲＩＥ処理により異方性エッチングを実施する。
図１９（ａ）〜（ｃ）は、第１の実施形態と同様の工程を経て、第１の絶縁膜であるスペーサ形成用のシリコン窒化膜１４を形成した状態（図７と同じ状態）を示している。この状態から、フォトリソグラフィ処理でレジストなどのマスク材を使って他の部分を覆うようにパターンニングし、選択的にＲＩＥ処理で異方性エッチングを行うのではなく、図２０に示すように、従来プロセスと同様に全面について、ＲＩＥ処理により異方性エッチングを実施する。
これにより、図２１に示すように、メモリセル領域および周辺回路領域のそれぞれのトランジスタについてゲート電極４、７、８の側壁にスペーサ１４ａが形成された状態となる。次に、フォトリソグラフィ処理によりＬＤＤ構造を採用するトランジスタのゲート電極８部分を露出させ他の部分をマスクするようにフォトレジスト２４をパターンニングする。ゲート電極８の側壁に形成されているスペーサ１４ａを利用してイオン注入を行い、高濃度不純物拡散領域１９を形成する。この後フォトレジスト２４を除去すると図２３に示すような構成を得ることができる。
続いて、図２４（ａ）〜（ｃ）に示すように、高濃度不純物拡散領域１９を形成するために成膜して加工処理をしたゲート電極８のスペーサ１４ａや他の部分のスペーサ１４ａを、Ｈｏｔリン酸などの薬液処理により除去する。
次に、図２５に示すように、第２の絶縁膜であるバリア用のシリコン窒化膜１５を１０ｎｍ〜１０００ｎｍの範囲で堆積する。この後、ＢＰＳＧ、ＰＳＧなどのシリケードガラスなる層間絶縁膜１６を１０〜１０００ｎｍ程度堆積し、図１８に示した構成を得る。
このような第３の実施形態によれば、ＬＤＤ構造のトランジスタの高濃度不純物拡散領域を形成するために、スペーサ１４ａの異方性エッチング（ＲＩＥ）を実施する際に、メモリセル領域のトランジスタや周辺回路領域のＬＤＤ構造を採用しないトランジスタについてもフォトレジストによるマスクを形成することなく、同時にスペーサ形成の処理を実施し、イオン注入処理はＬＤＤ構造を採用する部分を選択的に行って、その後にスペーサを除去するようにしたので、バリア用のシリコン窒化膜１５の形成を、メモリセル領域などのデザインルールの厳しい箇所のアスペクト比を下げ、層間絶縁膜１６の埋め込み性向上が期待できる。また同様にゲート電極間のスペースが広がる為、ゲート側壁の凹凸形状に対してもバリア用のシリコン窒化膜１５のカバレッジを確保できることがメリットとして挙げられる。
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
スペーサとなる第１の絶縁膜やバリアとなる第２の絶縁膜は、シリコン窒化膜に限らず、他の絶縁膜を使用することもできる。
ＮＡＮＤ型のフラッシュメモリに適用した例を示したが、他にＮＯＲ型のフラッシュメモリにも適用することができるし、ＬＤＤ構造を有するトランジスタを備える構成の半導体装置全般に適用することができる。
ＮＡＮＤ型のフラッシュメモリに適用した例を示したが、他にＮＯＲ型のフラッシュメモリにも適用することができるし、ＬＤＤ構造を有するトランジスタを備える構成の半導体装置全般に適用することができる。
図面中、１はシリコン基板（半導体基板）、２、５はＳＴＩ（素子分離領域）、３、６は活性領域、４、７、８はゲート電極、９、１７、１８は不純物拡散領域（ソース／ドレイン領域）、１０はゲート絶縁膜、１１はフローティングゲート電極、１２はゲート間絶縁膜、１３はコントロールゲート電極、１４はシリコン窒化膜（第１の絶縁膜）、１４ａはスペーサ、１５はシリコン窒化膜（第２の絶縁膜）、１６は層間絶縁膜、１９は高濃度不純物拡散領域である。
Claims (5)
- 半導体基板と、
この半導体基板のメモリセル領域に形成されたメモリセルトランジスタと、
前記半導体基板の周辺回路領域に形成されＬＤＤ（Lightly Doped Drain）構造を有するトランジスタとを備え、
前記メモリセルトランジスタは、ソース／ドレイン領域に形成される絶縁膜とゲート電極側壁に形成される絶縁膜とが同じ膜厚に設定され、
前記ＬＤＤ構造を有するトランジスタはゲート電極側壁にスペーサ絶縁膜を備えていることを特徴とする半導体装置。 - 半導体基板と、
この半導体基板のメモリセル領域に形成されたメモリセルトランジスタと、
前記半導体基板の周辺回路領域に形成されＬＤＤ構造を有するトランジスタとを備え、
前記メモリセルトランジスタは、ソース／ドレイン領域に形成される絶縁膜とゲート電極側壁に形成される絶縁膜とが同じ膜構造となるように設定され、
前記ＬＤＤ構造を有するトランジスタはゲート電極側壁にスペーサ絶縁膜を備えていることを特徴とする半導体装置。 - 半導体基板に複数のメモリセルトランジスタを有するメモリセル領域およびＬＤＤ構造のトランジスタを有する周辺回路領域の各トランジスタのゲート電極を形成する工程と、
前記メモリセル領域および周辺回路領域の各トランジスタの前記半導体基板部分にソース／ドレイン領域となる拡散領域を形成する工程と、
前記半導体基板および各ゲート電極の表面に第１の絶縁膜を形成する工程と、
形成した前記第１の絶縁膜のうちの前記ＬＤＤ構造のトランジスタに形成した部分を選択的に加工して前記ゲート電極の側壁にスペーサを形成する工程と、
前記ＬＤＤ構造のトランジスタの前記半導体基板部分に高濃度不純物領域を形成する工程と、
前記半導体基板および前記ゲート電極の表面に第２の絶縁膜を形成する工程と、
層間絶縁膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記第２の絶縁膜を形成する工程に先立って、
前記第１の絶縁膜を除去する工程を備えたことを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記ＬＤＤ構造のトランジスタに形成した部分を選択的に加工して前記ゲート電極の側壁にスペーサを形成する工程では、前記半導体基板に形成されているＬＤＤ構造のトランジスタ以外の他のトランジスタについてもゲート電極の側壁にスペーサを形成することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006176650A JP2008010483A (ja) | 2006-06-27 | 2006-06-27 | 半導体装置およびその製造方法 |
| KR1020070062863A KR20080000525A (ko) | 2006-06-27 | 2007-06-26 | 반도체 장치 및 그 제조 방법 |
| US11/769,508 US20070296041A1 (en) | 2006-06-27 | 2007-06-27 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006176650A JP2008010483A (ja) | 2006-06-27 | 2006-06-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008010483A true JP2008010483A (ja) | 2008-01-17 |
Family
ID=38872784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006176650A Pending JP2008010483A (ja) | 2006-06-27 | 2006-06-27 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070296041A1 (ja) |
| JP (1) | JP2008010483A (ja) |
| KR (1) | KR20080000525A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180022361A (ko) | 2016-08-24 | 2018-03-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN113013170B (zh) * | 2021-02-24 | 2024-04-19 | 上海华力微电子有限公司 | 或非型闪存器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3957945B2 (ja) * | 2000-03-31 | 2007-08-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6555865B2 (en) * | 2001-07-10 | 2003-04-29 | Samsung Electronics Co. Ltd. | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
-
2006
- 2006-06-27 JP JP2006176650A patent/JP2008010483A/ja active Pending
-
2007
- 2007-06-26 KR KR1020070062863A patent/KR20080000525A/ko not_active Application Discontinuation
- 2007-06-27 US US11/769,508 patent/US20070296041A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080000525A (ko) | 2008-01-02 |
| US20070296041A1 (en) | 2007-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9852953B2 (en) | CMOS fabrication | |
| JP2004241780A (ja) | 選択的ディスポーザブルスペーサー技術を使用する半導体集積回路の製造方法及びそれによって製造される半導体集積回路 | |
| US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
| JP2006303009A (ja) | 半導体装置およびその製造方法 | |
| JP2009043897A (ja) | 半導体装置およびその製造方法 | |
| US9240418B2 (en) | Wordline resistance reduction method and structure in an integrated circuit memory device | |
| US20050255641A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008198723A (ja) | Ｎａｎｄ型不揮発性半導体記憶装置 | |
| KR100580118B1 (ko) | 반도체 소자의 게이트 전극 패턴 형성방법 | |
| KR100952718B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2008010483A (ja) | 半導体装置およびその製造方法 | |
| US6436800B1 (en) | Method for fabricating a non-volatile memory with a shallow junction | |
| JP2007165829A (ja) | フラッシュメモリ素子のゲート形成方法 | |
| US7202180B2 (en) | Methods of forming semiconductor devices using an etch stop layer | |
| JP2010161361A (ja) | 同一ウェハ上に様々なトランジスタを集積するための方法および装置 | |
| JP2011003614A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2008103561A (ja) | 半導体装置及びその製造方法 | |
| JP2006060173A (ja) | 半導体装置及びその製造方法 | |
| KR20060093160A (ko) | 낸드형 플래쉬 메모리 소자의 제조방법 | |
| JP2005294739A (ja) | 半導体記憶装置の製造方法 | |
| KR100632657B1 (ko) | 반도체 소자의 제조방법 | |
| KR101001445B1 (ko) | 반도체 소자의 이온 주입 방법 | |
| JP2009212158A (ja) | 不揮発性半導体メモリ、及び不揮発性半導体メモリの製造方法 | |
| JP2009231318A (ja) | 半導体装置およびその製造方法 | |
| JP2007150068A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |